JP2003023009A - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the sameInfo
- Publication number
- JP2003023009A JP2003023009A JP2001208895A JP2001208895A JP2003023009A JP 2003023009 A JP2003023009 A JP 2003023009A JP 2001208895 A JP2001208895 A JP 2001208895A JP 2001208895 A JP2001208895 A JP 2001208895A JP 2003023009 A JP2003023009 A JP 2003023009A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- semiconductor device
- forming
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体素子が形成さ
れたシリコンデバイス上に配線層、絶縁層及びハンダボ
ール等が形成されたCSP(チップ・サイズ・パッケー
ジ)タイプの半導体装置及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CSP (chip size package) type semiconductor device in which a wiring layer, an insulating layer, a solder ball and the like are formed on a silicon device on which a semiconductor element is formed, and a manufacturing method thereof. .
【0002】[0002]
【従来の技術】半導体チップが搭載された半導体装置
は、最近、ノート型パソコン、ビデオ機器及び携帯電話
等の携帯型の電子機器に広く展開されており、これらの
電子機器では小型、高機能化が要求されており、益々小
型化、高密度化及び高機能化の要求が高まっている。こ
れらの要求を満たすため、近年WL(ウェハーレベル)
のCSP(チップ・サイズ・パッケージ)が広く展開さ
れようとしている。2. Description of the Related Art Recently, a semiconductor device having a semiconductor chip has been widely applied to portable electronic equipment such as notebook personal computers, video equipment and mobile phones. There is an increasing demand for smaller size, higher density and higher functionality. In order to meet these requirements, WL (wafer level) has been developed in recent years.
CSP (chip size package) is about to be widely deployed.
【0003】CSPの構造、形態は種々のものが提案さ
れているが、一般的な半導体装置及びその製造方法につ
いて以下に説明する。従来の半導体装置の一例として、
図5(a)及び(b)に示すように、シリコンウェハー
51上に銅等からなる電極52及びパッシベーション層
53が形成されたシリコンデバイス50上に、ポリイミ
ド樹脂等からなる絶縁層54、バリア層56、シード層
58、配線層61、メタルポスト62、第2絶縁層6
3、封止樹脂64及びハンダボール65が形成された半
導体装置である。Although various structures and forms of CSP have been proposed, a general semiconductor device and a manufacturing method thereof will be described below. As an example of a conventional semiconductor device,
As shown in FIGS. 5A and 5B, an electrode 52 made of copper or the like and a passivation layer 53 are formed on a silicon wafer 51, and an insulating layer 54 made of a polyimide resin or the like and a barrier layer are formed on the silicon device 50. 56, seed layer 58, wiring layer 61, metal post 62, second insulating layer 6
3, a sealing resin 64 and a solder ball 65 are formed on the semiconductor device.
【0004】上記半導体装置の製造方法について説明す
る。図6(a)〜(h)に上記半導体装置の製造方法を
工程順に示す模式構成断面図を示す。まず、シリコンウ
ェハー51上に銅等からなる電極52及びパッシベーシ
ョン層53が形成されたシリコンデバイス50を準備す
る(図6(a)参照)。次に、シリコンデバイス50上
に感光性の樹脂(例えば、ポリイミド樹脂)溶液をスピ
ンナー等により塗布して感光性の樹脂層を形成し、パタ
ーン露光、現像、硬化等の一連のパターニング処理を行
って、電極52上に開口部55を有する第1絶縁層54
を形成する(図6(b)参照)。次に、TiN、Ta
N、W及びWN等から選ばれた材料をスパッタリングに
て、第1絶縁層54及び電極52上に被膜を形成し、所
定厚のバリア層56を形成する(図6(c)参照)。次
に、電極52上のバリア層56を除去するためレジスト
パターン57を形成し、ドライエッチングで電極52上
のバリア層56をエッチングして、第1絶縁層54上の
みにバリア層56を形成する(図6(d)参照)。A method of manufacturing the above semiconductor device will be described. 6 (a) to 6 (h) are schematic sectional views showing the method of manufacturing the semiconductor device in the order of steps. First, a silicon device 50 in which an electrode 52 made of copper or the like and a passivation layer 53 are formed on a silicon wafer 51 is prepared (see FIG. 6A). Next, a photosensitive resin (for example, polyimide resin) solution is applied onto the silicon device 50 by a spinner or the like to form a photosensitive resin layer, and a series of patterning treatments such as pattern exposure, development, and curing are performed. , A first insulating layer 54 having an opening 55 on the electrode 52
Are formed (see FIG. 6B). Next, TiN and Ta
A material selected from N, W, WN and the like is sputtered to form a film on the first insulating layer 54 and the electrode 52 to form a barrier layer 56 having a predetermined thickness (see FIG. 6C). Next, a resist pattern 57 is formed to remove the barrier layer 56 on the electrode 52, and the barrier layer 56 on the electrode 52 is etched by dry etching to form the barrier layer 56 only on the first insulating layer 54. (See FIG. 6 (d)).
【0005】次に、無電解銅めっき又はスパッタリング
にて、バリア層56及び電極52上に所定厚の銅の薄膜
導体層からなるシード層58を形成する(図6(e)参
照)。次に、配線層をセミアディティブプロセス法にて
形成するための、めっきマスク用のレジストパターン5
9をシード層58上に形成する(図6(f)参照)。次
に、シード層58をカソードにして電解銅めっきを行
い、レジストパターン59以外のシード層58上に導体
層を形成し、レジストパターン59を専用の剥離液で剥
離処理し、レジストパターン59の下部にあったシード
層58をソフトエッチングにて除去し、配線層61を形
成する(図6(g)参照)。Next, by electroless copper plating or sputtering, a seed layer 58 made of a copper thin-film conductor layer having a predetermined thickness is formed on the barrier layer 56 and the electrode 52 (see FIG. 6 (e)). Next, a resist pattern 5 for a plating mask for forming a wiring layer by a semi-additive process method.
9 is formed on the seed layer 58 (see FIG. 6F). Next, electrolytic copper plating is performed using the seed layer 58 as a cathode to form a conductor layer on the seed layer 58 other than the resist pattern 59, and the resist pattern 59 is stripped with a dedicated stripping solution. The seed layer 58, which was present, was removed by soft etching to form a wiring layer 61 (see FIG. 6G).
【0006】次に、配線層61上の所定位置にセミアデ
ィティブプロセスにて、銅からなるメタルポスト62を
形成し、感光性の樹脂(例えば、ポリイミド樹脂)溶液
をスピンナー等により塗布して感光性の樹脂層を形成
し、パターン露光、現像、硬化等の一連のパターニング
処理を行って、第2絶縁層63を形成する。さらに、配
線層61、メタルポスト62及び第2絶縁層63が形成
されたシリコンデバイス外周部を樹脂封止して、封止樹
脂64を形成し、メタルポスト62上にハンダボール6
5を形成して、半導体装置200を得る。Next, a metal post 62 made of copper is formed at a predetermined position on the wiring layer 61 by a semi-additive process, and a photosensitive resin (for example, polyimide resin) solution is applied by a spinner or the like to form a photosensitive layer. Is formed, and a series of patterning treatments such as pattern exposure, development, and curing are performed to form the second insulating layer 63. Further, the outer peripheral portion of the silicon device on which the wiring layer 61, the metal post 62 and the second insulating layer 63 are formed is resin-sealed to form a sealing resin 64, and the solder ball 6 is formed on the metal post 62.
5 is formed to obtain the semiconductor device 200.
【0007】上記半導体装置200のバリア層56は、
TiN、TaN、W及びWN等から選ばれた材料をスパ
ッタリングにて形成するため、本来付着してほしくない
電極52上にもバリア層56が形成される。この電極5
2上のバリア層56を除去するための別工程が必要とな
り、製造コストの増加につながるという問題を有する。
また、TiN、TaN、W及びWN等から選ばれる材料
で形成されたバリア層56はシード層58を介して形成
された配線層61との密着性が悪く、得られた半導体装
置の信頼性が低くなるという問題を有している。The barrier layer 56 of the semiconductor device 200 is
Since a material selected from TiN, TaN, W, WN and the like is formed by sputtering, the barrier layer 56 is also formed on the electrode 52 which should not be originally attached. This electrode 5
There is a problem that another step is required to remove the barrier layer 56 on the second layer, which leads to an increase in manufacturing cost.
Further, the barrier layer 56 formed of a material selected from TiN, TaN, W, WN, etc. has poor adhesion to the wiring layer 61 formed via the seed layer 58, and the reliability of the obtained semiconductor device is low. It has the problem of becoming low.
【0008】[0008]
【発明が解決しようとする課題】本発明は、上記問題点
に鑑みなされたものであり、電極及びパッシベーション
層が形成されたシリコンデバイス上の電極上に開口部を
有する第1絶縁層にバリア層を形成する際第1絶縁層上
にのみバリア層を配設する方法及び第1絶縁層とバリア
層及びバリア層との密着性に優れた配線層の形成及び信
頼性に優れた半導体装置を提供することを目的とする。The present invention has been made in view of the above problems, and a barrier layer is formed on a first insulating layer having an opening on an electrode on a silicon device on which an electrode and a passivation layer are formed. Provided is a method of disposing a barrier layer only on a first insulating layer when forming a layer, a wiring layer having excellent adhesion between the first insulating layer and the barrier layer, and a semiconductor device having excellent reliability. The purpose is to do.
【0009】[0009]
【課題を解決するための手段】本発明において上記問題
を解決するために、まず請求項1においては、シリコン
ウェハー上に電極及びパッシベーション層が形成された
シリコンデバイスに、第1絶縁層、バリアー層、シード
層、配線層、第2絶縁層、メタルポスト、封止樹脂及び
ハンダボールが形成されてなる半導体装置において、前
記第1絶縁層表面にカチオン交換基を導入し、前記第1
絶縁層表面にのみ前記バリアー層を配設したことを特徴
とする半導体装置としたものである。In order to solve the above problems in the present invention, first, in claim 1, a silicon device having electrodes and a passivation layer formed on a silicon wafer is provided with a first insulating layer and a barrier layer. In a semiconductor device including a seed layer, a wiring layer, a second insulating layer, a metal post, a sealing resin, and a solder ball, a cation exchange group is introduced on the surface of the first insulating layer,
The semiconductor device is characterized in that the barrier layer is provided only on the surface of the insulating layer.
【0010】また、請求項2においては、前記バリアー
層がNi(ニッケル)、Pd(パラデューム)、Pt
(プラチナ)、Co(コバルト)及びCr(クロム)か
ら選ばれる少なくとも1種の被膜で形成されていること
を特徴とする請求項1に記載の半導体装置としたもので
ある。Further, in the present invention, the barrier layer may be Ni (nickel), Pd (paradum) or Pt.
The semiconductor device according to claim 1, wherein the semiconductor device is formed of at least one kind of film selected from (platinum), Co (cobalt), and Cr (chrome).
【0011】また、請求項3においては、前記第1絶縁
層の表面粗さ(Ra)が40〜600nmの範囲で粗化
されていることを特徴とする請求項1又は2に記載の半
導体装置としたものである。The semiconductor device according to claim 1 or 2, wherein the surface roughness (Ra) of the first insulating layer is roughened in the range of 40 to 600 nm. It is what
【0012】さらにまた、請求項4においては、以下の
工程を少なくとも備えていることを特徴とする請求項1
ないし3のうちいずれか一項に記載の半導体装置の製造
方法としたものである。
(a)シリコンウェハーに銅等からなる電極及びパッシ
ベーション層が形成されたシリコンデバイスを準備する
工程。
(b)感光性の樹脂溶液を塗布し、パターニング処理し
て前記銅電極上に開口部を有する第1絶縁層を形成し、
第1絶縁層表面をアルカリ処理もしくはコロナ処理等に
より第1絶縁層をイミド開環させ、カチオン交換基を導
入する工程。
(c)前記カチオン交換基を導入した前記第1絶縁層上
にNi、Pd、Pt、Co及びCrから選ばれる少なく
とも1種の被膜からなるバリア層を形成する工程。
(d)前記バリア層及び銅電極上に無電解銅めっきにて
銅被膜からなるシード層を形成する工程。
(e)前記シード層上の所定位置に配線層を形成する工
程。
(f)前記配線層の所定位置にメタルポストを形成する
工程。
(g)感光性の樹脂溶液を塗布し、感光性の樹脂層を形
成し、パターニング処理して第2絶縁層を形成する工
程。
(h)前記シリコンデバイスのシリコンウェハー裏面側
に銅板を貼り付け、ヒートシンクを形成し、個々の半導
体装置領域毎にシリコンデバイスを分割し、チップ化す
る工程。
(i)前記メタルポストを除くシリコンデバイス外周部
を樹脂封止して、封止樹脂を形成する工程。
(j)前記メタルポスト上にハンダボールを形成し、個
々の半導体装置に分割する工程。Furthermore, in Claim 4, at least the following steps are provided:
The method for manufacturing a semiconductor device according to any one of 1 to 3 above. (A) A step of preparing a silicon device in which an electrode made of copper or the like and a passivation layer are formed on a silicon wafer. (B) applying a photosensitive resin solution and performing a patterning process to form a first insulating layer having an opening on the copper electrode,
A step of introducing an cation exchange group by ring-opening the first insulating layer with an imide by subjecting the surface of the first insulating layer to alkali treatment, corona treatment, or the like. (C) A step of forming a barrier layer made of at least one kind of coating film selected from Ni, Pd, Pt, Co and Cr on the first insulating layer having the cation exchange group introduced therein. (D) A step of forming a seed layer made of a copper coating on the barrier layer and the copper electrode by electroless copper plating. (E) A step of forming a wiring layer at a predetermined position on the seed layer. (F) A step of forming a metal post at a predetermined position of the wiring layer. (G) A step of applying a photosensitive resin solution to form a photosensitive resin layer and performing a patterning process to form a second insulating layer. (H) A step of attaching a copper plate to the back surface of the silicon wafer of the silicon device, forming a heat sink, dividing the silicon device into individual semiconductor device regions, and forming a chip. (I) A step of sealing the outer peripheral portion of the silicon device excluding the metal posts with a resin to form a sealing resin. (J) A step of forming a solder ball on the metal post and dividing it into individual semiconductor devices.
【0013】[0013]
【発明の実施の形態】本発明の実施の形態につき説明す
る。本発明の半導体装置100aは、図1(a)及び
(b)に示すように、シリコンウェハー11上に銅等か
らなる電極12及びパッシベーション層13が形成され
たシリコンデバイス10に、カチオン交換基を導入した
第1絶縁層14、バリア層16、シード層17、配線層
19、メタルポスト21、第2絶縁層22、ヒートシン
ク23、封止樹脂24及びハンダボール25が順次形成
された構造となっている。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described. As shown in FIGS. 1A and 1B, the semiconductor device 100a of the present invention has a cation exchange group on a silicon device 10 in which an electrode 12 made of copper or the like and a passivation layer 13 are formed on a silicon wafer 11. The structure is such that the introduced first insulating layer 14, barrier layer 16, seed layer 17, wiring layer 19, metal post 21, second insulating layer 22, heat sink 23, sealing resin 24, and solder ball 25 are sequentially formed. There is.
【0014】請求項1に係わる発明では、半導体素子が
形成されたシリコンウェハー11上に銅等からなる電極
12及びパッシベーション層13が形成されたシリコン
デバイス10に、電極12上に開口部15を有するポリ
イミド樹脂からなる第1絶縁層14を形成し、バリア層
16を形成する際第1絶縁層14の表面にカチオン交換
基を導入し、第1絶縁層14のみにバリア層16を形成
し、電極12上にはバリア層16が形成されないように
したものである。第1絶縁層14の表面にカチオン交換
基を導入し、Niからなるバリア層を形成する具体的な
方法の一例を図4(a)〜(c)に示す。まず、図4
(a)の化学構造式を有するポリイミド樹脂からなる第
1絶縁層14をアルカリ処理して、イミド環を開環して
カルボキシル基(COOK)形成する(図4(b)参
照)。次に、NiSO4溶液に浸漬し、カルボキシル基
(COOK)にNiイオンを吸着させる(図4(c)参
照)。さらに、DMAB(ディ・メチル・アミノ・ボラ
ン)で還元されて、第1絶縁層14表面にNi被膜から
なるバリア層16が形成される。従来、第1絶縁層及び
電極上全面にバリア層を形成し、電極上のバリア層を除
去する工程を別途設けていたが、上記、バリア層の形成
方法にすることにより、電極上のバリア層の除去工程が
必要なくなり、製造コストのコストダウンを図ることが
できる。According to the first aspect of the invention, the silicon device 11 having the electrode 12 made of copper or the like and the passivation layer 13 formed on the silicon wafer 11 having the semiconductor element has the opening 15 on the electrode 12. When the first insulating layer 14 made of a polyimide resin is formed and the barrier layer 16 is formed, a cation exchange group is introduced on the surface of the first insulating layer 14, and the barrier layer 16 is formed only on the first insulating layer 14 to form an electrode. The barrier layer 16 is not formed on the layer 12. 4A to 4C show an example of a specific method for forming a barrier layer made of Ni by introducing a cation exchange group on the surface of the first insulating layer 14. First, FIG.
The first insulating layer 14 made of a polyimide resin having the chemical structural formula (a) is alkali-treated to open the imide ring to form a carboxyl group (COOK) (see FIG. 4B). Next, it is immersed in a NiSO 4 solution to adsorb Ni ions on the carboxyl groups (COOK) (see FIG. 4 (c)). Further, it is reduced with DMAB (dimethylaminoborane) to form a barrier layer 16 made of a Ni film on the surface of the first insulating layer 14. Conventionally, a step of forming a barrier layer on the entire surface of the first insulating layer and the electrode and separately removing the barrier layer on the electrode has been separately provided. However, by using the above method for forming the barrier layer, the barrier layer on the electrode is formed. Is not required, and the manufacturing cost can be reduced.
【0015】尚、第1絶縁層14に用いる材料は、ポリ
イミド樹脂に限定されるものではなく、カチオン交換基
を導入できるものであれば構わず、適宜樹脂を選択して
構わない。例えば、エポキシ樹脂もアルカリ処理により
ポリイミド樹脂と同様に、カチオン交換基を導入でき
る。また、ポリオレフィン系材料であっても、パターン
現像後の硬化処理前にシランカップリング処理等で表面
にカチオン交換基(カルボキシル基、チオール基、イミ
ダゾール基等)を導入できるので、第1絶縁層の材料と
して使用できる。The material used for the first insulating layer 14 is not limited to the polyimide resin, and any material may be used as long as it can introduce a cation exchange group, and a resin may be selected appropriately. For example, an epoxy resin can also be introduced with a cation exchange group by alkali treatment in the same manner as a polyimide resin. Further, even with a polyolefin-based material, cation exchange groups (carboxyl group, thiol group, imidazole group, etc.) can be introduced on the surface by silane coupling treatment or the like before the curing treatment after pattern development, so that the first insulating layer It can be used as a material.
【0016】請求項2に係わる発明では、バリア層16
がNi(ニッケル)、Pd(パラデューム)、Pt(プ
ラチナ)、Co(コバルト)及びCr(クロム)から選
ばれる少なくとも1種の被膜で形成されるようにしたも
ので、第1絶縁層14の表面にカチオン交換基を導入
し、上記金属材料から選ばれた少なくとも1種の金属材
料でバリア層を形成する際上記金属材料はカチオン交換
基に対する配位性に優れ、均一で、接着性の強い被膜が
形成でき、且つ銅に対するバリアー性の優れた被膜を形
成できる。In the invention according to claim 2, the barrier layer 16
Is formed of at least one kind of film selected from Ni (nickel), Pd (paradum), Pt (platinum), Co (cobalt) and Cr (chromium), and the surface of the first insulating layer 14 When a cation exchange group is introduced into the resin to form a barrier layer with at least one metal material selected from the above metal materials, the metal material has a uniform coordination property with respect to the cation exchange group, a uniform and strong adhesive film. Can be formed, and a film having an excellent barrier property against copper can be formed.
【0017】請求項3に係わる発明では、第1絶縁層1
4の表面粗さ(Ra)を40〜600nmの範囲で粗化
し、バリア層16及び配線層19の第1絶縁層14に対
する密着強度を少なくともピール強度で1kg/cm以
上得られるようにしたものである。表面粗さ(Ra)が
40nm以下では上記第1絶縁層14に対する密着強度
がピール強度で1kg/cm以上得難いからである。表
面粗さ(Ra)が600nm以上では上記第1絶縁層1
4とバリア層16及び配線層19との密着強度は問題な
く得られるが、配線層19の表面が粗れるため、高周波
信号処理ではノイズ発生の要因となり問題となるからで
ある。In the invention according to claim 3, the first insulating layer 1
The surface roughness (Ra) of No. 4 is roughened in the range of 40 to 600 nm so that the adhesion strength of the barrier layer 16 and the wiring layer 19 to the first insulating layer 14 can be at least 1 kg / cm or more as the peel strength. is there. This is because when the surface roughness (Ra) is 40 nm or less, it is difficult to obtain the adhesion strength to the first insulating layer 14 as a peel strength of 1 kg / cm or more. When the surface roughness (Ra) is 600 nm or more, the first insulating layer 1 is formed.
This is because the adhesion strength between the wiring layer 4 and the barrier layer 16 and the wiring layer 19 can be obtained without any problem, but since the surface of the wiring layer 19 is rough, it causes a problem in noise generation in the high frequency signal processing and becomes a problem.
【0018】[0018]
【実施例】以下実施例により本発明を詳細に説明する。
図1(a)は本発明の半導体装置の一実施例を示す模式
構成断面図を、図1(b)は、図1(a)のA領域を拡
大した部分模式構成断面図を、図2(a)〜(g)は本
発明の半導体装置の製造方法における工程の一部を示す
模式構成断面図を、図3(h)〜(l)は本発明の半導
体装置の製造方法における工程の一部を示す模式構成断
面図を、それぞれ示す。まず、シリコンウェハー11に
銅等からなる電極12及びパッシベーション層13が形
成されたシリコンデバイス10を準備する(図2(a)
参照)。The present invention will be described in detail with reference to the following examples.
1A is a schematic sectional view showing an embodiment of the semiconductor device of the present invention, and FIG. 1B is a partial schematic sectional view showing an enlarged area A of FIG. 3A to 3G are schematic cross-sectional views showing a part of the steps in the method for manufacturing a semiconductor device of the present invention, and FIGS. 3H to 3L show steps in the method of manufacturing a semiconductor device of the present invention. The schematic cross-sectional views showing a part thereof are respectively shown. First, a silicon device 10 in which an electrode 12 made of copper or the like and a passivation layer 13 are formed on a silicon wafer 11 is prepared (FIG. 2A).
reference).
【0019】次に、シリコンデバイス10上にカチオン
基を導入できる感光性ポリイミド樹脂(パイメル:旭化
成工業(株)製)をスピンナーで塗布し、感光性樹脂層
を形成し、パターン露光、現像、硬化等の一連のパター
ニング処理を行って、電極12上に開口部15を有する
第1絶縁層14を形成した(図2(b)参照)。Next, a photosensitive polyimide resin (Pimel: manufactured by Asahi Kasei Co., Ltd.) capable of introducing a cation group is applied onto the silicon device 10 with a spinner to form a photosensitive resin layer, and pattern exposure, development and curing are performed. A series of patterning treatments such as the above were performed to form the first insulating layer 14 having the opening 15 on the electrode 12 (see FIG. 2B).
【0020】次に、80℃に加熱された5mol/lの
KOH溶液に第1絶縁層14が形成されたシリコンデバ
イス10の第1絶縁層14を浸漬することにより、第1
絶縁層14表面にカルボキシル基(COOK)を導入し
(図4(b)参照)、30℃に加熱された0.02mo
l/lのNiSO4(硫酸ニッケル)溶液に2分間浸漬
処理することにより、カルボキシル基(COOK)にN
iイオンを吸着させた(図4(c)参照)。さらに、D
MAB(ディ・メチル・アミノ・ボラン)で還元され
て、第1絶縁層14表面にNi被膜からなるバリア層1
6を形成した(図2(c)参照)。ここで、カルボキシ
ル基の導入方法をアルカリ処理で行ったがコロナ処理、
シランカップリング処理等いかなる方法でも良く、使用
する樹脂により適宜選択されるものである。Next, the first insulating layer 14 of the silicon device 10 on which the first insulating layer 14 is formed is immersed in a 5 mol / l KOH solution heated to 80 ° C.
A carboxyl group (COOK) was introduced into the surface of the insulating layer 14 (see FIG. 4B), and 0.02mo was heated to 30 ° C.
By dipping in a 1 / l NiSO 4 (nickel sulfate) solution for 2 minutes, the carboxyl group (COOK) is converted to N
The i ions were adsorbed (see FIG. 4 (c)). Furthermore, D
A barrier layer 1 which is reduced by MAB (dimethylaminoborane) and is made of a Ni film on the surface of the first insulating layer 14.
6 was formed (see FIG. 2 (c)). Here, the introduction method of the carboxyl group was performed by alkali treatment, but corona treatment,
Any method such as silane coupling treatment may be used and is appropriately selected depending on the resin used.
【0021】次に、バリア層16を自触媒として下記の
無電解銅めっき液及び処理条件にて、無電解銅めっきを
行い、バリア層16上に0.5μm厚の銅薄膜からなる
シード層17を形成した(図2(c)参照)。
無電解銅めっき液(KC―500:ジャパンエナージー製)
KC−500A 200ml/l
KC−500C 10ml/l
KC−500D 2.5ml/l
処理条件
PH 12.5
浴温度 72.0℃
浸漬時間 5分Next, using the barrier layer 16 as an autocatalyst, electroless copper plating is performed under the following electroless copper plating solution and processing conditions, and a seed layer 17 made of a 0.5 μm thick copper thin film is formed on the barrier layer 16. Was formed (see FIG. 2 (c)). Electroless copper plating solution (KC-500: made by Japan Energy) KC-500A 200 ml / l KC-500C 10 ml / l KC-500D 2.5 ml / l Treatment conditions PH 12.5 Bath temperature 72.0 ° C. Immersion time 5 minutes
【0022】次に、フォトレジストをスピンコート法に
て塗布し、感光層を形成し、パターン露光、現像等の一
連のパターニング処理を行って、配線層をセミアディテ
ィブプロセスで形成するための、めっきマスク用の10
μm厚のレジストパターン18を形成した(図2(e)
参照)。Next, a photoresist is applied by spin coating to form a photosensitive layer, and a series of patterning treatments such as pattern exposure and development are performed to form a wiring layer by a semi-additive process. 10 for mask
A resist pattern 18 having a thickness of μm was formed (FIG. 2E).
reference).
【0023】次に、シード層17をカソードにして、レ
ジストパターン18をめっきマスクにして下記の液組成
及び処理条件にて電解銅めっきを行い、レジストパター
ン18を除くシード層17上に銅の導体層を形成し、専
用の剥離液でレジストパターン18を剥離して、レジス
トパターン18の下部にあったシード層18をソフトエ
ッチングで除去し、5μm厚の配線層19を形成した
(図2(f)参照)。
電解銅めっき
液組成 硫酸銅 70g/l
硫酸 200g/l
塩素イオン 50mg/l
トップルチナSF−M(奥野製薬) 5ml/l
処理条件
浴温度 25℃
陰極電流密度 2.0A/dm2
攪拌 エアー攪拌
陽極 含リン銅
時間 5分Next, using the seed layer 17 as a cathode and the resist pattern 18 as a plating mask, electrolytic copper plating is performed under the following liquid composition and processing conditions to form a copper conductor on the seed layer 17 excluding the resist pattern 18. A layer is formed, the resist pattern 18 is peeled off by a dedicated peeling liquid, the seed layer 18 under the resist pattern 18 is removed by soft etching, and a wiring layer 19 having a thickness of 5 μm is formed (FIG. )reference). Electrolytic copper plating solution composition Copper sulfate 70 g / l Sulfuric acid 200 g / l Chloride ion 50 mg / l Toprutina SF-M (Okuno Pharmaceutical Co., Ltd.) 5 ml / l Treatment conditions Bath temperature 25 ° C. Cathode current density 2.0 A / dm 2 Stirring air stirring Anode included Phosphorus copper time 5 minutes
【0024】次に、上記配線層19の形成方法と同様な
工程で、メタルポストをセミアディティブプロセスで形
成するための、めっきマスク用のレジストパターンを形
成し、レジストパターンをめっきマスクにして電解銅め
っきを行い、レジストパターンを剥離して、配線層19
上の所定位置に銅からなるメタルポスト21を形成した
(図2(g)参照)。Next, in the same process as the method for forming the wiring layer 19, a resist pattern for a plating mask for forming a metal post by a semi-additive process is formed, and using the resist pattern as a plating mask, electrolytic copper is formed. Plating is performed, the resist pattern is peeled off, and the wiring layer 19
A metal post 21 made of copper was formed at a predetermined position above (see FIG. 2 (g)).
【0025】次に、配線層19及びメタルポスト21が
形成されたシリコンデバイス上に感光性ポリイミド樹脂
(パイメル:旭化成工業(株)製)をスピンナーで塗布
し、感光性樹脂層を形成し、パターン露光、現像、硬化
等の一連のパターニング処理を行って、配線層19上に
第2絶縁層22を形成した(図3(h)参照)。Next, a photosensitive polyimide resin (Pimel: manufactured by Asahi Kasei Co., Ltd.) is applied on the silicon device on which the wiring layer 19 and the metal posts 21 are formed by a spinner to form a photosensitive resin layer, and a pattern is formed. A series of patterning treatments such as exposure, development, and curing were performed to form the second insulating layer 22 on the wiring layer 19 (see FIG. 3 (h)).
【0026】次に、配線層19、メタルポスト21及び
第2絶縁層22が形成されたシリコンデバイスの裏側の
シリコンウェハー11側に銅板を貼り付けて、ヒートシ
ンク23を形成し、個々の半導体装置領域毎にシリコン
デバイスを分割するために、シリコンウェハー11にダ
イシングで切り込みを入れた(図3(i)参照)。Next, a copper plate is attached to the side of the silicon wafer 11 on the back side of the silicon device on which the wiring layer 19, the metal post 21, and the second insulating layer 22 are formed to form the heat sink 23, and the individual semiconductor device regions are formed. In order to divide the silicon device for each, a cut was made in the silicon wafer 11 by dicing (see FIG. 3 (i)).
【0027】次に、配線層19、メタルポスト21及び
第2絶縁層22が形成されたシリコンデバイスのメタル
ポスト21を除く外周部を樹脂モールドして、封止樹脂
24を形成した(図3(j)参照)。Next, the outer peripheral portion of the silicon device on which the wiring layer 19, the metal post 21 and the second insulating layer 22 are formed except the metal post 21 is resin-molded to form a sealing resin 24 (see FIG. See j)).
【0028】最後に、メタルポスト21上にフラックス
を塗布し、半田球を搭載し、加熱、リフローさせて半田
ボール25を形成することで本発明の半導体装置100
を得た(図3(k)参照)。さらに、ダイシングにより
個々の半導体装置に分割し、半導体装置100a及び半
導体装置100bを得た(図3(l)参照)。Finally, flux is applied to the metal posts 21, solder balls are mounted, and the solder balls 25 are heated and reflowed to form the solder balls 25.
Was obtained (see FIG. 3 (k)). Further, it was divided into individual semiconductor devices by dicing to obtain semiconductor devices 100a and 100b (see FIG. 3 (l)).
【0029】[0029]
【発明の効果】上記したように、本発明の半導体装置及
びその製造方法によると、まず、バリア層の形成工程
が、第1絶縁層表面にカチオン交換基を導入して、第1
絶縁層表面にのみバリア層を形成できるため、電極上の
バリア層の除去工程が必要なくなり、製造コストのコス
トダウンを図ることができる。さらに、バリア層がN
i、Pd、Pt、Co及びCrから選ばれた少なくとも
1種の金属材料で形成されるため、第1絶縁層表面に導
入されたカチオン交換基に対する触媒性に優れ、均一
で、バリアー性に優れた被膜を形成できる。さらに、第
1絶縁層の表面粗さ(Ra)を、40〜600nmにす
ることにより、密着強度がピール強度で1kg/cm以
上で、且つ、高周波信号処理特性に優れた配線層を得る
ことができ、結果として、信頼性に優れた半導体装置を
得ることができる。As described above, according to the semiconductor device and the method of manufacturing the same of the present invention, first, in the step of forming the barrier layer, the cation exchange group is introduced into the surface of the first insulating layer to form the first layer.
Since the barrier layer can be formed only on the surface of the insulating layer, the step of removing the barrier layer on the electrode is not necessary, and the manufacturing cost can be reduced. Furthermore, the barrier layer is N
Since it is formed of at least one metal material selected from i, Pd, Pt, Co and Cr, it has excellent catalytic properties for the cation exchange groups introduced on the surface of the first insulating layer, is uniform, and has excellent barrier properties. Can form a coated film. Furthermore, by setting the surface roughness (Ra) of the first insulating layer to 40 to 600 nm, it is possible to obtain a wiring layer having an adhesion strength of 1 kg / cm or more in peel strength and excellent high frequency signal processing characteristics. As a result, a highly reliable semiconductor device can be obtained.
【図1】(a)は、本発明の半導体装置の一実施例を示
す半導体装置100aの模式構成断面図である。(b)
は、本発明の半導体装置100aのA領域を拡大した部
分模式構成断面図である。FIG. 1A is a schematic cross-sectional view of a semiconductor device 100a showing an embodiment of a semiconductor device of the present invention. (B)
[FIG. 6] is a partial schematic cross-sectional view showing an enlarged area A of the semiconductor device 100a of the present invention.
【図2】(a)〜(g)は、本発明の半導体装置の製造
工程の一部を示す模式構成断面図である。2A to 2G are schematic cross-sectional views showing a part of the manufacturing process of the semiconductor device of the present invention.
【図3】(h)〜(l)は、本発明の半導体装置の製造
工程の一部を示す模式構成断面図である。3 (h) to 3 (l) are schematic cross-sectional views showing a part of the manufacturing process of the semiconductor device of the present invention.
【図4】(a)第1絶縁層形成に用いたポリイミドの化
学構造式を示す説明図である。
(b)は、第1絶縁層表面をアルカリ処理し、イミド環
が開環して、カルボキシル基が形成された状態を示すポ
リイミドの化学構造式を示す説明図である。
(c)硫酸ニッケルに溶液に浸漬処理し、カルボキシル
基にNiイオンが吸着した状態を示すポリイミドの化学
構造式を示す説明図である。FIG. 4A is an explanatory diagram showing a chemical structural formula of a polyimide used for forming a first insulating layer. (B) is an explanatory view showing a chemical structural formula of polyimide showing a state in which the surface of the first insulating layer is treated with an alkali and the imide ring is opened to form a carboxyl group. (C) It is explanatory drawing which shows the chemical structural formula of the polyimide which shows the state which Ni ion was adsorbed to the carboxyl group by the immersion treatment in a solution in nickel sulfate.
【図5】(a)は、従来の半導体装置の一例を示す半導
体装置200の模式構成断面図である。(b)は、従来
の半導体装置200のA領域を拡大した部分模式構成断
面図である。FIG. 5A is a schematic cross-sectional view of a semiconductor device 200 showing an example of a conventional semiconductor device. (B) is a partial schematic cross-sectional view showing an enlarged area A of the conventional semiconductor device 200.
【図6】(a)〜(h)は、従来の半導体装置の製造工
程を示す模式構成断面図である。6A to 6H are schematic cross-sectional views showing the steps of manufacturing a conventional semiconductor device.
10、50……シリコンディバイス 11、51……シリコンウェハー 12、52……電極 13、53……パッシベーション層 14、54……第1絶縁層 15、55……開口部 16、56……バリア層 17、58……シード層 18、59……レジストパターン 19、61……配線層 21、62……メタルポスト 22、63……第2絶縁層 23……ヒートシンク 24、64……封止樹脂 25、65……ハンダボール 57……レジストパターン 100、100a、100b、200……半導体装置 10, 50 ... Silicon devices 11, 51 ... Silicon wafer 12, 52 ... Electrodes 13, 53 ... Passivation layer 14, 54 ... First insulating layer 15,55 …… Opening 16, 56 ... Barrier layer 17, 58 ... Seed layer 18, 59 ... Resist pattern 19, 61 ... Wiring layer 21, 62 ... Metal post 22, 63 ... Second insulating layer 23 ... Heat sink 24, 64 ... Sealing resin 25, 65 ... Solder balls 57: Resist pattern 100, 100a, 100b, 200 ... Semiconductor device
Claims (4)
ション層が形成されたシリコンデバイスに、第1絶縁
層、バリアー層、シード層、配線層、第2絶縁層、メタ
ルポスト、封止樹脂及びハンダボールが形成されてなる
半導体装置において、前記第1絶縁層表面にカチオン交
換基を導入し、前記第1絶縁層表面にのみ前記バリアー
層を配設したことを特徴とする半導体装置。1. A silicon device having an electrode and a passivation layer formed on a silicon wafer is provided with a first insulating layer, a barrier layer, a seed layer, a wiring layer, a second insulating layer, a metal post, a sealing resin and a solder ball. In the formed semiconductor device, a cation exchange group is introduced into the surface of the first insulating layer, and the barrier layer is provided only on the surface of the first insulating layer.
(パラデューム)、Pt(プラチナ)、Co(コバル
ト)及びCr(クロム)から選ばれる少なくとも1種の
被膜で形成されていることを特徴とする請求項1に記載
の半導体装置。2. The barrier layer is Ni (nickel), Pd
The semiconductor device according to claim 1, wherein the semiconductor device is formed of at least one kind of film selected from (paradum), Pt (platinum), Co (cobalt), and Cr (chrome).
〜600nmの範囲で粗化されていることを特徴とする
請求項1または2に記載の半導体装置。3. The surface roughness (Ra) of the first insulating layer is 40.
3. The semiconductor device according to claim 1, wherein the semiconductor device is roughened in the range of 600 nm.
特徴とする請求項1乃至3のうちいずれか一項に記載の
半導体装置の製造方法。 (a)シリコンウェハーに銅等からなる電極及びパッシ
ベーション層が形成されたシリコンデバイスを準備する
工程。 (b)感光性の樹脂溶液を塗布し、パターニング処理し
て前記銅電極上に開口部を有する第1絶縁層を形成し、
前記第1絶縁層表面をアルカリ処理もしくはコロナ処理
等により第1絶縁層をイミド開環させ、カチオン交換基
を導入する工程。 (c)前記カチオン交換基を導入した前記第1絶縁層上
にNi、Pd、Pt、Co及びCrから選ばれる少なく
とも1種の被膜からなるバリア層を形成する工程。 (d)前記バリア層及び銅電極上に無電解銅めっきにて
銅被膜からなるシード層を形成する工程。 (e)前記シード層上の所定位置に配線層を形成する工
程。 (f)前記配線層の所定位置にメタルポストを形成する
工程。 (g)感光性の樹脂溶液を塗布し、感光性の樹脂層を形
成し、パターニング処理して第2絶縁層を形成する工
程。 (h)前記シリコンデバイスのシリコンウェハー裏面側
に銅板を貼り付け、ヒートシンクを形成し、個々の半導
体装置領域毎にシリコンデバイスを分割し、チップ化す
る工程。 (i)前記メタルポストを除くシリコンデバイス外周部
を樹脂封止して、封止樹脂を形成する工程。 (j)前記メタルポスト上にハンダボールを形成し、個
々の半導体装置に分割する工程。4. The method of manufacturing a semiconductor device according to claim 1, further comprising at least the following steps. (A) A step of preparing a silicon device in which an electrode made of copper or the like and a passivation layer are formed on a silicon wafer. (B) applying a photosensitive resin solution and performing a patterning process to form a first insulating layer having an opening on the copper electrode,
A step of introducing a cation exchange group by ring-opening the first insulating layer with an imide by subjecting the surface of the first insulating layer to alkali treatment, corona treatment, or the like. (C) A step of forming a barrier layer made of at least one kind of coating film selected from Ni, Pd, Pt, Co and Cr on the first insulating layer having the cation exchange group introduced therein. (D) A step of forming a seed layer made of a copper coating on the barrier layer and the copper electrode by electroless copper plating. (E) A step of forming a wiring layer at a predetermined position on the seed layer. (F) A step of forming a metal post at a predetermined position of the wiring layer. (G) A step of applying a photosensitive resin solution to form a photosensitive resin layer and performing a patterning process to form a second insulating layer. (H) A step of attaching a copper plate to the back surface of the silicon wafer of the silicon device, forming a heat sink, dividing the silicon device into individual semiconductor device regions, and forming a chip. (I) A step of sealing the outer peripheral portion of the silicon device excluding the metal posts with a resin to form a sealing resin. (J) A step of forming a solder ball on the metal post and dividing it into individual semiconductor devices.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001208895A JP2003023009A (en) | 2001-07-10 | 2001-07-10 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001208895A JP2003023009A (en) | 2001-07-10 | 2001-07-10 | Semiconductor device and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003023009A true JP2003023009A (en) | 2003-01-24 |
Family
ID=19044635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001208895A Withdrawn JP2003023009A (en) | 2001-07-10 | 2001-07-10 | Semiconductor device and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003023009A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003115489A (en) * | 2001-10-03 | 2003-04-18 | Fujitsu Ltd | Semiconductor device and its manufacturing method |
JP2005019810A (en) * | 2003-06-27 | 2005-01-20 | Seiko Epson Corp | Semiconductor device and its manufacturing method, circuit board and electronic apparatus |
JP2005136444A (en) * | 2005-02-18 | 2005-05-26 | Seiko Epson Corp | Semiconductor device, its manufacturing method, circuit board, and electronic equipment |
JP2005175327A (en) * | 2003-12-15 | 2005-06-30 | Matsushita Electric Ind Co Ltd | Semiconductor device, and manufacturing method thereof |
JP2005191592A (en) * | 2005-02-18 | 2005-07-14 | Seiko Epson Corp | Semiconductor device and its manufacturing method, circuit board, and electronic equipment |
JP2020184604A (en) * | 2019-04-29 | 2020-11-12 | 日月暘電子股▲ふん▼有限公司 | Embedded component package structure and manufacturing method thereof |
-
2001
- 2001-07-10 JP JP2001208895A patent/JP2003023009A/en not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003115489A (en) * | 2001-10-03 | 2003-04-18 | Fujitsu Ltd | Semiconductor device and its manufacturing method |
JP2005019810A (en) * | 2003-06-27 | 2005-01-20 | Seiko Epson Corp | Semiconductor device and its manufacturing method, circuit board and electronic apparatus |
US7009306B2 (en) | 2003-06-27 | 2006-03-07 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same, circuit board, together with electronic instrument |
JP2005175327A (en) * | 2003-12-15 | 2005-06-30 | Matsushita Electric Ind Co Ltd | Semiconductor device, and manufacturing method thereof |
JP2005136444A (en) * | 2005-02-18 | 2005-05-26 | Seiko Epson Corp | Semiconductor device, its manufacturing method, circuit board, and electronic equipment |
JP2005191592A (en) * | 2005-02-18 | 2005-07-14 | Seiko Epson Corp | Semiconductor device and its manufacturing method, circuit board, and electronic equipment |
JP2020184604A (en) * | 2019-04-29 | 2020-11-12 | 日月暘電子股▲ふん▼有限公司 | Embedded component package structure and manufacturing method thereof |
US11296030B2 (en) | 2019-04-29 | 2022-04-05 | Advanced Semiconductor Engineering, Inc. | Embedded component package structure and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7520053B2 (en) | Method for manufacturing a bump-attached wiring circuit board | |
TWI239085B (en) | Semiconductor device and the manufacturing method thereof, circuit substrate and photoelectric device, and electric machine | |
CA1284692C (en) | Multilayer interconnection system for multichip high performance semiconductor packaging | |
JPH1012677A (en) | Manufacture of double-side wiring tape carrier for semiconductor device | |
JPH0818227A (en) | Preparation of multichip module | |
US10297540B2 (en) | Wiring substrate | |
JP4352294B2 (en) | Manufacturing method of semiconductor device | |
JP2003023009A (en) | Semiconductor device and method of manufacturing the same | |
JP2002313832A (en) | Bump electrode and its manufacturing method | |
JPH04277696A (en) | Multilayer interconnection board and manufacture thereof | |
JP2002334896A (en) | Method for forming bump electrode | |
JP4480111B2 (en) | Wiring forming method and wiring member | |
US20070237969A1 (en) | Surface-metallized polyimide material and method for manufacturing the same | |
JPH09219586A (en) | Wiring substrate and its manufacturing method | |
US20040188139A1 (en) | Wiring circuit board having bumps and method of producing same | |
JP4184540B2 (en) | Wiring board and manufacturing method thereof | |
JP2000340696A (en) | Manufacture of semiconductor package | |
JPH06244172A (en) | Multilayered wiring structure | |
JP4101919B2 (en) | Method for manufacturing transfer member and transfer member | |
JP2003046019A (en) | Multilayer printed wiring board and manufacturing method therefor | |
JP2003273170A (en) | Manufacturing method for both-side wiring tape carrier and tape carrier using the same | |
JP2000323810A (en) | Wiring material, production thereof and semiconductor device | |
JPH11274724A (en) | Wiring board and manufacture thereof | |
JPH04170036A (en) | Manufacture of anisotropic conductive film | |
JP2000031335A (en) | Semiconductor package member and manufacture of it |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050621 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070806 |