JP2003018551A - データ処理装置、データ処理方法 - Google Patents
データ処理装置、データ処理方法Info
- Publication number
- JP2003018551A JP2003018551A JP2001202873A JP2001202873A JP2003018551A JP 2003018551 A JP2003018551 A JP 2003018551A JP 2001202873 A JP2001202873 A JP 2001202873A JP 2001202873 A JP2001202873 A JP 2001202873A JP 2003018551 A JP2003018551 A JP 2003018551A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer memory
- code length
- data processing
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【課題】相互に符号長の異なる複数のデータをバッファ
リングする際の制御を簡略化し得る良好なデータ処理装
置及び、データ処理方法を提供することを目的とする。 【解決手段】バッファメモリマネージャー９が、バッフ
ァメモリ１０の記憶領域１０Ｍａを複数のＦＩＦＯ型メ
モリ領域１０Ｍａ１〜１０Ｍａ４に分割し、複数の記憶
領域において少なくともひとつの記憶領域の記憶容量を
を、第１の符号長と第２の符号長の最小公倍数の整数倍
値に設定し、第１の符号長を有する第１のデータあるい
は、第２の符号長を有する第２のデータを領域に書き込
むように制御することを特徴とするデータ処理装置及
び、これに適用されるデータ処理方法を以って課題の解
決に当たる。
リングする際の制御を簡略化し得る良好なデータ処理装
置及び、データ処理方法を提供することを目的とする。 【解決手段】バッファメモリマネージャー９が、バッフ
ァメモリ１０の記憶領域１０Ｍａを複数のＦＩＦＯ型メ
モリ領域１０Ｍａ１〜１０Ｍａ４に分割し、複数の記憶
領域において少なくともひとつの記憶領域の記憶容量を
を、第１の符号長と第２の符号長の最小公倍数の整数倍
値に設定し、第１の符号長を有する第１のデータあるい
は、第２の符号長を有する第２のデータを領域に書き込
むように制御することを特徴とするデータ処理装置及
び、これに適用されるデータ処理方法を以って課題の解
決に当たる。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の回路ブロッ
ク間においてデータの転送を行う際にデータをバッファ
リングするメモリを備えたデータ処理装置とこれに適用
されるデータ処理方法に関する。
ク間においてデータの転送を行う際にデータをバッファ
リングするメモリを備えたデータ処理装置とこれに適用
されるデータ処理方法に関する。
【０００２】
【従来の技術】公知文献である特開平７−３２７１９５
号公報（公開日：平成７年（１９９５）１２月１２日）
には、従来技術における、複数回路ブロック間でデータ
の転送を行う際にデータをバッファリングするためのメ
モリを備えるデータ処理装置の一例が開示されている。
号公報（公開日：平成７年（１９９５）１２月１２日）
には、従来技術における、複数回路ブロック間でデータ
の転送を行う際にデータをバッファリングするためのメ
モリを備えるデータ処理装置の一例が開示されている。
【０００３】この従来技術によれば、データをバッファ
リングするためのＦＩＦＯメモリが備えられているが、
相互に符号長の異なる第１のデータと、第２のデータと
をバッファリングする際にデータ長の違いによる制御を
それぞれのデータに合せて厳密に制御する必要があっ
た。
リングするためのＦＩＦＯメモリが備えられているが、
相互に符号長の異なる第１のデータと、第２のデータと
をバッファリングする際にデータ長の違いによる制御を
それぞれのデータに合せて厳密に制御する必要があっ
た。
【０００４】これは、データ転送時に用いられる的確な
タイミングでデータを処理するためのデータストロービ
ングの厳密な制御を意味し、これに用いられるクロック
発振器の発振周波数の厳密な制御を要するものである。
タイミングでデータを処理するためのデータストロービ
ングの厳密な制御を意味し、これに用いられるクロック
発振器の発振周波数の厳密な制御を要するものである。
【０００５】
【発明が解決しようとする課題】以上説明したように、
相互に符号長の異なる第１のデータと、第２のデータと
をバッファリングする際にデータ長の違いによるデータ
ストロービング制御をそれぞれのデータに合せて厳密に
行う必要があった。
相互に符号長の異なる第１のデータと、第２のデータと
をバッファリングする際にデータ長の違いによるデータ
ストロービング制御をそれぞれのデータに合せて厳密に
行う必要があった。
【０００６】相互に符号長の異なる第１のデータと、第
２のデータとをバッファリングする際にデータ長の違い
による制御を簡略化し得る良好なデータ処理装置及び、
データ処理方法を提供することを目的とする。
２のデータとをバッファリングする際にデータ長の違い
による制御を簡略化し得る良好なデータ処理装置及び、
データ処理方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に本発明のデータ処理装置は、複数の回路ブロックを具
備し、この回路ブロック間において転送される第１の符
号長を有する第１のデータと、前記第１の符号長とは異
なる第２の符号長を有する第２のデータとをバッファリ
ングするためのバッファメモリと、前記バッファファメ
モリに対する前記データの書き込みあるいは読み出しを
制御するバッファメモリマネージャーとを具備するデー
タ処理装置において、前記バッファメモリマネージャー
は、前記バッファメモリの記憶領域を複数の記憶領域に
分割し、複数の当該記憶領域において少なくともひとつ
の記憶領域の記憶容量をを、前記第１の符号長と前記第
２の符号長との最小公倍数の整数倍値に設定し、前記第
１のデータあるいは前記第２のデータを当該領域に書き
込むように制御することを特徴とする。
に本発明のデータ処理装置は、複数の回路ブロックを具
備し、この回路ブロック間において転送される第１の符
号長を有する第１のデータと、前記第１の符号長とは異
なる第２の符号長を有する第２のデータとをバッファリ
ングするためのバッファメモリと、前記バッファファメ
モリに対する前記データの書き込みあるいは読み出しを
制御するバッファメモリマネージャーとを具備するデー
タ処理装置において、前記バッファメモリマネージャー
は、前記バッファメモリの記憶領域を複数の記憶領域に
分割し、複数の当該記憶領域において少なくともひとつ
の記憶領域の記憶容量をを、前記第１の符号長と前記第
２の符号長との最小公倍数の整数倍値に設定し、前記第
１のデータあるいは前記第２のデータを当該領域に書き
込むように制御することを特徴とする。
【０００８】また、上記課題を解決するために本発明の
データ処理方法は、複数の回路ブロックを具備し、この
回路ブロック間において転送される第１の符号長を有す
る第１のデータと、前記第１の符号長とは異なる第２の
符号長を有する第２のデータとをバッファリングするた
めのバッファメモリと、前記バッファファメモリに対す
る前記データの書き込みあるいは読み出しを制御するバ
ッファメモリマネージャーとを具備するデータ処理装置
において、前記バッファメモリマネージャーが、前記バ
ッファメモリの記憶領域を複数の記憶領域に分割するス
テップと、複数の前記記憶領域において少なくともひと
つの記憶領域の記憶容量をを、前記第１の符号長と前記
第２の符号長との最小公倍数の整数倍値に設定するステ
ップと、前記第１のデータあるいは前記第２のデータを
当該領域に書き込むように制御するステップとを具備し
たことを特徴とする。
データ処理方法は、複数の回路ブロックを具備し、この
回路ブロック間において転送される第１の符号長を有す
る第１のデータと、前記第１の符号長とは異なる第２の
符号長を有する第２のデータとをバッファリングするた
めのバッファメモリと、前記バッファファメモリに対す
る前記データの書き込みあるいは読み出しを制御するバ
ッファメモリマネージャーとを具備するデータ処理装置
において、前記バッファメモリマネージャーが、前記バ
ッファメモリの記憶領域を複数の記憶領域に分割するス
テップと、複数の前記記憶領域において少なくともひと
つの記憶領域の記憶容量をを、前記第１の符号長と前記
第２の符号長との最小公倍数の整数倍値に設定するステ
ップと、前記第１のデータあるいは前記第２のデータを
当該領域に書き込むように制御するステップとを具備し
たことを特徴とする。
【０００９】
【発明の実施の形態】本発明の実施の形態につき、図１
を用いて説明する。
を用いて説明する。
【００１０】図１は、本発明のデータ処理装置を採用し
たシステムのブロック図である。
たシステムのブロック図である。
【００１１】図１において、１は、Ｙ／Ｃ（輝度信号／
色信号）分離回路であって、コンポジットビデオ信号Ｓ
viが入力されている。このＹ／Ｃ（輝度信号／色信号）
分離回路１はコンポジットビデオ信号Ｓviから、アナロ
グの輝度信号と映像信号を分離して後段へ転送する。
色信号）分離回路であって、コンポジットビデオ信号Ｓ
viが入力されている。このＹ／Ｃ（輝度信号／色信号）
分離回路１はコンポジットビデオ信号Ｓviから、アナロ
グの輝度信号と映像信号を分離して後段へ転送する。
【００１２】Ｙ／Ｃ（輝度信号／色信号）分離回路１の
後段には、ビデオＡＤ（アナログトゥデジタル）コンバ
ータ２が接続されている。このビデオＡＤコンバータ２
には、輝度信号と映像信号が転送されており、ビデオＡ
Ｄコンバータ２は、これらをデジタル化されたビデオデ
ータとして後段へ転送する。
後段には、ビデオＡＤ（アナログトゥデジタル）コンバ
ータ２が接続されている。このビデオＡＤコンバータ２
には、輝度信号と映像信号が転送されており、ビデオＡ
Ｄコンバータ２は、これらをデジタル化されたビデオデ
ータとして後段へ転送する。
【００１３】ビデオＡＤコンバータ２の後段にはＤＶＤ
（デジタルバーサタイルディスク）ストリームエンコー
ダ３が接続されている。
（デジタルバーサタイルディスク）ストリームエンコー
ダ３が接続されている。
【００１４】また、図１において４はオーディオＡＤコ
ンバータである。このオーディオＡＤコンバータ４には
アナログのオーディオ信号ＳALI，SARIが入力されてお
り、これらのオーディオ信号SALI，SARIはデジタル化さ
れた後、オーディオデータとして後段に接続されたオー
ディオエンコーダ５へ転送される。
ンバータである。このオーディオＡＤコンバータ４には
アナログのオーディオ信号ＳALI，SARIが入力されてお
り、これらのオーディオ信号SALI，SARIはデジタル化さ
れた後、オーディオデータとして後段に接続されたオー
ディオエンコーダ５へ転送される。
【００１５】このオーディオエンコーダ５においては、
オーディオデータをＤＶＤビデオレコーディングフォー
マットで規定されているオーディオサンプルデータとな
るようにデータ長を調整する処理を行い、１サンプルデ
ータが１６ビット，２０ビットあるいは２４ビット単位
のリニアＰＣＭ（パルスコードモジュレーション）デー
タにして後段に接続されＤＶＤオーディオビデオストリ
ームエンコーダ３へ転送する。
オーディオデータをＤＶＤビデオレコーディングフォー
マットで規定されているオーディオサンプルデータとな
るようにデータ長を調整する処理を行い、１サンプルデ
ータが１６ビット，２０ビットあるいは２４ビット単位
のリニアＰＣＭ（パルスコードモジュレーション）デー
タにして後段に接続されＤＶＤオーディオビデオストリ
ームエンコーダ３へ転送する。
【００１６】ＤＶＤオーディオビデオストリームエンコ
ーダ３においては、転送されたビデオデータとオーディ
オデータとを、一度、バッファメモリ６においてバッフ
ァリングした後、ＤＶＤビデオレコーディングフォーマ
ットで規定されたＤＶＤオーディオビデオストリームに
おける、符号量が２０４８バイト単位であるビデオパッ
クとオーディオパックにそれぞれエンコーディング処理
する。
ーダ３においては、転送されたビデオデータとオーディ
オデータとを、一度、バッファメモリ６においてバッフ
ァリングした後、ＤＶＤビデオレコーディングフォーマ
ットで規定されたＤＶＤオーディオビデオストリームに
おける、符号量が２０４８バイト単位であるビデオパッ
クとオーディオパックにそれぞれエンコーディング処理
する。
【００１７】また、ＤＶＤオーディオビデオストリーム
エンコーダ３は、記録したビデオデータと、記録時刻と
の同期再生を行うためのデータ、表示制御データ並びに
コピー保護データも合わせてＲＤＩ（Real Time Data I
nformation）パックとしてエンコーディング処理する。
エンコーダ３は、記録したビデオデータと、記録時刻と
の同期再生を行うためのデータ、表示制御データ並びに
コピー保護データも合わせてＲＤＩ（Real Time Data I
nformation）パックとしてエンコーディング処理する。
【００１８】ＤＶＤオーディオビデオストリームエンコ
ーダ３において、エンコード処理によりパック化ならび
に時分割多重処理されたビデオパックと、オーディオパ
ックと、ＲＤＩパックとはＤＶＤオーディオビデオスト
リームエンコーダ３の後段に接続されたエンコーダイン
ターフェース７に転送される。
ーダ３において、エンコード処理によりパック化ならび
に時分割多重処理されたビデオパックと、オーディオパ
ックと、ＲＤＩパックとはＤＶＤオーディオビデオスト
リームエンコーダ３の後段に接続されたエンコーダイン
ターフェース７に転送される。
【００１９】エンコーダインターフェース７は、転送さ
れたビデオパック、オーディオパックそしてＲＤＩパッ
クを適正なタイミングで後段に接続されたブロックへ転
送する。
れたビデオパック、オーディオパックそしてＲＤＩパッ
クを適正なタイミングで後段に接続されたブロックへ転
送する。
【００２０】エンコーダインターフェース７の後段には
データバスを介して、バッファメモリマネージャー９、
ストリームアウトプットインターフェース１０、ＩＤＥ
（Integrated Drive Electronics）インターフェースコ
ントローラ１１の各ブロックが接続されており、各ブロ
ック間においては、ビデオパック、オーディオパック、
あるいはＲＤＩパックの転送がデータバスを介して行わ
れる。
データバスを介して、バッファメモリマネージャー９、
ストリームアウトプットインターフェース１０、ＩＤＥ
（Integrated Drive Electronics）インターフェースコ
ントローラ１１の各ブロックが接続されており、各ブロ
ック間においては、ビデオパック、オーディオパック、
あるいはＲＤＩパックの転送がデータバスを介して行わ
れる。
【００２１】このデータバスに接続されたバッファメモ
リマネージャー９にはバッファメモリ１０が接続されお
り、データバスを介して転送されたビデオパック、オー
ディオパック、及びＲＤＩパックはこのバッファメモリ
１０において一時的にバッファリングされて、バッファ
メモリマネージャー９の制御によって、バッファメモリ
１０からの入出力が制御される。
リマネージャー９にはバッファメモリ１０が接続されお
り、データバスを介して転送されたビデオパック、オー
ディオパック、及びＲＤＩパックはこのバッファメモリ
１０において一時的にバッファリングされて、バッファ
メモリマネージャー９の制御によって、バッファメモリ
１０からの入出力が制御される。
【００２２】また、バッファメモリマネージャー９は、
プログラマブルコントローラ８と、ＩＤＥインターフェ
ースコントローラ１２と、ストリームアウトプットイン
ターフェース１１の各ブロックと、それぞれ、データバ
スを介して接続されている。
プログラマブルコントローラ８と、ＩＤＥインターフェ
ースコントローラ１２と、ストリームアウトプットイン
ターフェース１１の各ブロックと、それぞれ、データバ
スを介して接続されている。
【００２３】また、ストリームアウトプットインターフ
ェース１１の後段にはＤＶＤオーディオビデオデコーダ
１５が接続されている。
ェース１１の後段にはＤＶＤオーディオビデオデコーダ
１５が接続されている。
【００２４】とりわけ、バッファメモリマネージャー９
と、ＩＤＥインターフェースコントローラ１２とはデー
タバス２８，２９，３５と接続されており、相互にデー
タ転送を可能としている。
と、ＩＤＥインターフェースコントローラ１２とはデー
タバス２８，２９，３５と接続されており、相互にデー
タ転送を可能としている。
【００２５】データバス２８はＩＤＥインターフェース
コントローラ１２内部のプライマリＩＤＥポートに接続
されており、また、データバス２９はプライマリＩＤＥ
ポートに接続されている。
コントローラ１２内部のプライマリＩＤＥポートに接続
されており、また、データバス２９はプライマリＩＤＥ
ポートに接続されている。
【００２６】更に、プライマリＩＤＥポートにはＩＤＥ
バス２６を介してハードディスクドライブ３０に接続さ
れており、また、セカンダリＩＤＥポートにはＩＤＥバ
ス２７を介してＤＶＤ−ＲＡＭドライブ３１に接続され
ている。
バス２６を介してハードディスクドライブ３０に接続さ
れており、また、セカンダリＩＤＥポートにはＩＤＥバ
ス２７を介してＤＶＤ−ＲＡＭドライブ３１に接続され
ている。
【００２７】プライマリＩＤＥポートとハードディスク
ドライブ３０とは相互にＩＤＥバス２６を介してデータ
転送を行うことができ、セカンダリＩＤＥポートとＤＶ
Ｄ−ＲＡＭドライブ３１とはＩＤＥバス２７を介してデ
ータ転送を行うことができる。
ドライブ３０とは相互にＩＤＥバス２６を介してデータ
転送を行うことができ、セカンダリＩＤＥポートとＤＶ
Ｄ−ＲＡＭドライブ３１とはＩＤＥバス２７を介してデ
ータ転送を行うことができる。
【００２８】また、ＩＤＥインターフェースコントロー
ラ１２にはサブＩＤＥポート３４が設けられ、このサブ
ＩＤＥポート３４にはサブＩＤＥバス３６を介してＩＥ
ＥＥ１３９４ ＩＤＥブリッジ３７が接続されている。
ＩＥＥＥ１３９４Ｉ IＤＥブリッジ３７には、ケーブ
ル３８が接続されており、このケーブル３８の先端には
外部入力インターフェースコネクタ３９が設けられてい
る。
ラ１２にはサブＩＤＥポート３４が設けられ、このサブ
ＩＤＥポート３４にはサブＩＤＥバス３６を介してＩＥ
ＥＥ１３９４ ＩＤＥブリッジ３７が接続されている。
ＩＥＥＥ１３９４Ｉ IＤＥブリッジ３７には、ケーブ
ル３８が接続されており、このケーブル３８の先端には
外部入力インターフェースコネクタ３９が設けられてい
る。
【００２９】バッファメモリマネージャー９は、バッフ
ァメモリにバッファリングしたビデオパック、オーディ
オパック、及びＲＤＩパック等のデータをＩＤＥインタ
ーフェースコントローラ１２を介してハードディスクド
ライブ３０あるいはＤＶＤ−ＲＡＭドライブ３１と相互
に転送することができる。
ァメモリにバッファリングしたビデオパック、オーディ
オパック、及びＲＤＩパック等のデータをＩＤＥインタ
ーフェースコントローラ１２を介してハードディスクド
ライブ３０あるいはＤＶＤ−ＲＡＭドライブ３１と相互
に転送することができる。
【００３０】バッファメモリマネージャー９がデータを
転送することにより、ハードディスクドライブ３０ある
いはＤＶＤ−ＲＡＭドライブ３１の記録媒体にビデオパ
ック、オーディオパック、ＲＤＩパックを記録すること
ができる。
転送することにより、ハードディスクドライブ３０ある
いはＤＶＤ−ＲＡＭドライブ３１の記録媒体にビデオパ
ック、オーディオパック、ＲＤＩパックを記録すること
ができる。
【００３１】また、ハードディスクドライブ３０からＤ
ＶＤ−ＲＡＭドライブ３１の記録媒体にビデオパック、
オーディオパック、ＲＤＩパックを記録する場合や、Ｄ
ＶＤ−ＲＡＭドライブ３１からハードディスクドライブ
３０の記録媒体にビデオパック、オーディオパック、Ｒ
ＤＩパックを記録する場合においても、バッファメモリ
１０にこれらのデータをバッファリングするようにバッ
ファメモリマネージャ９がデータを転送することによっ
てハードディスクドライブ３０からＤＶＤ−ＲＡＭドラ
イブ３１間でデータの相互記録が行える。
ＶＤ−ＲＡＭドライブ３１の記録媒体にビデオパック、
オーディオパック、ＲＤＩパックを記録する場合や、Ｄ
ＶＤ−ＲＡＭドライブ３１からハードディスクドライブ
３０の記録媒体にビデオパック、オーディオパック、Ｒ
ＤＩパックを記録する場合においても、バッファメモリ
１０にこれらのデータをバッファリングするようにバッ
ファメモリマネージャ９がデータを転送することによっ
てハードディスクドライブ３０からＤＶＤ−ＲＡＭドラ
イブ３１間でデータの相互記録が行える。
【００３２】また、ハードディスクドライブ３０あるい
はＤＶＤ−ＲＡＭドライブ３１の記録媒体から読み出し
たデータを再生する場合は、ハードディスクドライブ３
０あるいはＤＶＤ−ＲＡＭドライブ３１からデータを転
送して、バッファメモリマネージャー９が、データをバ
ッファメモリ１０にバッファリングした後、ストリーム
アウトプットインターフェース１１にデータを転送す
る。
はＤＶＤ−ＲＡＭドライブ３１の記録媒体から読み出し
たデータを再生する場合は、ハードディスクドライブ３
０あるいはＤＶＤ−ＲＡＭドライブ３１からデータを転
送して、バッファメモリマネージャー９が、データをバ
ッファメモリ１０にバッファリングした後、ストリーム
アウトプットインターフェース１１にデータを転送す
る。
【００３３】ストリームアウトプットインターフェース
１１の後段にはビデオパック、オーディオパック、ＲＤ
Ｉパックをデコードして再生用データであるビデオデー
タ、オーディオデータ、制御データを抽出再生するＤＶ
Ｄオーディオビデオデコーダ１５が接続されている。
１１の後段にはビデオパック、オーディオパック、ＲＤ
Ｉパックをデコードして再生用データであるビデオデー
タ、オーディオデータ、制御データを抽出再生するＤＶ
Ｄオーディオビデオデコーダ１５が接続されている。
【００３４】ビデオデータは、ＭＰＥＧ２（Motion Pic
ture Expert Group２）方式で圧縮処理されたビデオデ
ータであり、ＤＶＤオーディオビデオデコーダ１５は圧
縮処理されたこのビデオデータを伸張処理するものであ
る。
ture Expert Group２）方式で圧縮処理されたビデオデ
ータであり、ＤＶＤオーディオビデオデコーダ１５は圧
縮処理されたこのビデオデータを伸張処理するものであ
る。
【００３５】ＤＶＤオーディオビデオデコーダ１５には
バッファメモリ１６が接続されており、ＤＶＤオーディ
オビデオデコーダ１５はバッファメモリ１６にデータを
バッファリングしながらビデオパック、オーディオパッ
ク、ＲＤＩパックをデコードする。
バッファメモリ１６が接続されており、ＤＶＤオーディ
オビデオデコーダ１５はバッファメモリ１６にデータを
バッファリングしながらビデオパック、オーディオパッ
ク、ＲＤＩパックをデコードする。
【００３６】ＤＶＤオーディオビデオデコーダ１５によ
って、分離復調されたビデオデータ、オーディオデータ
は、ＤＶＤオーディオビデオデコーダ１５の後段に接続
されたビデオエンコーダ１８あるいはオーディオＤＡコ
ンバータ１７へ転送される。
って、分離復調されたビデオデータ、オーディオデータ
は、ＤＶＤオーディオビデオデコーダ１５の後段に接続
されたビデオエンコーダ１８あるいはオーディオＤＡコ
ンバータ１７へ転送される。
【００３７】オーディオＤＡコンバータ１７はオーディ
オデータをアナログのオーディオ信号にＳALO，ＳAROに
変換してオーディオ出力端子から出力する。
オデータをアナログのオーディオ信号にＳALO，ＳAROに
変換してオーディオ出力端子から出力する。
【００３８】ビデオエンコーダ１８は、ビデオデータを
アナログのビデオ信号に変換し、同期信号の付加等処理
を行い、同期信号ＳY、色信号ＳC、コンポジットビデオ
信号ＳNTSCを映像信号出力端子から出力する。
アナログのビデオ信号に変換し、同期信号の付加等処理
を行い、同期信号ＳY、色信号ＳC、コンポジットビデオ
信号ＳNTSCを映像信号出力端子から出力する。
【００３９】一方、ＲＤＩパックから抽出された制御デ
ータは、ホストＭＰＵ１９が接続されるホストＭＰＵバ
ス２２を介して、ホストＭＰＵ１９に転送される。
ータは、ホストＭＰＵ１９が接続されるホストＭＰＵバ
ス２２を介して、ホストＭＰＵ１９に転送される。
【００４０】ホストＭＰＵ１９に転送された制御データ
は、ホストＭＰＵバス２２を介してシステムＲＡＭ２０
へ転送され、システムＲＡＭ２０においてバッファリン
グされる。
は、ホストＭＰＵバス２２を介してシステムＲＡＭ２０
へ転送され、システムＲＡＭ２０においてバッファリン
グされる。
【００４１】また、ホストＭＰＵ１９には、ホストＭＰ
Ｕバス２２を介してシステムＲＯＭ２１が接続されてお
り、ホストＭＰＵ１９はシステムＲＯＭ２１から制御プ
ログラムを構成するインストラクション及びデータをフ
ェッチする。
Ｕバス２２を介してシステムＲＯＭ２１が接続されてお
り、ホストＭＰＵ１９はシステムＲＯＭ２１から制御プ
ログラムを構成するインストラクション及びデータをフ
ェッチする。
【００４２】ホストＭＰＵ１９には、釦入力／表示制御
回路２５が接続されている。この釦入力／表示制御回路
２５には、ユーザーインターフェースとしての操作釦２
３と、システムの状態を表示する表示器２４が接続され
ている。
回路２５が接続されている。この釦入力／表示制御回路
２５には、ユーザーインターフェースとしての操作釦２
３と、システムの状態を表示する表示器２４が接続され
ている。
【００４３】ホストＭＰＵ１９は、ＤＶＤ オーディオ
ビデオトリームエンコーダ３や、ＩＥＥＥ１３９４ Ｉ
ＤＥブリッジ３７や、ＩＤＥインターフェースコントロ
ーラ１２や、ＤＶＤオーディオビデオデコーダ１５の各
ブロックと、ホストＭＰＵバス２２を介して接続されて
いる。
ビデオトリームエンコーダ３や、ＩＥＥＥ１３９４ Ｉ
ＤＥブリッジ３７や、ＩＤＥインターフェースコントロ
ーラ１２や、ＤＶＤオーディオビデオデコーダ１５の各
ブロックと、ホストＭＰＵバス２２を介して接続されて
いる。
【００４４】ホストＭＰＵ１９は、システムＲＯＭ２１
に格納されている制御プログラムによって、ＲＤＩパッ
クの制御データや釦入力／表示制御回路２５を介して入
力されるユーザー操作に対応した制御データによる動作
を、ホストＭＰＵバス２２に接続された各ブロックを制
御することにより実現する。
に格納されている制御プログラムによって、ＲＤＩパッ
クの制御データや釦入力／表示制御回路２５を介して入
力されるユーザー操作に対応した制御データによる動作
を、ホストＭＰＵバス２２に接続された各ブロックを制
御することにより実現する。
【００４５】本発明において、バッファメモリマネージ
ャー９は、ビデオパック、オーディオパック、及びＲＤ
Ｉパック等のデータを、ＩＤＥインターフェースコント
ローラ１２を介して、バッファメモリ１０とハードディ
スクドライブ３０あるいはＤＶＤ−ＲＡＭドライブ３１
と相互に転送することができるが、この動作はプログラ
マブルコントローラ８から出力されるコマンドによって
行われるものである。
ャー９は、ビデオパック、オーディオパック、及びＲＤ
Ｉパック等のデータを、ＩＤＥインターフェースコント
ローラ１２を介して、バッファメモリ１０とハードディ
スクドライブ３０あるいはＤＶＤ−ＲＡＭドライブ３１
と相互に転送することができるが、この動作はプログラ
マブルコントローラ８から出力されるコマンドによって
行われるものである。
【００４６】本発明の実施例では、相互に符号長の異な
るデータをバッファリングする際ににバッファメモリ１
０の記憶領域を複数の領域に分割して管理し、これら複
数の領域のうち少なくともひとつの記憶領域の記憶容量
をを符号長の異なるデータの符号長の最小公倍数の整数
倍値に設定して、これら符号長の異なるデータをメモリ
１０に書き込む。
るデータをバッファリングする際ににバッファメモリ１
０の記憶領域を複数の領域に分割して管理し、これら複
数の領域のうち少なくともひとつの記憶領域の記憶容量
をを符号長の異なるデータの符号長の最小公倍数の整数
倍値に設定して、これら符号長の異なるデータをメモリ
１０に書き込む。
【００４７】本発明の動作につき、図１に加えて、図２
乃至図５を用いて説明する。
乃至図５を用いて説明する。
【００４８】図２は、本発明におけるバッファメモリ１
０のメモリマップ、図３は、ＣＤ（コンパクトディス
ク）方式のデータ構造とＤＶＤオーディオビデオデータ
ストリームのデータ構造を示す図、図４は、バッファメ
モリ１０に対してデータを書き込む際に用いられるデー
タ符号長調整回路のブロック図である。
０のメモリマップ、図３は、ＣＤ（コンパクトディス
ク）方式のデータ構造とＤＶＤオーディオビデオデータ
ストリームのデータ構造を示す図、図４は、バッファメ
モリ１０に対してデータを書き込む際に用いられるデー
タ符号長調整回路のブロック図である。
【００４９】図２において、１０ＭａはＳＤＲＡＭ（Sy
nchronous Dynamic Random AccessMemory）型メモリで
あるバッファメモリ１０内の記憶領域全域を示す。この
全ＳＤＲＡＭ領域１０Ｍａは、ＦＩＦＯ（Fast In Fast
Out）型メモリ領域１０Ｍａ１と、ＦＩＦＯ型メモリ領
域１０Ｍａ２と、未使用領域１０Ｍａ３と、マイクロコ
ード格納領域１０Ｍａ４に分割管理される。
nchronous Dynamic Random AccessMemory）型メモリで
あるバッファメモリ１０内の記憶領域全域を示す。この
全ＳＤＲＡＭ領域１０Ｍａは、ＦＩＦＯ（Fast In Fast
Out）型メモリ領域１０Ｍａ１と、ＦＩＦＯ型メモリ領
域１０Ｍａ２と、未使用領域１０Ｍａ３と、マイクロコ
ード格納領域１０Ｍａ４に分割管理される。
【００５０】前記バッファメモリマネージャー９は前記
バッファメモリ１０に対する書き込みまたは読み出しを
８バイトバースト長アクセス方式で実行する。
バッファメモリ１０に対する書き込みまたは読み出しを
８バイトバースト長アクセス方式で実行する。
【００５１】具体的には、バッファメモリ１０内に設け
られた図示しない境界値レジスタにより、全ＳＤＲＡＭ
領域１０Ｍａの境界値アドレス１０Ｍｃｐ１〜１０Ｍｃ
ｐ３を設定することによって、前述のＦＩＦＯ型メモリ
領域１０Ｍａ１と、ＦＩＦＯ型メモリ領域１０Ｍａ２
と、未使用領域１０Ｍａ３と、マイクロコード格納領域
１０Ｍａ４は、それぞれ独立したＦＩＦＯ型メモリ領域
として機能する。
られた図示しない境界値レジスタにより、全ＳＤＲＡＭ
領域１０Ｍａの境界値アドレス１０Ｍｃｐ１〜１０Ｍｃ
ｐ３を設定することによって、前述のＦＩＦＯ型メモリ
領域１０Ｍａ１と、ＦＩＦＯ型メモリ領域１０Ｍａ２
と、未使用領域１０Ｍａ３と、マイクロコード格納領域
１０Ｍａ４は、それぞれ独立したＦＩＦＯ型メモリ領域
として機能する。
【００５２】ここで、主に本発明のデータ処理装置にお
いて処理される２つのデータの構造について図３を用い
て説明する。
いて処理される２つのデータの構造について図３を用い
て説明する。
【００５３】図３において、（１）はＣＤデータのデー
タ構造を示し、（２）ＤＶＤストリームのデータ構造を
示す。
タ構造を示し、（２）ＤＶＤストリームのデータ構造を
示す。
【００５４】ＣＤデータは、１ブロックのデータの符号
長が２３５２Ｂｙｔｅのデータブロック複数個が集合し
て構成されている。
長が２３５２Ｂｙｔｅのデータブロック複数個が集合し
て構成されている。
【００５５】図３は、ＣＤデータの中でもＭＰＥＧ１方
式のビデオデータをフォーマットとして採用したビデオ
ＣＤデータの構造を示している。
式のビデオデータをフォーマットとして採用したビデオ
ＣＤデータの構造を示している。
【００５６】その１ブロックのデータの割り当ては、先
頭バイトから最終バイトにかけて、ＣＤ−ＲＯＭ同期パ
ターン（１２バイト）、ＣＤ−ＲＯＭヘッダ（４バイ
ト）、サブヘッダ（８バイト）、ＭＰＥＧビデオパック
（２３４２バイト）で構成されている。
頭バイトから最終バイトにかけて、ＣＤ−ＲＯＭ同期パ
ターン（１２バイト）、ＣＤ−ＲＯＭヘッダ（４バイ
ト）、サブヘッダ（８バイト）、ＭＰＥＧビデオパック
（２３４２バイト）で構成されている。
【００５７】一方、ＤＶＤオーディオビデオストリーム
は、ＲＤＩデータ、ＭＰＥＧ方式の圧縮ビデオデータ、
オーディオデータをパック化したＲＤＩパック、ビデオ
パック、オーディオパックからなる。
は、ＲＤＩデータ、ＭＰＥＧ方式の圧縮ビデオデータ、
オーディオデータをパック化したＲＤＩパック、ビデオ
パック、オーディオパックからなる。
【００５８】これら各パックの符号長は２０４８Ｂｙｔ
ｅである。
ｅである。
【００５９】上記の如く、ＣＤデータのデータブロック
ひとつと、ＤＶＤオーディオビデオストリームの１デー
タブロックひとつは、それぞれ、符号長が異なる。
ひとつと、ＤＶＤオーディオビデオストリームの１デー
タブロックひとつは、それぞれ、符号長が異なる。
【００６０】本発明の実施例におけるデータ処理装置
は、これら２つの符号長の異なるデータブロックを有す
るＣＤデータと、ＤＶＤオーディオビデオストリームを
バッファリングするために、バッファメモリーマネージ
ャー９がバッファメモリ１０において分割管理している
ＦＩＦＯ型メモリ領域１０Ｍａ１の容量を前述のＣＤデ
ータの１データブロックの符号長２３５２Ｂｙｔｅと、
ＤＶＤオーディオビデオストリームの１データブロック
の符号長２０４８Ｂｙｔｅとの最小公倍数の整数倍の容
量に設定している。
は、これら２つの符号長の異なるデータブロックを有す
るＣＤデータと、ＤＶＤオーディオビデオストリームを
バッファリングするために、バッファメモリーマネージ
ャー９がバッファメモリ１０において分割管理している
ＦＩＦＯ型メモリ領域１０Ｍａ１の容量を前述のＣＤデ
ータの１データブロックの符号長２３５２Ｂｙｔｅと、
ＤＶＤオーディオビデオストリームの１データブロック
の符号長２０４８Ｂｙｔｅとの最小公倍数の整数倍の容
量に設定している。
【００６１】具体的には、２３５２Ｂｙｔｅの２５６倍
と、２０４８Ｂｙｔｅの２９４倍の解である５８８ＫＢ
ｙｔｅ（１Ｋｂｙｔｅ＝１０２４Ｂｙｔｅとして換算）
に容量が設定されるように、バッファメモリーマネージ
ャー９が境界値アドレス１０Ｍｃｐ１を設定する。
と、２０４８Ｂｙｔｅの２９４倍の解である５８８ＫＢ
ｙｔｅ（１Ｋｂｙｔｅ＝１０２４Ｂｙｔｅとして換算）
に容量が設定されるように、バッファメモリーマネージ
ャー９が境界値アドレス１０Ｍｃｐ１を設定する。
【００６２】このように、２つの異なる符号長を有する
データブロックの符号長の最小公倍数の整数倍に境界値
アドレスを設定してＦＩＦＯ型メモリ領域１０Ｍａ１を
設定し、ＣＤデータと、ＤＶＤオーディオビデオストリ
ームとを１データブロック単位で、バッファメモリマネ
ージャー９がバッファメモリ１０へ転送することによっ
て、効率良くデータのバッファリングが行なわれる。
データブロックの符号長の最小公倍数の整数倍に境界値
アドレスを設定してＦＩＦＯ型メモリ領域１０Ｍａ１を
設定し、ＣＤデータと、ＤＶＤオーディオビデオストリ
ームとを１データブロック単位で、バッファメモリマネ
ージャー９がバッファメモリ１０へ転送することによっ
て、効率良くデータのバッファリングが行なわれる。
【００６３】具体的には、ＦＩＦＯ型メモリ領域１０Ｍ
ａ１の容量が、２つの異なる符号長を有するデータブロ
ックの符号長の最小公倍数の整数倍値に設定されている
ことにより、この記憶領域に余す事無くデータを記憶す
ることができる。
ａ１の容量が、２つの異なる符号長を有するデータブロ
ックの符号長の最小公倍数の整数倍値に設定されている
ことにより、この記憶領域に余す事無くデータを記憶す
ることができる。
【００６４】また、バッファメモリマネージャー９は、
境界値アドレスの値を２つの異なる符号長を有するデー
タブロックの符号長の最小公倍数の整数倍値のみを設定
すればよいので、境界値レジスタ等のシステムリソース
が最小限に止める得るという相乗効果をも生じる。
境界値アドレスの値を２つの異なる符号長を有するデー
タブロックの符号長の最小公倍数の整数倍値のみを設定
すればよいので、境界値レジスタ等のシステムリソース
が最小限に止める得るという相乗効果をも生じる。
【００６５】具体的に、このバッファメモリマネージャ
ー９の動作を説明する。これら符号長が相互に異なるＣ
Ｄデータあるいは、ＤＶＤオーディオビデオストリーム
を記憶する際には、バッファメモリマネージャー９は、
ＩＤＥインターフェースコントローラ１２内に設けられ
た符号長調整回路１２ｃｔにおいてこれらデータが処理
された後データを適当なタイミングでバッファメモリ１
０に対して書き込んでいく。
ー９の動作を説明する。これら符号長が相互に異なるＣ
Ｄデータあるいは、ＤＶＤオーディオビデオストリーム
を記憶する際には、バッファメモリマネージャー９は、
ＩＤＥインターフェースコントローラ１２内に設けられ
た符号長調整回路１２ｃｔにおいてこれらデータが処理
された後データを適当なタイミングでバッファメモリ１
０に対して書き込んでいく。
【００６６】前記符号長調整回路１２ＣｔはＤＶＤ−Ｒ
ＡＭドライブ３１から転送されるデータのブロック長が
前記ＦＩＦＯ型メモリ領域１０Ｍａ１のバーストアクセ
ス長で割り切れない場合、ｍバイトのスタッフィングバ
イトをデータブロックの後に付加し、前記バッファメモ
リ１０Ｍａからの読み出し時にバーストアクセス長の整
数倍で１ブロックの読み出しが完了できるようにする。
ＡＭドライブ３１から転送されるデータのブロック長が
前記ＦＩＦＯ型メモリ領域１０Ｍａ１のバーストアクセ
ス長で割り切れない場合、ｍバイトのスタッフィングバ
イトをデータブロックの後に付加し、前記バッファメモ
リ１０Ｍａからの読み出し時にバーストアクセス長の整
数倍で１ブロックの読み出しが完了できるようにする。
【００６７】以下、図４を用いて符号長調整回路１２ｃ
ｔと、バッファメモリマネージャー９のバッファメモリ
１０に対するデータの書き込み動作を説明する。
ｔと、バッファメモリマネージャー９のバッファメモリ
１０に対するデータの書き込み動作を説明する。
【００６８】図４の符号長調整回路１２ｃｔのブロック
図において、２０１はカウンタ制御回路、２０２はブロ
ック長カウンタ、２０３はスタッフィング制御回路、２
０４はブロック長レジスタ、２０５はスタッフィングバ
イト数レジスタ、２０６はスタッフィング許可レジスタ
である。
図において、２０１はカウンタ制御回路、２０２はブロ
ック長カウンタ、２０３はスタッフィング制御回路、２
０４はブロック長レジスタ、２０５はスタッフィングバ
イト数レジスタ、２０６はスタッフィング許可レジスタ
である。
【００６９】ブロック長レジスタ２０４、スタッフィン
グ制御回路２０３、スタッフィング許可レジスタ２０６
の各レジスタには、ホストＭＰＵバス２２’が接続され
ており、また、各レジスタにはタイミング制御のための
ストローブパルスＳSTB_00、ストローブパルス
ＳSTB_01、ストローブパルスＳSTB_02が供給される線路
が接続されている。
グ制御回路２０３、スタッフィング許可レジスタ２０６
の各レジスタには、ホストＭＰＵバス２２’が接続され
ており、また、各レジスタにはタイミング制御のための
ストローブパルスＳSTB_00、ストローブパルス
ＳSTB_01、ストローブパルスＳSTB_02が供給される線路
が接続されている。
【００７０】具体的には、ストローブパルスＳSTB_00が
ブロック長レジスタ２０４へ、ストローブパルスＳ
STB_01がスタッフィングバイト数レジスタ２０５へ、そ
れぞれ供給されるように構成されている。
ブロック長レジスタ２０４へ、ストローブパルスＳ
STB_01がスタッフィングバイト数レジスタ２０５へ、そ
れぞれ供給されるように構成されている。
【００７１】カウンタ制御回路２０１には、システムマ
スタークロックＳMCK、ＤＭＡ転送開始信号
ＳDMA_START、ハードディスクドライブ３０あるいはＤ
ＶＤ−ＲＡＭドライブ３１等からのＤＭＡ転送要求信号
ＳDMARQ#、ドライブに対する入出力要求信号ＳDIOR#、
システムリセット信号ＳRSTが入力されるように線路が
接続されている。
スタークロックＳMCK、ＤＭＡ転送開始信号
ＳDMA_START、ハードディスクドライブ３０あるいはＤ
ＶＤ−ＲＡＭドライブ３１等からのＤＭＡ転送要求信号
ＳDMARQ#、ドライブに対する入出力要求信号ＳDIOR#、
システムリセット信号ＳRSTが入力されるように線路が
接続されている。
【００７２】また、スタッフィング制御回路２０３に
は、システムマスタークロックＳMCK、ＤＭＡ転送要求
信号ＳDMARQ#が供給されるように線路が接続されてい
る。
は、システムマスタークロックＳMCK、ＤＭＡ転送要求
信号ＳDMARQ#が供給されるように線路が接続されてい
る。
【００７３】また、同様にスタッフィング制御回路２０
３には、スタッフィング実行信号Ｓ DONE、ブロック長カ
ウンタ２０２から転送されるカウント値検出信号Ｓ
Z_DETが供給されるように線路が接続されている。
３には、スタッフィング実行信号Ｓ DONE、ブロック長カ
ウンタ２０２から転送されるカウント値検出信号Ｓ
Z_DETが供給されるように線路が接続されている。
【００７４】スタッフィングの要求を示すスタッフィン
グリクエスト信号ＳSTF_REQ、スタッフィングの終了を
要求するスタッフィングイネーブルパルスＳSTF_ENP、
スタッフィングを一時的に中止するためのネゲートパル
スＳACK_NEGが出力されるように線路が接続されてい
る。
グリクエスト信号ＳSTF_REQ、スタッフィングの終了を
要求するスタッフィングイネーブルパルスＳSTF_ENP、
スタッフィングを一時的に中止するためのネゲートパル
スＳACK_NEGが出力されるように線路が接続されてい
る。
【００７５】図中のブロックにおいて、ブロック長レジ
スタ２０４は、ホストＭＰＵバス２２’からデータブロ
ックを取り込みこのブロックの符号長に合った値のデー
タを内部に設定し、これを次段のブロック長カウンタ２
０２のダウンカウント処理のための初期値を供給する。
スタ２０４は、ホストＭＰＵバス２２’からデータブロ
ックを取り込みこのブロックの符号長に合った値のデー
タを内部に設定し、これを次段のブロック長カウンタ２
０２のダウンカウント処理のための初期値を供給する。
【００７６】上述の通り、カウンタ制御回路２０１に
は、ＤＭＡ転送要求信号ＳDMARQ#、入出力要求信号Ｓ
DIOR#が供給されている。
は、ＤＭＡ転送要求信号ＳDMARQ#、入出力要求信号Ｓ
DIOR#が供給されている。
【００７７】カウンタ制御回路２０１は、このＤＭＡ転
送要求信号ＳDMARQ#、入出力要求信号ＳDIOR#に基づい
て次段のブロック長カウンタ２０２を制御する。
送要求信号ＳDMARQ#、入出力要求信号ＳDIOR#に基づい
て次段のブロック長カウンタ２０２を制御する。
【００７８】そして、ブロック長カウンタ２０２は、カ
ウンタ制御回路２０１の制御動作によって動作して、現
在、ＤＭＡ転送されているデータブロックの転送バイト
数を計測する。
ウンタ制御回路２０１の制御動作によって動作して、現
在、ＤＭＡ転送されているデータブロックの転送バイト
数を計測する。
【００７９】データのブロック長のカウントが終了する
と、ブロック長カウンタ２０２は次段のスタッフィング
制御回路２０３へ転送しているカウント値検出信号Ｓ
Z_DETをハイレベルにする。
と、ブロック長カウンタ２０２は次段のスタッフィング
制御回路２０３へ転送しているカウント値検出信号Ｓ
Z_DETをハイレベルにする。
【００８０】カウント値検出信号ＳZ_DETが転送されて
いるスタッフィング制御回路２０３にはスタッフィング
バイト数レジスタ２０５が接続されており、また、スタ
ッフィング許可レジスタ２０６が接続されている。
いるスタッフィング制御回路２０３にはスタッフィング
バイト数レジスタ２０５が接続されており、また、スタ
ッフィング許可レジスタ２０６が接続されている。
【００８１】スタッフィングバイト数レジスタ２０５は
ホストＭＰＵバス２２’からデータブロックにスタッフ
ィングすべきスタッフィングデータ数を示す制御信号
を、スタッフィングバイト数レジスタ２０５にレジステ
ィングする。
ホストＭＰＵバス２２’からデータブロックにスタッフ
ィングすべきスタッフィングデータ数を示す制御信号
を、スタッフィングバイト数レジスタ２０５にレジステ
ィングする。
【００８２】また、スタッフィング許可レジスタ２０６
は、ホストＭＰＵバス２２’からデータブロックにスタ
ッフィングを許可すべきタイミングにおいて、スタッフ
ィング許可の制御信号をレジストする。
は、ホストＭＰＵバス２２’からデータブロックにスタ
ッフィングを許可すべきタイミングにおいて、スタッフ
ィング許可の制御信号をレジストする。
【００８３】スタッフィング制御回路２０３は、これら
の制御信号に基づいて、スタッフィングを要求するスタ
ッフィングリクエスト信号ＳSTF_REQ、スタッフィング
の終了を要求するスタッフィングエンドパルスＳ
STF_ENP、データ転送を一時的に中止するためのネゲー
トパルスＳACK_NEGを出力する。
の制御信号に基づいて、スタッフィングを要求するスタ
ッフィングリクエスト信号ＳSTF_REQ、スタッフィング
の終了を要求するスタッフィングエンドパルスＳ
STF_ENP、データ転送を一時的に中止するためのネゲー
トパルスＳACK_NEGを出力する。
【００８４】これらの制御信号、スタッフィングリクエ
スト信号ＳSTF_REQ、スタッフィングエンドパルスＳ
STF_ENP、ネゲートパルスＳACK_NEGはデータバス２９、
あるいは２８を介して、バッファメモリマネージャー９
に供給される。
スト信号ＳSTF_REQ、スタッフィングエンドパルスＳ
STF_ENP、ネゲートパルスＳACK_NEGはデータバス２９、
あるいは２８を介して、バッファメモリマネージャー９
に供給される。
【００８５】これらの制御信号の供給を受けたバッファ
メモリマネージャー９は、この制御信号に従って、バッ
ファメモリ１０内のＦＩＦＯ型メモリ領域１０Ｍａ１に
データを書き込んでいく。
メモリマネージャー９は、この制御信号に従って、バッ
ファメモリ１０内のＦＩＦＯ型メモリ領域１０Ｍａ１に
データを書き込んでいく。
【００８６】図２に示されるように、バッファメモリ１
０のＦＩＦＯ型メモリ領域１０Ｍａ１には、２３５２Ｂ
ｙｔｅの符号長を有するデータブロックが複数個書き込
まれるようになっている。
０のＦＩＦＯ型メモリ領域１０Ｍａ１には、２３５２Ｂ
ｙｔｅの符号長を有するデータブロックが複数個書き込
まれるようになっている。
【００８７】１つのデータブロックは２３５２Ｂｙｔｅ
であるが、ＣＤデータがＶｉｄｅｏＣＤ規格に準拠した
データである場合、データブロックのＬＳＢ側４Ｂｙｔ
ｅを、ＣＤ−ＲＯＭ Ｍｏｄｅ２ Ｆｏｒｍ２ データ
のエラー検出のためにオプションとしてＣＤＣ（Ｃｙｃ
ｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）コードに
割り当てて、常にＣＲＣコードが記録されているとは限
らないため、前記ＣＲＣコード４バイトを除く２３４８
バイトを転送している。
であるが、ＣＤデータがＶｉｄｅｏＣＤ規格に準拠した
データである場合、データブロックのＬＳＢ側４Ｂｙｔ
ｅを、ＣＤ−ＲＯＭ Ｍｏｄｅ２ Ｆｏｒｍ２ データ
のエラー検出のためにオプションとしてＣＤＣ（Ｃｙｃ
ｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）コードに
割り当てて、常にＣＲＣコードが記録されているとは限
らないため、前記ＣＲＣコード４バイトを除く２３４８
バイトを転送している。
【００８８】この１データブロックについて、符号長調
整回路１２ｃｔと、バッファメモリマネージャー９の動
作を説明すると、バッファメモリマネージャー９はデー
タブロックの先頭のデータから２３４８Ｂｙｔｅのデー
タをＦＩＦＯ型メモリ領域１０Ｍａ１に書き込む。
整回路１２ｃｔと、バッファメモリマネージャー９の動
作を説明すると、バッファメモリマネージャー９はデー
タブロックの先頭のデータから２３４８Ｂｙｔｅのデー
タをＦＩＦＯ型メモリ領域１０Ｍａ１に書き込む。
【００８９】そして、データブロックの先頭のデータか
ら２３４８Ｂｙｔｅのデータが転送された後は、符号長
調整回路１２ｃｔ内のスタッフィング制御回路２０３か
らスタッフィングリクエスト信号ＳSTF_REQがイネーブ
ル状態に反転し、バッファメモリマネージャー９がスタ
ッフィングのリクエストを検知する。
ら２３４８Ｂｙｔｅのデータが転送された後は、符号長
調整回路１２ｃｔ内のスタッフィング制御回路２０３か
らスタッフィングリクエスト信号ＳSTF_REQがイネーブ
ル状態に反転し、バッファメモリマネージャー９がスタ
ッフィングのリクエストを検知する。
【００９０】そして、更にスタッフィング制御回路２０
３は、スタッフィングを開始するためにデータ転送を一
時的に中止するためのネゲートパルスＳACK_NEGをイネ
ーブルにする。
３は、スタッフィングを開始するためにデータ転送を一
時的に中止するためのネゲートパルスＳACK_NEGをイネ
ーブルにする。
【００９１】ネゲートパルスＳACK_NEGをイネーブルが
イネーブルになると、バッファメモリマネージャー９
は、イネーブルの期間においてＦＩＦＯ型メモリ領域１
０Ｍａ１に対するデータの転送を中止する。
イネーブルになると、バッファメモリマネージャー９
は、イネーブルの期間においてＦＩＦＯ型メモリ領域１
０Ｍａ１に対するデータの転送を中止する。
【００９２】ＣＤ−ＲＯＭ Ｍｏｄｅ２ Ｆｏｒｍ２の
Ｖｉｄｅｏ−ＣＤデータの１データブロックは前述の通
り、オプションとしてＬＳＢ側に４ＢｙｔｅのＣＲＣデ
ータ領域を設けているので、このイネーブル期間はバッ
ファメモリマネージャー９がＤＶＤ−ＲＡＭドライブ３
１から転送されない４Ｂｙｔｅ分のスタッフィングデー
タをＦＩＦＯ型メモリ領域１０Ｍａ１に書き込む期間に
相当する。
Ｖｉｄｅｏ−ＣＤデータの１データブロックは前述の通
り、オプションとしてＬＳＢ側に４ＢｙｔｅのＣＲＣデ
ータ領域を設けているので、このイネーブル期間はバッ
ファメモリマネージャー９がＤＶＤ−ＲＡＭドライブ３
１から転送されない４Ｂｙｔｅ分のスタッフィングデー
タをＦＩＦＯ型メモリ領域１０Ｍａ１に書き込む期間に
相当する。
【００９３】このようにして、バッファメモリーマネー
ジャー９は１ブロック２３５２ＢｙｔｅのＣＤデータを
ＦＩＦＯ型メモリ領域１０Ｍａ１に境界値アドレス１０
Ｍｃｐ１まで、余すことなく書き込んで行く。
ジャー９は１ブロック２３５２ＢｙｔｅのＣＤデータを
ＦＩＦＯ型メモリ領域１０Ｍａ１に境界値アドレス１０
Ｍｃｐ１まで、余すことなく書き込んで行く。
【００９４】１ブロック２３４８バイトのＶｉｄｅｏ
ＣＤデータに対して４バイトのスタッフィングデータを
付加したことにより、バッファメモリマネージャーは２
３５２バイト／ブロックのデータを２９４バーストアク
セス（８バイト／バーストアクセス×２９４バーストア
クセス＝２３５２バイト）で読み出すことができるた
め、ＤＶＤオーディオビデオデコーダ１５に対して、１
ブロックずつＶｉｄｅｏＣＤデータを転送する際の前記
バッファメモリ１０Ｍａからの読み出し処理が簡略化で
きる。
ＣＤデータに対して４バイトのスタッフィングデータを
付加したことにより、バッファメモリマネージャーは２
３５２バイト／ブロックのデータを２９４バーストアク
セス（８バイト／バーストアクセス×２９４バーストア
クセス＝２３５２バイト）で読み出すことができるた
め、ＤＶＤオーディオビデオデコーダ１５に対して、１
ブロックずつＶｉｄｅｏＣＤデータを転送する際の前記
バッファメモリ１０Ｍａからの読み出し処理が簡略化で
きる。
【００９５】同様に、１ブロック２０４８ＢｙｔｅのＤ
ＶＤオーディオビデオストリームの場合も同様に、ＦＩ
ＦＯ型メモリ領域１０Ｍａ１に境界値アドレス１０Ｍｃ
ｐ１まで余すことなくデータが書き込まれる。
ＶＤオーディオビデオストリームの場合も同様に、ＦＩ
ＦＯ型メモリ領域１０Ｍａ１に境界値アドレス１０Ｍｃ
ｐ１まで余すことなくデータが書き込まれる。
【００９６】これは、前述の通りＦＩＦＯ型メモリ領域
１０Ｍａ１を管理するための境界値アドレス１０Ｍｃｐ
１が、２０４８ＢｙｔｅのＤＶＤオーディオビデオスト
リームの１データブロックの符号長と、２３５２Ｂｙｔ
ｅのＣＤデータの１データブロックの符号長の最小公倍
数の整数倍に設定されているためである。
１０Ｍａ１を管理するための境界値アドレス１０Ｍｃｐ
１が、２０４８ＢｙｔｅのＤＶＤオーディオビデオスト
リームの１データブロックの符号長と、２３５２Ｂｙｔ
ｅのＣＤデータの１データブロックの符号長の最小公倍
数の整数倍に設定されているためである。
【００９７】以上のように本発明のデータ処理装置及
び、データ処理方法は、最小公倍数の整数倍に設定され
た境界値アドレスまで、ＦＩＦＯ型メモリ領域１０Ｍａ
１にデータを書き込む場合も、データを読み出す場合も
メモリーマネージャーは同じ周期のクロックによって、
データを伝送すればよいので、相互に符号長の異なるＣ
Ｄデータと、ＤＶＤオーディオストリームのデータとを
バッファメモリ１０にバッファリングする際の制御の簡
略化を実現し得るものである。
び、データ処理方法は、最小公倍数の整数倍に設定され
た境界値アドレスまで、ＦＩＦＯ型メモリ領域１０Ｍａ
１にデータを書き込む場合も、データを読み出す場合も
メモリーマネージャーは同じ周期のクロックによって、
データを伝送すればよいので、相互に符号長の異なるＣ
Ｄデータと、ＤＶＤオーディオストリームのデータとを
バッファメモリ１０にバッファリングする際の制御の簡
略化を実現し得るものである。
【００９８】
【発明の効果】相互に符号長の異なる第１のデータと、
第２のデータとをバッファリングする際にデータ長の違
いによる制御を簡略化し得る良好なデータ処理装置及
び、データ処理方法を提供することを目的とする。
第２のデータとをバッファリングする際にデータ長の違
いによる制御を簡略化し得る良好なデータ処理装置及
び、データ処理方法を提供することを目的とする。
【図１】本発明のデータ処理装置を採用したシステムの
ブロック図。
ブロック図。
【図２】本発明におけるバッファメモリ１０のメモリマ
ップ。
ップ。
【図３】ＣＤ（コンパクトディスク）方式のデータ構造
とＤＶＤオーディオビデオデータストリームのデータ構
造を示す図。
とＤＶＤオーディオビデオデータストリームのデータ構
造を示す図。
【図４】バッファメモリ１０に対してデータを書き込む
際に用いられるデータ符号長調整回路のブロック図。
際に用いられるデータ符号長調整回路のブロック図。
９… …バッファメモリマネージャー
１０… …バッファメモリ
１０Ｍａ… …記憶領域
１０Ｍａ１〜１０Ｍａ… …４ＦＩＦＯ型メモリ領域
１０Ｍｃｐ１… …境界アドレス
Claims (4)
- 【請求項１】複数の回路ブロックを具備し、この回路ブ
ロック間において転送される第１の符号長を有する第１
のデータと、前記第１の符号長とは異なる第２の符号長
を有する第２のデータとをバッファリングするためのバ
ッファメモリと、前記バッファファメモリに対する前記
データの書き込みあるいは読み出しを制御するバッファ
メモリマネージャーとを具備するデータ処理装置におい
て、 前記バッファメモリマネージャーは、前記バッファメモ
リの記憶領域を複数の記憶領域に分割し、複数の当該記
憶領域において少なくともひとつの記憶領域の記憶容量
を、前記第１の符号長と前記第２の符号長との最小公倍
数の整数倍値に設定し、前記第１のデータあるいは前記
第２のデータを当該領域に書き込むように制御すること
を特徴とするデータ処理装置。 - 【請求項２】複数の回路ブロックを具備し、この回路ブ
ロック間において転送される第１の符号長を有する第１
のデータと、前記第１の符号長とは異なる第２の符号長
を有する第２のデータとをバッファリングするためのバ
ッファメモリと、前記バッファファメモリに対する前記
データの書き込みあるいは読み出しを制御するバッファ
メモリマネージャーとを具備するデータ処理装置におい
て用いられるデータ処理方法であって、 前記バッファメモリマネージャーが、前記バッファメモ
リの記憶領域を複数の記憶領域に分割するステップと、 複数の前記記憶領域において少なくともひとつの記憶領
域の記憶容量をを、前記第１の符号長と前記第２の符号
長との最小公倍数の整数倍値に設定するステップと、 前記第１のデータあるいは前記第２のデータを当該領域
に書き込むように制御するステップとを具備したことを
特徴とするデータ処理方法。 - 【請求項３】複数の回路ブロックを具備し、この回路ブ
ロック間において転送される第1のデータを構成する、
第１の符号長を有する複数の第１のデータブロックと、
第2のデータを構成する、前記第１の符号長とは異なる
第２の符号長を有する第２のデータブロックとを、バッ
ファリングするためのバッファメモリと、前記バッファ
ファメモリに対する前記データの書き込みあるいは読み
出しを制御するバッファメモリマネージャーとを具備す
るデータ処理装置において、 前記バッファメモリマネージャーは、前記バッファメモ
リの記憶領域を複数の記憶領域に分割し、複数の当該記
憶領域において少なくともひとつの記憶領域の記憶容量
をを、前記第１の符号長と前記第２の符号長との最小公
倍数の整数倍値に設定し、前記第１のデータあるいは前
記第２のデータを当該領域に書き込むように制御するこ
とを特徴とするデータ処理装置。 - 【請求項４】複数の回路ブロックを具備し、この回路ブ
ロック間において転送される第1のデータを構成する、
第１の符号長を有する複数の第１のデータブロックと、
第2のデータを構成する、前記第１の符号長とは異なる
第２の符号長を有する第２のデータブロックとを、バッ
ファリングするためのバッファメモリと、前記バッファ
ファメモリに対する前記データの書き込みあるいは読み
出しを制御するバッファメモリマネージャーとを具備す
るデータ処理装置において用いられるデータ処理方法で
あって、 前記バッファメモリマネージャーが、前記バッファメモ
リの記憶領域を複数の記憶領域に分割するステップと、 複数の前記記憶領域において少なくともひとつの記憶領
域の記憶容量をを、前記第１の符号長と前記第２の符号
長との最小公倍数の整数倍値に設定するステップと、 前記第１のデータあるいは前記第２のデータを当該領域
に書き込むように制御するステップとを具備したことを
特徴とするデータ処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001202873A JP2003018551A (ja) | 2001-07-04 | 2001-07-04 | データ処理装置、データ処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001202873A JP2003018551A (ja) | 2001-07-04 | 2001-07-04 | データ処理装置、データ処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003018551A true JP2003018551A (ja) | 2003-01-17 |
Family
ID=19039595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001202873A Pending JP2003018551A (ja) | 2001-07-04 | 2001-07-04 | データ処理装置、データ処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003018551A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006018426A (ja) * | 2004-06-30 | 2006-01-19 | Alpine Electronics Inc | データ処理装置及びデータ転送方法 |
-
2001
- 2001-07-04 JP JP2001202873A patent/JP2003018551A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006018426A (ja) * | 2004-06-30 | 2006-01-19 | Alpine Electronics Inc | データ処理装置及びデータ転送方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3926873B2 (ja) | コンピュータシステム | |
| JPH0918829A (ja) | データ再生装置 | |
| US6111592A (en) | DMA data transfer apparatus, motion picture decoding apparatus using the same, and DMA data transfer method | |
| JP2006259898A (ja) | Ｉ／ｏコントローラ、信号処理システム、およびデータ転送方法 | |
| EP1093122A2 (en) | System for signal processing and signal transmission | |
| US20020071655A1 (en) | Information recording method and apparatus and information recording medium | |
| JP3635169B2 (ja) | データ伝送装置 | |
| JP2003283499A (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
| US6240469B1 (en) | System for transferring motion picture data between peripheral device interfaces by second peripheral interface issuing data transaction based on information set by processor to designate first peripheral interface | |
| JPH1091393A (ja) | データバッファリング装置 | |
| US6035096A (en) | Video/audio decoding and reproducing apparatus and method | |
| JPH10161630A (ja) | 動画データ出力デバイスおよびその環境設定方法 | |
| JP4428779B2 (ja) | データ多重装置 | |
| JP2003018551A (ja) | データ処理装置、データ処理方法 | |
| US6205180B1 (en) | Device for demultiplexing information encoded according to a MPEG standard | |
| JP3097174B2 (ja) | マルチメディアレコーダ | |
| JP4075360B2 (ja) | データ転送制御装置及び電子機器 | |
| JPH09265730A (ja) | データ再生装置、再生方法 | |
| JP4257656B2 (ja) | オーディオデータ処理装置 | |
| JP2006050078A (ja) | データ転送制御装置及び電子機器 | |
| JP2002369147A (ja) | データ処理装置、データ処理方法 | |
| KR0153900B1 (ko) | Cd-rom 디코더의 내부레지스터 직접제어장치 | |
| US6434162B1 (en) | PCM data outputting method and PCM data output device enabling output of PCM group information and PCM data correctly correlated with each other | |
| JP4496935B2 (ja) | オーディオ・ビデオ出力デバイス及びオーディオ・ビデオ出力方法 | |
| JP2000152236A (ja) | 動画像符号化装置および多重化方法とその装置および記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |