JP2003016114A - パラメータ最適化装置 - Google Patents

パラメータ最適化装置

Info

Publication number
JP2003016114A
JP2003016114A JP2001197653A JP2001197653A JP2003016114A JP 2003016114 A JP2003016114 A JP 2003016114A JP 2001197653 A JP2001197653 A JP 2001197653A JP 2001197653 A JP2001197653 A JP 2001197653A JP 2003016114 A JP2003016114 A JP 2003016114A
Authority
JP
Japan
Prior art keywords
parameter
response
design
parameters
response surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001197653A
Other languages
English (en)
Inventor
Yoshitaka Ezawa
良孝 江澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001197653A priority Critical patent/JP2003016114A/ja
Publication of JP2003016114A publication Critical patent/JP2003016114A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】パラメータ最適化装置での探索精度の向上。 【解決手段】構造物の変形や応力などの応答特性を表す
パラメータが所定の範囲になるように構造物の形状、材
質等の設計パラメータを調整する装置であって、設計パ
ラメータと応答特性パラメータの複数の組合せを作成
し、それぞれの組合せに対応する複数の応答曲面を生成
し、所定の応答特性を満たす設計パラメータを探索する
際にその複数の応答曲面を同時に比較し使用する応答曲
面を切替えて探索することを特徴とするパラメータ最適
化装置。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、設計パラメータの
最適値を探索する装置に係わり、特に設計パラメータと
評価項目が複数ある場合に対応する探索装置に関する。
【0002】
【従来の技術】従来の技術としては、長谷川浩志他著
「実数型交差モデルと応答曲面モデルを用いた逐次的近
似最適化に関する一試行」(日本計算工業会論文集Vo
l.2,2000)に論じられているo応答曲面(RS
M:Response Surface Model)を
用いた最適化手法がある。
【0003】応答曲面(RSM)とは設計パラメータx
iをn個選定し、評価項目Fを1個選定し、xiとFの間
に多項式の関係を仮定する。次にサンプリング点を複数
発生させ、そのサンプリング点のデータから最小二乗法
により仮定した多項式の係数を決定する。
【0004】多項式としては通常つぎのような二次式
【0005】
【数1】 や完全二次多項式、チェビシェフの直交多項式などが用
いられる。
【0006】この係数aijを最小二乗法で決定する。具
体的にはl個のサンプリング点
【0007】
【数2】 を選び、その点における関数値をf(xk)=Fkとする
とaijを未知数とするl個の式が得られる。ここに
1,F2,…,Flは分散がσi 2で相関のない測定値と
する。
【0008】このとき
【0009】
【数3】 が最小になるように未知数aijを定める方法が最小二乗
法と呼ばれる方法である。
【0010】サンプリング点の数lが未知数aijの数よ
り少ない場合は、一般的には未知数を定めることはでき
ないが、このようなときは一般化逆行列のひとつである
Moor−Penroseの逆行列を用いて未知数を定
めることができる。
【0011】以上のようにして関数f(x)を定める。
この関数f(x)はパラメータに対する評価項目の応答
を表していることから応答曲面と呼ばれる。
【0012】つぎにこの応答曲面を用いて、関数値が最
大または最小になるパラメータの値を求める。この最小
値を求める手法には各種の方法が提案されている。大別
すると、目的関数値だけを用いて微分値を用いない解法
(直接探索法)と微分を用いる解法(勾配法)がある。
直接探索法には、共役方向に探索するパウエル法などの
共役方向法、ランダムに探索する方法の改良版である焼
き鈍し法、許容方向に探索する許容方向法などがある。
勾配法の代表的なものには、最急降下法、ニュートン
法、およびその改良版などがある。
【0013】
【発明が解決しようとする課題】前記の応答曲面法で求
められる探索値の精度は、応答曲面の精度に大きく依存
する。精度を上げるために単に方程式の次数を上げるこ
とが考えられるが、次数を上げると応答曲面に余分な凹
凸が生じ易くなり、かえって精度が落ちる可能性があ
る。また、次数を上げると未知数の数が急激に増えるた
め、必要とするサンプリングデータの数も急激に増え
る。また、なにより問題なのは、そのような単純な多項
式で応答曲面が表現できるとは限らないことである。例
えば、最大応力値を最小にしようという場合などは、パ
ラメータが変わると最大応力値の位置も変化する。そこ
で、関数f(x)の定義を最大応力と定義して応答曲面
を作成すると、異なる場所の応答をひとつで表すことに
なり、そのように無理して作成した応答曲面の精度もよ
くない。このような悪い応答曲面からパラメータの最適
点を探索してもよい結果は得られない。
【0014】
【課題を解決するための手段】前記の応答曲面精度の問
題を解決したのが、本発明である。
【0015】従来の手法の問題点は、異なる評価項目を
ひとつの評価項目に置き換えたところにある。
【0016】すなわち、n個の関数 f1(x),f2(x),…,fn(x) を f(x)≡max(f1(x),f2(x),…,f
n(x)) というようにひとつにしている。
【0017】本発明では、この複数の関数fi(x)を
ひとつにしないで、別個のまま扱うところに特徴があ
る。 (1)第1ステップ:評価項目またはサンプリング点の
異なる複数の応答曲面fi(x)を作成する。 (2)第2ステップ:探索初期点xiでのfi(xi)の
値を計算する。 (3)第3ステップ:fi(xi)の中から最大または最
小のものを選出する。たとえば、最大応力や最大変位を
最小化したいときは最大のfi(xi)を与える応力曲面
imax(x)を選出する。 (4)第4ステップ:fimax(x)を使って最適値を探
索する。 (5)第5ステップ:探索経路上でfimax(x)に対応
する応答曲面が変わらないかチェックする。 (6)第6ステップ:対応する応答曲面が変わったとき
は、その応答曲面に切り替えて探索を継続する。
【0018】以上が本発明の探索方法である。
【0019】以上の手順を図示すると図1のようにな
る。
【0020】
【発明の実施の形態】本発明の実施例を以下に示す。
【0021】図2はある構造物の材料界面における応力
を最小化する問題に適用を行った例の界面付近の拡大図
である。隣接する材料の一方の弾性係数と線膨張係数の
ふたつを設計パラメータにとり界面の最大応力を最小に
しようとするものである。
【0022】界面の最大応力点はパラメータの値に応じ
て変化する。最大応力点の発生する個所は2個所であ
る。ひとつは界面の上側から7番目の節点Iであり、も
う一つは一番下側の点Jである。従来の考え方では関数
【0023】
【数4】 のように定義される。
【0024】この応答曲面を完全二次多項式とし、その
係数を定めるサンプリング点を、パラメータの許容最大
値と許容最小値で囲まれる四角形の領域の角点4点と辺
の中点4点及び真ん中の点の以上総計9点にとることに
する。パラメータが2個のときの完全二次多項式の係数
の数は9個であるので、サンプリング点を9個とれば全
ての係数が一意に確定する。
【0025】作成されたfMAX(x1,x2)は図3のよ
うになる。図4はこれを等高線表示したものであるが、
極小点が二個所できていることがわかる。従って、初期
点から順次探索するアルゴリズム(例えば最急降下法や
パウエル法)を使った場合には、この応答曲面を使うと
本当の最小点でない点を最小点と判定する危険が高い。
【0026】そこで、本発明ではfMAX(x1,x2)≡
max(σI、σJ)を作成する代わりに、界面の上側か
ら7番目の節点Iに関する応答曲面fI(x1,x2)≡
σIと一番下側の点Jに関する応答曲面fJ(x1
2)≡σJを別個に作成する。図5はfI(x1
2)、図6はfJ(x1,x2)の得られた結果の三次元
表示である。図5,6から分かるように、このふたつの
関数とも単純な形状であり部分的に極値を生じるような
ことはない。fMAX(x1,x2)が部分的に極値を生じ
るような複雑な形状になったのは、このふたつの関数f
I(x1,x2)とfJ(x1,x2)を無理矢理ひとつの関
数に置き換えたことに原因がある。
【0027】本発明ではこのふたつのfI(x1,x2
とfJ(x1,x2)を同時に比較しながら、そのパラメ
ータの値で・ fI(x1,x2)<fJ(x1,x2)ならfJ(x1
2)を使用・ fI(x1,x2)>fJ(x1,x2)ならfI(x1
2)を使用 とする。このようにすると、実質的には図7に示すよう
な途中で折れ曲がった応答曲面を使っていることにな
る。この等価応答曲面を等高線表示したものが図8であ
る。図からわかるようにこの例では等価応答曲面には極
小点はなくなっている。そのため、間違った点を最適点
と判定する可能性がなくなっている。
【0028】
【発明の効果】本発明によれば、複数の評価項目を同時
に最適化する際、間違った最適結果を招く極小点の発生
を防ぐことができる。
【図面の簡単な説明】
【図1】本発明の手順を示す図。
【図2】界面拡大図。
【図3】fMAX(x1,x2)の三次元表示を表した図。
【図4】fMAX(x1,x2)の等高線表示を表した図。
【図5】fI(x1,x2)の三次元表示を表した図。
【図6】fJ(x1,x2)の三次元表示を表した図。
【図7】本発明の等価応答曲面を表した図。
【図8】本発明の等価応答曲面の等高線表示を表した
図。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 構造物の変形や応力などの応答特性を表
    すパラメータが所定の範囲になるように構造物の形状、
    材質等の設計パラメータを調整する装置であって、構造
    物の形状、材質等の設計パラメータと構造物の変形や応
    力などの応答特性を表すパラメータを記憶する手段とそ
    の記憶されたパラメータの値を使って、設計パラメータ
    と応答特性パラメータとの関係を表す応答曲面を計算
    し、その応答曲面を表すパラメータを記憶する手段を有
    し、その応答曲面を用いて設計パラメータを最適化する
    装置において、設計パラメータと応答特性パラメータの
    複数の組合せを作成し、それぞれの組合せに対応する複
    数の応答曲面を生成し、所定の応答特性を満たす設計パ
    ラメータを探索する際にその複数の応答曲面を同時に比
    較しながら探索することを特徴とするパラメータ最適化
    装置。
  2. 【請求項2】 請求項1の設計パラメータの最適値を探
    索する手順において、パラメータの値に応じて使用する
    応答曲面を切り替えることを特徴とするパラメータ最適
    化装置。
  3. 【請求項3】 請求項1の設計パラメータの最適値を探
    索する手順において、探索点が収束するに従がって、応
    答曲面を定義する設計パラメータの範囲も狭めていくこ
    とを特徴とするパラメータ最適化装置。
JP2001197653A 2001-06-29 2001-06-29 パラメータ最適化装置 Pending JP2003016114A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001197653A JP2003016114A (ja) 2001-06-29 2001-06-29 パラメータ最適化装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001197653A JP2003016114A (ja) 2001-06-29 2001-06-29 パラメータ最適化装置

Publications (1)

Publication Number Publication Date
JP2003016114A true JP2003016114A (ja) 2003-01-17

Family

ID=19035219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001197653A Pending JP2003016114A (ja) 2001-06-29 2001-06-29 パラメータ最適化装置

Country Status (1)

Country Link
JP (1) JP2003016114A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007087098A (ja) * 2005-09-22 2007-04-05 Nissan Motor Co Ltd 最適化システム、最適化方法、最適化プログラム、及びプログラム媒体
JP2011154439A (ja) * 2010-01-26 2011-08-11 Fujitsu Ltd 最適化処理プログラム、方法及び装置
JP2014059804A (ja) * 2012-09-19 2014-04-03 Fujitsu Ltd 評価支援方法、情報処理装置、及びプログラム
CN112956724A (zh) * 2021-02-09 2021-06-15 广西中烟工业有限责任公司 一种烘丝工艺参数优化方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007087098A (ja) * 2005-09-22 2007-04-05 Nissan Motor Co Ltd 最適化システム、最適化方法、最適化プログラム、及びプログラム媒体
JP2011154439A (ja) * 2010-01-26 2011-08-11 Fujitsu Ltd 最適化処理プログラム、方法及び装置
JP2014059804A (ja) * 2012-09-19 2014-04-03 Fujitsu Ltd 評価支援方法、情報処理装置、及びプログラム
CN112956724A (zh) * 2021-02-09 2021-06-15 广西中烟工业有限责任公司 一种烘丝工艺参数优化方法

Similar Documents

Publication Publication Date Title
JP4832088B2 (ja) 改善されたアシストフィーチャ構造をマスクレイアウトにおいて決定するための方法および装置
US6854100B1 (en) Methodology to characterize metal sheet resistance of copper damascene process
JP5501471B2 (ja) T−コイル回路網設計を生成する方法、記録媒体およびt−コイル回路網
US20060150132A1 (en) Method and system for finding an equivalent circuit representation for one or more elements in an integrated circuit
US7383527B2 (en) Semiconductor integrated circuit manufacturing method and semiconductor integrated circuit manufacturing apparatus
JP5676476B2 (ja) 集積回路の物理的配置を最適化するためのリソグラフィ装置の照明条件セットの選択方法
JP2000020564A (ja) レイアウトパターンデータ補正装置、レイアウトパターンデータ補正方法、その補正方法を用いた半導体装置の製造方法、および、半導体装置の製造プログラムを記録した記録媒体
KR102622415B1 (ko) 표준 셀 설계 시스템, 그것의 표준 셀 설계 최적화 방법, 및 반도체 설계 시스템
US8108811B2 (en) Validation of electrical performance of an electronic package prior to fabrication
CA2408705A1 (en) Method of multi-topology optimization
Ruge et al. Time‐domain analysis of unbounded media using mixed‐variable formulations
US7089159B2 (en) Method and apparatus for matrix reordering and electronic circuit simulation
JP2003016114A (ja) パラメータ最適化装置
US7356784B1 (en) Integrated synthesis placement and routing for integrated circuits
JP4507421B2 (ja) 受動素子の等価回路モデル導出方法、シミュレータ、及び記憶媒体
CN111523160A (zh) 用于仿真集成电路的方法和设备以及计算机可读介质
US20190114383A1 (en) Customizing circuit layout design rules for fabrication facilities
Kramer et al. Improvements to the* CGA enabling online intrinsic evolution in compact EH devices
US20070136377A1 (en) Optimum value search apparatus and method, recording medium, and computer program product
Vancura Design and Classification of IC Layout Mached Structures
Singha et al. The parametric yield enhancement of integrated circuits
US8051394B2 (en) Yield evaluating apparatus and method thereof
JPH10307870A (ja) 遺伝的アルゴリズムを用いた職場配置システムおよび記録媒体
CN117272811B (zh) 一种铁芯工艺参数确定方法及其相关设备
JP4673405B2 (ja) 受動素子設計プログラム、設計装置、および設計方法