JP2003015616A - 画像信号伝送システム - Google Patents
画像信号伝送システムInfo
- Publication number
- JP2003015616A JP2003015616A JP2001201721A JP2001201721A JP2003015616A JP 2003015616 A JP2003015616 A JP 2003015616A JP 2001201721 A JP2001201721 A JP 2001201721A JP 2001201721 A JP2001201721 A JP 2001201721A JP 2003015616 A JP2003015616 A JP 2003015616A
- Authority
- JP
- Japan
- Prior art keywords
- image
- signal
- analog
- side device
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 この発明は、画像送信側装置から画像受信側
装置にデジタル信号とアナログ信号とが同時に入力され
るのを回避できる画像信号伝送システムを提供すること
を目的とする。 【解決手段】 画像送信側装置は、画像受信側装置から
受信した検出結果に基づいて、画像受信側装置にデジタ
ル画像データおよびアナログ画像データの両方が送られ
ているか否かを判定する判定手段、ならびに画像受信側
装置にデジタル画像データおよびアナログ画像データの
両方が送られている場合に、デジタル画像データおよび
アナログ画像データのうちの一方の出力を停止させる手
段を備えている。
装置にデジタル信号とアナログ信号とが同時に入力され
るのを回避できる画像信号伝送システムを提供すること
を目的とする。 【解決手段】 画像送信側装置は、画像受信側装置から
受信した検出結果に基づいて、画像受信側装置にデジタ
ル画像データおよびアナログ画像データの両方が送られ
ているか否かを判定する判定手段、ならびに画像受信側
装置にデジタル画像データおよびアナログ画像データの
両方が送られている場合に、デジタル画像データおよび
アナログ画像データのうちの一方の出力を停止させる手
段を備えている。
Description
【０００１】
【発明の属する技術分野】この発明は、パーソナルコン
ピュータ等の画像送信側装置と、液晶プロジェクタやプ
ラズマディスプレイパネル（ＰＤＰ）等の表示装置から
なる画像受信側装置と、画像送信側装置で発生したデジ
タル画像データおよびアナログ画像データをケーブルを
介して画像受信側装置に伝送する機能を有する画像信号
伝送装置とを備えた画像信号伝送システムに関する。
ピュータ等の画像送信側装置と、液晶プロジェクタやプ
ラズマディスプレイパネル（ＰＤＰ）等の表示装置から
なる画像受信側装置と、画像送信側装置で発生したデジ
タル画像データおよびアナログ画像データをケーブルを
介して画像受信側装置に伝送する機能を有する画像信号
伝送装置とを備えた画像信号伝送システムに関する。
【０００２】
【従来の技術】パーソナルコンピュータで作成した画像
信号をアナログ伝送ケーブルによって表示装置に伝送す
る場合、アナログ伝送ケーブルが長くなると、画像劣化
が生じやすくなる。特に、１０２４×７６８画素（ＸＧ
Ａ）、１２８０×１０２４画素（ＳＸＧＡ）の表示装置
のように、高解像度になると、画像劣化が目立ちやすく
なる。
信号をアナログ伝送ケーブルによって表示装置に伝送す
る場合、アナログ伝送ケーブルが長くなると、画像劣化
が生じやすくなる。特に、１０２４×７６８画素（ＸＧ
Ａ）、１２８０×１０２４画素（ＳＸＧＡ）の表示装置
のように、高解像度になると、画像劣化が目立ちやすく
なる。
【０００３】そこで、伝送ケーブル長が長い場合でも画
像劣化が発生しない画像信号伝送装置が既に開発されて
おり、その１つとして、米国の Silicon Image, Inc.が
開発した "PanelLink"（パネルリンク）がある。これは
TMDS (Transition Minimized Differential Signalin
g) と呼ばれる信号伝送技術を基本として開発されたも
のである。
像劣化が発生しない画像信号伝送装置が既に開発されて
おり、その１つとして、米国の Silicon Image, Inc.が
開発した "PanelLink"（パネルリンク）がある。これは
TMDS (Transition Minimized Differential Signalin
g) と呼ばれる信号伝送技術を基本として開発されたも
のである。
【０００４】TMDSとは、赤、青、緑の各信号(RGB) とク
ロック信号とを差動方式でシリアル伝送する信号伝送技
術である。差動方式とは２本の伝送線にて１つの信号を
伝送する方式で、耐ノイズ性と安定した信号伝送を実現
し、伝送速度の高速化やケーブル長の長距離化を達成し
ている。しかし、この方式においても画像データの解像
度が１６００×１２００画素（ＵＸＧＡ）、２０４８×
１５３６画素（ＱＸＧＡ）というように、更に高くなる
（超高解像度）とケーブルの物理限界に達し伝送が困難
になる。
ロック信号とを差動方式でシリアル伝送する信号伝送技
術である。差動方式とは２本の伝送線にて１つの信号を
伝送する方式で、耐ノイズ性と安定した信号伝送を実現
し、伝送速度の高速化やケーブル長の長距離化を達成し
ている。しかし、この方式においても画像データの解像
度が１６００×１２００画素（ＵＸＧＡ）、２０４８×
１５３６画素（ＱＸＧＡ）というように、更に高くなる
（超高解像度）とケーブルの物理限界に達し伝送が困難
になる。
【０００５】これを解決するものとして、標準化団体 D
DWG (Digital Display Working Group) が DVI (Digita
l Visual Interface) 仕様の中で提唱している "DualLi
nk方式" と呼ばれるものがある。従来の"PanelLink"
（これを "DualLink "方式に対して "SingleLink "方式
と呼ぶ）のようにRGB 各信号を各１チャンネル、すな
わち３チャンネルで伝送するのではなく、RGB 信号それ
ぞれを１相２相変換して、各２チャンネル、すなわち６
チャンネルとして伝送することにより "SingleLink "方
式に比較して２倍のバンド幅を確保できるため、超高解
像度（ＵＸＧＡ〜）の画像伝送を可能にすることができ
る。また、信号を１相２相変換することにより伝送レー
トを下げることができるため、より長いケーブル長の伝
送を可能にすることができる。
DWG (Digital Display Working Group) が DVI (Digita
l Visual Interface) 仕様の中で提唱している "DualLi
nk方式" と呼ばれるものがある。従来の"PanelLink"
（これを "DualLink "方式に対して "SingleLink "方式
と呼ぶ）のようにRGB 各信号を各１チャンネル、すな
わち３チャンネルで伝送するのではなく、RGB 信号それ
ぞれを１相２相変換して、各２チャンネル、すなわち６
チャンネルとして伝送することにより "SingleLink "方
式に比較して２倍のバンド幅を確保できるため、超高解
像度（ＵＸＧＡ〜）の画像伝送を可能にすることができ
る。また、信号を１相２相変換することにより伝送レー
トを下げることができるため、より長いケーブル長の伝
送を可能にすることができる。
【０００６】図５は "SingleLink "方式を採用した信号
伝送装置の構成を、図６は "DualLink "方式を採用した
信号伝送装置の構成を、それぞれ示している。
伝送装置の構成を、図６は "DualLink "方式を採用した
信号伝送装置の構成を、それぞれ示している。
【０００７】"SingleLink "方式を採用した信号伝送装
置では、図５に示すように、パラレル信号である画像デ
ータがPanelLink Transmitter ２０１に入力される。Pa
nelLink Transmitter ２０１は、画像データをパラレル
信号からシリアル信号へ並列−直列変換を行う。シリア
ル信号に変換された画像データはケーブル２０２内を伝
送し、PanelLink Receiver２０３に送られる。ケーブル
２０２は画像データを伝送するための３対の信号線とク
ロック信号を伝送するための１対の信号線とからなる。
PanelLink Receiver２０３は、受信したシリアル信号を
パラレル信号へ直列−並列変換する。
置では、図５に示すように、パラレル信号である画像デ
ータがPanelLink Transmitter ２０１に入力される。Pa
nelLink Transmitter ２０１は、画像データをパラレル
信号からシリアル信号へ並列−直列変換を行う。シリア
ル信号に変換された画像データはケーブル２０２内を伝
送し、PanelLink Receiver２０３に送られる。ケーブル
２０２は画像データを伝送するための３対の信号線とク
ロック信号を伝送するための１対の信号線とからなる。
PanelLink Receiver２０３は、受信したシリアル信号を
パラレル信号へ直列−並列変換する。
【０００８】"DualLink "方式を採用した信号伝送装置
では、図６に示すように、パラレル信号である画像デー
タの偶数データがPanelLink Transmitter ３０１に入力
され、奇数データがPanelLink Transmitter ３０２に入
力される。各PanelLink Transmitter ３０１、３０２
は、画像データをパラレル信号からシリアル信号へ並列
−直列変換を行う。
では、図６に示すように、パラレル信号である画像デー
タの偶数データがPanelLink Transmitter ３０１に入力
され、奇数データがPanelLink Transmitter ３０２に入
力される。各PanelLink Transmitter ３０１、３０２
は、画像データをパラレル信号からシリアル信号へ並列
−直列変換を行う。
【０００９】PanelLink Transmitter ３０１によってシ
リアル信号に変換された画像データの偶数データはケー
ブル３０３内を伝送し、PanelLink Receiver３０４に送
られる。PanelLink Transmitter ３０２によってシリア
ル信号に変換された画像データの奇数データはケーブル
３０３内を伝送し、PanelLink Receiver３０５に送られ
る。ケーブル３０３は、画像データを伝送するための６
対の信号線とクロック信号を伝送するための１対の信号
線とからなる。各PanelLink Receiver３０４、３０５
は、受信したシリアル信号をパラレル信号へ直列−並列
変換する。
リアル信号に変換された画像データの偶数データはケー
ブル３０３内を伝送し、PanelLink Receiver３０４に送
られる。PanelLink Transmitter ３０２によってシリア
ル信号に変換された画像データの奇数データはケーブル
３０３内を伝送し、PanelLink Receiver３０５に送られ
る。ケーブル３０３は、画像データを伝送するための６
対の信号線とクロック信号を伝送するための１対の信号
線とからなる。各PanelLink Receiver３０４、３０５
は、受信したシリアル信号をパラレル信号へ直列−並列
変換する。
【００１０】図６の"DualLink " 方式において、パラレ
ル信号であるＲＧＢ画像データを偶数データと奇数デー
タとに分配せず、そのままPanelLink Transmitter ３０
１に入力しPanelLink Transmitter ３０２を動作させず
（パワーダウンモード）、同様にPanelLink Receiver３
０４のみが動作してPanelLink Receiver３０５がパワー
ダウンモードにすることにより、図５の"SingleLink"方
式と同じになる。
ル信号であるＲＧＢ画像データを偶数データと奇数デー
タとに分配せず、そのままPanelLink Transmitter ３０
１に入力しPanelLink Transmitter ３０２を動作させず
（パワーダウンモード）、同様にPanelLink Receiver３
０４のみが動作してPanelLink Receiver３０５がパワー
ダウンモードにすることにより、図５の"SingleLink"方
式と同じになる。
【００１１】
【発明が解決しようとする課題】ところで、 DVI (Digi
tal Visual Interface) では、デジタル方式（ "Single
Link "方式または "DualLink "方式）のみのインターフ
ェースを持つコネクタを" DVI-D"として規定している
が、デジタル方式とともにアナログ方式のインターフェ
ースをも接続できるコネクタとして" DVI-I"も規定して
いる。この" DVI-I"では、従来のアナログ方式の表示装
置にもそのまま接続できる。
tal Visual Interface) では、デジタル方式（ "Single
Link "方式または "DualLink "方式）のみのインターフ
ェースを持つコネクタを" DVI-D"として規定している
が、デジタル方式とともにアナログ方式のインターフェ
ースをも接続できるコネクタとして" DVI-I"も規定して
いる。この" DVI-I"では、従来のアナログ方式の表示装
置にもそのまま接続できる。
【００１２】" DVI-D"ではコネクタピン数は２４ピンで
あるが、" DVI-I"ではコネクタピン数は２９ピンとなっ
ている。
あるが、" DVI-I"ではコネクタピン数は２９ピンとなっ
ている。
【００１３】図３は、DVI-I コネクタ３１のコネクタピ
ンの配置と、各ピンの割り当て表とを示している。
ンの配置と、各ピンの割り当て表とを示している。
【００１４】DVI-I コネクタ３１では、コネクタピンと
して、TMDS( TMDSクロック、データ、シールド) 用に18
ピン、コントロール(Display Data Channel 、Hot Plug
Detect 、Power 、GND)用に5 ピン、アナログ(RGB、Re
turn、H-Sync、V-Sync) 用に6 ピンが用意されている。
して、TMDS( TMDSクロック、データ、シールド) 用に18
ピン、コントロール(Display Data Channel 、Hot Plug
Detect 、Power 、GND)用に5 ピン、アナログ(RGB、Re
turn、H-Sync、V-Sync) 用に6 ピンが用意されている。
【００１５】このようなDVI-I コネクタ３１を表示装置
に使用すれば、デジタル方式とアナログ方式のコネクタ
を別々に用意するよりも、省スペースでコネクタを配置
することができる。
に使用すれば、デジタル方式とアナログ方式のコネクタ
を別々に用意するよりも、省スペースでコネクタを配置
することができる。
【００１６】しかしながら、図３に示すように、DVI-I
コネクタ３１では、デジタル用のコネクタピンとアナロ
グ用のコネクタピンとが近接している。ケーブル内で
は、信号が干渉を起こさないように、ペア信号どうしで
シールドするといった工夫が施されているが、両者の信
号が同時に入力された場合、コネクタや基板上での干渉
は避けられず、画像受信側装置の基板上で信号分離する
ことは極めて困難である。
コネクタ３１では、デジタル用のコネクタピンとアナロ
グ用のコネクタピンとが近接している。ケーブル内で
は、信号が干渉を起こさないように、ペア信号どうしで
シールドするといった工夫が施されているが、両者の信
号が同時に入力された場合、コネクタや基板上での干渉
は避けられず、画像受信側装置の基板上で信号分離する
ことは極めて困難である。
【００１７】例えば、基板配線上で信号分離するために
は、両信号の信号線を長く配線する必要があるが、ここ
でのデジタル信号は数百bps からGbpsオーダーの信号で
高速なため、信号線を長く引き回すとかえって信号品質
劣化を生じてしまう。
は、両信号の信号線を長く配線する必要があるが、ここ
でのデジタル信号は数百bps からGbpsオーダーの信号で
高速なため、信号線を長く引き回すとかえって信号品質
劣化を生じてしまう。
【００１８】この発明は、画像送信側装置から画像受信
側装置にデジタル信号とアナログ信号とが同時に入力さ
れるのを回避できる画像信号伝送システムを提供するこ
とを目的とする。
側装置にデジタル信号とアナログ信号とが同時に入力さ
れるのを回避できる画像信号伝送システムを提供するこ
とを目的とする。
【００１９】
【課題を解決するための手段】この発明による画像信号
伝送システムは、画像送信側装置と、画像受信側装置
と、画像送信側装置で発生したデジタル画像データおよ
びアナログ画像データをケーブルを介して画像受信側装
置に伝送する機能を有する画像信号伝送装置とを備えた
画像信号伝送システムにおいて、画像受信側装置は、画
像信号伝送装置によってデジタル画像データが送られて
きているか否かを検出するデジタル検出手段、画像信号
伝送装置によってアナログ画像データが送られてきてい
るか否かを検出するアナログ検出手段ならびにデジタル
検出手段およびアナログ検出手段の検出結果を画像送信
側装置に送信する送信手段を備えており、画像送信側装
置は、受信した検出結果に基づいて、画像受信側装置に
デジタル画像データおよびアナログ画像データの両方が
送られているか否かを判定する判定手段、ならびに画像
受信側装置にデジタル画像データおよびアナログ画像デ
ータの両方が送られている場合に、デジタル画像データ
およびアナログ画像データのうちの一方の出力を停止さ
せる手段を備えていることを特徴とする。
伝送システムは、画像送信側装置と、画像受信側装置
と、画像送信側装置で発生したデジタル画像データおよ
びアナログ画像データをケーブルを介して画像受信側装
置に伝送する機能を有する画像信号伝送装置とを備えた
画像信号伝送システムにおいて、画像受信側装置は、画
像信号伝送装置によってデジタル画像データが送られて
きているか否かを検出するデジタル検出手段、画像信号
伝送装置によってアナログ画像データが送られてきてい
るか否かを検出するアナログ検出手段ならびにデジタル
検出手段およびアナログ検出手段の検出結果を画像送信
側装置に送信する送信手段を備えており、画像送信側装
置は、受信した検出結果に基づいて、画像受信側装置に
デジタル画像データおよびアナログ画像データの両方が
送られているか否かを判定する判定手段、ならびに画像
受信側装置にデジタル画像データおよびアナログ画像デ
ータの両方が送られている場合に、デジタル画像データ
およびアナログ画像データのうちの一方の出力を停止さ
せる手段を備えていることを特徴とする。
【００２０】検出結果を画像送信側装置に送信する送信
手段としては、それらの検出結果を有線によって伝送さ
せるものまたはそれらの検出結果を無線によって伝送さ
せるものが用いられる。
手段としては、それらの検出結果を有線によって伝送さ
せるものまたはそれらの検出結果を無線によって伝送さ
せるものが用いられる。
【００２１】
【発明の実施の形態】以下、図１〜図４を参照して、こ
の発明の実施の形態について説明する。
の発明の実施の形態について説明する。
【００２２】〔１〕画像信号伝送システムの構成の説明
【００２３】図１は、本発明による画像信号伝送システ
ムの構成を示している。
ムの構成を示している。
【００２４】画像信号伝送システムは、パーソナルコン
ピュータ（画像送信側装置）１と、液晶プロジェクタ
（画像受信側装置）２０と、パーソナルコンピュータ
（以下、ＰＣという）で発生したデジタル画像データお
よびアナログ画像データをケーブルを介して液晶プロジ
ェクタ２０に伝送する機能を有する画像信号伝送装置と
を備えている。
ピュータ（画像送信側装置）１と、液晶プロジェクタ
（画像受信側装置）２０と、パーソナルコンピュータ
（以下、ＰＣという）で発生したデジタル画像データお
よびアナログ画像データをケーブルを介して液晶プロジ
ェクタ２０に伝送する機能を有する画像信号伝送装置と
を備えている。
【００２５】画像信号伝送装置は、ＰＣ１に装着された
伝送ユニット１０、液晶プロジェクタ２０に装着された
受信側ユニット１０５および伝送ユニット１０と受信側
ユニット１０５とを接続するケーブル３０とからなる。
伝送ユニット１０および受信側ユニット１０５には、図
３に示すようなDVI-I コネクタ３１が設けられている。
ケーブル３０としては、伝送ユニット１０のDVI-I コネ
クタ３１と受信側ユニット１０５のDVI-I コネクタ３１
とを接続するDVI-I コネクタ用ケーブルが用いられてい
る。
伝送ユニット１０、液晶プロジェクタ２０に装着された
受信側ユニット１０５および伝送ユニット１０と受信側
ユニット１０５とを接続するケーブル３０とからなる。
伝送ユニット１０および受信側ユニット１０５には、図
３に示すようなDVI-I コネクタ３１が設けられている。
ケーブル３０としては、伝送ユニット１０のDVI-I コネ
クタ３１と受信側ユニット１０５のDVI-I コネクタ３１
とを接続するDVI-I コネクタ用ケーブルが用いられてい
る。
【００２６】伝送ユニット１０は、グラフィックスコン
トローラ（クラフィックボード）１０１、切替回路１０
２、１相２相変換回路１０３および送信側ユニット１０
４を備えている。グラフィックスコントローラ１０１
は、ＰＣ１内のバス３を介してＰＣ１内のメインＣＰＵ
２に接続されている。メインＣＰＵ２には、ラインレシ
ーバ１４５が接続されている。送信側ユニット１０４
は、第１のPanelLink Transmitter １１１および第２の
PanelLink Transmitter １１２を備えている。
トローラ（クラフィックボード）１０１、切替回路１０
２、１相２相変換回路１０３および送信側ユニット１０
４を備えている。グラフィックスコントローラ１０１
は、ＰＣ１内のバス３を介してＰＣ１内のメインＣＰＵ
２に接続されている。メインＣＰＵ２には、ラインレシ
ーバ１４５が接続されている。送信側ユニット１０４
は、第１のPanelLink Transmitter １１１および第２の
PanelLink Transmitter １１２を備えている。
【００２７】液晶プロジェクタ２０内の受信側ユニット
１０５は、液晶プロジェクタ２０内のデジタル駆動方式
の液晶パネル１０６に接続されている。受信側ユニット
１０５は、第１のPanelLink Receiver１３１、第２のPa
nelLink Receiver１３２およびアナログ信号処理回路１
３３を備えている。第１のPanelLink Receiver１３１内
には、１相２相変換回路１３１ａが設けられている。
１０５は、液晶プロジェクタ２０内のデジタル駆動方式
の液晶パネル１０６に接続されている。受信側ユニット
１０５は、第１のPanelLink Receiver１３１、第２のPa
nelLink Receiver１３２およびアナログ信号処理回路１
３３を備えている。第１のPanelLink Receiver１３１内
には、１相２相変換回路１３１ａが設けられている。
【００２８】また、液晶プロジェクタ２０内には、デジ
タル検出回路１４１、アナログ検出回路１４２、ＣＰＵ
１４３およびラインドライバ１４４が設けられている。
タル検出回路１４１、アナログ検出回路１４２、ＣＰＵ
１４３およびラインドライバ１４４が設けられている。
【００２９】伝送ユニット１０内の送信側ユニット１０
４と、液晶プロジェクタ２０内の受信側ユニット１０５
とがケーブル３０によって接続されている。ケーブル３
０は、デジタル伝送用として、６対の画像データ伝送用
の信号線とクロック信号伝送用の１対の信号線と制御信
号線を備えているとともに、アナログ伝送用として、３
本の画像信号伝送用の信号線と制御信号線（Ｈ，Ｖ）と
を備えている。
４と、液晶プロジェクタ２０内の受信側ユニット１０５
とがケーブル３０によって接続されている。ケーブル３
０は、デジタル伝送用として、６対の画像データ伝送用
の信号線とクロック信号伝送用の１対の信号線と制御信
号線を備えているとともに、アナログ伝送用として、３
本の画像信号伝送用の信号線と制御信号線（Ｈ，Ｖ）と
を備えている。
【００３０】この画像信号伝送装置は、デジタル画像デ
ータの伝送とアナログ画像データの伝送とが行なえる。
また、デジタル画像データの伝送時の動作モードとし
て、DualLink方式で伝送行なうDualLinkモードと、Sing
leLink方式で伝送行なうSingleLinkモードとがある。
ータの伝送とアナログ画像データの伝送とが行なえる。
また、デジタル画像データの伝送時の動作モードとし
て、DualLink方式で伝送行なうDualLinkモードと、Sing
leLink方式で伝送行なうSingleLinkモードとがある。
【００３１】〔２〕デジタル画像信号伝送時の動作の説
明
明
【００３２】〔２−１〕SingleLinkモード時の動作の説
明
明
【００３３】SingleLinkモードが動作モードとして設定
されている場合には、グラフィックスコントローラ１０
１から出力されるパラレルのデジタル画像データ（Ｒ，
Ｇ，Ｂ）、クロック信号および制御信号（Ｈ、Ｖ、ＤＥ
（Display Enable) ）は、切替回路１０２を介して、１
相２相変換回路１０３に送られることなく、直接に第１
のPanelLink Transmitter １１１に入力する。この場
合、第２のPanelLink Transmitter １１２は、パワーダ
ウンモードで動作していない。
されている場合には、グラフィックスコントローラ１０
１から出力されるパラレルのデジタル画像データ（Ｒ，
Ｇ，Ｂ）、クロック信号および制御信号（Ｈ、Ｖ、ＤＥ
（Display Enable) ）は、切替回路１０２を介して、１
相２相変換回路１０３に送られることなく、直接に第１
のPanelLink Transmitter １１１に入力する。この場
合、第２のPanelLink Transmitter １１２は、パワーダ
ウンモードで動作していない。
【００３４】第１のPanelLink Transmitter １１１は、
画像データとクロック信号とを符号化し、並列−直列変
換を行なって画像データをパラレル信号からシリアル信
号へ変換する。得られたＲＧＢ各１チャンネルのシリア
ル信号がケーブル３０を伝送し、受信側ユニット１０５
内の第１のPanelLink Receiver１３１に送られる。この
場合、第２のPanelLink Receiver１３２は、パワーダウ
ンモードに入り動作しない。第１のPanelLink Receiver
１３１は、送信側ユニット１０４内の第１のPanelLink
Transmitter １１１から送られてきた符号に対して、デ
ータ抽出、直列−並列変換および復号化を行なって、パ
ラレルの画像データ、Ｈ、Ｖ、ＤＥを生成する。
画像データとクロック信号とを符号化し、並列−直列変
換を行なって画像データをパラレル信号からシリアル信
号へ変換する。得られたＲＧＢ各１チャンネルのシリア
ル信号がケーブル３０を伝送し、受信側ユニット１０５
内の第１のPanelLink Receiver１３１に送られる。この
場合、第２のPanelLink Receiver１３２は、パワーダウ
ンモードに入り動作しない。第１のPanelLink Receiver
１３１は、送信側ユニット１０４内の第１のPanelLink
Transmitter １１１から送られてきた符号に対して、デ
ータ抽出、直列−並列変換および復号化を行なって、パ
ラレルの画像データ、Ｈ、Ｖ、ＤＥを生成する。
【００３５】第１のPanelLink Receiver１３１は、第２
のPanelLink Receiver１３２に画像信号が送られてきて
いない場合（SingleLinkモード）には、得られたパラレ
ルの画像信号を１相２相変換回路１３１ａによって１相
２相変換し、これによって得られた各ＲＧＢの偶数デー
タと奇数データとを、液晶パネル１０６に送る。また、
第１のPanelLink Receiver１３１は、生成したＨ、Ｖ、
ＤＥと受信したクロック信号とを１相２相変換回路１３
１ａによって１／２分周して液晶パネル１０６に送る。
のPanelLink Receiver１３２に画像信号が送られてきて
いない場合（SingleLinkモード）には、得られたパラレ
ルの画像信号を１相２相変換回路１３１ａによって１相
２相変換し、これによって得られた各ＲＧＢの偶数デー
タと奇数データとを、液晶パネル１０６に送る。また、
第１のPanelLink Receiver１３１は、生成したＨ、Ｖ、
ＤＥと受信したクロック信号とを１相２相変換回路１３
１ａによって１／２分周して液晶パネル１０６に送る。
【００３６】第２のPanelLink Receiver１３２に画像信
号が送られているか否かの情報は、第２のPanelLink Re
ceiver１３２から第１のPanelLink Receiver１３１に送
られる。
号が送られているか否かの情報は、第２のPanelLink Re
ceiver１３２から第１のPanelLink Receiver１３１に送
られる。
【００３７】なお、第２のPanelLink Receiver１３２に
画像信号が送られてきている場合（DualLinkモード）に
は、第１のPanelLink Receiver１３１は、得られたパラ
レル信号をそのまま液晶パネル１０６に送る。
画像信号が送られてきている場合（DualLinkモード）に
は、第１のPanelLink Receiver１３１は、得られたパラ
レル信号をそのまま液晶パネル１０６に送る。
【００３８】〔２−２〕DualLinkモード時の動作の説明
【００３９】DualLink モードが動作モードとして設定
されている場合には、グラフィックスコントローラ１０
１から出力されるパラレルのデジタル画像データ（Ｒ，
Ｇ，Ｂ）は、切替回路１０２を介して、１相２相変換回
路１０３に送られ、偶数データと奇数データとに分離さ
れる。偶数データは、送信側ユニット１０４内の第１の
PanelLink Transmitter １１１に入力する。奇数データ
は送信側ユニット１０４内の第２のPanelLink Transmit
ter １１２に入力する。
されている場合には、グラフィックスコントローラ１０
１から出力されるパラレルのデジタル画像データ（Ｒ，
Ｇ，Ｂ）は、切替回路１０２を介して、１相２相変換回
路１０３に送られ、偶数データと奇数データとに分離さ
れる。偶数データは、送信側ユニット１０４内の第１の
PanelLink Transmitter １１１に入力する。奇数データ
は送信側ユニット１０４内の第２のPanelLink Transmit
ter １１２に入力する。
【００４０】また、グラフィックスコントローラ１０１
から出力されるクロック信号および制御信号（Ｈ、Ｖ、
ＤＥ（Display Enable) ）は、１相２相変換回路１０３
に送られ、１／２分周された後、送信側ユニット１０４
内の第１のPanelLink Transmitter １１１および第２の
PanelLink Transmitter １１２に入力する。
から出力されるクロック信号および制御信号（Ｈ、Ｖ、
ＤＥ（Display Enable) ）は、１相２相変換回路１０３
に送られ、１／２分周された後、送信側ユニット１０４
内の第１のPanelLink Transmitter １１１および第２の
PanelLink Transmitter １１２に入力する。
【００４１】第１のPanelLink Transmitter １１１は、
偶数データとクロック信号とを符号化し、並列−直列変
換を行なって偶数データをパラレル信号からシリアル信
号へ変換する。第２のPanelLink Transmitter １１２
は、奇数データとクロック信号とを符号化し、並列−直
列変換を行なって奇数データをパラレル信号からシリア
ル信号へ変換する。
偶数データとクロック信号とを符号化し、並列−直列変
換を行なって偶数データをパラレル信号からシリアル信
号へ変換する。第２のPanelLink Transmitter １１２
は、奇数データとクロック信号とを符号化し、並列−直
列変換を行なって奇数データをパラレル信号からシリア
ル信号へ変換する。
【００４２】第１のPanelLink Transmitter １１１およ
び第２のPanelLink Transmitter １１２によって得られ
たＲＧＢ各２チャンネルのシリアル信号がケーブル３０
を伝送し、受信側ユニット１０５内の第１のPanelLink
Receiver１３１および第２のPanelLink Receiver１３２
に送られる。
び第２のPanelLink Transmitter １１２によって得られ
たＲＧＢ各２チャンネルのシリアル信号がケーブル３０
を伝送し、受信側ユニット１０５内の第１のPanelLink
Receiver１３１および第２のPanelLink Receiver１３２
に送られる。
【００４３】第１のPanelLink Receiver１３１は、第１
のPanelLink Transmitter １１１から送られてきた符号
に対して、データ抽出、直列−並列変換および復号化を
行なって、偶数データに対するパラレル信号、Ｈ、Ｖ、
ＤＥを生成する。第２のPanelLink Receiver１３２は、
第２のPanelLink Transmitter １１２から送られてきた
符号に対して、データ抽出、直列−並列変換および復号
化を行なって、奇数データに対するパラレル信号を生成
する。
のPanelLink Transmitter １１１から送られてきた符号
に対して、データ抽出、直列−並列変換および復号化を
行なって、偶数データに対するパラレル信号、Ｈ、Ｖ、
ＤＥを生成する。第２のPanelLink Receiver１３２は、
第２のPanelLink Transmitter １１２から送られてきた
符号に対して、データ抽出、直列−並列変換および復号
化を行なって、奇数データに対するパラレル信号を生成
する。
【００４４】両PanelLink Receiver１３１、１３２によ
って得られた、パラレル信号（各ＲＧＢの偶数データお
よび奇数データ）は、液晶パネル１０６に送られる。ま
た、第１のPanelLink Receiver１３１によって生成され
たＨ，Ｖ，ＤＥと、受信されたクロック信号も、液晶パ
ネル１０６に送られる。
って得られた、パラレル信号（各ＲＧＢの偶数データお
よび奇数データ）は、液晶パネル１０６に送られる。ま
た、第１のPanelLink Receiver１３１によって生成され
たＨ，Ｖ，ＤＥと、受信されたクロック信号も、液晶パ
ネル１０６に送られる。
【００４５】〔３〕アナログ画像信号伝送時の動作の説
明
明
【００４６】アナログ信号伝送では、グラフィックスコ
ントローラ１０１から出力されるアナログ画像信号
（Ｒ，Ｇ，Ｂ）およびＨ，Ｖ信号は、ケーブル３０を介
して受信ユニット１０５内のアナログ信号処理回路１３
３に送られる。
ントローラ１０１から出力されるアナログ画像信号
（Ｒ，Ｇ，Ｂ）およびＨ，Ｖ信号は、ケーブル３０を介
して受信ユニット１０５内のアナログ信号処理回路１３
３に送られる。
【００４７】アナログ信号処理回路１３３は、受信した
アナログＲ，Ｇ，ＢデータをＡ／Ｄ変換した後に、所望
の解像度や階調にスケーリング処理を施し、得られた画
像データを液晶パネル１０６に送る。
アナログＲ，Ｇ，ＢデータをＡ／Ｄ変換した後に、所望
の解像度や階調にスケーリング処理を施し、得られた画
像データを液晶パネル１０６に送る。
【００４８】〔４〕デジタル検出回路１４１の検出信号
およびアナログ検出回路１４２の検出信号に基づく制御
の説明
およびアナログ検出回路１４２の検出信号に基づく制御
の説明
【００４９】デジタル検出回路１４１は、液晶プロジェ
クタ２０にデジタル画像信号が送られてきているか否か
を検出するものである。デジタル検出回路１４１は、受
信側ユニット１０５に送られてきているクロックＣＬＫ
に基づいて、デジタル画像信号が送られて来ているか否
かを検出する。デジタル検出回路１４１としては、デジ
タルＲＧＢ信号に基づいて、デジタル画像信号が送られ
てきているか否かを検出するものを用いてもよい。
クタ２０にデジタル画像信号が送られてきているか否か
を検出するものである。デジタル検出回路１４１は、受
信側ユニット１０５に送られてきているクロックＣＬＫ
に基づいて、デジタル画像信号が送られて来ているか否
かを検出する。デジタル検出回路１４１としては、デジ
タルＲＧＢ信号に基づいて、デジタル画像信号が送られ
てきているか否かを検出するものを用いてもよい。
【００５０】アナログ検出回路１４２は、液晶プロジェ
クタ２０にアナログ画像信号が送られてきているか否か
を検出するものである。アナログ検出回路１４２は、水
平同期信号Ｈに基づいて、アナログ画像信号が送られて
きているか否かを検出する。アナログ検出回路１４２と
しては、アナログＲＧＢ信号に基づいて、アナログ画像
信号が送られてきているか否かを検出するものを用いて
もよい。
クタ２０にアナログ画像信号が送られてきているか否か
を検出するものである。アナログ検出回路１４２は、水
平同期信号Ｈに基づいて、アナログ画像信号が送られて
きているか否かを検出する。アナログ検出回路１４２と
しては、アナログＲＧＢ信号に基づいて、アナログ画像
信号が送られてきているか否かを検出するものを用いて
もよい。
【００５１】デジタル検出回路１４１の検出結果および
アナログ検出回路１４２の検出結果は、ＣＰＵ１４３に
送られる。ＣＰＵ１４３は、それらの検出結果を、ライ
ンドライバ１４４を介して送信側のＰＣ１内のラインレ
シーバ１４５にフィードバックする。
アナログ検出回路１４２の検出結果は、ＣＰＵ１４３に
送られる。ＣＰＵ１４３は、それらの検出結果を、ライ
ンドライバ１４４を介して送信側のＰＣ１内のラインレ
シーバ１４５にフィードバックする。
【００５２】ＰＣ１内のラインレシーバ１４５で受信し
た検出結果は、メインＣＰＵ２に入力される。メインＣ
ＰＵ２は液晶プロジェクタ２０内のＣＰＵ１４３から送
られてきた検出結果に基づいて、グラフィックスコント
ローラ１０１から出力させる画像の種類を決定し、それ
に応じた制御信号をバス３を介してグラフィックスコン
トローラ１０１に送る。
た検出結果は、メインＣＰＵ２に入力される。メインＣ
ＰＵ２は液晶プロジェクタ２０内のＣＰＵ１４３から送
られてきた検出結果に基づいて、グラフィックスコント
ローラ１０１から出力させる画像の種類を決定し、それ
に応じた制御信号をバス３を介してグラフィックスコン
トローラ１０１に送る。
【００５３】図２は、メインＣＰＵ２による画像出力選
択処理手順を示している。
択処理手順を示している。
【００５４】まず、画像伝送が開始されると（ステップ
１）、液晶プロジェクタ２０内のＣＰＵ１４３からアナ
ログ信号およびデジタル信号それぞれに対する検出結果
が送られてくるのを待つ（ステップ２）。アナログ信号
およびデジタル信号それぞれに対する検出結果が送られ
てくると、アナログ信号とデジタル信号の両方が共に検
出されているか否かを判定する（ステップ３）。
１）、液晶プロジェクタ２０内のＣＰＵ１４３からアナ
ログ信号およびデジタル信号それぞれに対する検出結果
が送られてくるのを待つ（ステップ２）。アナログ信号
およびデジタル信号それぞれに対する検出結果が送られ
てくると、アナログ信号とデジタル信号の両方が共に検
出されているか否かを判定する（ステップ３）。
【００５５】アナログ信号とデジタル信号の両方が共に
検出されていない場合、つまり、アナログ信号とデジタ
ル信号とのうちの一方のみが検出されている場合または
そのいずれもが検出されていない場合には、今回の画像
出力選択処理は終了する。
検出されていない場合、つまり、アナログ信号とデジタ
ル信号とのうちの一方のみが検出されている場合または
そのいずれもが検出されていない場合には、今回の画像
出力選択処理は終了する。
【００５６】アナログ信号とデジタル信号の両方が共に
検出されている場合には、デジタル画像およびアナログ
画像のうち、いずれの画像の伝送を優先させるかがユー
ザによって予め設定されているか否かを調べる（ステッ
プ４）。いずれの画像の伝送を優先させるかがユーザに
よって予め設定されている場合には、優先させると設定
されている種類と異なる方の画像の出力を停止させるよ
うに、グラフィックスコントローラ１０１を制御する
（ステップ５）。
検出されている場合には、デジタル画像およびアナログ
画像のうち、いずれの画像の伝送を優先させるかがユー
ザによって予め設定されているか否かを調べる（ステッ
プ４）。いずれの画像の伝送を優先させるかがユーザに
よって予め設定されている場合には、優先させると設定
されている種類と異なる方の画像の出力を停止させるよ
うに、グラフィックスコントローラ１０１を制御する
（ステップ５）。
【００５７】いずれの画像の伝送を優先させるかがユー
ザによって予め設定されていない場合には、アナログ画
像の出力を停止させるように、グラフィックスコントロ
ーラ１０１を制御する（ステップ６）。
ザによって予め設定されていない場合には、アナログ画
像の出力を停止させるように、グラフィックスコントロ
ーラ１０１を制御する（ステップ６）。
【００５８】上記実施の形態によれば、デジタル画像デ
ータとアナログ画像データとの両方が液晶プロジェクタ
２０に送られた場合には、パーソナルコンピュータ（Ｐ
Ｃ）１に装着された伝送ユニット１０において、いずれ
か一方の画像データの出力が停止せしめられるので、液
晶プロジェクタ２０においてデジタル画像データとアナ
ログ画像データとが干渉するといったことが回避され
る。
ータとアナログ画像データとの両方が液晶プロジェクタ
２０に送られた場合には、パーソナルコンピュータ（Ｐ
Ｃ）１に装着された伝送ユニット１０において、いずれ
か一方の画像データの出力が停止せしめられるので、液
晶プロジェクタ２０においてデジタル画像データとアナ
ログ画像データとが干渉するといったことが回避され
る。
【００５９】なお、図４に示すように、受信側の液晶プ
ロジェクタ２０から送信側のＰＣ１に伝送する信号検出
結果の伝送方式として、無線伝送方式を採用してもよ
い。図４では、ＣＰＵ１４３から出力される検出結果
は、無線トランスミッタ１４６から送信され、無線レシ
ーバ１４７で受信される。
ロジェクタ２０から送信側のＰＣ１に伝送する信号検出
結果の伝送方式として、無線伝送方式を採用してもよ
い。図４では、ＣＰＵ１４３から出力される検出結果
は、無線トランスミッタ１４６から送信され、無線レシ
ーバ１４７で受信される。
【００６０】
【発明の効果】この発明によれば、画像送信側装置から
画像受信側装置にデジタル信号とアナログ信号とが同時
に入力されるのを回避できるようになる。
画像受信側装置にデジタル信号とアナログ信号とが同時
に入力されるのを回避できるようになる。
【図１】画像信号伝送システムの構成を示すブロック図
である。
である。
【図２】メインＣＰＵ２による画像出力選択処理手順を
示すフローチャートである。
示すフローチャートである。
【図３】DVI-I のコネクタピンの配置と、各ピンの割り
当て表とを示す模式図である。
当て表とを示す模式図である。
【図４】他の画像伝送システムの構成を示すブロック図
である。
である。
【図５】"Single Link " 方式を採用した画像信号伝送
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図６】"Dual Link 方式" 方式を採用した画像信号伝
送装置の構成を示すブロック図である。
送装置の構成を示すブロック図である。
１ ＰＣ
２ メインＣＰＵ
１０ 伝送ユニット
２０ 液晶プロジェクタ
３０ ケーブル
１０１ グラフックスコントローラ
１０４ 送信側ユニット
１１１、１１２ PanelLink Transmitter
１０５ 受信側ユニット
１３１、１３２ PanelLink Receiver
１３３ アナログ信号処理回路
１０６ 液晶パネル
１４１ デジタル検出回路
１４２ アナログ検出回路
１４３ ＣＰＵ
１４４ ラインドライバ
１４５ ラインレシーバ
１４６ 無線トランスミッタ
１４７ 無線レシーバ
Claims (3)
- 【請求項１】 画像送信側装置と、画像受信側装置と、
画像送信側装置で発生したデジタル画像データおよびア
ナログ画像データをケーブルを介して画像受信側装置に
伝送する機能を有する画像信号伝送装置とを備えた画像
信号伝送システムにおいて、 画像受信側装置は、画像信号伝送装置によってデジタル
画像データが送られてきているか否かを検出するデジタ
ル検出手段、画像信号伝送装置によってアナログ画像デ
ータが送られてきているか否かを検出するアナログ検出
手段ならびにデジタル検出手段およびアナログ検出手段
の検出結果を画像送信側装置に送信する送信手段を備え
ており、 画像送信側装置は、受信した検出結果に基づいて、画像
受信側装置にデジタル画像データおよびアナログ画像デ
ータの両方が送られているか否かを判定する判定手段、
ならびに画像受信側装置にデジタル画像データおよびア
ナログ画像データの両方が送られている場合に、デジタ
ル画像データおよびアナログ画像データのうちの一方の
出力を停止させる手段を備えていることを特徴とする画
像信号伝送システム。 - 【請求項２】 検出結果を画像送信側装置に送信する送
信手段は、それらの検出結果を有線によって伝送させる
ものである請求項１に記載の画像信号伝送システム。 - 【請求項３】 検出結果を画像送信側装置に送信する送
信手段は、それらの検出結果を無線によって伝送させる
ものである請求項１に記載の画像信号伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001201721A JP3717810B2 (ja) | 2001-07-03 | 2001-07-03 | 画像信号伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001201721A JP3717810B2 (ja) | 2001-07-03 | 2001-07-03 | 画像信号伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003015616A true JP2003015616A (ja) | 2003-01-17 |
| JP3717810B2 JP3717810B2 (ja) | 2005-11-16 |
Family
ID=19038632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001201721A Expired - Fee Related JP3717810B2 (ja) | 2001-07-03 | 2001-07-03 | 画像信号伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3717810B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7751853B2 (en) | 2003-04-25 | 2010-07-06 | Apple Inc. | Female receptacle data pin connector |
| US8078776B2 (en) | 2004-04-27 | 2011-12-13 | Apple Inc. | Electronic device having a dual key connector |
| US10049206B2 (en) | 2005-01-07 | 2018-08-14 | Apple Inc. | Accessory authentication for electronic devices |
-
2001
- 2001-07-03 JP JP2001201721A patent/JP3717810B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7751853B2 (en) | 2003-04-25 | 2010-07-06 | Apple Inc. | Female receptacle data pin connector |
| US7783070B2 (en) | 2003-04-25 | 2010-08-24 | Apple Inc. | Cable adapter for a media player system |
| US8078224B2 (en) | 2003-04-25 | 2011-12-13 | Apple Inc. | Male plug connector |
| US8165634B2 (en) | 2003-04-25 | 2012-04-24 | Apple Inc. | Female receptacle connector |
| US8190205B2 (en) | 2003-04-25 | 2012-05-29 | Apple Inc. | Male plug connector |
| US8467829B2 (en) | 2003-04-25 | 2013-06-18 | Apple Inc. | Wireless adapter for media player system |
| US8078776B2 (en) | 2004-04-27 | 2011-12-13 | Apple Inc. | Electronic device having a dual key connector |
| US8271705B2 (en) | 2004-04-27 | 2012-09-18 | Apple Inc. | Dual key electronic connector |
| US10049206B2 (en) | 2005-01-07 | 2018-08-14 | Apple Inc. | Accessory authentication for electronic devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3717810B2 (ja) | 2005-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9549141B2 (en) | Video signal transmission | |
| JP4639420B2 (ja) | 信号伝送装置および信号伝送方法 | |
| JP4562225B2 (ja) | 平板ディスプレイシステム，平板ディスプレイシステムの画像信号インターフェース装置及びその方法 | |
| US7009616B2 (en) | Multi-mode display | |
| US6765599B2 (en) | Image signal transmission apparatus | |
| US20100177016A1 (en) | Multi-monitor display | |
| US7123248B1 (en) | Analog multi-display using digital visual interface | |
| US6903706B1 (en) | Method and apparatus for multi-display of digital visual interfaces | |
| EP1668640B1 (en) | Dvd player that sets optimal display environment and operating method thereof | |
| US20030038823A1 (en) | Processing module for a computer system device | |
| JP2933129B2 (ja) | ロボット制御装置 | |
| US20090043928A1 (en) | Interface device and master device of a kvm switch system and a related method thereof | |
| JP4672168B2 (ja) | データ処理システム | |
| JP3717810B2 (ja) | 画像信号伝送システム | |
| JP3857889B2 (ja) | 画像信号伝送システム | |
| JP3520052B2 (ja) | 画像信号伝送装置 | |
| CN101437132A (zh) | 一种多媒体终端及其实现方法 | |
| US11200833B2 (en) | Image display device and image display method | |
| KR100588137B1 (ko) | 디지털 영상데이터 전송장치 및 디스플레이장치 | |
| CN219246357U (zh) | 时序控制器、显示系统及终端设备 | |
| KR101334746B1 (ko) | Ｕｓｂ 커넥터를 통해 입력되는 영상을 디스플레이하는디스플레이 장치 및 그 방법 | |
| JP2001346202A (ja) | 画像信号伝送装置 | |
| JP3157757B2 (ja) | ディジタル信号切換装置 | |
| JP3349426B2 (ja) | 画像信号伝送装置 | |
| KR100515748B1 (ko) | 분리형 영상표시기기 및 신호 처리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050812 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050831 |
|
| LAPS | Cancellation because of no payment of annual fees |