JP2003008592A

JP2003008592A - 情報処理装置、情報処理システム、および情報処理方法、並びにプログラム

Info

Publication number: JP2003008592A
Application number: JP2001193432A
Authority: JP
Inventors: Koichi Sugiyama; 宏一杉山
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-06-26
Filing date: 2001-06-26
Publication date: 2003-01-10

Abstract

(57)【要約】【課題】ＩＥＥＥ１３９４バスに接続されたＩＥＥＥ
１３９４機器の電源を一斉にオンとする制御を可能とし
た情報処理装置を提供する。【解決手段】ＩＥＥＥ１３９４バスに接続されたＩＥ
ＥＥ１３９４対応機器の電源がオフ状態であっても、各
機器のＰＨＹ部においてバスリセットフェーズの継続時
間を判別し、閾値として設定された時間より長いバスリ
セットフェーズの継続時間を検出した場合に、電源オン
要求をＰＨＹ部からＩＥＥＥ１３９４制御マイコンに出
力する構成としたので、ＩＥＥＥ１３９４バスに接続さ
れた機器の電源を一斉にオンとすることが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理装置、情
報処理システム、および情報処理方法、並びにプログラ
ムに関する。特に、同一バス上に接続されたＩＥＥＥ１
３９４対応機器を一斉に電源オンする制御を実行可能と
する情報処理装置、情報処理システム、および情報処理
方法、並びにプログラムに関する。

【０００２】

【従来の技術】近年、デジタルデータインターフェイス
として、ＩＥＥＥ(Institute of Electrical Engineer
s)１３９４データインターフェイスが多くの分野で使用
されてきている。ＩＥＥＥ１３９４データインターフェ
イスは、例えばＳＣＳＩなどよりもデータ転送レートが
高速であり、所要のデータサイズを周期的に送受信する
ことが保証されるアイソクロナス（Ｉｓｏｃｈｒｏｎｏ
ｕｓ）通信が可能である。このため、ＩＥＥＥ１３９４
データインターフェイスは、ＡＶ(Audio/Video)などの
ストリームデータをリアルタイムで転送するのに有利と
なる。

【０００３】ＩＥＥＥ１３９４によるデータ伝送方式に
は、上述のアイソクロナス（Ｉｓｏｃｈｒｏｎｏｕｓ）
通信方式と、非同期で通信するアシンクロナス（Ａｓｙ
ｎｃｈｒｏｎｏｕｓ）通信方式が存在する。一般に、ア
イソクロナス（Ｉｓｏｃｈｒｏｎｏｕｓ）通信方式はデ
ータの送受信に用いられ、アシンクロナス（Ａｓｙｎｃ
ｈｒｏｎｏｕｓ）通信方式は各種制御コマンドの送受信
に用いられる。１本のケーブルを使用して、これら２種
類の通信方式によって送受信を行うことができる。

【０００４】各種デジタルＡＶ機器やパーソナルコンピ
ュータ装置等の電子機器を、ＩＥＥＥ(Institute of El
ectrical Engineers)１３９４等のデジタルデータイン
ターフェイス規格に従ったデータバスを介して相互に接
続することで、機器間でデータを送受信できるようにし
たデータ伝送システムが構築される。

【０００５】このようなＡＶシステムでは、いわゆるリ
モート制御も可能となる。例えば、データバスを介して
ディスク記録再生装置とパーソナルコンピュータが接続
されると、ディスク記録再生装置に対する記録再生、更
には記録ソースの編集などに関する操作をパーソナルコ
ンピュータ装置側での操作によって行うことも可能とな
る。

【０００６】図１は、ＴＶ１０１、ＶＴＲ１，１０３、
ＶＴＲ２，１０４、およびパーソナルコンピュータ（Ｐ
Ｃ：Personal Computer)１０２を、ＩＥＥＥ１３９４シ
リアルバス１０５を介して接続した接続例を示してい
る。ＴＶ１０１、ＶＴＲ１，１０３、ＶＴＲ２，１０４
のＩＥＥＥ１３９４対応機器各々は、ＩＥＥＥ１３９４
シリアルバス１０５との間のインタフェースとして送受
信部を保持している。ＴＶ１０１、ＶＴＲ１，１０３、
ＶＴＲ２，１０４は、例えば、パーソナルコンピュータ
（ＰＣ）１０２から、ＩＥＥＥ１３９４シリアルバス１
０５を介して伝送されてくるコマンドに対応して、各機
器に応じた処理（例えば、画像出力、再生、記録など）
を実行する。

【０００７】パーソナルコンピュータ（ＰＣ）１０２
は、ＩＥＥＥ１３９４シリアルバス１０５を介して、Ｔ
Ｖ１０１、ＶＴＲ１，１０３、ＶＴＲ２，１０４の各々
と通信することができ、さらに、ＴＶ１０１、ＶＴＲ
１，１０３、ＶＴＲ２，１０４の各々のコントローラと
して、所定のコマンドをＴＶ１０１、ＶＴＲ１，１０
３、ＶＴＲ２，１０４の各々に出力することができる。

【０００８】ＩＥＥＥ１３９４対応機器であるＴＶ１０
１、ＶＴＲ１，１０３、ＶＴＲ２，１０４各々の内部構
成について図２を用いて説明する。図２は、ＩＥＥＥ１
３９４対応機器としてのＶＴＲの構成例を示している。
送受信部２０１の内部には、ＰＨＹ−ＩＣ２０３、ＬＩ
ＮＫ−ＩＣ２０４、ＩＥＥＥ１３９４制御マイコン２０
５を有する。ＰＨＹ−ＩＣ２０３は、ＩＥＥＥ１３９４
規格のプロトコルに従って、ＩＥＥＥ１３９４端子２０
２を介してＩＥＥＥシリアルバス２１０との間の通信を
制御し、ＩＥＥＥ１３９４シリアルバス２１０から供給
されるデジタルビデオデータやデジタルオーディオデー
タがパケット化されたアイソクロナスパケット、または
制御信号がパケット化されたアシンクロナスパケットを
ＬＩＮＫ−ＩＣ２０４に供給する。ＰＨＹ−ＩＣ２０３
はまた、ＬＩＮＫ−ＩＣ２０４から供給されるアイソク
ロナスパケットやアシンクロナスパケットを、ＩＥＥＥ
１３９４シリアルバス２１０に出力する。

【０００９】ＬＩＮＫ−ＩＣ２０４は、ＰＨＹ−ＩＣ２
０３から供給されるアシンクロナスパケットを、ＩＥＥ
Ｅ１３９４制御マイコン２０５が解読できるデジタル信
号（コマンド）に変換し、ＩＥＥＥ１３９４制御マイコ
ン２０５に供給したり、ＩＥＥＥ１３９４制御マイコン
２０５から供給されるデジタル信号をアシンクロナスパ
ケットに変換し、ＰＨＹ−ＩＣ２０３に供給する。ＬＩ
ＮＫ−ＩＣ２０４はまた、ＰＨＹ−ＩＣ２０３から供給
されるアイソクロナスパケットをデジタル信号に変換し
たり、機器から入力される主データ（例えば、デジタル
ビデオデータ、デジタルオーディオデータ）を、アイソ
クロナスパケットに変換し、ＰＨＹ−ＩＣ２０３に供給
する。

【００１０】ＩＥＥＥ１３９４制御マイコン２０５は、
ＬＩＮＫ−ＩＣ２０４から供給されたコマンドをＶＴＲ
制御マイコン２０６に転送するとともに、そのコマンド
に対応するレスポンスを生成し、ＬＩＮＫ−ＩＣ２０４
に出力する。

【００１１】ＶＴＲ制御マイコン２０６は、ＩＥＥＥ１
３９４制御マイコン２０５から供給されたコマンドに対
応して、ＶＴＲ内部の回路（図示せず）を制御し、各種
の処理を実行させる。このように構成されるＩＥＥＥ１
３９４対応機器としてのＶＴＲは、ＩＥＥＥ１３９４シ
リアルバス２１０を介して、各接続機器と通信すること
ができる。

【００１２】例えばＶＴＲに所定の機能を実行させると
き、パーソナルコンピュータ（ＰＣ）は、その機能の実
行を指令する、例えば、再生、記録、巻戻しなどのＡＶ
／Ｃコマンド（以下、これらをまとめてＡＶ／Ｃコマン
ドと称する）を、ＩＥＥＥ１３９４シリアルバスを介し
てＶＴＲに伝送する。

【００１３】ＶＴＲは、ＡＶ／Ｃコマンドを受信する
と、それに対応した処理を実行するとともに、所定のレ
スポンスをＡＶ／Ｃコマンドの送信元である、パーソナ
ルコンピュータ（ＰＣ）に出力する。ＩＥＥＥ１３９４
バスに接続された機器間では、各種コマンドが送受信さ
れ、各機器においてコマンドに応じた処理が実行され
る。

【００１４】

【発明が解決しようとする課題】上述のコマンドに基づ
く処理は、バス接続された機器が電源オン状態であれば
有効に処理されるが、電源オン状態にない機器の場合に
は電源をオンとする処理が必要となる。現状の１３９４
対応機器では、各機器の電源がオフ状態にあるとき、機
器を電源オンの状態に移行させるためには、例えば上述
のＡＶ／Ｃコマンドを用いて実行することが可能であ
る。しかし、ＡＶ／Ｃコマンドをバス接続機器に有効に
受信させるためには、機器自体の電源はオフでも、機器
内の送受信部の各素子、すなわち、図２に示すＰＨＹ−
ＩＣ２０３、ＬＩＮＫ−ＩＣ２０４、ＩＥＥＥ１３９４
制御マイコン２０５の各々は動作可能状態であることが
必要となる。すなわちこれらの各素子には電源が入力さ
れていることが必要となる。

【００１５】また、ＩＥＥＥ１３９４制御マイコンは、
例えば割込み待ちのパワーセーブ状態にある場合など
に、ＰＨＹ−ＩＣ、ＬＩＮＫ−ＩＣに電源を供給状態と
し、ＰＨＹパケットと呼ばれる特殊パケットを転送する
ことで制御マイコンのパワーセーブ状態から動作状態へ
の移行処理が可能であるが、このためにはパケット転送
を機器に対して実行することが必要となる。従って、例
えばＩＥＥＥ１３９４バスに接続された機器全体に対し
て一斉に電源オン要求を実行する場合には、全ての機器
においてこれらの処理を実行させなくてはならず、効率
的ではない。

【００１６】また、新たな機器接続時には、ＰＨＹ−Ｉ
Ｃがケーブル接続に関する通知をポート出力シ、この通
知をトリガとして聞きの電源をオンする処理も可能であ
るが、この処理は新たな機器接続時に限られた処理であ
り、バス接続状態にある機器に対しては適用できない。

【００１７】本発明は、上述の問題点に鑑みてなされた
ものであり、ＩＥＥＥ１３９４バスに接続されたすべて
のＩＥＥＥ１３９３対応機器について、特殊コマンドを
発することなく、バス接続機器の電源を一斉にオンさせ
る処理を実行可能とする情報処理装置、情報処理システ
ム、および情報処理方法、並びにプログラムを提供する
ことを目的とする。

【００１８】

【課題を解決するための手段】本発明の第１の側面は、
他の情報処理装置とバスを介して接続され、バスを介す
るデータ転送を実行する情報処理装置であり、バス接続
された機器の接続構成情報取得処理として実行されるバ
スリセット期間内に実行されるバスリセットフェーズの
継続時間を計測し、予め設定された閾値時間を超えるバ
スリセットフェーズが継続しているか否かを判別する状
態判別手段と、前記状態判別手段において、予め設定さ
れた閾値時間を超えるバスリセットフェーズが継続して
いる場合に、情報処理装置の電源をオンとする電源オン
要求を出力するデータ処理手段を有することを特徴とす
る情報処理装置にある。

【００１９】さらに、本発明の情報処理装置の一実施態
様において、前記データ処理手段は、ＩＥＥＥ１３９４
対応機器におけるＰＨＹ−ＩＣとして構成され、該ＰＨ
Ｙ−ＩＣは、前記電源オン要求を、情報処理装置内のＩ
ＥＥＥ１３９４制御マイコンに対して出力する構成であ
ることを特徴とする。

【００２０】さらに、本発明の情報処理装置の一実施態
様において、前記閾値時間は、バスリセットフェーズ実
行期間として規定された１６７μｓｅｃを超える値とし
て設定されていることを特徴とする。

【００２１】さらに、本発明の情報処理装置の一実施態
様において、前記データ処理手段は、ＩＥＥＥ１３９４
対応機器におけるＰＨＹ−ＩＣとして構成され、該ＰＨ
Ｙ−ＩＣは、ＩＥＥＥ１３９４制御マイコンに対して、
ＩＥＥＥ１３９４制御マイコンが割込み検出可能なパル
ス幅を有するパルスを前記電源オン要求として出力する
構成であることを特徴とする。

【００２２】さらに、本発明の第２の側面は、複数の情
報処理装置をバスを介して接続され、バスを介するデー
タ転送を実行する情報処理システムであり、バス接続さ
れた複数の情報処理装置の各々が、バス接続された機器
の接続構成情報取得処理として実行されるバスリセット
期間内に実行されるバスリセットフェーズの継続時間を
計測し、予め設定された閾値時間を超えるバスリセット
フェーズが継続しているか否かを判別する状態判別手段
と、前記状態判別手段において、予め設定された閾値時
間を超えるバスリセットフェーズが継続している場合
に、情報処理装置の電源をオンとする電源オン要求を出
力するデータ処理手段とを有し、閾値時間を超えるバス
リセットフェーズの継続処理により、バス接続された複
数の情報処理装置全ての電源を一斉にオンとする制御を
実行する構成を有することを特徴とする情報処理システ
ムにある。

【００２３】さらに、本発明の情報処理システムの一実
施態様において、前記データ処理手段は、ＩＥＥＥ１３
９４対応機器におけるＰＨＹ−ＩＣとして構成され、該
ＰＨＹ−ＩＣは、前記電源オン要求を、情報処理装置内
のＩＥＥＥ１３９４制御マイコンに対して出力する構成
であることを特徴とする。

【００２４】さらに、本発明の情報処理システムの一実
施態様において、前記閾値時間は、バスリセットフェー
ズ実行期間として規定された１６７μｓｅｃを超える値
として設定されていることを特徴とする。

【００２５】さらに、本発明の情報処理システムの一実
施態様において、前記データ処理手段は、ＩＥＥＥ１３
９４対応機器におけるＰＨＹ−ＩＣとして構成され、該
ＰＨＹ−ＩＣは、ＩＥＥＥ１３９４制御マイコンに対し
て、ＩＥＥＥ１３９４制御マイコンが割込み検出可能な
パルス幅を有するパルスを前記電源オン要求として出力
する構成であることを特徴とする。

【００２６】さらに、本発明の第３の側面は、他の情報
処理装置とバスを介して接続され、バスを介するデータ
転送を実行する情報処理装置における情報処理方法であ
り、バス接続された機器の接続構成情報取得処理として
実行されるバスリセット期間内に実行されるバスリセッ
トフェーズの継続時間を計測し、予め設定された閾値時
間を超えるバスリセットフェーズが継続しているか否か
を判別する状態判別ステップと、前記状態判別ステップ
において、予め設定された閾値時間を超えるバスリセッ
トフェーズが継続している場合に、情報処理装置の電源
をオンとする電源オン要求を出力する電源オン要求出力
ステップと、を有することを特徴とする情報処理方法に
ある。

【００２７】さらに、本発明の情報処理方法の一実施態
様において、前記情報処理装置は、ＩＥＥＥ１３９４対
応機器であり、前記電源オン要求出力ステップは、情報
処理装置内のＰＨＹ−ＩＣが、情報処理装置内のＩＥＥ
Ｅ１３９４制御マイコンに対して電源オン要求を出力す
るステップであることを特徴とする。

【００２８】さらに、本発明の情報処理方法の一実施態
様において、前記閾値時間は、バスリセットフェーズ実
行期間として規定された１６７μｓｅｃを超える値とし
て設定されていることを特徴とする。

【００２９】さらに、本発明の情報処理方法の一実施態
様において、前記情報処理装置は、ＩＥＥＥ１３９４対
応機器であり、前記電源オン要求出力ステップは、情報
処理装置内のＰＨＹ−ＩＣが、情報処理装置内のＩＥＥ
Ｅ１３９４制御マイコンに対して、ＩＥＥＥ１３９４制
御マイコンが割込み検出可能なパルス幅を有するパルス
を前記電源オン要求として出力するステップであること
を特徴とする。

【００３０】さらに、本発明の第４の側面は、他の情報
処理装置とバスを介して接続され、バスを介するデータ
転送を実行する情報処理装置における情報処理をコンピ
ュータ・システム上で実行せしめるプログラムであっ
て、バス接続された機器の接続構成情報取得処理として
実行されるバスリセット期間内に実行されるバスリセッ
トフェーズの継続時間を計測し、予め設定された閾値時
間を超えるバスリセットフェーズが継続しているか否か
を判別する状態判別ステップと、前記状態判別ステップ
において、予め設定された閾値時間を超えるバスリセッ
トフェーズが継続している場合に、情報処理装置の電源
をオンとする電源オン要求を出力する電源オン要求出力
ステップと、を有することを特徴とするプログラムにあ
る。

【００３１】なお、本発明のプログラムは、例えば、様
々なプログラム・コードを実行可能な汎用コンピュータ
・システムに対して、コンピュータ可読な形式で提供す
る媒体、例えば、ＣＤやＦＤ、ＭＯなどの記憶媒体に格
納されて提供可能であり、またネットワークなどの伝送
媒体などによっても提供可能なプログラムである。

【００３２】このようなプログラムは、プロセッサ制御
の下でプログラムの読み取りに基づき、システムの有す
る各種機能の実行を規程するとともに、システム上の協
働的作用を発揮するものであり、本発明の他の側面と同
様の作用効果を得ることができるものである。

【００３３】本発明のさらに他の目的、特徴や利点は、
後述する本発明の実施例や添付する図面に基づくより詳
細な説明によって明らかになるであろう。なお、本明細
書においてシステムとは、複数の装置の論理的集合構成
であり、各構成の装置が同一筐体内にあるものには限ら
ない。

【００３４】

【発明の実施の形態】本発明の実施例について、以下、
図面を参照しながら説明する。ＩＥＥＥ１３９４データ
インターフェイスフォーマットに従ったデータバスによ
り相互接続される機器には、例えば画像記録再生装置、
音声記録再生装置等がある。これらは具体的には、ＶＴ
Ｒ、ＭＤレコーダ／プレーヤ、ＴＶ等である。これらの
機器をコントロール（リモート制御）するパーソナルコ
ンピュータ（ＰＣ）がＩＥＥＥ１３９４バスに接続可能
とされ、パーソナルコンピュータにより、接続機器に対
する各種制御が実行される。

【００３５】本発明の情報処理装置としてのＩＥＥＥ１
３９４対応機器の構成について図３を用いて説明する。

【００３６】送受信部３０１の内部には、データ処理手
段としてＰＨＹ−ＩＣ３０３、ＬＩＮＫ−ＩＣ３０４、
ＩＥＥＥ１３９４制御マイコン３０５を有する。

【００３７】ＰＨＹ−ＩＣ３０３は、物理層の電気的イ
ンタフェースを受け持ち、ＬＩＮＫ−ＩＣ３０４からの
パラレルデータをシリアル変換し、ＩＥＥＥ１３９４規
格の電気信号を発生し、逆にＩＥＥＥ１３９４規格信号
をシリアルデータに戻しパラレルデータとしてＬＩＮＫ
−ＩＣ３０４に送信する。また、ＰＨＹ−ＩＣ３０３
は、バス（ケーブル）の状態認識、バスの初期化、アー
ビトレーション処理などを実行する。すなわち、ＰＨＹ
−ＩＣ３０３は、ＩＥＥＥ１３９４規格のプロトコルに
従って、ＩＥＥＥ１３９４端子３０２を介してＩＥＥＥ
シリアルバス３１０との間の通信を制御し、ＩＥＥＥ１
３９４シリアルバス３１０から供給されるデジタルビデ
オデータやデジタルオーディオデータがパケット化され
たアイソクロナスパケット、または制御信号がパケット
化されたアシンクロナスパケットをＬＩＮＫ−ＩＣ３０
４に供給する。ＰＨＹ−ＩＣ３０３はまた、ＬＩＮＫ−
ＩＣ３０４から供給されるアイソクロナスパケットやア
シンクロナスパケットを、ＩＥＥＥ１３９４シリアルバ
ス３１０に出力する。

【００３８】ＬＩＮＫ−ＩＣ３０４は、データリンク層
を受け持ち、送信データパケットのＰＨＹ−ＩＣ３０３
への送出、ＰＨＹ−ＩＣ３０３受信パケットのトランザ
クション／アプリケーション層への送出を実行する。す
なわち、ＰＨＹ−ＩＣ３０３から供給されるアシンクロ
ナスパケットを、ＩＥＥＥ１３９４制御マイコン３０５
が解読できるデジタル信号（コマンド）に変換し、ＩＥ
ＥＥ１３９４制御マイコン３０５に供給したり、ＩＥＥ
Ｅ１３９４制御マイコン３０５から供給されるデジタル
信号をアシンクロナスパケットに変換し、ＰＨＹ−ＩＣ
３０３に供給する。ＬＩＮＫ−ＩＣ３０４はまた、ＰＨ
Ｙ−ＩＣ３０３から供給されるアイソクロナスパケット
をデジタル信号に変換したり、機器から入力される主デ
ータ（例えば、デジタルビデオデータ、デジタルオーデ
ィオデータ）を、アイソクロナスパケットに変換し、Ｐ
ＨＹ−ＩＣ３０３に供給する。

【００３９】ＩＥＥＥ１３９４制御マイコン３０５は、
ＬＩＮＫ−ＩＣ３０４から供給されたコマンドを機器制
御マイコン３０６に転送するとともに、そのコマンドに
対応するレスポンスを生成し、ＬＩＮＫ−ＩＣ３０４に
出力する。

【００４０】機器制御マイコン３０６は、ＩＥＥＥ１３
９４制御マイコン３０５から供給されたコマンドに対応
して、機器内部の回路（図示せず）を制御し、各種の処
理を実行させる。

【００４１】以上のように構成される１３９４対応機器
は、ＩＥＥＥ１３９４シリアルバス３１０を介して、他
の各接続機器とデータ送受信、通信を実行することがで
きる。

【００４２】例えばＩＥＥＥ１３９４対応機器としての
ＶＴＲに所定の機能を実行させるとき、ＩＥＥＥ１３９
４バスに接続されたパーソナルコンピュータ（ＰＣ）
は、その機能の実行を指令する、例えば、再生、記録、
巻戻しなどのＡＶ／Ｃコマンド（以下、これらをまとめ
てＡＶ／Ｃコマンドと称する）を、ＩＥＥＥ１３９４シ
リアルバスを介してＶＴＲに伝送する。

【００４３】ＶＴＲは、ＡＶ／Ｃコマンドを受信する
と、それに対応した処理を実行するとともに、所定のレ
スポンスをＡＶ／Ｃコマンドの送信元である、パーソナ
ルコンピュータ（ＰＣ）に出力する。

【００４４】図４は、ＩＥＥＥ１３９４バスとして実際
に用いられるケーブルの構造例を示している。この図に
おいては、コネクタ４００Ａと４００Ｂがケーブル４０
１を介して接続されていると共に、ここでは、コネクタ
４００Ａと４００Ｂのピン端子として、ピン番号１〜６
の６ピンが使用される場合を示している。コネクタ４０
０Ａ，４００Ｂに設けられる各ピン端子については、ピ
ン番号１は電源（ＶＰ）、ピン番号２はグランド（Ｖ
Ｇ）、ピン番号３はＴＰＢ１、ピン番号４はＴＰＢ２、
ピン番号５はＴＰＡ１、ピン番号５はＴＰＡ２とされて
いる。そして、コネクタ４００Ａ−４００Ｂ間の各ピン
の接続形態は、以下の通りである。

【００４５】コネクタ４００Ａ−コネクタ４００Ｂピン番号１（ＶＰ）−ピン番号１（ＶＰ）ピン番号２（ＶＧ）−ピン番号２（ＶＧ）ピン番号３（ＴＰＢ１）−ピン番号５（ＴＰＡ１）ピン番号４（ＴＰＢ２）−ピン番号６（ＴＰＡ２）ピン番号５（ＴＰＡ１）−ピン番号３（ＴＰＢ１）ピン番号６（ＴＰＡ２）−ピン番号４（ＴＰＢ２）

【００４６】上記ピン接続の組のうち、ピン番号３（ＴＰＢ１）−ピン番号５（ＴＰＡ１）ピン番号４（ＴＰＢ２）−ピン番号６（ＴＰＡ２）の２本のツイスト線の組により、差動で信号を相互伝送
する信号線４０１Ａを形成し、ピン番号５（ＴＰＡ１）−ピン番号３（ＴＰＢ１）ピン番号６（ＴＰＡ２）−ピン番号４（ＴＰＢ２）の２本のツイスト線の組により、差動で信号を相互伝送
する信号線４０１Ｂを形成している。

【００４７】上記２組の信号線４０１Ａ及び信号線４０
１Ｂにより伝送される信号は、図５（ａ）に示すデータ
信号（Ｄａｔａ）と、図５（ｂ）に示すストローブ信号
（Ｓｔｒｏｂｅ）である。図５（ａ）に示すデータ信号
は、信号線４０１Ａ又は信号線４０１Ｂの一方を使用し
てＴＰＢ１，２から出力され、ＴＰＡ１，２に入力され
る。また、図５（ｂ）に示すストローブ信号は、データ
信号と、このデータ信号に同期する伝送クロックとにつ
いて所定の論理演算を行うことによって得られる信号で
あり、実際の伝送クロックよりは低い周波数を有する。
このストローブ信号は、信号線４０１Ａ又は信号線４０
１Ｂのうち、データ信号伝送に使用していない他方の信
号線を使用して、ＴＰＡ１，２から出力され、ＴＰＢ
１，２に入力される。

【００４８】例えば、図５（ａ），図５（ｂ）に示すデ
ータ信号及びストローブ信号が、或るＩＥＥＥ１３９４
対応の機器に対して入力されたとすると、この機器にお
いては、入力されたデータ信号とストローブ信号とにつ
いて所定の論理演算を行って、図５（ｃ）に示すような
伝送クロック（Ｃｌｏｃｋ）を生成し、所要の入力デー
タ信号処理に利用する。ＩＥＥＥ１３９４フォーマット
では、このようなハードウェア的データ伝送形態を採る
ことで、高速な周期の伝送クロックをケーブルによって
機器間で伝送する必要をなくし、信号伝送の信頼性を高
めるようにしている。なお、上記説明では６ピンの仕様
について説明したが、ＩＥＥＥ１３９４フォーマットで
は電源（ＶＰ）とグランド（ＶＧ）を省略して、２組の
ツイスト線である信号線４０１Ａ及び信号線４０１Ｂの
みからなる４ピンの仕様も存在する。例えば、本実施の
形態のＭＤレコーダ／プレーヤ１では、実際には、この
４ピン仕様のケーブルを用いることで、ユーザにとって
より簡易なシステムを提供できるように配慮している。

【００４９】ＩＥＥＥ１３９４の信号は、ＴＰＡとＴＰ
Ｂの組み合わせて行われる。イニシャライズ、アービト
レーション、アイドルでは、アナログ的通信を行い、デ
ータパケット通信ではクロックを生成し、デジタル通信
を実行する。ＴＰＡ、ＴＰＢの２本の信号線は１，０，
Ｚ（ハイインピーダンス）の３値を取る。イニシャライ
ズ、アービトレーション、アイドルではＴＰＡとＴＰＢ
の組合わせにより通信の内容が決まる。

【００５０】本発明のＩＥＥＥ１３９４対応機器として
の情報処理装置の構成においては、図３に示すように、
ＰＨＹ−ＩＣ３０３に状態判別部３２１、出力部３２２
を有する。状態判別部３２１は、バスリセット期間の各
フェーズを判別し、判別に基づいて出力部３２２を介し
て１３９４制御マイコン３０５に対して電源オン要求を
実行する。制御マイコン３０５は、ＰＨＹ−ＩＣ３０３
からの電源オン要求に従って、電源オンを受領すること
により、例えば低消費電力モード（パワーセーブ）から
電源オン状態へ遷移する。

【００５１】ＰＨＹ−ＩＣ３０３内の状態判別部３２１
におけるバスリセット期間の各フェーズの判別処理につ
いて図６以下を参照して説明する。

【００５２】ＩＥＥＥ１３９４バスに新たなノードが参
加したり、あるいはバスから取り外されたりするトポロ
ジー（機器接続関係）の変化が発生すると、バスリセッ
トシグナルがバス上のすべてのノード（接続機器）に伝
えられ、トポロジー情報がクリアされる。すなわち、初
期化される。初期化の後、新たなトポロジーに基づいて
機器間でデータ転送を実行するためには新たな機器接続
関係情報を取得することが必要となる。この情報取得期
間がバスリセット期間に相当する。

【００５３】バスリセット期間は、図６（ａ）に示すよ
うに、３００〜６００μＳｅｃに実行される。バスリセ
ット期間には、各接続機器にリセット通知を実行するフ
ェーズとしてのバスリセットフェーズ、新たな機器間の
ツリーを構築するツリーＩＤフェーズ、さらに、各接続
機器にＩＤを割り当てるセルフＩＤフェーズがある。こ
れらの各フェーズに割り当てられる処理時間は予め規定
されており、例えばバスリセットフェーズには１６７μ
Ｓｅｃが割り当てられている。

【００５４】各フェーズにおける処理について、図７、
図８、図９を参照して説明する。図７は、ＩＥＥＥ１３
９４バスに接続された機器によって構成される情報処理
システムのバス接続構成例を模式的に示している。この
図では、機器Ａ，Ｂ，Ｃ，Ｄ，Ｅの５台の機器（Ｎｏｄ
ｅ）がＩＥＥＥ１３９４バスによって相互通信可能に接
続されている。

【００５５】ＩＥＥＥ１３９４インターフェイスでは、
機器Ａ，Ｂ，ＣのようにしてＩＥＥＥ１３９４バスによ
り直列的に接続するいわゆるディージチェーン接続が可
能であり、また、機器Ａと、機器Ｂ，Ｄ，Ｅ間の接続形
態に示すように、ある機器と複数機器とを並列的に接続
するブランチ接続も可能である。システム全体として
は、このブランチ接続と上記ディージチェーン接続とを
併用して最大６３台の機器（Ｎｏｄｅ）が接続可能であ
る。但し、ディージチェーン接続は、最大で１６台（１
６ポップ）までが接続可能である。また、ＳＣＳＩで必
要とされるターミネータはＩＥＥＥ１３９４インターフ
ェイスでは不要である。そしてＩＥＥＥ１３９４インタ
ーフェイスでは、上記のようにしてディージチェーン接
続又はブランチ接続により接続された機器間で相互通信
を行うことが可能とされている。つまり、図７の構成を
持つ情報処理システムの場合であれば、機器Ａ，Ｂ，
Ｃ，Ｄ，Ｅ間の任意の複数機器間での相互通信が可能と
される。

【００５６】ＩＥＥＥ１３９４バスにより複数の機器接
続を行ったシステムでは、機器ごとに割与えられるＮｏ
ｄｅＩＤを設定する処理が必要となる。この処理を、図
８、図９を用いて説明する。

【００５７】図８、図９は、バスリセット期間における
処理、すなわち、各接続機器にリセット通知を実行する
フェーズとしてのバスリセットフェーズ、新たな機器間
のツリーを構築するツリーＩＤフェーズ、さらに、各接
続機器にＩＤを割り当てるセルフＩＤフェーズ、その後
のバス使用権の調整処理としてのアービシレーション処
理を説明する図である。

【００５８】ケーブルの抜き差し、システムにおける或
る機器の電源のオン／オフ、ＰＨＹ(Physical Layer Pr
otocol)での自発発生処理等が有った場合、ＩＥＥＥ１
３９４システム内においてはバスリセットを実行する。
各接続機器にリセット通知を実行するフェーズとしての
バスリセットフェーズでは、各接続機器は、一定時間他
の接続機器のポートに対してバスリセット信号を送信す
る。バスリセット信号を受信した機器はさらに接続機器
がある場合は順次バスリセット信号を送信する。この結
果、各機器（ノード）は、図８（１）に示すように、２
つ以上の接続機器（ノード）を有するブランチである
か、１つだけ接続機器（ノード）を有するリーフである
か、あるいは図には示していないが接続のない単体であ
るかの状態を認識する。

【００５９】次に、ツリーＩＤフェーズでは、ツリー構
造の解析を実行し、全ての接続ポートのルートノードへ
の方向付けを決定し、ルートノードの設定処理を実行す
る。各機器（ノード）の有する他の機器（ノード）への
接続ポートがルート側に接続されている場合は、ペアレ
ント（ｐarent）、ルートの反対方向に接続されている
場合はチャイルド（child）またはオフ(off)のセベル付
けがなされる。このラベル付けは図８（２）に示すよう
に各ノードのポート間におけるペアレント通知（Parent
Notify）、およびチャイルド通知（Child Ｎｏｔｉｆ
ｙ）の送受信によって実行される。図８（２）に示すよ
うに通知を行うことで隣接する機器端子間で親子関係が
定義される。つまり、ＩＥＥＥ１３９４システム内にお
ける機器間のＴｒｅｅ構造を構築する。そして、このツ
リー構造の構築結果に従って、ルートとしての機器が定
義される。ルートとは、全ての端子が子(Ｃｈ；Child)
として定義された機器であり、図８（２）の場合であれ
ば、ノードＢがルートとして定義される。

【００６０】このようにしてＩＥＥＥ１３９４システム
内のツリー構造及びルートが定義されると、次に、各機
器（ノード）の識別子としてのＩＤを各機器に設定する
セルフＩＤフェーズに移行する。各機器（ノード）は、
各ノードのＩＤを設定するカウンタであるセルフＩＤカ
ウンタを持ち、この初期時点ですべてのノードのセルフ
ＩＤカウンタは０に設定されている。

【００６１】セルフＩＤフェーズでは、ルートからま
ず、最小ポート番号の接続ノードに対してセルフＩＤ設
定を促す送信許可信号（Ｇrant）を送信し、他のポート
には、受信状態となるように受信待機信号（Data Prefi
x）を送信する。送信許可信号（Ｇrant）を受信したノ
ードは、同様の処理、すなわち最小ポート番号の接続ノ
ードに対してセルフＩＤ設定を促す送信許可信号（Ｇra
nt）を送信し、他のポートには、受信状態となるように
受信待機信号（Data Prefix）を送信する。この処理に
より、チャイルドポートを持たない末端のノードにおい
て最初のＩＤ(ＩＤｃｏｕｎｔ＝０)が設定され、これを
Ｓｅｌｆ−ＩＤパケットとして全ノードに送信する。こ
れらの処理の途中経過を示しているのが図９（３）であ
る。

【００６２】各ノードでは、Ｓｅｌｆ−ＩＤパケットを
受信すると、自己のセルフＩＤカウンタを１増加させ
る。ルートがＳｅｌｆ−ＩＤパケットに基づいて、順次
承認（grant）を行っていくことにより、ＩＥＥＥ１３
９４システム内における各機器のアドレス、つまりＮｏ
ｄｅ−ＩＤが決定される。これらの処理により、図９
（４）のように各ノードに対してＩＤ＃０〜＃３が設定
される。

【００６３】このようにバスリセット期間においては、
各接続機器にリセット通知を実行するフェーズとしての
バスリセットフェーズ、新たな機器間のツリーを構築す
るツリーＩＤフェーズ、さらに、各接続機器にＩＤを割
り当てるセルフＩＤフェーズにおいて、それぞれの処理
が実行されることになる。

【００６４】図６に戻り、本発明の情報処理装置におけ
る処理について説明する。図６（ａ）に示すようにバス
リセット期間は３００〜６００μＳｅｃの間に実行さ
れ、その中の最初に実行されるフェーズであるバスリセ
ットフェーズは、１６７μＳｅｃ間に実行されることに
規定されている。すなわち各ノードは自己の接続ノード
に対してリセット通知処理を１６７μＳｅｃ実行する。

【００６５】バスリセット通知は、各機器（ノード）の
ＰＨＹ部（ＰＨＹ−ＩＣ）３０３（図３参照）において
受信され、下位の接続ノードがある場合には下位のノー
ドに対してリセット通知処理を実行する。

【００６６】本発明の情報処理装置（ＩＥＥＥ１３９４
対応機器）では、ＰＨＹ部（ＰＨＹ−ＩＣ）３０３の状
態判別部３２１がバスリセットフェーズの継続時間を計
測する。状態判別部３２１はタイマを有し、バスリセッ
トフェーズの継続時間が、予め定められた時間、例えば
１ｍｓｅｃ、あるいは５ｍｓｅｃを超えて継続している
と判定された場合には、機器に対する電源オン要求であ
ると判定し、出力部３２２を介して１３９４制御マイコ
ンに対して電源オン要求を出力する。

【００６７】ＩＥＥＥ１３９４は、半２重双方向通信で
あり、データ送信を行なうためにバスの使用権を獲得す
るアービトレーションを行なう。前述したようにアービ
トレーションは１，０，Ｚの３値の組合わせによりＴＰ
Ａ，ＴＰＢを双方向に駆動して通信を行なう。ＰＨＹ部
（ＰＨＹ−ＩＣ）３０３の状態判別部３２１は、ＴＰ
Ａ，ＴＰＢの組合わせにより、各フェーズを識別するこ
とができる。図１０にＴＰＡ，ＴＰＢの組合わせとＩＥ
ＥＥ１３９４バスのステートとの対応表を示す。前述し
たバスリセット期間に実行される各フェーズ、例えばペ
アレント通知（Parent Notify）、およびチャイルド通
知（Child Notify）、送信許可信号（Ｇrant）等の各デ
ータ通信状態に応じてＴＰＡ，ＴＰＢの組合わせが変更
される。バスリセットは、ＴＰＡ，ＴＰＢの組合わせが
１，１であり、情報処理装置（ＩＥＥＥ１３９４対応機
器）のＰＨＹ部（ＰＨＹ−ＩＣ）３０３における状態判
別部３２１は、ＴＰＡ，ＴＰＢの組合わせが１，１の状
態が例えば１ｍｓｅｃ、あるいは５ｍｓｅｃを超えて継
続していると判定された場合には、機器に対する電源オ
ン要求であると判定し、出力部３２２を介して１３９４
制御マイコンに対して電源オン要求を出力する。

【００６８】例えば、図６（ｂ）に示すように、バスリ
セットフェーズの継続時間が、５ｍｓｅｃ継続したこと
を条件として、ＰＨＹ部（ＰＨＹ−ＩＣ）３０３の状態
判別部３２１が機器に対する電源オン要求であると判定
し、出力部３２２を介して１３９４制御マイコン３０５
に対して電源オン要求を出力する。出力部３２２から１
３９４制御マイコン３０５に対する電源オン要求は、例
えば、１３９４制御マイコン３０５が割込み検出可能な
パルス幅を有するパルスの出力によって実行される。

【００６９】１３９４制御マイコン３０５は、ＰＨＹ部
（ＰＨＹ−ＩＣ）３０３からの電源オン要求を受信する
と電源オン状態に遷移する。１３９４制御マイコン３０
５は、ＰＨＹ部（ＰＨＹ−ＩＣ）３０３からの電源オン
要求の検出が可能な例えば低消費電力状態に維持され、
この低消費電力状態から電源オン状態に遷移する。さら
に、１３９４制御マイコン３０５は、ＬＩＮＫ部（ＬＩ
ＮＫ−ＩＣ）３０４、機器制御マイコン３０６など、機
器全体を動作可能状態とするため各素子に対して電源オ
ン状態へと遷移させる制御を実行する。

【００７０】このように、バスリセットフェーズの継続
時間に基づいて機器の電源オン処理を実行する構成とす
ることにより、ＩＥＥＥ１３９４バスに接続されたすべ
てのＩＥＥＥ１３９４対応機器を一斉に電源オンさせる
処理が可能となる。バスリセット処理は、ＩＥＥＥ１３
９４バスに接続された機器（ノード）に対して一斉に実
行されるものであり、このバスリセットの最初のフェー
ズであるバスリセットフェーズを規定時間１６７μｓｅ
ｃより長く継続させ、規定時間より長い時間バスリセッ
トフェーズが継続していることを各接続機器（ノード）
のＰＨＹ部（ＰＨＹ−ＩＣ）３０３の状態判別部３２１
が判別し、電源オン要求であると判定して出力部３２２
を介して１３９４制御マイコン３０５に対して電源オン
要求を出力することで、全ての接続機器（ノード）を一
斉に電源オンとすることが可能となる。

【００７１】なお、上述の例では、ＰＨＹ部（ＰＨＹ−
ＩＣ）３０３の状態判別部３２１は、バスリセットフェ
ーズの継続時間が１ｍｓｅｃ、あるいは５ｍｓｅｃを超
えて継続している場合に電源オン要求であると判定する
例を説明したが、この閾値となる時間は、バスリセット
フェーズの継続時間として規定されている１６７μｓｅ
ｃより長い設定であれば任意の時間を設定可能である。

【００７２】ＰＨＹ部（ＰＨＹ−ＩＣ）で実行される処
理について図１１に示すフローを参照して説明する。ス
テップＳ１０１において、ＰＨＹ部（ＰＨＹ−ＩＣ）
は、状態判別部においてバスリセット期間中の各フェー
ズを判別する。ステップＳ１０２では、バスリセットフ
ェーズガ予め定められた閾値時間：Ｔを超えたか否かを
判定する。閾値時間は、痔妖術したように例えば１ｍｓ
ｅｃ、５ｍｓｅｃなどバスリセットフェーズの継続時間
として規定されている１６７μｓｅｃより長い時間とし
て設定される。

【００７３】ステップＳ１０２における判定がＮｏであ
る場合は、ステップＳ１０４に進み、次フェーズの処
理、例えばツリーＩＤフェーズの処理に移行する。ステ
ップＳ１０２における判定がＹｅｓである場合、すなわ
ち、バスリセットフェーズガ予め定められた閾値時間：
Ｔを超えた場合には、機器に対する電源オン要求である
と判定し、ステップＳ１０３に進み、電源オン要求（例
えばパルス）をＩＥＥＥ１３９４制御マイコンに出力す
る。ＩＥＥＥ１３９４制御マイコンは、電源オン状態へ
の移行、さらに、他の素子に対して電源オン要求出力を
実行する。

【００７４】以上、特定の実施例を参照しながら、本発
明について詳解してきた。しかしながら、本発明の要旨
を逸脱しない範囲で当業者が該実施例の修正や代用を成
し得ることは自明である。すなわち、例示という形態で
本発明を開示してきたのであり、限定的に解釈されるべ
きではない。本発明の要旨を判断するためには、冒頭に
記載した特許請求の範囲の欄を参酌すべきである。

【００７５】なお、明細書中において説明した一連の処
理はハードウェア、またはソフトウェア、あるいは両者
の複合構成によって実行することが可能である。ソフト
ウェアによる処理を実行する場合は、処理シーケンスを
記録したプログラムを、専用のハードウェアに組み込ま
れたコンピュータ内のメモリにインストールして実行さ
せるか、あるいは、各種処理が実行可能な汎用コンピュ
ータにプログラムをインストールして実行させることが
可能である。

【００７６】例えば、プログラムは記録媒体としてのハ
ードディスクやＲＯＭ（Read OnlyMemory)に予め記録し
ておくことができる。あるいは、プログラムはフロッピ
ー（登録商標）ディスク、ＣＤ−ＲＯＭ(Compact Disc
Read Only Memory)，ＭＯ(Magneto optical)ディスク，
ＤＶＤ(Digital Versatile Disc)、磁気ディスク、半導
体メモリなどのリムーバブル記録媒体に、一時的あるい
は永続的に格納（記録）しておくことができる。このよ
うなリムーバブル記録媒体は、いわゆるパッケージソフ
トウエアとして提供することができる。

【００７７】なお、プログラムは、上述したようなリム
ーバブル記録媒体からコンピュータにインストールする
他、ダウンロードサイトから、コンピュータに無線転送
したり、ＬＡＮ(Local Area Network)、インターネット
といったネットワークを介して、コンピュータに有線で
転送し、コンピュータでは、そのようにして転送されて
くるプログラムを受信し、内蔵するハードディスク等の
記録媒体にインストールすることができる。

【００７８】

【発明の効果】以上、説明したように、本発明の情報処
理装置、情報処理システム、および情報処理方法、並び
にプログラムによれば、ＩＥＥＥ１３９４バスに接続さ
れたＩＥＥＥ１３９４対応機器の電源がオフ状態であっ
ても、各機器のＰＨＹ部においてバスリセットフェーズ
の継続時間を判別し、閾値として設定された時間より長
いバスリセットフェーズの継続時間を検出した場合に、
電源オン要求をＰＨＹ部からＩＥＥＥ１３９４制御マイ
コンに出力する構成としたので、ＩＥＥＥ１３９４バス
に接続された機器の電源を一斉にオンとすることが可能
となる。

【図面の簡単な説明】

【図１】ＩＥＥＥ１３９４バスに対する機器接続構成例
を示す図である。

【図２】ＩＥＥＥ１３９４対応機器の機器構成を示すブ
ロック図である。

【図３】本発明のＩＥＥＥ１３９４対応機器の機器構成
を示すブロック図である。

【図４】ＩＥＥＥ１３９４のケーブル構成を示す図であ
る。

【図５】ＩＥＥＥ１３９４における信号伝送処理を説明
する図である。

【図６】本発明のＩＥＥＥ１３９４対応機器の処理を説
明する図である。

【図７】ＩＥＥＥ１３９４システムにおける機器（ノー
ド）接続構成を説明する図である。

【図８】ＩＥＥＥ１３９４システムにおけるバスリセッ
ト期間に実行される処理について説明する図である。

【図９】ＩＥＥＥ１３９４システムにおけるバスリセッ
ト期間に実行される処理について説明する図である。

【図１０】ＩＥＥＥ１３９４システムにおけるステート
に対応するデータ信号状態について説明する図である。

【図１１】本発明のＩＥＥＥ１３９４対応機器の処理を
説明するフロー図である。

【符号の説明】

１０１ＴＶ１０２ＰＣ１０３，１０４ＶＴＲ１０５ＩＥＥＥ１３９４バス２０１送受信部２０２ＩＥＥＥ１３９４端子２０３ＰＨＹ部（ＰＨＹ−ＩＣ）２０４ＬＩＮＫ部（ＬＩＮＫ−ＩＣ）２０５１３９４制御マイコン２０６機器制御マイコン２１０ＩＥＥＥ１３９４バス３０１送受信部３０２ＩＥＥＥ１３９４端子３０３ＰＨＹ部（ＰＨＹ−ＩＣ）３０４ＬＩＮＫ部（ＬＩＮＫ−ＩＣ）３０５１３９４制御マイコン３０６機器制御マイコン３１０ＩＥＥＥ１３９４バス３２１状態判別部３２２出力部４００コネクタ４０１ケーブル（信号線）

フロントページの続きＦターム(参考） 5B011 DA01 EA02 EB06 FF04 MA02 MA14 MB11 5K033 AA02 AA09 BA01 CB01 CB13 DA11 DB25 5K034 AA19 AA20 BB07 DD02 FF01 FF12 FF13 HH01 HH02 HH07 HH65 TT08

Claims

【特許請求の範囲】

【請求項１】他の情報処理装置とバスを介して接続さ
れ、バスを介するデータ転送を実行する情報処理装置で
あり、バス接続された機器の接続構成情報取得処理として実行
されるバスリセット期間内に実行されるバスリセットフ
ェーズの継続時間を計測し、予め設定された閾値時間を
超えるバスリセットフェーズが継続しているか否かを判
別する状態判別手段と、前記状態判別手段において、予め設定された閾値時間を
超えるバスリセットフェーズが継続している場合に、情
報処理装置の電源をオンとする電源オン要求を出力する
データ処理手段を有することを特徴とする情報処理装
置。
【請求項２】前記データ処理手段は、ＩＥＥＥ１３９４
対応機器におけるＰＨＹ−ＩＣとして構成され、該ＰＨ
Ｙ−ＩＣは、前記電源オン要求を、情報処理装置内のＩ
ＥＥＥ１３９４制御マイコンに対して出力する構成であ
ることを特徴とする請求項１に記載の情報処理装置。
【請求項３】前記閾値時間は、バスリセットフェーズ実
行期間として規定された１６７μｓｅｃを超える値とし
て設定されていることを特徴とする請求項１に記載の情
報処理装置。
【請求項４】前記データ処理手段は、ＩＥＥＥ１３９４
対応機器におけるＰＨＹ−ＩＣとして構成され、該ＰＨ
Ｙ−ＩＣは、ＩＥＥＥ１３９４制御マイコンに対して、
ＩＥＥＥ１３９４制御マイコンが割込み検出可能なパル
ス幅を有するパルスを前記電源オン要求として出力する
構成であることを特徴とする請求項１に記載の情報処理
装置。
【請求項５】複数の情報処理装置をバスを介して接続さ
れ、バスを介するデータ転送を実行する情報処理システ
ムであり、バス接続された複数の情報処理装置の各々が、バス接続された機器の接続構成情報取得処理として実行
されるバスリセット期間内に実行されるバスリセットフ
ェーズの継続時間を計測し、予め設定された閾値時間を
超えるバスリセットフェーズが継続しているか否かを判
別する状態判別手段と、前記状態判別手段において、予め設定された閾値時間を
超えるバスリセットフェーズが継続している場合に、情
報処理装置の電源をオンとする電源オン要求を出力する
データ処理手段とを有し、閾値時間を超えるバスリセットフェーズの継続処理によ
り、バス接続された複数の情報処理装置全ての電源を一
斉にオンとする制御を実行する構成を有することを特徴
とする情報処理システム。
【請求項６】前記データ処理手段は、ＩＥＥＥ１３９４
対応機器におけるＰＨＹ−ＩＣとして構成され、該ＰＨ
Ｙ−ＩＣは、前記電源オン要求を、情報処理装置内のＩ
ＥＥＥ１３９４制御マイコンに対して出力する構成であ
ることを特徴とする請求項５に記載の情報処理システ
ム。
【請求項７】前記閾値時間は、バスリセットフェーズ実
行期間として規定された１６７μｓｅｃを超える値とし
て設定されていることを特徴とする請求項５に記載の情
報処理システム。
【請求項８】前記データ処理手段は、ＩＥＥＥ１３９４
対応機器におけるＰＨＹ−ＩＣとして構成され、該ＰＨ
Ｙ−ＩＣは、ＩＥＥＥ１３９４制御マイコンに対して、
ＩＥＥＥ１３９４制御マイコンが割込み検出可能なパル
ス幅を有するパルスを前記電源オン要求として出力する
構成であることを特徴とする請求項５に記載の情報処理
システム。
【請求項９】他の情報処理装置とバスを介して接続さ
れ、バスを介するデータ転送を実行する情報処理装置に
おける情報処理方法であり、バス接続された機器の接続構成情報取得処理として実行
されるバスリセット期間内に実行されるバスリセットフ
ェーズの継続時間を計測し、予め設定された閾値時間を
超えるバスリセットフェーズが継続しているか否かを判
別する状態判別ステップと、前記状態判別ステップにおいて、予め設定された閾値時
間を超えるバスリセットフェーズが継続している場合
に、情報処理装置の電源をオンとする電源オン要求を出
力する電源オン要求出力ステップと、を有することを特徴とする情報処理方法。
【請求項１０】前記情報処理装置は、ＩＥＥＥ１３９４
対応機器であり、前記電源オン要求出力ステップは、情
報処理装置内のＰＨＹ−ＩＣが、情報処理装置内のＩＥ
ＥＥ１３９４制御マイコンに対して電源オン要求を出力
するステップであることを特徴とする請求項９に記載の
情報処理方法。
【請求項１１】前記閾値時間は、バスリセットフェーズ
実行期間として規定された１６７μｓｅｃを超える値と
して設定されていることを特徴とする請求項９に記載の
情報処理方法。
【請求項１２】前記情報処理装置は、ＩＥＥＥ１３９４
対応機器であり、前記電源オン要求出力ステップは、情
報処理装置内のＰＨＹ−ＩＣが、情報処理装置内のＩＥ
ＥＥ１３９４制御マイコンに対して、ＩＥＥＥ１３９４
制御マイコンが割込み検出可能なパルス幅を有するパル
スを前記電源オン要求として出力するステップであるこ
とを特徴とする請求項９に記載の情報処理方法。
【請求項１３】他の情報処理装置とバスを介して接続さ
れ、バスを介するデータ転送を実行する情報処理装置に
おける情報処理をコンピュータ・システム上で実行せし
めるプログラムであって、バス接続された機器の接続構成情報取得処理として実行
されるバスリセット期間内に実行されるバスリセットフ
ェーズの継続時間を計測し、予め設定された閾値時間を
超えるバスリセットフェーズが継続しているか否かを判
別する状態判別ステップと、前記状態判別ステップにおいて、予め設定された閾値時
間を超えるバスリセットフェーズが継続している場合
に、情報処理装置の電源をオンとする電源オン要求を出
力する電源オン要求出力ステップと、を有することを特徴とするプログラム。