JP2003008231A - Metal foil for electrical interconnection formation, circuit board using the same and method of manufacturing the same - Google Patents

Metal foil for electrical interconnection formation, circuit board using the same and method of manufacturing the same

Info

Publication number
JP2003008231A
JP2003008231A JP2001189415A JP2001189415A JP2003008231A JP 2003008231 A JP2003008231 A JP 2003008231A JP 2001189415 A JP2001189415 A JP 2001189415A JP 2001189415 A JP2001189415 A JP 2001189415A JP 2003008231 A JP2003008231 A JP 2003008231A
Authority
JP
Japan
Prior art keywords
layer
metal foil
surface treatment
electric wiring
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001189415A
Other languages
Japanese (ja)
Inventor
Shinobu Kokubu
忍 國府
Sadashi Nakamura
禎志 中村
Daizo Ando
大蔵 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001189415A priority Critical patent/JP2003008231A/en
Publication of JP2003008231A publication Critical patent/JP2003008231A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To ensure stability of the connection resistance of an electrical interconnection for a long period. SOLUTION: The metal foil for electrical interconnection formation is used to form the electrical interconnection, which is formed on an insulator layer 11 or between insulator layers 11. A surface treatment layer 3A and a surface treatment layer 3B whose characteristic has been set are formed respectively on both faces of the foil, so as to be adapted to a relative positional relationship between the insulator layer 11 and each foil face. The foil face, which requires adhesive property and rust preventing property, selectively exhibits its characteristics, and the foil face which requires an electrical continuity property selectively displays its characteristics. Consequently, the circuit board of high reliability is provided.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、各種電子機器に用
いられる電気配線形成用金属箔、それを用いた回路基
板、および回路基板の製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a metal foil for forming electric wiring used in various electronic devices, a circuit board using the same, and a method for manufacturing a circuit board.

【0002】[0002]

【従来の技術】近年、電子機器の小型、軽量化および高
機能化に伴い、回路基板には、小型、軽量化および高速
信号処理化、さらには高密度実装化が要求されている。
このような要求に応える回路基板には、多層化、ビアホ
ールの小径化および回路のファイン化技術等が必要であ
り、従来のスルーホール構造によって層間の電気接続が
なされる多層基板ではもはやこれらの要求を満足させる
ことは極めて困難であった。そのために新しい構造を備
えた回路基板が開発され、材料面でも、従来のガラス基
材だけではなく、有機繊維からなる基材やフィルムを使
用した回路基板も開発されている。
2. Description of the Related Art In recent years, as electronic devices have become smaller, lighter and more sophisticated, circuit boards have been required to have smaller size, lighter weight, higher speed signal processing, and higher density packaging.
Circuit boards that meet such demands require multi-layering, via-hole diameter reduction, and circuit fine-tuning technology. These requirements are no longer required for conventional multi-layer boards that have an electrical connection between layers due to the through-hole structure. Was extremely difficult to satisfy. Therefore, a circuit board having a new structure has been developed, and in terms of materials, not only a conventional glass base material but also a circuit board using a base material or a film made of an organic fiber has been developed.

【0003】その代表例の一つとして従来の回路基板の
層間接続の主流となっていたスルーホール構造に変わっ
て、導電性ペーストにより層間接続を確保した完全IV
H構造を有する回路基板(特許第2601128号)が
開発されている。この回路基板は、絶縁層にアラミド−
エポキシ樹脂等のコンポジット材料が使用されており、
低熱膨張、低誘電率、軽量であるという長所を生かし
て、小型、軽量化を必要とする多くの電子機器に利用さ
れている。
As a typical example thereof, instead of the through-hole structure which has been the mainstream of the conventional interlayer connection of circuit boards, a complete IV in which the interlayer connection is secured by a conductive paste.
A circuit board having an H structure (Japanese Patent No. 2601128) has been developed. This circuit board has an aramid-
A composite material such as epoxy resin is used,
Utilizing the advantages of low thermal expansion, low dielectric constant, and light weight, it is used in many electronic devices that require downsizing and weight reduction.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、より高
密度化、高信頼性化に伴い、回路基板の配線層もよりフ
ァイン化、高信頼性を確保することが電気配線形成用金
属箔に要求され、回路基板の接続抵抗のより長期的な安
定性を確保する必要があった。
However, with higher density and higher reliability, it is required for the metal foil for forming electric wiring to make the wiring layer of the circuit board finer and to ensure high reliability. , It was necessary to ensure the long-term stability of the connection resistance of the circuit board.

【0005】本発明は、電気配線においてその接続抵抗
を長期的に安定性を確保することを目的とする。
An object of the present invention is to secure stability of connection resistance of electric wiring for a long term.

【0006】[0006]

【発明が解決するための手段】上記の課題を解決するた
め、本発明では、絶縁体層上もしくは絶縁体層の間に設
けられる電気配線を形成するために用いられる電気配線
形成用金属箔であって、箔両面それぞれに、前記絶縁体
層と各箔面との相対位置関係に適応して、特性が設定さ
れた表面処理層を設けたことに特徴を有している。
In order to solve the above-mentioned problems, according to the present invention, an electric wiring forming metal foil used for forming electric wiring provided on or between insulating layers is used. Therefore, it is characterized in that a surface treatment layer having characteristics set according to the relative positional relationship between the insulating layer and each foil surface is provided on each of both sides of the foil.

【0007】[0007]

【発明の実施の形態】本発明の請求項1に記載の発明
は、絶縁体層上もしくは絶縁体層の間に設けられる電気
配線を形成するために用いられる電気配線形成用金属箔
であって、箔両面それぞれに、前記絶縁体層と各箔面と
の相対位置関係に適応して、特性が設定された表面処理
層を設けており、これにより、次のような作用を有す
る。
BEST MODE FOR CARRYING OUT THE INVENTION The invention according to claim 1 of the present invention is an electric wiring forming metal foil used for forming an electric wiring provided on an insulating layer or between insulating layers. A surface treatment layer having characteristics set according to the relative positional relationship between the insulator layer and each foil surface is provided on each of both foil surfaces, which has the following effect.

【0008】各箔面においては、絶縁体層との相対位置
関係に応じて、求められる特性が異なる。例えば、絶縁
体層一面に金属箔(もしくは、金属箔をパターニングし
た配線層)を貼着したうえで、絶縁体層に層間接続用の
貫通孔を形成し、さらに形成した貫通孔に導電性ペース
トを充填したうえで、絶縁体層の他面にもう一つの金属
箔(もしくは、金属箔をパターニングした配線層)を貼
着し、これら金属箔と絶縁体層とを加熱圧着すること
で、回路基板を形成する場合を考える。
On each foil surface, the required characteristics differ depending on the relative positional relationship with the insulating layer. For example, a metal foil (or a wiring layer obtained by patterning a metal foil) is attached to the entire surface of the insulating layer, a through hole for interlayer connection is formed in the insulating layer, and a conductive paste is further formed in the formed through hole. Circuit, by adhering another metal foil (or a wiring layer obtained by patterning the metal foil) to the other surface of the insulator layer and then thermocompression bonding the metal foil and the insulator layer. Consider the case of forming a substrate.

【0009】この場合には、絶縁体層に層間接続用の貫
通孔を形成する際にその孔底部に露呈する側(絶縁体層
の一面側)に位置する箔面では、貫通孔形成と一緒に貫
通孔底部に露出する表面処理層を除去することが可能と
なる。そのため、この箔面に設けられる表面処理層とし
ては、接着性や防錆性を高める成分を多量に含んで厚く
なったとしても、問題はない。
In this case, when the through hole for interlayer connection is formed in the insulator layer, the foil surface located on the side exposed at the bottom of the hole (one surface side of the insulator layer) is the same as the through hole formation. It is possible to remove the surface treatment layer exposed at the bottom of the through hole. Therefore, there is no problem even if the surface treatment layer provided on this foil surface is thickened by containing a large amount of a component that enhances adhesiveness and rust prevention.

【0010】これに対して、導電性ペーストの頂部に当
接する側(絶縁体層の他面側)に位置する箔面では、導
電性ペーストに当接する表面処理層の領域を選択的に除
去することはできない。したがって、この箔面に形成す
る表面処理層が接着性や防錆性を高める成分を多量に含
んでその厚みが厚くなると、電気配線の電気導通性に悪
影響を及ぼしてしまう。そのため、この箔面に形成する
表面処理層においては、接着性や防錆性を高める成分の
含有量を可及的に小さくして、その厚みを薄くする方が
適している。
On the other hand, on the foil surface located on the side contacting the top of the conductive paste (the other surface side of the insulating layer), the area of the surface treatment layer contacting the conductive paste is selectively removed. It is not possible. Therefore, if the surface treatment layer formed on the foil surface contains a large amount of a component that enhances the adhesiveness and the rustproof property and the thickness thereof becomes large, the electrical conductivity of the electrical wiring is adversely affected. Therefore, in the surface treatment layer formed on this foil surface, it is more suitable to reduce the content of the component that enhances the adhesiveness and the rust preventive property as much as possible to reduce the thickness.

【0011】このように両面に表面処理層を有する電気
配線形成用の金属箔においては、各箔面と絶縁体層との
相対位置により、箔面それぞれに設けられる表面処理層
に要求される特性が異なる。このことを考慮して、本発
明では、箔面と絶縁体層との相対位置に応じて、その箔
面に設ける表面処理層の特性を異ならせることで、特性
の優れた電気配線を形成することを可能としている。こ
れにより、接着効果や防錆効果を優先できる箔面におい
てはそれに適した表面処理層を設け、電気導通性を優先
する箔面においては、接着効果や防錆効果として最低限
の効果を発揮するに留めて、電気導通性を優先的に発揮
する表面処理層を設けることができる。
As described above, in the metal foil for forming an electric wiring having the surface treatment layers on both sides, the characteristics required for the surface treatment layers provided on the respective foil surfaces depend on the relative positions of the respective foil surfaces and the insulating layer. Is different. In consideration of this, according to the present invention, the characteristics of the surface treatment layer provided on the foil surface are made different according to the relative position of the foil surface and the insulating layer, thereby forming an electric wiring having excellent characteristics. It is possible. As a result, a surface treatment layer suitable for the adhesive surface and the rust preventive effect is provided on the foil surface, and the adhesive surface and the rust preventive effect are minimal on the foil surface where the electrical conductivity is prioritized. It is possible to provide a surface treatment layer that preferentially exhibits electrical conductivity.

【0012】そして、このような作用効果を発揮するた
めに、本発明は、請求項2に記載したように、前記表面
処理層の一方は、前記絶縁体層との間の接着性および/
または防錆性を優先させた特性を有する層であり、前記
表面処理層の他方は、電気配線の層間接続時の電気導通
性を優先させた特性を有する層であるのが好ましい。
In order to exert such an effect, the present invention provides that, as described in claim 2, one of the surface treatment layers has an adhesive property with the insulating layer and / or
Alternatively, it is preferable that the layer has a property in which rust prevention is prioritized, and the other surface treatment layer is a layer in which the electric conductivity at the time of interlayer connection of electric wiring is prioritized.

【0013】また、具体的にいえば、前記表面処理層
は、請求項3に記載したように、金属化合物からなるの
が好ましい。またこの場合においては、請求項4に記載
したように、前記表面処理層の一方は、Niを含有する
ことで、前記絶縁体層との間の接着性および/または防
錆性を優先させた特性を有する層とし、前記表面処理層
の他方は、Niを含有しないことで電気配線の層間接続
時の電気導通性を優先させた特性を有する層とすること
ができる。
Further, specifically, the surface treatment layer is preferably made of a metal compound as described in claim 3. Further, in this case, as described in claim 4, one of the surface-treated layers contains Ni to give priority to adhesion and / or rust prevention with the insulator layer. A layer having characteristics, and the other surface treatment layer may be a layer having characteristics that prioritize electrical conductivity at the time of interlayer connection of electric wiring by not containing Ni.

【0014】また、本発明の電気配線形成用金属箔を用
いて、絶縁体層に設けたビアを介して絶縁体層両面に設
けた電気配線を層間接続してなる回路基板の製造方法を
構成する場合には、請求項7に記載したように、電気配
線形成用金属箔として、請求項2ないし4のいずれかに
記載の電気配線形成用金属箔を用意する工程と、前記一
方の表面処理層を前記絶縁体層に当接させる向きにし
て、前記金属箔を前記絶縁体層の一面に貼着する工程
と、前記絶縁体層の他面から前記金属箔に到達する貫通
孔を、前記絶縁体層に形成する工程と、前記貫通孔底部
に露出する前記一方の表面処理層を選択的に除去する工
程と、前記貫通孔に導電性ペーストを充填する工程と、
もう一つの前記金属箔を、前記表面処理層の他方を前記
絶縁体層に対向させた状態で前記絶縁体層の他面に貼着
する工程と、前記絶縁体層を加熱加圧することで、絶縁
体層と金属箔とを一体化するとともに、前記導電性ペー
ストをビアに変化させる工程と、含むのが好まい。
Further, a method for manufacturing a circuit board is constructed by using the metal foil for forming an electric wiring of the present invention to electrically connect the electric wiring provided on both surfaces of the insulating layer through a via provided in the insulating layer. In this case, as described in claim 7, a step of preparing the electrical wiring forming metal foil according to any one of claims 2 to 4 as the electrical wiring forming metal foil, and the one surface treatment. A layer in the direction of abutting the insulator layer, a step of adhering the metal foil to one surface of the insulator layer, and a through hole reaching the metal foil from the other surface of the insulator layer, A step of forming an insulating layer, a step of selectively removing the one surface treatment layer exposed at the bottom of the through hole, a step of filling the through hole with a conductive paste,
Another metal foil, a step of adhering the other surface treatment layer to the other surface of the insulator layer in a state where the other of the surface treatment layer is opposed to the insulator layer, and heating and pressing the insulator layer, It is preferable to include a step of integrating the insulator layer and the metal foil and changing the conductive paste into vias.

【0015】また、この場合、請求項8に記載したよう
に、前記金属箔に替えて、支持基材上に貼着された電気
配線層であって、その支持基材当接面には、前記表面処
理層の他方を設けるとともに、支持基材当接面の裏面に
は、前記表面処理層の一方を設けたものを用い、この電
気配線層を、前記絶縁体層に貼着する、ことで回路基板
の製造方法を構成することもできる。
Further, in this case, as described in claim 8, an electric wiring layer is adhered on a supporting base material instead of the metal foil, and the supporting base material contact surface has: Using the one provided with one of the surface treatment layers on the back surface of the support base contact surface while providing the other of the surface treatment layers, and sticking this electric wiring layer to the insulator layer. The method of manufacturing a circuit board can also be configured with.

【0016】以下、本発明の実施の形態について、図面
を用いて詳細に説明する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

【0017】図1は本発明の電気配線形成用金属箔1の
構造を示す断面図である。図1において、2は金属箔本
体、3A、3Bは表面処理層である。図1に記載の電気
配線形成用金属箔1は金属箔本体2の表裏面に、それぞ
れ処理状態の異なる表面処理層3A、3Bを設けて構成
されている。表面処理層3Aは、接着性および/または
防錆性を発揮する処理層となっている。一方、表面処理
層3Bは、接着性や防錆性よりも電気導通性を優先的に
発揮する処理層となっている。
FIG. 1 is a sectional view showing the structure of a metal foil 1 for forming an electric wiring of the present invention. In FIG. 1, 2 is a metal foil body, 3A and 3B are surface treatment layers. The electric wiring forming metal foil 1 shown in FIG. 1 is configured by providing surface treatment layers 3A and 3B having different treatment states on the front and back surfaces of a metal foil main body 2. The surface treatment layer 3A is a treatment layer that exhibits adhesiveness and / or rust prevention. On the other hand, the surface treatment layer 3B is a treatment layer that preferentially exhibits electrical conductivity rather than adhesiveness and rust prevention.

【0018】図2は本発明の多層回路基板10の構造を
示す断面図である。図2において、11は、互いに積層
配置された絶縁体層である。12は、最外層の絶縁体層
11の表面および中間層の絶縁体層11の層間にそれぞ
れ設けられた配線層である。
FIG. 2 is a sectional view showing the structure of the multilayer circuit board 10 of the present invention. In FIG. 2, reference numeral 11 is an insulating layer which is laminated and arranged. Reference numeral 12 is a wiring layer provided between the surface of the outermost insulating layer 11 and the interlayer of the intermediate insulating layer 11.

【0019】3A、3Bは配線層12の表裏面それぞれ
に設けられた表面処理層であって、各配線層12におい
て、これら表面処理層3A、3Bは、互いに異なる性質
に形成されている。具体的には、表面処理層3Aは、高
い接着強度や防錆性を発揮する処理層となっている。一
方、表面処理層3Bは、接着強度や防錆性よりも電気導
通性を優先的に発揮する処理層となっている。13は、
絶縁体層11の厚み方向に貫通して設けられた層間接続
用のビアである。
Reference numerals 3A and 3B denote surface treatment layers provided on the front and back surfaces of the wiring layer 12, respectively. In each wiring layer 12, the surface treatment layers 3A and 3B are formed to have different properties. Specifically, the surface treatment layer 3A is a treatment layer that exhibits high adhesive strength and rust prevention. On the other hand, the surface treatment layer 3B is a treatment layer that preferentially exhibits electrical conductivity rather than adhesive strength and rust prevention. 13 is
It is a via for interlayer connection that is provided so as to penetrate in the thickness direction of the insulator layer 11.

【0020】この多層配線基板10は、絶縁体層11と
配線層12とを交互に積層し、各配線層12の層間接続
をビア13により行うことで構成されている。また、配
線層12は、図1に示す電気配線形成用金属箔1をパタ
ーニング処理することで構成されている。
The multilayer wiring board 10 is constructed by alternately laminating the insulating layers 11 and the wiring layers 12 and connecting the wiring layers 12 to each other through the vias 13. The wiring layer 12 is formed by patterning the electric wiring forming metal foil 1 shown in FIG.

【0021】次に、本発明を実施する回路基板の製造方
法を図3を参照して詳細に説明する。
Next, a method of manufacturing a circuit board embodying the present invention will be described in detail with reference to FIG.

【0022】まず、図3(a)に示すように、アルミニ
ウム箔等から構成される支持基材20上に、銅箔等から
なる電気配線形成用金属箔1を貼着する。本発明では、
金属箔1として、図1に示したように、互いに異なる性
質を有する表面処理層3A、3Bを有するものを用い
る。具体的には、表面処理層3Aは、高い接着性や高い
防錆性を発揮する処理層とであり、表面処理層3Bは、
接着強度や防錆性よりも電気導通性を優先的に発揮する
処理層である。そして、表面処理層3Bを支持基材20
に当接させた状態で電気配線形成用金属箔1が支持基材
20に貼着されている。
First, as shown in FIG. 3 (a), a metal foil 1 for forming an electric wiring made of a copper foil or the like is attached onto a supporting base material 20 made of an aluminum foil or the like. In the present invention,
As the metal foil 1, one having surface treatment layers 3A and 3B having different properties from each other is used as shown in FIG. Specifically, the surface treatment layer 3A is a treatment layer that exhibits high adhesiveness and high rust resistance, and the surface treatment layer 3B is
This is a treatment layer that preferentially exhibits electrical conductivity rather than adhesive strength and rust prevention. Then, the surface treatment layer 3B is attached to the supporting base material 20.
The metal foil 1 for forming an electric wiring is attached to the supporting base material 20 in a state of being brought into contact with.

【0023】次に、図3(b)に示すように、金属箔1
を周知のフォトリソグラフィ工程等によりパターニング
することで配線層12Aを形成する。このように、ま
ず、支持基材20上に配線層12Aを形成する。金属箔
1は、支持基材20とのエッチングレートの相違により
選択的にパターニングする。
Next, as shown in FIG. 3B, the metal foil 1
Is patterned by a well-known photolithography process or the like to form the wiring layer 12A. Thus, first, the wiring layer 12A is formed on the supporting base material 20. The metal foil 1 is selectively patterned due to the difference in etching rate from the support base material 20.

【0024】次に、図3(c)に示すように、絶縁体層
11を用意し、この絶縁体層11の一方の面に離型フィ
ルム21をラミネートしたうえで、配線層12Aを絶縁
体層11に貼着する。このとき、離型フィルム21をラ
ミネートしていない絶縁体層11の面11aを、配線層
12Aに対向させる。これにより、表面処理層3Aが絶
縁体層11に面着することになる。
Next, as shown in FIG. 3C, an insulator layer 11 is prepared, a release film 21 is laminated on one surface of the insulator layer 11, and then the wiring layer 12A is formed on the insulator layer 11. Stick on layer 11. At this time, the surface 11a of the insulator layer 11 on which the release film 21 is not laminated is opposed to the wiring layer 12A. As a result, the surface treatment layer 3A is brought into surface contact with the insulator layer 11.

【0025】次に、図3(d)に示すように、レーザー
加工法などを利用して、絶縁体層11に貫通孔14を形
成する。貫通孔14は配線層12Aに達するように位置
合わせしたうえで形成する。また、貫通孔14の形成に
際しては貫通孔底部に位置する配線層12A上にある表
面処理層3Aを選択的に除去する。表面処理層3Aの除
去は、貫通孔形成時に実施するレーザー加工により実施
してもよいし、別途、ドライエッチングにより実施して
もよい。貫通孔形成と一緒に表面処理層3Aを除去すれ
ば、工程数を削減して製造時間の短縮化と製造コストの
削減を図ることができる。
Next, as shown in FIG. 3D, a through hole 14 is formed in the insulating layer 11 by using a laser processing method or the like. The through hole 14 is formed after being aligned so as to reach the wiring layer 12A. When forming the through hole 14, the surface treatment layer 3A on the wiring layer 12A located at the bottom of the through hole is selectively removed. The removal of the surface treatment layer 3A may be performed by laser processing performed at the time of forming the through holes, or may be performed separately by dry etching. If the surface treatment layer 3A is removed together with the formation of the through holes, it is possible to reduce the number of steps and shorten the manufacturing time and the manufacturing cost.

【0026】そして、以上のようにして形成した貫通孔
14に対して、図3(e)に示すように、導電性ペース
ト15を充填する。導電性ペースト15を充填したの
ち、図3(f)に示すように、離型フィルム21を剥離
する。
Then, the through-hole 14 formed as described above is filled with a conductive paste 15 as shown in FIG. 3 (e). After the conductive paste 15 is filled, the release film 21 is peeled off as shown in FIG.

【0027】離型フィルム21を剥離した導電性ペース
ト充填済みの絶縁体層11に対して、さらに、図3
(g)に示すように金属箔1を貼着する。ここで貼着す
る金属箔1は、図3(a)の工程で用いた金属箔1と同
様のものを用いる。このとき、表面処理層3Bを絶縁体
層11に面着させた状態で、金属箔1を、離型フィルム
21を剥離した絶縁体層11の面に貼着する。そして、
金属箔1を貼着した絶縁体層11に対してプレス加圧加
熱処理を行い一体化する。このとき、同時に導電性ペー
スト15に対して加熱加圧を加えることで、導電性ペー
スト15を層間接続用のビア16とする。
With respect to the insulating layer 11 filled with the conductive paste from which the release film 21 has been peeled off, the insulating layer 11 shown in FIG.
The metal foil 1 is attached as shown in (g). The metal foil 1 attached here is the same as the metal foil 1 used in the step of FIG. At this time, the metal foil 1 is attached to the surface of the insulating layer 11 from which the release film 21 is peeled off in a state where the surface treatment layer 3B is attached to the insulating layer 11. And
The insulator layer 11 to which the metal foil 1 is attached is subjected to press-pressure heating treatment to be integrated. At this time, the conductive paste 15 is simultaneously heated and pressed to form the conductive paste 15 as the via 16 for interlayer connection.

【0028】さらに、図3(h)に示すように、金属箔
1を周知のフォトリソグラフィ工程等によりパターニン
グすることで配線層12Bを形成する。
Further, as shown in FIG. 3H, the wiring layer 12B is formed by patterning the metal foil 1 by a well-known photolithography process or the like.

【0029】次に、このようにして形成した配線層付き
絶縁体層11(支持基材20付き)を、図3(b)にお
ける支持基材付き配線層と同様に扱って、図3(c)〜
図3(h)に示す各工程を所定回数順次繰り返し、最後
にエッチングなどを用いて支持基材20を除去すること
で、任意の層数を有する図2に示す多層回路基板が得ら
れる。
Next, the thus-formed insulating layer 11 with a wiring layer (with the supporting base material 20) is treated in the same manner as the wiring layer with a supporting base material in FIG. ) ~
Each step shown in FIG. 3 (h) is sequentially repeated a predetermined number of times, and the supporting base material 20 is finally removed by etching or the like to obtain the multilayer circuit board shown in FIG. 2 having an arbitrary number of layers.

【0030】以上が本発明の金属箔を用いた回路基板
(多層回路基板)の製造方法の基本的な構成である。本
発明の各実施の形態においては、上記製造方法におい
て、表1に示す金属箔(具体的には銅箔)を用いた。
The above is the basic structure of the method for manufacturing a circuit board (multilayer circuit board) using the metal foil of the present invention. In each of the embodiments of the present invention, the metal foil (specifically, copper foil) shown in Table 1 was used in the above manufacturing method.

【0031】[0031]

【表1】 [Table 1]

【0032】(実施の形態1)本実施の形態において
は、上述した基本製法において、次のような特徴を持た
せた。 ・絶縁体層11としてポリイミドフィルムを用いる。 ・金属箔1として、銅箔を用いる。 ・表面側の表面処理層3Aとして、表1に示すように、
Ni、Zn、Crの各膜を金属箔1の表面(ビア非当接
面)に積層形成する。ここで、各膜は、Ni:Zn:C
r=10:10:1(重量比)という厚みに形成する。
なお、各膜は、ポーラス形状をしており、各膜の境目に
おいて、各膜の成分は互いに混合し合っており、厳密な
界面は存在しない構成となっている。このような表面処
理膜3Aの特徴は以下に説明する表面処理膜3Bにおい
ても同様に有している。 ・裏面側の表面処理層3Bとして、表1に示すように、
Ni:Zn:Cr=0:10:1(重量比)からなる膜
を金属箔1の裏面(ビア当接面)に形成する。ここで、
注意するのは、表面処理層3Bは、Niの膜が形成され
ておらず、その分、層の特性が、表面処理層3Aと異な
っているとともに、層の厚みも薄くなっている点であ
る。 ・レーザー加工法等により貫通孔14を形成するが、そ
の際、貫通孔14底部の表面処理層3Aを積極的に除去
しない。 ・導電性ペースト15として、エポキシ樹脂に銅粉を含
有させたものを用いる。 ・図3(h)における加熱加圧処理の条件を、200
℃、150kg/cm2、1時間とする。
(Embodiment 1) In the present embodiment, the basic manufacturing method described above has the following features. A polyimide film is used as the insulator layer 11. -Copper foil is used as the metal foil 1. As the surface treatment layer 3A on the surface side, as shown in Table 1,
Each film of Ni, Zn, and Cr is laminated on the surface of the metal foil 1 (non-contact surface of the via). Here, each film is made of Ni: Zn: C.
The thickness is set to r = 10: 10: 1 (weight ratio).
It should be noted that each film has a porous shape, the components of each film are mixed with each other at the boundary of each film, and a strict interface does not exist. Such a characteristic of the surface treatment film 3A is also possessed similarly in the surface treatment film 3B described below. As the surface treatment layer 3B on the back side, as shown in Table 1,
A film made of Ni: Zn: Cr = 0: 10: 1 (weight ratio) is formed on the back surface (via contact surface) of the metal foil 1. here,
It should be noted that the surface treatment layer 3B is not formed with a Ni film, so that the characteristics of the layer are different from those of the surface treatment layer 3A and the thickness of the layer is thin. . The through hole 14 is formed by a laser processing method or the like, but at that time, the surface treatment layer 3A at the bottom of the through hole 14 is not actively removed. As the conductive paste 15, epoxy resin containing copper powder is used.・ The condition of the heating and pressurizing treatment in FIG.
C., 150 kg / cm 2 , 1 hour.

【0033】(実施の形態2)本実施形態では、基本的
には、実施の形態1と同様の条件で多層回路基板を形成
するが、次の点だけが異なっている。 ・表1に示すように、表面側の表面処理層3Aとして、
Ni:Zn:Cr=5:5:1(重量比)からなる膜を
金属箔1に形成する。ここで、注意するのは、実施の形
態2においては、実施の形態1と比較して、表面処理層
3AにおけるNi層の膜厚が重量比にして約半分に設定
されており、表面処理層3A全体としての厚みが若干薄
くなっている点である。
(Embodiment 2) In this embodiment, basically, a multilayer circuit board is formed under the same conditions as in Embodiment 1, except for the following points. -As shown in Table 1, as the surface treatment layer 3A on the surface side,
A film made of Ni: Zn: Cr = 5: 5: 1 (weight ratio) is formed on the metal foil 1. Here, it should be noted that, in the second embodiment, the thickness of the Ni layer in the surface treatment layer 3A is set to about half the weight ratio in comparison with the first embodiment. The point is that the thickness of 3A as a whole is slightly reduced.

【0034】(実施の形態3)本実施形態では、基本的
には、実施の形態1と同様の条件で多層回路基板を形成
するが、次の点だけが異なっている。 ・レーザー加工法等により貫通孔14を形成するが、そ
の際、貫通孔14底部の表面処理層3Aを積極的に除去
する。
(Third Embodiment) In this embodiment, a multilayer circuit board is basically formed under the same conditions as in the first embodiment, except for the following points. The through hole 14 is formed by a laser processing method or the like, and the surface treatment layer 3A at the bottom of the through hole 14 is positively removed at that time.

【0035】(実施の形態4)本実施形態では、基本的
には、実施の形態2と同様の条件で多層回路基板を形成
するが、次の点だけが異なっている。 ・レーザー加工法等により貫通孔14を形成するが、そ
の際、貫通孔14底部の表面処理層3Aを積極的に除去
する。
(Embodiment 4) In this embodiment, a multilayer circuit board is basically formed under the same conditions as in Embodiment 2, except for the following points. The through hole 14 is formed by a laser processing method or the like, and the surface treatment layer 3A at the bottom of the through hole 14 is positively removed at that time.

【0036】以上説明した本発明の各実施の形態の他、
本発明の範囲外となる比較例1、2についても説明す
る。
In addition to the embodiments of the present invention described above,
Comparative examples 1 and 2 which fall outside the scope of the present invention will also be described.

【0037】(比較例1)本比較例では、基本的には、
実施の形態1と同様の条件で多層回路基板を形成する
が、次の点だけが異なっており、本発明の範囲外となっ
ている。 ・裏面側の表面処理層3B’として、表1に示すよう
に、Ni:Zn:Cr=10:10:1(重量比)とい
う表面側の表面処理層3Aと同一の膜を金属箔1の裏面
(ビア当接面)に形成する。
Comparative Example 1 In this comparative example, basically,
A multilayer circuit board is formed under the same conditions as in the first embodiment, but is different from the present invention except for the following points. As the surface treatment layer 3B ′ on the back surface side, as shown in Table 1, the same film as the surface treatment layer 3A on the front surface side of Ni: Zn: Cr = 10: 10: 1 (weight ratio) is formed on the metal foil 1. It is formed on the back surface (via contact surface).

【0038】(比較例2)本比較例では、基本的には、
実施の形態3と同様の条件で多層回路基板を形成する
が、次の点だけが異なっており、本発明の範囲外となっ
ている。 ・裏面側の表面処理層3B’として、表1に示すよう
に、Ni:Zn:Cr=10:10:1(重量比)とい
う表面側の表面処理層3Aと同一の膜を金属箔1の裏面
(ビア当接面)に形成する。
(Comparative Example 2) In this comparative example, basically,
A multilayer circuit board is formed under the same conditions as in the third embodiment, but is different from the present invention only in the following points. As the surface treatment layer 3B ′ on the back surface side, as shown in Table 1, the same film as the surface treatment layer 3A on the front surface side of Ni: Zn: Cr = 10: 10: 1 (weight ratio) is formed on the metal foil 1. It is formed on the back surface (via contact surface).

【0039】以上説明したように、実施の形態1と実施
の形態2とは、金属箔1の表面側に形成した表面処理層
3Aを構成するNi膜の膜厚が異なる(重量比にして
2:1)点が異なっている。
As described above, the Ni film forming the surface treatment layer 3A formed on the surface side of the metal foil 1 is different in film thickness between the first embodiment and the second embodiment (2 in weight ratio). 1) The points are different.

【0040】また、実施の形態1と実施の形態3とは、
表面処理層3A、3Bの組成が互いに同じであるもの
の、貫通孔底部の表面処理層3Aを除去しない形態(実
施の形態1)と、除去する形態(実施の形態3)とに分
けられる。同様に、実施の形態2と実施の形態4とは、
表面処理層3A、3Bの組成が互いに同じであるもの
の、貫通孔底部の表面処理層3Aを除去しない形態(実
施の形態1)と、除去する形態(実施の形態3)とに分
けられる。
Further, the first and third embodiments are different from each other.
Although the surface treatment layers 3A and 3B have the same composition, the surface treatment layer 3A at the bottom of the through hole is not removed (Embodiment 1) and is removed (Embodiment 3). Similarly, the second embodiment and the fourth embodiment are
Although the surface treatment layers 3A and 3B have the same composition, the surface treatment layer 3A at the bottom of the through hole is not removed (Embodiment 1) and is removed (Embodiment 3).

【0041】比較例1は、実施の形態1に類似している
ものの、裏面側の表面処理層3Bの組成が表面側の表面
処理層3Aの組成と同一であって、この点が実施の形態
1とは異なっており、本発明の範囲外となっている。
Although Comparative Example 1 is similar to the first embodiment, the composition of the surface treatment layer 3B on the back surface side is the same as the composition of the surface treatment layer 3A on the front surface side, and this point is an embodiment. 1, which is outside the scope of the present invention.

【0042】比較例3は、実施の形態3に類似している
ものの、裏面側の表面処理層3Bの組成が表面側の表面
処理層3Aの組成と同一であって、この点が実施の形態
3と異なっており、本発明の範囲外となっている。
Comparative Example 3 is similar to the third embodiment, but the composition of the surface treatment layer 3B on the back surface side is the same as the composition of the surface treatment layer 3A on the front surface side, and this point is the same as the embodiment mode. 3, which is outside the scope of the present invention.

【0043】実施の形態1から4及び比較例1、2で得
た回路基板の接続信頼性評価(PCT試験、耐半田リフ
ロー試験、ポップコーン試験、)を行った結果を表2に
示す。
Table 2 shows the results of the connection reliability evaluation (PCT test, solder reflow resistance test, popcorn test) of the circuit boards obtained in Embodiments 1 to 4 and Comparative Examples 1 and 2.

【0044】なお、PCT試験とは、121℃/2at
mという条件の環境下に試験対象を300h投入する前
後に接続抵抗を測定し、その抵抗変化率により接続信頼
性を試験する方法である。
The PCT test is 121 ° C./2 at
In this method, the connection resistance is measured before and after the test object is put in the environment of m for 300 hours, and the connection reliability is tested by the resistance change rate.

【0045】耐半田リフロー試験とは、通常の半田リフ
ローにより試験対象が晒される260℃/30秒という
リフロー処理に、試験対象を10回(10サイクル)繰
り返し投入する前後の接続抵抗を測定し、その抵抗変化
率により接続信頼性を試験する方法である。
The solder reflow resistance test is a reflow treatment of 260 ° C./30 seconds in which the test object is exposed by a normal solder reflow, and the connection resistance before and after repeatedly charging the test object 10 times (10 cycles) is measured, This is a method of testing the connection reliability based on the rate of change in resistance.

【0046】ポップコーン試験とは、温度85℃/湿度
85%という環境に試験対象を168h投入したのちリ
フロー処理(260℃/30秒)を実施する前後で接続
抵抗の測定を行い、その抵抗変化率より接続信頼性を試
験する方法である。なお、接続抵抗値の測定は3456
A(ヒューレットパッカード社製)を用い、4端子法で
測定した。
In the popcorn test, the connection resistance is measured before and after the reflow treatment (260 ° C./30 seconds) is carried out after the test object is put in an environment of temperature 85 ° C./humidity 85% for 168 hours, and the rate of change in resistance is measured. This is a method for testing connection reliability. The connection resistance was measured at 3456
A (manufactured by Hewlett-Packard Co.) was used for measurement by the 4-terminal method.

【0047】[0047]

【表2】 [Table 2]

【0048】表2より明らかなように、本発明の金属箔
を用いた回路基板では、層間の接着性や防錆性に対する
寄与が優先される箔面には、接着力や防錆性を高める成
分を比較的多量に含有して、その分、厚みが若干厚くな
った表面処理層3Aを設けている。一方、電気的導通性
に対する寄与が優先される箔面には、接着力や防錆性を
高める成分をあまり含有することなく、その分、厚みが
薄くなって電気的導通性が向上した表面処理層3Bを設
けている。これにより、信頼性の高い回路基板を提供す
ることができる。以下、詳細に説明する。
As is clear from Table 2, in the circuit board using the metal foil of the present invention, the adhesive force and the rust preventive property are enhanced on the foil surface where the contribution to the interlayer adhesiveness and the rust preventive property is prioritized. The surface treatment layer 3A is provided in which the components are contained in a relatively large amount and the thickness thereof is slightly thicker. On the other hand, the surface of the foil, which is prioritized for its contribution to electrical conductivity, does not contain much components that enhance the adhesive strength and rust resistance, and the surface treatment is improved by reducing the thickness and improving the electrical conductivity. A layer 3B is provided. This makes it possible to provide a highly reliable circuit board. The details will be described below.

【0049】表面処理層3A、3Bは、絶縁体層11ど
うしの接着のために設けられており、そのため、接着性
や防錆性が要求される。しかしながら、表面処理層3
A、3Bは、層間接続部位(配線層12A、12Bとビ
ア16と接続部位)等の接続部位にも介在することにな
るため、接続部位に介在する処理層領域においては、電
気導通性に対して阻害しないことも要求される。
The surface treatment layers 3A and 3B are provided for adhering the insulating layers 11 to each other, and therefore, adhesiveness and rust prevention are required. However, the surface treatment layer 3
Since A and 3B are also present in connection sites such as interlayer connection sites (wiring layers 12A and 12B and vias 16), electrical conductivity can be reduced in the processing layer region located in the connection sites. It is also required not to block.

【0050】これに対して、本発明の回路基板の製造方
法においては、貫通孔14の底部に位置する表面処理層
3Bを選択的に除去する、という特徴がある。しかしな
がら、導電性ペースト15を充填した後に、絶縁体層1
1に設けられる配線層12Bにおいて、導電性ペースト
15に当接する表面処理層3Bでは、層間接続に関与す
る領域を選択的に除去することができない。
On the other hand, the circuit board manufacturing method of the present invention is characterized in that the surface treatment layer 3B located at the bottom of the through hole 14 is selectively removed. However, after filling the conductive paste 15, the insulating layer 1
In the wiring layer 12B provided in No. 1, the surface treatment layer 3B contacting the conductive paste 15 cannot selectively remove the region related to the interlayer connection.

【0051】以上のような理由により、各配線層12
A、12Bを構成する金属箔1において、貫通孔14の
底部に露呈する側に位置する一方の箔面に設けられる表
面処理層3Aにおいては、良好な層間接続の実現に対し
て寄与することよりも、絶縁体層11どうしの高い接着
性や防錆性の実現に対して寄与することが求められる。
これに対して、導電性ペースト15の頂部に当接する側
に位置する金属箔1の他方の箔面に設けられる表面処理
層3Bにおいては、絶縁体層11どうしの高い接着強度
や防錆性の実現に対して寄与するとともに、良好な層間
接続の実現に対して寄与することが求められる。
For the above reasons, each wiring layer 12
In the metal foil 1 constituting A and 12B, the surface treatment layer 3A provided on one foil surface located on the side exposed to the bottom of the through hole 14 contributes to the realization of good interlayer connection. Also, it is required to contribute to the realization of high adhesiveness and rustproofness between the insulating layers 11.
On the other hand, in the surface treatment layer 3B provided on the other foil surface of the metal foil 1 located on the side abutting on the top of the conductive paste 15, the insulating layers 11 have high adhesive strength and rust preventive property. In addition to contributing to the realization, it is required to contribute to the realization of good interlayer connection.

【0052】これに対して、表面処理層3A、3Bを構
成する各成分のうち、Niは、接着性や防錆性を発揮す
るうえで重要な役割を果たすものの、Niを含有する
分、表面処理層の厚みが厚くなると、その表面処理層の
電気導通性は劣化することが危惧される。さらには、N
iは、電気導通性を維持するうえでは、どちらかという
と阻害要因となる成分である。
On the other hand, among the components constituting the surface treatment layers 3A and 3B, Ni plays an important role in exerting the adhesiveness and the rust preventive property. When the thickness of the treatment layer is increased, the electrical conductivity of the surface treatment layer may deteriorate. Furthermore, N
i is a component that is a rather inhibiting factor in maintaining electrical conductivity.

【0053】そこで、本発明の各実施の形態1〜4で
は、高い接着性や防錆性が優先的に要求される表面処理
層3Aにおいては、処理層の厚みが厚くなる(したがっ
て電気導通性が悪化する)ことに対してなんら危惧を抱
くことなく、Niを含有させる。一方、良好な電気導通
性が優先的に要求される表面処理層3Bにおいては、N
iの含有をなくし、これにより、電気導通性を高めると
ともに、処理層厚みを薄くして、その分でも、電気導通
性を高めている。さらには、高い接着性や防錆性が要求
される表面処理層3Aにおいても、Niの含有量を調整
することで、Ni含有量の調整および処理層の厚みの薄
型化により、接着強度をほとんど落とすことなく、電気
導通性を向上させている。
Therefore, in each of the first to fourth embodiments of the present invention, in the surface treatment layer 3A in which high adhesiveness and rust prevention are preferentially required, the thickness of the treatment layer becomes large (thus electrical conductivity). Ni is contained without any fear of becoming worse. On the other hand, in the surface treatment layer 3B where good electrical conductivity is preferentially required, N
By eliminating the content of i, the electrical conductivity is increased, and at the same time, the thickness of the treatment layer is reduced, and the electrical conductivity is increased by that amount. Furthermore, even in the surface-treated layer 3A that is required to have high adhesiveness and rust prevention, by adjusting the Ni content, it is possible to adjust the Ni content and reduce the thickness of the treated layer to obtain almost no adhesive strength. The electrical conductivity is improved without dropping.

【0054】以上説明したような表面処理層3A、3B
の成分調整を行った各実施の形態の測定結果を詳細に説
明する。実施の形態1では、表面処理層3Aにおいて、
Niを含有させることで接着強度を維持したうえで、表
面処理層3Bにおいて、Niを含有させないことで、N
i無しによる効果と処理層薄膜化による効果により、層
間の電気導通性を高めている。これにより、PCT試
験、ポップコーン試験において接続抵抗値の変化率が5
〜3%であり、耐半田リフロー試験においては、接続抵
抗値の変化率が3%未満である、という良好な結果が得
られた。
The surface treatment layers 3A and 3B as described above
The measurement result of each embodiment in which the component adjustment is performed will be described in detail. In the first embodiment, in the surface treatment layer 3A,
By maintaining the adhesive strength by containing Ni, and by not containing Ni in the surface treatment layer 3B, N
The electrical conductivity between the layers is enhanced by the effect of no i and the effect of thinning the processing layer. As a result, the change rate of the connection resistance value is 5 in the PCT test and the popcorn test.
In the solder reflow resistance test, the good result that the rate of change of the connection resistance value is less than 3% was obtained.

【0055】実施の形態1の構成に加えて、貫通孔14
を形成する際に貫通孔底部の表面処理層3Aを除去する
ことで、電気導通性を高めた実施の形態3では、PCT
試験において接続抵抗値の変化率が5〜3%であり、ポ
ップコーン試験、耐半田リフロー試験において接続抵抗
値の変化率が3%未満である、という実施の形態1より
さらに良好な結果が得られた。
In addition to the structure of the first embodiment, the through hole 14
In the third embodiment in which the electrical conductivity is enhanced by removing the surface treatment layer 3A at the bottom of the through hole when forming the PCT,
The change rate of the connection resistance value is 5% to 3% in the test, and the change rate of the connection resistance value is less than 3% in the popcorn test and the solder reflow resistance test. It was

【0056】また、表面処理層3Aにおいて、Niの積
載量を調整する(若干減らす(重量比にして10→
5))ことで、接着性や防錆性を発揮したうえで、処理
層厚みを薄くして電気導通性の向上を図った実施の形態
2、4では、全ての試験において接続抵抗値の変化率が
3%未満という、実施の形態1、3よりさらに良好な結
果が得られた。この場合、特に、貫通孔14を形成する
際に貫通孔底部の表面処理層3Aを除去しない例である
実施の形態2において上記した結果が得られたことは、
表面処理層の成分調整(厚み調整を含む)が接着力・防
錆性と電気導通性との両立にいかに有効かを示してお
り、このことは注目に値する。
Further, in the surface treatment layer 3A, the loading amount of Ni is adjusted (slightly reduced (weight ratio 10 →
5)), in Embodiments 2 and 4 in which the adhesiveness and the rust preventive property are exhibited, and the electrical conductivity is improved by reducing the thickness of the treatment layer, the change of the connection resistance value is performed in all the tests. The rate is less than 3%, which is a better result than in the first and third embodiments. In this case, in particular, the above results were obtained in the second embodiment, which is an example in which the surface treatment layer 3A at the bottom of the through hole is not removed when forming the through hole 14.
It shows how the adjustment of the components of the surface treatment layer (including the adjustment of the thickness) is effective in achieving both good adhesion, rust prevention and electrical conductivity, which is noteworthy.

【0057】これに対して、比較例1、2では、PCT
試験やポップコーン試験において、接続抵抗値の変化率
が10%以上という、本発明の各実施の形態1〜4と比
較して格段に劣る結果が得られた。
On the other hand, in Comparative Examples 1 and 2, PCT
In the test and the popcorn test, the change rate of the connection resistance value was 10% or more, which was significantly inferior to those of the first to fourth embodiments of the present invention.

【0058】なお、本発明においては、表面処理層3
A、3Bとして、金属酸化物形成層(Ni,Zn,Cr
等の金属酸化物を形成した層)のほか、粗化処理層、有
機化合物形成層、カップリング剤処理層等を好ましく用
いることができる。要は、表面処理層3Aとして、高い
接着強度に寄与する成分を有する処理層を設ける一方、
表面処理層3Bとして、接着強度よりも良好な電気導通
性を優先的に発揮する処理層を設ければよくも、その組
成は特に限定されない。
In the present invention, the surface treatment layer 3
A and 3B are metal oxide forming layers (Ni, Zn, Cr).
Other than the above), a roughening treatment layer, an organic compound forming layer, a coupling agent treatment layer, etc. can be preferably used. In short, as the surface treatment layer 3A, a treatment layer having a component that contributes to high adhesive strength is provided,
As the surface treatment layer 3B, a treatment layer that preferentially exhibits better electrical conductivity than adhesive strength may be provided, but the composition thereof is not particularly limited.

【0059】また、金属箔1としては、銅箔のほか、ス
テンレンス箔、アルミニウム箔、ニッケル箔等の公知の
金属箔等を用いることができる。
As the metal foil 1, known metal foils such as stainless foil, aluminum foil, nickel foil and the like can be used in addition to copper foil.

【0060】また、貫通孔底部の表面処理層3Aを除去
する方法として、ビア加工後のレーザー照射による除去
法が好適であるが、これに限定されるものではなく、ハ
ロゲンガスを用いたドライエッチング等の公知の化学
的、物理的手法も挙げられる。
Further, as a method of removing the surface treatment layer 3A at the bottom of the through hole, a removal method by laser irradiation after via processing is preferable, but the method is not limited to this, and dry etching using a halogen gas is preferable. Known chemical and physical methods such as

【0061】また、本実施形態において、導電性ペース
ト15を構成する導電性粉末としては、銅粉末、銀粉
末、ニッケル粉末、アルミニウム粉末等の金属粉末、お
よび上記金属からなる被覆層を有する粉末等が挙げられ
る。また、導電性粉末の形状は樹脂状、フレーク状、球
状、不定形のいずれの形態であってもよい。さらには、
貫通孔14への充填を容易にするために樹脂、添加剤や
溶剤を加えてもよいのもいうまでもない。
In the present embodiment, the conductive powder forming the conductive paste 15 is a metal powder such as copper powder, silver powder, nickel powder or aluminum powder, and powder having a coating layer made of the above metal. Is mentioned. The shape of the conductive powder may be any of resin, flake, sphere, and amorphous. Moreover,
Needless to say, a resin, an additive, or a solvent may be added to facilitate the filling of the through holes 14.

【0062】[0062]

【発明の効果】以上のように、本発明によれば、接着性
や防錆性が必要な箔面には、そのような特性を発揮する
表面処理層を設ける一方、電気導通性が必要な箔面に
は、そのような特性を発揮する表面処理層を設けること
で、信頼性の高い電気配線を形成することが可能となっ
た。
As described above, according to the present invention, a surface treatment layer exhibiting such characteristics is provided on the foil surface requiring adhesiveness and rust prevention, while electrical conductivity is required. By providing a surface treatment layer exhibiting such characteristics on the foil surface, it has become possible to form highly reliable electrical wiring.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施形態の電気配線形成用金属箔の
構成を示す断面図である。
FIG. 1 is a cross-sectional view showing a configuration of a metal foil for forming an electric wiring according to an embodiment of the present invention.

【図2】本発明の電気配線形成用金属箔を用いて形成し
た多層回路基板の構成を示す断面図である。
FIG. 2 is a cross-sectional view showing a configuration of a multilayer circuit board formed by using the electric wiring forming metal foil of the present invention.

【図3】図2の多層回路基板の製造方法の要部をそれぞ
れ示す断面図である。 1 電気配線形成用金属箔 2 金属箔本体 3A、3B 表面処理層 10 多層
回路基板 11 絶縁体層 12A、12B 配線層 13 ビア 14 貫通孔 15 導電性ペースト 16 ビア 20 支持基材 21 離型フィ
ルム
FIG. 3 is a cross-sectional view showing the main part of the method for manufacturing the multilayer circuit board of FIG. DESCRIPTION OF SYMBOLS 1 Metal foil for electric wiring formation 2 Metal foil main body 3A, 3B Surface treatment layer 10 Multilayer circuit board 11 Insulator layers 12A, 12B Wiring layer 13 Via 14 Through hole 15 Conductive paste 16 Via 20 Support base material 21 Release film

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) // C22C 18/00 C22C 18/00 19/03 19/03 M (72)発明者 安藤 大蔵 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 4E351 BB01 DD04 DD54 DD55 GG09 5E343 AA07 BB24 BB44 BB67 DD56 EE53 GG20 5E346 AA15 CC32 FF18 HH40 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) // C22C 18/00 C22C 18/00 19/03 19/03 M (72) Inventor Daizo Ando Kadoma Osaka Prefecture 1006, Kadoma, Ichimaji, Matsushita Electric Industrial Co., Ltd. F term (reference) 4E351 BB01 DD04 DD54 DD55 GG09 5E343 AA07 BB24 BB44 BB67 DD56 EE53 GG20 5E346 AA15 CC32 FF18 HH40

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 絶縁体層上もしくは絶縁体層の間に設け
られる電気配線を形成するために用いられる電気配線形
成用金属箔であって、 箔両面それぞれに、前記絶縁体層と各箔面との相対位置
関係に適応して、特性が設定された表面処理層を設け
た、 ことを特徴とする電気配線形成用金属箔。
1. A metal foil for forming an electric wiring, which is used for forming an electric wiring provided on an insulating layer or between insulating layers, wherein the insulating layer and each foil surface are provided on both sides of the foil. A metal foil for forming an electric wiring, characterized in that a surface treatment layer having characteristics set according to a relative positional relationship with is provided.
【請求項2】 請求項1に記載の電気配線形成用金属箔
において、 前記表面処理層の一方は、前記絶縁体層との間の接着性
および/または防錆性を優先させた特性を有する層であ
り、 前記表面処理層の他方は、電気配線の層間接続時の電気
導通性を優先させた特性を有する層である、ことを特徴
とする電気配線形成用金属箔。
2. The electric wiring forming metal foil according to claim 1, wherein one of the surface treatment layers has a property in which adhesiveness with the insulating layer and / or rust prevention is prioritized. A metal foil for forming an electric wiring, wherein the other one of the surface treatment layers is a layer having a property in which electric conductivity at the time of interlayer connection of electric wiring is prioritized.
【請求項3】 請求項2に記載の電気配線形成用金属箔
において、 前記表面処理層は金属化合物からなる、 ことを特徴とする電気配線形成用金属箔。
3. The metal foil for forming an electric wiring according to claim 2, wherein the surface treatment layer is made of a metal compound.
【請求項4】 請求項3に記載の電気配線形成用金属箔
において、 前記表面処理層の一方は、Niを含有することで、前記
絶縁体層との間の接着性および/または防錆性を優先さ
せた特性を有する層であり、 前記表面処理層の他方は、Niを含有しないことで電気
配線の層間接続時の電気導通性を優先させた特性を有す
る層である、 ことを特徴とする電気配線形成用金属箔。
4. The electric wiring forming metal foil according to claim 3, wherein one of the surface treatment layers contains Ni so that the adhesiveness and / or the rust preventive property with respect to the insulating layer is high. Characterized in that the other of the surface-treated layers is a layer having a property of giving priority to electrical conductivity during interlayer connection of electrical wiring by not containing Ni. Metal foil for forming electrical wiring.
【請求項5】 積層配置された2層以上の電気配線層と
前記電気配線層を電気的に絶縁する絶縁体層とを有する
回路基板であって、 前記電気配線層は、請求項1ないし4のいずれかに記載
の電気配線形成用金属箔をパターニングしたものであ
る、 ことを特徴とする回路基板。
5. A circuit board having two or more electric wiring layers stacked and an insulator layer for electrically insulating the electric wiring layers, wherein the electric wiring layers are any one of claims 1 to 4. A circuit board, which is obtained by patterning the metal foil for forming an electric wiring according to any one of 1.
【請求項6】 請求項5に記載の回路基板において、 この回路基板は、前記電気配線層同士を電気的に接続す
るために前記絶縁体層に設けられたビアを有するもので
ある、ことを特徴とする回路基板。
6. The circuit board according to claim 5, wherein the circuit board has a via provided in the insulator layer for electrically connecting the electric wiring layers to each other. Characteristic circuit board.
【請求項7】 絶縁体層に設けたビアを介して絶縁体層
両面に設けた電気配線を層間接続してなる回路基板の製
造方法であって、 電気配線形成用金属箔として、請求項2ないし4のいず
れかに記載の電気配線形成用金属箔を用意する工程と、 前記一方の表面処理層を前記絶縁体層に当接させる向き
にして、前記金属箔を前記絶縁体層の一面に貼着する工
程と、前記絶縁体層の他面から前記金属箔に到達する貫
通孔を、前記絶縁体層に形成する工程と、前記貫通孔底
部に露出する前記一方の表面処理層を選択的に除去する
工程と、前記貫通孔に導電性ペーストを充填する工程
と、 もう一つの前記金属箔を、前記表面処理層の他方を前記
絶縁体層に対向させた状態で前記絶縁体層の他面に貼着
する工程と、 前記絶縁体層を加熱加圧することで、絶縁体層と金属箔
とを一体化するとともに、前記導電性ペーストをビアに
変化させる工程と、 含むことを特徴とする回路基板の製造方法。
7. A method of manufacturing a circuit board, comprising: electrically connecting wirings provided on both surfaces of an insulating layer to each other via vias provided in the insulating layer; A step of preparing a metal foil for forming an electric wiring according to any one of 1 to 4, and the metal foil on one surface of the insulator layer in a direction in which the one surface treatment layer is brought into contact with the insulator layer. The step of adhering, the step of forming a through hole reaching the metal foil from the other surface of the insulating layer in the insulating layer, and the one surface treatment layer exposed at the bottom of the through hole are selectively formed. And a step of filling the through-holes with a conductive paste, and another metal foil with the other of the surface treatment layers facing the insulator layer. A step of adhering to the surface, and heating and pressurizing the insulator layer, With integration of the edge layer and the metal foil, a step of changing the conductive paste in the via, method of manufacturing a circuit board, which comprises.
【請求項8】 請求項7に記載の回路基板の製造方法に
おいて、 前記金属箔に替えて、 支持基材上に貼着された電気配線層であって、その支持
基材当接面には、前記表面処理層の他方を設けるととも
に、支持基材当接面の裏面には、前記表面処理層の一方
を設けたものを用い、 この電気配線層を、前記絶縁体層に貼着する、 ことを特徴とする回路基板の製造方法。
8. The method for manufacturing a circuit board according to claim 7, wherein an electric wiring layer is attached on a supporting base material instead of the metal foil, and the supporting base material contact surface has an electric wiring layer. , The other of the surface treatment layer is provided, and the one having the one of the surface treatment layers is provided on the back surface of the supporting substrate contacting surface, and the electric wiring layer is attached to the insulator layer. A method of manufacturing a circuit board, comprising:
JP2001189415A 2001-06-22 2001-06-22 Metal foil for electrical interconnection formation, circuit board using the same and method of manufacturing the same Pending JP2003008231A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001189415A JP2003008231A (en) 2001-06-22 2001-06-22 Metal foil for electrical interconnection formation, circuit board using the same and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001189415A JP2003008231A (en) 2001-06-22 2001-06-22 Metal foil for electrical interconnection formation, circuit board using the same and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2003008231A true JP2003008231A (en) 2003-01-10

Family

ID=19028340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001189415A Pending JP2003008231A (en) 2001-06-22 2001-06-22 Metal foil for electrical interconnection formation, circuit board using the same and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2003008231A (en)

Similar Documents

Publication Publication Date Title
US7341890B2 (en) Circuit board with built-in electronic component and method for manufacturing the same
KR101076061B1 (en) Methods for fabricating three-dimensional all organic interconnect structures
US6734542B2 (en) Component built-in module and method for producing the same
KR100517009B1 (en) Multilayer Wiring Substrate and Manufacturing Method Thereof
JP3670917B2 (en) Semiconductor device and manufacturing method thereof
JP3401767B2 (en) Multilayer ceramic substrate and method of manufacturing the same
JPH1145955A (en) Device built-in multilayered printed circuit board and its manufacture
JP4201436B2 (en) Manufacturing method of multilayer wiring board
JP2002261449A (en) Module with built-in component and its manufacturing method
TW200834764A (en) Coreless packing substrate and method for making the same
TWI294760B (en)
WO2013031822A1 (en) Thin-film wiring substrate and substrate for probe card
JP2003008231A (en) Metal foil for electrical interconnection formation, circuit board using the same and method of manufacturing the same
US7047629B2 (en) Method of manufacturing circuit board
JP2007067364A (en) Ceramic substrate with chip-type electronic part mounted thereon and method for manufacturing the same
JPH11163522A (en) Multilayer wiring boar and its manufacture
JP2000138457A (en) Multilayer interconnection board and its manufacture
JP4200664B2 (en) Multilayer substrate and manufacturing method thereof
JP2001015895A (en) Wiring board and its manufacture
WO2023003024A1 (en) Wiring substrate
JPH11224887A (en) Ceramic substrate
JP2004031738A (en) Wiring board and its manufacturing method
JP2004119500A (en) Chip resistor, its manufacturing method and method for packaging same
JP2003258435A (en) Sheet material for wiring board and multilayered wiring board
JP2720063B2 (en) Manufacturing method of wiring board