JP2003008184A - Printed board - Google Patents

Printed board

Info

Publication number
JP2003008184A
JP2003008184A JP2001186679A JP2001186679A JP2003008184A JP 2003008184 A JP2003008184 A JP 2003008184A JP 2001186679 A JP2001186679 A JP 2001186679A JP 2001186679 A JP2001186679 A JP 2001186679A JP 2003008184 A JP2003008184 A JP 2003008184A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
semiconductor chip
pads
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001186679A
Other languages
Japanese (ja)
Inventor
Manabu Katabuchi
学 片渕
Tomoji Saito
友治 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba IT and Control Systems Corp
Original Assignee
Toshiba Corp
Toshiba IT and Control Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba IT and Control Systems Corp filed Critical Toshiba Corp
Priority to JP2001186679A priority Critical patent/JP2003008184A/en
Publication of JP2003008184A publication Critical patent/JP2003008184A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To eliminate defects of a solder ball and a connection defect without requiring mounting facility with high precision and also eliminate man-hours for visual inspection and later adjustment. SOLUTION: The printed board is composed of a printed main board 1, a pair of pads 2a and 2b arranged with a prescribed space, and a pair of additional pads 2c and 2d between the pads 2a and 2b.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体チップを取
り付け可能に設計されたプリント基板の改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement of a printed circuit board designed so that a semiconductor chip can be attached.

【0002】[0002]

【従来の技術】一般に、各種電子機器には、配線パター
ンが形成されたプリント基板の表面に半導体チップ、抵
抗、コンデンサ等を搭載したプリント回路板が用いられ
ている。このプリント基板には、ベークライト(熱硬化
性フェノール樹脂の登録商標名)及びガラス繊維等の素
材などが用いられている。
2. Description of the Related Art Generally, a printed circuit board having a semiconductor chip, a resistor, a capacitor and the like mounted on the surface of a printed board on which a wiring pattern is formed is used in various electronic devices. Bakelite (a registered trademark of thermosetting phenolic resin), glass fiber, and other materials are used for this printed circuit board.

【0003】以下、従来のプリント基板及び半導体チッ
プ4のプリント基板への実装方法の一例について図を用
いて説明する。
An example of a conventional method of mounting the printed circuit board and the semiconductor chip 4 on the printed circuit board will be described below with reference to the drawings.

【0004】図28は、従来から用いられているこの種
のプリント基板の構成例を示す平面図であり、図29
は、この種のプリント基板の一部の断面図である。
FIG. 28 is a plan view showing an example of the structure of a conventional printed circuit board of this type.
FIG. 3 is a sectional view of a part of a printed circuit board of this type.

【0005】このプリント基板は、プリント基板本体1
と、このプリント基板本体1の表面上に所定の間隔を存
して設けられた一対のパッド2a、2bと、このプリン
ト基板のパッド2a、2b以外の部分に覆設されたソル
ダレジスト3とから構成されている。
This printed circuit board comprises a printed circuit board body 1
And a pair of pads 2a and 2b provided on the surface of the printed circuit board body 1 at a predetermined interval, and a solder resist 3 provided on a portion of the printed circuit board other than the pads 2a and 2b. It is configured.

【0006】プリント基板本体1は、略長方形形状の平
面形状を有する電気絶縁材からなる板状部材である。
The printed circuit board body 1 is a plate-like member made of an electrically insulating material having a substantially rectangular planar shape.

【0007】各パッド2a、2bは、略長方形形状の平
面形状を有し、取り付ける半導体チップ4の電極5a、
5b間の距離に合わせて所定の間隔を存して設けられて
いる。
Each of the pads 2a and 2b has a substantially rectangular planar shape, and has electrodes 5a of the semiconductor chip 4 to be attached,
It is provided with a predetermined interval according to the distance between 5b.

【0008】また、これらのパッド2a、2bの表面に
は、加熱中の各パッド2a、2bの酸化を防止するとと
もに、融解したはんだの表面張力を低下させ、はんだの
なじみや広がりを助長する観点からフラックスが塗布さ
れている。
Further, on the surfaces of these pads 2a, 2b, the oxidation of the pads 2a, 2b during heating is prevented, the surface tension of the melted solder is lowered, and the spreading and spreading of the solder is promoted. Flux is applied from.

【0009】ソルダレジスト3は、プリント基板上に設
けられた図示しない配線パターン等の酸化防止、又は配
線パターンの短絡を防止する等のために、プリント基板
上のパッド2a、2b以外の部分にはんだが被らないよ
うに覆設されている。
The solder resist 3 is soldered on portions other than the pads 2a and 2b on the printed circuit board in order to prevent oxidation of a wiring pattern or the like (not shown) provided on the printed circuit board or to prevent short circuit of the wiring pattern. It is covered so as not to be covered.

【0010】図30は、この種のプリント基板に取り付
ける半導体チップ4の一例を示す平面図であり、図31
は、同半導体チップ4の側面図である。
FIG. 30 is a plan view showing an example of a semiconductor chip 4 attached to a printed circuit board of this type.
FIG. 3 is a side view of the semiconductor chip 4.

【0011】半導体チップ4は、半導体チップ本体4a
の両端に電極5a、5bが設けられている。
The semiconductor chip 4 is a semiconductor chip body 4a.
The electrodes 5a and 5b are provided on both ends of the.

【0012】これらの電極5a、5bは、略長方形状の
平面形状を有すると共に、略Uの字型の断面形状を有し
ている。
The electrodes 5a and 5b have a substantially rectangular planar shape and a substantially U-shaped cross section.

【0013】図32は、半導体チップ4の実装後のプリ
ント基板の構成例を示す平面図であり、図33は、半導
体チップ4の実装後のプリント基板の一部の側面の断面
と半導体チップ4の側面との構成例を示す概要図であ
る。
FIG. 32 is a plan view showing an example of the structure of the printed circuit board after mounting the semiconductor chip 4, and FIG. 33 is a cross-sectional view of part of the side surface of the printed circuit board after mounting the semiconductor chip 4 and the semiconductor chip 4. FIG. 3 is a schematic diagram showing a configuration example of the side surface of FIG.

【0014】以上のように構成した半導体チップ4のプ
リント基板上への実装方法としては、まず、あらかじめ
はんだをプリント基板上に設けられたパッドの表面上に
塗布する。
As a method of mounting the semiconductor chip 4 configured as described above on a printed circuit board, first, solder is applied in advance on the surface of a pad provided on the printed circuit board.

【0015】次の工程では、プリント基板上でパッド2
a、2bが設けられた面と同じ側から、半導体チップ4
の有する電極5a、5bとプリント基板のパッド2a、
2bとが重なるように装着する。
In the next step, the pad 2 is placed on the printed circuit board.
From the same side as the surface on which a and 2b are provided, the semiconductor chip 4
The electrodes 5a, 5b and the pad 2a of the printed circuit board,
Attach so that it overlaps with 2b.

【0016】次の工程では、図示しないリフロー装置
で、半導体チップ4とプリント基板とを同時にはんだの
融点よりも高い温度まで加熱することにより、融解した
はんだ6aがパッド2a、2b上に広がる。
In the next step, the semiconductor chip 4 and the printed board are simultaneously heated to a temperature higher than the melting point of the solder by a reflow device (not shown), so that the melted solder 6a spreads on the pads 2a and 2b.

【0017】この状態で加熱を止めると、半導体チップ
4側の電極5a、5bとプリント基板側のパッド2a、
2bとがはんだ接合され、各パッド2a、2bを介して
半導体チップ4に通電可能となる。これにより、半導体
チップ4のプリント基板への実装が完了する。
When the heating is stopped in this state, the electrodes 5a and 5b on the semiconductor chip 4 side and the pads 2a on the printed circuit board side,
2b is soldered to the semiconductor chip 4 so that the semiconductor chip 4 can be energized through the pads 2a and 2b. This completes the mounting of the semiconductor chip 4 on the printed board.

【0018】[0018]

【発明が解決しようとする課題】しかしながら、このよ
うなプリント基板においては、余剰はんだにより短絡を
生ずる不具合、又は接続不良などの不具合を生じる可能
性がある。
However, in such a printed circuit board, there is a possibility that a short circuit or a connection failure may occur due to excess solder.

【0019】余剰はんだとは、パッドと半導体チップ4
との接合に用いられるのに必要な量を超過した超過分の
はんだのことを言い、この余剰はんだにより、はんだボ
ール6bが生成される。
Excessive solder means pads and semiconductor chips 4.
It refers to an excess amount of solder that exceeds the amount required to be used for joining with, and solder balls 6b are generated by this excess solder.

【0020】図34は、はんだボール6bを生じている
プリント基板の構成例を示す平面図であり、図35は、
はんだボール6bを生じているプリント基板の一部の側
面の断面と半導体チップ4の側面との構成例を示す概要
図である。
FIG. 34 is a plan view showing an example of the structure of a printed circuit board having solder balls 6b, and FIG.
It is a schematic diagram showing an example of composition of a side surface section of a part of a printed circuit board which has produced solder ball 6b, and a side surface of semiconductor chip 4.

【0021】一方、図36は、接続不良による不具合を
生じているプリント基板の構成例を示す平面図であり、
図37は、接続不良による不具合を生じているプリント
基板の一部の側面の断面と半導体チップ4の側面との構
成例を示す概要図である。
On the other hand, FIG. 36 is a plan view showing an example of the structure of a printed circuit board which has a problem due to poor connection.
FIG. 37 is a schematic view showing a configuration example of a cross section of a part of the side surface of the printed circuit board and a side surface of the semiconductor chip 4, which are defective due to poor connection.

【0022】半導体チップ4のプリント基板への実装時
における余剰はんだ6cにより短絡を生ずる不具合は、
図示しないリフロー装置の加熱により半導体チップ4の
下部に塗布されていたはんだが融解し、半導体チップ4
の重量によって押しつぶされ、各パッド2a、2bから
半導体チップ4の中央側にはみ出たまま、戻りきれない
余剰はんだ6cとして半導体チップ4の側面に図34に
示すようにはんだボール6bを形成することにより発生
する可能性がある。
The problem that a short circuit is caused by the excess solder 6c when the semiconductor chip 4 is mounted on the printed circuit board is
The solder applied to the lower portion of the semiconductor chip 4 is melted by the heating of a reflow device (not shown),
By forming the solder balls 6b on the side surface of the semiconductor chip 4 as the surplus solder 6c which cannot be completely returned while being squeezed by the weight of the semiconductor chip 4 and protruding from the pads 2a and 2b to the center side of the semiconductor chip 4, as shown in FIG. Can occur.

【0023】このはんだボール6bは、フラックスの残
渣7のみで、プリント基板本体1又はソルダレジスト3
の表面に固着されていることから、このプリント基板に
振動もしくは衝撃が加わったとき、又はフラックスの残
渣7が軟化する温度になったときなどに、半導体チップ
4の側面から脱落する可能性がある。この脱落したはん
だボール6bが絶縁の必要な箇所に移動したときに、短
絡を生ずる不具合が、引き起こされてしまう可能性があ
る。
The solder balls 6b are the flux residues 7 only, and are used for the printed circuit board body 1 or the solder resist 3.
Since it is fixed to the surface of the semiconductor chip 4, it may fall off from the side surface of the semiconductor chip 4 when vibration or impact is applied to this printed circuit board, or when the flux residue 7 reaches a temperature at which it softens. . When the dropped solder ball 6b moves to a location where insulation is required, there is a possibility that a short circuit may occur.

【0024】このはんだボール6bが発生したときは、
図示しない針等を用いて除去した後、プリント基板表面
を清掃し、はんだボール6bを完全に除去しなければな
らない。しかしながら、半導体チップ4の小型化、高密
度化に伴い、はんだボール6bは微細化し、目視検査に
よる発見及びはんだボール6bの完全なる除去には多大
なる労力を必要とする。
When the solder balls 6b are generated,
After removing with a needle or the like (not shown), the surface of the printed board must be cleaned to completely remove the solder balls 6b. However, with the miniaturization and high density of the semiconductor chip 4, the solder balls 6b are miniaturized, and a great deal of labor is required to be found by visual inspection and to completely remove the solder balls 6b.

【0025】また、このはんだボール6bの発生を防止
するには、図示しないメタルマスクを用いるか、パッド
2a、2bの寸法を小型化して余剰はんだ6cを減少さ
せるか、高精度な実装設備を導入するか、又ははんだ印
刷設備を導入するか等といった対策を講じなければなら
ない。しかしながら、これらの対策には、多大な労力を
必要とする。
In order to prevent the generation of the solder balls 6b, a metal mask (not shown) is used, the size of the pads 2a, 2b is reduced to reduce the excess solder 6c, or high precision mounting equipment is introduced. Must be taken, or measures such as whether to install solder printing equipment must be taken. However, these measures require a great deal of labor.

【0026】一方、接続不良による不具合は、半導体チ
ップ4の実装ずれ、はんだの印刷ずれ、又ははんだの印
刷のかすれ等によって、半導体チップ4の有する一端の
パッド、(例えば、2a)がはんだ6aと十分に接触し
ていない状態のときに生じる可能性がある。
On the other hand, the defect due to the poor connection is that the pad at one end of the semiconductor chip 4 (for example, 2a) is the solder 6a due to misalignment of the semiconductor chip 4, misalignment of the solder print, or blur of the solder print. It can occur when there is not enough contact.

【0027】この状態で、図示しないリフロー装置によ
りはんだの融点よりも高い温度まで加熱されると、他端
のパッド2bを接合するはんだ6aの表面張力により半
導体チップ4が引き寄せられ、はんだ6aとの接触が不
十分なパッド2aが浮き上がり、一端のパッド2aが未
接続の状態ではんだ付け作業が終了し、接続不良の不具
合が発生する。
In this state, when it is heated to a temperature higher than the melting point of the solder by a reflow device (not shown), the semiconductor chip 4 is attracted by the surface tension of the solder 6a that joins the pad 2b at the other end and the solder 6a The pad 2a with insufficient contact is lifted up, and the soldering work is completed in a state where the pad 2a at one end is not connected, resulting in a defective connection.

【0028】接続不良が発生したときは、図示しないは
んだコテ等を用いて半導体チップ4を取り外し、再び取
り付けせざるを得ない。しかしながら、半導体チップ4
の小型化、高密度化に伴い、接続不良による不具合を生
じている箇所の目視検査による発見、及び手直し作業に
は多大なる労力を必要とする。
When a connection failure occurs, the semiconductor chip 4 must be removed and attached again using a soldering iron (not shown) or the like. However, the semiconductor chip 4
Along with the miniaturization and high density of the device, a great deal of labor is required for finding and repairing a portion having a defect due to poor connection by visual inspection.

【0029】また、接続不良を防止するには、高精度な
実装設備を導入するか、はんだ印刷設備を導入するか、
図示しないメタルマスクの開口寸法を広げるか、パッド
2a、2bの寸法を半導体チップ4の中央部に広げる
か、といった対策を講じる必要がある。しかしながら、
メタルマスクの開口寸法を広げたり、パッド2a、2b
の寸法を半導体チップ4の中央部に広げたりといった対
策を実行すると、はんだの量が増加し、余剰はんだ6c
によりはんだボール6bが、発生してしまう可能性があ
る。また、メタルマスクの開口寸法を変更すると、プリ
ント基板上に塗布するはんだ量を調節しなければならな
くなる。
Further, in order to prevent the connection failure, whether highly accurate mounting equipment or solder printing equipment is installed,
It is necessary to take measures such as expanding the opening size of a metal mask (not shown) or expanding the sizes of the pads 2a and 2b to the central portion of the semiconductor chip 4. However,
Widen the opening size of the metal mask and use the pads 2a, 2b
If measures such as expanding the size of the solder to the central portion of the semiconductor chip 4 are taken, the amount of solder increases and the excess solder 6c
As a result, solder balls 6b may be generated. Further, if the opening size of the metal mask is changed, the amount of solder applied on the printed circuit board must be adjusted.

【0030】そこで本発明は、上記事情を鑑みてなされ
たもので、はんだボール及び接続不良による不具合をな
くすと共に、高精度な実装設備を不要とし、かつ目視検
査及び手直し作業にかかる労力を不要とすることが可能
なプリント基板を提供することを目的とする。
Therefore, the present invention has been made in view of the above circumstances, eliminates the problems caused by solder balls and defective connections, eliminates the need for highly accurate mounting equipment, and eliminates the labor required for visual inspection and repair work. It is an object of the present invention to provide a printed circuit board that can be manufactured.

【0031】[0031]

【課題を解決するための手段】本発明の骨子は、プリン
ト基板上の余剰はんだを固着する構成により、はんだボ
ール及び接続不良による不具合をなくすと共に、高精度
な実装設備を不要とし、かつ目視検査及び手直し作業に
かかる労力を不要とすることを可能とすることにある。
The essence of the present invention is to eliminate excessive solder on the printed circuit board, thereby eliminating problems due to solder balls and poor connection, and eliminating the need for high-precision mounting equipment and performing visual inspection. In addition, it is possible to eliminate the labor required for the repair work.

【0032】ここで、余剰はんだを固着する構成として
は、余剰はんだを表面に保持するか、又は内部に収容す
る構成であればよく、例えば、プリント基板上に、取り
付ける半導体チップの両側の側面に所定の間隔で少なく
とも一対のパッド、スルーホール、ビアホール等を設け
る手法、又は各パッド間に少なくとも1つの溝を設ける
手法などがある。
Here, the structure for fixing the excess solder may be a structure for holding the surplus solder on the surface or accommodating the surplus solder inside, for example, on the side surface of both sides of the semiconductor chip to be mounted on the printed board. There is a method of providing at least a pair of pads, a through hole, a via hole, etc. at a predetermined interval, or a method of providing at least one groove between each pad.

【0033】さて、以上のような本発明の骨子は、具体
的には以下のような手段を講じることにより実現され
る。
The essence of the present invention as described above is specifically realized by taking the following means.

【0034】請求項1に係る発明は、半導体チップを取
り付け可能なプリント基板であって、プリント基板本体
と、半導体チップの有する電極をプリント基板本体に取
り付けるためにプリント基板本体の表面上に所定の間隔
を存して設けられた一対の第1のパッドと、各第1のパ
ッドの間に設けられた第1の余剰はんだ固着部とを備え
たプリント基板である。
The invention according to claim 1 is a printed circuit board to which a semiconductor chip can be attached, wherein a predetermined portion is provided on the surface of the printed circuit board body for attaching the printed circuit board body and electrodes of the semiconductor chip to the printed circuit board body. It is a printed circuit board provided with a pair of 1st pads provided at intervals, and a 1st surplus solder fixed part provided between each 1st pad.

【0035】従って、請求項1に係る発明のプリント基
板においては、上記手段を備えたことにより、半導体チ
ップの実装時には、余剰はんだが第1の余剰はんだ固着
部に接合され、強固で脱落のないはんだとしてプリント
基板本体上に固着されるので、はんだ付け品質の確保が
出来るとともに、はんだボールの目視確認、又は手直し
作業に要する労力を削減することが出来る。
Therefore, in the printed circuit board according to the first aspect of the present invention, since the above means is provided, the excess solder is bonded to the first excess solder fixing portion at the time of mounting the semiconductor chip, which is strong and does not drop off. Since it is fixed as solder on the printed circuit board body, the soldering quality can be ensured and the labor required for visual confirmation of solder balls or repair work can be reduced.

【0036】請求項2に係る発明は、請求項1に記載の
プリント基板において、各第1のパッドと第1の余剰は
んだ固着部とを接続する第1の配線パターンを付加した
プリント基板である。
The invention according to claim 2 is the printed circuit board according to claim 1, wherein a first wiring pattern for connecting each first pad and the first surplus solder fixing portion is added. .

【0037】従って、請求項2に係る発明のプリント基
板においては、上記手段を備えたことにより、請求項1
に係る発明の作用に加え、第1の余剰はんだ固着部を用
いることによって導通試験を容易に行うことが出来る。
Therefore, the printed circuit board of the invention according to claim 2 is provided with the above-mentioned means.
In addition to the effect of the invention according to (1), the continuity test can be easily performed by using the first surplus solder fixing portion.

【0038】請求項3に係る発明は、請求項1又は請求
項2に記載のプリント基板において、第1の余剰はんだ
固着部は、所定の間隔を存してプリント基板本体の表面
上に設けられた少なくとも一対の第2のパッドであるプ
リント基板である。
According to a third aspect of the present invention, in the printed circuit board according to the first or second aspect, the first surplus solder fixing portions are provided on the surface of the main body of the printed circuit board at a predetermined interval. And a printed circuit board which is at least a pair of second pads.

【0039】従って、請求項3に係る発明のプリント基
板においては、上記手段を備えたことにより、請求項1
又は請求項2に係る発明の作用を容易かつ確実に実現で
きる。
Therefore, the printed circuit board of the invention according to claim 3 is provided with the above-mentioned means.
Alternatively, the operation of the invention according to claim 2 can be easily and surely realized.

【0040】請求項4に係る発明は、請求項1に記載の
プリント基板において、第1の余剰はんだ固着部は、プ
リント基板本体の表面上に所定の間隔を存して設けられ
た少なくとも一対のスルーホールであるプリント基板で
ある。
According to a fourth aspect of the present invention, in the printed circuit board according to the first aspect, the first excess solder-bonded portions are provided on the surface of the printed circuit board main body at a predetermined interval with a predetermined distance therebetween. It is a printed circuit board that is a through hole.

【0041】従って、請求項4に係る発明のプリント基
板においては、上記手段を備えたことにより、半導体チ
ップの実装時には、余剰はんだが各スルーホールに接合
され、強固で脱落のないはんだとしてプリント基板上に
保持されるので、はんだ付け品質の確保が出来るととも
に、はんだボールの目視確認、又は手直し作業に要する
労力を削減することが出来る。
Therefore, in the printed circuit board according to the fourth aspect of the present invention, since the above means is provided, excess solder is bonded to each through hole when the semiconductor chip is mounted, and the printed circuit board is a strong solder that does not fall off. Since it is held on the upper side, the soldering quality can be secured, and the labor required for visually confirming or reworking the solder balls can be reduced.

【0042】請求項5に係る発明は、請求項2に記載の
プリント基板において、第1の余剰はんだ固着部は、プ
リント基板本体の表面上に所定の間隔を存して設けられ
た少なくとも一対のビアホールであるプリント基板であ
る。
According to a fifth aspect of the present invention, in the printed circuit board according to the second aspect, the first surplus solder fixing portions are at least one pair provided on the surface of the main body of the printed circuit board at a predetermined interval. It is a printed circuit board that is a via hole.

【0043】従って、請求項5に係る発明のプリント基
板においては、上記手段を備えたことにより、半導体チ
ップの実装時には、余剰はんだがビアホールに接合さ
れ、強固で脱落のないはんだとしてプリント基板上に保
持されるので、はんだ付け品質の確保が出来るととも
に、はんだボールの目視確認、又は手直し作業に要する
労力を削減することが出来る。
Therefore, in the printed circuit board according to the fifth aspect of the present invention, since the above means is provided, excess solder is bonded to the via hole when the semiconductor chip is mounted, and the solder is strong and does not fall off on the printed circuit board. Since it is held, the soldering quality can be ensured, and the labor required for visually confirming the solder balls or the work of reworking can be reduced.

【0044】請求項6に係る発明は、請求項1又は請求
項2に記載のプリント基板において、各第1のパッド
は、プリント基板本体の表面上でかつ余剰はんだ固着部
と同一方向に延長された第1の延長部を備えた平面形状
を有するものであるプリント基板である。
According to a sixth aspect of the present invention, in the printed circuit board according to the first or second aspect, each first pad is extended on the surface of the printed circuit board body and in the same direction as the excess solder fixing portion. And a printed circuit board having a planar shape with a first extension.

【0045】従って、請求項6に係る発明のプリント基
板においては、上記手段を備えたことにより、半導体チ
ップとはんだとの接触面積を十分確保できるので、多少
の実装ずれ等が発生しても、接続不良が発生せず、半導
体チップの実装時におけるはんだ付け品質を保つことが
出来る。
Therefore, in the printed circuit board according to the sixth aspect of the present invention, since the contact area between the semiconductor chip and the solder can be sufficiently secured by providing the above means, even if some mounting misalignment occurs, No connection failure will occur and the soldering quality can be maintained when mounting the semiconductor chip.

【0046】請求項7に係る発明は、請求項1に記載の
プリント基板において、各第1のパッドは、半導体チッ
プと同一の方向に延長された第2の延長部を備えた平面
形状を有するものであり、第1の余剰はんだ固着部は、
各第1のパッド間に設けられた少なくとも1つの溝であ
るプリント基板である。
According to a seventh aspect of the present invention, in the printed circuit board according to the first aspect, each first pad has a planar shape having a second extension extending in the same direction as the semiconductor chip. The first excess solder-bonded portion is
It is a printed circuit board which is at least one groove provided between each 1st pad.

【0047】従って、請求項7に係る発明のプリント基
板においては、上記手段を備えたことにより、半導体チ
ップの実装時には、各第1のパッドに設けられた第2の
延長部によって半導体チップとはんだとの接触面積が広
く確保され、接触不良による不具合を防止することが可
能になるとともに、各第1のパッド間に設けられた溝に
余剰はんだが流れ込むので、はんだボールが生成され
ず、半導体チップの実装時におけるはんだ付けの品質を
高めることが出来る。
Therefore, in the printed circuit board according to the seventh aspect of the present invention, since the above means is provided, when the semiconductor chip is mounted, the semiconductor chip and the solder are soldered by the second extension portions provided in each first pad. A large contact area with the semiconductor chip can be ensured, and defects due to poor contact can be prevented, and since excess solder flows into the groove provided between the first pads, solder balls are not generated and the semiconductor chip The quality of soldering at the time of mounting can be improved.

【0048】請求項8に係る発明は、複数の半導体チッ
プを選択的に取り付け可能なプリント基板であって、プ
リント基板本体と、各半導体チップの有する電極をプリ
ント基板本体に取り付けるためにプリント基板本体の表
面上に所定の間隔を存して設けられた一対の第3のパッ
ドと、プリント基板本体の表面上に所定の間隔を存して
設けられ、第3のパッドと互いに大きさの異なる少なく
とも一対の第4のパッドと、第3のパッドと第4のパッ
ドとを接続する第2の配線パターンと、各第3のパッド
及び各第4のパッドに対応してそれぞれ個別に設けられ
た複数の第2の余剰はんだ固着部とを備えたプリント基
板である。
According to an eighth aspect of the present invention, there is provided a printed circuit board capable of selectively mounting a plurality of semiconductor chips, wherein the printed circuit board main body and the printed circuit board main body for attaching electrodes of each semiconductor chip to the printed circuit board main body. A pair of third pads provided on the surface of the printed circuit board with a predetermined space therebetween, and at least a pair of third pads provided on the surface of the printed circuit board body with a predetermined space and having a size different from each other. A pair of fourth pads, a second wiring pattern connecting the third pads to the fourth pads, and a plurality of individual wirings provided corresponding to each third pad and each fourth pad And a second surplus solder fixing portion of

【0049】従って、請求項8に係る発明のプリント基
板においては、上記手段を備えたことにより、余剰はん
だが各第3のパッド及び各第4のパッドで接合され、強
固で脱落のないはんだとしてプリント基板の表面上に保
持されるので、はんだ付け品質の確保が出来るととも
に、はんだボールの目視確認、又は手直し作業に要する
労力を削減することが出来る。
Therefore, in the printed circuit board of the invention according to the eighth aspect, since the above-mentioned means is provided, the excess solder is joined at the third pads and the fourth pads to form a strong solder which does not fall off. Since it is held on the surface of the printed circuit board, the soldering quality can be ensured and the labor required for visually checking or reworking the solder balls can be reduced.

【0050】さらに、製造元で実装する半導体チップの
大きさを任意に選択でき、高精度の実装設備の導入に要
する労力を省くことが出来る。
Further, the size of the semiconductor chip to be mounted can be arbitrarily selected by the manufacturer, and the labor required for introducing highly accurate mounting equipment can be omitted.

【0051】請求項9に係る発明は、請求項8に記載の
プリント基板において、各第3のパッド及び各第4のパ
ッドと、各第3のパッド及び各第4のパッドに対応して
それぞれ個別に設けられた複数の第2の余剰はんだ固着
部とを個別に接続する複数の第3の配線パターンを付加
したプリント基板である。
According to a ninth aspect of the present invention, in the printed circuit board according to the eighth aspect, the third pad and the fourth pad are respectively corresponding to the third pad and the fourth pad. It is a printed circuit board to which a plurality of third wiring patterns for individually connecting a plurality of individually provided second surplus solder fixing portions are added.

【0052】従って、請求項9に係る発明のプリント基
板においては、上記手段を備えたことにより請求項8の
作用に加え、各第2の余剰はんだ固着部を用いて、導通
試験を容易にかつ確実に行うことが出来る。
Therefore, in the printed circuit board of the invention according to the ninth aspect, by providing the above means, in addition to the function of the eighth aspect, the continuity test can be easily and easily performed by using each second excess solder fixing portion. It can be done reliably.

【0053】請求項10に係る発明は、プリント基板本
体と、半導体チップの有する電極をプリント基板本体に
取り付けるためにプリント基板本体の表面上に所定の間
隔を存して設けられた一対の第5のパッドとを備えたプ
リント基板であって、第5のパッドは、半導体チップの
両側に延長された第3の延長部と、半導体チップと同一
の方向に延長された第4の延長部とを備えた平面形状を
有するものであるプリント基板である。
According to a tenth aspect of the present invention, a printed circuit board main body and a pair of fifth electrodes provided on the surface of the printed circuit board main body at predetermined intervals for attaching the electrodes of the semiconductor chip to the printed circuit board main body. And a fifth pad having a third extension extending on both sides of the semiconductor chip and a fourth extension extending in the same direction as the semiconductor chip. It is a printed circuit board having a planar shape provided.

【0054】従って、請求項10に係る発明のプリント
基板においては、上記手段を備えたことにより、半導体
チップの実装時、余剰はんだは、これらの各延長部では
んだ付けされるので、衝撃若しくは振動が加わったとき
又は高温になったときでも、余剰はんだが脱落せず、は
んだボールの発生を防止でき、かつはんだと半導体チッ
プとの接触面積を広く確保できるので、接続不良による
不具合も防止でき、半導体チップの実装時におけるはん
だ付けの品質を保つことが出来る。
Therefore, in the printed circuit board according to the tenth aspect of the present invention, since the above means is provided, excess solder is soldered at each of these extension portions when the semiconductor chip is mounted. Even when added or even when the temperature is high, excess solder does not fall off, it is possible to prevent the generation of solder balls, and since it is possible to secure a wide contact area between the solder and the semiconductor chip, it is possible to prevent problems due to poor connection, It is possible to maintain the quality of soldering when mounting a semiconductor chip.

【0055】[0055]

【発明の実施の形態】以下、本発明の各実施の形態につ
いて図面を用いて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0056】なお、前述した図面と同一部分には、同一
符号を付し、詳しい説明を省略し、ここでは主として、
異なる部分について説明する。なお、以下の各実施の形
態も同様にして重複した説明を省略する。
The same parts as those in the above-mentioned drawings are designated by the same reference numerals and detailed description thereof will be omitted.
The different parts will be described. It should be noted that, in each of the following embodiments, duplicate description will be omitted in the same manner.

【0057】(第1の実施の形態)図1は、本発明の第
1の実施の形態に係るプリント基板の構成例を示す平面
図であり、図2は、このプリント基板の構成例の一部の
断面図である。
(First Embodiment) FIG. 1 is a plan view showing an example of the structure of a printed circuit board according to the first embodiment of the present invention, and FIG. 2 shows an example of the structure of this printed circuit board. It is sectional drawing of a part.

【0058】又、図3は、半導体チップ4の実装後のプ
リント基板の構成例を示す平面図であり、図4は、半導
体チップ4の実装後のプリント基板の一部の側面の断面
と半導体チップ4の側面との構成例を示す概要図であ
る。
FIG. 3 is a plan view showing a configuration example of the printed circuit board after mounting the semiconductor chip 4, and FIG. 4 is a cross-sectional view of a part of the side surface of the printed circuit board after mounting the semiconductor chip 4 and the semiconductor. It is a schematic diagram showing an example of composition with a side of chip 4.

【0059】本実施の形態のプリント基板は、プリント
基板本体1と、プリント基板本体1上に所定の間隔を存
して設けられた一対のパッド2a、2b(第1のパッ
ド)と、これらのパッド2a、2b間に、取り付ける半
導体チップ4の両側の側面に所定の間隔を存して設けら
れた一対の追加パッド2c、2d(第1の余剰はんだ固
着部でかつ第2のパッド)と、このプリント基板のパッ
ド以外の部分に覆設されたソルダレジスト3とから構成
されている。
The printed circuit board of the present embodiment includes a printed circuit board main body 1, a pair of pads 2a and 2b (first pads) provided on the printed circuit board main body 1 with a predetermined space, and these pads. Between the pads 2a and 2b, a pair of additional pads 2c and 2d (first surplus solder fixing portion and second pad) provided on both side surfaces of the semiconductor chip 4 to be mounted with a predetermined interval. The printed circuit board is composed of a solder resist 3 which is covered on portions other than the pads.

【0060】プリント基板本体1は、略長方形の平面形
状を有する電気絶縁材からなる板状部材である。
The printed circuit board body 1 is a plate-like member made of an electrically insulating material having a substantially rectangular plane shape.

【0061】なお、プリント基板本体1の平面形状は、
任意の形状に変更可能である。
The plane shape of the printed circuit board body 1 is
It can be changed to any shape.

【0062】なお、プリント基板本体1の大きさは、任
意の大きさに変更可能である。
The size of the printed circuit board body 1 can be changed to any size.

【0063】また、このプリント基板本体1は、単一の
層構成を有するプリント基板本体1に限らず、多層のプ
リント基板から構成されたものに変更可能である。
Further, the printed circuit board body 1 is not limited to the printed circuit board body 1 having a single layer structure, but can be changed to a multi-layered printed circuit board structure.

【0064】各パッド2a、2bは、略長方形の平面形
状を有する導電性材料からなる板状部材であり、半導体
チップ4の有する電極5a、5bを取り付ける観点から
半導体チップ4の有する電極5a、5bの間隔と同じか
又はやや狭い所定の間隔で配置されている。
Each of the pads 2a and 2b is a plate-like member made of a conductive material having a substantially rectangular plane shape, and from the viewpoint of attaching the electrodes 5a and 5b of the semiconductor chip 4, the electrodes 5a and 5b of the semiconductor chip 4 are attached. Are arranged at a predetermined interval that is the same as or slightly narrower than the interval.

【0065】なお、各パッド2a、2bの平面形状は、
略長方形形状に限らず、略多角形形状、略正方形形状、
略円形形状、略楕円形形状、扇形形状等の任意の形状に
変形可能である。
The planar shape of each pad 2a, 2b is
Not limited to a substantially rectangular shape, a substantially polygonal shape, a substantially square shape,
It can be transformed into any shape such as a substantially circular shape, a substantially elliptical shape, and a fan shape.

【0066】追加パッド2c、2d(第2のパッド)
は、略円形の平面形状を有する導電性材料からなる板状
部材であり、半導体チップ4の実装時には、余剰はんだ
6cを保持し、はんだボール6bの生成を防止するよう
に半導体チップ4の両側に所定の間隔で配置されてい
る。
Additional pads 2c, 2d (second pad)
Is a plate-like member made of a conductive material having a substantially circular planar shape, and holds the excess solder 6c at the time of mounting the semiconductor chip 4 and is provided on both sides of the semiconductor chip 4 so as to prevent generation of the solder balls 6b. It is arranged at a predetermined interval.

【0067】また、これらの追加パッド2c、2d(第
2のパッド)の平面形状は、はんだの有する表面張力に
より余剰はんだ6cを表面上に固着する観点から略円形
形状に形成されている。
Further, the planar shape of these additional pads 2c, 2d (second pad) is formed in a substantially circular shape from the viewpoint of fixing the surplus solder 6c on the surface by the surface tension of the solder.

【0068】なお、各追加パッド2c、2dの平面形状
は、略円形形状に限らず、略楕円形形状、略多角形形
状、略正方形形状、略長方形形状等の任意の形状に変形
可能である。
The planar shape of each additional pad 2c, 2d is not limited to a substantially circular shape, but can be modified to any shape such as a substantially elliptical shape, a substantially polygonal shape, a substantially square shape, a substantially rectangular shape. .

【0069】また、この追加パッド2c、2dは、一対
に限らず、複数の対に変更可能である。
Further, the additional pads 2c and 2d are not limited to one pair, but can be changed to a plurality of pairs.

【0070】ソルダレジスト3は、プリント基板本体1
の表面上に設けられた図示しない配線パターン等の酸化
防止、又は配線パターンの短絡を防止する等のために、
プリント基板本体1の表面上のパッド2a、2b、2
c、2d以外の部分にはんだが被らないように覆設され
ている。
The solder resist 3 is the printed circuit board body 1.
In order to prevent oxidation of a wiring pattern (not shown) provided on the surface of, or to prevent a short circuit of the wiring pattern,
Pads 2a, 2b, 2 on the surface of the printed circuit board body 1
The parts other than c and 2d are covered so as not to be covered with solder.

【0071】次に、このように構成した本実施の形態の
プリント基板の作用について説明する。
Next, the operation of the printed circuit board of this embodiment having the above-described structure will be described.

【0072】プリント基板に半導体チップ4を従来と同
様の手法により実装すると、一対のパッド(第1のパッ
ド)2a、2bからはみ出した余剰はんだ6cが、追加
パッド(第2のパッド)2c、2d上に広がり、この追
加パッド2c、2d上にはんだ付けされるので、衝撃又
は振動等がプリント基板に加わっても、脱落することは
ない。
When the semiconductor chip 4 is mounted on the printed circuit board by the same method as the conventional one, the surplus solder 6c protruding from the pair of pads (first pads) 2a, 2b becomes the additional pads (second pads) 2c, 2d. Since it spreads upward and is soldered onto these additional pads 2c and 2d, it will not fall off even if shock or vibration is applied to the printed circuit board.

【0073】上述したように本実施形態によれば、一対
のパッド2a、2bの間に設けられた追加パッド2c、
2dにより余剰はんだ6cが保持されるので、衝撃等が
プリント基板に加わったときでも、はんだが脱落するこ
とはなく、短絡を生ずる不具合を防止することが出来
る。
As described above, according to this embodiment, the additional pad 2c provided between the pair of pads 2a and 2b,
Since the excess solder 6c is held by 2d, even if an impact or the like is applied to the printed circuit board, the solder does not fall off, and it is possible to prevent a short circuit from occurring.

【0074】また、本実施形態によれば、追加パッド2
c、2dを半導体チップ4の両側の側面に所定の間隔で
配置することにより、余剰はんだをこれらの追加パッド
2c、2d上で保持するので、はんだボール6bの発生
を防止できる。この結果、短絡を生ずる不具合を防止で
きるので、高精度な実装設備を不要とすることが出来る
とともに、目視確認検査及び手直し作業等に要する労力
を省略することが出来る。
Further, according to this embodiment, the additional pad 2
By disposing c and 2d on both side surfaces of the semiconductor chip 4 at a predetermined interval, the surplus solder is held on these additional pads 2c and 2d, so that the generation of the solder ball 6b can be prevented. As a result, since it is possible to prevent a short circuit from occurring, it is possible to eliminate the need for highly accurate mounting equipment, and it is possible to save the labor required for visual confirmation inspection, repair work, and the like.

【0075】(第2の実施の形態)図5は、本発明の第
2の実施の形態に係るプリント基板の構成例を示す平面
図であり、図6は、半導体チップ4の実装後のプリント
基板の構成例を示す平面図である。
(Second Embodiment) FIG. 5 is a plan view showing a configuration example of a printed circuit board according to a second embodiment of the present invention, and FIG. 6 is a print after mounting the semiconductor chip 4. It is a top view which shows the structural example of a board | substrate.

【0076】本実施の形態のプリント基板は、第1の実
施の形態に係るプリント基板と同様、余剰はんだ6cに
よるはんだボール6bの発生を防止するとともに、導通
試験の容易化を図るものであり、具体的には、第1の実
施の形態における所定の間隔を存して設けられた一対の
パッド2a、2b(第1のパッド)と一対の追加パッド
2c、2d(第1の余剰はんだ固着部かつ第2のパッ
ド)とを相互に接続する配線パターン(第1の配線パタ
ーン)8a、8bを第1の実施の形態におけるプリント
基板に付加した構成となっている。
The printed circuit board of the present embodiment, like the printed circuit board of the first embodiment, is intended to prevent the generation of solder balls 6b due to the excess solder 6c and to facilitate the continuity test. Specifically, the pair of pads 2a and 2b (first pad) and the pair of additional pads 2c and 2d (first excess solder fixing portion) provided at a predetermined interval in the first embodiment. In addition, wiring patterns (first wiring patterns) 8a and 8b for mutually connecting the second pads) are added to the printed circuit board according to the first embodiment.

【0077】ここで、パッド2aと追加パッド2cと
が、配線パターン8aにて接続されている。
Here, the pad 2a and the additional pad 2c are connected by the wiring pattern 8a.

【0078】一方、パッド2bと追加パッド2dとが、
配線パターン8bにて接続されている。
On the other hand, the pad 2b and the additional pad 2d are
They are connected by the wiring pattern 8b.

【0079】なお、プリント基板本体1の大きさは、任
意の大きさに変更可能であり、プリント基板本体1の平
面形状は、略長方形形状に限らず、略正方形形状、略多
角形形状等の任意の形状に変更可能である。
The size of the printed circuit board body 1 can be changed to an arbitrary size, and the planar shape of the printed circuit board body 1 is not limited to a substantially rectangular shape, but may be a substantially square shape, a substantially polygonal shape, or the like. It can be changed to any shape.

【0080】また、このプリント基板本体1は、単一の
層構成を有するプリント基板本体1に限らず、多層のプ
リント基板から構成されたものに変更可能である。
Further, the printed circuit board body 1 is not limited to the printed circuit board body 1 having a single layer structure, but can be modified to a multilayer circuit board.

【0081】以上のような構成のプリント基板によれ
ば、第1の実施の形態の効果に加え、一対の追加パッド
2c、2dと、一対のパッド2a、2bとが、配線パタ
ーン8a、8bにて相互に接続されているので、これら
の追加パッド2c、2dを用いて、導通試験を容易に行
うことが出来る。
According to the printed circuit board having the above-described structure, in addition to the effects of the first embodiment, the pair of additional pads 2c and 2d and the pair of pads 2a and 2b become the wiring patterns 8a and 8b. Therefore, the continuity test can be easily performed by using these additional pads 2c and 2d.

【0082】(第3の実施の形態)図7は、本発明の第
3の実施の形態に係るプリント基板の構成例を示す平面
図であり、図8は、このプリント基板の構成例の一部の
断面図である。
(Third Embodiment) FIG. 7 is a plan view showing a configuration example of a printed circuit board according to a third embodiment of the present invention, and FIG. 8 is an example of the configuration of this printed circuit board. It is sectional drawing of a part.

【0083】また、図9は、半導体チップ4の実装後の
プリント基板の構成例を示す平面図であり、図10は、
半導体チップ4の実装後のプリント基板の一部の側面の
断面と半導体チップ4の側面との構成例を示す概要図で
ある。
FIG. 9 is a plan view showing a structural example of the printed circuit board after mounting the semiconductor chip 4, and FIG.
3 is a schematic diagram showing a configuration example of a side surface of a part of the printed circuit board after mounting the semiconductor chip 4 and a side surface of the semiconductor chip 4. FIG.

【0084】本実施の形態のプリント基板は、第1の実
施の形態と同様、余剰はんだ6cによるはんだボール6
bの発生の防止を図るものであり、具体的には、一対の
追加パッド2c、2d(第1の余剰はんだ固着部)に代
えて、実装する半導体チップ4の略中央部の両側の側面
に所定の間隔を存して設けられた一対のスルーホール9
a、9b(第1の余剰はんだ固着部)を設けた構成とな
っている。
The printed circuit board of this embodiment is similar to the first embodiment in that the solder balls 6 made of the excess solder 6c are used.
In order to prevent the occurrence of b, specifically, in place of the pair of additional pads 2c and 2d (first surplus solder fixing portions), the side surfaces on both sides of the substantially central portion of the semiconductor chip 4 to be mounted are mounted. A pair of through holes 9 provided at a predetermined interval
a and 9b (first surplus solder fixing portion) are provided.

【0085】スルーホールは9a、9bは、略円形形状
の平面形状を有する貫通孔であり、導通性を確保する観
点から内部に導電性材料によりめっきが施されている。
The through holes 9a and 9b are through holes having a substantially circular plane shape, and are plated with a conductive material inside from the viewpoint of ensuring conductivity.

【0086】なお、スルーホール9a、9bの数は、一
対に限らず、二対などの複数の対に変更可能である。
The number of through holes 9a and 9b is not limited to one pair, but can be changed to a plurality of pairs such as two pairs.

【0087】また、各スルーホール9a、9bの平面形
状は、略楕円形状、多角形形状等の任意の形状に変更す
ることが出来る。
The planar shape of each through hole 9a, 9b can be changed to any shape such as a substantially elliptical shape or a polygonal shape.

【0088】なお、プリント基板本体1の大きさは、任
意の大きさに変更可能であり、プリント基板本体1の平
面形状は、略長方形形状に限らず、略正方形形状、多角
形形状等の任意の形状に変更可能である。
The size of the printed circuit board body 1 can be changed to an arbitrary size, and the planar shape of the printed circuit board body 1 is not limited to a substantially rectangular shape, but may be a substantially square shape, a polygonal shape, or the like. The shape can be changed.

【0089】また、このプリント基板本体1は、単一の
層構成を有するプリント基板本体1に限らず、多層のプ
リント基板から構成されたものに変更可能である。
The printed circuit board body 1 is not limited to the printed circuit board body 1 having a single layer structure, but can be modified to have a multilayer printed circuit board.

【0090】以上のような構成のプリント基板によれ
ば、半導体チップ4の実装時に、余剰はんだ6cが一対
のスルーホール9a、9b内に流れ込み、はんだ接合さ
れることにより保持されるので、余剰はんだ6cが脱落
せず、短絡を生ずる不具合を防止することが出来る。
According to the printed circuit board having the above-described structure, when the semiconductor chip 4 is mounted, the excess solder 6c flows into the pair of through holes 9a and 9b and is held by being solder-bonded. It is possible to prevent a problem that 6c does not drop out and causes a short circuit.

【0091】この結果、半導体チップ4のプリント基板
への実装に要する高精度の実装設備を不要とすることが
出来るとともに、目視確認検査及び手直し作業に要する
労力を省略することが出来る。
As a result, highly accurate mounting equipment required for mounting the semiconductor chip 4 on the printed circuit board can be dispensed with, and the labor required for visual confirmation inspection and rework can be omitted.

【0092】(第4の実施の形態)図11は、本発明の
第4の実施の形態に係るプリント基板の構成例を示す平
面図であり、図12は、このプリント基板の構成例の一
部の断面図である。
(Fourth Embodiment) FIG. 11 is a plan view showing a configuration example of a printed circuit board according to a fourth embodiment of the present invention, and FIG. 12 is an example of the configuration of this printed circuit board. It is sectional drawing of a part.

【0093】また、図13は、半導体チップ4の実装後
のプリント基板の構成例を示す平面図であり、図14
は、半導体チップ4の実装後のプリント基板の側面の断
面と半導体チップ4との側面との構成例を示す概要図で
ある。
FIG. 13 is a plan view showing an example of the structure of the printed circuit board after the semiconductor chip 4 is mounted.
FIG. 3 is a schematic diagram showing a configuration example of a side surface cross section of a printed circuit board after mounting the semiconductor chip 4 and a side surface of the semiconductor chip 4.

【0094】本実施の形態のプリント基板は、第2の実
施の形態を単一の層構造を有するプリント基板ではな
く、多層プリント基板1aに適応を図るものであり、具
体的には、一対の追加パッド2c、2d(第1の余剰は
んだ固着部)に代えて、3層1b、1c、1dからなる
多層プリント基板1aの第1層1bの配線パターン8
c、8dと第2層1cの配線パターン8e、8fとの間
を接続し、実装する半導体チップ4の略中央部の両側の
側面に所定の間隔を存して設けられた略円形形状の平面
形状を有する一対のビアホール10a、10b(第1の
余剰はんだ固着部)を設けた構成となっている。
The printed circuit board according to the present embodiment is not limited to the printed circuit board having the single layer structure of the second embodiment, but is intended to be applied to the multilayer printed circuit board 1a. Instead of the additional pads 2c and 2d (first surplus solder fixing portion), the wiring pattern 8 of the first layer 1b of the multilayer printed circuit board 1a including the three layers 1b, 1c and 1d.
c, 8d and the wiring patterns 8e, 8f of the second layer 1c are connected to each other, and substantially circular-shaped planes provided at predetermined intervals on both side surfaces of the semiconductor chip 4 to be mounted at a substantially central portion. The configuration is such that a pair of shaped via holes 10a and 10b (first excess solder fixing portions) are provided.

【0095】ビアホール10a、10bは、相異なる2
層の金属配線を電気的に接続するための接続孔である。
なお、ビアホールは、単にビア、又はバイアホールと呼
んでもよい。
The via holes 10a and 10b are different from each other.
It is a connection hole for electrically connecting the metal wiring of the layer.
The via hole may be simply referred to as a via or a via hole.

【0096】なお、多層プリント基板1aの構成は、3
層に限らず、何層の構成に変更することも可能である。
The structure of the multilayer printed circuit board 1a is 3
The number of layers is not limited to this, and the number of layers can be changed.

【0097】なお、各ビアホール10a、10bの平面
形状は、略円形形状に限らず、略長方形形状、略多角形
形状、略正方形形状等の任意の形状に変更することが出
来る。
The plane shape of each via hole 10a, 10b is not limited to a substantially circular shape, but can be changed to any shape such as a substantially rectangular shape, a substantially polygonal shape, or a substantially square shape.

【0098】以上のような構成のプリント基板によれ
ば、半導体チップ4の略中央部の両側の側面に所定の間
隔を存して設けられた一対のビアホール10a、10b
によって、余剰はんだ6cが保持されるので、プリント
基板に衝撃又は振動等が加えられたときでも余剰はんだ
6cが脱落せず、短絡を生ずる不具合を防止することが
出来る。
According to the printed circuit board having the above-described structure, the pair of via holes 10a and 10b provided on the both side surfaces of the substantially central portion of the semiconductor chip 4 at predetermined intervals.
Since the excess solder 6c is held by the above, the excess solder 6c does not fall off even when a shock or vibration is applied to the printed circuit board, so that it is possible to prevent a short circuit from occurring.

【0099】この結果、半導体チップ4をプリント基板
に実装するときに要する高精度な実装設備を不要とする
ことが出来るとともに、目視確認検査及び手直し作業等
に要する労力を省略することが出来る。
As a result, highly accurate mounting equipment required for mounting the semiconductor chip 4 on the printed circuit board can be dispensed with, and labor required for visual confirmation inspection and repair work can be omitted.

【0100】(第5の実施の形態)図15は、本発明の
第5の実施の形態に係るプリント基板の構成例を示す平
面図であり、図16は、半導体チップ4の実装後のプリ
ント基板の構成例を示す平面図である。
(Fifth Embodiment) FIG. 15 is a plan view showing a structural example of a printed circuit board according to a fifth embodiment of the present invention, and FIG. 16 is a print after mounting the semiconductor chip 4. It is a top view which shows the structural example of a board | substrate.

【0101】本実施の形態のプリント基板は、第1の実
施の形態における一対のパッド2a、2b(第1のパッ
ド)の平面形状を代えることにより、半導体チップ4の
プリント基板へのはんだ付けの品質の保持を図るもので
あり、具体的には、略長方形形状の各パッド(第1のパ
ッド)2a、2bに代えて、半導体チップ4とはんだと
の接触面積を広く確保する観点から第2のパッドの方向
でかつ半導体チップ4の略中央部まで延長された延長部
(第1の延長部)11aを有する平面形状のパッド2
e、2fに取り替えた構成となっている。
The printed circuit board of this embodiment is different from the first embodiment in that the pair of pads 2a and 2b (first pad) are changed in plane shape so that the semiconductor chip 4 can be soldered to the printed circuit board. This is intended to maintain quality, and specifically, in order to secure a wide contact area between the semiconductor chip 4 and the solder, instead of the substantially rectangular pads (first pads) 2a and 2b, Pad 2 having an extension portion (first extension portion) 11a extending in the direction of the pad of the semiconductor chip 4 to the substantially central portion of the semiconductor chip 4
e and 2f are replaced.

【0102】なお、プリント基板本体1の大きさは、任
意の大きさに変更可能であり、平面形状は、略長方形形
状に限らず、略正方形形状、略多角形形状等の任意の形
状に変更可能である。
The size of the printed circuit board body 1 can be changed to an arbitrary size, and the plane shape is not limited to a substantially rectangular shape, but can be changed to an arbitrary shape such as a substantially square shape or a substantially polygonal shape. It is possible.

【0103】また、このプリント基板本体1は、単一の
層構成を有するプリント基板本体1に限らず、多層のプ
リント基板から構成されたものに変更可能である。
Further, the printed circuit board body 1 is not limited to the printed circuit board body 1 having a single layer structure, but can be changed to a multi-layered printed circuit board structure.

【0104】以上のような構成のプリント基板によれ
ば、半導体チップ4の実装時に余剰はんだ6cが、パッ
ド2e、2fの延長部(第1の延長部)11aではんだ
接合されるので、衝撃または振動等がプリント基板に加
わったときでも、余剰はんだ6cが脱落しない。
According to the printed circuit board having the above-described structure, when the semiconductor chip 4 is mounted, the excess solder 6c is solder-bonded at the extended portions (first extended portions) 11a of the pads 2e and 2f, so that impact or Even when vibration or the like is applied to the printed circuit board, the excess solder 6c does not drop off.

【0105】この結果、短絡を生じる不具合を防止する
ことができ、第1の実施の形態と同様の効果を確実に実
現することが出来る。
As a result, it is possible to prevent a defect that causes a short circuit and surely achieve the same effect as that of the first embodiment.

【0106】本実施の形態によれば、余剰はんだ6c
が、延長部(第1の延長部)11aを有する各パッド2
e、2fによりはんだ接合され、半導体チップ4とはん
だとの接触面積を広く確保することが出来る。
According to the present embodiment, the excess solder 6c
, Each pad 2 having an extension portion (first extension portion) 11a
Soldering by e and 2f makes it possible to secure a wide contact area between the semiconductor chip 4 and the solder.

【0107】この結果、多少の半導体チップ4の実装ず
れ、はんだの印刷のかすれ、印刷のずれ等があるときで
も、接触不良による不具合を防止することが出来る。
As a result, even if there is some mounting misalignment of the semiconductor chip 4, solder printing blurring, printing misalignment, and the like, it is possible to prevent problems due to poor contact.

【0108】(第6の実施の形態)図17は、本発明の
第6の実施の形態に係るプリント基板の構成例を示す平
面図であり、図18は、半導体チップ4の実装後のプリ
ント基板の構成例を示す平面図である。
(Sixth Embodiment) FIG. 17 is a plan view showing a structural example of a printed circuit board according to a sixth embodiment of the present invention, and FIG. 18 is a print after mounting the semiconductor chip 4. It is a top view which shows the structural example of a board | substrate.

【0109】本実施の形態のプリント基板は、第5の実
施の形態におけるプリント基板の導通試験の容易化を図
るものであり、具体的には、第5の実施の形態のプリン
ト基板に、一対のパッド(第1のパッド)2e、2fと
一対の追加パッド(第2のパッド)2c、2dとの間を
接続する2本の配線パターン(第1の配線パターン)8
g、8hを付加した構成となっている。
The printed circuit board of the present embodiment is intended to facilitate the continuity test of the printed circuit board of the fifth embodiment. Specifically, the printed circuit board of the fifth embodiment has a pair of printed circuit boards. Wiring patterns (first wiring patterns) 8 for connecting between the pads (first pads) 2e, 2f and the pair of additional pads (second pads) 2c, 2d.
g and 8h are added.

【0110】ここで、パッド2eは、追加パッド2cと
配線パターン8gをもって接続されている。
Here, the pad 2e is connected to the additional pad 2c with the wiring pattern 8g.

【0111】また、パッド2fは、追加パッド2dと配
線パターン8hをもって接続されている。
The pad 2f is connected to the additional pad 2d with the wiring pattern 8h.

【0112】なお、プリント基板本体1の大きさは、任
意の大きさに変更可能であり、平面形状は、略長方形形
状に限らず、略正方形形状、略多角形形状等の任意の形
状に変更可能である。
The size of the printed circuit board body 1 can be changed to an arbitrary size, and the plane shape is not limited to a substantially rectangular shape, but can be changed to an arbitrary shape such as a substantially square shape or a substantially polygonal shape. It is possible.

【0113】また、このプリント基板本体1は、単一の
層構成を有するプリント基板本体1に限らず、多層のプ
リント基板から構成されたものに変更可能である。
Further, the printed circuit board body 1 is not limited to the printed circuit board body 1 having a single layer structure, but can be changed to one composed of a multilayer printed circuit board.

【0114】以上のような構成のプリント基板によれ
ば、第5の実施の形態の効果に加え、これら一対の追加
パッド(第2のパッド)2c、2dを用いて、導通試験
を容易かつ確実に行うことが出来る。
According to the printed circuit board having the above-described structure, in addition to the effect of the fifth embodiment, the continuity test can be performed easily and surely by using the pair of additional pads (second pads) 2c and 2d. Can be done.

【0115】(第7の実施の形態)図19は、本発明の
第7の実施の形態に係るプリント基板の構成例を示す平
面図であり、図20は、半導体チップ4の実装後のプリ
ント基板の構成例を示す平面図である。また、図21
は、半導体チップ4の実装後のプリント基板の側面の断
面と半導体チップ4との側面との構成例を示す概要図で
ある。
(Seventh Embodiment) FIG. 19 is a plan view showing a configuration example of a printed circuit board according to a seventh embodiment of the present invention, and FIG. 20 is a print after mounting the semiconductor chip 4. It is a top view which shows the structural example of a board | substrate. In addition, FIG.
FIG. 3 is a schematic diagram showing a configuration example of a side surface cross section of a printed circuit board after mounting the semiconductor chip 4 and a side surface of the semiconductor chip 4.

【0116】本実施の形態のプリント基板は、プリント
基板本体1と、所定の間隔を存して設けられ、一対をな
すとともに、取り付ける半導体チップ4と同一の方向で
かつ半導体チップ4の略中央部まで延長された延長部
(第2の延長部)11bを有する平面形状の導電性材料
からなる板状部材であるパッド(第1のパッド)2e、
2fと、各パッド2e、2fの略中央部に凹設された1
本の溝12(第1の余剰はんだ固着部)と、このプリン
ト基板の各パッド2e、2f及び溝12以外の部分に覆
設されたソルダレジスト3とから構成されている。
The printed circuit board according to the present embodiment is provided at a predetermined interval from the printed circuit board body 1, forms a pair, is in the same direction as the semiconductor chip 4 to be attached, and is substantially in the center of the semiconductor chip 4. Pad (first pad) 2e, which is a plate-shaped member made of a planar conductive material, having an extended portion (second extended portion) 11b extended to
2f and a recess 1 provided in the approximate center of each pad 2e, 2f
It is composed of a groove 12 (first surplus solder fixing portion) and a solder resist 3 which covers the pads 2e and 2f of the printed board and a portion other than the groove 12.

【0117】溝12の陥入部12bは、底面12aとこ
の底面から略垂直に立設された壁とからなる構造を有し
ている。
The recess 12b of the groove 12 has a structure comprising a bottom surface 12a and a wall which stands upright from the bottom surface.

【0118】なお、溝12の底面12aの各辺の長さ
は、任意の長さに変更可能である。
The length of each side of the bottom surface 12a of the groove 12 can be changed to any length.

【0119】なお、溝12の陥入部12bの形状は、略
直方体形状に限らず、任意の面に、曲面を有していても
よい。
The shape of the recess 12b of the groove 12 is not limited to a substantially rectangular parallelepiped shape, and may have a curved surface on any surface.

【0120】なお、各パッド2e、2fの平面形状は、
延長部(第2の延長部)11bを有する形状に限らず、
略長方形形状、略台形形状、略正方形形状、略多角形形
状等の任意の形状に変更可能である。
The planar shape of each pad 2e, 2f is
Not limited to the shape having the extension portion (second extension portion) 11b,
The shape can be changed to any shape such as a substantially rectangular shape, a substantially trapezoidal shape, a substantially square shape, and a substantially polygonal shape.

【0121】なお、本実施の形態では、一対のパッド2
e、2fの間の略中央部に1つの溝12を設けている
が、溝12を設ける位置は、略中央部に限らず、パッド
2e、2fの間ならば、どこに凹設してもよい。又、溝
12の本数は、本実施の形態のごとく、1本に限らず、
2本、3本等の任意の数に変更可能である。
Incidentally, in the present embodiment, the pair of pads 2
Although one groove 12 is provided in the substantially central portion between e and 2f, the position where the groove 12 is provided is not limited to the approximately central portion, and may be recessed anywhere between the pads 2e and 2f. . Further, the number of the grooves 12 is not limited to one as in the present embodiment,
It can be changed to an arbitrary number such as two or three.

【0122】なお、プリント基板本体1の大きさ及び平
面形状は、任意の大きさ及び形状に変更可能である。
The size and plane shape of the printed circuit board body 1 can be changed to any size and shape.

【0123】また、このプリント基板本体1は、単一の
層構成を有するプリント基板本体1に限らず、多層のプ
リント基板から構成されたものに変更可能である。
Further, the printed circuit board body 1 is not limited to the printed circuit board body 1 having a single layer structure, but can be changed to one having a multilayer printed circuit board.

【0124】以上のような構成のプリント基板によれ
ば、半導体チップ4のプリント基板への実装時に、余剰
はんだ6cが溝12に流れ込むことにより溝12の内部
に収容され、かつ実装時に半導体チップ4が溝12の蓋
の役割をするので、余剰はんだ6cがプリント基板の表
面上に出られず、余剰はんだ6cによりはんだボール6
bが生成されるのを防止することが出来る。この結果、
短絡を生じる不具合を防止することが出来る。
According to the printed circuit board having the above-described structure, when the semiconductor chip 4 is mounted on the printed circuit board, the surplus solder 6c flows into the groove 12 to be accommodated inside the groove 12, and the semiconductor chip 4 is mounted at the time of mounting. Serves as a cover for the groove 12, so that the excess solder 6c cannot be exposed on the surface of the printed circuit board, and the excess solder 6c prevents the solder balls 6
It is possible to prevent b from being generated. As a result,
It is possible to prevent a defect that causes a short circuit.

【0125】また、本実施の形態によれば、延長部(第
2の延長部)11bを有する各パッド(第1のパッド)
2e、2fにより半導体チップ4とはんだとの接触面積
を広く確保することができ、多少の半導体チップ4の実
装ずれ、はんだの印刷かすれ、又ははんだの印刷ずれ等
があっても接続不良による不具合を防止することが出来
る。
Further, according to the present embodiment, each pad (first pad) having the extension portion (second extension portion) 11b.
The contact areas between the semiconductor chip 4 and the solder can be widely secured by 2e and 2f, and even if there is some mounting misalignment of the semiconductor chip 4, solder print blurring, solder print misalignment, etc. It can be prevented.

【0126】(第8の実施の形態)図22は、本発明の
第8の実施の形態に係るプリント基板の構成例を示す平
面図であり、図23は、半導体チップ4の実装後のプリ
ント基板の構成例を示す平面図である。
(Eighth Embodiment) FIG. 22 is a plan view showing a structural example of a printed circuit board according to an eighth embodiment of the present invention, and FIG. 23 is a print after mounting the semiconductor chip 4. It is a top view which shows the structural example of a board | substrate.

【0127】本実施の形態のプリント基板は、プリント
基板本体1と、3種類の大きさの異なる半導体チップを
選択可能なように所定の間隔を存して設けられた3対の
互いに大きさの異なる略U字形形状の平面形状を有する
導電性材料からなる板状部材の第3のパッド2g、2h
及び第4のパッド2i〜2lと、3種類の大きさの異な
る半導体チップに対応して、それぞれの半導体チップの
側面の位置に所定の間隔を存して設けられたそれぞれ大
きさの異なる3対の略円形形状の平面形状を有する導電
性材料からなる板状部材である追加パッド(第2の余剰
はんだ固着部)2m〜2rと、各対のパッドを相互に接
続する第2の配線パターン8i、8jと、このプリント
基板のパッド以外の部分に覆設されたソルダレジスト3
とから構成されている。
The printed circuit board of the present embodiment has a printed circuit board body 1 and three pairs of mutually-sized ones which are provided with a predetermined interval so that three types of semiconductor chips of different sizes can be selected. Third pads 2g, 2h of a plate-like member made of a conductive material having different substantially U-shaped plane shapes
And the fourth pads 2i to 2l and three pairs of different sizes, which are provided at predetermined side intervals on the side surfaces of the respective semiconductor chips in correspondence with the three types of semiconductor chips of different sizes. 2d to 2r, which are plate-like members made of a conductive material having a substantially circular planar shape and made of a conductive material, and a second wiring pattern 8i for mutually connecting each pair of pads. , 8j and the solder resist 3 covered on the portions other than the pads of this printed circuit board.
It consists of and.

【0128】各パッド2g〜2jは、余剰はんだ6cを
側面で固着する観点から、取り付ける半導体チップ4の
両側の側面に延長された2つの延長部を有する略U字形
状の平面形状を有している。
Each of the pads 2g to 2j has a substantially U-shaped planar shape having two extension portions extended to both side surfaces of the semiconductor chip 4 to be attached from the viewpoint of fixing the excess solder 6c on the side surface. There is.

【0129】又、各パッド2k、2lは、取り付ける半
導体チップ4をはんだにより安定的に保持する観点から
取り付ける半導体チップ4と同一の方向で、半導体チッ
プ4の略中央部に延長された延長部を有する平面形状を
有している。
Further, each pad 2k, 2l has an extended portion extending in the substantially central portion of the semiconductor chip 4 in the same direction as the semiconductor chip 4 to be attached from the viewpoint of stably holding the attached semiconductor chip 4 by soldering. It has a planar shape.

【0130】ここで、パッド2gとパッド2h、パッド
2iとパッド2j、及び2kとパッド2lとは互いに鏡
像関係にある。
Here, the pad 2g and the pad 2h, the pad 2i and the pad 2j, and the 2k and the pad 2l are mirror images of each other.

【0131】また、パッド2g、パッド2i、及びパッ
ド2kが、配線パターン8iで接続されている。
Further, the pad 2g, the pad 2i, and the pad 2k are connected by the wiring pattern 8i.

【0132】一方、パッド2h、パッド2j、及びパッ
ド2lが、配線パターン8jで接続されている。
On the other hand, the pad 2h, the pad 2j, and the pad 2l are connected by the wiring pattern 8j.

【0133】なお、プリント基板本体1の大きさは、任
意の大きさに変更可能である。
The size of the printed circuit board body 1 can be changed to any size.

【0134】また、このプリント基板本体1は、単一の
層構成を有するプリント基板本体1に限らず、多層のプ
リント基板から構成されたものに変更可能である。
Further, the printed circuit board body 1 is not limited to the printed circuit board body 1 having a single layer structure, but can be changed to one composed of a multilayer printed circuit board.

【0135】なお、本実施の形態では、プリント基板に
取り付けるため、選択可能な半導体チップは、3種類で
あったが、これに限らず、2種類、4種類、5種類な
ど、任意に変更可能である。
In this embodiment, since the semiconductor chip is mounted on the printed circuit board, the number of selectable semiconductor chips is three. However, the present invention is not limited to this, and two, four, or five types can be arbitrarily changed. Is.

【0136】なお、各第3及び各第4のパッド2g〜2
lの形状は、略U字形形状に限らず、略長方形形状、略
正方形形状、略多角形形状などの任意の形状に変更可能
であり、各対をなすパッドの形状は、互いに異なっても
よい。
The third and fourth pads 2g to 2
The shape of l is not limited to the substantially U-shape, but can be changed to any shape such as a substantially rectangular shape, a substantially square shape, and a substantially polygonal shape, and the shape of each pair of pads may be different from each other. .

【0137】なお、各追加パッド(第2の余剰はんだ固
着部)2m〜2rの平面形状は、略円形形状に限らず、
略楕円形状、略長方形形状、略台形形状、略多角形形状
などの任意の形状に変更可能である。
The plane shape of each additional pad (second surplus solder fixing portion) 2m to 2r is not limited to a substantially circular shape,
The shape can be changed to any shape such as a substantially elliptical shape, a substantially rectangular shape, a substantially trapezoidal shape, and a substantially polygonal shape.

【0138】以上のような構成のプリント基板によれ
ば、第1の実施の形態と同様の効果に加え、実装する半
導体チップ4を製造元で任意に選択できるので、比較的
大きな半導体チップ4を選択することにより高精度な実
装設備を不要とすることが出来る。
According to the printed circuit board having the above-described structure, in addition to the effect similar to that of the first embodiment, the semiconductor chip 4 to be mounted can be arbitrarily selected by the manufacturer, so that the relatively large semiconductor chip 4 can be selected. By doing so, highly accurate mounting equipment can be eliminated.

【0139】また、本実施の形態によれば、任意に半導
体チップ4を選択可能なので、半導体チップ4の在庫、
入手状況に左右されずに製造にかかるリードタイムを短
縮することが出来るとともに、低コスト化を図ることが
出来る。
Further, according to the present embodiment, since the semiconductor chip 4 can be arbitrarily selected, the inventory of the semiconductor chips 4
The lead time required for manufacturing can be shortened and the cost can be reduced regardless of availability.

【0140】(第9の実施の形態)図24は、本発明の
第9の実施の形態に係るプリント基板の構成例を示す平
面図であり、図25は、半導体チップ4の実装後のプリ
ント基板の構成例を示す平面図である。
(Ninth Embodiment) FIG. 24 is a plan view showing a structural example of a printed circuit board according to a ninth embodiment of the present invention, and FIG. 25 is a print after mounting the semiconductor chip 4. It is a top view which shows the structural example of a board | substrate.

【0141】本実施の形態のプリント基板は、第8の実
施の形態のプリント基板について、導通試験の容易化を
図ったものであり、具体的には、各第3パッド2g、2
hと、各第4のパッド2i〜2lと、各パッドに対応す
る各半導体チップ4を実装したとき、半導体チップ4の
両側の側面に所定の間隔を存して設けられた各追加パッ
ド(第2の余剰はんだ固着部)2m〜2rとを接続する
各2本の配線パターン(第3の配線パターン)8k〜8
pを設けた構成である。
The printed circuit board of this embodiment is intended to facilitate the continuity test of the printed circuit board of the eighth embodiment. Specifically, each of the third pads 2g, 2
h, the respective fourth pads 2i to 2l, and the respective semiconductor chips 4 corresponding to the respective pads, when mounted, the additional pads (the first pad) provided on both side surfaces of the semiconductor chip 4 with a predetermined space therebetween. 2 surplus solder fixing portions) 2m to 2r and each two wiring patterns (third wiring pattern) 8k to 8
This is a configuration in which p is provided.

【0142】ここで、パッド2gと追加パッド2mとが
配線パターン8kで接続されている。パッド2hと追加
パッド2nとが配線パターン8lで接続されている。パ
ッド2iと追加パッド2oとが配線パターン8mで接続
されている。パッド2jと追加パッド2pとが配線パタ
ーン8nで接続されている。パッド2kと追加パッド2
qとが配線パターン8oで接続されている。パッド2l
と追加パッド2rとが配線パターン8pで接続されてい
る。
Here, the pad 2g and the additional pad 2m are connected by the wiring pattern 8k. The pad 2h and the additional pad 2n are connected by the wiring pattern 8l. The pad 2i and the additional pad 2o are connected by the wiring pattern 8m. The pad 2j and the additional pad 2p are connected by the wiring pattern 8n. Pad 2k and additional pad 2
and q are connected by a wiring pattern 8o. Pad 2l
And the additional pad 2r are connected by a wiring pattern 8p.

【0143】なお、プリント基板本体1の大きさは、任
意の大きさに変更可能である。
The size of the printed circuit board body 1 can be changed to any size.

【0144】また、このプリント基板本体1は、単一の
層構成を有するプリント基板本体1に限らず、多層のプ
リント基板から構成されたものに変更可能である。
Further, the printed circuit board main body 1 is not limited to the printed circuit board main body 1 having a single layer structure, but can be changed to one composed of a multilayer printed circuit board.

【0145】以上のような構成のプリント基板によれ
ば、第8の実施の形態の効果に加え、各追加パッド(第
2の余剰はんだ固着部)2m〜2rを用いることによ
り、導通試験を容易に行うことが出来る。
According to the printed circuit board having the above structure, in addition to the effect of the eighth embodiment, the continuity test is facilitated by using each additional pad (second surplus solder fixing portion) 2m to 2r. Can be done.

【0146】(第10の実施の形態)図26は、本発明
の第10の実施の形態に係るプリント基板の構成例を示
す平面図であり、図27は、半導体チップ4の実装後の
プリント基板の構成例を示す平面図である。
(Tenth Embodiment) FIG. 26 is a plan view showing a structural example of a printed circuit board according to a tenth embodiment of the present invention, and FIG. 27 is a print after mounting the semiconductor chip 4. It is a top view which shows the structural example of a board | substrate.

【0147】本実施の形態のプリント基板は、プリント
基板本体1と、半導体チップ4の有する電極5a、5b
を取り付けるために所定の間隔を存して設けられた一対
のパッド(第5のパッド)2s、2tと、このプリント
基板のパッド2s、2t以外の部分に設けられたソルダ
レジスト3とから構成されている。
The printed circuit board of this embodiment is composed of the printed circuit board body 1 and the electrodes 5a and 5b of the semiconductor chip 4.
And a solder resist 3 provided on a portion other than the pads 2s and 2t of the printed circuit board. ing.

【0148】ここで、各パッド2s、2tは、余剰はん
だ6cを半導体チップ4の側面にて保持する観点から半
導体チップ4の両側に延長された延長部(第3の延長
部)11cと、半導体チップ4とはんだとの接触面積を
広く確保し、はんだ付け品質を保持する観点から半導体
チップ4と同一の方向でかつ半導体チップ4の略中央部
まで延長された延長部(第4の延長部)11dとを有す
る平面形状の導電材料からなる板状部材である。
Here, each of the pads 2s and 2t has an extended portion (third extended portion) 11c extended to both sides of the semiconductor chip 4 from the viewpoint of holding the excess solder 6c on the side surface of the semiconductor chip 4, and the semiconductor. An extension portion (fourth extension portion) extended in the same direction as the semiconductor chip 4 and to the substantially central portion of the semiconductor chip 4 from the viewpoint of ensuring a large contact area between the chip 4 and the solder and maintaining soldering quality. 11d is a plate-shaped member made of a planar conductive material.

【0149】なお、各パッド2s、2tの平面形状は、
延長部を有する平面形状であれば、この実施の形態にお
ける平面形状に限定されない。
The planar shape of each pad 2s, 2t is
The planar shape is not limited to the planar shape in this embodiment as long as the planar shape has the extension.

【0150】なお、プリント基板本体1の大きさは、任
意の大きさに変更可能である。
The size of the printed circuit board body 1 can be changed to any size.

【0151】また、このプリント基板本体1は、単一の
層構成を有するプリント基板本体1に限らず、多層のプ
リント基板から構成されたものに変更可能である。
Further, the printed circuit board body 1 is not limited to the printed circuit board body 1 having a single layer structure, but can be changed to one composed of a multilayer printed circuit board.

【0152】以上のような構成のプリント基板によれ
ば、余剰はんだ6cが、延長部11c、11dを有する
パッド(第5のパッド)2s、2tによりはんだ接合さ
れるので、半導体チップ4とはんだとの接触面積を広く
確保することが出来る。
According to the printed circuit board having the above-described structure, the surplus solder 6c is soldered to the pads (fifth pads) 2s and 2t having the extension portions 11c and 11d. It is possible to secure a wide contact area.

【0153】また、本実施の形態によれば、半導体チッ
プ4の実装時、延長部(第3の延長部)11cによりは
んだが保持されるので、はんだボール6bの生成が防止
され、短絡を生じる不具合を防止することが出来る。
Further, according to the present embodiment, when the semiconductor chip 4 is mounted, the solder is held by the extension portion (third extension portion) 11c, so that the generation of the solder ball 6b is prevented and a short circuit occurs. It is possible to prevent problems.

【0154】さらに、本実施の形態によれば、半導体チ
ップ4の略中央部まで延長された延長部(第4の延長
部)11dにより、半導体チップ4とはんだとの接触面
積を確保できるので、多少の半導体チップ4の実装ず
れ、はんだの印刷のかすれ、はんだの印刷のずれ等があ
るときでも、接触不良による不具合を防止することが出
来る。
Furthermore, according to the present embodiment, the contact area between the semiconductor chip 4 and the solder can be secured by the extended portion (fourth extended portion) 11d extended to the substantially central portion of the semiconductor chip 4. Even if there is some misalignment of the semiconductor chip 4, solder printing blurring, solder printing misalignment, and the like, it is possible to prevent problems due to contact failure.

【0155】さらにまた、本実施の形態によれば、パッ
ド2s、2tに延長部11c、11dを設けることによ
り、第1〜第7の実施形態と同様の不具合防止効果を実
現でき、追加パッド、スルーホール、ビアホール等を省
略することが出来る。
Furthermore, according to the present embodiment, by providing the extension portions 11c and 11d on the pads 2s and 2t, the same defect prevention effect as in the first to seventh embodiments can be realized, and the additional pads, Through holes, via holes, etc. can be omitted.

【0156】なお、本発明は、上記各実施の形態に限定
されるものでなく、実施段階ではその要旨を逸脱しない
範囲で種々に変形することが可能である。
The present invention is not limited to the above-mentioned respective embodiments, and can be variously modified at the stage of implementation without departing from the spirit of the invention.

【0157】さらに、上記実施形態には、種々の段階の
発明が含まれており、開示されている複数の構成要件に
おける適宜な組み合わせにより種々の発明が抽出でき
る。例えば、実施形態に示されている全構成要件から幾
つかの構成要件が削除されても、発明が解決しようとす
る課題の欄で述べた課題が解決でき、発明の効果の欄で
述べられている効果が得られるときには、この構成要件
が削除された構成が発明として抽出できる。
Further, the above embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements. For example, even if some constituent elements are deleted from all the constituent elements shown in the embodiment, the problem described in the section of the problem to be solved by the invention can be solved, and it is described in the section of the effect of the invention. When the effect of being obtained is obtained, a configuration in which this constituent element is deleted can be extracted as an invention.

【0158】[0158]

【発明の効果】以上詳記したように本発明によれば、は
んだボール及び接続不良による不具合をなくすと共に、
高精度な実装設備を不要とし、かつ目視検査及び手直し
作業にかかる労力を不要とするプリント基板を提供でき
る。
As described above in detail, according to the present invention, defects due to solder balls and poor connection can be eliminated, and
It is possible to provide a printed circuit board that does not require high-precision mounting equipment and does not require labor for visual inspection and repair work.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態に係るプリント基板
の構成例を示す平面図。
FIG. 1 is a plan view showing a configuration example of a printed circuit board according to a first embodiment of the present invention.

【図2】この実施の形態に係るプリント基板の構成例の
一部の断面図。
FIG. 2 is a partial cross-sectional view of a configuration example of a printed circuit board according to this embodiment.

【図3】半導体チップの実装後のプリント基板の構成例
を示す平面図。
FIG. 3 is a plan view showing a configuration example of a printed circuit board after mounting a semiconductor chip.

【図4】半導体チップの実装後のプリント基板の一部の
側面の断面と半導体チップの側面との構成例を示す概要
図。
FIG. 4 is a schematic diagram showing a configuration example of a side surface of a part of a printed circuit board after mounting a semiconductor chip and a side surface of the semiconductor chip.

【図5】本発明の第2の実施の形態に係るプリント基板
の構成例を示す平面図。
FIG. 5 is a plan view showing a configuration example of a printed circuit board according to a second embodiment of the present invention.

【図6】半導体チップの実装後のプリント基板の構成例
を示す平面図。
FIG. 6 is a plan view showing a configuration example of a printed circuit board after mounting a semiconductor chip.

【図7】本発明の第3の実施の形態に係るプリント基板
の構成例を示す平面図。
FIG. 7 is a plan view showing a configuration example of a printed circuit board according to a third embodiment of the present invention.

【図8】このプリント基板の構成例の一部の断面図。FIG. 8 is a partial cross-sectional view of a configuration example of this printed circuit board.

【図9】半導体チップの実装後のプリント基板の構成例
を示す平面図。
FIG. 9 is a plan view showing a configuration example of a printed circuit board after mounting a semiconductor chip.

【図10】半導体チップの実装後のプリント基板の一部
の側面の断面と半導体チップの側面との構成例を示す概
要図。
FIG. 10 is a schematic view showing a configuration example of a side surface of a part of a printed circuit board after mounting a semiconductor chip and a side surface of the semiconductor chip.

【図11】本発明の第4の実施の形態に係るプリント基
板の構成例を示す平面図。
FIG. 11 is a plan view showing a configuration example of a printed circuit board according to a fourth embodiment of the present invention.

【図12】このプリント基板の構成例の一部の断面図。FIG. 12 is a partial cross-sectional view of a configuration example of this printed circuit board.

【図13】半導体チップの実装後のプリント基板の構成
例を示す平面図。
FIG. 13 is a plan view showing a configuration example of a printed circuit board after mounting a semiconductor chip.

【図14】半導体チップの実装後のプリント基板の側面
の断面と半導体チップとの側面との構成例を示す概要
図。
FIG. 14 is a schematic diagram showing a configuration example of a cross section of a side surface of a printed circuit board after mounting a semiconductor chip and a side surface of the semiconductor chip.

【図15】本発明の第5の実施の形態に係るプリント基
板の構成例を示す平面図。
FIG. 15 is a plan view showing a configuration example of a printed circuit board according to a fifth embodiment of the present invention.

【図16】半導体チップの実装後のプリント基板の構成
例を示す平面図。
FIG. 16 is a plan view showing a configuration example of a printed circuit board after mounting a semiconductor chip.

【図17】本発明の第6の実施の形態に係るプリント基
板の構成例を示す平面図。
FIG. 17 is a plan view showing a configuration example of a printed circuit board according to a sixth embodiment of the present invention.

【図18】半導体チップの実装後のプリント基板の構成
例を示す平面図。
FIG. 18 is a plan view showing a configuration example of a printed circuit board after mounting a semiconductor chip.

【図19】本発明の第7の実施の形態に係るプリント基
板の構成例を示す平面図。
FIG. 19 is a plan view showing a configuration example of a printed circuit board according to a seventh embodiment of the present invention.

【図20】半導体チップの実装後のプリント基板の構成
例を示す平面図。
FIG. 20 is a plan view showing a configuration example of a printed circuit board after mounting a semiconductor chip.

【図21】半導体チップの実装後のプリント基板の側面
の断面と半導体チップとの側面との構成例を示す概要
図。
FIG. 21 is a schematic diagram showing a configuration example of a side surface cross section of a printed circuit board after mounting a semiconductor chip and a side surface of the semiconductor chip.

【図22】本発明の第8の実施の形態に係るプリント基
板の構成例を示す平面図。
FIG. 22 is a plan view showing a configuration example of a printed circuit board according to an eighth embodiment of the invention.

【図23】半導体チップの実装後のプリント基板の構成
例を示す平面図。
FIG. 23 is a plan view showing a configuration example of a printed circuit board after mounting a semiconductor chip.

【図24】本発明の第9の実施の形態に係るプリント基
板の構成例を示す平面図。
FIG. 24 is a plan view showing a configuration example of a printed circuit board according to a ninth embodiment of the invention.

【図25】半導体チップの実装後のプリント基板の構成
例を示す平面図。
FIG. 25 is a plan view showing a configuration example of a printed circuit board after mounting a semiconductor chip.

【図26】本発明の第10の実施の形態に係るプリント
基板の構成例を示す平面図。
FIG. 26 is a plan view showing a configuration example of a printed circuit board according to a tenth embodiment of the invention.

【図27】半導体チップの実装後のプリント基板の構成
例を示す平面図。
FIG. 27 is a plan view showing a configuration example of a printed circuit board after mounting a semiconductor chip.

【図28】従来から用いられているこの種のプリント基
板の構成例を示す平面図。
FIG. 28 is a plan view showing a configuration example of a printed circuit board of this type which has been conventionally used.

【図29】この種のプリント基板の一部の断面図。FIG. 29 is a partial cross-sectional view of a printed circuit board of this type.

【図30】この種のプリント基板に取り付ける半導体チ
ップの一例を示す平面図。
FIG. 30 is a plan view showing an example of a semiconductor chip mounted on a printed circuit board of this type.

【図31】同半導体チップの側面図。FIG. 31 is a side view of the semiconductor chip.

【図32】半導体チップの実装後のプリント基板の構成
例を示す平面図。
FIG. 32 is a plan view showing a configuration example of a printed circuit board after mounting a semiconductor chip.

【図33】半導体チップの実装後のプリント基板の一部
の側面の断面と半導体チップの側面との構成例を示す概
要図。
FIG. 33 is a schematic diagram showing a configuration example of a side cross section of a part of a printed circuit board after mounting a semiconductor chip and a side surface of the semiconductor chip.

【図34】はんだボールを生じているプリント基板の構
成例を示す平面図。
FIG. 34 is a plan view showing a configuration example of a printed circuit board having solder balls.

【図35】はんだボールを生じているプリント基板の一
部の側面の断面と半導体チップの側面との構成を示す概
要図。
FIG. 35 is a schematic diagram showing a configuration of a side surface of a part of a printed circuit board having a solder ball and a side surface of a semiconductor chip.

【図36】接続不良による不具合を生じているプリント
基板の構成例を示す平面図。
FIG. 36 is a plan view showing a configuration example of a printed circuit board having a problem due to poor connection.

【図37】接続不良による不具合を生じているプリント
基板の一部の側面の断面と半導体チップの側面との構成
例を示す概要図。
FIG. 37 is a schematic view showing a configuration example of a cross section of a side surface of a part of a printed circuit board and a side surface of a semiconductor chip in which a defect due to poor connection occurs.

【符号の説明】[Explanation of symbols]

1:プリント基板本体 1a:多層プリント基板 1b:第1層 1c:第2層 1d:第3層 2a:パッド 2b:パッド 2c:追加パッド 2d:追加パッド 2e:パッド 2f:パッド 2g:パッド 2h:パッド 2i:パッド 2j:パッド 2k:パッド 2l:パッド 2m:追加パッド 2n:追加パッド 2o:追加パッド 2p:追加パッド 2q:追加パッド 2r:追加パッド 2s:パッド 2t:パッド 3:ソルダレジスト 4:半導体チップ 4a:半導体チップ本体 5a:電極 5b:電極 6a:はんだ 6b:はんだボール 6c:余剰はんだ 7:フラックスの残渣 8a:配線パターン 8b:配線パターン 8c:配線パターン 8d:配線パターン 8e:配線パターン 8f:配線パターン 8g:配線パターン 8h:配線パターン 8i:配線パターン 8j:配線パターン 8k:配線パターン 8l:配線パターン 8m:配線パターン 8n:配線パターン 8o:配線パターン 8p:配線パターン 9a:スルーホール 9b:スルーホール 10a:ビアホール 10b:ビアホール 11a:第1の延長部 11b:第2の延長部 11c:第3の延長部 11d:第4の延長部 12:溝 12a:底面 12b:陥入部 1: Printed circuit board body 1a: multilayer printed circuit board 1b: the first layer 1c: second layer 1d: the third layer 2a: pad 2b: Pad 2c: additional pad 2d: additional pad 2e: Pad 2f: Pad 2g: Pad 2h: Pad 2i: Pad 2j: pad 2k: Pad 2l: Pad 2m: additional pad 2n: additional pad 2o: additional pad 2p: additional pad 2q: Additional pad 2r: additional pad 2s: Pad 2t: Pad 3: Solder resist 4: Semiconductor chip 4a: semiconductor chip body 5a: electrode 5b: electrode 6a: Solder 6b: Solder ball 6c: surplus solder 7: Flux residue 8a: Wiring pattern 8b: Wiring pattern 8c: Wiring pattern 8d: Wiring pattern 8e: Wiring pattern 8f: Wiring pattern 8g: Wiring pattern 8h: Wiring pattern 8i: Wiring pattern 8j: Wiring pattern 8k: Wiring pattern 8l: Wiring pattern 8m: Wiring pattern 8n: Wiring pattern 8o: Wiring pattern 8p: Wiring pattern 9a: Through hole 9b: Through hole 10a: Beer hole 10b: Beer hole 11a: first extension 11b: second extension 11c: Third extension 11d: fourth extension 12: groove 12a: bottom 12b: invagination

───────────────────────────────────────────────────── フロントページの続き (72)発明者 片渕 学 東京都府中市晴見町2丁目24番地の1 東 芝アイティー・コントロールシステム株式 会社内 (72)発明者 齊藤 友治 東京都府中市東芝町1番地 株式会社東芝 府中事業所内 Fターム(参考) 5E319 AA03 AB05 AC01 AC15 BB05 CC33 GG05    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Manabu Katabuchi             1-24 East, 2-24 Harumi-cho, Fuchu-shi, Tokyo             Shiba IT Control System Co., Ltd.             In the company (72) Inventor Yuuji Saito             No. 1 Toshiba-cho, Fuchu-shi, Tokyo Toshiba Corporation             Fuchu Office F-term (reference) 5E319 AA03 AB05 AC01 AC15 BB05                       CC33 GG05

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップを取り付け可能なプリント
基板であって、 プリント基板本体と、 前記半導体チップの有する電極を前記プリント基板本体
に取り付けるために前記プリント基板本体の表面上に所
定の間隔を存して設けられた一対の第1のパッドと、 前記各第1のパッドの間に設けられた第1の余剰はんだ
固着部とを備えたことを特徴とするプリント基板。
1. A printed circuit board to which a semiconductor chip can be attached, the printed circuit board body having a predetermined space on the surface of the printed circuit board body for attaching electrodes of the semiconductor chip to the printed circuit board body. A printed circuit board comprising a pair of first pads provided as described above, and a first surplus solder fixing portion provided between the first pads.
【請求項2】 請求項1に記載のプリント基板におい
て、 前記各第1のパッドと前記第1の余剰はんだ固着部とを
接続する第1の配線パターンを付加したことを特徴とす
るプリント基板。
2. The printed circuit board according to claim 1, further comprising a first wiring pattern for connecting each of the first pads and the first surplus solder fixing portion.
【請求項3】 請求項1又は請求項2に記載のプリント
基板において、 前記第1の余剰はんだ固着部は、所定の間隔を存して前
記プリント基板本体の表面上に設けられた少なくとも一
対の第2のパッドであることを特徴とするプリント基
板。
3. The printed circuit board according to claim 1 or 2, wherein the first excess solder-bonded portions are provided on the surface of the printed circuit board body at a predetermined interval. A printed circuit board, which is a second pad.
【請求項4】 請求項1に記載のプリント基板におい
て、 前記第1の余剰はんだ固着部は、前記プリント基板本体
の表面上に所定の間隔を存して設けられた少なくとも一
対のスルーホールであることを特徴とするプリント基
板。
4. The printed circuit board according to claim 1, wherein the first excess solder fixing portion is at least a pair of through holes provided on the surface of the printed circuit board body with a predetermined space. A printed circuit board characterized by the above.
【請求項5】 請求項2に記載のプリント基板におい
て、 前記第1の余剰はんだ固着部は、前記プリント基板本体
の表面上に所定の間隔を存して設けられた少なくとも一
対のビアホールであることを特徴とするプリント基板。
5. The printed circuit board according to claim 2, wherein the first surplus solder fixing portion is at least a pair of via holes provided on the surface of the printed circuit board body with a predetermined space. Printed circuit board characterized by.
【請求項6】 請求項1又は請求項2に記載のプリント
基板において、 前記各第1のパッドは、前記プリント基板本体の表面上
でかつ前記余剰はんだ固着部と同一方向に延長された第
1の延長部を備えた平面形状を有するものであることを
特徴とするプリント基板。
6. The printed circuit board according to claim 1, wherein each of the first pads extends on the surface of the printed circuit board body and in the same direction as the excess solder fixing portion. A printed circuit board having a planar shape including an extension of the printed circuit board.
【請求項7】 請求項1に記載のプリント基板におい
て、 前記各第1のパッドは、前記半導体チップと同一の方向
に延長された第2の延長部を備えた平面形状を有するも
のであり、 前記第1の余剰はんだ固着部は、前記各第1のパッド間
に設けられた少なくとも1つの溝であることを特徴とす
るプリント基板。
7. The printed circuit board according to claim 1, wherein each of the first pads has a planar shape including a second extension portion extended in the same direction as the semiconductor chip, The printed board, wherein the first excess solder fixing portion is at least one groove provided between the first pads.
【請求項8】 複数の半導体チップを選択的に取り付け
可能なプリント基板であって、 プリント基板本体と、 前記各半導体チップの有する電極を前記プリント基板本
体に取り付けるために前記プリント基板本体の表面上に
所定の間隔を存して設けられた一対の第3のパッドと、 前記プリント基板本体の表面上に所定の間隔を存して設
けられ、前記第3のパッドと互いに大きさの異なる少な
くとも一対の第4のパッドと、 前記第3のパッドと前記第4のパッドとを接続する第2
の配線パターンと、 前記各第3のパッド及び前記各第4のパッドに対応して
それぞれ個別に設けられた複数の第2の余剰はんだ固着
部とを備えたことを特徴とするプリント基板。
8. A printed circuit board to which a plurality of semiconductor chips can be selectively attached, the printed circuit board body, and a surface of the printed circuit board body for attaching electrodes of each semiconductor chip to the printed circuit board body. A pair of third pads provided at a predetermined interval on the surface of the printed circuit board body, and at least a pair of third pads different in size from the third pad. A fourth pad, and a second pad that connects the third pad and the fourth pad.
And a plurality of second surplus solder fixing portions that are individually provided corresponding to the third pads and the fourth pads, respectively.
【請求項9】 請求項8に記載のプリント基板におい
て、 前記各第3のパッド及び前記各第4のパッドと、前記各
第3のパッド及び前記各第4のパッドに対応してそれぞ
れ個別に設けられた前記複数の第2の余剰はんだ固着部
とを個別に接続する複数の第3の配線パターンを付加し
たことを特徴とするプリント基板。
9. The printed circuit board according to claim 8, wherein the third pads and the fourth pads are individually and individually corresponding to the third pads and the fourth pads. A printed circuit board, wherein a plurality of third wiring patterns for individually connecting the plurality of second surplus solder fixing portions provided are added.
【請求項10】 プリント基板本体と、半導体チップの
有する電極を前記プリント基板本体に取り付けるために
前記プリント基板本体の表面上に所定の間隔を存して設
けられた一対の第5のパッドとを備えたプリント基板で
あって、 前記第5のパッドは、 前記半導体チップの両側に延長された第3の延長部と、
前記半導体チップと同一の方向に延長された第4の延長
部とを備えた平面形状を有するものであることを特徴と
するプリント基板。
10. A printed circuit board body, and a pair of fifth pads provided on the surface of the printed circuit board body at predetermined intervals for attaching electrodes of a semiconductor chip to the printed circuit board body. A printed circuit board comprising: the fifth pad, a third extension portion extending on both sides of the semiconductor chip,
A printed circuit board having a planar shape including a fourth extension extending in the same direction as the semiconductor chip.
JP2001186679A 2001-06-20 2001-06-20 Printed board Pending JP2003008184A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001186679A JP2003008184A (en) 2001-06-20 2001-06-20 Printed board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001186679A JP2003008184A (en) 2001-06-20 2001-06-20 Printed board

Publications (1)

Publication Number Publication Date
JP2003008184A true JP2003008184A (en) 2003-01-10

Family

ID=19026092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001186679A Pending JP2003008184A (en) 2001-06-20 2001-06-20 Printed board

Country Status (1)

Country Link
JP (1) JP2003008184A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007300416A (en) * 2006-04-28 2007-11-15 Kyocera Kinseki Corp Connection structure of electronic component element
JP2010171140A (en) * 2009-01-21 2010-08-05 Fujitsu Ltd Printed circuit board, and mounting structure and mounting method in printed circuit board
JP2014075573A (en) * 2012-09-14 2014-04-24 Canon Inc Wiring board and electronic apparatus using the same
WO2016047080A1 (en) * 2014-09-25 2016-03-31 株式会社デンソー Wiring board
WO2016207985A1 (en) * 2015-06-23 2016-12-29 オリンパス株式会社 Mounting structure
EP3422825A1 (en) 2017-06-29 2019-01-02 Tyco Electronics Japan G.K. Printed circuit board
JP2019029565A (en) * 2017-08-01 2019-02-21 株式会社東芝 Printed wiring board

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007300416A (en) * 2006-04-28 2007-11-15 Kyocera Kinseki Corp Connection structure of electronic component element
JP2010171140A (en) * 2009-01-21 2010-08-05 Fujitsu Ltd Printed circuit board, and mounting structure and mounting method in printed circuit board
US8525042B2 (en) 2009-01-21 2013-09-03 Fujitsu Limited Printed circuit board and printed circuit board unit
JP2014075573A (en) * 2012-09-14 2014-04-24 Canon Inc Wiring board and electronic apparatus using the same
WO2016047080A1 (en) * 2014-09-25 2016-03-31 株式会社デンソー Wiring board
JP2016066719A (en) * 2014-09-25 2016-04-28 株式会社デンソー Wiring board
WO2016207985A1 (en) * 2015-06-23 2016-12-29 オリンパス株式会社 Mounting structure
EP3422825A1 (en) 2017-06-29 2019-01-02 Tyco Electronics Japan G.K. Printed circuit board
US10959322B2 (en) 2017-06-29 2021-03-23 Tyco Electronics Japan G.K. Printed circuit board
JP2019029565A (en) * 2017-08-01 2019-02-21 株式会社東芝 Printed wiring board

Similar Documents

Publication Publication Date Title
US5570505A (en) Method of manufacturing a circuit module
US7667299B2 (en) Circuit board and method for mounting chip component
US8338715B2 (en) PCB with soldering pad projections forming fillet solder joints and method of production thereof
US20010053068A1 (en) Electronic circuit device
JPS63229740A (en) Method of welding lead
JP2007048976A (en) Printed circuit board and electronic instrument equipped therewith
US6498307B2 (en) Electronic component package, printing circuit board, and method of inspecting the printed circuit board
JPH02100392A (en) Circuit board and soldering method
US6175086B1 (en) Method for mounting terminal on circuit board and circuit board
JP4854770B2 (en) Printed circuit board unit and electronic device
US20070164083A1 (en) Alignment plate
JP2003008184A (en) Printed board
JP2005203693A (en) Method for mounting connection sheet and surface-mounted component
KR20060041683A (en) Socket grid array
US6802119B2 (en) Conductive pedestal on pad for leadless chip carrier (LCC) standoff
US20020146920A1 (en) Method of soldering contact pins and the contact pins
JPH07131139A (en) Wiring board for electronic part
JPH11121896A (en) Circuit wiring board and its production
JPH09246324A (en) Method for forming electronic component and bump thereof
JP2010219180A (en) Electronic component mounting structure, method for mounting electronic component, and substrate connecting component
JP2020047799A (en) Printed circuit board structure
JP2018152148A (en) Suspension substrate with circuit unit, suspension substrate with circuit assembly, and manufacturing method of suspension substrate with circuit assembly
WO2021112073A1 (en) Electronic component mounting base, electronic component package and method for manufacturing same, and electronic instrument
JP3999759B2 (en) Substrate and electronic equipment
JP2005228959A (en) Printed circuit board