JP2014075573A - Wiring board and electronic apparatus using the same - Google Patents
Wiring board and electronic apparatus using the same Download PDFInfo
- Publication number
- JP2014075573A JP2014075573A JP2013152553A JP2013152553A JP2014075573A JP 2014075573 A JP2014075573 A JP 2014075573A JP 2013152553 A JP2013152553 A JP 2013152553A JP 2013152553 A JP2013152553 A JP 2013152553A JP 2014075573 A JP2014075573 A JP 2014075573A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- solder
- land
- lands
- corner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 211
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 238000005476 soldering Methods 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 24
- 238000003384 imaging method Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 11
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 230000005484 gravity Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は、電気部品を半田付けにより実装する配線基板およびそれを用いた電子機器に関する。 The present invention relates to a wiring board on which electrical components are mounted by soldering and an electronic device using the wiring board.
近年の電子機器においては、電子機器の小型化／薄型化が進んでおり、配線基板に実装される電子部品も集積化、高密度化してきている。 In recent electronic devices, electronic devices are becoming smaller / thinner, and electronic components mounted on a wiring board are also integrated and densified.
電子部品の集積化が進むに伴い、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）などの多数の格子状底面電極付きの電子部品では、端子数が増大し、端子ピッチが微細化している。 As the integration of electronic components progresses, the number of terminals increases in the electronic components with many grid bottom electrodes such as BGA (Ball Grid Array) and LGA (Land Grid Array), and the terminal pitch becomes finer. .
このような電子部品を半田リフローによって配線基板に半田付けする際には、配線基板に塗布した半田が電子部品の自重によって押しつぶされ、さらに基板の反りも手伝って、半田ブリッジが発生する確率が高くなっている。 When soldering such an electronic component to a wiring board by solder reflow, the solder applied to the wiring board is crushed by the weight of the electronic component, and the warpage of the board also helps, so there is a high probability that a solder bridge will occur. It has become.
特許文献１では、プリント板上のランド１０の対角方向に一定の間隔をおいて、余剰半田を付着させるパターン４０を形成することで、余剰半田による半田ブリッジを解決している。 In Patent Document 1, a solder bridge caused by surplus solder is solved by forming a pattern 40 to which surplus solder is attached at regular intervals in the diagonal direction of the lands 10 on the printed board.
しかしながら、特許文献１の構成では、パターン４０に余剰半田が流れ出すと、半田付けをするために必要な半田もランド１０からパターン４０に流れてしまい、半田不良となるおそれがある。また余剰半田は基板の反り方やランドの位置で流れ出す経路が不特定であり、余剰半田を確実にパターン４０に付着できないことがあった。 However, in the configuration of Patent Document 1, when excess solder flows into the pattern 40, solder necessary for soldering also flows from the land 10 to the pattern 40, which may cause a solder failure. Further, the surplus solder is unspecified in the way of warping of the substrate or the path of the land, and the surplus solder may not be reliably attached to the pattern 40.
本発明の目的は、リフロー方式によって電子部品を配線基板に半田付けする際に、余剰半田が発生したとしても、半田ブリッジ等の不具合を引き起こすことのない配線基板および電子機器を提供することにある。 An object of the present invention is to provide a wiring board and an electronic device that do not cause problems such as a solder bridge even if excessive solder is generated when an electronic component is soldered to the wiring board by a reflow method. .
上記目的を達成するため、本発明の配線基板は、電子部品を半田付けするためのランドが複数形成され、前記電子部品を半田付けする領域の外側に余剰半田を付着させるための余剰半田ランドが形成され、基板表面にソルダーレジスト層が形成される配線基板であって、前記ソルダーレジスト層には、前記ランドを露出させる第１の開口部と、前記余剰半田ランドを露出させる第２の開口部と、前記第１の開口部と前記第２の開口部とをつなぐ第３の開口部とが形成されることを特徴とする。 In order to achieve the above object, the wiring board of the present invention has a plurality of lands for soldering electronic components, and has an excess solder land for attaching excess solder to the outside of the area to which the electronic components are soldered. A wiring board formed and having a solder resist layer formed on a substrate surface, wherein the solder resist layer has a first opening for exposing the land and a second opening for exposing the surplus solder land. And a third opening that connects the first opening and the second opening is formed.
本発明によれば、リフロー方式によって電子部品を配線基板に半田付けする際に、余剰半田が発生したとしても、半田ブリッジ等の不具合を引き起こすことのない配線基板および電子機器を提供することができる。 According to the present invention, it is possible to provide a wiring board and an electronic apparatus that do not cause a trouble such as a solder bridge even when excessive solder is generated when an electronic component is soldered to the wiring board by a reflow method. .
以下、本発明の好ましい実施の形態を添付の図面に基づいて詳細に説明する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
（第１の実施形態）
図１は、本発明を実施した電子機器の一例であるデジタルカメラを説明する図である。図１（ａ）はデジタルカメラを正面から見た斜視図であり、図１（ｂ）はデジタルカメラを背面から見た斜視図である。
(First embodiment)
FIG. 1 is a diagram for explaining a digital camera which is an example of an electronic apparatus embodying the present invention. FIG. 1A is a perspective view of the digital camera as viewed from the front, and FIG. 1B is a perspective view of the digital camera as viewed from the back.
図１（ａ）および（ｂ）において、デジタルカメラ１は、撮影レンズ鏡筒２、ファインダーユニット３、レリーズボタン４および表示モニタ５を備えている。
1A and 1B, a digital camera 1 includes a photographic lens barrel 2, a
図２は、デジタルカメラ１の部分分解斜視図である。 FIG. 2 is a partially exploded perspective view of the digital camera 1.
図２において、１０１は撮像センサ、１０２は撮像センサ基板、１０３は撮像センサ固定板、１０４は撮影レンズ鏡筒ユニット、１０５はメイン基板である。撮像センサ基板１０２は本発明を実施した配線基板の一例である。
In FIG. 2, 101 is an image sensor, 102 is an image sensor substrate, 103 is an image sensor fixing plate, 104 is a photographing lens barrel unit, and 105 is a main substrate. The
撮像センサ１０１は、撮像素子を収容したパッケージである。図２に図示されるように、撮像センサ１０１は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＬＧＡ（ＬａｎｄＧｒｉｄ Ａｒｒａｙ）のようなパッケージの底面に格子状の電極１０６が多数形成されたパッケージである。撮像センサ１０１の電極１０６のうち、最も外側の４つの角部に配置される電極は、それ以外の電極よりもその面積が大きく形成されている。
The
撮像センサ１０１は、撮像センサ基板１０２に実装される。撮像センサ基板１０２には、撮像センサ１０１の他に、メイン基板１０５との接続用コネクタ１０７が実装されている。
The
メイン基板１０５には、撮像センサ基板１０２との接続用コネクタ１０８および撮像センサの駆動および信号処理を行うＩＣ１０９が半田付けによって実装されている。
A
撮像センサ基板１０２には、撮像センサ１０１から、メイン基板１０５への接続コネクタ１０７への接続配線が形成されている。そして、撮像センサ基板１０２に実装されたコネクタ１０７と、メイン基板１０５に実装されたコネクタ１０８とが嵌合することで、撮像センサ１０１からＩＣ１０９までの電気的な接続が行われる。
A connection wiring from the
図３は、撮像センサ基板１０２を説明する図である。図３（ａ）は撮像センサ基板１０２に撮像センサ１０１が実装された状態を示している。撮像センサ１０１はリフロー方式によって撮像センサ基板１０２に半田付けされる。図３（ｂ）は撮像センサ基板１０２に撮像センサ１０１が半田付けされる前の状態を示している。図３（ｂ）に図示される撮像センサ基板１０２の領域Ａには、撮像センサ１０１が実装される。したがって、領域Ａには、撮像センサ１０１のパッケージ底面に形成される電極１０６の位置に対応するようにランド１０２ａおよびコーナランド１０２ａ１〜１０２ａ４が形成されている。
FIG. 3 is a diagram illustrating the
図４は、撮像センサ基板１０２に形成されるランド１０２ａおよびコーナランド１０２ａ１〜１０２ａ４を説明する図である。図４（ａ）は撮像センサ基板１０２の全体を説明する図であり、図４（ｂ）は図４（ａ）に図示される二点破線部分を拡大した図である。
FIG. 4 is a diagram illustrating the
図４（ａ）に図示されるように、ランド１０２ａは格子状に複数形成され、最も外側の４つの角部に配置されるコーナランド１０２ａ１〜１０２ａ４はランド１０２ａよりも面積が大きく形成されている。
As shown in FIG. 4A, a plurality of
コーナランド１０２ａ１の外形を四角形に形成することで、撮像センサ１０１の電極１０６のうち１番ピンの電極の位置に対応するものであることを明示している。
By forming the outer shape of the corner land 102a1 into a quadrangle, it is clearly indicated that it corresponds to the position of the electrode of the first pin among the
撮像センサ基板１０２の基板表面には配線パターンを保護するためにソルダーレジスト層１０２ｄが形成されている。ソルダーレジスト層１０２ｂには、第１の開口部１０２ｂ１および第２の開口部１０２ｂ２が形成されている。
A solder resist layer 102d is formed on the surface of the
図４（ｂ）に図示されるように、第１の開口部１０２ｂ１は、ランド１０２ａおよびコーナランド１０２ａ３の位置に形成されている。第１の開口部１０２ｂ１が形成されることで、ランド１０２ａおよびコーナランド１０２ａ３の上にはソルダーレジスト層１０２ｂが形成されず、ランド１０２ａおよびコーナランド１０２ａ３を露出させる。
As shown in FIG. 4B, the first opening 102b1 is formed at the position of the
図４（ｂ）に図示されるように、第２の開口部１０２ｂ２は、コーナランド１０２ａ３を囲むリング状に形成されている。第２の開口部１０２ｂ２が形成されることで、ランド１０２ａ上にはソルダーレジスト層１０２ｂが形成されず、コーナランド１０２ａ３を露出させる。すなわち、コーナランド１０２ａ３は、第１の開口部１０２ｂ１が形成されることによって露出されるとともに、第２の開口部１０２ｂ２が形成されることによっても露出される。言い換えると、露出したコーナランド１０２ａ３の中にリング状のソルダーレジスト層１０２ｂが形成されているとも表現できる。
As shown in FIG. 4B, the second opening 102b2 is formed in a ring shape surrounding the corner land 102a3. By forming the second opening 102b2, the solder resist
図４（ａ）に図示されるように、第２の開口部１０２ｂ２は、コーナランド１０２ａ３と同じようにコーナランド１０２ａ１、１０２ａ２、１０２ａ４にも形成されている。第２の開口部１０２ｂ２は、コーナランド１０２ａ１〜１０２ａ３を、それぞれ囲むリング状に形成されている。 As shown in FIG. 4A, the second opening 102b2 is formed in the corner lands 102a1, 102a2, and 102a4 in the same manner as the corner lands 102a3. The second opening 102b2 is formed in a ring shape that surrounds the corner lands 102a1 to 102a3.
なお、コーナランド１０２ａ４を囲むように形成される第２の開口部１０２ｂ２は、Ｃ字形状に形成されているが、第２の開口部１０２ｂ２は少なくとも隣接するランド１０２ａの間に形成されていれば、リング形状でなくてもよい。
Note that the second opening 102b2 formed so as to surround the corner land 102a4 is formed in a C shape. However, if the second opening 102b2 is formed at least between the
図５は、ランド１０２ａおよびコーナランド１０２ａ１〜１０２ａ４に塗布される半田ペースト１１０の状態を説明する図である。
FIG. 5 is a diagram for explaining the state of the
リフロー方式によって撮像センサ１０１を撮像センサ基板１０２に半田付けする際には、第１の開口部１０２ｂによって露出しているランド１０２ａおよびコーナランド１０２ａ１〜１０２ａ４に半田ペースト１１０を塗布する。このとき、第２の開口部１０２ｂ２によって露出しているコーナランド１０２ａ１〜１０２ａ４には半田ペースト１１０が塗布されないようにマスクされる。このように半田ペースト１１０を塗布した後、撮像センサ１０１の実装領域Ａに撮像センサ１０１を載置する。
When the
図５（ａ）は、ランド１０２ａおよびコーナランド１０２ａ１〜１０２ａ４に半田ペースト１１０が塗布され、撮像センサ１０１が載置された状態を示している。図５（ａ）は、図４（ｂ）に図示されるＢ−Ｂ断面である。図５（ａ）に図示されるように、第２の開口部１０２ｂ２によって露出しているコーナランド１０２ａ１〜１０２ａ４には半田ペースト１１０が塗布されていない。
FIG. 5A shows a state in which the
図５（ｂ）は、図５（ａ）に図示される状態で加熱し、コーナランド１０２ａ１〜１０２ａ４に塗布した半田ペーストが溶融した状態を示している。図５（ｂ）に図示するように、加熱によって半田ペーストが溶融すると、半田ペースト１１０は撮像センサ基板１０２側が樽状に膨らむ。
FIG. 5B shows a state in which the solder paste applied to the corner lands 102a1 to 102a4 is melted by heating in the state shown in FIG. 5A. As shown in FIG. 5B, when the solder paste is melted by heating, the
図５（ｃ）は加熱によって溶融した半田ペースト１１０の状態を説明する図である。図５（ｃ）に図示するように、半田ペースト１１０が溶融すると撮像センサ１０１の重力Ｇによって溶融した半田ペースト１１０は押しつぶされる方向（Ｃ方向）に広がっていくが、第２の開口部１０２ｂ２の縁部で止まる。
FIG. 5C is a view for explaining the state of the
第２の開口部１０２ｂ２の縁部では、溶融した半田ペースト１１０と空気との界面張力Ｆｗ、溶融した半田ペースト１１０とソルダーレジスト層１０２ｂとの間の界面張力Ｆｗｓ、ソルダーレジスト層１０２ｂと空気との界面張力Ｆｓがつり合うからである。
At the edge of the second opening 102b2, the interfacial tension Fw between the
第２の開口部１０２ｂ２を形成しない場合には、ソルダーレジスト層１０２ｂの表面張力が図５（ｃ）のＦｓ’の方向に作用し、溶融した半田ペースト１１０は点線で図示するように広がる。したがって、隣接する溶融した半田ペースト１１０同士が半田ブリッジする可能性が高い。
When the second opening 102b2 is not formed, the surface tension of the solder resist
ＢＧＡやＬＧＡのようなパッケージの底面に格子状の電極が形成された電子部品をプリント配線板に半田付けする際には、電子部品の中心位置から遠い位置に配置される電極ほど電子部品もしくはプリント配線板の反りの影響が大きくなる。 When an electronic component having a grid-like electrode formed on the bottom surface of a package such as a BGA or LGA is soldered to a printed wiring board, the electronic component or the printed circuit is located at a position farther from the center position of the electronic component. The influence of the warping of the wiring board is increased.
したがって、電子部品の四隅に配置される電極ほど半田ブリッジが発生しやすい。この点を考慮して、本実施形態では、最も外側の４つの角部に配置されるコーナランド１０２ａ１〜１０２ａ４の周囲にそれぞれ第２の開口部１０２ｂ２を形成している。これによって、リフローの際にコーナランド１０２ａ１〜１０２ａ４に塗布された半田ペースト１１０が隣接するランド１０２ａに塗布された半田ペースト１１０と半田ブリッジすることを防止している。
Therefore, solder bridges are more likely to occur in the electrodes arranged at the four corners of the electronic component. Considering this point, in the present embodiment, the second openings 102b2 are formed around the corner lands 102a1 to 102a4 arranged at the four outermost corners. This prevents the
また、コーナランド１０２ａ１〜１０２ａ４に塗布された半田ペースト１１０の量が多すぎる場合には、図５（ｃ）に図示するような力のつり合い関係は維持できなくなる。しかし、この場合には、溶融した半田ペースト１１０が第２の開口部１０２ｂ２に流れ込むことで、隣接するランド１０２ａに塗布された半田ペースト１１０と半田ブリッジすることを防止している。
Further, when the amount of the
すなわち、本実施形態では、２段階で半田ブリッジの発生を防止している。 That is, in this embodiment, the occurrence of solder bridges is prevented in two stages.
第１段階として、コーナランド１０２ａ１〜１０２ａ４の周囲にそれぞれ第２の開口部１０２ｂ２を形成することで、溶融した半田ペースト１１０がコーナランド１０２ａ１〜１０２ａ４の外に流れにくくし、半田ブリッジを防止している。
As a first step, by forming the second openings 102b2 around the corner lands 102a1 to 102a4, the
図５（ｃ）に図示するような力のつり合い関係は維持できなくなったとしても、第２段階として、余剰半田が第２の開口部１０２ｂ２に流れることで、半田ブリッジを防止している。 Even if the force balance relationship as shown in FIG. 5C can no longer be maintained, as a second stage, excess solder flows into the second opening 102b2 to prevent solder bridging.
（第２の実施形態）
上述した第１の実施形態では、最も外側の４つの角部に配置されるコーナランド１０２ａ１〜１０２ａ４の周囲にのみ第２の開口部１０２ｂ２を形成する例を説明した。これに対して第２の実施形態では、すべてのランドの周囲に第２の開口部を形成している。また、第２の実施形態では、第２の開口部を形成している部分にはランドを形成しない。
(Second Embodiment)
In the first embodiment described above, the example in which the second opening 102b2 is formed only around the corner lands 102a1 to 102a4 arranged at the four outermost corners has been described. On the other hand, in the second embodiment, the second opening is formed around all the lands. In the second embodiment, no land is formed in the portion where the second opening is formed.
図６は、撮像センサ基板２０２に形成されるランド２０２ａを説明する図である。図６（ａ）は撮像センサ基板２０２の全体を説明する図であり、図６（ｂ）は図６（ａ）に図示される二点破線部を拡大した部分拡大図である。
FIG. 6 is a diagram for explaining a
図６（ａ）に図示されるように、ランド２０２ａおよびコーナランド２０２ａ１は格子状に複数形成されている。撮像センサ基板２０２の表面には配線パターンを保護するためにソルダーレジスト層２０２ｄが形成されている。ソルダーレジスト層２０２ｂには、第１の開口部２０２ｂ１および第２の開口部２０２ｂ２が形成されている。
As shown in FIG. 6A, a plurality of
図６（ｂ）に図示されるように、第１の開口部２０２ｂ１は、ランド２０２ａおよびコーナランド２０２ａ１の位置に形成されている。第１の開口部２０２ｂ１が形成されることで、ランド２０２ａの上にはソルダーレジスト層２０２ｂが形成されず、ランド２０２ａが露出する。第２の開口部２０２ｂ２は、ランド２０２ａを囲むリング状に形成され、コーナランド２０２ａ１を囲むＣ字形状に形成さている。したがって、第２の実施形態では、撮像センサ基板２０２の撮像センサ１０１が実装される領域に形成されるすべてのランドで半田ブリッジを防止することができる。
As illustrated in FIG. 6B, the first opening 202b1 is formed at the position of the
第２の開口部２０２ｂ２が形成される部分にはランド２０２ａが形成されず、撮像センサ基板２０２の絶縁層が露出している。ランド２０２ａが撮像センサ基板２０２の内層を経由して配線される場合には、第２の開口部２０２ｂ２はランド２０２ａを囲むリング状に形成される。第２の開口部２０２ｂ２をリング状に形成しても、第２の開口部２０２ｂ２が形成される部分にはランド２０２ａが露出しない。
The
図６（ｂ）に図示されるコーナランド２０２ａ１は、撮像センサ基板２０２の表層を経由して配線される。この場合には、ソルダーレジスト層２０２ｂがコーナランド２０２ａ１の引き出し線部２０２ａ２を覆うように、第２の開口部２０２ｂ２をＣ字状に形成している。このとき、コーナランド２０２ａ１の引き出し線部２０２ａ２は、隣接するランド２０２ａとの距離を考慮して決められる。すなわち、本実施形態では、コーナランド２０２ａ１の左下に位置するランド２０２ａとの距離は、コーナランド２０２ａ１の左または下に位置するランド２０２ａとの距離よりも長くなる。したがって、コーナランド２０２ａ１の引き出し線部２０２ａ２は、コーナランド２０２ａ１の左下に形成している。
A
これによって、第２の実施形態の第２の開口部２０２ｂ２は、ランドの厚み分だけ第１の実施形態の第２の開口部１０２ｂ２よりも深い開口となる。したがって、第２の実施形態の第２の開口部２０２ｂ２は、第１の実施形態の第２の開口部１０２ｂ２よりも多くの余剰半田を溜めることができる。 As a result, the second opening 202b2 of the second embodiment is deeper than the second opening 102b2 of the first embodiment by the thickness of the land. Therefore, the second opening 202b2 of the second embodiment can store more excess solder than the second opening 102b2 of the first embodiment.
（第２の実施形態の変形例）
上述した第２の実施の形態では、Ｃ字形状の第２の開口部２０２ｂ２を形成する例を説明したが、第２の開口部は隣り合うランドがある部分に形成すればよい。第２の開口部を隣り合うランドがある部分にのみ形成した変形例を説明する。
(Modification of the second embodiment)
In the above-described second embodiment, the example in which the C-shaped second opening 202b2 is formed has been described. However, the second opening may be formed in a portion where there is an adjacent land. A modification in which the second opening is formed only in a portion where the adjacent land is present will be described.
図７は、第２の実施形態の変形例として、撮像センサ基板３０２に形成されるランド３０２ａおよびコーナランド３０２ａ１を説明する図である。
FIG. 7 is a diagram for explaining a
ランド３０２ａは格子状に複数形成されている。撮像センサ基板３０２の表面には配線パターンを保護するためにソルダーレジスト層３０２ｄが形成されている。ソルダーレジスト層３０２ｂには、第１の開口部３０２ｂ１および第２の開口部３０２ｂ２が形成されている。第１の開口部３０２ｂ１が形成されることで、ランド３０２ａおよびコーナランド３０２ａ１を露出させる。
A plurality of
図７に図示されるように、最も外側の４つの角部に配置されるコーナランド３０２ａ１には、隣接するランド３０２ａが存在する図中の左および下にのみ第２の開口部３０２ｂ２を形成している。コーナランド３０２ａ１の引き出し線部３０２ａ２は撮像センサ基板２０２の表層を経由して配線されるが、ソルダーレジスト層３０２ｂがランド３０２ａ１の引き出し線部３０２ａ２を覆っている。
As shown in FIG. 7, the corner lands 302a1 arranged at the four outermost corners are formed with the second openings 302b2 only on the left and the bottom in the figure where the
（第３の実施形態）
第３の実施形態では、コーナランドの外側であって撮像センサが実装される領域の外側に余剰半田を付着させるための余剰半田ランドを形成している。
(Third embodiment)
In the third embodiment, an extra solder land for attaching extra solder is formed outside the corner land and outside the area where the image sensor is mounted.
図８は、撮像センサ基板４０２に形成されるランド４０２ａを説明する図である。図８（ａ）は撮像センサ基板４０２の全体を説明する図であり、図８（ｂ）は図８（ａ）に図示される二点破線部を拡大した部分拡大図である。
FIG. 8 is a diagram for explaining a
図８（ａ）に図示されるように、ランド４０２ａおよびコーナランド４０２ａ１〜４０２ａ４は格子状に複数形成されている。コーナランド４０２ａ１の外側には２つの余剰半田ランド４０２ａ１１および４０２ａ１２が形成されている。コーナランド４０２ａ２の外側にはＬ字形状の余剰半田ランド４０２ａ１３が形成されている。コーナランド４０２ａ３の外側には余剰半田ランド４０２ａ１４が形成されている。図８（ａ）に図示されるように、コーナランド４０２ａ４の外側には余剰半田ランド４０２ａ１５が形成されている。余剰半田ランド４０２ａ１１〜４０２ａ１５は、撮像センサ４１０が実装される実装領域Ｙの外側に形成されている。
As shown in FIG. 8A, a plurality of
図８（ｂ）に図示されるように、撮像センサ基板４０２の表面には配線パターンを保護するためにソルダーレジスト層４０２ｂが形成されている。ソルダーレジスト層４０２ｂには、第１の開口部４０２ｂ１、第２の開口部４０２ｂ２、第３の開口部４０２ｂ３および第４の開口部４０２ｂ４が形成されている。
As shown in FIG. 8B, a solder resist
第１の開口部４０２ｂ１は、ランド４０２ａおよびコーナランド４０２ａ１〜４０２ａ４の位置にそれぞれ形成されている。第４の開口部４０２ｂ４は、コーナランド４０２ａ１〜４０２ａ４の位置で第１の開口部４０２ｂ１を囲む位置にそれぞれ形成されている。第４の開口部４０２ｂ４は略Ｃ字形状に形成されている。
The first openings 402b1 are formed at the positions of the
第１の開口部４０２ｂ１が形成されることで、ランド４０２ａは第１の開口部４０２ｂ１から露出する。第１の開口部４０２ｂ１および第４の開口部４０２ｂ４が形成されることで、コーナランド４０２ａ１〜４０２ａ４は、第１の開口部４０２ｂ１から露出するとともに、第４の開口部４０２ｂ４からも露出する。
By forming the first opening 402b1, the
第２の開口部４０２ｂ２は、余剰半田ランド４０２ａ１１〜４０２ａ１５の位置にそれぞれ形成されている。第２の開口部４０２ｂ２が形成されることで、余剰半田ランド４０２ａ１１〜４０２ａ１５は第２の開口部４０２ｂ２から露出する。図８（ｂ）に図示されるように、第２の開口部４０２ｂ２は、露出する余剰半田ランド４０２ａ１１〜４０２ａ１５の縁部が実装領域Ｙの外形とほぼ一致するように、形成されている。 The second opening 402b2 is formed at each of the surplus solder lands 402a11 to 402a15. By forming the second opening 402b2, the excess solder lands 402a11 to 402a15 are exposed from the second opening 402b2. As shown in FIG. 8B, the second opening 402b2 is formed so that the exposed edges of the surplus solder lands 402a11 to 402a15 substantially coincide with the outer shape of the mounting region Y.
第３の開口部４０２ｂ３は、コーナランド４０２ａ１〜４０２ａ４の位置に形成される第１の開口部４０２ｂ１と第２の開口部４０２ｂ２との間を接続するように、形成されている。第３の開口部４０２ｂ３が形成されることで、第１の開口部４０２ｂ１、第２の開口部４０２ｂ２および第３の開口部４０２ｂ３はつながって形成される１つのレジスト開口となる。 The third opening 402b3 is formed so as to connect between the first opening 402b1 and the second opening 402b2 formed at the positions of the corner lands 402a1 to 402a4. By forming the third opening 402b3, the first opening 402b1, the second opening 402b2, and the third opening 402b3 become one resist opening formed in a connected manner.
第３の開口部４０２ｂ３が形成される領域には、導電体パターンが形成されていない。したがって、第３の開口部４０２ｂ３が形成される領域では、コーナランド４０２ａ１〜４０２ａ４の縁部、余剰半田ランド４０２ａ１１〜４０２ａ１５の縁部および撮像センサ基板４０２の基材４０２ｃが露出している。
No conductor pattern is formed in the region where the third opening 402b3 is formed. Therefore, in the region where the third opening 402b3 is formed, the edges of the corner lands 402a1 to 402a4, the edges of the surplus solder lands 402a11 to 402a15, and the
本実施形態では、コーナランド４０２ａ１〜４０２ａ４と余剰半田ランド４０２ａ１１〜４０２ａ１５とを同一の導電体パターンで形成してもよい。しかし、第３の開口部４０２ｂ３が形成される領域では、コーナランド４０２ａ１〜４０２ａ４と余剰半田ランド４０２ａ１１〜４０２ａ１５との間で撮像センサ基板４０２の基材４０２ｃを露出させている。
In the present embodiment, the corner lands 402a1 to 402a4 and the surplus solder lands 402a11 to 402a15 may be formed with the same conductor pattern. However, in the region where the third opening 402b3 is formed, the
図９は、リフロー方式によって撮像センサ４０１を撮像センサ基板４０２に半田付けする様子を説明する図である。図９は、図８（ｂ）に図示するＤ−Ｄ断面図である。
FIG. 9 is a diagram for explaining how the
リフロー方式によって撮像センサ４０１を撮像センサ基板４０２に半田付けする際には、第１の開口部４０２ｂ１から露出しているランド４０２ａおよびコーナランド４０２ａ１〜４０２ａ４に半田ペースト４１０を塗布する。このとき、第２の開口部４０２ｂ２、第３の開口部４０２ｂ３および第４の開口部４０２ｂ４には半田ペースト４１０が塗布されないようにマスクされる。このように半田ペースト４１０を塗布した後、撮像センサ４０１の実装領域Ｙに撮像センサ４０１を載置する。
When the
図９（ａ）は、ランド４０２ａおよびコーナランド４０２ａ３に半田ペースト４１０が塗布され、撮像センサ４０１が載置された状態を示している。図９（ａ）に図示されるように、第４の開口部４０２ｂ４から露出しているコーナランド４０２ａ３および第２の開口部４０２ｂ２から露出している余剰半田ランド４０２ａ１４には半田ペースト４１０が塗布されない。
FIG. 9A shows a state in which the
図９（ｂ）は、図９（ａ）に図示される状態で加熱し、ランド４０２ａおよびコーナランド４０２ａ３に塗布した半田ペーストが溶融した状態を示している。図９（ｂ）に図示するように、加熱によって半田ペーストが溶融すると、半田ペースト４１０は撮像センサ基板４０２側が樽状に濡れ広がる。このとき、撮像センサ基板４０２は加えられる熱によって撮像センサ基板４０２は図中の矢印Ｅの方向に反る。
FIG. 9B shows a state in which the solder paste applied to the
コーナランド４０２ａ１〜４０２ａ４は、他のランド４０２ａより大きく形成されている。これによって、撮像センサ４０１の四隅にて半田の量を増やし、撮像センサ４０１と撮像センサ基板４０２との接合強度を上げている。このため、コーナランド４０２ａ１〜４０２ａ４には他のランド４０２ａより多くの半田ペースト４１０が塗布される。したがって、撮像センサ基板４０２が反ると、コーナランド４０２ａ１〜４０２ａ４にて、溶融した半田が押し出されやすい。
The corner lands 402a1 to 402a4 are formed larger than the
ＢＧＡやＬＧＡのようなパッケージの底面に格子状の電極が形成された電子部品をプリント配線板に半田付けする際には、電子部品の中心位置から遠い位置に配置される電極ほどプリント配線板の反りの影響が大きくなる。 When soldering an electronic component having a grid-like electrode formed on the bottom surface of a package such as a BGA or LGA to a printed wiring board, the electrode arranged farther from the center position of the electronic component is closer to the printed wiring board. The effect of warpage is increased.
また、電子部品の四隅に配置される電極に対応するコーナランドは他のランドよりも大きく形成されているため、塗布される半田ペーストの量も他のランドに塗布される半田ペーストの量より多い。 Further, since the corner lands corresponding to the electrodes arranged at the four corners of the electronic component are formed larger than the other lands, the amount of the solder paste applied is larger than the amount of the solder paste applied to the other lands. .
したがって、電子部品の四隅に配置される電極ほど余剰半田があふれ出し、あふれ出した溶融半田によって、半田ブリッジが発生しやすくなっている。 Therefore, surplus solder overflows toward the electrodes arranged at the four corners of the electronic component, and solder bridges are likely to occur due to the overflowing molten solder.
リフロー方式によって撮像センサ４０１を撮像センサ基板１０２に半田付けする際には、図９（ｂ）に図示するように、変形した撮像センサ基板４０２がコーナランド４０２ａ３に塗布され溶融した半田ペースト４１０を押し出す。ここで、第４の開口部４０２ｂ４が形成されていることで、溶融した半田ペースト４１０は余剰半田ランド４０２ａ１４に向かって流れやすくなり、溶融した半田ペースト４１０の一部は、撮像センサ４０１の外形からはみ出す。ここで、撮像センサ４０１の外形からはみ出した半田ペースト４１０の一部をはみ出し半田部４１０ｂという。はみ出し半田部４１０ｂは、第２の開口部４０２ｂ２の中で球状になろうとする。溶融した半田が球状になったものを一般的に半田ボールと呼ぶ。
When the
このとき、図９（ｂ）に図示するように、はみ出し半田部４１０ｂは余剰半田ランド４０２ａ１４に接触する。はみ出し半田部４１０ｂが余剰半田ランド４０２ａ１４に接触すると、はみ出し半田部４１０ｂは、溶融した半田ペースト４１０から引きちぎれて、余剰半田ランド４０２ａ１４に流れ出す。
At this time, as shown in FIG. 9B, the protruding
図９（ｃ）は、はみ出し半田４１０ｂは余剰半田ランド４０２ａ１４に流れ込んだ後、加熱が終了して半田が固化された状態を示している。はみ出し半田４１０ｂは余剰半田ランド４０２ａ１４に流れた状態で固化しているため、はみ出し半田４１０ｂが半田ボールとなって、予期せぬ部分に引き寄せられることを防止することができる。半田ボールが予期せぬ部分に引き寄せられると、半田ブリッジ等の不具合を引き起こすが、本実施形態では、はみ出した半田を余剰半田ランドに引き込むことで、半田ブリッジ等の発生を防いでいる。
FIG. 9C shows a state where the protruding
図１０（ａ）は加熱によって溶融した半田ペースト４１０の挙動を説明する図である。
半田ペースト４１０が溶融すると撮像センサ４０１の重力Ｇによって溶融した半田ペースト４１０は押しつぶされる方向（Ｈａ、Ｈｂ方向）に濡れ広がっていく。
FIG. 10A is a diagram for explaining the behavior of the
When the
Ｈａ方向に濡れ広がった半田ペースト４１０は第４の開口部４０２ｂ４の縁部で止まる。第４の開口部４０２ｂ４の縁部にて、溶融した半田ペースト４１０と空気との界面張力Ｆｗ、溶融した半田ペースト４１０とソルダーレジスト層４０２ｂとの間の界面張力Ｆｗｓ、ソルダーレジスト層４０２ｂと空気との界面張力Ｆｓがつり合うからである。
The
一方、Ｈｂ方向に濡れ広がった半田ペースト４１０は、第３の開口部４０２ｂ３が形成されることによって、Ｈａ方向に濡れ広がった半田ペースト４１０のようにせき止められなく、撮像センサ４０１の底面を伝って濡れ広がっていく。すなわち、第３の開口部４０２ｂ３が形成されることによって、溶融した半田ペースト４１０はＨｂ方向に流れやすくなっている。
On the other hand, the
このとき、コーナランド４０２ａ３の縁部で溶融した半田ペースト４１０と空気との界面張力によって、コーナランド４０２ａ３と余剰半田ランド４０２ａ１４との間で露出している基材４０２ｃに流れ込まない。撮像センサ４０１の外形からはみ出したはみ出し半田部４１０ｂは、はみ出し半田部４１０ｂと空気との界面張力によって、球状になろうとする。
At this time, the interfacial tension between the
図１０（ａ）に図示するように、はみ出し半田部４１０ｂは、はみ出し半田部４１０ｂに作用する重力によって余剰半田ランド４０２ａ１４に接触する。はみ出し半田部４１０ｂが余剰半田ランド４０２ａ１４に接触すると、はみ出し半田部４１０ｂは余剰半田ランド４０２ａ１４に引き込まれ、溶融した半田ペースト４１０から引きちぎられる。余剰半田ランド４０２ａ１４に引き込まれたはみ出し半田部４１０ｂは、余剰半田ランド４０２ａ１４に流れ出す。その後、加熱が終了すると、はみ出し半田４１０ｂは余剰半田ランド４０２ａ１４の表面を覆った状態で固化される。
As shown in FIG. 10A, the protruding
本実施形態では、コーナランド４０２ａ３と余剰半田ランド４０２ａ１４とがつながっておらず、コーナランド４０２ａ３と余剰半田ランド４０２ａ１４との間で基材４０２ｃが露出しているからこそ、このような作用効果を奏することができる。
In the present embodiment, the corner land 402a3 and the surplus solder land 402a14 are not connected, and the
図９および１０では、コーナランド４０２ａ３の部分について、説明した。他のコーナランド４０２ａ１、４０２ａ２、４０２ａ４についても、同様に撮像センサ４０１の外形からはみ出した半田が余剰半田ランド４０２ａ１１〜４０２ａ１３、４０２ａ１５に引き寄せられる。本実施形態では、コーナランドに塗布される半田ペーストの量や基板の変形量によって、余剰半田ランドの数や大きさを決めている。その具体例として、四角形状に形成されることで半田ペーストの量が多いコーナランド４０２ａ１の外側には２つの余剰半田ランド４０２ａ１１および４０２ａ１２を形成している。また、基板の変形量の大きくなるコーナランド４０２ａ２の外側にはＬ字形状の余剰半田ランド４０２ａ１３を形成している。
9 and 10, the corner land 402a3 has been described. Similarly, for the other corner lands 402a1, 402a2, and 402a4, the solder that protrudes from the outer shape of the
図１０（ｂ）は、比較例として、コーナランド４０２ａ３と余剰半田ランド４０２ａ１４とがつなげた場合における溶融した半田ペースト４１０の挙動を説明する図である。
FIG. 10B is a diagram for explaining the behavior of the
図１０（ｂ）に図示した比較例では、コーナランドと余剰半田ランドとが接続され、１つのランド４０２ａ２０として形成されている。半田ペースト４１０は、コーナランドに対応する部分にのみ、塗布される。加熱によって、半田ペースト４１０が溶融すると、半田ペースト４１０は図１０（ｂ）に図示するように、Ｈａ方向に濡れ広がった半田ペースト４１０は第４の開口部４０２ｂ４の縁部で止まる。一方、Ｈｂ方向に濡れ広がった半田ペースト４１０は、ランド４０２ａ２０に一気に流れ出し、半田ペースト４１０には図１０（ｂ）に図示するような、くびれ部４１０ｃができる。このとき、撮像センサ基板４０２が図中の矢印Ｅの方向に反ることによって、くびれ部４１０ｃはＨａ方向に深くなる。加熱が終了すると、半田ペースト４１０は、この状態のまま固化する。
In the comparative example illustrated in FIG. 10B, a corner land and an excess solder land are connected to form one land 402a20. The
半田ペースト４１０が固化した後、デジタルカメラの組み立て時に、撮像センサ４０１に図１０（ｂ）に示す矢印Ｘ方向の力が加わると、くびれ部４１０ｃに半田クラックが発生し、撮像センサ４０１の実装強度が著しく低下する可能性がある。
After the
このようなことから、本実施形態では、コーナランド４０２ａ３と余剰半田ランド４０２ａ１４とをつなげることなく、コーナランド４０２ａ３と余剰半田ランド４０２ａ１４との間で基材４０２ｃを露出させている。
For this reason, in this embodiment, the
（第３の実施形態の変形例）
第４の開口部の形状を変更した第３の実施形態の変形例を図１１にて説明する。図１１は、第３の実施形態の変形例を説明する図であり、図８（ｂ）に対応する図である。
(Modification of the third embodiment)
A modification of the third embodiment in which the shape of the fourth opening is changed will be described with reference to FIG. FIG. 11 is a diagram for explaining a modification of the third embodiment and corresponds to FIG.
図１１に図示されるように、第４の開口部４０２ｂ４０の形状が、図８（ｂ）に図示されている第４の開口部４０２ｂ４の形状とは異なる。この点以外の部分は、第３の実施形態と同様である。図１１に図示されるように、第４の開口部４０２ｂ４０はその一部が、第３の開口部４０２ｂ３に沿って余剰半田ランド４０２ａ１４に向かって延出形成されている。 As illustrated in FIG. 11, the shape of the fourth opening 402b40 is different from the shape of the fourth opening 402b4 illustrated in FIG. 8B. Parts other than this point are the same as in the third embodiment. As shown in FIG. 11, a part of the fourth opening 402b40 is formed to extend toward the surplus solder land 402a14 along the third opening 402b3.
はみ出し半田部４１０ｂが余剰半田ランド４０２ａ１４に引き込まれ、溶融した半田ペースト４１０から引きちぎられたときに、飛び散った微量の溶融半田によって微小な半田ボールが生じることが考えられる。しかし、この場合にも、第４の開口部４０２ｂ４０から露出しているコーナランド４０２ａ３に微小な半田ボールを引き込むことができる。
When the protruding
１０１、４０１ 撮像センサ
１０２、４０２ 撮像センサ基板
１０２ａ、４０１ａ ランド
１０２ａ１〜１０２ａ４、４０２ａ１〜４０２ａ４ コーナランド
１０２ｂ、４０２ｂ ソルダーレジスト層
１０２ｂ１、４０２ｂ１ 第１の開口部
１０２ｂ２、４０２ｂ２ 第２の開口部
１１０、４１０ 半田ペースト
４０２ｂ３ 第３の開口部
４０２ｂ４ 第４の開口部
４０２ａ１１〜４０２ａ１５ 余剰半田ランド
101, 401
Claims (12)
前記ソルダーレジスト層には、前記ランドを露出させる第１の開口部と、前記余剰半田ランドを露出させる第２の開口部と、前記第１の開口部と前記第２の開口部とをつなぐ第３の開口部とが形成されることを特徴とする配線基板。 A wiring in which a plurality of lands for soldering electronic components are formed, a surplus solder land for attaching surplus solder is formed outside a region to which the electronic components are soldered, and a solder resist layer is formed on the substrate surface A substrate,
The solder resist layer includes a first opening that exposes the land, a second opening that exposes the excess solder land, and a first opening that connects the first opening and the second opening. 3. A wiring board, wherein three openings are formed.
前記配線基板の前記ソルダーレジスト層には、前記ランドを露出させる第１の開口部と、前記余剰半田ランドを露出させる第２の開口部と、前記第１の開口部と前記第２の開口部とをつなぐ第３の開口部とが形成されることを特徴とする電子機器。 A wiring in which a plurality of lands for soldering electronic components are formed, a surplus solder land for attaching surplus solder is formed outside a region to which the electronic components are soldered, and a solder resist layer is formed on the substrate surface An electronic device in which electronic components are soldered to a board,
The solder resist layer of the wiring board has a first opening that exposes the land, a second opening that exposes the excess solder land, the first opening, and the second opening. And a third opening connecting the first and second openings.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013152553A JP6296717B2 (en) | 2012-09-14 | 2013-07-23 | WIRING BOARD AND ELECTRONIC DEVICE USING THE SAME |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012203016 | 2012-09-14 | ||
| JP2012203016 | 2012-09-14 | ||
| JP2013152553A JP6296717B2 (en) | 2012-09-14 | 2013-07-23 | WIRING BOARD AND ELECTRONIC DEVICE USING THE SAME |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014075573A true JP2014075573A (en) | 2014-04-24 |
| JP6296717B2 JP6296717B2 (en) | 2018-03-20 |
Family
ID=50749500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013152553A Expired - Fee Related JP6296717B2 (en) | 2012-09-14 | 2013-07-23 | WIRING BOARD AND ELECTRONIC DEVICE USING THE SAME |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6296717B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016067748A1 (en) * | 2014-10-31 | 2016-05-06 | カルソニックカンセイ株式会社 | Electronic component mounting structure |
| JP2017201645A (en) * | 2016-05-02 | 2017-11-09 | 三菱電機株式会社 | Circuit board and semiconductor integrated circuit mounting structure |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USD829837S1 (en) | 2017-03-01 | 2018-10-02 | Acushnet Company | Wedge golf club |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57124175U (en) * | 1981-01-27 | 1982-08-03 | ||
| JPH0396072U (en) * | 1990-01-23 | 1991-10-01 | ||
| JPH11307920A (en) * | 1998-04-23 | 1999-11-05 | Sony Corp | Printed wiring board and its land arrangement structure |
| JPH11340615A (en) * | 1998-05-28 | 1999-12-10 | Toshiba Corp | Printed board |
| JP2003008184A (en) * | 2001-06-20 | 2003-01-10 | Toshiba It & Control Systems Corp | Printed board |
| JP2010123860A (en) * | 2008-11-21 | 2010-06-03 | Denso Wave Inc | Substrate |
-
2013
- 2013-07-23 JP JP2013152553A patent/JP6296717B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57124175U (en) * | 1981-01-27 | 1982-08-03 | ||
| JPH0396072U (en) * | 1990-01-23 | 1991-10-01 | ||
| JPH11307920A (en) * | 1998-04-23 | 1999-11-05 | Sony Corp | Printed wiring board and its land arrangement structure |
| JPH11340615A (en) * | 1998-05-28 | 1999-12-10 | Toshiba Corp | Printed board |
| JP2003008184A (en) * | 2001-06-20 | 2003-01-10 | Toshiba It & Control Systems Corp | Printed board |
| JP2010123860A (en) * | 2008-11-21 | 2010-06-03 | Denso Wave Inc | Substrate |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016067748A1 (en) * | 2014-10-31 | 2016-05-06 | カルソニックカンセイ株式会社 | Electronic component mounting structure |
| JP2016092138A (en) * | 2014-10-31 | 2016-05-23 | カルソニックカンセイ株式会社 | Mounting structure of electronic component |
| US10224261B2 (en) | 2014-10-31 | 2019-03-05 | Calsonic Kansei Corporation | Electronic component mounting structure |
| JP2017201645A (en) * | 2016-05-02 | 2017-11-09 | 三菱電機株式会社 | Circuit board and semiconductor integrated circuit mounting structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6296717B2 (en) | 2018-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6415111B2 (en) | Printed circuit board, semiconductor device bonding structure, and printed circuit board manufacturing method | |
| JP6772232B2 (en) | Printed circuit boards and electronic devices | |
| JP6230520B2 (en) | Printed circuit board and electronic device | |
| JP2018056234A (en) | Printed circuit board, electronic apparatus and manufacturing method for printed circuit board | |
| TWI383476B (en) | A packaged camera module with improved reliability of solder joint connections without an underfill encapsulant and method of the same | |
| JP2009054846A (en) | Printed wiring substrate, and method for manufacturing electronic device | |
| JP2010171140A (en) | Printed circuit board, and mounting structure and mounting method in printed circuit board | |
| JP6296717B2 (en) | WIRING BOARD AND ELECTRONIC DEVICE USING THE SAME | |
| JP2018137276A (en) | Printed circuit board and manufacturing method thereof, and electronic device | |
| JP7350960B2 (en) | Printed circuit boards and electronic equipment | |
| US10861785B2 (en) | Electronic module, electronic device, manufacturing method for electronic module, and manufacturing method for electronic device | |
| JP4821710B2 (en) | Printed wiring board | |
| JP6929658B2 (en) | How to make printed circuit boards, printed circuit boards, and electronic devices | |
| US20160044796A1 (en) | Method for producing a module | |
| JPH11251472A (en) | Semiconductor device, its manufacture and semiconductor mounting device | |
| JP2009135241A (en) | Circuit board and manufacturing method thereof, and semiconductor device using the board | |
| JP2016082049A (en) | Wiring board, electronic apparatus, and mounting method of the same | |
| WO2015159567A1 (en) | Printed circuit board and production method for printed circuit | |
| JP2006313792A (en) | Printed wiring board | |
| JP2011044670A (en) | Back electrode structure of electronic component and electronic component including the back electrode structure | |
| JP2012222110A (en) | Printed wiring board and printed circuit board | |
| KR101060791B1 (en) | Solder bump manufacturing method | |
| JP2010212481A (en) | Imaging device | |
| JP2017220574A (en) | Method of manufacturing electronic component mounting substrate, substrate, and metal mask | |
| JP2020115526A (en) | Method for manufacturing printed-circuit board and printed-circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160622 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170516 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180220 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6296717 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |