JP2002543730A - 絶縁されたシングルエンド回路の同相インピーダンス不均衡を制御する方法及び装置 - Google Patents

絶縁されたシングルエンド回路の同相インピーダンス不均衡を制御する方法及び装置

Info

Publication number
JP2002543730A
JP2002543730A JP2000616118A JP2000616118A JP2002543730A JP 2002543730 A JP2002543730 A JP 2002543730A JP 2000616118 A JP2000616118 A JP 2000616118A JP 2000616118 A JP2000616118 A JP 2000616118A JP 2002543730 A JP2002543730 A JP 2002543730A
Authority
JP
Japan
Prior art keywords
circuit
shield
solid
capacitor
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000616118A
Other languages
English (en)
Inventor
ヨークヴィッチ，ダニエル
ケイ． メデマ，ダグラス
ジェイ． マケラ，ランダール
Original Assignee
メドトロニック フィジオ−コントロール マニュファクチャリング コープ．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by メドトロニック フィジオ−コントロール マニュファクチャリング コープ． filed Critical メドトロニック フィジオ−コントロール マニュファクチャリング コープ．
Publication of JP2002543730A publication Critical patent/JP2002543730A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45991—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/261—Amplifier which being suitable for instrumentation applications

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Filters And Equalizers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

(57)【要約】 全ての同相パスのための絶縁されたシングルエンド回路の同相インピーダンスの不均衡を制御する方法および装置であり、シンプルな回路および回路接地に連結された基準入力を有するシングルエンド増幅器の利点を保持するものでありながら、同相効果を削減するような同相インピーダンスを均衡させる。一実施例では、二つのソリッドシールドが該回路を可能な限り完全に囲むものであり、内方シールドは回路への他の全ての入力の基準となる回路接地に連結される。分離されたキャパシタが、外方シールドと各非基準入力との間に連結される。シールドが完全の時は、すなわち、ソリッドあるいは最小限の孔や緻密なメッシュからなる殆どソリッドの場合、該分離キャパシタの値は該外方シールドと該内方シールドの間に形成される寄生キャパシタンスに整合するように選択される。他の実施例では、シールドは不完全であり、すなわち、グリッド、粗いメッシュ、あるいは該回路のある部分のみを囲むソリッドシールドの場合、該シールドは回路の非基準入力に連結される。この場合、外部雑音ソースに対する不完全外方シールドおよび電子回路接地面（内方シールド）の曝露は、これらの寄生キャパシタンスの効果を均衡するように整合される。また、不完全シールドの場合に、分離キャパシタが外方シールドと該回路の非基準入力の間に連結され、同相電流に対するインピーダンスの均衡を可能とする。

Description

【発明の詳細な説明】
【０００１】発明の分野 本発明は回路における雑音を低減する分野に係り、詳しくは、増幅器のための少
なくとも一つのシールドを提供すると共に、該シールドと該増幅器に対する入力
との間に容量性要素を結合させることで、該増幅器に対する入力と同相電流(com
mon mode current)のためのいかなるリターンパスとの間に均衡されたインピー
ダンスを確立することによって、シングルエンド増幅器のような増幅器によって
感知される同相雑音(common mode noise)を低減することに関するものである。
【０００２】発明の背景 小信号の相対的低い電圧レベルから利用できる電圧レベルを生成するには大きな
ゲインが必要となるため、小信号を増幅するための増幅器によって生成される出
力信号の品質は同相雑音の影響を極めて受け易い。例えば、小信号が１０ミリボ
ルトのレベルの最大電圧を有する場合、増幅された小信号を表す出力信号を５ボ
ルトのレベルの利用し易い電圧として生成するためには、増幅器は５００倍の増
幅を行なう必要がある。
【０００３】 同相雑音は往々にして増幅器に対する入力における増幅のために与えられる小信
号から生成される出力信号における雑音の主要な要因であり、例えば、シングル
エンド増幅器の出力信号の品質は同相雑音の影響を極めて受け易い。同相信号(c
ommon mode signal)は、回路が、電流が同相信号のソースから全ての関心のある
信号パスを通って流れ、そして、いかなる非信号パスを介して同相ソースに戻る
ことを可能とするループを含む時に存在する。同相信号は典型的には、該回路ル
ープにおける全ての関心のある信号パスあるいは他のいかなる非信号パスのいず
れかあるいは双方に連結する電場あるいは勾配によって生成される。これらの同
相信号は、該同相回路ループを通って流れる同相電流をもたらす。同相電流に対
する複数の信号リード間のいかなるインピーダンス不均衡も、該不均衡によって
複数のリード間に差動電圧を生成させる同相電流をもたらす。これは、増幅器の
出力において関心のある信号に現れる同相雑音産物（artifact）をもたらす。
【０００４】 先行技術において、増幅器の入力において存在する同相雑音を除去あるいは抑制
する問題を解決するための幾つかの試みがなされ、該増幅器によって生成された
出力信号が同相雑音比に対する高い小信号、すなわち、改良された同相信号除去
比（ＣＭＲＲ）を有するようにしている。試みられた先行技術は以下のものを含
む： (1)物理的に電場から離隔するように小信号ソースを移動させることにより、外
部電場が変わることによる効果を削減する； (2)分離された計装増幅器を採用することで、増幅器に対するシングルエンド入
力を差動入力に変換させてＣＭＲＲを増加させる； (3)該増幅器を電気的に絶縁することでＣＭＲＲを増加させる；そして、 (4)不均一モードインピーダンスを増加させ、同時に、演算増幅器のような能動
的構成要素を含む追加の回路を付加することにより同相インピーダンスを低減さ
せてＣＭＲＲを改良する。
【０００５】 図１Ａは、シングルエンド、非絶縁増幅器によって小信号を増幅するための従来
の電子回路を示す配線略図である。同相雑音ソース１８の一つの端部は寄生キャ
パシタンス１５によって大地接地(earth ground)に結合されており、雑音ソース
の他の端部は小信号ソース１６に結合されている。小信号ソース１６は、ソース
インピーダンス要素（抵抗器２２、抵抗器２４で表される）を通ってシングルエ
ンド増幅器１２および該増幅器の基準に連結されている。増幅器の非絶縁電源（
図示せず）は大地および回路接地(circuit ground)の両方に連結されている。同
相電流に対するインピーダンスは複数の信号リードにおいて不均衡となる。これ
によって、抵抗器２４を通って流れる同相電流の殆ど全てが抵抗器２２，２４の
両端間に異なる電圧降下を生成する。電圧降下における差が信号ソース１６に追
加され、したがって出力信号における産物を生成する。増幅器に対する基準は回
路接地であるので、図１Ｂ及び１Ｃに以下に示すように増幅器の入力における同
相電圧が存在しない。
【０００６】 図１Ｂは二つの（非反転、反転）入力を用いて信号ソース１６に連結され、二つ
の入力に対して共通の雑音ソース１５を作る差動増幅器回路の従来例を示す配設
略図である。信号ソース１６はソースインピーダンス要素（抵抗器２２，２４に
よって表される）を通して増幅器２０の両方の入力に連結される。同相雑音ソー
ス１８は寄生キャパシタンスによって大地接地に連結されている。雑音ソース１
８は、実際において、小信号ソース１６にも結合されており、増幅器の両方の入
力において存在する。また、増幅器の非絶縁電力源（図示せず）は大地および回
路接地の双方に連結されている。
【０００７】 図１Ｂにおける従来の回路はＣＭＲＲを改良させるものではあるが、相対的に小
さな同相インピーダンスを提供するのみであり、したがって、この回路は同相電
圧信号が両方の入力を通して増幅器に加えられることを可能とする。同相電圧信
号が増幅器の供給レールよりも大きい場合には、増幅器は飽和して、入力を通し
て加えられる小信号を増幅しない。
【０００８】 図１Ｃにおいて、配線略図３０は図１Ｂに示す回路と実質的に類似する差動増幅
回路の従来技術を示している。この場合に、絶縁された電源（図示せず）は増幅
器２０に電圧を加えるのに用いられる。寄生キャパシタンス（キャパシタ２８で
表される）は大地(earth)に近接した装置の接地面(ground plane)によって生成
される。同相インピーダンスの増加によって同相電流が低くなるが、少なくとも
一部にはキャパシタ２８を介する大地接地(earth ground)に対する連結および回
路接地に対する他の連結の両方が存在することにより、同相信号は依然として増
幅器に対する全ての入力に存在している。図１Ｂに示す回路にあるように、これ
らの同相信号は増幅器の同相入力レンジを超えて出力に誤差をもたらすことがあ
る。しかしながら、この回路は図１Ｂに示すものに比べて、より高い同相信号レ
ベルで的確に機能する。この従来技術における回路の欠点は、両方の入力が回路
接地に対して浮いているので、シリアル出力のような特徴のための外部基準とし
て入力を効果的に使用することができない。
【０００９】 図１Ｄは図１Ａに示す回路と実質的に類似の従来技術の増幅回路を示す配線略図
である。しかしながら、この場合において、図１Ｃに示すように増幅器１２は絶
縁された電源（図示せず）によって電圧が加えられる。寄生キャパシタンス（キ
ャパシタ２８によって表される）は大地に対する装置の接地面の近接によって生
成され、同相インピーダンスの増加によって同相電流は低くなる。しかしながら
、図１Ａにおけるように、同相電流に対するインピーダンスは複数の信号リード
において不均衡となる。これは、抵抗器２４を通して流れる同相電流の殆ど全て
が抵抗器２２，２４の両端間における異なる電圧降下を生成することをもたらす
。電圧降下における差は信号ソース１６に付加され、したがって、出力信号にお
ける産物を生成する。また、増幅器に対する基準が回路接地なので、図１Ｂ，１
Ｃにおけるように増幅器の入力において同相電圧が存在しない。
【００１０】 本発明は、図１Ｄに示す態様のその付随の利点を伴う使用を可能とし、複数の信
号リードにおける同相電流に対する不均衡インピーダンスの問題を取り除くもの
である。これは、電子回路を二つのシールド、回路接地と基準入力に連結された
内方シールドとインピーダンス要素を介して他の全ての信号入力に結合された外
方シールド、によって囲むことによって行なう。これらのインピーダンス要素は
典型的には、内方および外方シールドの間に形成されるキャパシタンスに整合す
るように選択された値を有するキャパシタである。これは、全ての信号が同相電
流に対する均衡されたインピーダンスを有することをもたらし、そして、全ての
信号に対して均衡された同相電流をもたらす。したがって、同相が不均一モード
に変換することが起きない。このようにして、本発明は、増幅されるべき関心の
ある小信号を、同相雑音の相対的に多い要素を含む出力信号を生成させることな
く、使用し得る電圧レベルとすることを可能とする。
【００１１】発明の概要 本発明は増幅器を含む回路に対する外部雑音ソースの効果を低減するための装置
、システム、および方法に関するものである。該増幅器に対する各入力と外部雑
音ソースによって該回路内に生成される同相電流のいかなるリターンパスとの間
に存在するインピーダンスを均衡させることを提供する一つの実施例は、（１）
導電性の材料から製造され、回路における増幅器の少なくともある部分を囲む完
全シールド(complete shield)と、（２）該増幅器の入力に結合された回路のた
めの接地面(ground plane)と、（３）該増幅器の他の入力と完全シールドの間に
連結されたキャパシタとを含み、該キャパシタの値は該完全シールドと該回路の
接地面との間に生成された寄生キャパシタンスの値に整合するように選択されて
いる。
【００１２】 該キャパシタは分離された(discrete)容量性構成要素である。また、該キャパシ
タは、導電材料から形成された平面状シートであり、また、該完全シールドにそ
れ自体近接して配設した誘電性材料に近接して配設される。該平面状シートのサ
イズおよび位置は、該完全シールドと該回路の接地面との間に形成された寄生キ
ャパシタンスに整合する値を有するキャパシタンスを生成するように選択される
。また、整合抵抗器を該シールドと他のシールドの間で該キャパシタに直列で連
結してもよい。この場合に、該キャパシタが閉鎖位置で働かない場合には、該キ
ャパシタと該抵抗器の組合せにおいて達成されるよりも低いパフォーマンスでは
あるが、該整合抵抗器が同相信号に対するインピーダンスを均衡し続ける。さら
に、該回路に含まれる増幅器は前置増幅器であってもよい。
【００１３】 他の実施例では、該回路を囲むハウジングが提供される。該ハウジングは非導電
性材料から製造されるであろう。完全シールドは該ハウジングの内部に配設され
るか、あるいは該ハウジングの外方表面の上に配設される。該キャパシタが導電
材料の平面状シートから形成される場合には、該ハウジングの内方表面に隣接し
て配設される。また、該平面状シートのサイズおよび位置は、該完全シールドと
該回路の接地面の間に形成された寄生キャパシタンスに整合するようなキャパシ
タンス値を生成するように選択されるであろう。
【００１４】 該完全シールドは、該回路のある構成要素へのアクセスを提供するポートを含ん
でも良い。また、該完全シールドは、導電材料の緻密なメッシュから製造されて
もよい。さらに、該完全シールドは、導電性材料のソリッド層から形成されたあ
る部分を含んでもよい。
【００１５】 さらに他の実施例において、完全シールドは、該回路内の増幅器の少なくともあ
る部分を被覆する他のシールドを囲んでいてもよい。他のシールドは、該回路の
接地面に結合されており、かつ該回路の他の構成要素から電気的に絶縁されてい
る。他のシールドは、導電性材料からなる緻密なメッシュあるいはソリッド層か
ら形成される。
【００１６】 増幅器への各入力および回路内の同相雑音電流のためのいかなるリターンパスと
の間に存在するインピーダンスを均衡させることによる、増幅器を含む回路にお
ける同相雑音ソースの効果の低減を提供する本発明の他の実施例は、（１）回路
の接地面は増幅器の入力に結合されており、（２）シールドが該回路構成の少な
くともある部分を囲んでおり、該シールドのサイズおよび配設は外部雑音ソース
に対する増幅器の各入力の曝露(exposure)を均衡するように選択され、（３）キ
ャパシタは、該シールドと該回路の接地面に結合されていない増幅器に対する各
入力との間に結合されており、該キャパシタの値は、各入力と、該回路内の寄生
キャパシタンスによって生成される同相電流との間のインピーダンスを均衡する
ように選択される。
【００１７】 該キャパシタは、電気的に導電性の材料から製造された層を該シールドに近接さ
せて配設することによって形成される。該層は、誘電性材料から製造された他の
層によって該シールドから絶縁されている。該層のサイズおよび位置は、決定さ
れた容量値を生成するように選択される。さらに、該増幅器は該回路における他
の構成要素から電気的に絶縁されている。
【００１８】 該シールドの少なくともある部分は導電性材料から製造された粗い(coarse)メッ
シュである。また、該シールドの他の部分は導電性材料から製造されたソリッド
層である。
【００１９】 増幅器を含む回路における外部雑音ソースの影響を低減するための他の実施例は
、（１）導電性材料から製造され、該回路の少なくともある部分を囲むメッシュ
層と、（２）導電性材料から製造され該メッシュ層および該回路の少なくとも部
分を囲む他のメッシュ層と、（３）誘電性材料から製造された絶縁層を含み、該
絶縁層は該メッシュ層と該他のメッシュ層の間に配設され、該メッシュ層と該他
のメッシュ層の間に電気的絶縁を提供し、該メッシュ層、該絶縁層、該他のメッ
シュ層のサイズおよび形状は、外部雑音ソースに対する各メッシュ層の曝露を均
衡するサンドイッチを形成する。
【００２０】 該増幅器の一つの入力は該メッシュ層に結合されており、他のメッシュ層は該増
幅器の他の全ての入力に結合される。回路の接地面は該メッシュ層に結合されて
おり、キャパシタは該他のメッシュ層と該増幅器の各入力との間に結合される。
さらに、該増幅器の一つの入力は他のメッシュ層に結合され、該メッシュ層は該
増幅器の他の全ての入力に結合される。この場合に、該回路の接地面は該他のメ
ッシュ層に結合され、キャパシタは該メッシュ層と該増幅器の各入力に結合され
る。さらに、増幅器は該回路内の他の構成要素から電気的に絶縁されている。ま
た、ポートが、該メッシュ層、該絶縁層、該他のメッシュ層によって形成された
該サンドイッチを通過し、該回路のある構成要素へのアクセスを提供することも
考えられる。
【００２１】 他の実施例は、細動除去器回路のような高電圧回路を伴った本発明を採用する。
該増幅器は、除細動回路から波形を患者に放電することを決定するまで、心電図
信号のような小信号を感知することに採用される。サージプロテクタが外方シー
ルドと該回路の接地面に連結された内方シールドの間に該抵抗器と直列にあるい
はそれだけで結合されてもよい。サージプロテクタおよび該抵抗器は細動除去器
の放電中において該シールドに対する電圧を抑える。該抵抗器の値は該サージプ
ロテクタを通して流れる突入電流(in-rush current)の値を制限するように選択
される。一つの実施例では、サージプロテクタは、９０ボルトの最大定格の「ガ
スギャップ(gas gap)」デバイスであり、該抵抗器は４０００オームの値を有す
る。この実施例において、外方シールドは、５０００ボルトの高さであり得る細
動除去器回路の電圧定格ではなく、サージプロテクタの定格、例えば、９０ボル
トより幾分高い最大電圧に耐え得るように構成される。さらに、該抵抗器および
該サージプロテクターは、回路の接地面と上述したいかなる実施例に配設された
シールドとの間で直列に結合されてもよい。
【００２２】 他の連結が、最外方のシールドと小信号ソースの間に用いられてもよい。この連
結は同相電流に対してより低いインピーダンスパスを提供し、したがって、不均
一モード変換への同相の可能性を少なくする。さらに、本発明は、Ａ／Ｄコンバ
ータのような他の電子デバイスを含む他の回路と共に用いても良い。前述の本発
明の態様や多くの効果は、添付の図面と共に、以下の詳細な記載を参照すること
でより良好に理解される。
【００２３】好適な実施形態の詳細な説明 本発明は、信号ソースから来る信号リードにおける同相電流に対するインピーダ
ンスを均衡させるための方法を提供する。電子回路の回りに内方および外方シー
ルドを提供し、そして外方シールドと回路において基準として使用されない信号
リードとの間にインピーダンスを付加することにより、全ての信号リードの同相
電流に対するインピーダンスを均衡させることが可能となる。同相電流に対する
この均衡されたインピーダンスは、全ての信号リードにおいて均衡された同相電
流をもたらし、そして、それは、電子回路に対する入力において同相信号から不
均一モード信号への変換がないことをもたらす。これは、増幅回路の同相信号除
去比（ＣＭＲＲ）を向上させる効果を有するが、これを達成するために、増幅器
のいかなる特徴あるいは関連する回路に依存するものではない。
【００２４】 本発明に関する次いで述べる記述はソリッドシールド(solid shield)およびグリ
ッドシールド(grid shield)に関して本発明を説明する。ソリッドシールドは、
導電性材料からなる連続したピースで形成されており、入力がシールドに入れら
れるように最小限の数の裂け目や孔を導電性材料に有している。グリッドシール
ドは、導電層に大きい裂け目や孔を有する事実上のソリッドシールドである。作
用効果は、電場がグリッドシールドには貫通(penetrate)するが、ソリッドシー
ルドには貫通しないということである。ソリッドシールドおよびグリッドシール
ドは共に、典型的には編状の導電性要素からなるメッシュシールドに置き換える
ことができる。もし、編みがとてもタイトであれば（すなわち、編みにとても小
さい孔がある、あるいは編みに孔がない）、メッシュシールドはソリッドシール
ドと同様に機能する。もし、編みがとてもルーズであれば（すなわち、大きい孔
が編みにある）、メッシュシールドはグリッドシールドと同様に機能する。適切
なタイプのメッシュがソリッドシールドあるいはグリッドシールドに置き換えら
れることで用いられる必要があることを理解することを伴って、以下に述べる記
述において、メッシュシールドの使用は任意である。
【００２５】 本発明は、シールドされた回路が大地接地(earth ground)から絶縁されているこ
とを必要とする。これを実施する方法の二つは、シールドされた回路を含む完全
装置を絶縁するか、大地接地(earth ground)から絶縁されていない回路とシール
ドされている回路との間の絶縁バリアを使用することで行なわれる。二つ目の実
施は絶縁された電源およびデータ伝送回路を必要とする。本発明はいずれの実行
によっても用いることができる。
【００２６】 図２Ａ，２Ｂは、シールドと、接地面あるいは内部シールドとの間に形成される
寄生キャパシタンスに対して分離(discrete)したキャパシタを整合させる原理に
おいて機能する実施例を表している。図２Ａにおいて、配線略図３４は、「内方
」ソリッドシールド４６Ａを囲むソリッド外方シールド４２を備えており、該内
方ソリッドシールドは増幅器２６を囲んでいる。雑音ソース１８の一つの端部は
大地接地と雑音ソースの間の寄生キャパシタンスを表すキャパシタ１５に結合さ
れている。雑音ソース１８の他の端部は、ターミナルＡにおいて、抵抗リード（
抵抗器２２で表される）と他の抵抗リード（抵抗器２４で表される）の端部に並
列して結合されている。抵抗器２２の他の端部は増幅器２６の入力に結合されて
おり、抵抗器２４の他の端部は回路接地でもある増幅器の基準に結合されている
。さらに、増幅のための小信号は抵抗器２２，２４の間に挿入された小信号ソー
ス（図示せず）によって提供される。
【００２７】 導電性材料から形成されたソリッド外方シールド４２はソリッド内方シールド４
６Ａおよび増幅器２６を囲んでいる。キャパシタ３６Ａがソリッド内方シールド
４６Ａとソリッド外方シールド４２の間に結合されており、内方シールド−外方
シールド寄生キャパシタンスを表す。キャパシタ３８Ａはソリッド外方シールド
４２と大地接地の間に連結されており、ソリッド外方シールド−大地接地寄生キ
ャパシタンスを表す。分離されたキャパシタ４０Ａはソリッド外方シールド４２
（ターミナルＢにおける）および増幅器２６の入力（ターミナルＣにおける）の
間に連結されている。キャパシタ４０Ａの値（ファラッド）は内方シールド４６
Ａおよび外方シールド４２に近接して形成されたキャパシタ３６Ａで表された寄
生キャパシタンスに整合するように選択され、同相信号に対する均衡したインピ
ーダンスが増幅器２６の全ての入力（基準入力を含む）において存在するように
なっている。このようにして、本発明は、増幅器２６に対する入力および同相電
流へのいかなるリターンパスとの間における相対的均衡されたインピーダンスを
提供する。また、キャパシタ４０Ａは、全ての条件において回路に適用される最
大電圧のために定格されている。例えば、本発明の回路に切り換えられた高電圧
回路はキャパシタ４０Ａが５０００ボルト以上に定格されることを必要とする。
図示されてはいないが、内方シールド４６Ａの内部の増幅回路２６は他の電子回
路によって置き換えることができる。例えば、Ａ／Ｄコンバータが本発明を利用
することで、標本入力信号における外部雑音ソースを低減させることができる。
【００２８】 図示されてはいないが、不均衡な寄生キャパシタンスを補償するために整合キャ
パシタ４０Ａを採用する代わりに、外方シールド４２と内方シールド４６Ａの間
に整合抵抗器を連結することを考えてもよい。他の実施例において、整合キャパ
シタ（図示せず）は外方シールド４２と内方シールド４６Ａの間で整合キャパシ
タ４０Ａと直列に連結される。この場合に、整合キャパシタ４０Ａが閉鎖位置で
働かない場合には、整合キャパシタによって得られるよりも低いパフォーマンス
ではあるが、整合抵抗器は同相信号に対するインピーダンスを均衡し続ける。
【００２９】 細動除去器回路のような高電圧回路に本発明に採用することも考えられる。任意
の細動除去器回路が点線で示され、ソリッド内方シールド４６Ａ内に囲まれると
共に、回路接地とインダクタンス３９の間に結合された高電圧放電キャパシタ３
７を含んでいる。点線において、細動除去の目的で、スイッチ４１が任意にキャ
パシタ３７とインダクタンス３９を、抵抗器２２に接続された入力に連結するこ
とが記述されている。このようにして、増幅器２６は、ターミナルＡにおいて、
スイッチ４１を用いて除細動回路から該抵抗リード（抵抗器２２，２４）を通し
て患者に波形を放出することを決定されるまで、心電図信号のような小信号を感
知する。抵抗器２２，２４は患者に存在するソース抵抗を表し、それ自体が患者
の部分あるいは少なくとも抵抗リードを介して患者に結合された一対の電極と患
者の組合せである。
【００３０】 任意に、サージプロテクタ４５（点線レリーフで示す）および抵抗器４４（点線
レリーフで示す）あるいはサージプロテクタ４５のみが、シールドが回路に存在
する電圧レベルに対して電気的に離隔されない時に、回路接地に連結される内方
シールド４６Ａと外方シールド４２との間に直列に連結される。サージプロテク
タ４５および抵抗器４４はＣＭＲＲあるいは回路におけるいかなるキャパシタン
スに対して影響を与えない。逆に、これらは、電圧サージがある場合には回路に
おいて役割を果たす。例えば、本発明が、細動除去器のようなデバイスにおいて
用いられる場合には、シールドは可能性として５０００ボルトあるいはそれより
大きい高電圧にまでチャージされ得る。サージプロテクタ４５と抵抗器４４の使
用はシールドに対する電圧を、細動除去器の放電の間、１００ボルトのオーダく
らいに抑える。抵抗器４４の値（オーム）はサージプロテクタを通して流れる突
入電流の値を制限するように選択される。一つの実施例において、サージプロテ
クタ４５は最大９０ボルトに定格された「ガスギャップ」デバイスであり、抵抗
器４４は４０００オームの値を有する。この実施例において、ソリッド外方シー
ルド４２のみは、５０００ボルトの高さとなり得る高電圧回路の電圧定格ではな
く、サージプロテクタ４５の定格、例えば９０ボルト、より幾分大きい最大電圧
に耐えるように構成されなければならない。さらに、下記に述べる図には示され
ていないが、抵抗器４４およびサージプロテクタ４５は、回路接地および以下に
示すいかなる態様において配設された（ソリッドあるいはグリッド）シールドの
間に直列に連結されてもよい。
【００３１】 さらに他の実施例において、ソリッド外方シールド４２およびターミナルＡの間
で直列抵抗器２３（ダッシュ線で示す）を介して他の連結を行なうこともできる
。この連結は同相雑音電流の極めて低いインピーダンスパスを提供する。なぜな
ら、この電流はキャパシタ３６Ａ，４０Ａを通って流れる必要がないからである
。これは、効果的に、抵抗器２２，２４から同相雑音電流を分流させ、結果とし
てこれら抵抗器の端部間の極めて低い電圧降下をもたらし、したがって、不均一
モード変換に対する同相の可能性を小さくする。
【００３２】 さらに、信号ソースと電子回路の間の連結媒体は、シールドケーブルを用いるこ
となどによって、シールドされ得る。この場合、該ソースから来る各ケーブルか
らのシールドは該外方シールドに連結されなければならない。
【００３３】 図２Ｂについて、配線略図４８は図２Ａに示す回路に一般に類似する増幅回路を
囲むソリッドシールドを示すものである。この場合には、内部ソリッドシールド
４６Ｂが接地面であり、したがって、増幅器２６を完全に囲むものでない点にお
いて異なる。分離したキャパシタ４０Ｂは外方シールド４２と増幅器２６の非基
準入力との間に連結されている。キャパシタ４０Ｂの値（ファラッド）は内方シ
ールド４６Ｂおよびの外方シールド４２の近接によって形成される、キャパシタ
３６Ｂで表される寄生キャパシタンスを整合するように選択され、同相信号に対
する均衡されたインピーダンスが増幅器２６の全ての入力（基準入力を含む）に
おいて存在するようにしている。このようにして、本発明は増幅器２６の入力と
同相電流のいかなるリターンパスとの間に相対的均衡されたインピーダンスを提
供する。
【００３４】 図３は、細動除去器のような電子回路と共に用いられる非ソリッド、すなわちグ
リッドシールドを採用する増幅回路６６における分離された構成要素および寄生
キャパシタンスを示している。同相ノイズはいかなる地点においてもループに導
入され得る；二つの共通ソースが該電子回路に連結されているオペレータあるい
は／および患者から来ている。オペレータ雑音ソース７２の一つの端部は寄生キ
ャパシタンス７４によって大地接地に結合されており、オペレータ雑音ソースの
他の端部は、キャパシタ６８（オペレータ−シールド寄生キャパシタンス）の一
つの端部とキャパシタ７０（オペレータ−回路接地寄生キャパシタンス）の一つ
の端部に並列に結合されている。キャパシタ６８の他方の端部は、ターミナルＥ
において非ソリッドシールドに結合されており、キャパシタ７０の他端はターミ
ナルＦで回路接地に結合されている。オペレータ雑音ソース７２、キャパシタ６
８、キャパシタ７０、非ソリッドシールドおよび回路接地の間の接続は点線で示
してあり、回路に連繋した装置をオペレータが使用している時（近接あるいは触
れている）にこれらの構成要素が存在していることを示している。
【００３５】 キャパシタ３８（シールド−大地接地寄生キャパシタンス）の一つの端部は大地
接地に結合されており、他方の端部はターミナルＥで非ソリッドシールドに結合
されている。キャパシタ３６（シールド−回路接地面寄生キャパシタンス）の一
つの端部はターミナルＥ（非ソリッドシールド）に結合されており、他方の端部
はターミナルＦで回路接地に結合されている。分離した（シールド−増幅器）キ
ャパシタ４１の一つの端部はターミナルＥ（シールド）に結合されており、他端
は増幅器２０の非基準入力および抵抗器２２の一つの端部に結合されている。抵
抗器２２の他端は抵抗器２４の一端および患者雑音ソース７６の一端に結合され
ている。抵抗器２４の他端はターミナルＦで回路接地に結合されている。また、
患者雑音ソース７６の他端はキャパシタ７８（患者−接地寄生キャパシタンス）
の一端に結合されている。キャパシタ７８の他端は大地接地に結合されている。
【００３６】 さらに、キャパシタ６４（回路接地面−大地接地キャパシタンス）はターミナル
Ｆ（回路接地）に結合されており、他端は大地接地に結合されている。
【００３７】 非ソリッドシールドの使用は、上述した細動除去器のためのソリッド（完全）シ
ールドの使用とは異なる幾つかの考慮をもたらす。オペレータ（オペレータ雑音
ソース７２およびキャパシタ６８，７０，７４）の効果を無視することで、患者
雑音ソース７６から抵抗器２２，２４を通って流れる電流は両方の抵抗器に対し
て均衡される必要がある。このことは、患者雑音ソース７６から見た大地へ戻る
インピーダンスは抵抗器２２，２４の他方の端部において同じでなければならな
いということを意味する。分離したキャパシタ４１を用いずにこのインピーダン
スを均衡させるために、キャパシタ３８（シールド−大地接地寄生キャパシタン
ス）の値はキャパシタ６４（回路接地−大地接地寄生キャパシタンス）の値と同
じでなければならない。キャパシタ３８，６４の整合が困難なような場合には、
分離したキャパシタ４１をキャパシタ３８に直列に付加し、キャパシタ３８、４
１の直列結合がキャパシタ６４の値と同じになるようにする。
【００３８】 第二に、オペレータの効果（オペレータ雑音ソース７２およびキャパシタ６８，
７０）が考慮される場合には、キャパシタ３８に対するキャパシタ６８の値の比
率が、キャパシタ６４に対するキャパシタ７０の値の比率に同じになる。これら
の比率を互いに同じにすることによって、増幅器への入力におけるオペレータ雑
音ソース７２によって生成される電圧が同じになる。分離したシールド−増幅器
キャパシタ４１の値は他の寄生キャパシタよりも大きく選択されているので、孤
立キャパシタ４１の両端間の相対的小さい電圧降下が得られ、割合の均衡は増幅
器２０の入力における相対的均衡された電圧をもたらす。二つの分圧器が存在し
、それぞれ「Ｈブリッジ」回路の各側部にあり、各レッグのインピーダンスが同
じでない間、トップからボトムへの割合がブリッジを均衡させるために同じであ
る必要がある。また、非ソリッド実施例において、シールド−回路接地寄生キャ
パシタンス（キャパシタ３６）は重要ではないので、孤立したシールド−増幅器
キャパシタ４１はキャパシタ３６の値に整合するようには選択されない。
【００３９】 図４Ａおよび４Ｂは、図２Ａおよび２Ｂに示す実施例とは異なる態様で機能する
グリッドシールド実施例を示している。図４Ａにおいて、配線略図５０は、増幅
器５０を囲む「内部」ソリッドシールド５８Ａを囲むグリッド「外方」シールド
５４を示している。雑音ソース１８の一端はキャパシタ１５（雑音ソース−大地
接地寄生キャパシタンス）によって結合されている。雑音ソースの他端はターミ
ナルＡにおいて抵抗リード（抵抗器２２で表される）の一端と他の抵抗リード（
抵抗器２４で表される）の一端に並列で結合されている。抵抗器２２の他端は増
幅器２０の非基準入力に結合されており、抵抗器２４の他端は増幅器の基準入力
でもある回路接地に結合されている。さらに、小信号ソース１６はターミナルＡ
（図示せず）で抵抗器２２，２４の端部間に直列に連結されており、このソース
は増幅のための小信号を提供する。
【００４０】 導電性材料から製造されたグリッドシールド５４は増幅器２０を囲むソリッド内
方シールド５８Ａを囲んでいる。キャパシタ３６Ｃ（外方グリッドシールド−ソ
リッド内方シールド寄生キャパシタンス）はソリッド内方シールド５８Ａと外方
グリッドシールド５４の間に結合されている。キャパシタ３８Ｂ（グリッドシー
ルド−接地寄生キャパシタンス）はグリッドシールドと大地接地の間に結合され
ている。また、キャパシタ５２Ａ（ソリッド内方シールド−大地接地寄生キャパ
シタンス）はソリッド内方シールドと大地接地の間に結合されている。
【００４１】 分離したキャパシタ４１Ａはグリッドシールド５４と増幅器２０への非基準入力
の間に連結されている。グリッドシールドは上述の図３の記述にあるようにキャ
パシタンスの全体の割合が均衡するように選択され配設される。したがって、増
幅器への入力と同相電流のいかなるリターンパスとの間には相対的均衡されたイ
ンピーダンスが提供される。
【００４２】 グリッドシールド５４における間隔の細かさは、雑音ソース、例えば使用者の指
により与えられた電場からの相対的「突出(pointiness)」より小さくなるように
好適に選択される。このようにして、グリッドシールドに対して指の近接によっ
て生成される寄生キャパシタンスが指と回路接地面を含む増幅回路要素との間に
生成される寄生キャパシタンスによって均衡される。グリッドシールドの間隔は
指を取り巻く電場がグリッドシールド内の多数の間隔の上に衝突するようなサイ
ズに決められる。
【００４３】 また、グリッドシールド５４を形成するワイヤの細さは、ユーザの指を取り囲む
電場によって増幅回路要素が「見える」ように好適に選択される。例えば、増幅
回路から遠く離れて配設されたグリッドシールドは、該回路に近接して配設され
たグリッドシールドに比べてより細いワイヤを採用し得る。このようにして、よ
り細いワイヤによって生成されたグリッドシールドにおけるより大きい「孔」は
指と外部グリッドの間、および指と増幅回路要素との間に生成される寄生キャパ
シタンスの不均衡を低減する。また、グリッドシールドの粗さは、キャパシタン
スの全体の割合が均衡されている限り、バッテリの位置決めを収容できるように
選択される。
【００４４】 図４Ｂにおいて、配線略図５６は図４Ａに示す回路と一般に類似の増幅回路を囲
む一対のシールドを示している。この場合において、内部ソリッドシールド５８
Ｂは接地面であり、増幅器２６を完全に囲むものではない点が除かれる。分離キ
ャパシタ４１Ａはグリッドシールド５４と増幅器２０の非基準入力の間に連結さ
れている。グリッドシールドは、上述のようにキャパシタンスの全体の比率が均
衡するように選択され位置決めされる。よって、増幅器に対する入力と同相電流
のためのいかなるリターンパスとの間に相対的均衡されたインピーダンスが提供
される。
【００４５】 図５Ａ−５Ｅは高電圧細動除去装置を採用する本発明の他の態様を示している。
図５Ａにいて、典型的には非導電性材料から製造されたケース１１２を有する細
動除去器１００Ａの側断面図が示してある。回路基板１０４がケース１１２内に
配設されている。コントロール１１０、一対の電極１０２Ａ，１０２Ｂ、電源１
０６、放電キャパシタ１０８が回路基板１０４に結合されている。「外方」シー
ルド１３４は細動除去器１００Ａのケース１１２の外側およびケース内に配設さ
れた構成要素、例えば、回路基板１０４、電源１０６、キャパシタ１０８を囲ん
でいる。容量性要素１３６が導電性平面状シートをケース１１２の内側に対して
位置させることで形成され、回路基板１０４上の増幅回路の非基準入力に連結さ
れている。容量性要素の位置およびサイズは、ソリッド外方シールドとソリッド
内部シールド、あるいは任意には回路接地面の間の寄生キャパシタンスに整合す
るように選択され得る。
【００４６】 図５Ｂにおいて、典型的には非導電性材料から製造されたケース１１２を有する
細動除去器１００Ｂの側断面図が示してある。回路基板１０４がケース１１２の
内部に配設されている。コントロール１１０、一対の電極１０２Ａ，１０２Ｂ、
電源１０６および放電キャパシタ１０８が回路基板１０４に結合されている。キ
ャパシタ１０９Ｂがシールド１１４と回路基板１０４上の増幅回路の非基準入力
の間に連結されている。ソリッドシールドのため、キャパシタ１０９Ｂはソリッ
ドシールドと回路接地面の間の寄生キャパシタンスに整合するようにサイズが決
定される。しかしながら、非ソリッドシールドのためには、キャパシタ１０９Ｂ
の値は回路における寄生キャパシタよりも十分に大きいように選択される。任意
に、サージプロテクタ４５および抵抗器４４（点線で示す）がシールド１１４と
回路接地の間に連結され、上述したものと実質的に同じ機能を提供する。また、
リード１１６（点線で示す）がＵ型導電性シールド１１４の開放端部間に連結さ
れてもよい。
【００４７】 図５Ｃは、ケース１１２の頂部あるいは底部のいずれかに別々に配設された二つ
の実質的に平面状の導電性シールドを除いて、図５Ｂのものと概ね同一の細動除
去器１００Ｃを示す側方断面図である。トップシールド１１８がケース１１２と
回路基板１０４の頂部の間に配設されている。また、ボトムシールド１２０がケ
ース１１２と電源１０６、放電キャパシタ１０８、回路基板１０４の底部の間に
配設されている。リード１２２，１２４の少なくとも一つはトップシールド１１
８とボトムシールド１２０の端部の間に同様に連結されている。また、キャパシ
タ１０９Ｃはシールド１１８と回路基板１０４上の増幅回路の非基準入力の間に
連結されている。ソリッドシールドのため、キャパシタ１０９Ｃはシールドと回
路接地面の間の寄生キャパシタンスに整合するようなサイズに設定される。しか
しながら、非ソリッドシールドでは、キャパシタ１０９Ｃの値は回路における寄
生キャパシタよりも十分に大きいものに選択される。
【００４８】 図５Ｄは、概ね平面状表面を伴う導電性シールド１２６が回路基板１０４および
放電キャパシタ１０８を囲み、電源１０６の底部を囲まないＵ型に形成されてい
る点を除いて、図５Ｂのものと概ね同一の細動除去器１００Ｄの側方断面図を示
している。リード１２８が、任意にＵ型導電シールド１２６の開放端部間に結合
される。また、キャパシタ１０９Ｄがシールド１２６と回路基板１０４上の増幅
回路の非基準入力の間に結合される。この実施例において、導電性シールド１２
６は、図３、図４Ａ／Ｂの議論で記述した態様で操作されるように選択されそし
て位置決めされた非ソリッド（グリッド）シールドであってもよい。非ソリッド
シールドの場合には、キャパシタ１０９Ｄの値は、回路内の寄生キャパシタより
も十分に大きいように選択される。
【００４９】 図５Ｅは、図５Ｂに概ね同様の細動除去器１００Ｅを示す側方断面図である。内
方導電性シールド１３２は回路基板１０４を囲んでいる。外方導電シールド１３
０は電源１０６、放電キャパシタ１０８、回路基板１０４を収容する内部シール
ド１３２を囲んでいる。また、キャパシタ１０９Ｅは外部シールド１３４と回路
基板１０４上の増幅回路の非基準入力の間に結合されている。外部シールド１３
０がソリッドシールドの場合には、キャパシタ１０９Ｅはソリッド外部シールド
１３０と回路接地面の間の寄生キャパシタンスに整合するようなサイズに設定さ
れる。しかしながら、外部シールド１３０が非ソリッド（グリッド）シールドの
場合には、キャパシタ１０９Ｅの値は回路内の寄生キャパシタンスよりも十分に
大きくなるように選択される。また、上述の議論において記述された態様におい
て操作されるように非ソリッドシールド１３０を選択し位置決めしてもよい。
【００５０】 本発明の重要な観点は、整合されたキャパシタを伴う寄生キャパシタンスと少な
くとも一つの導電性シールドとを均衡させることにより、増幅器に対するシング
ルエンド入力の同相雑音を事実上削減することにある。上述した幾つかの実施例
は細動除去器のための増幅回路を伴う本発明を採用しているが、本発明は、例え
ば、小信号を測定する電子機器および通信やオーディオ増幅産業における電子機
器のような、小信号を増幅するいかなる電子デバイスに用いることも考えられる
。また、本発明は現存する増幅回路に改装することで改良されたＣＭＲＲを提供
することもできる。
【００５１】 好ましい実施形態について図示しかつ説明したが、本発明の精神および範囲を逸
脱しないで数々の変更が行なわれ得ることは理解される。
【図面の簡単な説明】
【図１Ａ−１Ｄ】 増幅回路によって同相雑音を削減することを意図する従来技術を示す。
【図２Ａ】 シールド間の寄生キャパシタンスおよび該寄生キャパシタンスに整合するように
付加された孤立したキャパシタを伴う完全な内方および外方シールドを示す。
【図２Ｂ】 図２Ａと類似するものであるが、この態様における回路雑音放出および感度が受
け入れられる水準にある場合には、内方シールドは回路を完全に囲む必要がない
（内方シールドが接地面であるような場合）。
【図３】 グリッドシールドあるいは粗いメッシュシールドを伴う小信号増幅回路のオペレ
ーションの配線モデルである。
【図４Ａ】 本発明の本実施例のために形成あるいは付加された寄生および分離キャパシタを
伴う完全内方シールドを有するグリッド外方シールドを示している。
【図４Ｂ】 図４Ａと類似するものであるが、この態様における回路雑音放出および感度が受
け入れられる水準にある場合には、内方シールドは回路を完全に囲む必要がない
（内方シールドが接地面であるような場合）。
【図５Ａ】 細動除去器のケースを囲む外部ソリッドシールドと、該外部シールドと該回路基
板の信号入力の間に結合された容量性要素を伴う細動除去器を示す側方断面図で
ある。
【図５Ｂ】 回路基板、電源、放電キャパシタを部分的に囲むＵ型内部シールドを伴う細動除
去器を示す側方断面図である。
【図５Ｃ】 回路基板、電源、放電キャパシタを部分的に囲む内部トップ及びボトム平面状シ
ールド、および該トップシールドおよび該回路基板の信号入力の間に結合された
キャパシタを伴う細動除去器を示す側方断面図である。
【図５Ｄ】 回路基板、電源および放電キャパシタを迂回して部分的に囲む実質的にＵ形状の
内部シールドと、該シールドと該回路基板の信号入力の間に結合されたキャパシ
タとを伴う細動除去器を示す側方断面図である。
【図５Ｅ】 回路基板を囲む内部「内方」シールドと、該内方シールド、電源、放電キャパシ
タを囲む内部「外方」シールドと、該内部「外方」シールドと該回路基板の信号
入力との間に結合されたキャパシタとを伴う細動除去器を示す側方断面図である
。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＣＮ，ＩＬ，Ｉ Ｎ，ＪＰ，ＲＵ (72)発明者 メデマ，ダグラス ケイ． アメリカ合衆国 98203 ワシントン，エ ヴェレット，イースト ヒーサー ウェイ 7401 (72)発明者 マケラ，ランダール ジェイ． アメリカ合衆国 98033 ワシントン，カ ークランド，♯104 マーケット ストリ ート 1216 Ｆターム(参考） 5J091 AA01 AA12 AA47 CA16 CA41 FA16 HA25 HA29 HA33 HA38 KA00 KA59 MA09 QA04 QA05 QA06 TA01 【要約の続き】 地面（内方シールド）の曝露は、これらの寄生キャパシ タンスの効果を均衡するように整合される。また、不完 全シールドの場合に、分離キャパシタが外方シールドと 該回路の非基準入力の間に連結され、同相電流に対する インピーダンスの均衡を可能とする。

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 回路における各信号パスと同相電流のための全てのリターンパスとの間に存在す
    る同相電流に対するインピーダンスを制御することで、絶縁されたシングルエン
    ド電子回路の同相インピーダンス不均衡を制御する装置であって、 （ａ）該回路の少なくともある部分を囲み、該回路における各信号パスのための
    基準である回路接地に結合されたソリッド内方シールドと、 （ｂ）該回路を囲む該ソリッド内方シールドの少なくともある部分を囲むソリッ
    ド外方シールドと、 （ｃ）該ソリッド外方シールドと該回路の非基準入力との間に結合されたキャパ
    シタとを有し、該キャパシタは、該ソリッド内方シールドと該ソリッド外方シー
    ルドの間に形成される寄生キャパシタの値に関連して決定される値を有しており
    、それによって、該同相電流のための各信号パスから全てのリターンパスへのイ
    ンピーダンスの望ましい比率を提供するように構成されていることを特徴とする
    装置。
  2. 【請求項２】 請求項１の装置は、さらに、電子デバイスを有し、該回路は該電子デバイスの少
    なくとも一つの構成要素であることを特徴とする装置。
  3. 【請求項３】 請求項２の装置は、さらに、該電子デバイスを包むエンクロージャを有すること
    を特徴とする装置。
  4. 【請求項４】 請求項３の装置において、該ソリッド外方シールドの少なくともある部分は該エ
    ンクロージャの中に配設されていることを特徴とする装置。
  5. 【請求項５】 請求項３の装置において、該ソリッド外方シールドの少なくとも一つの部分は該
    エンクロージャの外に配設されていることを特徴とする装置。
  6. 【請求項６】 請求項１の装置において、該ソリッド内方シールドは該回路の接地面に結合され
    ていることを特徴とする装置。
  7. 【請求項７】 請求項１において、該キャパシタは、分離した構成要素であることを特徴とする
    装置。
  8. 【請求項８】 請求項７の装置は、さらに、全ての寄生キャパシタンスの値に対する該分離キャ
    パシタの値の統一に相対的に等しい比率を有しており、もって同相電流に対する
    均衡されたインピーダンスが存在するようにしたことを特徴とする装置。
  9. 【請求項９】 請求項１において、該キャパシタは、該ソリッド外方シールドと該ソリッド内方
    シールドとの間に配設された他のソリッドシールドから形成されており、該他の
    ソリッドシールドは、該ソリッド内方シールドのサイズあるいは該ソリッド外方
    シールドのサイズよりも相対的に小さいサイズを有していることを特徴とする装
    置。
  10. 【請求項１０】 請求項１の装置は、さらに、該回路における複数の非基準信号パスを有しており
    、該ソリッド外方シールドと各非基準信号パスとの間には一つの分離キャパシタ
    が接続されていることを特徴とする装置。
  11. 【請求項１１】 請求項１において、該電子回路は入力回路であることを特徴とする装置。
  12. 【請求項１２】 請求項１において、該電子回路は出力回路であることを特徴とする装置。
  13. 【請求項１３】 請求項１において、該ソリッド外方シールドはメッシュ材料から形成されている
    ことを特徴とする装置。
  14. 【請求項１４】 請求項１において、該ソリッド外方シールドは間断のない(unbroken)材料から形
    成されていることを特徴とする装置。
  15. 【請求項１５】 請求項1において、該ソリッド内方シールドはメッシュ材料から形成されている
    ことを特徴とする装置。
  16. 【請求項１６】 請求項１において、該ソリッド内方シールドは間断のない(unbroken)材料から形
    成されていることを特徴とする装置。
  17. 【請求項１７】 回路における各信号パスと同相電流のための全てのリターンパスとの間に存在す
    る同相電流に対するインピーダンスを制御することで、絶縁されたシングルエン
    ド電子回路の同相インピーダンス不均衡を制御する装置であって、 （ａ）該回路の少なくともある部分を囲み、該回路における各信号パスのための
    基準となる回路接地に結合されているソリッド内方シールドと、 （ｂ）該ソリッド内方シールドの少なくともある部分を囲み、該回路内の非基準
    信号パスに接続されているグリッド外方シールドとを有し、該グリッド外方シー
    ルドのサイズおよび配置は、外部雑音ソースに対する該ソリッド内方シールドと
    該グリッド外方シールドの曝露を均衡させるように選択されることを特徴とする
    装置。
  18. 【請求項１８】 請求項１７の装置は、さらに、該グリッド外方シールドと該回路内の非基準信号
    パスとの間に連結されたキャパシタを含み、該キャパシタの値は、該回路内の基
    準信号パスの同相インピーダンスに対する非基準信号パスの同相インピーダンス
    を制御するように選択されることを特徴とする装置。
  19. 【請求項１９】 請求項１８において、該キャパシタの値は、該非基準信号パスおよび基準信号パ
    スの同等の同相インピーダンスを提供するように選択されることを特徴とする装
    置。
  20. 【請求項２０】 請求項１８において、該キャパシタは、分離された要素であることを特徴とする
    装置。
  21. 【請求項２１】 請求項１８において、該キャパシタは、該グリッド外方シールと該ソリッド内方
    シールドの間に配設されたもう一つのソリッドシールドから形成されており、該
    他のソリッドシールドは、該ソリッド内方シールドのサイズ、あるいはグリッド
    外方シールドのサイズよりも相対的に小さいサイズを有していることを特徴とす
    る装置。
  22. 【請求項２２】 請求項１７の装置は、さらに、電子デバイスを有し、該回路は該電子デバイスの
    少なくとも一つの構成要素であることを特徴とする装置。
  23. 【請求項２３】 請求項１７の装置は、さらに、該ソリッド内方シールドに結合された接地面を有
    していることを特徴とする装置。
  24. 【請求項２４】 請求項１７において、該回路は入力回路であることを特徴とする装置。
  25. 【請求項２５】 請求項１７において、該回路は出力回路であることを特徴とする装置。
  26. 【請求項２６】 請求項１７において、該グリッド外方シールドは粗いメッシュ材料から形成され
    ていることを特徴とする装置。
JP2000616118A 1999-05-04 2000-05-02 絶縁されたシングルエンド回路の同相インピーダンス不均衡を制御する方法及び装置 Pending JP2002543730A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13551899P 1999-05-04 1999-05-04
US60/135,518 1999-05-06
US09/306,644 US6133787A (en) 1999-05-04 1999-05-06 Method and apparatus for controlling the common mode impedance misbalance of an isolated single-ended circuit
US09/306,644 1999-05-06
PCT/US2000/011930 WO2000067372A1 (en) 1999-05-04 2000-05-02 Method and apparatus for controlling the common mode impedance misbalance of an isolated single-ended circuit

Publications (1)

Publication Number Publication Date
JP2002543730A true JP2002543730A (ja) 2002-12-17

Family

ID=26833409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000616118A Pending JP2002543730A (ja) 1999-05-04 2000-05-02 絶縁されたシングルエンド回路の同相インピーダンス不均衡を制御する方法及び装置

Country Status (8)

Country Link
US (1) US6133787A (ja)
EP (2) EP1289131B1 (ja)
JP (1) JP2002543730A (ja)
CN (1) CN1178378C (ja)
DE (2) DE60006374T2 (ja)
IL (1) IL146150A0 (ja)
RU (1) RU2001132895A (ja)
WO (1) WO2000067372A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885562B2 (en) * 2001-12-28 2005-04-26 Medtronic Physio-Control Manufacturing Corporation Circuit package and method for making the same
US8366628B2 (en) * 2007-06-07 2013-02-05 Kenergy, Inc. Signal sensing in an implanted apparatus with an internal reference
US8259952B2 (en) * 2010-02-22 2012-09-04 Delphi Technologies, Inc. Vehicle entertainment system having ground noise reduction and method of operating the same
TW201129809A (en) * 2010-02-25 2011-09-01 Ind Tech Res Inst Differential sensing system and method for using the same
EP2461479B1 (en) * 2010-12-01 2013-03-06 Nxp B.V. Radio frequency circuit with impedance matching
DE102012106831A1 (de) * 2012-07-27 2014-01-30 Ancosys Gmbh Referenzsystem für die elektrochemische Analytik und Abscheideverfahren
US9541584B2 (en) * 2013-03-22 2017-01-10 Keithley Instruments, Inc. Digital voltmeter topology
CN103701311B (zh) * 2013-11-29 2017-02-08 清华大学 一种中高压换流器功率模块的保护电路
CN105281677A (zh) * 2014-06-26 2016-01-27 上海力构传感器科技有限公司 一种极低噪声电荷放大器前置电路板的设计
US10027447B2 (en) * 2016-10-17 2018-07-17 Analog Devices, Inc. Circuits for on-situ differential impedance balance error measurement and correction

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3100282A (en) * 1958-10-29 1963-08-06 Beckman Instruments Inc Shielding amplifier circuit
US3204201A (en) * 1960-05-18 1965-08-31 Vidar Corp Shielded circuit
US3629719A (en) * 1969-08-22 1971-12-21 Bulova Watch Co Inc Differential amplifying system
US3725804A (en) * 1971-11-26 1973-04-03 Avco Corp Capacitance compensation circuit for differential amplifier
US3832646A (en) * 1972-10-06 1974-08-27 Westinghouse Electric Corp Common mode noise suppressing circuit adjustment sequence
US3972020A (en) * 1974-12-11 1976-07-27 Texas Instruments Incorporated Transformerless input for seismic data acquisition system
US4086541A (en) * 1976-12-13 1978-04-25 Hitachi, Ltd. Time division multiplexing amplifier
DE3405821A1 (de) * 1984-02-17 1985-08-22 Zdzislaw Montreal Quebec Gulczynski Operationsverstaerker
FR2577082A1 (fr) * 1985-02-05 1986-08-08 Thomson Csf Amplificateur differentiel de courant
US4717990A (en) * 1986-05-30 1988-01-05 Motorola, Inc. Double-shielded housing for RF circuitry
US4879521A (en) * 1989-01-23 1989-11-07 Honeywell Inc. Differential amplifier
US5049831A (en) * 1990-03-29 1991-09-17 Motorola, Inc. Single-ended input to differential output amplifier with integral two-pole filter
US5206602A (en) * 1992-04-30 1993-04-27 Hewlett-Packard Company Biomedical amplifier circuit
US5410274A (en) * 1992-09-16 1995-04-25 Hughes Aircraft Company Single-ended and differential amplifiers with high feedback input impedance and low distortion
US5432476A (en) * 1993-04-09 1995-07-11 National Semiconductor Corporation Differential to single-ended converter
US5339285A (en) * 1993-04-12 1994-08-16 The United States Of America As Represented By The Secretary Of The Navy Monolithic low noise preamplifier for piezoelectric sensors
US5568561A (en) * 1993-04-22 1996-10-22 Whitlock; William E. Differential line receiver with common-mode AC bootstrapping
US5392784A (en) * 1993-08-20 1995-02-28 Hewlett-Packard Company Virtual right leg drive and augmented right leg drive circuits for common mode voltage reduction in ECG and EEG measurements
FR2719425B1 (fr) * 1994-04-29 1996-08-09 Sgs Thomson Microelectronics Amplificateur différentiel à réglage de mode commun.
US5625320A (en) * 1994-10-07 1997-04-29 The United States Of America As Represented By The Secretary Of The Navy Differential preamplifier and pre-emphasis network
US5650750A (en) * 1995-03-03 1997-07-22 Heartstream, Inc. Common mode signal and circuit fault detection in differential signal detectors
US5614864A (en) * 1995-09-29 1997-03-25 Rockwell Science Center, Inc. Single-ended to differential converter with relaxed common-mode input requirements
US5760648A (en) * 1996-08-12 1998-06-02 Motorola, Inc. Electronic circuit for converting a differential signal into a single-ended signal with common mode voltage rejection by resistor network

Also Published As

Publication number Publication date
CN1178378C (zh) 2004-12-01
DE60021433T2 (de) 2006-04-20
CN1349680A (zh) 2002-05-15
DE60006374D1 (de) 2003-12-11
DE60006374T2 (de) 2004-08-26
EP1175726B1 (en) 2003-11-05
EP1289131A3 (en) 2004-03-10
EP1289131A2 (en) 2003-03-05
US6133787A (en) 2000-10-17
IL146150A0 (en) 2002-07-25
WO2000067372A1 (en) 2000-11-09
EP1289131B1 (en) 2005-07-20
DE60021433D1 (de) 2005-08-25
EP1175726A1 (en) 2002-01-30
RU2001132895A (ru) 2003-07-27

Similar Documents

Publication Publication Date Title
US6430437B1 (en) Module for acquiring electroencephalograph signals from a patient
US8125291B2 (en) Electromagnetic interference noise separator
EP0509059A1 (en) Integrated electromagnetic interference filter
JPH0794973A (ja) 絶縁増幅器
JP2002543730A (ja) 絶縁されたシングルエンド回路の同相インピーダンス不均衡を制御する方法及び装置
US3996513A (en) Differential microampere current sensor
JP5542714B2 (ja) 高周波外科手術装置
US6563688B2 (en) Isolating energy conditioning shield assembly
WO2006123320A1 (en) Shielded current sensor
GB2311903A (en) Portable telephone handset in which the electrical connexion between two folding sections has resistive or inductive high frequency blocks
US5751823A (en) Audio amplifier system with improved isolation between preamplifier and power amplifier
JP2845210B2 (ja) 電磁放射を低減するグランド構成
CA1291531C (en) Ac branch power distribution filter
US20040155702A1 (en) Active filter circuit arrangement
JP3407694B2 (ja) 高周波多層回路部品
US20210058047A1 (en) Isolation amplification circuit with improved common mode rejection
US4801889A (en) Amplifier for amplifying input signal voltage and supplying the same
JPH08162328A (ja) 積層型コイル部品
US7889020B2 (en) Asymmetrical filter
JP3120708B2 (ja) 信号増幅装置
US20040217816A1 (en) Power-off, loop-through return-loss with negative capacitance
JPS6017942Y2 (ja) 電子回路ユニツト
JP3408376B2 (ja) フィルタ回路
SU1082391A1 (ru) Усилитель биопотенциалов
DE19724491A1 (de) Mikrofon, insbesondere für elektrische Hörhilfegeräte