JP2002537626A - ディスク・ドライブ・システムにおいて使用するための温度補償を伴う可変利得増幅器 - Google Patents
ディスク・ドライブ・システムにおいて使用するための温度補償を伴う可変利得増幅器Info
- Publication number
- JP2002537626A JP2002537626A JP2000600274A JP2000600274A JP2002537626A JP 2002537626 A JP2002537626 A JP 2002537626A JP 2000600274 A JP2000600274 A JP 2000600274A JP 2000600274 A JP2000600274 A JP 2000600274A JP 2002537626 A JP2002537626 A JP 2002537626A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifier
- compensation
- circuit
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 58
- 238000013500 data storage Methods 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000004364 calculation method Methods 0.000 claims description 42
- 239000003990 capacitor Substances 0.000 claims description 32
- 230000008859 change Effects 0.000 claims description 21
- 230000004044 response Effects 0.000 claims description 11
- 238000012937 correction Methods 0.000 claims description 8
- 238000012546 transfer Methods 0.000 claims description 5
- 238000011156 evaluation Methods 0.000 claims 1
- 229920005994 diacetyl cellulose Polymers 0.000 abstract description 2
- 239000000872 buffer Substances 0.000 description 36
- 238000010586 diagram Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 12
- 238000012545 processing Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000002411 adverse Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- 238000011065 in-situ storage Methods 0.000 description 4
- 101100317039 Aedes aegypti VGA1 gene Proteins 0.000 description 2
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000002547 anomalous effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000006735 deficit Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000007429 general method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000314 lubricant Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 240000008042 Zea mays Species 0.000 description 1
- 235000005824 Zea mays ssp. parviglumis Nutrition 0.000 description 1
- 235000002017 Zea mays subsp mays Nutrition 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 235000005822 corn Nutrition 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
- G11B19/04—Arrangements for preventing, inhibiting, or warning against double recording on the same blank or against other recording or reproducing malfunctions
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/36—Monitoring, i.e. supervising the progress of recording or reproducing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/04—Modifications of control circuit to reduce distortion caused by control
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
- G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B2005/3996—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects large or giant magnetoresistive effects [GMR], e.g. as generated in spin-valve [SV] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
- G11B33/14—Reducing influence of physical parameters, e.g. temperature change, moisture, dust
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/455—Arrangements for functional testing of heads; Measuring arrangements for heads
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
データ記憶媒体から得られそして利得修正増幅器に入力されたリードバック信号の振幅を算定するための本発明の装置及び方法は、その増幅器に供給されたリードバック信号に応答して増幅器出力信号を検知することを伴う。増幅器出力信号及び基準信号の間の差を表す増幅器制御信号が発生される。増幅器利得の温度係数と関連した補償信号が発生され、その補償信号を使用して、リードバック信号の振幅を表す算定信号が発生される。算定信号は、それが差信号の大きさに等しい大きさ及び差信号の極性とは逆の極性を有する時にリードバック信号の振幅を表す。更に、補償信号を発生させることは、絶対温度に比例した大きさを有する第１補償信号を発生させること及び温度に無関係の大きさを有する第２補償信号を発生させることを伴う。第１及び第２補償信号は、増幅器制御信号における温度関連の利得及び極性の変動を打ち消すために選択的に使用可能である。リードバック信号の振幅を算定するための回路は、可変利得増幅器、温度補償回路、及びコンパレータを含み、それらはすべて等しい温度プロファイルを有し、共通のＩＣ基板上に設けられる。更に、ＮビットＤＡＣ及び論理回路を含む回路がディスク・ドライブ・システムにおいて実装可能である。
Description
【０００１】 技術分野 本発明は、概して云えば、データ記憶媒体から読み取られた信号に関するもの
であり、更に詳しく云えば、ディスク・ドライブ・システムに設けられたデータ
記憶媒体から読み取られた信号の振幅を算定するためのシステム及び方法に関す
るものである。
であり、更に詳しく云えば、ディスク・ドライブ・システムに設けられたデータ
記憶媒体から読み取られた信号の振幅を算定するためのシステム及び方法に関す
るものである。
【０００２】 背景技術 ディスク・ドライブ・システム製造産業では、現在、読取り／書込みヘッドの
部品として利用される変換器の性能及び信頼性に大きな注意が向けられている。
例えば、読取り変換器の動作特性の変化は、読取り／書込みヘッドの性能低下又
はそのヘッドの差し迫った障害を表すことがある。例えば、特定の読取り／書込
みヘッドから得られたリードバック信号の振幅の変化は、その読取り／書込みヘ
ッドの読取り素子に対して起こり得る問題を表すことがある。
部品として利用される変換器の性能及び信頼性に大きな注意が向けられている。
例えば、読取り変換器の動作特性の変化は、読取り／書込みヘッドの性能低下又
はそのヘッドの差し迫った障害を表すことがある。例えば、特定の読取り／書込
みヘッドから得られたリードバック信号の振幅の変化は、その読取り／書込みヘ
ッドの読取り素子に対して起こり得る問題を表すことがある。
【０００３】 例えば、特定の読取り／書込みヘッドを使用して得られたリードバック信号の
振幅特性を常時監視するということは、その読取り／書込みヘッド上に設けられ
た読取り変換器の整合性及び動作状態に関して洞察を施し得ることがわかってい
る。例えば、変則的な態様で動作しているジャイアントＭＲ（ＧＭＲ）変換器は
、常時振幅が減少しているリードバック信号を生ずることがある。しかし、ほと
んどの読取りチャネル設計の性質及び複雑さは、一般に、特定の読取り／書込み
ヘッドに対するリードバック信号の振幅を高い精度でもって測定するというよう
なリードバック信号の特性を本来の状態で測定することを不可能にしている。
振幅特性を常時監視するということは、その読取り／書込みヘッド上に設けられ
た読取り変換器の整合性及び動作状態に関して洞察を施し得ることがわかってい
る。例えば、変則的な態様で動作しているジャイアントＭＲ（ＧＭＲ）変換器は
、常時振幅が減少しているリードバック信号を生ずることがある。しかし、ほと
んどの読取りチャネル設計の性質及び複雑さは、一般に、特定の読取り／書込み
ヘッドに対するリードバック信号の振幅を高い精度でもって測定するというよう
なリードバック信号の特性を本来の状態で測定することを不可能にしている。
【０００４】 代表的な読取りチャネルの設計では、しばしば自動利得制御（ＡＧＣ）ループ
の利得要素として可変利得増幅器（ＶＧＡ）が使用される。なお、ＡＧＣループ
は、ＶＧＡの出力において与えられるリードバック信号の振幅を調整するために
使用されるものである。ＡＧＣループは、ＶＧＡに適正な信号を供給することに
よってＶＧＡの利得を修正する。ＶＧＡに入力されたリードバック信号の振幅を
算定するためにＶＧＡ制御信号を使用する試みが行われたけれども、そのような
試みの方法は、リードバック信号の振幅算定の精度に悪影響を与える温度関連の
要因を完全に無視している。
の利得要素として可変利得増幅器（ＶＧＡ）が使用される。なお、ＡＧＣループ
は、ＶＧＡの出力において与えられるリードバック信号の振幅を調整するために
使用されるものである。ＡＧＣループは、ＶＧＡに適正な信号を供給することに
よってＶＧＡの利得を修正する。ＶＧＡに入力されたリードバック信号の振幅を
算定するためにＶＧＡ制御信号を使用する試みが行われたけれども、そのような
試みの方法は、リードバック信号の振幅算定の精度に悪影響を与える温度関連の
要因を完全に無視している。
【０００５】 データ記憶媒体から得られたリードバック信号の振幅を高いの精度でもって決
定するための装置及び方法に対する熱望的な要求がディスク・ドライブ・システ
ム製造業界には存在する。読取りチャネルを本来の状態で実施し得るそのような
装置及び方法に対する特定の要求が存在する。本発明はこれらの及び他の要求を
満たすものである。
定するための装置及び方法に対する熱望的な要求がディスク・ドライブ・システ
ム製造業界には存在する。読取りチャネルを本来の状態で実施し得るそのような
装置及び方法に対する特定の要求が存在する。本発明はこれらの及び他の要求を
満たすものである。
【０００６】 発明の開示 本発明は、データ記憶媒体から得られそして利得修正増幅器に入力されたリー
ドバック信号の振幅を算定するための装置及び方法に関する。
ドバック信号の振幅を算定するための装置及び方法に関する。
【０００７】 本発明による方法は、増幅器の入力に供給されたリードバック信号に応答して
増幅器の出力において出力信号を検知することを伴う。増幅器の出力信号と基準
信号との間の差を表す差信号が発生される。増幅器利得の温度係数と関連した補
償信号が発生し、その補償信号を使用してリードバック信号の振幅を表す算定信
号が発生される。その算定信号は、それが差信号の大きさに等しい大きさ及び差
信号の極性とは逆の極性を持つ時にリードバック信号の振幅を表す。
増幅器の出力において出力信号を検知することを伴う。増幅器の出力信号と基準
信号との間の差を表す差信号が発生される。増幅器利得の温度係数と関連した補
償信号が発生し、その補償信号を使用してリードバック信号の振幅を表す算定信
号が発生される。その算定信号は、それが差信号の大きさに等しい大きさ及び差
信号の極性とは逆の極性を持つ時にリードバック信号の振幅を表す。
【０００８】 算定信号を発生することは、差信号への算定信号の加算又は差信号からの算定
信号の減算を伴う。基準信号は、利得修正増幅器の出力において維持されるべき
事前設定されたリードバック信号の振幅を表し得るものである。補償信号は温度
に関連した大きさを有し、それは絶対温度に比例することが望ましい。更に、補
償信号を発生させることは、絶対温度に比例した大きさを有する第１補償信号を
発生させること及び温度に無関係の大きさを有する第２補償信号を発生させるこ
とを伴い得るものである。その第１及び第２補償信号は、差信号における温度関
連の利得及び極性の変動を打ち消すために選択的に使用可能である。
信号の減算を伴う。基準信号は、利得修正増幅器の出力において維持されるべき
事前設定されたリードバック信号の振幅を表し得るものである。補償信号は温度
に関連した大きさを有し、それは絶対温度に比例することが望ましい。更に、補
償信号を発生させることは、絶対温度に比例した大きさを有する第１補償信号を
発生させること及び温度に無関係の大きさを有する第２補償信号を発生させるこ
とを伴い得るものである。その第１及び第２補償信号は、差信号における温度関
連の利得及び極性の変動を打ち消すために選択的に使用可能である。
【０００９】 算定信号はバイナリの算定信号であってもよく、補償信号は電流信号であって
もよい。差信号は、利得修正増幅器から出力された信号を所定の振幅に維持すべ
く増幅器出力信号を基準信号と平衡状態にするように増幅器の制御入力に供給さ
れ得るものである。
もよい。差信号は、利得修正増幅器から出力された信号を所定の振幅に維持すべ
く増幅器出力信号を基準信号と平衡状態にするように増幅器の制御入力に供給さ
れ得るものである。
【００１０】 データ記憶媒体から得られたリードバック信号の振幅を算定するための回路は
、リードバック信号を受け取る信号入力、信号出力、及び増幅器の制御信号を受
け取る制御入力を有する利得修正増幅器を含む。増幅器の制御入力はキャパシタ
に結合され、増幅器の制御信号はそのキャパシタに記憶される。
、リードバック信号を受け取る信号入力、信号出力、及び増幅器の制御信号を受
け取る制御入力を有する利得修正増幅器を含む。増幅器の制御入力はキャパシタ
に結合され、増幅器の制御信号はそのキャパシタに記憶される。
【００１１】 更に、その回路はコンパレータを含み、そのコンパレータの入力はそれぞれの
抵抗性素子を介して増幅器の制御入力に結合される。コンパレータの入力にはデ
ィジタル・アナログ回路（ＤＡＣ）の出力が結合される。又、コンパレータの入
力には温度補償回路が結合され、増幅器利得の温度係数と関連した補償信号を発
生させる。温度補償信号は抵抗性素子に跨る電圧の変化を生じさせる。コンパレ
ータの出力に結合された入力及びＤＡＣの入力に結合された出力を有する論理回
路が含まれる。その論理回路は、コンパレータのそれぞれの入力における電圧が
等しいことに応答して、リードバック信号の振幅を表す算定信号をそれの出力に
おいて発生する。その算定信号はバイナリ信号であってもよい。
抵抗性素子を介して増幅器の制御入力に結合される。コンパレータの入力にはデ
ィジタル・アナログ回路（ＤＡＣ）の出力が結合される。又、コンパレータの入
力には温度補償回路が結合され、増幅器利得の温度係数と関連した補償信号を発
生させる。温度補償信号は抵抗性素子に跨る電圧の変化を生じさせる。コンパレ
ータの出力に結合された入力及びＤＡＣの入力に結合された出力を有する論理回
路が含まれる。その論理回路は、コンパレータのそれぞれの入力における電圧が
等しいことに応答して、リードバック信号の振幅を表す算定信号をそれの出力に
おいて発生する。その算定信号はバイナリ信号であってもよい。
【００１２】 増幅器、温度補償回路、及びコンパレータは同じ温度プロファイルを有するこ
とが望ましく、又、共通のＩＣ基板上に設けられることが望ましい。温度補償回
路は電流発生器及び大きさ制御器を含む。温度補償回路は増幅器に統合したもの
でもよい。利得修正増幅器は可変利得増幅器（ＶＧＡ）を含んでもよい。
とが望ましく、又、共通のＩＣ基板上に設けられることが望ましい。温度補償回
路は電流発生器及び大きさ制御器を含む。温度補償回路は増幅器に統合したもの
でもよい。利得修正増幅器は可変利得増幅器（ＶＧＡ）を含んでもよい。
【００１３】 温度補償回路は、絶対温度に比例した大きさを有する第１補償信号を発生させ
得るし、温度に無関係の大きさを有する第２補償信号を発生させ得るものである
。第１補償信号は第２補償信号の極性とは反対の極性を持ち得る。第１及び第２
補償信号は、増幅器制御信号における温度関連利得及び極性変動を打ち消すため
に選択的に使用可能である。本発明のリードバック信号振幅算定回路は、ディス
ク・ドライブ・システム又は他の種々なタイプのデータ記憶システムにおいて実
装可能である。
得るし、温度に無関係の大きさを有する第２補償信号を発生させ得るものである
。第１補償信号は第２補償信号の極性とは反対の極性を持ち得る。第１及び第２
補償信号は、増幅器制御信号における温度関連利得及び極性変動を打ち消すため
に選択的に使用可能である。本発明のリードバック信号振幅算定回路は、ディス
ク・ドライブ・システム又は他の種々なタイプのデータ記憶システムにおいて実
装可能である。
【００１４】 本発明に関する上記の要約は本発明の各実施例又はすべての実施方法を記述す
ることを意図するものではない。添付図面と関連して以下の詳細な説明及び特許
請求の範囲を参照することによって、本発明を更に完全に理解できると共に利点
及び達成事項が明らかになるであろう。
ることを意図するものではない。添付図面と関連して以下の詳細な説明及び特許
請求の範囲を参照することによって、本発明を更に完全に理解できると共に利点
及び達成事項が明らかになるであろう。
【００１５】 発明を実施するための最良の形態 図示の実施例に関する以下の説明では、本願の一部分を形成する添付図面に対
する参照が行われ、又、添付図面には本発明を実施し得る種々の実施例が示され
る。他の実施例が利用可能であること及び本発明の範囲から逸脱することなく構
造上及び機能上の変更が行われ得るということも理解されるべきである。
する参照が行われ、又、添付図面には本発明を実施し得る種々の実施例が示され
る。他の実施例が利用可能であること及び本発明の範囲から逸脱することなく構
造上及び機能上の変更が行われ得るということも理解されるべきである。
【００１６】 広義の及び一般的な用語では、本発明の原理によるシステム及び方法は、自動
利得制御（ＡＧＣ）ループへの入力信号の振幅の正確な算定をもたらす。本発明
による入力信号算定方法は、入力信号の振幅における変動の存在にもかかわらず
、その入力信号の振幅の正確な算定をもたらす。温度補償が与えられ、それによ
って、ＡＧＣループにおいて使用される可変利得増幅器の利得と関連した温度係
数は、ＡＧＣループ利得に関する温度変動の影響を効果的に無効にするようにＶ
ＧＡ制御信号に加えられる温度補償信号を作るために使用される。
利得制御（ＡＧＣ）ループへの入力信号の振幅の正確な算定をもたらす。本発明
による入力信号算定方法は、入力信号の振幅における変動の存在にもかかわらず
、その入力信号の振幅の正確な算定をもたらす。温度補償が与えられ、それによ
って、ＡＧＣループにおいて使用される可変利得増幅器の利得と関連した温度係
数は、ＡＧＣループ利得に関する温度変動の影響を効果的に無効にするようにＶ
ＧＡ制御信号に加えられる温度補償信号を作るために使用される。
【００１７】 本発明による入力信号算定方法がディスク・ドライブ・システムにおいて使用
される実施例では、データ記憶媒体から得られたリードバック信号の振幅が正確
に算定可能である。所与の読取り／書込みヘッドに対するリードバック信号の振
幅を反復ベースで算定することは、読取り変換器及び／又は読取りチャネル回路
の振幅特性における変化の識別をもたらす。
される実施例では、データ記憶媒体から得られたリードバック信号の振幅が正確
に算定可能である。所与の読取り／書込みヘッドに対するリードバック信号の振
幅を反復ベースで算定することは、読取り変換器及び／又は読取りチャネル回路
の振幅特性における変化の識別をもたらす。
【００１８】 一例として、ＧＭＲ読取り変換器と関連した縮小振幅値を結果として生じる振
幅測定は、一般に、変換器の差し迫った障害を表している。相対的なリードバッ
ク信号の振幅におけるそのような損失又は異常は、変化するタイプの読取り変換
器に対する予測障害分析作戦の一部として使用可能である。リードバック信号の
振幅算定の精度は読取り変換器／読取りの性能における望ましくない変動を検出
する能力を有利に改良し、劣悪に動作する読み取り変換器を適切に識別するため
の精度を高めることは明らかであろう。
幅測定は、一般に、変換器の差し迫った障害を表している。相対的なリードバッ
ク信号の振幅におけるそのような損失又は異常は、変化するタイプの読取り変換
器に対する予測障害分析作戦の一部として使用可能である。リードバック信号の
振幅算定の精度は読取り変換器／読取りの性能における望ましくない変動を検出
する能力を有利に改良し、劣悪に動作する読み取り変換器を適切に識別するため
の精度を高めることは明らかであろう。
【００１９】 リードバック信号の振幅が或る事前設定された振幅に維持されるべき実施例で
は、可変利得増幅器及び温度補償回路を含む本発明のリードバック信号振幅算定
回路が読取りチャネル回路の自動利得制御ループにおいて使用可能である。記憶
媒体から得られそして可変利得増幅器に入力された信号が読取り／書込みヘッド
製造方法の変更、フライ・ハイトの変動、前置増幅器の利得変動等によるような
振幅変動を受ける。リードバック信号の振幅を正確に算定することは、読取り変
換器の性能における微妙な及び顕著な変化及び／又は読取りチャネル回路の性能
における望ましくない変化を与える。
は、可変利得増幅器及び温度補償回路を含む本発明のリードバック信号振幅算定
回路が読取りチャネル回路の自動利得制御ループにおいて使用可能である。記憶
媒体から得られそして可変利得増幅器に入力された信号が読取り／書込みヘッド
製造方法の変更、フライ・ハイトの変動、前置増幅器の利得変動等によるような
振幅変動を受ける。リードバック信号の振幅を正確に算定することは、読取り変
換器の性能における微妙な及び顕著な変化及び／又は読取りチャネル回路の性能
における望ましくない変化を与える。
【００２０】 図面、特に、図１及び図２を参照すると、本発明のリードバック信号算定方法
が実施可能であるディスク・ドライブ・システム２０が示される。ディスク・ド
ライブ・システム２０は、図２に最もよく示されるように、一般に、同軸方向に
縦列関係でスタックされ、スピンドル・モータ２６によって比較的高い回転速度
で回転する１つ又は複数の固定データ記憶ディスク２４を含む。図１に示される
ように、各ディスク２４は、一般に、複数の間隔づけられた同心円トラック５０
を含むようにフォーマットされる。各トラックは一連のセクタ５２に区分され、
一方、それらのセクタは更に個々の情報フィールドに分けられる。１つ又は複数
のディスク２４が、螺旋状のトラック構成を含むように交互にフォーマットされ
ることもあり得る。
が実施可能であるディスク・ドライブ・システム２０が示される。ディスク・ド
ライブ・システム２０は、図２に最もよく示されるように、一般に、同軸方向に
縦列関係でスタックされ、スピンドル・モータ２６によって比較的高い回転速度
で回転する１つ又は複数の固定データ記憶ディスク２４を含む。図１に示される
ように、各ディスク２４は、一般に、複数の間隔づけられた同心円トラック５０
を含むようにフォーマットされる。各トラックは一連のセクタ５２に区分され、
一方、それらのセクタは更に個々の情報フィールドに分けられる。１つ又は複数
のディスク２４が、螺旋状のトラック構成を含むように交互にフォーマットされ
ることもあり得る。
【００２１】 アクチュエータ３０は、一般に、複数のインターリーブしたアクチュエータ・
アーム２８を含み、各アームは、データ記憶ディスク２４に及びデータ記憶ディ
スク２４から情報を転送するための１つ又は複数の変換器２７及びスライダ・ア
センブリ３５をロード・ビーム２５に装着される。一般に、スライダ３５は、ス
ピンドル・モータの回転速度が増加するに従って変換器２７をディスク２４の表
面から持ち上げ、ディスク２４の高速回転によって生じた空気ベアリングによっ
て変換器２７をディスク２４上でホーバリングさせる空気力学的なリフティング
・ボディとして設計される。別の方法として、スライダ３５及びディスク表面２
４の間の静的摩擦及び動的摩擦を減少させるために、ディスク表面２４上に適合
した潤滑剤が配される。
アーム２８を含み、各アームは、データ記憶ディスク２４に及びデータ記憶ディ
スク２４から情報を転送するための１つ又は複数の変換器２７及びスライダ・ア
センブリ３５をロード・ビーム２５に装着される。一般に、スライダ３５は、ス
ピンドル・モータの回転速度が増加するに従って変換器２７をディスク２４の表
面から持ち上げ、ディスク２４の高速回転によって生じた空気ベアリングによっ
て変換器２７をディスク２４上でホーバリングさせる空気力学的なリフティング
・ボディとして設計される。別の方法として、スライダ３５及びディスク表面２
４の間の静的摩擦及び動的摩擦を減少させるために、ディスク表面２４上に適合
した潤滑剤が配される。
【００２２】 アクチュエータ３０は、一般に、静止アクチュエータ・シャフト３２に取り付
けられ、アクチュエータ・アーム２８をデータ記憶ディスク２４のスタック内に
及びそのスタックの外に移動させるためにそのシャフト３２上で回転する。アク
チュエータ３０のコイル・フレーム３４に取り付けられたコイル・アセンブリ３
６は、一般に、永久磁石構造体３８の上部磁石アセンブリ４０及び下部磁石アセ
ンブリ４２の間に形成されたギャップ４４内で回転し、アクチュエータ・アーム
２８をデータ記憶ディスク２４の表面上でスウィープさせる。スピンドル・モー
タ２６は、一般に、電源４６によって付勢され、データ記憶ディスク３４を回転
するように適応した多相交流モータ又はその代替えとしての直流モータを含む。
コイル・アセンブリ３６並びに永久磁石構造体３８の上部磁石アセンブリ４０及
び下部磁石アセンブリ４２は、サーボ・プロセッサ５６によって発生される制御
信号に応答するアクチュエータのボイス・コイル・モータ３９として共同して動
作する。
けられ、アクチュエータ・アーム２８をデータ記憶ディスク２４のスタック内に
及びそのスタックの外に移動させるためにそのシャフト３２上で回転する。アク
チュエータ３０のコイル・フレーム３４に取り付けられたコイル・アセンブリ３
６は、一般に、永久磁石構造体３８の上部磁石アセンブリ４０及び下部磁石アセ
ンブリ４２の間に形成されたギャップ４４内で回転し、アクチュエータ・アーム
２８をデータ記憶ディスク２４の表面上でスウィープさせる。スピンドル・モー
タ２６は、一般に、電源４６によって付勢され、データ記憶ディスク３４を回転
するように適応した多相交流モータ又はその代替えとしての直流モータを含む。
コイル・アセンブリ３６並びに永久磁石構造体３８の上部磁石アセンブリ４０及
び下部磁石アセンブリ４２は、サーボ・プロセッサ５６によって発生される制御
信号に応答するアクチュエータのボイス・コイル・モータ３９として共同して動
作する。
【００２３】 サーボ・プロセッサ５６は、ボイス・コイル・モータ３９に供給される制御電
流の方向及び大きさを制御する。アクチュエータのボイス・コイル・モータ３９
は、方向及び大きさが変化する制御電流が永久磁石構造体３８によって発生され
た磁界の存在時にコイル・アセンブリ３６に流れる時、アクチュエータ・コイル
・フレーム３４上にトルク力を生じる。アクチュエータ・コイル・フレーム３４
上に与えられたトルク力は、コイル・アセンブリ３６に流れる制御電流の極性に
依存した方向にアクチュエータ・アーム２８の対応する回転運動を生じさせる。
読取りチャネル電子回路５７と協同するサーボ・プロセッサ５６は、データをデ
ィスク２４から読み取る時及びディスク２４に書き込む時、アクチュエータ・ア
ーム２８及び変換器２７を規定のトラック５０及びセクタ５２のロケーションに
移動させるようにアクチュエータのボイス・コイル・モータ３９を調整する。サ
ーボ・プロセッサ５６はディスク・ドライブ・コントローラ５８に緩く結合され
る。ディスク・ドライブ・コントローラ５８は、一般に、データ記憶ディスク２
４への及びデータ記憶ディスク２４からのデータの転送を調整する制御回路及び
ソフトウエアを含む。サーボ・プロセッサ５６及びディスク・ドライブ・コント
ローラ５８は図１では２つの別個の装置として示されているけれども、そのサー
ボ・プロセッサ５６及びディスク・ドライブ・コントローラ５８が、一般にはコ
ンポーネント・コストの減少を生じる単一の多目的プロセッサにおいて実施可能
であることは勿論である。
流の方向及び大きさを制御する。アクチュエータのボイス・コイル・モータ３９
は、方向及び大きさが変化する制御電流が永久磁石構造体３８によって発生され
た磁界の存在時にコイル・アセンブリ３６に流れる時、アクチュエータ・コイル
・フレーム３４上にトルク力を生じる。アクチュエータ・コイル・フレーム３４
上に与えられたトルク力は、コイル・アセンブリ３６に流れる制御電流の極性に
依存した方向にアクチュエータ・アーム２８の対応する回転運動を生じさせる。
読取りチャネル電子回路５７と協同するサーボ・プロセッサ５６は、データをデ
ィスク２４から読み取る時及びディスク２４に書き込む時、アクチュエータ・ア
ーム２８及び変換器２７を規定のトラック５０及びセクタ５２のロケーションに
移動させるようにアクチュエータのボイス・コイル・モータ３９を調整する。サ
ーボ・プロセッサ５６はディスク・ドライブ・コントローラ５８に緩く結合され
る。ディスク・ドライブ・コントローラ５８は、一般に、データ記憶ディスク２
４への及びデータ記憶ディスク２４からのデータの転送を調整する制御回路及び
ソフトウエアを含む。サーボ・プロセッサ５６及びディスク・ドライブ・コント
ローラ５８は図１では２つの別個の装置として示されているけれども、そのサー
ボ・プロセッサ５６及びディスク・ドライブ・コントローラ５８が、一般にはコ
ンポーネント・コストの減少を生じる単一の多目的プロセッサにおいて実施可能
であることは勿論である。
【００２４】 次に図３に転じる、本発明の実施例に従ってデータ記憶媒体から読み取られた
信号の振幅を算定するために遂行される種々のプロセスが流れ図の形式で示され
る。図３に示されるように、データ記憶システムに設けられたデータ記憶媒体か
らリードバック信号が得られる（１５０）。この実施例では、読取りチャネルの
信号処理パスに導かれたリードバック信号の振幅を調整する目的で読取りチャネ
ルの自動利得制御（ＡＧＣ）ループにおいて可変利得増幅器（ＶＧＡ）が使用さ
れる。リードバック信号はＶＧＡの信号入力に印加される（１５２）。ＶＧＡ出
力信号及び事前設定された振幅を表す基準信号を使用して制御信号が発生される
（１５４）。そこで、その制御信号はＶＧＡの制御入力に印加される。それは、
一般に、ＶＧＡの利得に対する調整を生じる。
信号の振幅を算定するために遂行される種々のプロセスが流れ図の形式で示され
る。図３に示されるように、データ記憶システムに設けられたデータ記憶媒体か
らリードバック信号が得られる（１５０）。この実施例では、読取りチャネルの
信号処理パスに導かれたリードバック信号の振幅を調整する目的で読取りチャネ
ルの自動利得制御（ＡＧＣ）ループにおいて可変利得増幅器（ＶＧＡ）が使用さ
れる。リードバック信号はＶＧＡの信号入力に印加される（１５２）。ＶＧＡ出
力信号及び事前設定された振幅を表す基準信号を使用して制御信号が発生される
（１５４）。そこで、その制御信号はＶＧＡの制御入力に印加される。それは、
一般に、ＶＧＡの利得に対する調整を生じる。
【００２５】 ＶＧＡ利得の温度係数に関する補償信号が発生される（１５６）。一実施例で
は、その補償信号の大きさ又は値は絶対温度に比例的に関連付けられる。補償信
号はオリジナルの制御信号と共に使用されて修正制御信号を発生する（１５８）
。その修正制御信号は、リードバック信号の正確な表示である算定信号を発生す
るために使用される（１６０）。
は、その補償信号の大きさ又は値は絶対温度に比例的に関連付けられる。補償信
号はオリジナルの制御信号と共に使用されて修正制御信号を発生する（１５８）
。その修正制御信号は、リードバック信号の正確な表示である算定信号を発生す
るために使用される（１６０）。
【００２６】 算定信号は値が修正制御信号に等しい信号であるが、種々の入力又は出力のニ
ーズに適した形式のものでよい。例えば、修正制御信号はアナログ信号であって
もよく、算定信号はアナログ修正制御信号を表すディジタル信号であってもよい
。本発明の原理に従って計算されたリードバック信号の振幅は、ＶＧＡ利得の温
度係数によるＶＧＡ制御信号における温度関連の変動を重視している。
ーズに適した形式のものでよい。例えば、修正制御信号はアナログ信号であって
もよく、算定信号はアナログ修正制御信号を表すディジタル信号であってもよい
。本発明の原理に従って計算されたリードバック信号の振幅は、ＶＧＡ利得の温
度係数によるＶＧＡ制御信号における温度関連の変動を重視している。
【００２７】 次に図４を参照すると、本発明の実施例に従ってデータ記憶媒体から得られた
リードバック信号の振幅を算定するための回路７０が示される。図４に示された
回路７０は、図１及び図２に関連して前述したシステムの読取りチャネル電子装
置内に統合されてもよい。図４に示された回路及び本願において説明された他の
回路の実施例及び方法が一般に広範囲のデータ記憶システム及び他のタイプの信
号処理システムにおいて実施可能であることは勿論である。
リードバック信号の振幅を算定するための回路７０が示される。図４に示された
回路７０は、図１及び図２に関連して前述したシステムの読取りチャネル電子装
置内に統合されてもよい。図４に示された回路及び本願において説明された他の
回路の実施例及び方法が一般に広範囲のデータ記憶システム及び他のタイプの信
号処理システムにおいて実施可能であることは勿論である。
【００２８】 図４は読取り/書込みヘッド７１の読取り素子を使用してデータ記憶ディスク
７３から取り出された情報信号を処理する数多くのコンポーネントを示す。ディ
スク７３の表面から得られた情報信号は、一般に、そこに記憶されたデータ及び
サーボ情報を表すが、他のタイプの情報を含んでもよい。ディスク７３上に記憶
された情報は、一般に、一連の同心円トラック又はサーペント・トラックにおけ
る磁気遷移の形式のものである。読取り/書込みヘッド７１は、磁気抵抗（ＭＲ
）読取り素子、ジャイアント磁気抵抗（ＧＭＲ）読取り素子、薄膜読取り素子、
又は他のタイプの読取り変換器を含み得る。データ記憶ディスク７３が光学的情
報を記憶し得ること及び読取り/書込みヘッド７１が光学的読取り素子を含み得
ることは勿論である。
７３から取り出された情報信号を処理する数多くのコンポーネントを示す。ディ
スク７３の表面から得られた情報信号は、一般に、そこに記憶されたデータ及び
サーボ情報を表すが、他のタイプの情報を含んでもよい。ディスク７３上に記憶
された情報は、一般に、一連の同心円トラック又はサーペント・トラックにおけ
る磁気遷移の形式のものである。読取り/書込みヘッド７１は、磁気抵抗（ＭＲ
）読取り素子、ジャイアント磁気抵抗（ＧＭＲ）読取り素子、薄膜読取り素子、
又は他のタイプの読取り変換器を含み得る。データ記憶ディスク７３が光学的情
報を記憶し得ること及び読取り/書込みヘッド７１が光学的読取り素子を含み得
ることは勿論である。
【００２９】 読取り/書込みヘッド７１の読取り変換器において誘起された情報信号は、一
般に、アーム・エレクトロニクス（ＡＥ）回路又はモジュール７２のような前置
増幅電子機器に伝えられる。ＡＥモジュール７２は、読取り/書込みヘッド７１
から送られた、典型的には、マイクロボルトの範囲からミリボルトの範囲までの
リードバック信号を増幅する。増幅されたリードバック信号はＡＥモジュール７
２からリードバック信号振幅算定回路７５に伝える。リードバック信号振幅算定
回路７５は読取りチャネル内に統合されることが望ましいが、必須なことではな
い。回路７５の種々なコンポーネントは、一般には、読取りチャネル・アプリケ
ーションにおいて使用されたコンポーネントであることが注目される。そのよう
なコンポーネントは、本発明の原理に従って、結合して正確なリードバック信号
振幅算定を行う他の回路素子に結合されることも可能である。
般に、アーム・エレクトロニクス（ＡＥ）回路又はモジュール７２のような前置
増幅電子機器に伝えられる。ＡＥモジュール７２は、読取り/書込みヘッド７１
から送られた、典型的には、マイクロボルトの範囲からミリボルトの範囲までの
リードバック信号を増幅する。増幅されたリードバック信号はＡＥモジュール７
２からリードバック信号振幅算定回路７５に伝える。リードバック信号振幅算定
回路７５は読取りチャネル内に統合されることが望ましいが、必須なことではな
い。回路７５の種々なコンポーネントは、一般には、読取りチャネル・アプリケ
ーションにおいて使用されたコンポーネントであることが注目される。そのよう
なコンポーネントは、本発明の原理に従って、結合して正確なリードバック信号
振幅算定を行う他の回路素子に結合されることも可能である。
【００３０】 図４に示された実施例によれば、リードバック信号振幅算定回路７５は、１つ
又は複数の信号導体７４を介してＡＥモジュール７２に結合される可変利得増幅
器（ＶＧＡ）７６を含む。可変利得増幅器は、従来技術においては、電流又は電
圧制御信号のような制御信号に応答して変更可能な利得を有する増幅器として理
解されるものである。ＶＧＡ７６は、この実施例では連続的タイム・フィルタ（
ＣＴＦ）７８に結合される。リードバック信号はそのＣＴＦ７８を介して送られ
そしてフィルタされる。ＣＴＦ７８から出力されたリードバック信号は１つ又は
複数の信号導体７９を介して下流の回路に送られる。
又は複数の信号導体７４を介してＡＥモジュール７２に結合される可変利得増幅
器（ＶＧＡ）７６を含む。可変利得増幅器は、従来技術においては、電流又は電
圧制御信号のような制御信号に応答して変更可能な利得を有する増幅器として理
解されるものである。ＶＧＡ７６は、この実施例では連続的タイム・フィルタ（
ＣＴＦ）７８に結合される。リードバック信号はそのＣＴＦ７８を介して送られ
そしてフィルタされる。ＣＴＦ７８から出力されたリードバック信号は１つ又は
複数の信号導体７９を介して下流の回路に送られる。
【００３１】 望ましい実施例では、ＶＧＡ７６は、ＡＥモジュール７２から受け取られたリ
ードバック信号の振幅を正規化するために使用される。例えば、ＶＧＡ７６の出
力におけるリードバック信号の振幅は８００ｍＶdpp（ピーク・ツー・ピーク）
において正規化可能である。ＶＧＡ７６及びＣＴＦ７８の両方を含む実施例にお
いては、関連の正規化された振幅はＶＧＡ７６及びＣＴＦ７８の結合と関連した
振幅である。
ードバック信号の振幅を正規化するために使用される。例えば、ＶＧＡ７６の出
力におけるリードバック信号の振幅は８００ｍＶdpp（ピーク・ツー・ピーク）
において正規化可能である。ＶＧＡ７６及びＣＴＦ７８の両方を含む実施例にお
いては、関連の正規化された振幅はＶＧＡ７６及びＣＴＦ７８の結合と関連した
振幅である。
【００３２】 図４に示された回路構成によれば、ＶＧＡ利得制御バッファ８０は、ＶＧＡ７
６の利得を調節する目的で１つ又は複数の導体７７を介してＶＧＡ７６に送られ
る制御電圧信号を発生する。利得制御バッファ８０はデータ利得キャパシタ８４
及びサーボ利得キャパシタ８６を含む。利得キャパシタ８４及び８６にそれぞれ
またがって発生される電圧は統合された自動利得制御電圧を表す。複雑でない実
施例では、利得制御バッファ８０がマルチプレクサを表し得ることは明らかであ
ろう。
６の利得を調節する目的で１つ又は複数の導体７７を介してＶＧＡ７６に送られ
る制御電圧信号を発生する。利得制御バッファ８０はデータ利得キャパシタ８４
及びサーボ利得キャパシタ８６を含む。利得キャパシタ８４及び８６にそれぞれ
またがって発生される電圧は統合された自動利得制御電圧を表す。複雑でない実
施例では、利得制御バッファ８０がマルチプレクサを表し得ることは明らかであ
ろう。
【００３３】 利得制御バッファ８０は単位利得電圧バッファ８１に結合される。図４に示さ
れるように、データ利得キャパシタ８４にまたがって発生された電圧に等しい電
圧が単位利得電圧バッファ８１の入力に与えられる。データ利得キャパシタ８４
と関連した電圧がディスク・ドライブ・システムのオペレーションのアイドル・
モード又は読取りモード中選択的に単位利得電圧バッファ８１の入力に印加可能
であることは注目される。
れるように、データ利得キャパシタ８４にまたがって発生された電圧に等しい電
圧が単位利得電圧バッファ８１の入力に与えられる。データ利得キャパシタ８４
と関連した電圧がディスク・ドライブ・システムのオペレーションのアイドル・
モード又は読取りモード中選択的に単位利得電圧バッファ８１の入力に印加可能
であることは注目される。
【００３４】 単位利得電圧バッファ８１の出力において発生された電圧ＶCTRLは、データ利
得キャパシタ８４にまたがって発生された電圧と同じである。抵抗Ｒが単位利得
電圧バッファ８１のそれぞれの出力及びＮビット・ディジタル・アナログ変換器
（ＤＡＣ）８８に接続される。Ｎビット・ＤＡＣ８８及び抵抗Ｒの出力はコンパ
レータ８２の入力にも結合される。コンパレータ８２のそれぞれの入力に温度補
償電流源８９が結合される。
得キャパシタ８４にまたがって発生された電圧と同じである。抵抗Ｒが単位利得
電圧バッファ８１のそれぞれの出力及びＮビット・ディジタル・アナログ変換器
（ＤＡＣ）８８に接続される。Ｎビット・ＤＡＣ８８及び抵抗Ｒの出力はコンパ
レータ８２の入力にも結合される。コンパレータ８２のそれぞれの入力に温度補
償電流源８９が結合される。
【００３５】 本発明の原理に従ってリードバック信号振幅算定手順を遂行するために、単位
利得電圧バッファ８１、ＮビットＤＡＣ８８，及びコンパレータ８２が図４に示
されるように接続されることは注目される。なお、このリードバック信号振幅算
定手順は図４、図６及び図７を更に参照して以下で詳しく説明されるであろう。
これらの接続は、一般に、ディスク・ドライブ・システムのオペレーションの他
のモード中は他の機能を提供するように変更される。
利得電圧バッファ８１、ＮビットＤＡＣ８８，及びコンパレータ８２が図４に示
されるように接続されることは注目される。なお、このリードバック信号振幅算
定手順は図４、図６及び図７を更に参照して以下で詳しく説明されるであろう。
これらの接続は、一般に、ディスク・ドライブ・システムのオペレーションの他
のモード中は他の機能を提供するように変更される。
【００３６】 前に簡単に説明したように、多くのディスク・ドライブ・システムは、読取り
チャネルの信号処理パスに導入されたリードバック信号の振幅を調整するために
自動利得制御（ＡＧＣ）ループを使用する読取りチャネルを使っている。リード
バック信号の振幅を事前設定された振幅に調整することは、一般に、製造方法の
変更、飛翔高さの変動、前置増幅器の利得変動等によるヘッド／チャネル特性の
差に適応することを必要とする。
チャネルの信号処理パスに導入されたリードバック信号の振幅を調整するために
自動利得制御（ＡＧＣ）ループを使用する読取りチャネルを使っている。リード
バック信号の振幅を事前設定された振幅に調整することは、一般に、製造方法の
変更、飛翔高さの変動、前置増幅器の利得変動等によるヘッド／チャネル特性の
差に適応することを必要とする。
【００３７】 図５に示されたような既知の実施方法によれば、リードバック信号が可変利得
増幅器１０２の入力１１０において受け取られる。ＡＧＣループは、リードバッ
ク信号の振幅をＶＧＡ１０２の出力１１１において感知すること及びコンパレー
タ１０８の使用によるような事前設定された利得基準信号１０９にそのリードバ
ック信号の振幅を比較することによって機能する。利得基準信号１０９とＶＧＡ
１０２の出力に与えられたリードバック信号との間の検出された差に応答して、
適切な大きさ及び符号のエラー信号が発生される。ＶＧＡ制御信号ＶCTRLと呼ば
れる誤差信号が導体１１３、１１５を介してＶＧＡ１０２に印加され、コンパレ
ータ１０８に印加されたリードバック信号の振幅が利得基準信号１０９の振幅に
等しくなるまで、ＶＧＡの利得を増加又は減少させる。
増幅器１０２の入力１１０において受け取られる。ＡＧＣループは、リードバッ
ク信号の振幅をＶＧＡ１０２の出力１１１において感知すること及びコンパレー
タ１０８の使用によるような事前設定された利得基準信号１０９にそのリードバ
ック信号の振幅を比較することによって機能する。利得基準信号１０９とＶＧＡ
１０２の出力に与えられたリードバック信号との間の検出された差に応答して、
適切な大きさ及び符号のエラー信号が発生される。ＶＧＡ制御信号ＶCTRLと呼ば
れる誤差信号が導体１１３、１１５を介してＶＧＡ１０２に印加され、コンパレ
ータ１０８に印加されたリードバック信号の振幅が利得基準信号１０９の振幅に
等しくなるまで、ＶＧＡの利得を増加又は減少させる。
【００３８】 リードバック信号の所望の出力レベルは一定であるので、ＶＧＡ１０２の出力
に印加されたリードバック信号の振幅を算定するためにＶＧＡ制御信号ＶCTRLを
使用することは明らかであろう。しかし、この結論は、ＶＧＡ１０２の利得がＶ
ＧＡ制御電圧ＶCTRLのみの関数であると間違って仮定されるであろう。しかし、
実際には、代表的な統合ＶＧＡの利得は、温度に無関係であるということがその
分野では理解されている。例えば、温度は、データ・レート、操作モード、特定
のシステムが動作している環境に関係なく、任意の所与のチャネル・コンポーネ
ントにおいて変化するであろう。従って、温度が変化する時、所与のチャネル・
コンポーネントに対して、同じＶＧＡ制御電圧が異なるＶＧＡ利得を生じるであ
ろう。
に印加されたリードバック信号の振幅を算定するためにＶＧＡ制御信号ＶCTRLを
使用することは明らかであろう。しかし、この結論は、ＶＧＡ１０２の利得がＶ
ＧＡ制御電圧ＶCTRLのみの関数であると間違って仮定されるであろう。しかし、
実際には、代表的な統合ＶＧＡの利得は、温度に無関係であるということがその
分野では理解されている。例えば、温度は、データ・レート、操作モード、特定
のシステムが動作している環境に関係なく、任意の所与のチャネル・コンポーネ
ントにおいて変化するであろう。従って、温度が変化する時、所与のチャネル・
コンポーネントに対して、同じＶＧＡ制御電圧が異なるＶＧＡ利得を生じるであ
ろう。
【００３９】 更に、ＶＧＡ１０２の入力１１０に印加されたリードバック信号の振幅が変化
しない場合でも、ＶＧＡループにおける温度の影響がそのループをＶＧＡ制御信
号入力の種々の値でもってロックさせることがあり得る。プロセスの変更も種々
の読取りチャネル・モジュールの間の利得に影響するであろう。従って、その結
果、同じＶＧＡ制御電圧が異なる読取りチャネル・モジュールの間で異なるＶＧ
Ａ利得値を生じるであろう。これらの要素は、ＶＧＡ制御信号値ＶCTRLとリード
バック信号の振幅値との間の相関関係を減少させる。
しない場合でも、ＶＧＡループにおける温度の影響がそのループをＶＧＡ制御信
号入力の種々の値でもってロックさせることがあり得る。プロセスの変更も種々
の読取りチャネル・モジュールの間の利得に影響するであろう。従って、その結
果、同じＶＧＡ制御電圧が異なる読取りチャネル・モジュールの間で異なるＶＧ
Ａ利得値を生じるであろう。これらの要素は、ＶＧＡ制御信号値ＶCTRLとリード
バック信号の振幅値との間の相関関係を減少させる。
【００４０】 ＶＧＡ制御信号ＶCTRLを使用してＶＧＡへのリードバック信号入力の振幅を算
定するための技法が開発されている。図５はそのような一般的な方法の１つをブ
ロック図形式で示す。しかし、そのような技法はリードバック信号における温度
変動の悪影響を完全に無視し、その結果、読取りチャネルＶＧＡ利得の温度係数
が考慮されてないので精度が低いという欠点を有する。ＶＧＡ制御信号発生時の
温度関連の影響を無視することは、リードバック信号振幅算定の精度に不利な影
響を与える種々な不正確さをその結果として生じる。
定するための技法が開発されている。図５はそのような一般的な方法の１つをブ
ロック図形式で示す。しかし、そのような技法はリードバック信号における温度
変動の悪影響を完全に無視し、その結果、読取りチャネルＶＧＡ利得の温度係数
が考慮されてないので精度が低いという欠点を有する。ＶＧＡ制御信号発生時の
温度関連の影響を無視することは、リードバック信号振幅算定の精度に不利な影
響を与える種々な不正確さをその結果として生じる。
【００４１】 例えば、図５を更に参照すると、アナログ・ディジタル変換器（ＡＤＣ）１０
４、コンパレータ１０８，及びデータ利得キャパシタ１０６に結合されたＶＧＡ
１０２が示される。統合したデータ利得キャパシタ１０６にまたがりＶＧＡ制御
信号ＶCTRLを表す電圧がＡＤＣ１０４に印加される。ＡＤＣ１０４はデータ利得
キャパシタの電圧をディジタル化し、ＡＤＣ出力１１７を介してそのディジタル
化された電圧値をメモリに記憶する。ＡＤＣ１０４の出力１１７に与えられたデ
ィジタル信号の値は、ＶＧＡ１０２の入力１１０に印加されたリードバック信号
の振幅の非温度補償バイナリ算定値である。
４、コンパレータ１０８，及びデータ利得キャパシタ１０６に結合されたＶＧＡ
１０２が示される。統合したデータ利得キャパシタ１０６にまたがりＶＧＡ制御
信号ＶCTRLを表す電圧がＡＤＣ１０４に印加される。ＡＤＣ１０４はデータ利得
キャパシタの電圧をディジタル化し、ＡＤＣ出力１１７を介してそのディジタル
化された電圧値をメモリに記憶する。ＡＤＣ１０４の出力１１７に与えられたデ
ィジタル信号の値は、ＶＧＡ１０２の入力１１０に印加されたリードバック信号
の振幅の非温度補償バイナリ算定値である。
【００４２】 ＶＧＡ１０２は、集積回路（ＩＣ）基板上に又はＡＤＣ１０４が存在する基板
とは物理的に異なるチップ上に存在するものとして示されている。このように、
ＶＧＡ１０２はＡＤＣ１０４の温度とは異なる温度を持つことが可能であり、そ
れを持つことがしばしばある。ＡＤＣ１０４によってディジタル化が行われるチ
ップ１１２'の温度とは異なる温度にチャネル・チップ１１２がある場合、コン
パレータ１０８は、ＶＧＡ１０２に入力されたリードバック信号の同じ振幅レベ
ルに対して異なるディジタル制御コードを生ずることがわかっている。
とは物理的に異なるチップ上に存在するものとして示されている。このように、
ＶＧＡ１０２はＡＤＣ１０４の温度とは異なる温度を持つことが可能であり、そ
れを持つことがしばしばある。ＡＤＣ１０４によってディジタル化が行われるチ
ップ１１２'の温度とは異なる温度にチャネル・チップ１１２がある場合、コン
パレータ１０８は、ＶＧＡ１０２に入力されたリードバック信号の同じ振幅レベ
ルに対して異なるディジタル制御コードを生ずることがわかっている。
【００４３】 そのような温度関連の影響は、それが無視される場合、たとえＶＧＡに入力さ
れたリードバック信号の振幅が変化しなくてもＶＧＡ制御入力の種々の値でもっ
てＡＧＣループをロックさせる。ＶＧＡ制御信号発生中の温度関連の影響を無視
することは図５に関連して上述したようなリードバック信号振幅算定方法の精度
を低くすることは明らかであり、読取り/書込みヘッドの完全性に関して故障表
示を生じることさえあり得る。
れたリードバック信号の振幅が変化しなくてもＶＧＡ制御入力の種々の値でもっ
てＡＧＣループをロックさせる。ＶＧＡ制御信号発生中の温度関連の影響を無視
することは図５に関連して上述したようなリードバック信号振幅算定方法の精度
を低くすることは明らかであり、読取り/書込みヘッドの完全性に関して故障表
示を生じることさえあり得る。
【００４４】 再び図４を参照すると、上述のように、単位利得電圧バッファ８１の出力にま
たがってＶＧＡ制御電圧信号ＶCTRLが発生される。更に前述したように、代表的
な従来技術の方法は、ＶＧＡ７６の入力に印加されたリードバック信号の振幅を
算定するためにＶＧＡ制御電圧信号ＶCTRLのみの使用を伴う。しかし、そのよう
な方法は、ＶＧＡ制御電圧信号ＶCTRLを温度の関数としてＶＧＡ利得変化のよう
に変化させる温度関連の要素を無視している。従って、ＶＧＡ制御電圧信号ＶCT RL のみに基づくリードバック信号の振幅算定は、ＶＧＡ７６に入力されたリード
バック信号の振幅が変化してないにもかかわらず温度の関数としても変化するで
あろうということがわかる。
たがってＶＧＡ制御電圧信号ＶCTRLが発生される。更に前述したように、代表的
な従来技術の方法は、ＶＧＡ７６の入力に印加されたリードバック信号の振幅を
算定するためにＶＧＡ制御電圧信号ＶCTRLのみの使用を伴う。しかし、そのよう
な方法は、ＶＧＡ制御電圧信号ＶCTRLを温度の関数としてＶＧＡ利得変化のよう
に変化させる温度関連の要素を無視している。従って、ＶＧＡ制御電圧信号ＶCT RL のみに基づくリードバック信号の振幅算定は、ＶＧＡ７６に入力されたリード
バック信号の振幅が変化してないにもかかわらず温度の関数としても変化するで
あろうということがわかる。
【００４５】 本発明の原理に整合したリードバック信号振幅算定方法は、抵抗Ｒにまたがっ
て発生される算定信号ＶESTと関連してＶＧＡ制御電圧信号ＶCTRLを使用し、Ｖ
ＧＡ７６の入力に供給されたリードバック信号の振幅の温度補償算定を生じさせ
ることを伴う。温度補償電流源８９は、電圧ＶESTが抵抗Ｒにまたがって発生さ
れるように電流を発生する。電圧ＶESTは、その電圧ＶESTがＶＧＡ制御電圧信号
ＶCTRLに対して等しい大きさであるが逆の極性になるように抵抗Ｒにまたがって
発生される。温度補償電流源８９が抵抗Ｒに電流を供給している時はＮビットＤ
ＡＣ８８の出力は変化しないことが注目される。
て発生される算定信号ＶESTと関連してＶＧＡ制御電圧信号ＶCTRLを使用し、Ｖ
ＧＡ７６の入力に供給されたリードバック信号の振幅の温度補償算定を生じさせ
ることを伴う。温度補償電流源８９は、電圧ＶESTが抵抗Ｒにまたがって発生さ
れるように電流を発生する。電圧ＶESTは、その電圧ＶESTがＶＧＡ制御電圧信号
ＶCTRLに対して等しい大きさであるが逆の極性になるように抵抗Ｒにまたがって
発生される。温度補償電流源８９が抵抗Ｒに電流を供給している時はＮビットＤ
ＡＣ８８の出力は変化しないことが注目される。
【００４６】 コンパレータ８２の入力にまたがってゼロ・ボルトの電位が生じたこと（即ち
、ＶCTRL−ＶEST＝０）に応答してコンパレータ８２は状態を変化する。電圧ＶC TRL 及びＶESTの間が等しいこの時点で、ＶESTの値は、ＶＧＡ７６に供給された
リードバック信号の振幅を正確に表す。従って、温度変化によるＶＧＡ制御電圧
信号ＶCTRLの変動は、本発明の原理に従って、温度補償された（即ち、修正され
た）ＶＧＡ制御信号ＶESTの発生によって補償されることは明らかであろう。
、ＶCTRL−ＶEST＝０）に応答してコンパレータ８２は状態を変化する。電圧ＶC TRL 及びＶESTの間が等しいこの時点で、ＶESTの値は、ＶＧＡ７６に供給された
リードバック信号の振幅を正確に表す。従って、温度変化によるＶＧＡ制御電圧
信号ＶCTRLの変動は、本発明の原理に従って、温度補償された（即ち、修正され
た）ＶＧＡ制御信号ＶESTの発生によって補償されることは明らかであろう。
【００４７】 次に図６に転ずると、本発明の実施例に従って、リードバック信号振幅算定回
路１０１が示される。この実施例によれば、ＶＧＡ１０３の入力１１０に供給さ
れたリードバック信号の振幅を算定する目的でＶＧＡ制御信号１２３が補償信号
１１６と組み合わせて使用される。更に詳しく云えば、ＶＧＡ利得の温度係数と
関連した補償信号１１６が発生される。
路１０１が示される。この実施例によれば、ＶＧＡ１０３の入力１１０に供給さ
れたリードバック信号の振幅を算定する目的でＶＧＡ制御信号１２３が補償信号
１１６と組み合わせて使用される。更に詳しく云えば、ＶＧＡ利得の温度係数と
関連した補償信号１１６が発生される。
【００４８】 補償信号１１６は合計装置１１８に供給される。合計装置１１８は、修正ＶＧ
Ａ制御信号ＶEST１１９を生じるように補償信号１１６をＶＧＡ制御信号ＶCTRL
１２３に加える又はＶＧＡ制御信号ＶCTRL１２３から減じる。修正されたＶＧＡ
制御信号ＶEST１１９はＡＤＣ１０５に入力される。ＡＤＣ１０５はその修正Ｖ
ＧＡ制御信号ＶEST１１９をディジタル化し、そのディジタル化された信号１１
９をＡＤＣ１０５の出力１１７に供給する。ＡＤＣ出力１１７に供給された信号
は、ＶＧＡ１０３の入力１１０に供給されたリードバック信号の振幅の温度補償
されたバイナリ算定値である。
Ａ制御信号ＶEST１１９を生じるように補償信号１１６をＶＧＡ制御信号ＶCTRL
１２３に加える又はＶＧＡ制御信号ＶCTRL１２３から減じる。修正されたＶＧＡ
制御信号ＶEST１１９はＡＤＣ１０５に入力される。ＡＤＣ１０５はその修正Ｖ
ＧＡ制御信号ＶEST１１９をディジタル化し、そのディジタル化された信号１１
９をＡＤＣ１０５の出力１１７に供給する。ＡＤＣ出力１１７に供給された信号
は、ＶＧＡ１０３の入力１１０に供給されたリードバック信号の振幅の温度補償
されたバイナリ算定値である。
【００４９】 図６において更に明らかとなるように、ＡＤＣ１０５は、ＶＧＡ１０３が存在
する基板と同じ基板１１２上に統合される。この図では、図７と関連して更に詳
細に後述される補償信号発生回路１１４がＶＧＡ１０３と同じチップ１１２上に
含まれる。このように、１つの共通のＩＣ基板１１２上にすべて存在する補償信
号発生回路１１４、ＶＧＡ１０３、及びＡＤＣ１０５は等しい温度プロファイル
を有する。共通のＩＣ基板１１２上に補償信号発生回路１１４、ＶＧＡ１０３、
及びＡＤＣ１０５を統合することによって得られる大きな利点は必要に応じてＶ
ＧＡ利得／温度関数を追跡する又は逆追跡（ａｎｔｉ−ｔｒａｃｋ）する機能に
関連する。本発明の原理に徹した方法でＶＧＡ利得／ＶＧＡ制御信号の関係と関
連して温度係数を重視することはリードバック信号の振幅算定の精度を有利に高
める。
する基板と同じ基板１１２上に統合される。この図では、図７と関連して更に詳
細に後述される補償信号発生回路１１４がＶＧＡ１０３と同じチップ１１２上に
含まれる。このように、１つの共通のＩＣ基板１１２上にすべて存在する補償信
号発生回路１１４、ＶＧＡ１０３、及びＡＤＣ１０５は等しい温度プロファイル
を有する。共通のＩＣ基板１１２上に補償信号発生回路１１４、ＶＧＡ１０３、
及びＡＤＣ１０５を統合することによって得られる大きな利点は必要に応じてＶ
ＧＡ利得／温度関数を追跡する又は逆追跡（ａｎｔｉ−ｔｒａｃｋ）する機能に
関連する。本発明の原理に徹した方法でＶＧＡ利得／ＶＧＡ制御信号の関係と関
連して温度係数を重視することはリードバック信号の振幅算定の精度を有利に高
める。
【００５０】 図７を詳しく参照すると、本発明の別の実施例に従ってリードバック信号の振
幅を算定するための回路１３１が示される。図７に示された回路１３１は、ＶＧ
Ａ１０３、単位利得電圧バッファ回路１２０（破線で示される）、制御ロジック
１３８、制御ロジック１３８に結合されたＮビットＤＡＣ１３６、コンパレータ
１２４、及び温度補償回路１３０を含む。制御ロジック１３８は、図１に示され
たディスク・ドライブ・コントローラ５８に統合するものでもよい。一対のバッ
ファ１２１を介して一対の抵抗器１２２にデータ利得キャパシタ１３４が結合さ
れる。前述したように、データ利得キャパシタ１３４は読取りチャネルのＶＧＡ
制御信号ＶCTRLを表す電圧を記憶する。バッファ１２１は、単位利得型のバッフ
ァであることが望ましく、ソース・フォロワ又はエミッタ・フォロワとして構成
されてもよい。
幅を算定するための回路１３１が示される。図７に示された回路１３１は、ＶＧ
Ａ１０３、単位利得電圧バッファ回路１２０（破線で示される）、制御ロジック
１３８、制御ロジック１３８に結合されたＮビットＤＡＣ１３６、コンパレータ
１２４、及び温度補償回路１３０を含む。制御ロジック１３８は、図１に示され
たディスク・ドライブ・コントローラ５８に統合するものでもよい。一対のバッ
ファ１２１を介して一対の抵抗器１２２にデータ利得キャパシタ１３４が結合さ
れる。前述したように、データ利得キャパシタ１３４は読取りチャネルのＶＧＡ
制御信号ＶCTRLを表す電圧を記憶する。バッファ１２１は、単位利得型のバッフ
ァであることが望ましく、ソース・フォロワ又はエミッタ・フォロワとして構成
されてもよい。
【００５１】 温度補償回路１３０は、ＶＧＡ１０３又は単位利得電圧バッファ回路１２０内
に統合されてもよい。別の方法として、温度補償回路１０３は、ＶＧＡ１０３又
は単位利得電圧バッファ回路１２０から分離していてもよい。単位利得電圧バッ
ファ回路１２０、ＮビットＤＡＣ１３６、コンパレータ１２４、及び温度補償回
路１３０は共通のＩＣ基板又はチップ上に設けられることが望ましい。ＶＧＡ１
０３及び制御ロジック１３８は、統合の目的で共通のＩＣ基板上に又は共通のＩ
Ｃ基板とは別の基板／チップ上に設けられてもよい。データ利得キャパシタ１３
４は、共通のＩＣ基板とは別の基板上のような読取りチャネル外に設けられるこ
とが一般的であるが、それは必須ではない。
に統合されてもよい。別の方法として、温度補償回路１０３は、ＶＧＡ１０３又
は単位利得電圧バッファ回路１２０から分離していてもよい。単位利得電圧バッ
ファ回路１２０、ＮビットＤＡＣ１３６、コンパレータ１２４、及び温度補償回
路１３０は共通のＩＣ基板又はチップ上に設けられることが望ましい。ＶＧＡ１
０３及び制御ロジック１３８は、統合の目的で共通のＩＣ基板上に又は共通のＩ
Ｃ基板とは別の基板／チップ上に設けられてもよい。データ利得キャパシタ１３
４は、共通のＩＣ基板とは別の基板上のような読取りチャネル外に設けられるこ
とが一般的であるが、それは必須ではない。
【００５２】 図７の実施例に示されたリードバック信号振幅算定回路１３１によるリードバ
ック信号の処理は電流モードで行われることが望ましい。この構成では、温度補
償回路１０３によって発生された補償信号は温度に関する値を有する電流である
。１つの実施例では、その補償信号は絶対温度に比例的に関連した値を有する電
流である。
ック信号の処理は電流モードで行われることが望ましい。この構成では、温度補
償回路１０３によって発生された補償信号は温度に関する値を有する電流である
。１つの実施例では、その補償信号は絶対温度に比例的に関連した値を有する電
流である。
【００５３】 望ましい実施例と関連したＶＧＡ１０３は修正ギルバート・セル設計のもので
あり、絶対温度に比例するものと経験的に決定された利得特性を示す。温度補償
回路１３０がＶＧＡ１０３に統合される実施例では、絶対温度に比例的に関連す
る電流がＶＧＡ１０３において発生され、それは温度補償回路１０３による使用
のための電流ミラーの使用によって複写されてもよい。
あり、絶対温度に比例するものと経験的に決定された利得特性を示す。温度補償
回路１３０がＶＧＡ１０３に統合される実施例では、絶対温度に比例的に関連す
る電流がＶＧＡ１０３において発生され、それは温度補償回路１０３による使用
のための電流ミラーの使用によって複写されてもよい。
【００５４】 動作に関しては、バッファされたＶCTRLから修正ＶＧＡ制御信号ＶESTが減じ
られ、コンパレータ１２４のコンパレータ入力１２７、１２９に供給される。修
正ＶＧＡ制御信号ＶESTは、ＮビットＤＡＣ１３６及び温度補償回路１３０によ
って供給された電流により抵抗１２２にまたがって発生された差電圧を表す。温
度補償回路１３０は、ＶＧＡ利得／温度関係を追跡するように温度補償された第
１補償信号及び非温度補償信号（温度に無関係の信号）である第２補償信号を選
択的に発生する。これらの２つの補償信号を発生することは正又は負の補償が生
じることを可能にするという利点がある。
られ、コンパレータ１２４のコンパレータ入力１２７、１２９に供給される。修
正ＶＧＡ制御信号ＶESTは、ＮビットＤＡＣ１３６及び温度補償回路１３０によ
って供給された電流により抵抗１２２にまたがって発生された差電圧を表す。温
度補償回路１３０は、ＶＧＡ利得／温度関係を追跡するように温度補償された第
１補償信号及び非温度補償信号（温度に無関係の信号）である第２補償信号を選
択的に発生する。これらの２つの補償信号を発生することは正又は負の補償が生
じることを可能にするという利点がある。
【００５５】 更に図７に示されるように、温度補償回路１３０の電流発生器１２６によって
補償信号が発生される。電流発生器１２６によって発生された補償信号の大きさ
を変更するように補償制御回路１２８が調整されてもよい。電流発生器１２６に
よって発生された補償信号は、ＶＧＡ制御信号ＶCTRLの極性に従って正の電流信
号又は負の電流信号となり得る。簡単に云えば、コンパレータ１２４の入力１２
７及び１２９における電圧状態が等しくなる（即ち、０ボルトになる）ように、
ＶESTが、所望の取り消しを得るためにＶＧＡ制御信号に加えられる／ＶＧＡ制
御信号から減じられるような大きさ及び極性を持つように補償信号が発生される
。コンパレータ１２７、１２９における電圧が等しいこの時点で、制御ロジック
１３８の出力において算定信号１３２が与えられる。算定信号１３２は、修正Ｖ
ＧＡ制御信号ＶESTを使用して発生された温度補償バイナリ信号であり、ＶＧＡ
１０３に入力されたリードバック信号の振幅の正確な表示である。
補償信号が発生される。電流発生器１２６によって発生された補償信号の大きさ
を変更するように補償制御回路１２８が調整されてもよい。電流発生器１２６に
よって発生された補償信号は、ＶＧＡ制御信号ＶCTRLの極性に従って正の電流信
号又は負の電流信号となり得る。簡単に云えば、コンパレータ１２４の入力１２
７及び１２９における電圧状態が等しくなる（即ち、０ボルトになる）ように、
ＶESTが、所望の取り消しを得るためにＶＧＡ制御信号に加えられる／ＶＧＡ制
御信号から減じられるような大きさ及び極性を持つように補償信号が発生される
。コンパレータ１２７、１２９における電圧が等しいこの時点で、制御ロジック
１３８の出力において算定信号１３２が与えられる。算定信号１３２は、修正Ｖ
ＧＡ制御信号ＶESTを使用して発生された温度補償バイナリ信号であり、ＶＧＡ
１０３に入力されたリードバック信号の振幅の正確な表示である。
【００５６】 １つの実施例では、制御ロジック１３８が、図７では電流出力ＮビットＤＡＣ
１３６として示される統合ディジタル・アナログ・コンバータ（ＤＡＣ）を駆動
するカウンタとして実現される。そのカウンタは、連続的近似型カウンタ、バイ
ナリ・アップ／ダウン・カウンタのようなバイナリ・カウンタ、又は他のタイプ
のカウンタであってもよい。動作時には、制御ロジック１３８は、コンパレータ
１２４が状態を変えるまでバイナリ・コードをＮビットＤＡＣ１３６に送り、従
ってコンパレータ１２４の入力１２７、１２９にまたがってゼロ・ボルト電位を
表す。１つの実施例では、コンパレータ１２４のレンジは、バッファされた制御
電圧信号ＶCTRLから修正ＶＧＡ制御信号ＶESTを減じることによって小さくされ
てもよい。この方法を使用すると、コンパレータ１２４は、更に複雑な及び一般
的には精度の低いプログラム可能な閾値差動コンパレータに対する代替えとして
伝統的なゼロ・クロス・ディテクタを使用して実施されてもよい。
１３６として示される統合ディジタル・アナログ・コンバータ（ＤＡＣ）を駆動
するカウンタとして実現される。そのカウンタは、連続的近似型カウンタ、バイ
ナリ・アップ／ダウン・カウンタのようなバイナリ・カウンタ、又は他のタイプ
のカウンタであってもよい。動作時には、制御ロジック１３８は、コンパレータ
１２４が状態を変えるまでバイナリ・コードをＮビットＤＡＣ１３６に送り、従
ってコンパレータ１２４の入力１２７、１２９にまたがってゼロ・ボルト電位を
表す。１つの実施例では、コンパレータ１２４のレンジは、バッファされた制御
電圧信号ＶCTRLから修正ＶＧＡ制御信号ＶESTを減じることによって小さくされ
てもよい。この方法を使用すると、コンパレータ１２４は、更に複雑な及び一般
的には精度の低いプログラム可能な閾値差動コンパレータに対する代替えとして
伝統的なゼロ・クロス・ディテクタを使用して実施されてもよい。
【００５７】 本発明の種々の実施例に関する以上の記述は図解及び説明の目的で示された。
完璧であること及び開示された正確な形式に本発明を限定することは意図されて
ない。例えば、本発明のリードバック信号振幅算定回路は、電流モードで動作す
る代替えとして電圧モードでリードバック信号を処理することも可能である。上
記の教示するところに照らして多くの修正及び変更が可能である。本発明の技術
的範囲はこの詳細な説明によって限定されず、むしろ特許請求の範囲の記載に限
定されることが意図される。
完璧であること及び開示された正確な形式に本発明を限定することは意図されて
ない。例えば、本発明のリードバック信号振幅算定回路は、電流モードで動作す
る代替えとして電圧モードでリードバック信号を処理することも可能である。上
記の教示するところに照らして多くの修正及び変更が可能である。本発明の技術
的範囲はこの詳細な説明によって限定されず、むしろ特許請求の範囲の記載に限
定されることが意図される。
【図１】 上部のハウジング・カバーを取り外したディスク・ドライブ・シス
テムの投影図である。
テムの投影図である。
【図２】 複数のデータ記憶ディスクより成るディスク・ドライブ・システム
の側面図である。
の側面図である。
【図３】 本発明の原理に従ってデータ記憶媒体から得られたリードバック信
号の振幅を算定する時にデータ記憶システムにおいて遂行されるいくつかの処理
を示す流れ図である。
号の振幅を算定する時にデータ記憶システムにおいて遂行されるいくつかの処理
を示す流れ図である。
【図４】 本発明の一実施例に従ってリードバック信号の振幅を算定するため
の回路を含む読取りチャネル回路のブロック図である。
の回路を含む読取りチャネル回路のブロック図である。
【図５】 既知の技法に従ってリードバック信号の振幅を算定するための方法
のブロック図である。
のブロック図である。
【図６】 本発明の一実施例に従ってリードバック信号の振幅を算定するため
の装置のブロック図である。
の装置のブロック図である。
【図７】 本発明の別の実施例に従ってリードバック信号の振幅を算定するた
めの装置の回路図である。
めの装置の回路図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年１２月６日（２０００．１２．６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の名称】 ディスク・ドライブ・システムにおいて使用するための温度補
償を伴う可変利得増幅器
償を伴う可変利得増幅器
【特許請求の範囲】
【発明の詳細な説明】
【０００１】 技術分野 本発明は、概して云えば、データ記憶媒体から読み取られた信号に関するもの
であり、更に詳しく云えば、ディスク・ドライブ・システムに設けられたデータ
記憶媒体から読み取られた信号の振幅を算定するためのシステム及び方法に関す
るものである。
であり、更に詳しく云えば、ディスク・ドライブ・システムに設けられたデータ
記憶媒体から読み取られた信号の振幅を算定するためのシステム及び方法に関す
るものである。
【０００２】 背景技術 ディスク・ドライブ・システム製造産業では、現在、読取り／書込みヘッドの
部品として利用される変換器の性能及び信頼性に大きな注意が向けられている。
例えば、読取り変換器の動作特性の変化は、読取り／書込みヘッドの性能低下又
はそのヘッドの差し迫った障害を表すことがある。例えば、特定の読取り／書込
みヘッドから得られたリードバック信号の振幅の変化は、その読取り／書込みヘ
ッドの読取り素子に対して起こり得る問題を表すことがある。
部品として利用される変換器の性能及び信頼性に大きな注意が向けられている。
例えば、読取り変換器の動作特性の変化は、読取り／書込みヘッドの性能低下又
はそのヘッドの差し迫った障害を表すことがある。例えば、特定の読取り／書込
みヘッドから得られたリードバック信号の振幅の変化は、その読取り／書込みヘ
ッドの読取り素子に対して起こり得る問題を表すことがある。
【０００３】 例えば、特定の読取り／書込みヘッドを使用して得られたリードバック信号の
振幅特性を常時監視するということは、その読取り／書込みヘッド上に設けられ
た読取り変換器の整合性及び動作状態に関して洞察を施し得ることがわかってい
る。例えば、変則的な態様で動作しているジャイアントＭＲ（ＧＭＲ）変換器は
、常時振幅が減少しているリードバック信号を生ずることがある。しかし、ほと
んどの読取りチャネル設計の性質及び複雑さは、一般に、特定の読取り／書込み
ヘッドに対するリードバック信号の振幅を高い精度でもって測定するというよう
なリードバック信号の特性を本来の状態で測定することを不可能にしている。
振幅特性を常時監視するということは、その読取り／書込みヘッド上に設けられ
た読取り変換器の整合性及び動作状態に関して洞察を施し得ることがわかってい
る。例えば、変則的な態様で動作しているジャイアントＭＲ（ＧＭＲ）変換器は
、常時振幅が減少しているリードバック信号を生ずることがある。しかし、ほと
んどの読取りチャネル設計の性質及び複雑さは、一般に、特定の読取り／書込み
ヘッドに対するリードバック信号の振幅を高い精度でもって測定するというよう
なリードバック信号の特性を本来の状態で測定することを不可能にしている。
【０００４】 代表的な読取りチャネルの設計では、しばしば自動利得制御（ＡＧＣ）ループ
の利得要素として可変利得増幅器（ＶＧＡ）が使用される。なお、ＡＧＣループ
は、ＶＧＡの出力において与えられるリードバック信号の振幅を調整するために
使用されるものである。ＡＧＣループは、ＶＧＡに適正な信号を供給することに
よってＶＧＡの利得を修正する。ＶＧＡに入力されたリードバック信号の振幅を
算定するためにＶＧＡ制御信号を使用する試みが行われたけれども、そのような
試みの方法は、リードバック信号の振幅算定の精度に悪影響を与える温度関連の
要因を完全に無視している。
の利得要素として可変利得増幅器（ＶＧＡ）が使用される。なお、ＡＧＣループ
は、ＶＧＡの出力において与えられるリードバック信号の振幅を調整するために
使用されるものである。ＡＧＣループは、ＶＧＡに適正な信号を供給することに
よってＶＧＡの利得を修正する。ＶＧＡに入力されたリードバック信号の振幅を
算定するためにＶＧＡ制御信号を使用する試みが行われたけれども、そのような
試みの方法は、リードバック信号の振幅算定の精度に悪影響を与える温度関連の
要因を完全に無視している。
【０００５】 モリツグ氏他に対して発行された米国特許第５,６３１,８９１号（１９９７年
５月２０日）は光ディスク・ドライブ装置用のＡＧＣループ回路を開示している
。その回路では、ＶＧＡ出力に接続されたコンパレータのための基準電圧回路に
おいて使用されるショットキ・ダイオードが、ＶＧＡ出力に接続されたクランプ
回路において使用される一対のショットキ・ダイオードに物理的に隣接している
。なお、これは、それらのショットキ・ダイオードが同じ温度条件の下で動作す
るものと仮定している。
５月２０日）は光ディスク・ドライブ装置用のＡＧＣループ回路を開示している
。その回路では、ＶＧＡ出力に接続されたコンパレータのための基準電圧回路に
おいて使用されるショットキ・ダイオードが、ＶＧＡ出力に接続されたクランプ
回路において使用される一対のショットキ・ダイオードに物理的に隣接している
。なお、これは、それらのショットキ・ダイオードが同じ温度条件の下で動作す
るものと仮定している。
【０００６】 データ記憶媒体から得られたリードバック信号の振幅を高いの精度でもって決
定するための装置及び方法に対する熱望的な要求がディスク・ドライブ・システ
ム製造業界には存在する。読取りチャネルを本来の状態で実施し得るそのような
装置及び方法に対する特定の要求も存在する。本発明はこれらの及び他の要求を
満たすものである。
定するための装置及び方法に対する熱望的な要求がディスク・ドライブ・システ
ム製造業界には存在する。読取りチャネルを本来の状態で実施し得るそのような
装置及び方法に対する特定の要求も存在する。本発明はこれらの及び他の要求を
満たすものである。
【０００７】 発明の開示 本発明は、データ記憶媒体から得られそして利得修正増幅器に入力されたリー
ドバック信号の振幅を算定するための装置及び方法に関する。
ドバック信号の振幅を算定するための装置及び方法に関する。
【０００８】 本発明の第１実施例による方法は、増幅器の入力に供給されたリードバック信
号に応答して増幅器の出力において出力信号を検知することを伴う。増幅器の出
力信号と基準信号との間の差を表す差信号が発生される。増幅器利得の温度係数
と関連した補償信号が発生する。その補償信号を使用してリードバック信号の振
幅を表す算定信号が発生される。算定信号はリードバック信号の振幅を表す。こ
の場合、算定信号は、差信号の大きさに等しい大きさ及び差信号の極性とは逆の
極性を有する。算定信号は、その算定信号を差信号に加えること又はその算定信
号を差信号から減じることによって発生される。
号に応答して増幅器の出力において出力信号を検知することを伴う。増幅器の出
力信号と基準信号との間の差を表す差信号が発生される。増幅器利得の温度係数
と関連した補償信号が発生する。その補償信号を使用してリードバック信号の振
幅を表す算定信号が発生される。算定信号はリードバック信号の振幅を表す。こ
の場合、算定信号は、差信号の大きさに等しい大きさ及び差信号の極性とは逆の
極性を有する。算定信号は、その算定信号を差信号に加えること又はその算定信
号を差信号から減じることによって発生される。
【０００９】 本発明の第２実施例による方法は、増幅器の入力に供給されたリードバック信
号に応答して増幅器の出力において出力信号を検知することを伴う。増幅器の出
力信号と基準信号との間の差を表す差信号が発生される。増幅器利得の温度係数
と関連した補償信号が発生する。この場合、補償信号は電流信号である。その補
償信号を使用して、リードバック信号の振幅を表す算定信号が発生される。算定
信号はリードバック信号の振幅を表す。この場合、算定信号は、差信号の大きさ
に等しい大きさ及び差信号の極性とは逆の極性を有する。
号に応答して増幅器の出力において出力信号を検知することを伴う。増幅器の出
力信号と基準信号との間の差を表す差信号が発生される。増幅器利得の温度係数
と関連した補償信号が発生する。この場合、補償信号は電流信号である。その補
償信号を使用して、リードバック信号の振幅を表す算定信号が発生される。算定
信号はリードバック信号の振幅を表す。この場合、算定信号は、差信号の大きさ
に等しい大きさ及び差信号の極性とは逆の極性を有する。
【００１０】 いずれに実施例においても、補償信号は温度に関連した大きさを有し、それは
絶対温度に比例することが望ましい。更に、補償信号を発生させることは、絶対
温度に比例した大きさを有する第１補償信号を発生させること及び温度に無関係
の大きさを有する第２補償信号を発生させること及び温度に無関係の大きさを有
する第２補償信号を発生させることを伴い得るものである。その第１及び第２補
償信号は、差信号における温度関連の利得及び極性の変動を打ち消すために選択
的に使用可能である。算定信号はバイナリ算定信号であってもよい。差信号は、
利得修正増幅器から出力された信号を所定の振幅に維持すべく増幅器出力信号を
基準信号と平衡状態にするように増幅器の制御入力に供給され得るものである。
基準信号は、利得修正増幅器の出力において維持されるべき事前設定されたリー
ドバック信号の振幅を表し得るものである。
絶対温度に比例することが望ましい。更に、補償信号を発生させることは、絶対
温度に比例した大きさを有する第１補償信号を発生させること及び温度に無関係
の大きさを有する第２補償信号を発生させること及び温度に無関係の大きさを有
する第２補償信号を発生させることを伴い得るものである。その第１及び第２補
償信号は、差信号における温度関連の利得及び極性の変動を打ち消すために選択
的に使用可能である。算定信号はバイナリ算定信号であってもよい。差信号は、
利得修正増幅器から出力された信号を所定の振幅に維持すべく増幅器出力信号を
基準信号と平衡状態にするように増幅器の制御入力に供給され得るものである。
基準信号は、利得修正増幅器の出力において維持されるべき事前設定されたリー
ドバック信号の振幅を表し得るものである。
【００１１】 データ記憶媒体から得られたリードバック信号の振幅を算定するための回路は
、リードバック信号を受け取る信号入力、信号出力、及び増幅器の制御信号を受
け取る制御入力を有する利得修正増幅器を含む。増幅器の制御入力はキャパシタ
に結合され、増幅器の制御信号がそのキャパシタに記憶される。
、リードバック信号を受け取る信号入力、信号出力、及び増幅器の制御信号を受
け取る制御入力を有する利得修正増幅器を含む。増幅器の制御入力はキャパシタ
に結合され、増幅器の制御信号がそのキャパシタに記憶される。
【００１２】 更に、その回路はコンパレータを含み、そのコンパレータの入力はそれぞれの
抵抗性素子を介して増幅器の制御入力に結合される。コンパレータの入力にはデ
ィジタル・アナログ回路（ＤＡＣ）の出力が結合される。又、コンパレータの入
力には温度補償回路が結合され、増幅器利得の温度係数と関連した補償信号を発
生させる。温度補償信号は抵抗性素子に跨る電圧の変化を生じさせる。コンパレ
ータの出力に結合された入力及びＤＡＣの入力に結合された出力を有する論理回
路が含まれる。その論理回路は、コンパレータのそれぞれの入力における電圧が
等しいことに応答して、リードバック信号の振幅を表す算定信号をそれの出力に
おいて発生する。その算定信号はバイナリ信号であってもよい。
抵抗性素子を介して増幅器の制御入力に結合される。コンパレータの入力にはデ
ィジタル・アナログ回路（ＤＡＣ）の出力が結合される。又、コンパレータの入
力には温度補償回路が結合され、増幅器利得の温度係数と関連した補償信号を発
生させる。温度補償信号は抵抗性素子に跨る電圧の変化を生じさせる。コンパレ
ータの出力に結合された入力及びＤＡＣの入力に結合された出力を有する論理回
路が含まれる。その論理回路は、コンパレータのそれぞれの入力における電圧が
等しいことに応答して、リードバック信号の振幅を表す算定信号をそれの出力に
おいて発生する。その算定信号はバイナリ信号であってもよい。
【００１３】 増幅器、温度補償回路、及びコンパレータは同じ温度プロファイルを有するこ
とが望ましく、又、共通のＩＣ基板上に設けられることが望ましい。温度補償回
路は電流発生器及び大きさ制御器を含む。温度補償回路は増幅器に統合したもの
でもよい。利得修正増幅器は可変利得増幅器（ＶＧＡ）を含んでもよい。
とが望ましく、又、共通のＩＣ基板上に設けられることが望ましい。温度補償回
路は電流発生器及び大きさ制御器を含む。温度補償回路は増幅器に統合したもの
でもよい。利得修正増幅器は可変利得増幅器（ＶＧＡ）を含んでもよい。
【００１４】 温度補償回路は、絶対温度に比例した大きさを有する第１補償信号を発生させ
得るし、温度に無関係の大きさを有する第２補償信号を発生させ得るものである
。第１補償信号は第２補償信号の極性とは反対の極性を持ち得る。第１及び第２
補償信号は、増幅器制御信号における温度関連利得及び極性変動を打ち消すため
に選択的に使用可能である。本発明のリードバック信号振幅算定回路は、ディス
ク・ドライブ・システム又は他の種々なタイプのデータ記憶システムにおいて実
装可能である。
得るし、温度に無関係の大きさを有する第２補償信号を発生させ得るものである
。第１補償信号は第２補償信号の極性とは反対の極性を持ち得る。第１及び第２
補償信号は、増幅器制御信号における温度関連利得及び極性変動を打ち消すため
に選択的に使用可能である。本発明のリードバック信号振幅算定回路は、ディス
ク・ドライブ・システム又は他の種々なタイプのデータ記憶システムにおいて実
装可能である。
【００１５】 本発明に関する上記の要約は本発明の各実施例又はすべての実施方法を記述す
ることを意図するものではない。添付図面と関連して以下の詳細な説明及び特許
請求の範囲を参照することによって、本発明を更に完全に理解できると共に利点
及び達成事項が明らかになるであろう。
ることを意図するものではない。添付図面と関連して以下の詳細な説明及び特許
請求の範囲を参照することによって、本発明を更に完全に理解できると共に利点
及び達成事項が明らかになるであろう。
【００１６】 発明を実施するための最良の形態 図示の実施例に関する以下の説明では、本願の一部分を形成する添付図面に対
する参照が行われ、又、添付図面には本発明を実施し得る種々の実施例が示され
る。他の実施例が利用可能であること及び本発明の範囲から逸脱することなく構
造上及び機能上の変更が行われ得るということも理解されるべきである。
する参照が行われ、又、添付図面には本発明を実施し得る種々の実施例が示され
る。他の実施例が利用可能であること及び本発明の範囲から逸脱することなく構
造上及び機能上の変更が行われ得るということも理解されるべきである。
【００１７】 広義の及び一般的な用語では、本発明の原理によるシステム及び方法は、自動
利得制御（ＡＧＣ）ループへの入力信号の振幅の正確な算定をもたらす。本発明
による入力信号算定方法は、入力信号の振幅における変動の存在にもかかわらず
、その入力信号の振幅の正確な算定をもたらす。温度補償が与えられ、それによ
って、ＡＧＣループにおいて使用される可変利得増幅器の利得と関連した温度係
数は、ＡＧＣループ利得に関する温度変動の影響を効果的に無効にするようにＶ
ＧＡ制御信号に加えられる温度補償信号を作るために使用される。
利得制御（ＡＧＣ）ループへの入力信号の振幅の正確な算定をもたらす。本発明
による入力信号算定方法は、入力信号の振幅における変動の存在にもかかわらず
、その入力信号の振幅の正確な算定をもたらす。温度補償が与えられ、それによ
って、ＡＧＣループにおいて使用される可変利得増幅器の利得と関連した温度係
数は、ＡＧＣループ利得に関する温度変動の影響を効果的に無効にするようにＶ
ＧＡ制御信号に加えられる温度補償信号を作るために使用される。
【００１８】 本発明による入力信号算定方法がディスク・ドライブ・システムにおいて使用
される実施例では、データ記憶媒体から得られたリードバック信号の振幅が正確
に算定可能である。所与の読取り／書込みヘッドに対するリードバック信号の振
幅を反復ベースで算定することは、読取り変換器及び／又は読取りチャネル回路
の振幅特性における変化の識別をもたらす。
される実施例では、データ記憶媒体から得られたリードバック信号の振幅が正確
に算定可能である。所与の読取り／書込みヘッドに対するリードバック信号の振
幅を反復ベースで算定することは、読取り変換器及び／又は読取りチャネル回路
の振幅特性における変化の識別をもたらす。
【００１９】 一例として、ＧＭＲ読取り変換器と関連した縮小振幅値を結果として生じる振
幅測定は、一般に、変換器の差し迫った障害を表している。相対的なリードバッ
ク信号の振幅におけるそのような損失又は異常は、変化するタイプの読取り変換
器に対する予測障害分析作戦の一部として使用可能である。リードバック信号の
振幅算定の精度は読取り変換器／読取りの性能における望ましくない変動を検出
する能力を有利に改良し、劣悪に動作する読み取り変換器を適切に識別するため
の精度を高めることは明らかであろう。
幅測定は、一般に、変換器の差し迫った障害を表している。相対的なリードバッ
ク信号の振幅におけるそのような損失又は異常は、変化するタイプの読取り変換
器に対する予測障害分析作戦の一部として使用可能である。リードバック信号の
振幅算定の精度は読取り変換器／読取りの性能における望ましくない変動を検出
する能力を有利に改良し、劣悪に動作する読み取り変換器を適切に識別するため
の精度を高めることは明らかであろう。
【００２０】 リードバック信号の振幅が或る事前設定された振幅に維持されるべき実施例で
は、可変利得増幅器及び温度補償回路を含む本発明のリードバック信号振幅算定
回路が読取りチャネル回路の自動利得制御ループにおいて使用可能である。記憶
媒体から得られそして可変利得増幅器に入力された信号が読取り／書込みヘッド
製造方法の変更、フライ・ハイトの変動、前置増幅器の利得変動等によるような
振幅変動を受ける。リードバック信号の振幅を正確に算定することは、読取り変
換器の性能における微妙な及び顕著な変化及び／又は読取りチャネル回路の性能
における望ましくない変化を与える。
は、可変利得増幅器及び温度補償回路を含む本発明のリードバック信号振幅算定
回路が読取りチャネル回路の自動利得制御ループにおいて使用可能である。記憶
媒体から得られそして可変利得増幅器に入力された信号が読取り／書込みヘッド
製造方法の変更、フライ・ハイトの変動、前置増幅器の利得変動等によるような
振幅変動を受ける。リードバック信号の振幅を正確に算定することは、読取り変
換器の性能における微妙な及び顕著な変化及び／又は読取りチャネル回路の性能
における望ましくない変化を与える。
【００２１】 図面、特に、図１及び図２を参照すると、本発明のリードバック信号算定方法
が実施可能であるディスク・ドライブ・システム２０が示される。ディスク・ド
ライブ・システム２０は、図２に最もよく示されるように、一般に、同軸方向に
縦列関係でスタックされ、スピンドル・モータ２６によって比較的高い回転速度
で回転する１つ又は複数の固定データ記憶ディスク２４を含む。図１に示される
ように、各ディスク２４は、一般に、複数の間隔づけられた同心円トラック５０
を含むようにフォーマットされる。各トラックは一連のセクタ５２に区分され、
一方、それらのセクタは更に個々の情報フィールドに分けられる。１つ又は複数
のディスク２４が、螺旋状のトラック構成を含むように交互にフォーマットされ
ることもあり得る。
が実施可能であるディスク・ドライブ・システム２０が示される。ディスク・ド
ライブ・システム２０は、図２に最もよく示されるように、一般に、同軸方向に
縦列関係でスタックされ、スピンドル・モータ２６によって比較的高い回転速度
で回転する１つ又は複数の固定データ記憶ディスク２４を含む。図１に示される
ように、各ディスク２４は、一般に、複数の間隔づけられた同心円トラック５０
を含むようにフォーマットされる。各トラックは一連のセクタ５２に区分され、
一方、それらのセクタは更に個々の情報フィールドに分けられる。１つ又は複数
のディスク２４が、螺旋状のトラック構成を含むように交互にフォーマットされ
ることもあり得る。
【００２２】 アクチュエータ３０は、一般に、複数のインターリーブしたアクチュエータ・
アーム２８を含み、各アームは、データ記憶ディスク２４に及びデータ記憶ディ
スク２４から情報を転送するための１つ又は複数の変換器２７及びスライダ・ア
センブリ３５をロード・ビーム２５に装着される。一般に、スライダ３５は、ス
ピンドル・モータの回転速度が増加するに従って変換器２７をディスク２４の表
面から持ち上げ、ディスク２４の高速回転によって生じた空気ベアリングによっ
て変換器２７をディスク２４上でホーバリングさせる空気力学的なリフティング
・ボディとして設計される。別の方法として、スライダ３５及びディスク表面２
４の間の静的摩擦及び動的摩擦を減少させるために、ディスク表面２４上に適合
した潤滑剤が配される。
アーム２８を含み、各アームは、データ記憶ディスク２４に及びデータ記憶ディ
スク２４から情報を転送するための１つ又は複数の変換器２７及びスライダ・ア
センブリ３５をロード・ビーム２５に装着される。一般に、スライダ３５は、ス
ピンドル・モータの回転速度が増加するに従って変換器２７をディスク２４の表
面から持ち上げ、ディスク２４の高速回転によって生じた空気ベアリングによっ
て変換器２７をディスク２４上でホーバリングさせる空気力学的なリフティング
・ボディとして設計される。別の方法として、スライダ３５及びディスク表面２
４の間の静的摩擦及び動的摩擦を減少させるために、ディスク表面２４上に適合
した潤滑剤が配される。
【００２３】 アクチュエータ３０は、一般に、静止アクチュエータ・シャフト３２に取り付
けられ、アクチュエータ・アーム２８をデータ記憶ディスク２４のスタック内に
及びそのスタックの外に移動させるためにそのシャフト３２上で回転する。アク
チュエータ３０のコイル・フレーム３４に取り付けられたコイル・アセンブリ３
６は、一般に、永久磁石構造体３８の上部磁石アセンブリ４０及び下部磁石アセ
ンブリ４２の間に形成されたギャップ４４内で回転し、アクチュエータ・アーム
２８をデータ記憶ディスク２４の表面上でスウィープさせる。スピンドル・モー
タ２６は、一般に、電源４６によって付勢され、データ記憶ディスク３４を回転
するように適応した多相交流モータ又はその代替えとしての直流モータを含む。
コイル・アセンブリ３６並びに永久磁石構造体３８の上部磁石アセンブリ４０及
び下部磁石アセンブリ４２は、サーボ・プロセッサ５６によって発生される制御
信号に応答するアクチュエータのボイス・コイル・モータ３９として共同して動
作する。
けられ、アクチュエータ・アーム２８をデータ記憶ディスク２４のスタック内に
及びそのスタックの外に移動させるためにそのシャフト３２上で回転する。アク
チュエータ３０のコイル・フレーム３４に取り付けられたコイル・アセンブリ３
６は、一般に、永久磁石構造体３８の上部磁石アセンブリ４０及び下部磁石アセ
ンブリ４２の間に形成されたギャップ４４内で回転し、アクチュエータ・アーム
２８をデータ記憶ディスク２４の表面上でスウィープさせる。スピンドル・モー
タ２６は、一般に、電源４６によって付勢され、データ記憶ディスク３４を回転
するように適応した多相交流モータ又はその代替えとしての直流モータを含む。
コイル・アセンブリ３６並びに永久磁石構造体３８の上部磁石アセンブリ４０及
び下部磁石アセンブリ４２は、サーボ・プロセッサ５６によって発生される制御
信号に応答するアクチュエータのボイス・コイル・モータ３９として共同して動
作する。
【００２４】 サーボ・プロセッサ５６は、ボイス・コイル・モータ３９に供給される制御電
流の方向及び大きさを制御する。アクチュエータのボイス・コイル・モータ３９
は、方向及び大きさが変化する制御電流が永久磁石構造体３８によって発生され
た磁界の存在時にコイル・アセンブリ３６に流れる時、アクチュエータ・コイル
・フレーム３４上にトルク力を生じる。アクチュエータ・コイル・フレーム３４
上に与えられたトルク力は、コイル・アセンブリ３６に流れる制御電流の極性に
依存した方向にアクチュエータ・アーム２８の対応する回転運動を生じさせる。
読取りチャネル電子回路５７と協同するサーボ・プロセッサ５６は、データをデ
ィスク２４から読み取る時及びディスク２４に書き込む時、アクチュエータ・ア
ーム２８及び変換器２７を規定のトラック５０及びセクタ５２のロケーションに
移動させるようにアクチュエータのボイス・コイル・モータ３９を調整する。サ
ーボ・プロセッサ５６はディスク・ドライブ・コントローラ５８に緩く結合され
る。ディスク・ドライブ・コントローラ５８は、一般に、データ記憶ディスク２
４への及びデータ記憶ディスク２４からのデータの転送を調整する制御回路及び
ソフトウエアを含む。サーボ・プロセッサ５６及びディスク・ドライブ・コント
ローラ５８は図１では２つの別個の装置として示されているけれども、そのサー
ボ・プロセッサ５６及びディスク・ドライブ・コントローラ５８が、一般にはコ
ンポーネント・コストの減少を生じる単一の多目的プロセッサにおいて実施可能
であることは勿論である。
流の方向及び大きさを制御する。アクチュエータのボイス・コイル・モータ３９
は、方向及び大きさが変化する制御電流が永久磁石構造体３８によって発生され
た磁界の存在時にコイル・アセンブリ３６に流れる時、アクチュエータ・コイル
・フレーム３４上にトルク力を生じる。アクチュエータ・コイル・フレーム３４
上に与えられたトルク力は、コイル・アセンブリ３６に流れる制御電流の極性に
依存した方向にアクチュエータ・アーム２８の対応する回転運動を生じさせる。
読取りチャネル電子回路５７と協同するサーボ・プロセッサ５６は、データをデ
ィスク２４から読み取る時及びディスク２４に書き込む時、アクチュエータ・ア
ーム２８及び変換器２７を規定のトラック５０及びセクタ５２のロケーションに
移動させるようにアクチュエータのボイス・コイル・モータ３９を調整する。サ
ーボ・プロセッサ５６はディスク・ドライブ・コントローラ５８に緩く結合され
る。ディスク・ドライブ・コントローラ５８は、一般に、データ記憶ディスク２
４への及びデータ記憶ディスク２４からのデータの転送を調整する制御回路及び
ソフトウエアを含む。サーボ・プロセッサ５６及びディスク・ドライブ・コント
ローラ５８は図１では２つの別個の装置として示されているけれども、そのサー
ボ・プロセッサ５６及びディスク・ドライブ・コントローラ５８が、一般にはコ
ンポーネント・コストの減少を生じる単一の多目的プロセッサにおいて実施可能
であることは勿論である。
【００２５】 次に図３に転じる、本発明の実施例に従ってデータ記憶媒体から読み取られた
信号の振幅を算定するために遂行される種々のプロセスが流れ図の形式で示され
る。図３に示されるように、データ記憶システムに設けられたデータ記憶媒体か
らリードバック信号が得られる（１５０）。この実施例では、読取りチャネルの
信号処理パスに導かれたリードバック信号の振幅を調整する目的で読取りチャネ
ルの自動利得制御（ＡＧＣ）ループにおいて可変利得増幅器（ＶＧＡ）が使用さ
れる。リードバック信号はＶＧＡの信号入力に印加される（１５２）。ＶＧＡ出
力信号及び事前設定された振幅を表す基準信号を使用して制御信号が発生される
（１５４）。そこで、その制御信号はＶＧＡの制御入力に印加される。それは、
一般に、ＶＧＡの利得に対する調整を生じる。
信号の振幅を算定するために遂行される種々のプロセスが流れ図の形式で示され
る。図３に示されるように、データ記憶システムに設けられたデータ記憶媒体か
らリードバック信号が得られる（１５０）。この実施例では、読取りチャネルの
信号処理パスに導かれたリードバック信号の振幅を調整する目的で読取りチャネ
ルの自動利得制御（ＡＧＣ）ループにおいて可変利得増幅器（ＶＧＡ）が使用さ
れる。リードバック信号はＶＧＡの信号入力に印加される（１５２）。ＶＧＡ出
力信号及び事前設定された振幅を表す基準信号を使用して制御信号が発生される
（１５４）。そこで、その制御信号はＶＧＡの制御入力に印加される。それは、
一般に、ＶＧＡの利得に対する調整を生じる。
【００２６】 ＶＧＡ利得の温度係数に関する補償信号が発生される（１５６）。一実施例で
は、その補償信号の大きさ又は値は絶対温度に比例的に関連付けられる。補償信
号はオリジナルの制御信号と共に使用されて修正制御信号を発生する（１５８）
。その修正制御信号は、リードバック信号の正確な表示である算定信号を発生す
るために使用される（１６０）。
は、その補償信号の大きさ又は値は絶対温度に比例的に関連付けられる。補償信
号はオリジナルの制御信号と共に使用されて修正制御信号を発生する（１５８）
。その修正制御信号は、リードバック信号の正確な表示である算定信号を発生す
るために使用される（１６０）。
【００２７】 算定信号は値が修正制御信号に等しい信号であるが、種々の入力又は出力のニ
ーズに適した形式のものでよい。例えば、修正制御信号はアナログ信号であって
もよく、算定信号はアナログ修正制御信号を表すディジタル信号であってもよい
。本発明の原理に従って計算されたリードバック信号の振幅は、ＶＧＡ利得の温
度係数によるＶＧＡ制御信号における温度関連の変動を重視している。
ーズに適した形式のものでよい。例えば、修正制御信号はアナログ信号であって
もよく、算定信号はアナログ修正制御信号を表すディジタル信号であってもよい
。本発明の原理に従って計算されたリードバック信号の振幅は、ＶＧＡ利得の温
度係数によるＶＧＡ制御信号における温度関連の変動を重視している。
【００２８】 次に図４を参照すると、本発明の実施例に従ってデータ記憶媒体から得られた
リードバック信号の振幅を算定するための回路７０が示される。図４に示された
回路７０は、図１及び図２に関連して前述したシステムの読取りチャネル電子装
置内に統合されてもよい。図４に示された回路及び本願において説明された他の
回路の実施例及び方法が一般に広範囲のデータ記憶システム及び他のタイプの信
号処理システムにおいて実施可能であることは勿論である。
リードバック信号の振幅を算定するための回路７０が示される。図４に示された
回路７０は、図１及び図２に関連して前述したシステムの読取りチャネル電子装
置内に統合されてもよい。図４に示された回路及び本願において説明された他の
回路の実施例及び方法が一般に広範囲のデータ記憶システム及び他のタイプの信
号処理システムにおいて実施可能であることは勿論である。
【００２９】 図４は読取り/書込みヘッド７１の読取り素子を使用してデータ記憶ディスク
７３から取り出された情報信号を処理する数多くのコンポーネントを示す。ディ
スク７３の表面から得られた情報信号は、一般に、そこに記憶されたデータ及び
サーボ情報を表すが、他のタイプの情報を含んでもよい。ディスク７３上に記憶
された情報は、一般に、一連の同心円トラック又はサーペント・トラックにおけ
る磁気遷移の形式のものである。読取り/書込みヘッド７１は、磁気抵抗（ＭＲ
）読取り素子、ジャイアント磁気抵抗（ＧＭＲ）読取り素子、薄膜読取り素子、
又は他のタイプの読取り変換器を含み得る。データ記憶ディスク７３が光学的情
報を記憶し得ること及び読取り/書込みヘッド７１が光学的読取り素子を含み得
ることは勿論である。
７３から取り出された情報信号を処理する数多くのコンポーネントを示す。ディ
スク７３の表面から得られた情報信号は、一般に、そこに記憶されたデータ及び
サーボ情報を表すが、他のタイプの情報を含んでもよい。ディスク７３上に記憶
された情報は、一般に、一連の同心円トラック又はサーペント・トラックにおけ
る磁気遷移の形式のものである。読取り/書込みヘッド７１は、磁気抵抗（ＭＲ
）読取り素子、ジャイアント磁気抵抗（ＧＭＲ）読取り素子、薄膜読取り素子、
又は他のタイプの読取り変換器を含み得る。データ記憶ディスク７３が光学的情
報を記憶し得ること及び読取り/書込みヘッド７１が光学的読取り素子を含み得
ることは勿論である。
【００３０】 読取り/書込みヘッド７１の読取り変換器において誘起された情報信号は、一
般に、アーム・エレクトロニクス（ＡＥ）回路又はモジュール７２のような前置
増幅電子機器に伝えられる。ＡＥモジュール７２は、読取り/書込みヘッド７１
から送られた、典型的には、マイクロボルトの範囲からミリボルトの範囲までの
リードバック信号を増幅する。増幅されたリードバック信号はＡＥモジュール７
２からリードバック信号振幅算定回路７５に伝える。リードバック信号振幅算定
回路７５は読取りチャネル内に統合されることが望ましいが、必須なことではな
い。回路７５の種々なコンポーネントは、一般には、読取りチャネル・アプリケ
ーションにおいて使用されたコンポーネントであることが注目される。そのよう
なコンポーネントは、本発明の原理に従って、結合して正確なリードバック信号
振幅算定を行う他の回路素子に結合されることも可能である。
般に、アーム・エレクトロニクス（ＡＥ）回路又はモジュール７２のような前置
増幅電子機器に伝えられる。ＡＥモジュール７２は、読取り/書込みヘッド７１
から送られた、典型的には、マイクロボルトの範囲からミリボルトの範囲までの
リードバック信号を増幅する。増幅されたリードバック信号はＡＥモジュール７
２からリードバック信号振幅算定回路７５に伝える。リードバック信号振幅算定
回路７５は読取りチャネル内に統合されることが望ましいが、必須なことではな
い。回路７５の種々なコンポーネントは、一般には、読取りチャネル・アプリケ
ーションにおいて使用されたコンポーネントであることが注目される。そのよう
なコンポーネントは、本発明の原理に従って、結合して正確なリードバック信号
振幅算定を行う他の回路素子に結合されることも可能である。
【００３１】 図４に示された実施例によれば、リードバック信号振幅算定回路７５は、１つ
又は複数の信号導体７４を介してＡＥモジュール７２に結合される可変利得増幅
器（ＶＧＡ）７６を含む。可変利得増幅器は、従来技術においては、電流又は電
圧制御信号のような制御信号に応答して変更可能な利得を有する増幅器として理
解されるものである。ＶＧＡ７６は、この実施例では連続的タイム・フィルタ（
ＣＴＦ）７８に結合される。リードバック信号はそのＣＴＦ７８を介して送られ
そしてフィルタされる。ＣＴＦ７８から出力されたリードバック信号は１つ又は
複数の信号導体７９を介して下流の回路に送られる。
又は複数の信号導体７４を介してＡＥモジュール７２に結合される可変利得増幅
器（ＶＧＡ）７６を含む。可変利得増幅器は、従来技術においては、電流又は電
圧制御信号のような制御信号に応答して変更可能な利得を有する増幅器として理
解されるものである。ＶＧＡ７６は、この実施例では連続的タイム・フィルタ（
ＣＴＦ）７８に結合される。リードバック信号はそのＣＴＦ７８を介して送られ
そしてフィルタされる。ＣＴＦ７８から出力されたリードバック信号は１つ又は
複数の信号導体７９を介して下流の回路に送られる。
【００３２】 望ましい実施例では、ＶＧＡ７６は、ＡＥモジュール７２から受け取られたリ
ードバック信号の振幅を正規化するために使用される。例えば、ＶＧＡ７６の出
力におけるリードバック信号の振幅は８００ｍＶｄｐｐ（ピーク・ツー・ピーク
）において正規化可能である。ＶＧＡ７６及びＣＴＦ７８の両方を含む実施例に
おいては、関連の正規化された振幅はＶＧＡ７６及びＣＴＦ７８の結合と関連し
た振幅である。
ードバック信号の振幅を正規化するために使用される。例えば、ＶＧＡ７６の出
力におけるリードバック信号の振幅は８００ｍＶｄｐｐ（ピーク・ツー・ピーク
）において正規化可能である。ＶＧＡ７６及びＣＴＦ７８の両方を含む実施例に
おいては、関連の正規化された振幅はＶＧＡ７６及びＣＴＦ７８の結合と関連し
た振幅である。
【００３３】 図４に示された回路構成によれば、ＶＧＡ利得制御バッファ８０は、ＶＧＡ７
６の利得を調節する目的で１つ又は複数の導体７７を介してＶＧＡ７６に送られ
る制御電圧信号を発生する。利得制御バッファ８０はデータ利得キャパシタ８４
及びサーボ利得キャパシタ８６を含む。利得キャパシタ８４及び８６にそれぞれ
またがって発生される電圧は統合された自動利得制御電圧を表す。複雑でない実
施例では、利得制御バッファ８０がマルチプレクサを表し得ることは明らかであ
ろう。
６の利得を調節する目的で１つ又は複数の導体７７を介してＶＧＡ７６に送られ
る制御電圧信号を発生する。利得制御バッファ８０はデータ利得キャパシタ８４
及びサーボ利得キャパシタ８６を含む。利得キャパシタ８４及び８６にそれぞれ
またがって発生される電圧は統合された自動利得制御電圧を表す。複雑でない実
施例では、利得制御バッファ８０がマルチプレクサを表し得ることは明らかであ
ろう。
【００３４】 利得制御バッファ８０は単位利得電圧バッファ８１に結合される。図４に示さ
れるように、データ利得キャパシタ８４にまたがって発生された電圧に等しい電
圧が単位利得電圧バッファ８１の入力に与えられる。データ利得キャパシタ８４
と関連した電圧がディスク・ドライブ・システムのオペレーションのアイドル・
モード又は読取りモード中選択的に単位利得電圧バッファ８１の入力に印加可能
であることは注目される。
れるように、データ利得キャパシタ８４にまたがって発生された電圧に等しい電
圧が単位利得電圧バッファ８１の入力に与えられる。データ利得キャパシタ８４
と関連した電圧がディスク・ドライブ・システムのオペレーションのアイドル・
モード又は読取りモード中選択的に単位利得電圧バッファ８１の入力に印加可能
であることは注目される。
【００３５】 単位利得電圧バッファ８１の出力において発生された電圧ＶＣＴＲＬは、デー
タ利得キャパシタ８４にまたがって発生された電圧と同じである。抵抗Ｒが単位
利得電圧バッファ８１のそれぞれの出力及びＮビット・ディジタル・アナログ変
換器（ＤＡＣ）８８に接続される。Ｎビット・ＤＡＣ８８及び抵抗Ｒの出力はコ
ンパレータ８２の入力にも結合される。コンパレータ８２のそれぞれの入力に温
度補償電流源８９が結合される。
タ利得キャパシタ８４にまたがって発生された電圧と同じである。抵抗Ｒが単位
利得電圧バッファ８１のそれぞれの出力及びＮビット・ディジタル・アナログ変
換器（ＤＡＣ）８８に接続される。Ｎビット・ＤＡＣ８８及び抵抗Ｒの出力はコ
ンパレータ８２の入力にも結合される。コンパレータ８２のそれぞれの入力に温
度補償電流源８９が結合される。
【００３６】 本発明の原理に従ってリードバック信号振幅算定手順を遂行するために、単位
利得電圧バッファ８１、ＮビットＤＡＣ８８，及びコンパレータ８２が図４に示
されるように接続されることは注目される。なお、このリードバック信号振幅算
定手順は図４、図６及び図７を更に参照して以下で詳しく説明されるであろう。
これらの接続は、一般に、ディスク・ドライブ・システムのオペレーションの他
のモード中は他の機能を提供するように変更される。
利得電圧バッファ８１、ＮビットＤＡＣ８８，及びコンパレータ８２が図４に示
されるように接続されることは注目される。なお、このリードバック信号振幅算
定手順は図４、図６及び図７を更に参照して以下で詳しく説明されるであろう。
これらの接続は、一般に、ディスク・ドライブ・システムのオペレーションの他
のモード中は他の機能を提供するように変更される。
【００３７】 前に簡単に説明したように、多くのディスク・ドライブ・システムは、読取り
チャネルの信号処理パスに導入されたリードバック信号の振幅を調整するために
自動利得制御（ＡＧＣ）ループを使用する読取りチャネルを使っている。リード
バック信号の振幅を事前設定された振幅に調整することは、一般に、製造方法の
変更、飛翔高さの変動、前置増幅器の利得変動等によるヘッド／チャネル特性の
差に適応することを必要とする。
チャネルの信号処理パスに導入されたリードバック信号の振幅を調整するために
自動利得制御（ＡＧＣ）ループを使用する読取りチャネルを使っている。リード
バック信号の振幅を事前設定された振幅に調整することは、一般に、製造方法の
変更、飛翔高さの変動、前置増幅器の利得変動等によるヘッド／チャネル特性の
差に適応することを必要とする。
【００３８】 図５に示されたような既知の実施方法によれば、リードバック信号が可変利得
増幅器１０２の入力１１０において受け取られる。ＡＧＣループは、リードバッ
ク信号の振幅をＶＧＡ１０２の出力１１１において感知すること及びコンパレー
タ１０８の使用によるような事前設定された利得基準信号１０９にそのリードバ
ック信号の振幅を比較することによって機能する。利得基準信号１０９とＶＧＡ
１０２の出力に与えられたリードバック信号との間の検出された差に応答して、
適切な大きさ及び符号のエラー信号が発生される。ＶＧＡ制御信号ＶＣＴＲＬと
呼ばれる誤差信号が導体１１３、１１５を介してＶＧＡ１０２に印加され、コン
パレータ１０８に印加されたリードバック信号の振幅が利得基準信号１０９の振
幅に等しくなるまで、ＶＧＡの利得を増加又は減少させる。
増幅器１０２の入力１１０において受け取られる。ＡＧＣループは、リードバッ
ク信号の振幅をＶＧＡ１０２の出力１１１において感知すること及びコンパレー
タ１０８の使用によるような事前設定された利得基準信号１０９にそのリードバ
ック信号の振幅を比較することによって機能する。利得基準信号１０９とＶＧＡ
１０２の出力に与えられたリードバック信号との間の検出された差に応答して、
適切な大きさ及び符号のエラー信号が発生される。ＶＧＡ制御信号ＶＣＴＲＬと
呼ばれる誤差信号が導体１１３、１１５を介してＶＧＡ１０２に印加され、コン
パレータ１０８に印加されたリードバック信号の振幅が利得基準信号１０９の振
幅に等しくなるまで、ＶＧＡの利得を増加又は減少させる。
【００３９】 リードバック信号の所望の出力レベルは一定であるので、ＶＧＡ１０２の出力
に印加されたリードバック信号の振幅を算定するためにＶＧＡ制御信号ＶＣＴＲ Ｌ を使用することは明らかであろう。しかし、この結論は、ＶＧＡ１０２の利得
がＶＧＡ制御電圧ＶＣＴＲＬのみの関数であると間違って仮定されるであろう。
しかし、実際には、代表的な統合ＶＧＡの利得は、温度に無関係であるというこ
とがその分野では理解されている。例えば、温度は、データ・レート、操作モー
ド、特定のシステムが動作している環境に関係なく、任意の所与のチャネル・コ
ンポーネントにおいて変化するであろう。従って、温度が変化する時、所与のチ
ャネル・コンポーネントに対して、同じＶＧＡ制御電圧が異なるＶＧＡ利得を生
じるであろう。
に印加されたリードバック信号の振幅を算定するためにＶＧＡ制御信号ＶＣＴＲ Ｌ を使用することは明らかであろう。しかし、この結論は、ＶＧＡ１０２の利得
がＶＧＡ制御電圧ＶＣＴＲＬのみの関数であると間違って仮定されるであろう。
しかし、実際には、代表的な統合ＶＧＡの利得は、温度に無関係であるというこ
とがその分野では理解されている。例えば、温度は、データ・レート、操作モー
ド、特定のシステムが動作している環境に関係なく、任意の所与のチャネル・コ
ンポーネントにおいて変化するであろう。従って、温度が変化する時、所与のチ
ャネル・コンポーネントに対して、同じＶＧＡ制御電圧が異なるＶＧＡ利得を生
じるであろう。
【００４０】 更に、ＶＧＡ１０２の入力１１０に印加されたリードバック信号の振幅が変化
しない場合でも、ＶＧＡループにおける温度の影響がそのループをＶＧＡ制御信
号入力の種々の値でもってロックさせることがあり得る。プロセスの変更も種々
の読取りチャネル・モジュールの間の利得に影響するであろう。従って、その結
果、同じＶＧＡ制御電圧が異なる読取りチャネル・モジュールの間で異なるＶＧ
Ａ利得値を生じるであろう。これらの要素は、ＶＧＡ制御信号値ＶＣＴＲＬとリ
ードバック信号の振幅値との間の相関関係を減少させる。
しない場合でも、ＶＧＡループにおける温度の影響がそのループをＶＧＡ制御信
号入力の種々の値でもってロックさせることがあり得る。プロセスの変更も種々
の読取りチャネル・モジュールの間の利得に影響するであろう。従って、その結
果、同じＶＧＡ制御電圧が異なる読取りチャネル・モジュールの間で異なるＶＧ
Ａ利得値を生じるであろう。これらの要素は、ＶＧＡ制御信号値ＶＣＴＲＬとリ
ードバック信号の振幅値との間の相関関係を減少させる。
【００４１】 ＶＧＡ制御信号ＶＣＴＲＬを使用してＶＧＡへのリードバック信号入力の振幅
を算定するための技法が開発されている。図５はそのような一般的な方法の１つ
をブロック図形式で示す。しかし、そのような技法はリードバック信号における
温度変動の悪影響を完全に無視し、その結果、読取りチャネルＶＧＡ利得の温度
係数が考慮されてないので精度が低いという欠点を有する。ＶＧＡ制御信号発生
時の温度関連の影響を無視することは、リードバック信号振幅算定の精度に不利
な影響を与える種々な不正確さをその結果として生じる。
を算定するための技法が開発されている。図５はそのような一般的な方法の１つ
をブロック図形式で示す。しかし、そのような技法はリードバック信号における
温度変動の悪影響を完全に無視し、その結果、読取りチャネルＶＧＡ利得の温度
係数が考慮されてないので精度が低いという欠点を有する。ＶＧＡ制御信号発生
時の温度関連の影響を無視することは、リードバック信号振幅算定の精度に不利
な影響を与える種々な不正確さをその結果として生じる。
【００４２】 例えば、図５を更に参照すると、アナログ・ディジタル変換器（ＡＤＣ）１０
４、コンパレータ１０８，及びデータ利得キャパシタ１０６に結合されたＶＧＡ
１０２が示される。統合したデータ利得キャパシタ１０６にまたがりＶＧＡ制御
信号ＶＣＴＲＬを表す電圧がＡＤＣ１０４に印加される。ＡＤＣ１０４はデータ
利得キャパシタの電圧をディジタル化し、ＡＤＣ出力１１７を介してそのディジ
タル化された電圧値をメモリに記憶する。ＡＤＣ１０４の出力１１７に与えられ
たディジタル信号の値は、ＶＧＡ１０２の入力１１０に印加されたリードバック
信号の振幅の非温度補償バイナリ算定値である。
４、コンパレータ１０８，及びデータ利得キャパシタ１０６に結合されたＶＧＡ
１０２が示される。統合したデータ利得キャパシタ１０６にまたがりＶＧＡ制御
信号ＶＣＴＲＬを表す電圧がＡＤＣ１０４に印加される。ＡＤＣ１０４はデータ
利得キャパシタの電圧をディジタル化し、ＡＤＣ出力１１７を介してそのディジ
タル化された電圧値をメモリに記憶する。ＡＤＣ１０４の出力１１７に与えられ
たディジタル信号の値は、ＶＧＡ１０２の入力１１０に印加されたリードバック
信号の振幅の非温度補償バイナリ算定値である。
【００４３】 ＶＧＡ１０２は、集積回路（ＩＣ）基板上に又はＡＤＣ１０４が存在する基板
とは物理的に異なるチップ上に存在するものとして示されている。このように、
ＶＧＡ１０２はＡＤＣ１０４の温度とは異なる温度を持つことが可能であり、そ
れを持つことがしばしばある。ＡＤＣ１０４によってディジタル化が行われるチ
ップ１１２'の温度とは異なる温度にチャネル・チップ１１２がある場合、コン
パレータ１０８は、ＶＧＡ１０２に入力されたリードバック信号の同じ振幅レベ
ルに対して異なるディジタル制御コードを生ずることがわかっている。
とは物理的に異なるチップ上に存在するものとして示されている。このように、
ＶＧＡ１０２はＡＤＣ１０４の温度とは異なる温度を持つことが可能であり、そ
れを持つことがしばしばある。ＡＤＣ１０４によってディジタル化が行われるチ
ップ１１２'の温度とは異なる温度にチャネル・チップ１１２がある場合、コン
パレータ１０８は、ＶＧＡ１０２に入力されたリードバック信号の同じ振幅レベ
ルに対して異なるディジタル制御コードを生ずることがわかっている。
【００４４】 そのような温度関連の影響は、それが無視される場合、たとえＶＧＡに入力さ
れたリードバック信号の振幅が変化しなくてもＶＧＡ制御入力の種々の値でもっ
てＡＧＣループをロックさせる。ＶＧＡ制御信号発生中の温度関連の影響を無視
することは図５に関連して上述したようなリードバック信号振幅算定方法の精度
を低くすることは明らかであり、読取り/書込みヘッドの完全性に関して故障表
示を生じることさえあり得る。
れたリードバック信号の振幅が変化しなくてもＶＧＡ制御入力の種々の値でもっ
てＡＧＣループをロックさせる。ＶＧＡ制御信号発生中の温度関連の影響を無視
することは図５に関連して上述したようなリードバック信号振幅算定方法の精度
を低くすることは明らかであり、読取り/書込みヘッドの完全性に関して故障表
示を生じることさえあり得る。
【００４５】 再び図４を参照すると、上述のように、単位利得電圧バッファ８１の出力にま
たがってＶＧＡ制御電圧信号ＶＣＴＲＬが発生される。更に前述したように、代
表的な従来技術の方法は、ＶＧＡ７６の入力に印加されたリードバック信号の振
幅を算定するためにＶＧＡ制御電圧信号ＶＣＴＲＬのみの使用を伴う。しかし、
そのような方法は、ＶＧＡ制御電圧信号ＶＣＴＲＬを温度の関数としてＶＧＡ利
得変化のように変化させる温度関連の要素を無視している。従って、ＶＧＡ制御
電圧信号ＶＣＴＲＬのみに基づくリードバック信号の振幅算定は、ＶＧＡ７６に
入力されたリードバック信号の振幅が変化してないにもかかわらず温度の関数と
しても変化するであろうということがわかる。
たがってＶＧＡ制御電圧信号ＶＣＴＲＬが発生される。更に前述したように、代
表的な従来技術の方法は、ＶＧＡ７６の入力に印加されたリードバック信号の振
幅を算定するためにＶＧＡ制御電圧信号ＶＣＴＲＬのみの使用を伴う。しかし、
そのような方法は、ＶＧＡ制御電圧信号ＶＣＴＲＬを温度の関数としてＶＧＡ利
得変化のように変化させる温度関連の要素を無視している。従って、ＶＧＡ制御
電圧信号ＶＣＴＲＬのみに基づくリードバック信号の振幅算定は、ＶＧＡ７６に
入力されたリードバック信号の振幅が変化してないにもかかわらず温度の関数と
しても変化するであろうということがわかる。
【００４６】 本発明の原理に整合したリードバック信号振幅算定方法は、抵抗Ｒにまたがっ
て発生される算定信号ＶＥＳＴと関連してＶＧＡ制御電圧信号ＶＣＴＲＬを使用
し、ＶＧＡ７６の入力に供給されたリードバック信号の振幅の温度補償算定を生
じさせることを伴う。温度補償電流源８９は、電圧ＶＥＳＴが抵抗Ｒにまたがっ
て発生されるように電流を発生する。電圧ＶＥＳＴは、その電圧ＶＥＳＴがＶＧ
Ａ制御電圧信号ＶＣＴＲＬに対して等しい大きさであるが逆の極性になるように
抵抗Ｒにまたがって発生される。温度補償電流源８９が抵抗Ｒに電流を供給して
いる時はＮビットＤＡＣ８８の出力は変化しないことが注目される。
て発生される算定信号ＶＥＳＴと関連してＶＧＡ制御電圧信号ＶＣＴＲＬを使用
し、ＶＧＡ７６の入力に供給されたリードバック信号の振幅の温度補償算定を生
じさせることを伴う。温度補償電流源８９は、電圧ＶＥＳＴが抵抗Ｒにまたがっ
て発生されるように電流を発生する。電圧ＶＥＳＴは、その電圧ＶＥＳＴがＶＧ
Ａ制御電圧信号ＶＣＴＲＬに対して等しい大きさであるが逆の極性になるように
抵抗Ｒにまたがって発生される。温度補償電流源８９が抵抗Ｒに電流を供給して
いる時はＮビットＤＡＣ８８の出力は変化しないことが注目される。
【００４７】 コンパレータ８２の入力にまたがってゼロ・ボルトの電位が生じたこと（即ち
、ＶＣＴＲＬ−ＶＥＳＴ＝０）に応答してコンパレータ８２は状態を変化する。
電圧ＶＣＴＲＬ及びＶＥＳＴの間が等しいこの時点で、ＶＥＳＴの値は、ＶＧＡ
７６に供給されたリードバック信号の振幅を正確に表す。従って、温度変化によ
るＶＧＡ制御電圧信号ＶＣＴＲＬの変動は、本発明の原理に従って、温度補償さ
れた（即ち、修正された）ＶＧＡ制御信号ＶＥＳＴの発生によって補償されるこ
とは明らかであろう。
、ＶＣＴＲＬ−ＶＥＳＴ＝０）に応答してコンパレータ８２は状態を変化する。
電圧ＶＣＴＲＬ及びＶＥＳＴの間が等しいこの時点で、ＶＥＳＴの値は、ＶＧＡ
７６に供給されたリードバック信号の振幅を正確に表す。従って、温度変化によ
るＶＧＡ制御電圧信号ＶＣＴＲＬの変動は、本発明の原理に従って、温度補償さ
れた（即ち、修正された）ＶＧＡ制御信号ＶＥＳＴの発生によって補償されるこ
とは明らかであろう。
【００４８】 次に図６に転ずると、本発明の実施例に従って、リードバック信号振幅算定回
路１０１が示される。この実施例によれば、ＶＧＡ１０３の入力１１０に供給さ
れたリードバック信号の振幅を算定する目的でＶＧＡ制御信号１２３が補償信号
１１６と組み合わせて使用される。更に詳しく云えば、ＶＧＡ利得の温度係数と
関連した補償信号１１６が発生される。
路１０１が示される。この実施例によれば、ＶＧＡ１０３の入力１１０に供給さ
れたリードバック信号の振幅を算定する目的でＶＧＡ制御信号１２３が補償信号
１１６と組み合わせて使用される。更に詳しく云えば、ＶＧＡ利得の温度係数と
関連した補償信号１１６が発生される。
【００４９】 補償信号１１６は合計装置１１８に供給される。合計装置１１８は、修正ＶＧ
Ａ制御信号ＶＥＳＴ１１９を生じるように補償信号１１６をＶＧＡ制御信号ＶＣ ＴＲＬ １２３に加える又はＶＧＡ制御信号ＶＣＴＲＬ１２３から減じる。修正さ
れたＶＧＡ制御信号ＶＥＳＴ１１９はＡＤＣ１０５に入力される。ＡＤＣ１０５
はその修正ＶＧＡ制御信号ＶＥＳＴ１１９をディジタル化し、そのディジタル化
された信号１１９をＡＤＣ１０５の出力１１７に供給する。ＡＤＣ出力１１７に
供給された信号は、ＶＧＡ１０３の入力１１０に供給されたリードバック信号の
振幅の温度補償されたバイナリ算定値である。
Ａ制御信号ＶＥＳＴ１１９を生じるように補償信号１１６をＶＧＡ制御信号ＶＣ ＴＲＬ １２３に加える又はＶＧＡ制御信号ＶＣＴＲＬ１２３から減じる。修正さ
れたＶＧＡ制御信号ＶＥＳＴ１１９はＡＤＣ１０５に入力される。ＡＤＣ１０５
はその修正ＶＧＡ制御信号ＶＥＳＴ１１９をディジタル化し、そのディジタル化
された信号１１９をＡＤＣ１０５の出力１１７に供給する。ＡＤＣ出力１１７に
供給された信号は、ＶＧＡ１０３の入力１１０に供給されたリードバック信号の
振幅の温度補償されたバイナリ算定値である。
【００５０】 図６において更に明らかとなるように、ＡＤＣ１０５は、ＶＧＡ１０３が存在
する基板と同じ基板１１２上に統合される。この図では、図７と関連して更に詳
細に後述される補償信号発生回路１１４がＶＧＡ１０３と同じチップ１１２上に
含まれる。このように、１つの共通のＩＣ基板１１２上にすべて存在する補償信
号発生回路１１４、ＶＧＡ１０３、及びＡＤＣ１０５は等しい温度プロファイル
を有する。共通のＩＣ基板１１２上に補償信号発生回路１１４、ＶＧＡ１０３、
及びＡＤＣ１０５を統合することによって得られる大きな利点は必要に応じてＶ
ＧＡ利得／温度関数を追跡する又は逆追跡（ａｎｔｉ−ｔｒａｃｋ）する機能に
関連する。本発明の原理に徹した方法でＶＧＡ利得／ＶＧＡ制御信号の関係と関
連して温度係数を重視することはリードバック信号の振幅算定の精度を有利に高
める。
する基板と同じ基板１１２上に統合される。この図では、図７と関連して更に詳
細に後述される補償信号発生回路１１４がＶＧＡ１０３と同じチップ１１２上に
含まれる。このように、１つの共通のＩＣ基板１１２上にすべて存在する補償信
号発生回路１１４、ＶＧＡ１０３、及びＡＤＣ１０５は等しい温度プロファイル
を有する。共通のＩＣ基板１１２上に補償信号発生回路１１４、ＶＧＡ１０３、
及びＡＤＣ１０５を統合することによって得られる大きな利点は必要に応じてＶ
ＧＡ利得／温度関数を追跡する又は逆追跡（ａｎｔｉ−ｔｒａｃｋ）する機能に
関連する。本発明の原理に徹した方法でＶＧＡ利得／ＶＧＡ制御信号の関係と関
連して温度係数を重視することはリードバック信号の振幅算定の精度を有利に高
める。
【００５１】 図７を詳しく参照すると、本発明の別の実施例に従ってリードバック信号の振
幅を算定するための回路１３１が示される。図７に示された回路１３１は、ＶＧ
Ａ１０３、単位利得電圧バッファ回路１２０（破線で示される）、制御ロジック
１３８、制御ロジック１３８に結合されたＮビットＤＡＣ１３６、コンパレータ
１２４、及び温度補償回路１３０を含む。制御ロジック１３８は、図１に示され
たディスク・ドライブ・コントローラ５８に統合するものでもよい。一対のバッ
ファ１２１を介して一対の抵抗器１２２にデータ利得キャパシタ１３４が結合さ
れる。前述したように、データ利得キャパシタ１３４は読取りチャネルのＶＧＡ
制御信号ＶＣＴＲＬを表す電圧を記憶する。バッファ１２１は、単位利得型のバ
ッファであることが望ましく、ソース・フォロワ又はエミッタ・フォロワとして
構成されてもよい。
幅を算定するための回路１３１が示される。図７に示された回路１３１は、ＶＧ
Ａ１０３、単位利得電圧バッファ回路１２０（破線で示される）、制御ロジック
１３８、制御ロジック１３８に結合されたＮビットＤＡＣ１３６、コンパレータ
１２４、及び温度補償回路１３０を含む。制御ロジック１３８は、図１に示され
たディスク・ドライブ・コントローラ５８に統合するものでもよい。一対のバッ
ファ１２１を介して一対の抵抗器１２２にデータ利得キャパシタ１３４が結合さ
れる。前述したように、データ利得キャパシタ１３４は読取りチャネルのＶＧＡ
制御信号ＶＣＴＲＬを表す電圧を記憶する。バッファ１２１は、単位利得型のバ
ッファであることが望ましく、ソース・フォロワ又はエミッタ・フォロワとして
構成されてもよい。
【００５２】 温度補償回路１３０は、ＶＧＡ１０３又は単位利得電圧バッファ回路１２０内
に統合されてもよい。別の方法として、温度補償回路１０３は、ＶＧＡ１０３又
は単位利得電圧バッファ回路１２０から分離していてもよい。単位利得電圧バッ
ファ回路１２０、ＮビットＤＡＣ１３６、コンパレータ１２４、及び温度補償回
路１３０は共通のＩＣ基板又はチップ上に設けられることが望ましい。ＶＧＡ１
０３及び制御ロジック１３８は、統合の目的で共通のＩＣ基板上に又は共通のＩ
Ｃ基板とは別の基板／チップ上に設けられてもよい。データ利得キャパシタ１３
４は、共通のＩＣ基板とは別の基板上のような読取りチャネル外に設けられるこ
とが一般的であるが、それは必須ではない。
に統合されてもよい。別の方法として、温度補償回路１０３は、ＶＧＡ１０３又
は単位利得電圧バッファ回路１２０から分離していてもよい。単位利得電圧バッ
ファ回路１２０、ＮビットＤＡＣ１３６、コンパレータ１２４、及び温度補償回
路１３０は共通のＩＣ基板又はチップ上に設けられることが望ましい。ＶＧＡ１
０３及び制御ロジック１３８は、統合の目的で共通のＩＣ基板上に又は共通のＩ
Ｃ基板とは別の基板／チップ上に設けられてもよい。データ利得キャパシタ１３
４は、共通のＩＣ基板とは別の基板上のような読取りチャネル外に設けられるこ
とが一般的であるが、それは必須ではない。
【００５３】 図７の実施例に示されたリードバック信号振幅算定回路１３１によるリードバ
ック信号の処理は電流モードで行われることが望ましい。この構成では、温度補
償回路１０３によって発生された補償信号は温度に関する値を有する電流である
。１つの実施例では、その補償信号は絶対温度に比例的に関連した値を有する電
流である。
ック信号の処理は電流モードで行われることが望ましい。この構成では、温度補
償回路１０３によって発生された補償信号は温度に関する値を有する電流である
。１つの実施例では、その補償信号は絶対温度に比例的に関連した値を有する電
流である。
【００５４】 望ましい実施例と関連したＶＧＡ１０３は修正ギルバート・セル設計のもので
あり、絶対温度に比例するものと経験的に決定された利得特性を示す。温度補償
回路１３０がＶＧＡ１０３に統合される実施例では、絶対温度に比例的に関連す
る電流がＶＧＡ１０３において発生され、それは温度補償回路１０３による使用
のための電流ミラーの使用によって複写されてもよい。
あり、絶対温度に比例するものと経験的に決定された利得特性を示す。温度補償
回路１３０がＶＧＡ１０３に統合される実施例では、絶対温度に比例的に関連す
る電流がＶＧＡ１０３において発生され、それは温度補償回路１０３による使用
のための電流ミラーの使用によって複写されてもよい。
【００５５】 動作に関しては、バッファされたＶＣＴＲＬから修正ＶＧＡ制御信号ＶＥＳＴ が減じられ、コンパレータ１２４のコンパレータ入力１２７、１２９に供給され
る。修正ＶＧＡ制御信号ＶＥＳＴは、ＮビットＤＡＣ１３６及び温度補償回路１
３０によって供給された電流により抵抗１２２にまたがって発生された差電圧を
表す。温度補償回路１３０は、ＶＧＡ利得／温度関係を追跡するように温度補償
された第１補償信号及び非温度補償信号（温度に無関係の信号）である第２補償
信号を選択的に発生する。これらの２つの補償信号を発生することは正又は負の
補償が生じることを可能にするという利点がある。
る。修正ＶＧＡ制御信号ＶＥＳＴは、ＮビットＤＡＣ１３６及び温度補償回路１
３０によって供給された電流により抵抗１２２にまたがって発生された差電圧を
表す。温度補償回路１３０は、ＶＧＡ利得／温度関係を追跡するように温度補償
された第１補償信号及び非温度補償信号（温度に無関係の信号）である第２補償
信号を選択的に発生する。これらの２つの補償信号を発生することは正又は負の
補償が生じることを可能にするという利点がある。
【００５６】 更に図７に示されるように、温度補償回路１３０の電流発生器１２６によって
補償信号が発生される。電流発生器１２６によって発生された補償信号の大きさ
を変更するように補償制御回路１２８が調整されてもよい。電流発生器１２６に
よって発生された補償信号は、ＶＧＡ制御信号ＶＣＴＲＬの極性に従って正の電
流信号又は負の電流信号となり得る。簡単に云えば、コンパレータ１２４の入力
１２７及び１２９における電圧状態が等しくなる（即ち、０ボルトになる）よう
に、ＶＥＳＴが、所望の取り消しを得るためにＶＧＡ制御信号に加えられる／Ｖ
ＧＡ制御信号から減じられるような大きさ及び極性を持つように補償信号が発生
される。コンパレータ１２７、１２９における電圧が等しいこの時点で、制御ロ
ジック１３８の出力において算定信号１３２が与えられる。算定信号１３２は、
修正ＶＧＡ制御信号ＶＥＳＴを使用して発生された温度補償バイナリ信号であり
、ＶＧＡ１０３に入力されたリードバック信号の振幅の正確な表示である。
補償信号が発生される。電流発生器１２６によって発生された補償信号の大きさ
を変更するように補償制御回路１２８が調整されてもよい。電流発生器１２６に
よって発生された補償信号は、ＶＧＡ制御信号ＶＣＴＲＬの極性に従って正の電
流信号又は負の電流信号となり得る。簡単に云えば、コンパレータ１２４の入力
１２７及び１２９における電圧状態が等しくなる（即ち、０ボルトになる）よう
に、ＶＥＳＴが、所望の取り消しを得るためにＶＧＡ制御信号に加えられる／Ｖ
ＧＡ制御信号から減じられるような大きさ及び極性を持つように補償信号が発生
される。コンパレータ１２７、１２９における電圧が等しいこの時点で、制御ロ
ジック１３８の出力において算定信号１３２が与えられる。算定信号１３２は、
修正ＶＧＡ制御信号ＶＥＳＴを使用して発生された温度補償バイナリ信号であり
、ＶＧＡ１０３に入力されたリードバック信号の振幅の正確な表示である。
【００５７】 １つの実施例では、制御ロジック１３８が、図７では電流出力ＮビットＤＡＣ
１３６として示される統合ディジタル・アナログ・コンバータ（ＤＡＣ）を駆動
するカウンタとして実現される。そのカウンタは、連続的近似型カウンタ、バイ
ナリ・アップ／ダウン・カウンタのようなバイナリ・カウンタ、又は他のタイプ
のカウンタであってもよい。動作時には、制御ロジック１３８は、コンパレータ
１２４が状態を変えるまでバイナリ・コードをＮビットＤＡＣ１３６に送り、従
ってコンパレータ１２４の入力１２７、１２９にまたがってゼロ・ボルト電位を
表す。１つの実施例では、コンパレータ１２４のレンジは、バッファされた制御
電圧信号ＶＣＴＲＬから修正ＶＧＡ制御信号ＶＥＳＴを減じることによって小さ
くされてもよい。この方法を使用すると、コンパレータ１２４は、更に複雑な及
び一般的には精度の低いプログラム可能な閾値差動コンパレータに対する代替え
として伝統的なゼロ・クロス・ディテクタを使用して実施されてもよい。
１３６として示される統合ディジタル・アナログ・コンバータ（ＤＡＣ）を駆動
するカウンタとして実現される。そのカウンタは、連続的近似型カウンタ、バイ
ナリ・アップ／ダウン・カウンタのようなバイナリ・カウンタ、又は他のタイプ
のカウンタであってもよい。動作時には、制御ロジック１３８は、コンパレータ
１２４が状態を変えるまでバイナリ・コードをＮビットＤＡＣ１３６に送り、従
ってコンパレータ１２４の入力１２７、１２９にまたがってゼロ・ボルト電位を
表す。１つの実施例では、コンパレータ１２４のレンジは、バッファされた制御
電圧信号ＶＣＴＲＬから修正ＶＧＡ制御信号ＶＥＳＴを減じることによって小さ
くされてもよい。この方法を使用すると、コンパレータ１２４は、更に複雑な及
び一般的には精度の低いプログラム可能な閾値差動コンパレータに対する代替え
として伝統的なゼロ・クロス・ディテクタを使用して実施されてもよい。
【００５８】 本発明の種々の実施例に関する以上の記述は図解及び説明の目的で示された。
完璧であること及び開示された正確な形式に本発明を限定することは意図されて
ない。例えば、本発明のリードバック信号振幅算定回路は、電流モードで動作す
る代替えとして電圧モードでリードバック信号を処理することも可能である。上
記の教示するところに照らして多くの修正及び変更が可能である。本発明の技術
的範囲はこの詳細な説明によって限定されず、むしろ特許請求の範囲の記載に限
定されることが意図される。
完璧であること及び開示された正確な形式に本発明を限定することは意図されて
ない。例えば、本発明のリードバック信号振幅算定回路は、電流モードで動作す
る代替えとして電圧モードでリードバック信号を処理することも可能である。上
記の教示するところに照らして多くの修正及び変更が可能である。本発明の技術
的範囲はこの詳細な説明によって限定されず、むしろ特許請求の範囲の記載に限
定されることが意図される。
【図面の簡単な説明】
【図１】 上部のハウジング・カバーを取り外したディスク・ドライブ・シス
テムの投影図である。
テムの投影図である。
【図２】 複数のデータ記憶ディスクより成るディスク・ドライブ・システム
の側面図である。
の側面図である。
【図３】 本発明の原理に従ってデータ記憶媒体から得られたリードバック信
号の振幅を算定する時にデータ記憶システムにおいて遂行されるいくつかの処理
を示す流れ図である。
号の振幅を算定する時にデータ記憶システムにおいて遂行されるいくつかの処理
を示す流れ図である。
【図４】 本発明の一実施例に従ってリードバック信号の振幅を算定するため
の回路を含む読取りチャネル回路のブロック図である。
の回路を含む読取りチャネル回路のブロック図である。
【図５】 既知の技法に従ってリードバック信号の振幅を算定するための方法
のブロック図である。
のブロック図である。
【図６】 本発明の一実施例に従ってリードバック信号の振幅を算定するため
の装置のブロック図である。
の装置のブロック図である。
【図７】 本発明の別の実施例に従ってリードバック信号の振幅を算定するた
めの装置の回路図である。
めの装置の回路図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フィルポット、リック、アレン アメリカ合衆国55901−2100 ミネソタ州 ロチェスタ、スタンリー・レーン・エヌ・ ダブリュ・ 2310 (72)発明者 ウインドラー、ピーター、ジョン アメリカ合衆国55902 ミネソタ州ロチェ スター、303 フイス・ストリート・エ ス・ダブリュ 718 (72)発明者 ウイン、グレゴリー、スコット アメリカ合衆国80525コロラド州フォー ト・コルンズ、レッド・クラウド・コート 2743 Ｆターム(参考） 5D031 AA04 BB02 DD02 DD10 HH20 5D044 AB01 BC01 CC05 FG04 FG05 【要約の続き】 設けられる。更に、ＮビットＤＡＣ及び論理回路を含む 回路がディスク・ドライブ・システムにおいて実装可能 である。
Claims (31)
- 【請求項１】 データ記憶媒体から得られ、利得修正増幅器に入力されたリードバック信号の
振幅を算定する方法にして、 前記増幅器の入力に供給されたリードバック信号に応答して前記増幅器の出力
において出力信号を感知するステップと、 前記増幅器の出力信号及び基準信号の間の差を表す差信号を生じるステップと
、 前記増幅器の利得の温度係数と関連した補償信号を発生させるステップと、 前記リードバック信号の振幅を表す算定信号を、前記算定信号が前記差信号の
大きさに等しい大きさを有するように、前記補償信号を使用して生じるステップ
と、 を含む方法。 - 【請求項２】 前記算定信号を生じるステップは、前記算定信号を前記差信号に加えるステッ
プ又は前記算定信号を前記差信号から減ずるステップを含む、請求項１に記載の
方法。 - 【請求項３】 前記補償信号は温度に関連した大きさを有する、請求項１に記載の方法。
- 【請求項４】 前記補償信号は絶対温度に比例した大きさを有する、請求項１に記載の方法。
- 【請求項５】 前記補償信号を発生するステップは、絶対温度に比例した大きさを有する第１
補償信号を発生させるステップ及び温度に無関係の大きさを有する第２補償信号
を発生させるステップを更に含む、請求項１に記載の方法。 - 【請求項６】 前記第１補償信号は前記第２補償信号の極性と反対の極性を有する、請求項５
に記載の方法。 - 【請求項７】 前記算定信号はバイナリ算定信号に変換される、請求項１に記載の方法。
- 【請求項８】 前記補償信号は電流信号である、請求項１に記載の方法。
- 【請求項９】 前記補償信号の大きさは調節可能である、請求項１に記載の方法。
- 【請求項１０】 前記増幅器の出力信号を前記基準信号と平衡させるように前記差信号を前記増
幅器の制御入力に供給するステップを更に含む、請求項１に記載の方法。 - 【請求項１１】 前記基準信号は事前設定されたリードバック信号の振幅を表す、請求項１０に
記載の方法。 - 【請求項１２】 データ記憶媒体から得られたリードバック信号の大きさを算定するための回路
にして、 前記リードバック信号を受ける信号入力、信号出力、及び制御信号を受ける制
御入力を有する利得修正増幅器と、 それぞれの抵抗性素子を介して前記増幅器の制御入力に結合された入力を有す
るコンパレータと、 前記コンパレータの入力に結合された出力を有するディジタル・アナログ・コ
ンバータ（ＤＡＣ）と、 前記コンパレータの入力に結合され、前記増幅器の利得の温度係数と関連した
補償信号を発生させ、前記抵抗性素子にまたがる電圧の変化を生じさせる温度補
償回路と、 前記コンパレータの出力に結合された入力及び前記ＤＡＣの入力に結合された
出力を有する論理回路にして、前記コンパレータのそれぞれの入力における電圧
が等しいことに応答して前記リードバック信号の振幅を表す算定信号を論理回路
出力において生ずる論理回路と、 を含む回路。 - 【請求項１３】 前記増幅器、温度補償回路、及びコンパレータは等しい温度プロファイルを有
する、請求項１２に記載の回路。 - 【請求項１４】 前記増幅器、温度補償回路、及びコンパレータは共通のＩＣ基板上に設けられ
る、請求項１２に記載の回路。 - 【請求項１５】 前記温度補償回路は前記増幅器に統合している、請求項１２に記載の回路。
- 【請求項１６】 前記増幅器は可変利得増幅器（ＶＧＡ）を含み、前記ＤＡＣはＮビット電流Ｄ
ＡＣを含む、請求項１２に記載の回路。 - 【請求項１７】 前記論理回路は前記論理回路出力においてバイナリ算定信号を生じる、請求項
１２に記載の回路。 - 【請求項１８】 前記温度補償回路は電流発生器及び大きさ制御器を含む、請求項１２に記載の
回路。 - 【請求項１９】 前記増幅器の制御入力はキャパシタに結合され、前記増幅器の制御信号は前記
キャパシタに記憶される、請求項１２に記載の回路。 - 【請求項２０】 前記温度補償回路は絶対温度に比例した大きさを有する第１補償信号及び温度
に無関係の大きさを有する第２補償信号を発生させる、請求項１２に記載の回路
。 - 【請求項２１】 前記第１補償信号は前記第２補償信号の極性とは反対の極性を有する、請求項
２０に記載の回路。 - 【請求項２２】 前記補償信号は電流信号である、請求項１２に記載の回路。
- 【請求項２３】 データ記憶ディスクと、 読取りチャネルに結合された読取り変換器を含むデータ転送ヘッドと、 前記データ転送ヘッド及び前記データ記憶ディスクの間の相対的な動きを与え
るためのアクチュエータと、 前記データ転送ヘッドを使用して前記データ記憶ディスクから得られたリード
バック信号の振幅を算定するための回路と、 を含み、前記回路は、 前記リードバック信号を受ける信号入力、信号出力、及び増幅器制御信号を受
ける制御入力を有する利得修正増幅器と、 それぞれの抵抗性素子を介して前記増幅器の制御入力に結合された入力を有す
るコンパレータと、 前記コンパレータの入力に結合された出力を有するディジタル・アナログ・コ
ンバータ（ＤＡＣ）と、 前記コンパレータの入力に結合され、前記増幅器の利得の温度係数と関連した
補償信号を発生させ、前記抵抗性素子にまたがる電圧の変化を生じさせる温度補
償回路と、 前記コンパレータの出力に結合された入力及び前記ＤＡＣの入力に結合された
出力を有する論理回路にして、前記コンパレータのそれぞれの入力における電圧
が等しいことに応答して前記リードバック信号の振幅を表す算定信号を論理回路
出力において生ずる論理回路と、 を含む、データ記憶システム。 - 【請求項２４】 前記増幅器、温度補償回路、及びコンパレータは等しい温度プロファイルを有
する、請求項２３に記載のシステム。 - 【請求項２５】 前記増幅器、温度補償回路、及びコンパレータは共通のＩＣ基板上に設けられ
る、請求項２３に記載のシステム。 - 【請求項２６】 前記増幅器は可変利得増幅器（ＶＧＡ）を含み、前記ＤＡＣはＮビット電流Ｄ
ＡＣを含む、請求項２３に記載のシステム。 - 【請求項２７】 前記論理回路は前記論理回路出力においてバイナリ算定信号を生じる、請求項
２３に記載のシステム。 - 【請求項２８】 前記温度補償回路は電流発生器及び大きさ制御器を含む、請求項２３に記載の
システム。 - 【請求項２９】 前記増幅器の制御入力はキャパシタに結合され、前記増幅器の制御信号は前記
キャパシタに記憶される、請求項２３に記載のシステム。 - 【請求項３０】 前記温度補償回路は絶対温度に比例した大きさを有する第１補償信号及び温度
に無関係の大きさを有する第２補償信号を発生させる、請求項２３に記載のシス
テム。 - 【請求項３１】 前記第１補償信号は前記第２補償信号の極性とは反対の極性を有する、請求項
３０に記載のシステム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/253,122 US6282038B1 (en) | 1999-02-19 | 1999-02-19 | Variable gain amplifier with temperature compensation for use in a disk drive system |
| US09/253,122 | 1999-02-19 | ||
| PCT/US2000/003382 WO2000049613A1 (en) | 1999-02-19 | 2000-02-10 | Variable gain amplifier with temperature compensation for use in a disk drive system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002537626A true JP2002537626A (ja) | 2002-11-05 |
| JP3682470B2 JP3682470B2 (ja) | 2005-08-10 |
Family
ID=22958957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000600274A Expired - Fee Related JP3682470B2 (ja) | 1999-02-19 | 2000-02-10 | リードバック信号振幅算定回路及びデータ記憶システム |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US6282038B1 (ja) |
| EP (1) | EP1153390B1 (ja) |
| JP (1) | JP3682470B2 (ja) |
| KR (1) | KR100460376B1 (ja) |
| CN (1) | CN1184632C (ja) |
| AT (1) | ATE237863T1 (ja) |
| CZ (1) | CZ20013013A3 (ja) |
| DE (1) | DE60002178T2 (ja) |
| HU (1) | HUP0105213A3 (ja) |
| MY (1) | MY119878A (ja) |
| PL (1) | PL349276A1 (ja) |
| RU (1) | RU2250517C2 (ja) |
| WO (1) | WO2000049613A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6707629B1 (en) * | 2000-06-30 | 2004-03-16 | Texas Instruments Incorporated | Digital temperature monitor |
| US6594104B2 (en) * | 2001-02-26 | 2003-07-15 | Hitachi, Ltd. | Magnetic disk unit including temperature sensing of IC mounted on suspension |
| KR100438770B1 (ko) * | 2001-05-28 | 2004-07-05 | 삼성전자주식회사 | 데이터 저장 시스템의 설계 파라미터 최적화 방법 및최적화된 설계 파라미터 적용 방법 |
| US7430083B2 (en) * | 2002-05-23 | 2008-09-30 | Seagate Technology Llc | Virtual head fly profile measurement |
| US8437720B2 (en) | 2002-12-02 | 2013-05-07 | Broadcom Corporation | Variable-gain low noise amplifier for digital terrestrial applications |
| US7471941B2 (en) * | 2002-12-02 | 2008-12-30 | Broadcom Corporation | Amplifier assembly including variable gain amplifier, parallel programmable amplifiers, and AGC |
| US7260377B2 (en) * | 2002-12-02 | 2007-08-21 | Broadcom Corporation | Variable-gain low noise amplifier for digital terrestrial applications |
| US6798286B2 (en) * | 2002-12-02 | 2004-09-28 | Broadcom Corporation | Gain control methods and systems in an amplifier assembly |
| US7190542B2 (en) * | 2003-08-13 | 2007-03-13 | Seagate Technology Llc | Acoustical noise reduction for a data storage device |
| US7097110B2 (en) * | 2003-09-02 | 2006-08-29 | Texas Instruments Incorporated | Temperature compensation systems and methods for use with read/write heads in magnetic storage devices |
| US7027243B2 (en) * | 2004-03-29 | 2006-04-11 | Hitachi Global Storage Technologies Netherlands B.V. | Apparatus for providing head amplitude characterization |
| KR100640608B1 (ko) * | 2004-12-11 | 2006-11-01 | 삼성전자주식회사 | 스핀들 모터 드라이버의 전류 이득 변환 제어 방법 및 장치 |
| US7768732B2 (en) * | 2005-04-12 | 2010-08-03 | Stmicroelectronics, Inc. | Gain controller for a gain loop of a read channel and related gain loops, read channels, systems, and methods |
| US7773324B2 (en) | 2005-04-12 | 2010-08-10 | Stmicroelectronics, Inc. | Phase acquisition loop for a read channel and related read channel, system, and method |
| JP2007184023A (ja) * | 2006-01-04 | 2007-07-19 | Hitachi Global Storage Technologies Netherlands Bv | ディスク・ドライブ及びその制御方法 |
| US7656219B2 (en) * | 2007-01-26 | 2010-02-02 | Atmel Corporation | Unity gain voltage buffer with dual supply voltage for managing current consumption in low voltage applications |
| US7508617B1 (en) * | 2007-09-07 | 2009-03-24 | Seagate Technology Llc | Fly height compensation using read gain control loop |
| US8922923B2 (en) | 2011-03-01 | 2014-12-30 | Seagate Technology Llc | Interleaved automatic gain control for asymmetric data signals |
| US10312930B1 (en) * | 2018-01-25 | 2019-06-04 | Analog Devices Global Unlimited Company | ADC digital gain error compensation |
| US11870512B2 (en) | 2022-04-27 | 2024-01-09 | Samsung Electronics Co., Ltd. | Distributed closed-loop power control with VGA gain update |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3676825D1 (de) | 1986-08-05 | 1991-02-14 | Ibm | Verstaerkungssteuerungsschaltung fuer ein wiedergabegeraet in einem magnetischen aufzeichnungssystem, welches ein verfahren mit partieller wiedergabe und hoechster wahrscheinlichkeit verwendet. |
| US5162678A (en) | 1990-09-18 | 1992-11-10 | Silicon Systems, Inc. | Temperature compensation control circuit for exponential gain function of an agc amplifier |
| US5177453A (en) | 1991-07-01 | 1993-01-05 | Raytheon Company | Gain control amplifier |
| US5463603A (en) | 1992-03-18 | 1995-10-31 | Imp, Inc. | Computer disk drive integrated data path circuit optimized for handling both data and servo signals |
| US5321559A (en) | 1992-08-27 | 1994-06-14 | Quantum Corporation | Asynchronous peak detection of information embedded within PRML class IV sampling data detection channel |
| US5375145A (en) | 1992-08-27 | 1994-12-20 | Quantum Corporation | Multi-mode gain control loop for PRML class IV sampling data detection channel |
| US5519548A (en) | 1993-03-31 | 1996-05-21 | Hewlett-Packard Company | Using read channel noise to initialize read channel for head position calibration in a magnetic data storage device |
| US5442492A (en) | 1993-06-29 | 1995-08-15 | International Business Machines Corporation | Data recovery procedure using DC offset and gain control for timing loop compensation for partial-response data detection |
| JP3208975B2 (ja) | 1993-12-28 | 2001-09-17 | 株式会社日立製作所 | アクティブフィルタ制御方式 |
| US5631891A (en) | 1994-01-05 | 1997-05-20 | Fujitsu Limited | Disk reproducing circuit with automatic gain control |
| US5491447A (en) | 1994-05-13 | 1996-02-13 | International Business Machines Corporation | Operational transconductance amplifier with independent transconductance and common mode feedback control |
| JP3199996B2 (ja) | 1995-11-15 | 2001-08-20 | 株式会社東芝 | ディスク記録再生システム及びそのヘッド浮上変動検出方法 |
| JP3457463B2 (ja) * | 1996-04-26 | 2003-10-20 | 富士通株式会社 | 光学的記憶装置 |
| JPH10340412A (ja) * | 1997-06-06 | 1998-12-22 | Fujitsu Ltd | 情報記憶装置 |
| DE19882463T1 (de) * | 1997-06-13 | 2000-07-06 | Seagate Technology | Temperaturabhängige Plattenlaufwerk-Parameterkonfiguration |
-
1999
- 1999-02-19 US US09/253,122 patent/US6282038B1/en not_active Expired - Lifetime
-
2000
- 2000-01-17 MY MYPI20000133A patent/MY119878A/en unknown
- 2000-02-10 CN CNB008038988A patent/CN1184632C/zh not_active Expired - Fee Related
- 2000-02-10 DE DE60002178T patent/DE60002178T2/de not_active Expired - Fee Related
- 2000-02-10 RU RU2001124834/28A patent/RU2250517C2/ru not_active IP Right Cessation
- 2000-02-10 HU HU0105213A patent/HUP0105213A3/hu unknown
- 2000-02-10 EP EP00911749A patent/EP1153390B1/en not_active Expired - Lifetime
- 2000-02-10 CZ CZ20013013A patent/CZ20013013A3/cs unknown
- 2000-02-10 KR KR10-2001-7010013A patent/KR100460376B1/ko not_active IP Right Cessation
- 2000-02-10 WO PCT/US2000/003382 patent/WO2000049613A1/en not_active Application Discontinuation
- 2000-02-10 PL PL00349276A patent/PL349276A1/xx unknown
- 2000-02-10 AT AT00911749T patent/ATE237863T1/de not_active IP Right Cessation
- 2000-02-10 JP JP2000600274A patent/JP3682470B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1184632C (zh) | 2005-01-12 |
| PL349276A1 (en) | 2002-07-15 |
| JP3682470B2 (ja) | 2005-08-10 |
| KR20020007300A (ko) | 2002-01-26 |
| EP1153390B1 (en) | 2003-04-16 |
| US6282038B1 (en) | 2001-08-28 |
| MY119878A (en) | 2005-07-29 |
| DE60002178T2 (de) | 2004-03-04 |
| RU2250517C2 (ru) | 2005-04-20 |
| CN1340193A (zh) | 2002-03-13 |
| WO2000049613A1 (en) | 2000-08-24 |
| CZ20013013A3 (cs) | 2002-01-16 |
| DE60002178D1 (de) | 2003-05-22 |
| EP1153390A1 (en) | 2001-11-14 |
| KR100460376B1 (ko) | 2004-12-08 |
| ATE237863T1 (de) | 2003-05-15 |
| HUP0105213A2 (hu) | 2002-04-29 |
| HUP0105213A3 (en) | 2003-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002537626A (ja) | ディスク・ドライブ・システムにおいて使用するための温度補償を伴う可変利得増幅器 | |
| US6266203B1 (en) | Integrated temperature sense circuit in a disc drive | |
| US8294400B2 (en) | Closed loop calibration of back EMF measurement | |
| US20070230020A1 (en) | Controlling head flying height based on head heater resistance | |
| US6504669B1 (en) | Disc drive having charge feedback drive microactuator | |
| US7692887B2 (en) | Method and apparatus for measuring resistance of a resistive sensor | |
| US8125727B2 (en) | Disk drive and method for adjusting common-mode voltage of an element on a head-slider | |
| JP2002543544A (ja) | 圧電マイクロアクチュエータの振動制御 | |
| CN101231868A (zh) | 盘驱动装置及其校准方法 | |
| JP2007287290A (ja) | ディスク・ドライブ装置及びそのキャリブレーション方法 | |
| US6271977B1 (en) | Multi-state preamplifier for disk drives | |
| US6268972B1 (en) | Method for measuring relative and absolute amplitudes of a signal read from a data storage medium | |
| US6717765B2 (en) | Method and circuit for sensing back EMF | |
| US6288863B1 (en) | Dynamically programmable magneto-resistive head write and read bias currents | |
| US6476602B1 (en) | Temperature compensated hall sensor for testing magnetic recording heads | |
| US7145742B2 (en) | Velocity controlled disk drive head retraction after power loss | |
| US7595957B2 (en) | Servo gain adjustment based on bias force error | |
| US6415238B1 (en) | Adaptive compensation for arm electronics amplification circuitry of a disk drive system | |
| US6414815B1 (en) | Apparatus and method for controlling on-track operation of an actuator in a hard disk drive | |
| US6128149A (en) | Method and system for detecting common mode disturbances from a dual stripe magnetoresistive head | |
| US9159348B2 (en) | Systems and methods for clearance monitoring in storage media | |
| US8611041B2 (en) | Servo control method and apparatus in seek retry condition and disk drive apparatus using the same | |
| US7414929B2 (en) | Optical disc tilt detection and tilt servo control method | |
| JPH08106619A (ja) | Ｍｒヘッドのサーボ方法及びハードディスクシステム | |
| JP2006164380A (ja) | 耐衝撃特性検出方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040421 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20040421 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050407 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050408 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080603 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |