CZ20013013A3 - Zesilovač s měnitelným ziskem a teplotní kompenzací pro pouľití v systému diskové mechaniky - Google Patents
Zesilovač s měnitelným ziskem a teplotní kompenzací pro pouľití v systému diskové mechaniky Download PDFInfo
- Publication number
- CZ20013013A3 CZ20013013A3 CZ20013013A CZ20013013A CZ20013013A3 CZ 20013013 A3 CZ20013013 A3 CZ 20013013A3 CZ 20013013 A CZ20013013 A CZ 20013013A CZ 20013013 A CZ20013013 A CZ 20013013A CZ 20013013 A3 CZ20013013 A3 CZ 20013013A3
- Authority
- CZ
- Czechia
- Prior art keywords
- signal
- amplifier
- circuit
- compensation
- temperature
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000013500 data storage Methods 0.000 claims abstract description 8
- 230000004044 response Effects 0.000 claims abstract description 7
- 239000003990 capacitor Substances 0.000 claims description 18
- 230000007246 mechanism Effects 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 5
- 238000012546 transfer Methods 0.000 claims description 4
- 230000001447 compensatory effect Effects 0.000 claims description 2
- 241001122767 Theaceae Species 0.000 claims 1
- 238000013459 approach Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000003607 modifier Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000004804 winding Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
- G11B19/04—Arrangements for preventing, inhibiting, or warning against double recording on the same blank or against other recording or reproducing malfunctions
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/36—Monitoring, i.e. supervising the progress of recording or reproducing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/04—Modifications of control circuit to reduce distortion caused by control
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
- G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B2005/3996—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects large or giant magnetoresistive effects [GMR], e.g. as generated in spin-valve [SV] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
- G11B33/14—Reducing influence of physical parameters, e.g. temperature change, moisture, dust
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/455—Arrangements for functional testing of heads; Measuring arrangements for heads
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Amplifiers (AREA)
Description
• · · · ··· ·· ·· · · ·
ZESILOVAČ S MĚNITELNÝM ZISKEM A TEPLOTNÍ KOMPENZACÍ PRO POUŽITÍ V SYSTÉMU DISKOVÉ MECHANIKY
Oblast techniky
Vynález se týká obecně signálů čtených z datového paměťového média a podrobněji systému a způsobu pro odhadnutí amplitudy signálu čteného z paměťového média v systému diskové mechaniky.
Dosavadní stav techniky
V průmyslu vyrábějícím v současné době soustřeďuje spolehlivost snímačů využívaných jako část hlavy.
mohou systémy diskových mechanik se velká pozornost na výkon a čtecí/zapisovací čtecího snímače
Změny v pracovní charakteristice například svědčit o degradaci výkonu hlavy. Změny v amplitudě získaného z konkrétní nebo o hrozícím selhání čtecí/zapisovací hlavy zpětně čteného signálu čtecí/zapisovací hlavy mohou ku problém s čtecím prvkem této čtecí/zapisovací hlavy.
čteného příkladu indikovat možný
Zjistilo se například, že monitorování amplitudové charakteristiky zpětně čteného signálu, získaného používáním konkrétní čtecí/zapisovací hlavy v průběhu času, poskytnout pohled co se týče integrity a provozního čtecího snímače v čtecí/zapisovací hlavě. Velký snímač, který pracuje neobvyklým způsobem, může v průběhu času produkovat zpětně čtené signály může stavu
MR (GMR) například klesaj ící
82287 (2782287_CZ.doc) ·· · · · ·· ·· · _ 9 — ····»*·· ** ···· ······ • · ··· · ·· ··· · · • · · · · · · · · ·· ·· ····· ·· ··« amplitudy. Povaha a složitost většiny provedeni čtecích kanálů však obvykle znemožňují určit charakteristiky zpětně čtených signálů na původním místě, jako je určení s vysokým stupněm přesnosti amplitudy zpětně čteného signálu pro určitou čtecí/zapisovací hlavu v průběhu času.
V typickém provedení čtecího kanálu se často využívá zesilovače s měnitelným ziskem (VGA, z angl.variable gain amplifier) jako ziskového prvku smyčky automatického řízení zisku (AGC, z angl.automatic gain control) , která se používá k regulaci amplitudy zpětně čtených signálů na výstupu VGA. Smyčka AGC upravuje zisk z VGA přivedením příslušných řídících signálů do VGA. I když byly učiněny pokusy využít řídící signály VGA pro účely odhadnutí amplitudy zpětně čtených signálů vstupujících do VGA, takové pokusné realizace zcela ignorují okolnosti spojené s teplotou, které nepříznivě ovlivňují přesnost odhadů amplitudy zpětně čteného signálu.
V komunitě vyrábějící systémy diskových mechanik existuje intenzivně pociťovaná potřeba zařízení a způsobu pro určení amplitudy zpětně čteného signálu získaného z paměťového média s vysokým stupněm přesnosti. Existuje obzvlášť potřeba takového zařízení a způsob, které lze implementovat na původním místě čtecího kanálu. Tento vynález splňuje tyto a další potřeby.
Podstata vynálezu
Tento vynález se odhadování amplitudy z paměťového média a orientuje na zařízení a způsob pro zpětně čteného signálu získaného vstupujícího do zesilovače, který (2782287_CZ.doc)
modifikuje zisk. Způsob podle tohoto vynálezu zahrnuje snímáni vystupujícího signálu na výstupu ze zesilovače v odezvě na zpětně čtený signál přivedený na vstup zesilovače. Vytvoří se diferenční signál, který představuje rozdíl mezi signálem vystupujícím ze zesilovače a referenčním signálem. Generuje se kompenzační signál spojený s teplotním koeficientem zisku zesilovače a s použitím kompenzačního signálu je vytvořen signál odhadu udávající amplitudu zpětně čteného signálu. Signál odhadu je reprezentantem amplitudy zpětně čteného signálu, když má signál odhadu velikost stejnou jako u diferenčního signálu a opačnou polaritu než diferenční signál.
Vytvoření signálu odhadu může zahrnovat přičtení signálu odhadu k diferenčnímu signálu nebo odečtení signálu odhadu od diferenčního signálu. Referenční signál může být reprezentantem amplitudy předem stanoveného zpětně čteného signálu, která má být udržována na výstupu zesilovače modifikujícího zisk. Kompenzační signál má velikost, která souvisí s teplotou, a je pokud možno úměrný absolutní teplotě. Generování kompenzačního signálu může dále zahrnovat generování prvního kompenzačního signálu, který má velikost úměrnou absolutní teplotě, a generováni druhého kompenzačního signálu, který má velikost nezávislou na teplotě. Prvního i druhého kompenzačního signálu. lze selektivně využít k vyrušení zisku spojeného s teplotou a kolísáni polarity v diferenčním signálu.
Signál kompenzační signál lze odhadu signál přivést může být může být ] na řídící vstup binární proudový odhadu a signál signál.
zesilovače, aby se
Diferenční srovnal výstupní signál zesilovače s referenčním signálem za účelem udržení signálu vystupujícího ze zesilovače (2782287_CZ.doc)
modifikujícího zisk v předem určené amplitudě.
Obvod pro odhadnutí amplitudy zpětně čteného signálu získaného z paměťového média obsahuje zesilovač modifikující zisk, který má signálový vstup přijímající zpětně čtený signál, signálový výstup a řídící vstupy přijímající řídící signál zesilovače. Řídící vstupy zesilovače jsou připojeny na kondenzátor a řídící signál zesilovače se uloží do v kondenzátoru.
Obvod dále obsahuje komparátor, který má vstupy připojeny na řídící vstupy zesilovače přes jednotlivé odporové prvky. Digitálně analogový obvod (DAC, z angl. digital-to-analog circuit) má výstupy připojeny na vstupy komparátoru. Na vstupy komparátoru je připojen obvod teplotní kompenzace a ten generuje kompenzační signál spojený s teplotním koeficientem zisku zesilovače. Teplotní kompenzační signál způsobí změnu napětí na odporových prvcích. Logický obvod obsahuje vstup připojený na výstup komparátoru a výstup připojený na vstup DAC. Logický obvod vytváří na svém výstupu signál odhadu udávající amplitudu zpětně čteného signálu v odezvě na rovnost napětí na příslušných vstupech komparátoru. Signál odhadu může být binární signál.
Zesilovač, obvod teplotní kompenzace a komparátor mají pokud možno stejný teplotní profil a nacházejí se nejlépe na společném 10 substrátu. Obvod teplotní kompenzace obsahuje generátor proudu a řízení velikosti. Obvod teplotní kompenzace může být integrován v zesilovači. Zesilovač modifikující zisk může obsahovat zesilovač s měnitelným ziskem (VGA).
(2782287_CZ.doc)
Obvod teplotní kompenzace může generovat první kompenzační signál, který má velikost úměrnou absolutní teplotě, a může generovat druhý kompenzační signál, který má velikost nezávislou na teplotě. První kompenzační signál může mít opačnou polaritu než druhý kompenzační signál. Prvního i druhého kompenzačního signálu lze selektivně využít k vyrušení zisku spojeného s teplotou a kolísání polarity v diferenčním signálu. Obvod odhadu amplitudy zpětně čteného signálu podle tohoto vynálezu lze implementovat v systému diskové mechaniky nebo v různých jiných typech systémů uskladnění dat.
Výše 'uvedené shrnutí tohoto vynálezu není určeno k popisu každého provedení či každé implementace tohoto vynálezu. Výhody a vymoženosti, společně s úplnějším porozuměním tomuto vynálezu, se ozřejmí a budou oceněny při pročtení následného podrobného popisu a nároků spolu s přiloženými obrázky.
Přehled obrázků na výkresech
Vynález bude blíže vysvětlen prostřednictvím konkrétních příkladů provedení znázorněných na výkresech, na kterých představuje
| obr. 1 | pohled z horní perspektivy na systém diskové mechaniky s odstraněným vrchním víkem; |
| obr. 2 | boční půdorys systému diskové mechaniky obsahující množství paměťových disků; |
| obr. 3 | vývojový diagram zobrazující několik procesů, které se odehrávají v systému uskladnění dat, |
(2782287_CZ.doc) když se odhaduje amplituda zpětně čteného signálu získaného z paměťového média podle provedení tohoto vynálezu;
obr. 4 blokové schéma obvodů čtecího kanálu včetně obvodů pro odhad amplitudy zpětně čteného signálu získaného z paměťového média podle provedení tohoto vynálezu;
obr. 5 blokové schéma přístupu odhadu amplitudy zpětně čteného signálu podle známé techniky;
| obr. 6 | blokové | schéma | zařízení pro | odhad | amplitudy | |
| zpětně čteného | signálu | podle | provedení tohoto | |||
| vynálezu; | ||||||
| obr. 7 | obvodové | schéma | zařízení pro | odhad | amplitudy | |
| zpětně čteného | signálu | podle | j iného | provedení |
podle tohoto vynálezu.
Zatímco vynález je přístupný různým modifikacím a alternativním podobám, specifika těchto byly znázorněny jako příklady na obrázcích a budou podrobně popsána níže. Rozumí se však, že není zamýšleno omezit vynález na konkrétní popsaná provedení. Naopak je vynález určen k pokrytí všech modifikací, analogií a alternativ, které spadají do rozsahu vynálezu, jak je definován v připojených nárocích.
Příklady provedeni vynálezu
V následujícím popisu zobrazených provedení jsou uvedeny odkazy na přiložené obrázky, které tvoří součást (2782287_CZ.doc)
| *· | • · | 9 W4 | • 9 | • | ||
| • | • | 4 · | • 4 ♦ * | • 4 | • · | |
| • · | • · | • · · | • · | 4 | ||
| • · | • · » · | • · e | 4 · | • | • | |
| • | 4 | • · · | • | 4 | • | |
| • · | ·· | ··· ♦· | • · | • 4 · |
tohoto dokumentu a na kterých jsou prostřednictvím příkladu znázorněna provedení, kterými lze tento vynález uplatnit. Rozumí se, že lze využít jiná provedení a lze provést strukturální i funkční změny bez odchýlení od rozsahu tohoto vynálezu.
Všeobecně a celkově vzato, systém a metodika podle principů tohoto vynálezu poskytují přesný odhad amplitudy vstupního signálu nehledě na přítomnost výkyvů amplitudy vstupního signálu. Je zajištěna teplotní kompenzace, u níž se teplotní koeficient spojený se ziskem zesilovače modifikujícího zisk ve smyčce AGC využívá k vytvoření teplotního kompenzačního signálu, který se přičte k řídícímu signálu VGA, aby se efektivně vyrušily účinky teplotních výkyvů na zisk smyčky AGC.
V provedení, ve kterém se metodika odhadování vstupního signálu podle tohoto vynálezu používá v systému diskové mechaniky, lze přesně odhadnout amplitudu zpětně čteného signálu získaného z paměťového média. Opakované odhadnutí amplitudy zpětně čteného signálu pro danou čtecí/zapisovací hlavu umožňuje identifikaci změn v amplitudové charakteristice čtecího snímače anebo kanálových obvodů.
Ku příkladu měření amplitudy, která končí snížením hodnot amplitudy spojených s GMR čtecím snímačem, typicky indikují hrozící selhání snímače. Takovéto úbytky či deviace v relativní amplitudě zpětně čteného signálu lze použít jako součást analýzy předvídání poruch pro snímače různých typů. Lze ocenit, že zvýšení přesnosti odhadů amplitudy zpětně čteného signálu příznivě zlepší schopnost detekovat nežádoucí změny v chování čtecího snímače/čtecího kanálu a zvýší přesnost správné identifikace špatného výkonu čtecího (2782287_CZ.doc) snímače.
V provedeni, ve kterém má být amplituda zpětně čteného signálu udržována v předem stanovené amplitudě, lze použít obvody pro odhad amplitudy zpětně čteného signálu podle tohoto vynálezu, které obsahují zesilovač s měnitelným ziskem a obvody teplotní kompenzace, ve smyčce automatického řízení zisku v obvodech čtecího kanálu. Amplitudu zpětně čteného signálu lze odhadnout s vysokým stupněm přesnosti i tam, kde signál získaný z paměťového média a vstupující do zesilovače s měnitelným ziskem podléhá výchylkám amplitudy, jako např. kvůli výrobním odchylkám čtecí/zapisovací hlavy, odchylkám výšky vznášení, odchylkám zisku předzesilovače a podobným. Přesný odhad amplitudy zpětně čteného signálu umožňuje detekci drobných a výrazných změn ve výkonu čtecího snímače anebo nežádoucích změn v chování obvodů čtecího kanálu.
Pokud jde o obrázky, zejména pak o obr. 1 a 2, je zde znázorněn systém 20 diskové mechaniky, v němž lze implementovat metodiku odhadu amplitudy zpětně čteného signálu podle tohoto vynálezu. Systém 20 diskové mechaniky, jak je nejlépe uvedeno na obr. 2, typicky obsahuje jeden či více pevných paměťových disků 24, které jsou koaxiálně navrstveny v prostoru jeden za druhým a otáčejí se kolem hnacího motoru 26 poměrně vysokou rychlostí. Jak je uvedeno na obr. 1, každý disk 24 je typicky naformátován tak, aby obsahoval množství rozmístěných soustředných stop 50, přičemž každá stopa je rozčleněna na sérii sektorů 52, které jsou po řadě dále rozděleny do jednotlivých informačních polí. Jeden či více disků 24 může být také naformátován, aby obsahoval spirálovité uspořádání stop.
(2782287_CZ.doc)
Vystavovací mechanismus 30 typicky obsahuje řadu prolínájících se ramen 28 vystavovacího mechanismu, přičemž každé rameno má jeden či více snímačů 27 a skupin 35 jezdců nasazených na nakládací nosník 25, který přenáší informace na a z paměťových disků 24. Jezdec je typicky navržen jako aerodynamické zvedací těleso, které zvedá snímač 2J_ z povrchu disku 24, zatímco rychlost rotace hnacího motoru se zvyšuje a způsobuje, že se snímač 27 vznáší nad diskem 24 na opoře vzduchu vytvořené vysokorychlostní rotací disku 24. Na povrchu disku 24 lze eventuálně rozmístit konformní mazivo ke snížení statického a dynamického tření mezi jezdcem 35 a povrchem disku 24.
Vystavovací mechanismus 30 je typicky nasazen na nepohyblivý dřík 32 vystavovacího mechanismu a na dříku 32 se otáčí za účelem posuvu ramen 28 vystavovacího mechanismu do a ven z vrstvy paměťových disků 24,. Vinutí 36 cívky nasazené na kostru 34 cívky vystavovacího mechanismu 30 se většinou otáčí uvnitř otvoru 44 stanoveného mezi horní a dolní soustavou magnetů 40 a 42 z konstrukce 38 permanentního magnetu, což způsobuje, že ramena 28 vystavovacího mechanismu střídavě přejíždějí přes povrch paměťových disků 24. Hnací motor 26 typicky obsahuje vícefázový AC motor nebo eventuálně DC motor napájený z napájecího zdroje 46 a uzpůsobený pro otáčení paměťovými disky 24. Vinutí 36 cívky a soustavy horních a dolních magnetů 40 a 42 z konstrukce permanentního magnetu 38 pracují v součinnosti jakožto motor 39 kmitací cívky vystavovacího mechanismu, který reaguje na řídící signály vydávané servoprocesorem 56. Servoprocesor 56 řídí směr a velikost řídícího proudu dodávaného motoru 39 kmitací cívky. Motor 39 kmitací cívky vystavovacího mechanismu působí kroutivou silou na kostru 34 cívky vystavovacího mechanismu, (2782287_CZ.doc)
jak řídící proudy různých směrů a velikosti tečou do vinutí 36 cívky v přítomnosti magnetického pole vytvářeného konstrukcí 38 permanentího magnetu. Kroutivé síly přenesené na kostru 34 cívky vystavovacího mechanismu způsobí odpovídající otáčivý pohyb ramen 28 vystavovacího mechanismu ve směrech závisejících na polaritě řídících proudů tekoucích do vinutí 36 cívky. Servoprocesor 56, který spolupracuje s elektronikou 57 čtecího kanálu, usměrňuje motor 39 kmitací cívky vystavovacího mechanismu tak, aby se ramena 28 vystavovacího mechanismu a snímače 27 posunuly do poloh stanovené stopy 50 a sektoru 52, když se čtou a zapisují data na a z disků 24. Servoprocesor 56 je volně propojen s řadičem 58 diskové mechaniky. Řadič 58 diskové mechaniky typicky obsahuje řídící obvody a software, který koordinuje přenos dat na a z paměťových disků 24. Přestože jsou na obr. 1 servoprocesor 56 a řadič 58 diskové mechaniky znázorněny jako dvě oddělená zařízení, rozumí se, že funkčnost servoprocesoru 56 a řadiče 58 diskové mechaniky lze spojit do jediného víceúčelového procesoru, což typicky vyústí ve snížené náklady za komponenty.
Na obr. 3 jsou ve formě vývojového diagramu znázorněny různé procesy prováděné pro účely odhadnutí amplitudy signálu čteného z paměťového média podle provedení tohoto vynálezu. Jak je zobrazeno na obr. 3, zpětně čtený signál je získán 150 z paměťového média v systému uskladnění dat. V tomto provedení se využívá zesilovač s měnitelným ziskem (VGA) ve smyčce automatického řízení zisku (AGC) čtecího kanálu pro účely usměrnění amplitudy zpětně čteného signálu, který je zaveden do cesty zpracování signálu ve čtecím kanále. Zpětně čtený signál je přiveden 152 na signálový vstup VGA. Je vytvořen 154 řídící signál s použitím signálu na výstupu VGA a referenčního signálu reprezentujícího (2782287_CZ.doc)
| - 11 - | • · « · • · · · • · · · • ♦ · · · • · * « · · · | • «4 • · · · • · · • · · · 9 • · · 9 99 9 9 | ||
| předem stanovenou | amplitudu. Řídící | signál | j e pak | přiveden |
| na řídící vstupy VGA, což má | typicky za | následek | ||
| přizpůsobení zisku | VGA. | |||
| Generuje se | 156 kompenzační | signál, | který | souvisí |
s teplotním koeficientem zisku VGA. V jednom provedení souvisí velikost či hodnota kompenzačního signálu úměrně s absolutní teplotou. Kompenzačního signálu se využívá společně s původním řídícím signálem k vytvoření 158 modifikovaného řídícího signálu. Modifikovaný řídící signál je použit k vytvoření 160 signálu odhadu, který je přesnou reprezentací amplitudy zpětně čteného signálu.
odhadu je s modifikovaným řídícím vhodném pro potřeby různých řídící signál reprezentuj ící Amplituda s principy s teplotou
Signál může být analogový zpětně čteného tohoto vynálezu signálu v řídícím signál svou hodnotou ekvivalentní signálem, ale může být ve tvaru vstupů či výstupů. Modifikovaný například digitální modifikovaný řídící signálu vypočtená v vysvětluje odchylky
VGA v důsledku signál signál. souladu spoj ené teplotního koeficientu zisku VGA.
Pokud jde o obr. 4, jsou zde znázorněny obvody 70 pro odhadování amplitudy zpětně čteného signálu získaného z paměťového média podle provedení tohoto vynálezu. Obvody 70 znázorněné na obr. 4 lze integrovat uvnitř elektroniky čtecího kanálu v systému popsaném dříve s ohledem na obr. 1 a 2. Rozumí se, že obvody 70 zobrazené na obr. 4, stejně jako další obvodová provedení a metodiky zde popsané, lze implementovat v široké paletě systémů pro uskladnění dat a obecně v jiných typech systémů signálového zpracování.
(2782287_CZ.doc)
- 12 Obr. 4 zobrazuje řadu komponentů, které zpracovávají informační signály čerpané z paměťového disku 73 využitím čtecího prvku čtecí/zapisovací hlavy 71. Informační signály získané z povrchu disku 73 typicky představují datové či servo informace tam uložené, ale mohou obsahovat jiné typy informací. Informace uložená na disku 73 je typicky ve formě magnetických změn na skupině soustředných či spirálovitých stop. Čtecí/zapisovací hlava může obsahovat magneticky rezistivní (MR) čtecí prvek, velký magneticky rezistivní (GMR) čtecí prvek, tenkovrstevný čtecí prvek či jiné typy čtecích snímačů. Rozumí se, že paměťový disk 73 může uchovávat optické informace a že čtecí/zapisovací hlava 71 může obsahovat optický čtecí prvek.
Informační signál přivedený do čtecího snímače čtecí/zapisovací hlavy 71 je typicky přenesen do předzesilovací elektroniky, jako je modul 72 či obvod elektroniky ramene (AE, z angl. arm electronics) . Modul 72. AE zesílí zpětně čtený signál přenesený z čtecí/zapisovací hlavy 71, typicky z rozsahu mikrovoltů do rozsahu milivoltů. Zesílený zpětně čtený signál je přenesen z modulu 72 AE do obvodu 75 odhadujícího amplitudu zpětně čteného signálu. Obvod 75 odhadující amplitudu zpětně čteného signálu je nejlépe, avšak ne nutně, integrován uvnitř čtecího kanálu. Poznamenejme, že různé součástky obvodu 75 jsou součástky typicky používané v aplikacích čtecího kanálu. Takové součástky lze propojit s jinými prvky obvodu, což dohromady umožňuje přesné odhady amplitudy zpětně čteného signálu v souladu s principy tohoto vynálezu.
Podle provedení tohoto vynálezu zobrazeného na obr. 4 obsahují obvody 75 odhadující amplitudu zpětně čteného signálu zesilovač 76 s měnitelným ziskem (VGA), který je (2782287_CZ.doc) připojen na modul 72 AE pomoci jednoho či vice vodičů 74 signálu. Zesilovačem s měnitelným ziskem se v oboru rozumí zesilovač, který má zisk nastavitelný v závislosti na řídících signálech, jako jsou proudové či napěťové řídící signály. VGA 76 je v tomto provedení připojen na kontinuální časový filtr 78 (CTF, z angl. continuous time filter), skrze nějž jsou přenášeny a filtrovány zpětně čtené signály. Zpětně čtené signály vystupující z CTF 78 jsou předávány do obvodů odcházejících signálů přes jeden či více vodičů 79 signálu.
V upřednostňovaném provedení se VGA 76 používá k normalizaci amplitudy zpětně čteného signálu přijatého z modulu 72 AE. Například amplitudu zpětně čteného signálu na výstupu z VGA 76 lze normalizovat na 800 mVdSŠ (špičkašpička). V provedení, které obsahuje jak VGA 76, tak CTF 78, normalizovaná amplituda, která nás zajímá, je spojena s kombinací VGA 76 a CTF 78.
Podle uspořádání obvodu zobrazeného na obr. 4, tlumič 80 řízení zisku VGA vytváří řídící napěťové signály, které jsou předávány přes jeden či více vodičů 77 do VGA 76 pro účely přizpůsobení zisku VGA 76. Tlumič 80 řízení zisku obsahuje ziskový kondenzátor 84 dat a servo ziskový kondenzátor 86. Napětí, která se objeví na příslušných ziskových kondenzátorech 84, 86 reprezentují integrovaná řídící napětí automatického zisku. Lze ocenit, že tlumič 80 řízení zisku může v méně složitém provedení reprezentovat multiplexor.
Tlumič 80 řízení zisku je připojen na napěťový tlumič 81 celkového zisku. Jak je zobrazeno na obr. 4, na vstup napěťového tlumiče 81 celkového zisku je přivedeno napětí (2782287_CZ.doc) • · · · · «· · · • · · · 9 4 4 · 4 ·4
4 4 4 · 4 9 99
4 4 · · P 4 4 4444 ekvivalentní tomu, které se objevilo na ziskovém kondenzátoru 84 dat. Poznamenejme, že napětí spojené se ziskovým kondenzátorem 84 dat lze selektivně přivést na vstup napěťového tlumiče 81 celkového zisku během nečinného režimu nebo čtecího režimu práce systému diskové mechaniky.
Napětí, které se objevilo na výstupu napěťového tlumiče 81 celkového zisku, VCTRL , je identické s napětím, které se objevilo na ziskovém kondenzátoru 84 dat. Rezistory, R, jsou propojeny s příslušnými výstupy napěťového tlumiče 81 celkového zisku a s N-bitovým digitálně-analogovým převodníkem 88 (DAC, z angl. digital-to-analog converter). Výstupy N-bitového DAC 88 a rezistorů, R, jsou také připojeny na vstupy komparátoru 82.· Na příslušné vstupy komparátoru je připojen zdroj 89 teplotně kompenzačního proudu.
Poznamenejme, že napěťový tlumič 81 celkového zisku, Nbitový DAC 88 a komparátor 82 jsou propojeny, jak je zobrazeno na obr. 4, za účelem provádění procedury odhadu amplitudy zpětně čteného signálu v souladu s principy podle tohoto vynálezu, což bude podrobněji popsáno níže s dalším odkazem na obr. 4, 6 a 7. Tato propojení se typicky mění, aby byla umožněna další funkčnost během jiných režimů práce systému diskové mechaniky.
Jak bylo stručně uvedeno výše, mnohé systémy diskových mechanik používají čtecí kanály, které využívají smyčku řízení automatického zisku (AGC) pro regulování amplitudy zpětně čteného signálu zavedeného do cesty zpracování signálu ve čtecím kanále. Regulování amplitudy zpětně čteného signálu na předem stanovené amplitudě je obvykle potřeba k upravení rozdílů v charakteristikách hlavy/kanálu (2782287_CZ.doc) v důsledku výrobních odchylek, odchylek výšky oddáleni, odchylek zisku předzesilovače a podobných.
Podle známé implementace, jaká je např. zobrazena na obr. 5, je zpětně čtený signál přijat na vstup 110 zesilovače 102 s měnitelným ziskem. Smyčka AGC pracuje tak, že zachytí amplitudu zpětně čteného signálu na výstupu 111 VGA 102 a porovná tuto amplitudu zpětně čteného signálu s předem stanoveným referenčním signálem 109 zisku, např. pomocí komparátoru 108. Jako odezva na rozdíl zjištěný mezi referenčním signálem 109 zisku a zpětně čteným signálem na výstupu 111 VGA 102 se komparátorem 108 generuje chybový signál odpovídající velikosti a znaménka. Chybový signál, také označovaný jako řídící signál VGA, VCTrl , se přivede do VGA 102 vodiči 113, 115, aby zvýšil či snížil zisk VGA, dokud amplituda zpětně čteného signálu přivedeného do komparátoru 108 nebude stejná jako amplituda referenčního signálu 109 zisku.
Jelikož požadovaná výstupní úroveň zpětně čteného signálu je fixní, zdálo by se zřejmé použít řídícího signálu VGA, Vctrl, k odhadnutí amplitudy zpětně čteného signálu přivedeného na vstup 110 VGA 102. Tento závěr by však chybně předpokládal, že zisk VGA 102 je funkcí pouze řídícího napětí VGA, VCTRL. Ve skutečnosti však se v oboru rozumí, že zisk typického integrovaného VGA 102 je závislý na teplotě. Teplota například bude kolísat v každé dané součástce kanálu v závislosti na rychlosti přesunu dat, pracovním režimu a prostředí, ve kterém je konkrétní systém provozován. Pro danou součástku kanálu tak bude stejné řídící napětí VGA tvořit různý zisk VGA, jak se bude měnit teplota.
Účinky teploty na smyčku AGC dále mohou způsobit (2782287_CZ.doc) zablokováni smyčky s různými hodnotami vstupu řídicích signálů VGA i přesto, že amplituda zpětně čteného signálu přivedeného na vstup 110 VGA 102 je nezměněná. Posuny v procesu také ovlivní zisk mezi různými moduly čtecího kanálu. Stejné řídící napětí VGA tak bude mít za následek různé hodnoty zisku VGA mezi různými moduly čtecího kanálu. Tyto faktory snižují korelaci mezi hodnotami řídícího signálu VGA, VCTrl, a hodnotami amplitudy zpětně čteného signálu.
Byly vyvinuty techniky pro odhad amplitudy zpětně čteného signálu vstupujícího do VGA použitím řídících signálů VGA, Vctrl· Obr. 5 znázorňuje ve formě blokového schématu jeden takový konvenční přístup. Takové techniky však zcela ignorují nepříznivé účinky teplotních změn na amplitudu zpětně čteného signálu a v důsledku toho trpí sníženou přesností, jelikož teplotní koeficient zisku VGA ve čtecím kanále není brán v potaz. Ignorování účinků spojených s teplotou během generování řídícího signálu VGA vyúsťuje v různé nepřesnosti, které mají negativní dopad na přesnost odhadů amplitudy zpětně čteného signálu.
Například, a dále co se týče obr. 5, je zobrazeno připojení VGA 102 na analogově-digitální převodník 104 (ADC, z angl. analog-to-digital converter) , komparátor 108 a ziskový kondenzátor 106 dat. Napětí na integrujícím ziskovém kondenzátoru 106 dat, které reprezentuje řídící signál VGA, Vctrl, je přivedeno do ADC 104. ADC 104 digitalizuje napětí ziskového kondenzátoru dat a ukládá hodnoty digitalizovaného napětí do paměti přes výstup 117 ADC. Hodnota digitálního signálu na výstupu 117 ADC 104 je ne-teplotně vykompenzovaný binární odhad amplitudy zpětně čteného signálu přivedeného na vstup 110 VGA 102 (2782287_CZ.doc)
- 17 VGA 102 je podle znázornění zasazen na substrátu integrovaného obvodu (10) neboli čipu, který se fyzikálně liší od toho, v němž je zasazen ADC 104. Jako takový může VGA 102 mit, a často má, teplotu, která se liší od teploty ADC 104. Zjistilo se, že komparátor 108 vytváří lišící se digitální řídící kódy pro stejnou úroveň amplitudy zpětně čteného signálu vstupujícího do VGA 102, pokud má kanálový čip 112 jinou teplotu než čip 1121, na němž se provádí digitalizace převodníkem ADC 104.
Takové účinky související s teplotou, pokud jsou ignorovány, způsobí zablokování smyčky AGC s různými hodnotami řídícího vstupu VGA i přesto, že amplituda zpětně čteného signálu vstupujícího do VGA je nezměněná. Lze si uvědomit, že ignorování účinků souvisejících s teplotou během generování řídícího signálu VGA snižuje přesnost přístupu odhadování amplitudy zpětně čteného signálu, jak je popsáno výše s ohledem na obr. 5, a může dokonce vést k nesprávným indikacím integrity čtecí/zapisovací hlavy.
Pokud jde znovu o obr. 4, a jak bylo pojednáno výše, řídící napěťový signál VGA, VCtrl, se objeví na výstupech napěťového tlumiče 81 celkového zisku. Jak bylo následně výše pojednáno, typický přístup dosavadního stavu techniky zahrnuje použití pouze řídícího napěťového signálu VGA, VCTRL, pro účely odhadování amplitudy zpětně čteného signálu přivedeného na vstup VGA 76. Takový přístup však ignoruje faktory související s teplotou, které způsobí, že se řídící napěťový signál VGA, Vctrl, mění tak, jak se mění zisk VGA jakožto funkce teploty. Lze tudíž vidět, odhad amplitudy zpětně čteného signálu, který je založen výlučně na řídícím napěťovém signálu VGA, VCTRL, se také bude měnit jako funkce (2782287_CZ.doc) teploty, nehledě na to, že amplituda zpětně čteného signálu vstupujícího do VGA 76 se nemění.
Přístup odhadu amplitudy zpětně čteného signálu v souladu s principy tohoto vynálezu zahrnuje použití řídícího napěťového signálu VGA, spolu se signálem odhadu, VEstz který se objevuje na rezistorech, R, k vytvoření teplotně kompenzovaného odhadu amplitudy zpětně čteného signálu přivedeného na vstup VGA 76. Zdroj 89 teplotně kompenzačního proudu produkuje proud takový, že napětí, VEST, se objeví na rezistorech, R. Napětí, VEST, se objeví na rezistorech, R, tak, ' že VEST je velikostí rovno řídícímu napěťovému signálu VGA, VCTrl, ale má opačnou polaritu. Poznamenejme, že výstup N-bitového DAC 88 se nemění v průběhu času, ve kterém zdroj 89 teplotně kompenzačního proudu dodává proud do rezistorů, R.
Komparátor 82 změní stav v důsledku vytvoření nulového napěťového potenciálu mezi vstupy komparátoru 82 (tj . VCtrL VEST = 0) . V tomto bodě rovnosti mezi napětími VCTRL a VEST, hodnota VEST přesně reprezentuje amplitudu zpětně čteného signálu přivedeného do VGA 7,4. Lze ocenit, že kolísání v řídícím napěťovém signálu VGA, VCTrl/ v důsledku teplotních odchylek jsou tak vykompenzovány vytvořením teplotně kompenzovaného (tj.modifikovaného) řídícího signálu VGA, VEST, v souladu s principy tohoto vynálezu.
S přihlédnutím k obr. 6, na něm je znázorněn obvod 101 odhadující amplitudu zpětně čteného signálu podle provedení tohoto vynálezu. Podle tohoto provedení se řídící signál 123 VGA používá spolu s kompenzačním signálem 116 pro účely odhadnutí amplitudy zpětně čteného signálu přivedeného na vstup 110 VGA 103. Především je vytvořen kompenzační signál (2782287_CZ.doc)
116, který je spojen s teplotním koeficientem zisku VGA.
Kompenzační signál 116 je přiveden do sčítacího zařízení 118, které přičítá/odečítá kompenzační signál 116 k/od řídícího signálu 123 VGA, VCTRL, za účelem vytvoření modifikovaného řídícího signálu 119 VGA, VEST. Modifikovaný řídící signál 119 VGA, VEstz je vstupem pro ADC 105. Signál na výstupu 117 ADC je teplotně kompenzovaný, binární odhad amplitudy zpětně čteného signálu přivedeného na vstup 110 VGA 103.
Jak lze dále vidět na obr. 6, ADC 105 je integrován ve společném 10 substrátu 112, v jakém je zasazen VGA 103. V tomto uspořádání jsou obvody 114 generující kompenzační signál, které budou podrobněji popsány dále s ohledem na obr. 7, obsaženy ve stejném čipu 112 jako VGA 103. Jako takové mají obvody 114 generující kompenzační signál, VGA 103 a ADC 105, které jsou všechny zasazeny do společného 10 substrátu 112, ekvivalentní teplotní profil. Významná výhoda zjištěná integrováním obvodů 114 generujících kompenzační signál, VGA 103 a ADC 105 do společného 10 substrátu 112 se týká schopnosti podle potřeby sledovat či jít proti funkci zisku VGA/teploty. Vypořádání se s.teplotním koeficientem, spojeným s poměrem zisku VGA/řídícího signálu VGA, v souladu s principy tohoto vynálezu výhodně zvyšuje přesnost odhadů amplitudy zpětně čteného signálu. Pokud jde konkrétně o obr. 7, jsou zde znázorněny obvody 131 odhadující amplitudu zpětně čteného signálu podle dalšího provedení tohoto vynálezu. Obvody 131 zobrazené na obr. 7 obsahují VGA 103, obvody 120 napěťového tlumiče celkového zisku (zobrazené čárkovaně), řídící logika 138, N-bitový DAC 136 připojený k řídící logice 138, komparátor 124 a obvody 130 teplotní kompenzace. Řídící logika může být integrována v řadiči 58 (2782287_CZ.doc) « · diskové mechaniky zobrazeném na obr. 1. Ziskový kondenzátor 134 dat je připojen k páru rezistorů 122 prostřednictvím páru tlumičů 121. Jak bylo dříve pojednáno, ziskový kondenzátor 134 dat uchovává napětí, které představuje řídící signál VGA, VCtrlz ze čtecího kanálu. Tlumiče 121 jsou přednostně tlumiče typu celkového zisku a mohou být nastaveny jako zdrojové sledovače nebo emitorové sledovače.
Obvody 130 teplotní kompenzace lze integrovat uvnitř VGA 103 či obvodů 120 napěťového tlumiče celkového zisku. Obvody 130 teplotní kompenzace mohou být eventuálně odlišně od VGA 103 nebo obvodů 120 napěťového tlumiče celkového zisku. Obvody 120 napěťového tlumiče celkového zisku, Nbitový DAC 136, komparátor 124 a obvody 130 teplotní kompenzace se přednostně vyskytuji na společném 10 společného nebo čipu. VGA 103 a řídící logika 138 se mohou vyskytovat na společném IO substrátu pro účely integrace nebo na substrátu/čipu odlišného od společného 10 substrátu. Ziskový kondenzátor 134 dat se typicky, ale ne nutně, nachází vně čtecího kanálu, jako např. na substrátu odlišném od společného 10 substrátu.
Zpracování zpětně čtených signálů obvody 131 odhadujícími amplitudu zpětně čteného signálu, zobrazené v provedení na obr. 7, se přednostně odehrává v proudovém režimu. V tomto uspořádání je signál vytvořený obvody 130 teplotní kompenzace proud, který má hodnotu, jež souvisí s teplotou. V jednom provedení je kompenzační signál proud, který má hodnotu, jež úměrně souvisí s absolutní teplotou.
VGA 103 má podle upřednostňovaného provedeni design modifikované Gilbertovy buňky a ukazuje ziskové charakteristiky, které jsou určovány empiricky tak, aby byly (2782287_CZ.doc)
- 21 úměrné absolutní teplotě. V provedení, v němž jsou obvody 130 teplotní kompenzace integrovány uvnitř VGA 103, jsou uvnitř VGA 103 vytvářeny proudy, které úměrně souvisí s absolutní teplotou, a mohou být kopírovány použitím proudových zrcadel, aby jich mohlo být využito obvody 130 teplotní kompenzace.
V činnosti je modifikovaný řídící signál VGA, VESt, odečten od tlumeného řídícího signálu VGA, VCtrl, a přiveden na vstupy 127, 129 komparátoru 124. Modifikovaný řídící signál VGA, Vest, představuje diferenční napětí generované na rezistorech 122 proudy dodávanými N-bitovým DAC 136 a obvody 130 teplotní kompenzace. Obvody 130 teplotní kompenzace selektivně vytvářejí první kompenzační signál, který je teplotně kompenzovaný tak, aby sledoval poměr zisku VGA/teploty, a druhý kompenzační signál, což je ne-teplotně kompenzovaný signál (tj. signál nezávislý na teplotě). Vytvoření těchto dvou kompenzačních signálů dovoluje uskutečnění pozitivních i negativních kompenzací.
Jak je dále zobrazeno na obr. 7, kompenzační signál je produkován generátorem 126 proudu v obvodech 130 teplotní kompenzace. Kompenzační řízení 128 lze nastavit tak, aby měnilo velikost kompenzačního signálu produkovaného generátorem 126 proudu. Kompenzační signál produkovaný generátorem 126 proudu pozitivní proudový signál nebo negativní proudový signál v závislosti na polaritě řídícího signálu VGA, VCtrl· Zkrátka kompenzační signál se vytváří tak, aby měl velikost a polaritu takovou, aby se přičtením/odečtením VEST k/od řídícího signálu VGA dosáhlo požadovaného vyrušení tak, že napěťové stavy na vstupech 127 a 129 komparátoru 124 jsou ekvivalentní (tj . 0 voltů). V tomto okamžiku napěťové rovnosti na vstupech 127 , 129 (2782287_CZ.doc)
komparátoru je na výstupu řídící logiky 138 signál 132 odhadu. Signál 132 odhadu je teplotně kompenzovaný binární signál, vytvořený použitím modifikovaného řídícího signálu VGA, Vest, a je to přesná reprezentace amplitudy zpětně čteného signálu vstupujícího do VGA 103.
V jednom provedení je řídící logika 138 implementována jako čítač, který řídí integrální digitálně-analogový převodník (DAC), který je zobrazen na obr. 7 jako N-bitový DAC 136 s proudovým výstupem. Čítač může být čítač s postupnou aproximací, binární čítač jako je binární čítač typu zvyš/sniž nebo jiný typ čítače. Řídící logika 138 v činnosti posílá binární kódy N-bitovému DAC 136 dokud komparátor 124 nezmění stav, což indikuje nulový napěťový potenciál na vstupech 127, 129 komparátoru 124. V jednom provedení lze rozsah komparátoru 124 minimalizovat odečtením modifikovaného řídícího signálu VGA, VEst, od tlumeného řídícího napěťového signálu, νατΕ1). Využitím tohoto přístupu lze implementovat komparátor 124 s použitím tradičního detektoru přechodu nuly jakožto alternativy ke složitějšímu a typicky méně přesnému diferenčnímu komparátoru s programovatelným prahem. Předchozí popis různých provedení vynálezu byl uveden pro účely znázornění a popisu. Není míněn jako vyčerpávající nebo omezující vynález na. přesně uveřejněnou formu. Obvody odhadující amplitudu zpětně čteného signálu mohou například zpracovávat zpětně čtené signály v napěťovém režimu jakožto alternativy k práci v proudovém režimu. Jsou možné mnohé modifikace a obměny ve (2782287_CZ.doc) světle výše uvedeného vysvětlení. Je míněno, že rozsah vynálezu je vymezen nikoli tímto podrobným popisem, nýbrž nároky zde připojenými.
Claims (22)
1. Způsob odhadováni amplitudy zpětně čteného signálu získaného z datového paměťového média a vstupujícího do zesilovače modifikujícího zisk, vyznačující se tím, že obsahuje:
snímání výstupního signálu na výstupu zesilovače odezvou na přivedení zpětně čteného signálu na vstup zesilovače;
vytvoření diferenčního signálu představujícího rozdíl mezi výstupním signálem zesilovače a referenčním signálem;
generování kompenzačního signálu spojeného s teplotním koeficientem zisku zesilovače a vytvoření signálu odhadu použitím kompenzačního signálu tak, aby signál odhadu měl velikost ekvivalentní velikosti diferenčního signálu, přičemž signál odhadu indikuje amplitudu zpětně čteného signálu.
2. Způsob podle nároku 1, vyznačující se tím, že vytvoření signálu odhadu obsahuje přičtení signálu odhadu k diferenčnímu signálu nebo odečtení signálu odhadu od diferenčního signálu.
3. Způsob podle nároku 1, vyznačující se tím, že kompenzační signál má velikost související s teplotou.
4. Způsob podle nároku 1, vyznačující se tím, že kompenzační signál má velikost úměrnou absolutní teplotě.
5. Způsob podle nároku 1, vyznačující se tím, že generování kompenzačního signálu dále obsahuje generování
27 82287 (2782287_CZ.doc) prvního kompenzačního signálu, který má velikost úměrnou absolutní teplotě, a generování druhého kompenzačního signálu, který má velikost nezávislou na teplotě.
6.
Způsob podle nároku 5, vyznačující se tím, že první kompenzační signál má opačnou polaritu než druhý kompenzační signál.
vstup zesilovače, aby se vyrovnal výstupní signál zesilovače s referenčním signálem.
11. Způsob podle nároku 10, vyznačující se tím, že referenční signál reprezentuje předem stanovenou amplitudu zpětně čteného signálu.
12. Obvod pro odhadování amplitudy zpětně čteného signálu získaného z paměťového média, vyznačující se tím, že obsahuje:
zesilovač modifikující zisk, který má signálový vstup, signálový výstup a řídící vstupy, které přijímají řídící signál zesilovače, signálový vstup zesilovače přijímá zpětně čtený signál;
(2782287_CZ.doc) • · ·· é · ·· • 9 9 · ·9
9 99
9 99 9 • · ·· « · · ♦ · • · · · • · · · · • · · ♦ • «· · · · komparátor, který má vstupy propojené s řídicími vstupy zesilovače přes příslušné odporové prvky;
digitálně-analogový obvod (DAC), který má výstupy připojené na vstupy komparátoru;
obvod teplotní kompenzace připojený na vstupy komparátoru, přičemž obvod teplotní kompenzace generuje kompenzační signál spojený s teplotním koeficientem zisku zesilovače a způsobuje změnu napětí na odporových prvcích a logický obvod, který má vstup připojený na výstup komparátoru a výstup připojený na vstup DAC, přičemž logický obvod vytváří na výstupu logického obvodu signál odhadu udávající amplitudu zpětně čteného signálu v reakci na rovnost napětí na příslušných vstupech komparátoru.
13. Obvod podle nároku 12, vyznačující se tím, že zesilovač, obvod teplotní kompenzace a komparátor mají ekvivalentní teplotní profil.
14. Obvod podle nároku 12, vyznačující se tím, že zesilovač, obvod teplotní kompenzace a komparátor jsou opatřeny na společném 10 substrátu.
15. Obvod podle nároku 12, vyznačující se tím, že obvod teplotní kompenzace je integrován v zesilovači.
16. Obvod podle nároku 12, vyznačující se tím, že zesilovač obsahuje zesilovač s měnitelným ziskem (VGA) a DAC obsahuje N-bitový proudový DAC.
17. Obvod podle nároku 12, vyznačující se tím, že logický obvod vytváří binární signál odhadu na výstupu logického obvodu.
(2782287_CZ.doc)
18. Obvod podle nároku 12, vyznačující se tím, že obvod teplotní kompenzace obsahuje generátor proudu a řízení velikosti.
19. Obvod podle nároku 12, vyznačující se tím, že řídící vstupy zesilovače jsou připojeny na kondenzátor a řídící signál zesilovače je uložen v kondenzátoru.
20. Obvod podle nároku 12, vyznačující se tím, že obvod teplotní kompenzace generuje první kompenzační signál, který má velikost úměrnou absolutní teplotě, a generuje druhý kompenzační signál, který má velikost nezávislou na teplotě.
23. Systém pro ukládání dat, vyznačující se tím, že obsahuje:
paměťový disk;
hlavu pro přenos dat obsahující čtecí snímač připojený ke čtecímu kanálu;
vystavovací mechanismus pro zajištění relativního pohybu mezi hlavou a diskem a obvod pro odhadnutí amplitudy zpětně čteného signálu získaného z paměťového disku s použitím hlavy pro přenos dat, přičemž obvod obsahuje:
zesilovač modifikující zisk, který má signálový vstup, signálový výstup a řídící vstupy, které přijímají řídicí (2782287_CZ.doc) ·· · · · ·· · · Λ Λ ···· ·····
-28- · · · * · · ♦ · ·«·«·» · · · · · • · · · · · · «· «· ···»· ·· signál zesilovače, signálový vstup zesilovače přijímá zpětně čtený signál;
komparátor, který má vstupy propojené s řídícími vstupy zesilovače přes příslušné odporové prvky;
digitálně-analogový obvod (DAC) , který má výstupy připojené na vstupy komparátoru;
obvod teplotní kompenzace připojený na vstupy komparátoru, přičemž obvod teplotní kompenzace generuje kompenzační signál spojený s teplotním koeficientem zisku zesilovače a způsobuje změnu napětí na odporových prvcích a logický obvod, který má vstup připojený na výstup komparátoru a výstup připojený na vstup DAC, přičemž logický obvod vytváří na výstupu logického obvodu signál odhadu udávající amplitudu zpětně čteného signálu odezvou na rovnost napětí na příslušných vstupech komparátoru.
24. Systém podle nároku 23, vyznačující se tím, že zesilovač, obvod teplotní kompenzace a komparátor mají ekvivalentní teplotní profil.
25. Systém podle nároku 23, vyznačující se tím, že zesilovač, obvod teplotní kompenzace a komparátor jsou opatřeny na společném 10 substrátu.
26. Systém podle nároku 23, vyznačující se tím, že zesilovač obsahuje zesilovač s měnitelným ziskem (VGA) a DAC obsahuje N-bitový proudový DAC.
(2782287_CZ.doc) tím, že obvod teplotní kompenzace obsahuje generátor proudu a řízení velikosti.
29. Systém podle nároku 23, vyznačující se tím, že řídící vstupy zesilovače jsou připojeny ke kondenzátoru a řídící signál zesilovače se ukládá v kondenzátoru.
30. Systém podle nároku 23, vyznačující se tím, že obvod teplotní kompenzace generuje první kompenzační signál, který má velikost úměrnou absolutní teplotě, a generuje druhý kompenzační signál, který má velikost nezávislou na teplotě.
31. Systém podle nároku 30, vyznačující se tím, že první kompenzační signál má opačnou polaritu než druhý kompenzační signál.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/253,122 US6282038B1 (en) | 1999-02-19 | 1999-02-19 | Variable gain amplifier with temperature compensation for use in a disk drive system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CZ20013013A3 true CZ20013013A3 (cs) | 2002-01-16 |
Family
ID=22958957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CZ20013013A CZ20013013A3 (cs) | 1999-02-19 | 2000-02-10 | Zesilovač s měnitelným ziskem a teplotní kompenzací pro pouľití v systému diskové mechaniky |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US6282038B1 (cs) |
| EP (1) | EP1153390B1 (cs) |
| JP (1) | JP3682470B2 (cs) |
| KR (1) | KR100460376B1 (cs) |
| CN (1) | CN1184632C (cs) |
| AT (1) | ATE237863T1 (cs) |
| CZ (1) | CZ20013013A3 (cs) |
| DE (1) | DE60002178T2 (cs) |
| HU (1) | HUP0105213A3 (cs) |
| MY (1) | MY119878A (cs) |
| PL (1) | PL349276A1 (cs) |
| RU (1) | RU2250517C2 (cs) |
| WO (1) | WO2000049613A1 (cs) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6707629B1 (en) * | 2000-06-30 | 2004-03-16 | Texas Instruments Incorporated | Digital temperature monitor |
| US6594104B2 (en) * | 2001-02-26 | 2003-07-15 | Hitachi, Ltd. | Magnetic disk unit including temperature sensing of IC mounted on suspension |
| KR100438770B1 (ko) * | 2001-05-28 | 2004-07-05 | 삼성전자주식회사 | 데이터 저장 시스템의 설계 파라미터 최적화 방법 및최적화된 설계 파라미터 적용 방법 |
| US7430083B2 (en) * | 2002-05-23 | 2008-09-30 | Seagate Technology Llc | Virtual head fly profile measurement |
| US7260377B2 (en) * | 2002-12-02 | 2007-08-21 | Broadcom Corporation | Variable-gain low noise amplifier for digital terrestrial applications |
| US7471941B2 (en) * | 2002-12-02 | 2008-12-30 | Broadcom Corporation | Amplifier assembly including variable gain amplifier, parallel programmable amplifiers, and AGC |
| US8437720B2 (en) | 2002-12-02 | 2013-05-07 | Broadcom Corporation | Variable-gain low noise amplifier for digital terrestrial applications |
| US6798286B2 (en) * | 2002-12-02 | 2004-09-28 | Broadcom Corporation | Gain control methods and systems in an amplifier assembly |
| US7190542B2 (en) * | 2003-08-13 | 2007-03-13 | Seagate Technology Llc | Acoustical noise reduction for a data storage device |
| US7097110B2 (en) * | 2003-09-02 | 2006-08-29 | Texas Instruments Incorporated | Temperature compensation systems and methods for use with read/write heads in magnetic storage devices |
| US7027243B2 (en) * | 2004-03-29 | 2006-04-11 | Hitachi Global Storage Technologies Netherlands B.V. | Apparatus for providing head amplitude characterization |
| KR100640608B1 (ko) * | 2004-12-11 | 2006-11-01 | 삼성전자주식회사 | 스핀들 모터 드라이버의 전류 이득 변환 제어 방법 및 장치 |
| US7773324B2 (en) | 2005-04-12 | 2010-08-10 | Stmicroelectronics, Inc. | Phase acquisition loop for a read channel and related read channel, system, and method |
| US7768732B2 (en) * | 2005-04-12 | 2010-08-03 | Stmicroelectronics, Inc. | Gain controller for a gain loop of a read channel and related gain loops, read channels, systems, and methods |
| JP2007184023A (ja) * | 2006-01-04 | 2007-07-19 | Hitachi Global Storage Technologies Netherlands Bv | ディスク・ドライブ及びその制御方法 |
| US7656219B2 (en) * | 2007-01-26 | 2010-02-02 | Atmel Corporation | Unity gain voltage buffer with dual supply voltage for managing current consumption in low voltage applications |
| US7508617B1 (en) * | 2007-09-07 | 2009-03-24 | Seagate Technology Llc | Fly height compensation using read gain control loop |
| US8922923B2 (en) | 2011-03-01 | 2014-12-30 | Seagate Technology Llc | Interleaved automatic gain control for asymmetric data signals |
| US10312930B1 (en) * | 2018-01-25 | 2019-06-04 | Analog Devices Global Unlimited Company | ADC digital gain error compensation |
| US11870512B2 (en) | 2022-04-27 | 2024-01-09 | Samsung Electronics Co., Ltd. | Distributed closed-loop power control with VGA gain update |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0269756B1 (en) | 1986-08-05 | 1991-01-09 | International Business Machines Corporation | Gain control circuitry for readback apparatus in a recording system using the partial-response, maximum-likelihood technique |
| US5162678A (en) | 1990-09-18 | 1992-11-10 | Silicon Systems, Inc. | Temperature compensation control circuit for exponential gain function of an agc amplifier |
| US5177453A (en) | 1991-07-01 | 1993-01-05 | Raytheon Company | Gain control amplifier |
| US5463603A (en) | 1992-03-18 | 1995-10-31 | Imp, Inc. | Computer disk drive integrated data path circuit optimized for handling both data and servo signals |
| US5375145A (en) | 1992-08-27 | 1994-12-20 | Quantum Corporation | Multi-mode gain control loop for PRML class IV sampling data detection channel |
| US5321559A (en) | 1992-08-27 | 1994-06-14 | Quantum Corporation | Asynchronous peak detection of information embedded within PRML class IV sampling data detection channel |
| US5519548A (en) | 1993-03-31 | 1996-05-21 | Hewlett-Packard Company | Using read channel noise to initialize read channel for head position calibration in a magnetic data storage device |
| US5442492A (en) | 1993-06-29 | 1995-08-15 | International Business Machines Corporation | Data recovery procedure using DC offset and gain control for timing loop compensation for partial-response data detection |
| JP3208975B2 (ja) | 1993-12-28 | 2001-09-17 | 株式会社日立製作所 | アクティブフィルタ制御方式 |
| US5631891A (en) | 1994-01-05 | 1997-05-20 | Fujitsu Limited | Disk reproducing circuit with automatic gain control |
| US5491447A (en) | 1994-05-13 | 1996-02-13 | International Business Machines Corporation | Operational transconductance amplifier with independent transconductance and common mode feedback control |
| JP3199996B2 (ja) | 1995-11-15 | 2001-08-20 | 株式会社東芝 | ディスク記録再生システム及びそのヘッド浮上変動検出方法 |
| JP3457463B2 (ja) * | 1996-04-26 | 2003-10-20 | 富士通株式会社 | 光学的記憶装置 |
| JPH10340412A (ja) * | 1997-06-06 | 1998-12-22 | Fujitsu Ltd | 情報記憶装置 |
| GB2341267B (en) * | 1997-06-13 | 2001-05-09 | Seagate Technology | Temperature dependent disc drive parametric configuration |
-
1999
- 1999-02-19 US US09/253,122 patent/US6282038B1/en not_active Expired - Lifetime
-
2000
- 2000-01-17 MY MYPI20000133A patent/MY119878A/en unknown
- 2000-02-10 WO PCT/US2000/003382 patent/WO2000049613A1/en not_active Application Discontinuation
- 2000-02-10 PL PL00349276A patent/PL349276A1/xx unknown
- 2000-02-10 DE DE60002178T patent/DE60002178T2/de not_active Expired - Fee Related
- 2000-02-10 RU RU2001124834/28A patent/RU2250517C2/ru not_active IP Right Cessation
- 2000-02-10 CN CNB008038988A patent/CN1184632C/zh not_active Expired - Fee Related
- 2000-02-10 KR KR10-2001-7010013A patent/KR100460376B1/ko not_active IP Right Cessation
- 2000-02-10 AT AT00911749T patent/ATE237863T1/de not_active IP Right Cessation
- 2000-02-10 HU HU0105213A patent/HUP0105213A3/hu unknown
- 2000-02-10 JP JP2000600274A patent/JP3682470B2/ja not_active Expired - Fee Related
- 2000-02-10 EP EP00911749A patent/EP1153390B1/en not_active Expired - Lifetime
- 2000-02-10 CZ CZ20013013A patent/CZ20013013A3/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US6282038B1 (en) | 2001-08-28 |
| RU2250517C2 (ru) | 2005-04-20 |
| JP2002537626A (ja) | 2002-11-05 |
| KR100460376B1 (ko) | 2004-12-08 |
| JP3682470B2 (ja) | 2005-08-10 |
| EP1153390A1 (en) | 2001-11-14 |
| DE60002178T2 (de) | 2004-03-04 |
| CN1340193A (zh) | 2002-03-13 |
| HUP0105213A2 (hu) | 2002-04-29 |
| CN1184632C (zh) | 2005-01-12 |
| PL349276A1 (en) | 2002-07-15 |
| EP1153390B1 (en) | 2003-04-16 |
| DE60002178D1 (de) | 2003-05-22 |
| KR20020007300A (ko) | 2002-01-26 |
| MY119878A (en) | 2005-07-29 |
| HUP0105213A3 (en) | 2003-07-28 |
| WO2000049613A1 (en) | 2000-08-24 |
| ATE237863T1 (de) | 2003-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CZ20013013A3 (cs) | Zesilovač s měnitelným ziskem a teplotní kompenzací pro pouľití v systému diskové mechaniky | |
| US6266203B1 (en) | Integrated temperature sense circuit in a disc drive | |
| US5844743A (en) | Velocity sensing using actuator coil back-emf voltage | |
| US6850385B1 (en) | Repeated servo runout error compensation in a disc drive | |
| US7477470B2 (en) | Controlling head flying height based on head heater resistance | |
| US7561366B2 (en) | Disk drive and calibration method for the same | |
| US6504669B1 (en) | Disc drive having charge feedback drive microactuator | |
| US8830614B2 (en) | Balanced embedded contact sensor with low noise architecture | |
| US6154340A (en) | Low velocity disk drive load controller | |
| KR20060051928A (ko) | 전력 손실후 속도 제어 디스크 드라이브 헤드 리트랙션 | |
| US6717765B2 (en) | Method and circuit for sensing back EMF | |
| US6545838B1 (en) | Self tuning model reference controller in a disc drive | |
| US5872674A (en) | Actuator bias prediction using lookup-table hysteresis modeling | |
| US6288863B1 (en) | Dynamically programmable magneto-resistive head write and read bias currents | |
| US6937427B2 (en) | Method and apparatus for measuring the back EMF of a disc drive VCM | |
| US6268972B1 (en) | Method for measuring relative and absolute amplitudes of a signal read from a data storage medium | |
| KR100652441B1 (ko) | 적응적 비회기를 이용한 스핀들 모터 구동 방법 및 그 장치 | |
| US8154238B2 (en) | Accurate and versatile back EMF sensor | |
| US6820020B2 (en) | Method of determining magnitude of sensing current for electromagnetic transducer | |
| KR100896183B1 (ko) | 하드디스크 드라이브의 비행 높이 결정 방법, 그 방법을이용하는 테스트 장치 및 그 방법을 실행시키기 위한프로그램을 기록하는 저장 매체 | |
| US6414815B1 (en) | Apparatus and method for controlling on-track operation of an actuator in a hard disk drive | |
| US20020067561A1 (en) | Method for detecting mechanical damage in a parking zone of a hard disk drive | |
| JP2002208243A (ja) | 磁気ディスク装置のサーボ制御方法およびサーボ制御システム | |
| US8611041B2 (en) | Servo control method and apparatus in seek retry condition and disk drive apparatus using the same | |
| US6522492B1 (en) | Write to read switching time trim circuit |