JP2002527981A - ターボ符号のためのハイブリッドインタリーバー - Google Patents
ターボ符号のためのハイブリッドインタリーバーInfo
- Publication number
- JP2002527981A JP2002527981A JP2000576547A JP2000576547A JP2002527981A JP 2002527981 A JP2002527981 A JP 2002527981A JP 2000576547 A JP2000576547 A JP 2000576547A JP 2000576547 A JP2000576547 A JP 2000576547A JP 2002527981 A JP2002527981 A JP 2002527981A
- Authority
- JP
- Japan
- Prior art keywords
- encoding
- input bits
- turbo
- encoder
- integer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/2993—Implementing the return to a predetermined state, i.e. trellis termination
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2742—Irregular interleaver wherein the permutation pattern is not obtained by a computation rule, e.g. interleaver based on random generators
- H03M13/2746—S-random interleaver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
Abstract
(57)【要約】
【課題】 構成要素符号化装置の各々を強制的に全部零の状態に駆動する複数の末尾ビットを必要としないターボ符号インタリービング装置を提供する。
【解決方法】 二つの再帰型系統的構成要素符号（ＲＣＳ）符号化装置を備えるハイブリッドインタリービング装置付きのターボ符号符号化装置を提供する。このシステムは、各符号化装置のレジスタを全部零の状態に一斉駆動するための複数の末尾ビットを要することなく、有限の情報ビット系列だけを用いることによりターボ符号オーバーヘッドを減らす。単一のｍビット末尾を用いることにより、このハイブリッドインタリービング装置はビット誤り率（ＢＥＲ）を改善する。
Description
【０００１】
この発明は概括的には処理利得の大きいシステムにおいて時間ダイバーシティ
を形成する信号処理に関する。より詳細にいうと、この発明はターボ符号インタ
ーリービングマッピングのシステムおよび方法、すなわち構成要素符号化装置の
各々の蓄積用レジスタを全部零の状態に一斉駆動するのに必要な末尾ビットの数
を減らしたシステムおよび方法に関する。
を形成する信号処理に関する。より詳細にいうと、この発明はターボ符号インタ
ーリービングマッピングのシステムおよび方法、すなわち構成要素符号化装置の
各々の蓄積用レジスタを全部零の状態に一斉駆動するのに必要な末尾ビットの数
を減らしたシステムおよび方法に関する。
【０００２】
音声データか非音声データかの区別なく、多くの種類のデータ通信システムに
おいて、情報伝送の際の信号ダイバーシティまたは冗長度が、データ伝送システ
ム性能の他側面を犠牲にすることなく性能を改善することが判明している。時間
ダイバーシティを加える手法としてインタリービング符号化および前向き訂正（
ＦＥＣ）符号化の二つが周知である。
おいて、情報伝送の際の信号ダイバーシティまたは冗長度が、データ伝送システ
ム性能の他側面を犠牲にすることなく性能を改善することが判明している。時間
ダイバーシティを加える手法としてインタリービング符号化および前向き訂正（
ＦＥＣ）符号化の二つが周知である。
【０００３】 インタリービングの処理は入力データ系列を他の系列に置換または配列変換す
る処理である。例えば、 ＩＮ （０１２３４５６７）←（３０６７１５２４） ここで、演算子ＩＮ［Ｊ］は有限入力系列の各ビットまたはシンボルの原位置を
インタリーバＩＮの作用により新たな位置Ｊに転置する。時間ダイバーシティを
達成するこの配列変換処理をインタリービングと呼び、この処理は多様な方法で
行うことができる。通常のインタリービングの方法として、ブロックインタリー
ビングとランダムインタリービングの二つの方法が知られている。
る処理である。例えば、 ＩＮ （０１２３４５６７）←（３０６７１５２４） ここで、演算子ＩＮ［Ｊ］は有限入力系列の各ビットまたはシンボルの原位置を
インタリーバＩＮの作用により新たな位置Ｊに転置する。時間ダイバーシティを
達成するこの配列変換処理をインタリービングと呼び、この処理は多様な方法で
行うことができる。通常のインタリービングの方法として、ブロックインタリー
ビングとランダムインタリービングの二つの方法が知られている。
【０００４】 伝送目的地側において信号を再び配列変換し、データ系列をもとの配列に戻す
。この逆処理をインタリービング解除と呼ぶ。
。この逆処理をインタリービング解除と呼ぶ。
【０００５】 最良の性能を発揮する最新の符号化技術はターボ符号である。ターボ符号用イ
ンタリービング装置には多様な設計が可能であり、復号化の際の複雑さを軽減す
る。もっとも有用なものは三種類、すなわち(1)ブロックインタリービング装置
、(2)擬似ランダムインタリービング装置、および(3)Ｓ−ランダムインタリービ
ング装置である。
ンタリービング装置には多様な設計が可能であり、復号化の際の複雑さを軽減す
る。もっとも有用なものは三種類、すなわち(1)ブロックインタリービング装置
、(2)擬似ランダムインタリービング装置、および(3)Ｓ−ランダムインタリービ
ング装置である。
【０００６】 もっとも性能の高いものはＳ−ランダムインタリービング装置である。このＳ
−ランダムインタリービング装置は、特定の系列長の範囲内の互いに相隣る位置
を同一系列長発揮の互いに隣接する位置にマッピングしない性質を利用する。こ
れによって系列長をできるだけ大きくする。インタリービング装置設計には、入
力系列の大きさと置換とを記述した特定の規則セットが必要である。
−ランダムインタリービング装置は、特定の系列長の範囲内の互いに相隣る位置
を同一系列長発揮の互いに隣接する位置にマッピングしない性質を利用する。こ
れによって系列長をできるだけ大きくする。インタリービング装置設計には、入
力系列の大きさと置換とを記述した特定の規則セットが必要である。
【０００７】 インタリービング処理と協働してＦＥＣ符号化はコヒーレント復調向け信号に
対する性能を改善する。ＦＥＣ符号化は原データ系列に追加の冗長度を加える。
スペクトラム拡散無線インタフェース経由で交信する通信システムでは、共用の
伝送周波数チャネルに冗長度がすでに存在する。ＦＥＣ符号化装置は、ノードま
たは状態および遅延レジスタによる有限状態マシンである。レジスタ相互間の予
め定めた遷移が経路を定義し、その経路から所与のデータ入力が出力を生ずる。
畳込み符号化データ用の符号化および復号化技術を図解する一般的な方法はトレ
リス図を用いるやり方であり、これはこの技術分野に詳しい技術者に周知である
。トレリス図は状態マシン図の有限の複製であり、図１に示すとおりである。
対する性能を改善する。ＦＥＣ符号化は原データ系列に追加の冗長度を加える。
スペクトラム拡散無線インタフェース経由で交信する通信システムでは、共用の
伝送周波数チャネルに冗長度がすでに存在する。ＦＥＣ符号化装置は、ノードま
たは状態および遅延レジスタによる有限状態マシンである。レジスタ相互間の予
め定めた遷移が経路を定義し、その経路から所与のデータ入力が出力を生ずる。
畳込み符号化データ用の符号化および復号化技術を図解する一般的な方法はトレ
リス図を用いるやり方であり、これはこの技術分野に詳しい技術者に周知である
。トレリス図は状態マシン図の有限の複製であり、図１に示すとおりである。
【０００８】 復号化は、トレリス構成と各レベルおよび各被選択ノードまたは状態について
の経路状態または距離とに基づく最尤度復号アルゴリズムを用いて通常行う。畳
込み符号の符号ワードはすべてトレリス図中の経路沿いのシンボルに対応する。
各状態およびトレリスの各レベルにおいて、加算−比較−選択動作を行って最良
の経路および状態を選択する。多数の受信シンボルに対してトレリスを構成する
。所定数のシンボルを累積したのち、最小誤差のトレリス経路を判定により決め
る。トレリス中の全ビットについての最終決定は、符号化装置を全部０の初期状
態に強制的に戻すことによって符号化装置から行う。この操作は、符号化のあと
有限ビットストリームの末尾に末尾ビット０を挿入することによって行う。この
処理を「末尾オフ」と呼ぶ。
の経路状態または距離とに基づく最尤度復号アルゴリズムを用いて通常行う。畳
込み符号の符号ワードはすべてトレリス図中の経路沿いのシンボルに対応する。
各状態およびトレリスの各レベルにおいて、加算−比較−選択動作を行って最良
の経路および状態を選択する。多数の受信シンボルに対してトレリスを構成する
。所定数のシンボルを累積したのち、最小誤差のトレリス経路を判定により決め
る。トレリス中の全ビットについての最終決定は、符号化装置を全部０の初期状
態に強制的に戻すことによって符号化装置から行う。この操作は、符号化のあと
有限ビットストリームの末尾に末尾ビット０を挿入することによって行う。この
処理を「末尾オフ」と呼ぶ。
【０００９】 最後のノードを起点として「チェイニングバック」処理を行い、最後の判定か
ら最初の判定に向かって判定経路をトレースする。この復号化方法により、原送
信シンボルを判定する。トレリス構成は冗長度を導入し、それまでの履歴に累積
する。
ら最初の判定に向かって判定経路をトレースする。この復号化方法により、原送
信シンボルを判定する。トレリス構成は冗長度を導入し、それまでの履歴に累積
する。
【００１０】 従来技術のターボ符号化装置を図２に示す。この符号化装置は、第２の再帰型
畳込み符号化装置の前段に配置したターボ符号インタリービング装置と並列に接
続した第１および第２の系統的再帰型畳込み符号（ＲＣＳ）符号化装置を備える
。各符号化装置で用いる二つの再帰型畳込み符号は構成要素符号として周知であ
る。第１の符号化装置は第１の情報ビットＮを原配列に再配列し、第２の符号化
装置はターボ符号インタリーバＩ Ｎで置換した入力ビットを再配列する。入力情
報系列Ｎは常にチャネル経由で送信される。データ伝送速度によって、両符号化
装置からの出力に送信Ｎ前に「鑚孔」する。この鑽孔は、下位タップ（第１およ
び第２の符号化装置１ Ｎ，２ Ｎ）の交互の出力を出力から消去する処理である。
この処理により符号速度が確定する。
畳込み符号化装置の前段に配置したターボ符号インタリービング装置と並列に接
続した第１および第２の系統的再帰型畳込み符号（ＲＣＳ）符号化装置を備える
。各符号化装置で用いる二つの再帰型畳込み符号は構成要素符号として周知であ
る。第１の符号化装置は第１の情報ビットＮを原配列に再配列し、第２の符号化
装置はターボ符号インタリーバＩ Ｎで置換した入力ビットを再配列する。入力情
報系列Ｎは常にチャネル経由で送信される。データ伝送速度によって、両符号化
装置からの出力に送信Ｎ前に「鑚孔」する。この鑽孔は、下位タップ（第１およ
び第２の符号化装置１ Ｎ，２ Ｎ）の交互の出力を出力から消去する処理である。
この処理により符号速度が確定する。
【００１１】 ターボ符号インタリーバは系列長の反復なし置換によって定義されるスクラン
ブラである。一系列全体をインタリービング装置に入力し、所定の配列順で出力
する。
ブラである。一系列全体をインタリービング装置に入力し、所定の配列順で出力
する。
【００１２】 従来技術による末尾オフ処理を図３および図４に図解する。各符号化装置の末
尾ビットを、図３に示すとおり、それぞれの符号化装置のレジスタ帰還から得る
。各構成要素符号化装置のレジスタの内容は末尾オフ動作の初めには互いに異な
るので、各符号化装置は、個別に一斉駆動しなければならない。図４に図解した
とおり、各符号化装置（図３）は情報ビットの符号化後は、互いに独立に排他的
に一斉駆動される。各符号化装置は各自の末尾ビットを抽出し受ける。したがっ
て、状態数、または符号化装置のレジスタメモリの数をｍとすると、一つの符号
装置でｍ個の末尾ビットを要し、両符号化装置で２ｍ個の末尾ビットを要する。
尾ビットを、図３に示すとおり、それぞれの符号化装置のレジスタ帰還から得る
。各構成要素符号化装置のレジスタの内容は末尾オフ動作の初めには互いに異な
るので、各符号化装置は、個別に一斉駆動しなければならない。図４に図解した
とおり、各符号化装置（図３）は情報ビットの符号化後は、互いに独立に排他的
に一斉駆動される。各符号化装置は各自の末尾ビットを抽出し受ける。したがっ
て、状態数、または符号化装置のレジスタメモリの数をｍとすると、一つの符号
装置でｍ個の末尾ビットを要し、両符号化装置で２ｍ個の末尾ビットを要する。
【００１３】 従来技術によるターボ符号復号装置を図５に示す。復調ずみのソフト値信号Ｎ を受けると、第１の構成要素符号化装置からの系統的（情報）ビットとパリティ
ビット１ Ｎについてのソフト判定情報が第１の構成要素復号装置に入力される。
この第１の構成要素復号装置は、情報ビットとともに復号装置インタリービング
装置に入力された情報ビットについて、交信ずみのソフト判定尤度値ｅ１（Ｎ）
を発生する。第２の構成要素復号装置への入力は第２の構成要素符号化装置から
のインタリービング処理ずみのソフト値系列Ｉ ＮおよびＩ ｅ１（Ｎ）並びにパリ
ティビット２ Ｎを含む。この第２の構成要素復号装置の出力は第１の構成要素復
号装置の出力から抽出したソフト判定尤度値を改善し、ターボ復号装置インタリ
ービング装置に従った収束型処理としての再配列ののち第１の構成要素復号装置
に帰還される。第２の構成要素復号装置からの出力ｅは復号動作の完結ののちに
得られる。
ビット１ Ｎについてのソフト判定情報が第１の構成要素復号装置に入力される。
この第１の構成要素復号装置は、情報ビットとともに復号装置インタリービング
装置に入力された情報ビットについて、交信ずみのソフト判定尤度値ｅ１（Ｎ）
を発生する。第２の構成要素復号装置への入力は第２の構成要素符号化装置から
のインタリービング処理ずみのソフト値系列Ｉ ＮおよびＩ ｅ１（Ｎ）並びにパリ
ティビット２ Ｎを含む。この第２の構成要素復号装置の出力は第１の構成要素復
号装置の出力から抽出したソフト判定尤度値を改善し、ターボ復号装置インタリ
ービング装置に従った収束型処理としての再配列ののち第１の構成要素復号装置
に帰還される。第２の構成要素復号装置からの出力ｅは復号動作の完結ののちに
得られる。
【００１４】 上述のとおり、ターボ符号インタリービング装置を用いると符号化を有限系列
長で行う必要が生ずる。そのような有限情報系列を符号化するには、ターボ符号
化装置の両構成要素ＲＳＣ符号化装置がトレリスターミネーションで全部零の状
態で開始し終了しなければならない。しかし、ターボインタリーバがあるので、
二つの構成要素符号化装置を強制的に同時に同じトレリスビットで全部零の状態
にターミネートさせることは難しい。従来技術によるターボ符号化装置の大半は
情報系列を複数の末尾ビットでターミネートさせる。末尾ビットはターボ符号化
系列に不都合でありオーバーヘッドと考えられている。
長で行う必要が生ずる。そのような有限情報系列を符号化するには、ターボ符号
化装置の両構成要素ＲＳＣ符号化装置がトレリスターミネーションで全部零の状
態で開始し終了しなければならない。しかし、ターボインタリーバがあるので、
二つの構成要素符号化装置を強制的に同時に同じトレリスビットで全部零の状態
にターミネートさせることは難しい。従来技術によるターボ符号化装置の大半は
情報系列を複数の末尾ビットでターミネートさせる。末尾ビットはターボ符号化
系列に不都合でありオーバーヘッドと考えられている。
【００１５】 したがって、構成要素符号化装置の各々を強制的に全部零の状態にする複数の
末尾ビットを必要としないターボ符号インタリービング装置が必要になっている
。
末尾ビットを必要としないターボ符号インタリービング装置が必要になっている
。
【００１６】
この発明は再帰型の系統的構成要素符号化装置を有するターボ符号ハイブリッ
ドインタリービング装置に関する。このシステムは各符号化装置のレジスタを全
部零の状態に一斉駆動するための複数の末尾ビットを要することなく有限のビッ
トのフレームを符号化する。このハイブリッドインタリービング装置は、両構成
要素符号化装置に同じ末尾ビットを用いることによってターボ符号オーバーヘッ
ドを減らし、最良のターボインタリービング装置の性能を改善する。
ドインタリービング装置に関する。このシステムは各符号化装置のレジスタを全
部零の状態に一斉駆動するための複数の末尾ビットを要することなく有限のビッ
トのフレームを符号化する。このハイブリッドインタリービング装置は、両構成
要素符号化装置に同じ末尾ビットを用いることによってターボ符号オーバーヘッ
ドを減らし、最良のターボインタリービング装置の性能を改善する。
【００１７】 したがって、この発明の目的は、複数の末尾ビットを符号化処理の一部とする
必要のないインタリービングのシステムおよび方法を提供することである。
必要のないインタリービングのシステムおよび方法を提供することである。
【００１８】 この発明のもう一つの目的は、ターボ符号符号化系列における不必要なオーバ
ーヘッドを解消し、符号化処理を全部零の状態でターミネートする末尾ビットの
数を単一のｍビット末尾に限定することである。ここで、ｍは各構成要素符号化
装置における蓄積用レジスタの数である。
ーヘッドを解消し、符号化処理を全部零の状態でターミネートする末尾ビットの
数を単一のｍビット末尾に限定することである。ここで、ｍは各構成要素符号化
装置における蓄積用レジスタの数である。
【００１９】 このシステムおよび方法の上記以外の目的および利点は、好ましい実施例の詳
細な説明を見れば当業者には明らかになろう。
細な説明を見れば当業者には明らかになろう。
【００２０】
図６に示したこの発明によるハイブリッドインタリービング装置１９付きのタ
ーボ符号符号化装置１７は単一の末尾オフビット動作２５を用いて第１および第
２のＲＣＳ構成要素符号化装置２１および２３を全部零の状態にターミネートす
る。この発明の装置１７は最良のターボインタリービング装置の性能の保持と協
働して構成要素符号化装置２１および２３の各のトレリスターミネーションに必
要な追加の末尾ビットを減らす。
ーボ符号符号化装置１７は単一の末尾オフビット動作２５を用いて第１および第
２のＲＣＳ構成要素符号化装置２１および２３を全部零の状態にターミネートす
る。この発明の装置１７は最良のターボインタリービング装置の性能の保持と協
働して構成要素符号化装置２１および２３の各のトレリスターミネーションに必
要な追加の末尾ビットを減らす。
【００２１】 図６および図７はハイブリッドターボ符号インタリービング装置１９のシステ
ムおよび信号処理を図解する。信号処理５１は入力データ系列２７を符号化のた
めに受けることによって開始する（ステップ５３）。符号化系列フレーム長Ｎを
選択する（ステップ５５）。状態サイズおよび鑚孔速度（符号速度）はハイブリ
ッドインタリーバとは独立である。ハイブリッドインタリーバ１９は置換用にラ
ンダム整数Ｉ(k)を発生する（ステップ５７）。
ムおよび信号処理を図解する。信号処理５１は入力データ系列２７を符号化のた
めに受けることによって開始する（ステップ５３）。符号化系列フレーム長Ｎを
選択する（ステップ５５）。状態サイズおよび鑚孔速度（符号速度）はハイブリ
ッドインタリーバとは独立である。ハイブリッドインタリーバ１９は置換用にラ
ンダム整数Ｉ(k)を発生する（ステップ５７）。
【００２２】 図８および図９に示すとおり、ランダム整数系列の発生は各フレーム２９の位
置３１１−Ｎの各々についてビットごとに行われる。記号Ｉ(k)で示したランダ
ム整数の発生（ステップ５７）は、次式すなわち、 １＜Ｉ(k)＜Ｎ 式（１） で表される。ここで、インタリーバ系列の中のマップ３３の位置３５１−Ｎの各
々につき、ｋ＝１，２，…，Ｎである。この段階の選択では、Ｉ(k)は次の条件
Ａ（ステップ５９）、条件Ｂ（ステップ６３）、および条件Ｃ（ステップ６５）
を充たさなければならない。すなわち、 条件Ａ：｜Ｉ(k)−Ｉ(k-j)｜＞Ｓ 式（２） ここで、 ０＜ｊ＜Ｓ 式（３） および ｋ−ｊ＞０ 式（４） である。条件Ａの式（２）はＳ−ランダムインタリーバの特性を表す。Ｓは任意
の値である。
置３１１−Ｎの各々についてビットごとに行われる。記号Ｉ(k)で示したランダ
ム整数の発生（ステップ５７）は、次式すなわち、 １＜Ｉ(k)＜Ｎ 式（１） で表される。ここで、インタリーバ系列の中のマップ３３の位置３５１−Ｎの各
々につき、ｋ＝１，２，…，Ｎである。この段階の選択では、Ｉ(k)は次の条件
Ａ（ステップ５９）、条件Ｂ（ステップ６３）、および条件Ｃ（ステップ６５）
を充たさなければならない。すなわち、 条件Ａ：｜Ｉ(k)−Ｉ(k-j)｜＞Ｓ 式（２） ここで、 ０＜ｊ＜Ｓ 式（３） および ｋ−ｊ＞０ 式（４） である。条件Ａの式（２）はＳ−ランダムインタリーバの特性を表す。Ｓは任意
の値である。
【００２３】 条件Ｂ：｜Ｉ(k)−Ｉ(k-n・L)｜≠ｊ・Ｌ 式（５） （ステップ６３）。ここで、ｎおよびｊは下記条件、すなわち ｋ−ｎ・Ｌ＞０ 式（６） および ｎ・Ｌ＞Ｓ 式（７） の下での正の整数である（ステップ６１）。Ｌはターボ符号符号化装置に用いら
れている構成要素符号化装置で定まる。例えば、Ｌ＝７は八状態ターボ符号化装
置で用いられる。
れている構成要素符号化装置で定まる。例えば、Ｌ＝７は八状態ターボ符号化装
置で用いられる。
【００２４】 条件Ｃ：kmod２ｍ−１＝Ｉ(k)mod２ｍ−１∀ｋ 式（９） （ステップ６５）。ここで、ｍは構成要素符号化装置の中のメモリの大きさであ
る。四状態符号化装置および八状態符号化装置については、ｍは２および３にそ
れぞれ等しい。上述のステップを、ハイブリッドインタリーバ１９についてｋ＝
１，２，…，ＮのＩ(k)（ステップ６６）が選択され（ステップ６７）出力され
る（ステップ６９）まで繰り返す。
る。四状態符号化装置および八状態符号化装置については、ｍは２および３にそ
れぞれ等しい。上述のステップを、ハイブリッドインタリーバ１９についてｋ＝
１，２，…，ＮのＩ(k)（ステップ６６）が選択され（ステップ６７）出力され
る（ステップ６９）まで繰り返す。
【００２５】 上述のシステムおよび方法の例を図８，図９および図１０に示す。Ｓを２に等
しくＬを４に等しくしたハイブリッドインタリービング装置１９付きの四状態タ
ーボ符号符号化装置１７を用いた系列フレームサイズ１６の系列をこの発明によ
り置換した状態で示す。このハイブリッドインタリービング装置１９は上記条件
ＡおよびＢを満足する。ハイブリッドインタリービング装置１９の出力３７を、
図１０に示すとおり条件Ｃを用いて、入力２７の情報系列のインデックスの２ｍ −１による除算ののち出力の残余の系列３９Ａがインタリービングマッピングイ
ンデックス３３により対応の残余系列３９Ｂに等しくなるように検証する。ター
ボ符号ハイブリッドインタリービング装置１９が５１の形に特定されると、情報
ビット２７は、第２の構成要素符号化装置が出力３７を受けるようにハイブリッ
ドインタリービング装置１９に従って置換される。
しくＬを４に等しくしたハイブリッドインタリービング装置１９付きの四状態タ
ーボ符号符号化装置１７を用いた系列フレームサイズ１６の系列をこの発明によ
り置換した状態で示す。このハイブリッドインタリービング装置１９は上記条件
ＡおよびＢを満足する。ハイブリッドインタリービング装置１９の出力３７を、
図１０に示すとおり条件Ｃを用いて、入力２７の情報系列のインデックスの２ｍ −１による除算ののち出力の残余の系列３９Ａがインタリービングマッピングイ
ンデックス３３により対応の残余系列３９Ｂに等しくなるように検証する。ター
ボ符号ハイブリッドインタリービング装置１９が５１の形に特定されると、情報
ビット２７は、第２の構成要素符号化装置が出力３７を受けるようにハイブリッ
ドインタリービング装置１９に従って置換される。
【００２６】 第１および第２の構成要素符号化装置２１および２３に同じ末尾ビットを用い
てトレリスをターミネートする本発明の処理を図６および図１１に図解する。上
述のとおり、情報ビットを両符号化装置により符号化する。第１の構成要素符号
化装置２１は原配列の情報ビット２７を処理する。第２の構成要素符号化装置２
３はハイブリッドインタリービング装置１９により置換ずみの情報ビット３７を
処理する。これら第１および第２の構成要素符号化装置２１および２３の出力を
鑽孔し多重化して出力を生ずる（図２参照）。
てトレリスをターミネートする本発明の処理を図６および図１１に図解する。上
述のとおり、情報ビットを両符号化装置により符号化する。第１の構成要素符号
化装置２１は原配列の情報ビット２７を処理する。第２の構成要素符号化装置２
３はハイブリッドインタリービング装置１９により置換ずみの情報ビット３７を
処理する。これら第１および第２の構成要素符号化装置２１および２３の出力を
鑽孔し多重化して出力を生ずる（図２参照）。
【００２７】 両符号化装置に同一の末尾ビットを用いたトレリスターミネーション処理８１
は、すべての情報ビットが第１および第２の構成要素符号化装置２１および２３
により符号化ずみであることを確認して開始される（ステップ８３）。符号化処
理のこの時点において、両符号化装置のレジスタの内容は同じである。これら第
１および第２の符号化装置２１および２３は原情報ビットストリーム２７と置換
ずみビットストリームからの入力を第１の符号化装置２１からの帰還信号４１に
切り換える。第１の符号化装置の出力１ Ｎおよび第２の符号化装置の出力２ Ｎを
末尾オフ処理のために情報出力Ｎで鑽孔する操作は情報ビット２７および３７の
符号化装置２１および２３における符号化期間の操作と同じである。両スイッチ
４３および４５の遷移のあと第１の符号化装置２１はそれ自身のレジスタから帰
還経路４１経由で末尾ビットを受ける（ステップ８５）。第２の符号化装置２３
への末尾ビットはハイブリッドインタリービング装置１９によるインタリービン
グ処理をまだ受けておらず、第１の符号化装置におけるトレリスターミネーショ
ン用の末尾ビット４１と同じである（ステップ８７）。
は、すべての情報ビットが第１および第２の構成要素符号化装置２１および２３
により符号化ずみであることを確認して開始される（ステップ８３）。符号化処
理のこの時点において、両符号化装置のレジスタの内容は同じである。これら第
１および第２の符号化装置２１および２３は原情報ビットストリーム２７と置換
ずみビットストリームからの入力を第１の符号化装置２１からの帰還信号４１に
切り換える。第１の符号化装置の出力１ Ｎおよび第２の符号化装置の出力２ Ｎを
末尾オフ処理のために情報出力Ｎで鑽孔する操作は情報ビット２７および３７の
符号化装置２１および２３における符号化期間の操作と同じである。両スイッチ
４３および４５の遷移のあと第１の符号化装置２１はそれ自身のレジスタから帰
還経路４１経由で末尾ビットを受ける（ステップ８５）。第２の符号化装置２３
への末尾ビットはハイブリッドインタリービング装置１９によるインタリービン
グ処理をまだ受けておらず、第１の符号化装置におけるトレリスターミネーショ
ン用の末尾ビット４１と同じである（ステップ８７）。
【００２８】 Ｍ状態符号化装置については、第１および第２の符号化装置２１および２３内
のすべてのレジスタを全部零の状態に一斉駆動するのにlog２Ｍ個の末尾ビット
が要る。Ｌ＝Log２Ｍとして表１は四状態および八状態符号化装置についての所
用末尾ビット数および末尾符号化シンボル総数を示す。
のすべてのレジスタを全部零の状態に一斉駆動するのにlog２Ｍ個の末尾ビット
が要る。Ｌ＝Log２Ｍとして表１は四状態および八状態符号化装置についての所
用末尾ビット数および末尾符号化シンボル総数を示す。
【表１】 四状態構成要素符号化装置つきの1/2速度および1/3速度ターボ符号符号化装置
については、この発明の装置１７は末尾ビット４個および６個をそれぞれ不要に
する。八状態構成要素符号化装置付きの1/2速度および1/3速度ターボ符号符号化
装置については、この発明の装置１７は従来技術における所用数に対比して末尾
ビット６個および９個をそれぞれ不要にする。
については、この発明の装置１７は末尾ビット４個および６個をそれぞれ不要に
する。八状態構成要素符号化装置付きの1/2速度および1/3速度ターボ符号符号化
装置については、この発明の装置１７は従来技術における所用数に対比して末尾
ビット６個および９個をそれぞれ不要にする。
【００２９】 ハイブリッドインタリービング装置付きのターボ符号符号化装置は従来技術に
よるＳ−ランダムインタリービング装置よりも優れた性能を発揮する。すなわち
、上記条件Ｂ記載の規則がターボ符号の重み分布の最悪状態を回避する一方、条
件Ａが最良の特性を保持するからである。ハイブリッドインタリービング装置１
９は第１および第２の構成要素復号装置２１および２３の両方について末尾部分
の初めに同じトレリス状態系列に導くので、これら第１および第２の符号化装置
２１および２３の両方を全部零の状態に一斉駆動するのに単一のｍビット末尾系
列を用いることは受入れ可能である。第１の構成要素復号装置の発生した末尾ビ
ットなどの付帯的情報Ｉ ｅ１は第２の構成要素復号器に伝達され、これによって
総合特性に向上させる（図５参照）。
よるＳ−ランダムインタリービング装置よりも優れた性能を発揮する。すなわち
、上記条件Ｂ記載の規則がターボ符号の重み分布の最悪状態を回避する一方、条
件Ａが最良の特性を保持するからである。ハイブリッドインタリービング装置１
９は第１および第２の構成要素復号装置２１および２３の両方について末尾部分
の初めに同じトレリス状態系列に導くので、これら第１および第２の符号化装置
２１および２３の両方を全部零の状態に一斉駆動するのに単一のｍビット末尾系
列を用いることは受入れ可能である。第１の構成要素復号装置の発生した末尾ビ
ットなどの付帯的情報Ｉ ｅ１は第２の構成要素復号器に伝達され、これによって
総合特性に向上させる（図５参照）。
【００３０】 例えば、原情報系列が Ｎ＝｛１０１１０１０００１１１０１０１｝ である場合は、ハイブリッドインタリービング装置１９により置換した情報は Ｉ Ｎ＝｛０００１０１１１１０１０１０１１｝ である。
【００３１】 この情報系列を第１および第２の構成要素符号化装置２１および２３により符
号化する。第１の構成要素符号化装置２１は入力を原系列のまま処理し、第２の
構成要素符号化装置はインターリービング装置１９からの置換ずみ出力Ｉを処理
する。
号化する。第１の構成要素符号化装置２１は入力を原系列のまま処理し、第２の
構成要素符号化装置はインターリービング装置１９からの置換ずみ出力Ｉを処理
する。
【００３２】 第１の符号化装置２１から得られるトレリス状態系列は ｛２３３３１００００２１００２３３１０｝ である。
【００３３】 上に示したとおり、各トレリス状態系列からの最後の二つの状態（４ビット）
はハイブリッドインターリービング装置によって同じになる。これによって、こ
れら第１および第２の符号化装置２１および２３が同じ末尾ビットを受けること
が可能になり、ターボ符号化処理のオーバーヘッドを減らす。
はハイブリッドインターリービング装置によって同じになる。これによって、こ
れら第１および第２の符号化装置２１および２３が同じ末尾ビットを受けること
が可能になり、ターボ符号化処理のオーバーヘッドを減らす。
【００３４】 条件Ｃは上記二つの構成要素符号化装置のトレリス状態を情報ビットの符号化
ののち同じにする。これによって両構成要素符号化装置につき末尾ビットが同じ
になり、末尾ビットに起因するターボ符号オーバーヘッドが減る。また、同じ末
尾ビットを用いると、インターリービング装置の設計がＳ−ランダムインターリ
ービング装置に基づいている上述の相互作用型復号装置には望ましい。この発明
はターボ符号性能を改善するが、そのメモリに対する要求はインターリービング
装置の大きさに比例した所要メモリ容量を備えるＳ−ランダムインターリービン
グ装置の場合と同じである。
ののち同じにする。これによって両構成要素符号化装置につき末尾ビットが同じ
になり、末尾ビットに起因するターボ符号オーバーヘッドが減る。また、同じ末
尾ビットを用いると、インターリービング装置の設計がＳ−ランダムインターリ
ービング装置に基づいている上述の相互作用型復号装置には望ましい。この発明
はターボ符号性能を改善するが、そのメモリに対する要求はインターリービング
装置の大きさに比例した所要メモリ容量を備えるＳ−ランダムインターリービン
グ装置の場合と同じである。
【００３５】 代替の実施例を図１２に示す。
【００３６】 ブロックの大きさＮの２進情報ビット系列をＤ、すなわち Ｄ＝｛ｄ１，ｄ２，…，ｄＮ｝、ただしｄｋ＝±１ 式（１０） で表す。
【００３７】 Ｍを４または８としたＭ状態ターボ符号化装置が与えられたとすると、情報系
列Ｄをｐ個の直和部分集合Ｓ、すなわちｐ＝Ｍ−１としたとき Ｓ０＝｛ｄｋ｜，kmod ｐ＝０｝ 式（１１） Ｓ１＝｛ｄｋ｜，kmod ｐ＝１｝ 式（１２） ： ： Ｓｐ−１＝｛ｄｋ｜，kmod ｐ＝ｐ−１｝ 式（１３） に区画できる。ここで、ｐは四状態および八状態ターボ符号について３および７
にそれぞれ設定する。上述の区画方法は同時設定区画と同様である。状態ターボ
符号の各々についてｐの値を特定する。
列Ｄをｐ個の直和部分集合Ｓ、すなわちｐ＝Ｍ−１としたとき Ｓ０＝｛ｄｋ｜，kmod ｐ＝０｝ 式（１１） Ｓ１＝｛ｄｋ｜，kmod ｐ＝１｝ 式（１２） ： ： Ｓｐ−１＝｛ｄｋ｜，kmod ｐ＝ｐ−１｝ 式（１３） に区画できる。ここで、ｐは四状態および八状態ターボ符号について３および７
にそれぞれ設定する。上述の区画方法は同時設定区画と同様である。状態ターボ
符号の各々についてｐの値を特定する。
【００３８】 各部分集合のブロックサイズ［Ｎ／ｐ］である。ここで、［Ｎ／ｐ］はＮ／ｐ
以上の値の最小整数を示す。各部分集合をインタリーバマッピングの利用により
置換する。次に、個々の部分集合全部を合成して、下にＩで示すインターリービ
ング装置出力を得る。すなわち、 ここで、Ｓｉ(k)は部分集合Ｓｉのｋ番目のインタリービングずみ出力ビットで
あり、Ｓ０(k)は部分集合Ｓ０のｋ番目のインタリービングずみ出力ビットであ
る。部分集合の区画および合成を含む上述の処理は［Ｎ／ｐ］行ｐ列のブロック
インタリービング装置を用いて次のとおり図解できる。すなわち、 （１）情報ビットをブロックインタリービング装置で行方向に次のとおり蓄積す
る： 書込み→ （２）各列ブロックの中のビットを、与えられたインタリーバの種類、すなわち
原則的に任意の候補インタリーバの一つにできる種類に従って置換する。例えば
、条件ＡおよびＢを各列ブロックに適用し、条件Ｃはこの場合に不要である。 （３）上述のマトリクスを下に述べる順序で行ごとに読み出し、インタリービン
グ処理ずみの出力を入力に受ける第２の構成要素符号化装置に加えて原情報系列
インタリービング処理なしの場合と同じ状態に駆動する。 読出し→ この発明を好ましい実施例について上に述べてきたが、特許請求の範囲の各請求
項に記載した発明の範囲内にある上記以外の諸変形が当業者には自明であろう。
以上の値の最小整数を示す。各部分集合をインタリーバマッピングの利用により
置換する。次に、個々の部分集合全部を合成して、下にＩで示すインターリービ
ング装置出力を得る。すなわち、 ここで、Ｓｉ(k)は部分集合Ｓｉのｋ番目のインタリービングずみ出力ビットで
あり、Ｓ０(k)は部分集合Ｓ０のｋ番目のインタリービングずみ出力ビットであ
る。部分集合の区画および合成を含む上述の処理は［Ｎ／ｐ］行ｐ列のブロック
インタリービング装置を用いて次のとおり図解できる。すなわち、 （１）情報ビットをブロックインタリービング装置で行方向に次のとおり蓄積す
る： 書込み→ （２）各列ブロックの中のビットを、与えられたインタリーバの種類、すなわち
原則的に任意の候補インタリーバの一つにできる種類に従って置換する。例えば
、条件ＡおよびＢを各列ブロックに適用し、条件Ｃはこの場合に不要である。 （３）上述のマトリクスを下に述べる順序で行ごとに読み出し、インタリービン
グ処理ずみの出力を入力に受ける第２の構成要素符号化装置に加えて原情報系列
インタリービング処理なしの場合と同じ状態に駆動する。 読出し→ この発明を好ましい実施例について上に述べてきたが、特許請求の範囲の各請求
項に記載した発明の範囲内にある上記以外の諸変形が当業者には自明であろう。
【図面の簡単な説明】
【図１】四状態ＲＳＣ符号化装置についての従来技術のトレリス図。
【図２】従来技術によるターボ符号符号化装置のシステム図。
【図３】従来技術による四状態符号化装置のシステム図であり末尾オフを示
す。
す。
【図４】従来技術による末尾オフの方法の流れ図。
【図５】従来技術によるターボ符号復号装置のシステム図。
【図６】この発明のシステムおよび方法を用いたハイブリッドインタリービ
ング装置を備えるターボ符号符号化装置のシステム図。
ング装置を備えるターボ符号符号化装置のシステム図。
【図７】この発明を実施したインタリービング装置方法の流れ図。
【図８】Ｓを２としＬを４とした四状態ターボ符号符号化装置についてこの
発明の発生した１６フレーム長インタリービング系列。
発明の発生した１６フレーム長インタリービング系列。
【図９】図８のインタリービング系列のマッピング。
【図１０】図８の１６フレームサイズインタリーブ系列の検証ずみのもの。
【図１１】この発明を実施した末尾オフの方法の流れ図。
【図１２】代替の実施例の流れ図。
１７ ターボ符号符号化装置 １９ ハイブリッドインタリービング装置 ２１ 第１の構成要素符号化装置 ２３ 第２の構成要素符号化装置 ２５ トレリスターミネーション用末尾ビット源 ２７ 原配列の情報ビット ３７ インタリービング処理ずみの情報ビット ４３，４５ スイッチ ５１ 信号処理 ５３ 開始 ５５ ハイブリッドインタリーバフレームサイズＮを区画する ５７ マッピング用のランダム整数Ｉ(k)を発生する ５９ Ｉ(k)は条件｜Ｉ(k)−Ｉ(k-j)｜＞Ｓを満足？ ６１ ｎ・Ｌ＞Ｓが成立？ ６３ Ｉ(k)は条件｜Ｉ(k)−Ｉ(k-ｎ・L)｜≠j・Lを満足？ ６５ kmod2ｍ-1はＩ(k)mod2ｍ-1に等しい？ ６６ ｋだけ増加させる ６７ ｋはn+1に等しい？ ６９ 終了 ８３ 情報ビット符号化ののち末尾ビットオフを開始 ８５ 第１の符号化装置が同装置内部のレジスタから帰還路経 由で末尾ビットを受ける ８７ 第２の符号化装置への末尾ビットはインタリービング処 理されてなく第１の符号化装置への末尾ビットと同じ ８９ 末尾ビットの数は＞ｍ？ ９１ 終了
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年１０月６日（２０００．１０．６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】 上述のとおり、ターボ符号インタリービング装置を用いると符号化を有限系列
長で行う必要が生ずる。そのような有限情報系列を符号化するには、ターボ符号
化装置の両構成要素ＲＳＣ符号化装置がトレリスターミネーションで全部零の状
態で開始し終了しなければならない。しかし、ターボインタリーバがあるので、
二つの構成要素符号化装置を強制的に同時に同じトレリスビットで全部零の状態
にターミネートさせることは難しい。従来技術によるターボ符号化装置の大半は
情報系列を複数の末尾ビットでターミネートさせる。末尾ビットはターボ符号化
系列に不都合でありオーバーヘッドと考えられている。 ターボ符号符号化装置を一斉駆動してそれら装置のトレリスを初期状態に戻す
ことに伴う難しさは従来技術でも認識されてきた。例えば Blackert ほか著の論
文「ターボ符号ターミネーションおよびインタリービング装置条件」、Divsalar
ほか著の論文「ＰＳＣ用のターボ符号」、および Barbulescu ほか著の論文「
ターボ符号のトレリスを同じ状態でターミネートすること」は、複数の符号化装
置のトレリスをそれらの初期状態に戻すことに伴う問題を認識している。しかし
、これら従来技術の手法はいずれも符号化装置の効率の低下なしに複数の符号化
装置のトレリスを初期状態に戻す適切な方法を提供していない。
長で行う必要が生ずる。そのような有限情報系列を符号化するには、ターボ符号
化装置の両構成要素ＲＳＣ符号化装置がトレリスターミネーションで全部零の状
態で開始し終了しなければならない。しかし、ターボインタリーバがあるので、
二つの構成要素符号化装置を強制的に同時に同じトレリスビットで全部零の状態
にターミネートさせることは難しい。従来技術によるターボ符号化装置の大半は
情報系列を複数の末尾ビットでターミネートさせる。末尾ビットはターボ符号化
系列に不都合でありオーバーヘッドと考えられている。 ターボ符号符号化装置を一斉駆動してそれら装置のトレリスを初期状態に戻す
ことに伴う難しさは従来技術でも認識されてきた。例えば Blackert ほか著の論
文「ターボ符号ターミネーションおよびインタリービング装置条件」、Divsalar
ほか著の論文「ＰＳＣ用のターボ符号」、および Barbulescu ほか著の論文「
ターボ符号のトレリスを同じ状態でターミネートすること」は、複数の符号化装
置のトレリスをそれらの初期状態に戻すことに伴う問題を認識している。しかし
、これら従来技術の手法はいずれも符号化装置の効率の低下なしに複数の符号化
装置のトレリスを初期状態に戻す適切な方法を提供していない。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ， ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，Ｓ Ｌ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ ，ＶＮ，ＹＵ，ＺＡ，ＺＷ
Claims (11)
- 【請求項１】入力ビットの集合を符号化するターボ符号符号化装置であって
、 入力ビットの集合を符号化する多状態レジスタ付きの第１のＲＣＳ構成要素符
号化装置と、 集合の中の入力ビットを配列変換するインタリービング装置と、 インタリービングにより配列変換した入力ビットの集合を符号化する多状態レ
ジスタ付きの第２のＲＣＳ構成要素符号化装置と を含み、前記インタリービング装置を、前記第１および第２のＲＣＳ構成要素符
号化装置のそれぞれの前記レジスタが同じ入力ビットの集合の符号化のあと同じ
値を保有するように構成したターボ符号符号化装置。 - 【請求項２】前記第１および第２のＲＣＳ構成要素符号化装置の両方のレジ
スタをリセットする符号化ずみ入力ビットの各集合について末尾ビットの集合を
発生する末尾ビット発生器をさらに含む請求項１記載のターボ符号符号化装置。 - 【請求項３】前記末尾ビット発生器が前記第２の符号化装置のレジスタの蓄
積内容への末尾ビットを発生する請求項２記載のターボ符号符号化装置。 - 【請求項４】Ｎ個の入力ビットの集合（Ｎは正の整数）を符号化する請求項
１記載のターボ符号符号化装置であって、前記インタリービング装置が、 値１乃至Ｎの値をとるｋについて入力ビット(k)の集合のランダム整数Ｉ(k)の
発生を次の条件、すなわち (a)｜Ｉ(k)−Ｉ(k-j)｜＞Ｓ（ここで、Ｓは任意の値でありｊは正の整数）
、 ０＜ｊ＜Ｓおよびｋ−ｊ＞０、 (b)ｎ・Ｌ＞Ｓ（ここで、Ｌは符号化装置レジスタ状態の数で定まり、ｎは
ｋ−ｎ・Ｌ＞０を条件として正の整数であり、その条件を満たした場合ステップ
ｄに進む）、 (c)｜Ｉ(k)−Ｉ(k-n・L)｜≠ｊ・Ｌ（不成立の場合ステップａ−ｃを繰り返
す）、 (d)kmod２ｍ−１＝Ｉ(k)mod２ｍ−１を用いてランダム整数の各々を検証す
る （ここで２ｍは前記符号化装置のレジスタ状態の数、不成立の場合ステップａ−
ｄを繰り返す）、 (e)整数ビットカウントｋを増加させる、および (f)ｋ＝Ｎ＋１（不成立の場合ステップａ−ｆを繰り返す） を満足するように行う請求項１記載のターボ符号符号化装置。 - 【請求項５】Ｎ個の入力ビットの集合を符号化する請求項１記載のターボ符
号符号化装置であって（ここで、Ｎは整数、ｄは一つの集合の入力ビット、ｄ＝
±１である）、前記インターリビング装置が、 Ｍ状態ターボ符号装置への前記入力ビット集合をｐ個の直和部分集合（ここで
、ｐ＝Ｍ−１）に配列して、サイズｂの各直和部分集合Ｓｉ（ここでｉは０乃至
ｐ−１の整数、ｂはＮ／ｐ以上の最小整数値）、すなわち Ｓｉ＝｛ｄｋ｜，kmod p＝i｜｝ になるようにする手段と、 部分集合Ｓｉを合成してｂ行ｐ列のブロックを形成して一つの部分集合の各素
子が同じ列に含まれるようにする手段と、 前記列の中の入力ビットの集合を配列変換する手段と、 前記列の配列変換のあと前記行を出力してインタリーブ処理により配列変換し
た入力ビット集合を生ずる手段と を含む請求項１記載のターボ符号符号化装置。 - 【請求項６】入力ビットの集合をターボ符号化する方法であって、 入力ビットを符号化する多状態レジスタ付きの第１のＲＣＳ構成要素符号化装
置を用いて入力ビットの集合を符号化する過程と、 前記入力ビットの集合をインタリービング装置を用いて選択的に配列変換する
過程と、 多状態レジスタ付きの第２のＲＣＳ構成要素符号化装置を用いて前記配列変換
した入力ビットの集合を符号化する過程であって、前記配列変換した前記入力ビ
ットの配列変換選択により前記第２のＲＣＳ構成要素符号化装置のレジスタが前
記入力ビットの集合の符号化の終了時に前記第１の構成要素のレジスタと同じ値
を保有するように符号化する過程と を含むターボ符号化方法。 - 【請求項７】符号化ずみ入力ビットの各集合について末尾ビットの集合を発
生する過程と、前記末尾ビットの集合を前記第１および第２のＲＣＳ構成要素符
号化装置の両方のレジスタをリセットするように加える過程とをさらに含む請求
項６記載のターボ符号化方法。 - 【請求項８】請求項６記載のターボ符号化方法であって、前記選択的配列変
換する過程が、 (a)Ｎ個の入力ビット（Ｎは正の整数）を受ける過程と、 (b)ハイブリッドインタリービング装置フレームサイズＮを区画する過程と、 (c)値１乃至Ｎの値をとるｋについてランダム整数Ｉ(k)の発生を次の条件、す
なわち (1)｜Ｉ(k)−Ｉ(k-j)｜＞Ｓ（ここで、Ｓは任意の値でありｊは正の整数）
、 ０＜ｊ＜Ｓおよびｋ−ｊ＞０、 (2)ｎ・Ｌ＞Ｓ（ここで、Ｌは符号化装置レジスタ状態の数で定まり、ｎは
ｋ−ｎ・Ｌ＞０を条件として正の整数であり、その条件を満たした場合ステップ
４に進む）、 (3)｜Ｉ(k)−Ｉ(k-n・L)｜≠ｊ・Ｌ（不成立の場合ステップ１−３を繰り返
す）、 (4)kmod２ｍ−１＝Ｉ(k)mod２ｍ−１を用いてランダム整数の各々を検証す
る （ここで２ｍは前記符号化装置のレジスタ状態の数、不成立の場合ステップ１−
４を繰り返す）、 (5)整数ビットカウントｋを増加させる、および (6)ｋ＝Ｎ＋１（不成立の場合ステップｃを繰り返す） を満足するように行う過程と、 (d)置換ずみのインタリーバデータ系列を符号化用に出力する過程と を含む請求項６記載のターボ符号化方法。 - 【請求項９】請求項７記載のターボ符号化方法であって、 (a)第１の構成要素符号化装置および第２の構成要素符号化装置による符号化
が完結したことを確認する過程と、 (b)情報ビットストリームおよび置換ずみのビットストリームから前記第１お
よび第２の符号化装置への入力を前記第１の構成要素符号化装置最終段からの共
通帰還に切り換える過程と、 (c)前記第１の構成要素符号化装置の中のレジスタの数よりも大きい前記帰還
からの末尾ビットの数を増加させ、それ以外の場合に過程ｂ−ｃを繰り返す過程
と を含む請求項７記載のターボ符号化方法。 - 【請求項１０】Ｎ個の入力ビットの集合を符号化する請求項６記載のターボ
符号化方法であって（ここで、Ｎは整数、ｄは一つの集合の入力ビット、ｄ＝±
１である）、前記選択的配置変換が、 Ｍ状態ターボ符号装置への前記入力ビット集合をｐ個の直和部分集合（ここで
、ｐ＝Ｍ−１）に配列して、サイズｂの各直和部分集合Ｓｉ（ここでｉは０乃至
ｐ−１の整数、ｂはＮ／ｐ以上の最小整数値）、すなわち Ｓｉ＝｛ｄｋ｜，kmod p＝i｜｝ になるようにする過程と、 部分集合Ｓｉを合成してｂ行ｐ列のブロックを形成して一つの部分集合の各素
子が同じ列に含まれるようにする過程と、 前記列の中の前記部分集合の要素を配列変換する過程と、 前記列の配列変換のあと前記行を出力してインタリーブ処理により配列変換し
た入力ビット集合を生ずる過程と をさらに含む請求項６記載のターボ符号化方法。 - 【請求項１１】Ｎ個の入力ビットの集合を符号化するターボ符号符号化装置
であって（ここで、Ｎは整数、ｄは一つの集合の入力ビット、ｄ＝±１である）
、 入力ビットの集合を符号化する多状態レジスタ付きの第１のＲＣＳ構成要素符
号化装置と、 Ｍ状態ターボ符号装置への前記入力ビット集合をｐ個の直和部分集合（ここで
、ｐ＝Ｍ−１）に配列して、サイズｂの各直和部分集合Ｓｉ（ここでｉは０乃至
ｐ−１の整数、ｂはＮ／ｐ以上の最小整数値）、すなわち Ｓｉ＝｛ｄｋ｜，kmod p＝i｜｝ になるようにする手段と、 部分集合Ｓｉを合成してｂ行ｐ列のブロックを形成して（ここでｋは１乃至ｂ
の整数）一つの部分集合の各素子が同じ列に含まれるようにする手段と、 前記列の中の前記入力ビットの集合を配列変換するインターリービング手段と
、 前記列の配列変換のあと前記行を出力してインタリーブ処理により配列変換し
た入力ビット集合を出力する手段と インターリービングにより配列変換した入力ビット集合を符号化する多状態レ
ジスタ付きの第２のＲＣＳ構成要素符号化装置と を含み、前記第１および第２のＲＣＳ構成要素符号化装置のそれぞれのレジスタ
が同一の入力ビットの集合の符号化ののち同一の値を保有するターボ符号符号化
装置。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10404098P | 1998-10-13 | 1998-10-13 | |
| US60/104,040 | 1998-10-13 | ||
| US11231898P | 1998-12-14 | 1998-12-14 | |
| US60/112,318 | 1998-12-14 | ||
| PCT/US1999/024066 WO2000022739A1 (en) | 1998-10-13 | 1999-10-12 | Hybrid interleaver for turbo codes |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002527981A true JP2002527981A (ja) | 2002-08-27 |
| JP2002527981A5 JP2002527981A5 (ja) | 2005-10-20 |
| JP3837023B2 JP3837023B2 (ja) | 2006-10-25 |
Family
ID=26801127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000576547A Expired - Fee Related JP3837023B2 (ja) | 1998-10-13 | 1999-10-12 | ターボ符号のためのハイブリッドインタリーバー |
Country Status (12)
| Country | Link |
|---|---|
| EP (1) | EP1119915B9 (ja) |
| JP (1) | JP3837023B2 (ja) |
| KR (2) | KR100504988B1 (ja) |
| CN (2) | CN1183687C (ja) |
| AT (1) | ATE242563T1 (ja) |
| AU (1) | AU6517499A (ja) |
| CA (1) | CA2346830C (ja) |
| DE (1) | DE69908629T2 (ja) |
| DK (1) | DK1119915T3 (ja) |
| ES (1) | ES2197683T3 (ja) |
| HK (1) | HK1039411B (ja) |
| WO (1) | WO2000022739A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2361852A (en) * | 2000-04-28 | 2001-10-31 | Mitel Corp | Turbo coded trellis code modulation |
| US6757859B1 (en) | 2000-05-01 | 2004-06-29 | Zarlink Semiconductor Inc. | Parallel turbo trellis-coded modulation |
| KR100893053B1 (ko) * | 2001-10-26 | 2009-04-15 | 엘지전자 주식회사 | 길쌈 부호화 및 복호화를 위한 프레임 구성 및 에러 검출방법 |
| AU2002226259A1 (en) * | 2002-01-15 | 2003-07-30 | Linkair Communications, Inc. | A hybird arq scheme for packet data transmission 0ver wireless channel |
| JP3735579B2 (ja) | 2002-02-26 | 2006-01-18 | 株式会社東芝 | ディスク記憶装置及びデータ記録再生方法 |
| GB2386039B (en) * | 2002-03-01 | 2005-07-06 | Fujitsu Ltd | Data encoding and decoding apparatus and a data encoding and decoding method |
| US7346832B2 (en) * | 2004-07-21 | 2008-03-18 | Qualcomm Incorporated | LDPC encoding methods and apparatus |
| KR101279204B1 (ko) | 2006-10-24 | 2013-06-26 | 삼성전자주식회사 | 터보 부호기의 인터리빙 방법 및 장치 |
| KR200488155Y1 (ko) | 2017-03-09 | 2018-12-20 | 변동수 | 발열부재 수용 및 인출이 가능한 손난로 인형 |
-
1999
- 1999-10-12 AT AT99953182T patent/ATE242563T1/de not_active IP Right Cessation
- 1999-10-12 CA CA002346830A patent/CA2346830C/en not_active Expired - Fee Related
- 1999-10-12 ES ES99953182T patent/ES2197683T3/es not_active Expired - Lifetime
- 1999-10-12 CN CNB998120405A patent/CN1183687C/zh not_active Expired - Fee Related
- 1999-10-12 KR KR10-2004-7004475A patent/KR100504988B1/ko not_active IP Right Cessation
- 1999-10-12 CN CN2004100833454A patent/CN1614898B/zh not_active Expired - Fee Related
- 1999-10-12 JP JP2000576547A patent/JP3837023B2/ja not_active Expired - Fee Related
- 1999-10-12 DK DK99953182T patent/DK1119915T3/da active
- 1999-10-12 DE DE69908629T patent/DE69908629T2/de not_active Expired - Lifetime
- 1999-10-12 AU AU65174/99A patent/AU6517499A/en not_active Abandoned
- 1999-10-12 WO PCT/US1999/024066 patent/WO2000022739A1/en active IP Right Grant
- 1999-10-12 EP EP99953182A patent/EP1119915B9/en not_active Expired - Lifetime
- 1999-10-12 KR KR10-2001-7004636A patent/KR100453605B1/ko not_active IP Right Cessation
-
2002
- 2002-01-29 HK HK02100677.8A patent/HK1039411B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CA2346830A1 (en) | 2000-04-20 |
| ES2197683T3 (es) | 2004-01-01 |
| JP3837023B2 (ja) | 2006-10-25 |
| DE69908629T2 (de) | 2004-05-13 |
| HK1039411A1 (en) | 2002-04-19 |
| CN1614898A (zh) | 2005-05-11 |
| CN1323463A (zh) | 2001-11-21 |
| ATE242563T1 (de) | 2003-06-15 |
| HK1039411B (zh) | 2004-04-16 |
| CN1614898B (zh) | 2011-04-27 |
| KR100453605B1 (ko) | 2004-10-20 |
| KR20010080130A (ko) | 2001-08-22 |
| EP1119915B1 (en) | 2003-06-04 |
| AU6517499A (en) | 2000-05-01 |
| KR20040037157A (ko) | 2004-05-04 |
| CN1183687C (zh) | 2005-01-05 |
| EP1119915A1 (en) | 2001-08-01 |
| CA2346830C (en) | 2006-11-28 |
| DK1119915T3 (da) | 2003-10-06 |
| EP1119915B9 (en) | 2004-07-14 |
| KR100504988B1 (ko) | 2005-08-01 |
| WO2000022739A1 (en) | 2000-04-20 |
| DE69908629D1 (de) | 2003-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6862707B2 (en) | Turbo code encoder having an improved interleaver | |
| JP4790103B2 (ja) | 通信システムのためのレートマッチングおよびチャネル・インターリービング | |
| US6857087B2 (en) | High-performance low-memory interleaver banks for turbo-codes | |
| KR100724921B1 (ko) | 통신시스템에서 부호 생성 및 복호 장치 및 방법 | |
| JP2001512914A (ja) | 適用形チャネル符号化方法及び装置 | |
| KR940010435B1 (ko) | 비터비 복호기의 경로기억장치 | |
| JP2002532941A (ja) | 線形合同シーケンスを使用するターボコードインタリーバ | |
| KR20000074862A (ko) | 이동 통신시스템의 직렬 쇄상 컨볼루션 부호화를 위한 인터리빙장치 및 방법 | |
| JP3837023B2 (ja) | ターボ符号のためのハイブリッドインタリーバー | |
| KR20000001483A (ko) | 다중테일을 갖는 터보코드 및 그의 부호화/복호화방법 및 그를이용한 부호기/복호기 | |
| KR100454952B1 (ko) | 적응형채널부호화방법및장치 | |
| JP3896841B2 (ja) | インターリーブ処理方法及びインターリーブ処理装置 | |
| EP1347580A2 (en) | Hybrid interleaver for turbo codes | |
| KR100332805B1 (ko) | 직렬 연쇄 컨벌루션 부호화 장치 및 부호화/복호화 방법 | |
| Encoder | 3.1 Recursive Systematic Convolutional (RSC) Encoder | |
| CA2590447A1 (en) | Puncture-constrained interleaving for concatenated codes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060719 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060728 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |