JP2002526930A - 電池駆動機器用双方向半導体スイッチとスイッチ回路 - Google Patents

電池駆動機器用双方向半導体スイッチとスイッチ回路

Info

Publication number
JP2002526930A
JP2002526930A JP2000572947A JP2000572947A JP2002526930A JP 2002526930 A JP2002526930 A JP 2002526930A JP 2000572947 A JP2000572947 A JP 2000572947A JP 2000572947 A JP2000572947 A JP 2000572947A JP 2002526930 A JP2002526930 A JP 2002526930A
Authority
JP
Japan
Prior art keywords
switch
region
battery
regions
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000572947A
Other languages
English (en)
Inventor
レイモンド ジェー グローバ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2002526930A publication Critical patent/JP2002526930A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 明確に定義されたブロッキング電圧特性を有する大量生産の環境でより容易に実施することができる改良されたトレンチゲート双方向半導体スイッチを提供することと、バッテリ駆動機器においてバッテリの接続および切断に適するそのようなスイッチを有する改良されたスイッチ回路を提供すること。 【解決手段】 本発明は、バッテリ駆動機器（例えば、ポータブルコンピュータ）のバッテリ(103)の接続および切断に適したトレンチゲート双方向半導体スイッチ(101)を提供する。このスイッチは、第一および第二領域(1, 2)の間にチャンネル収容基体領域(3)によって形成されていて、かつこれらの第一および第二領域(1, 2)によって各第一および第二主電極(11, 12)から切り離されているpn接合面(31, 32)を有する。トレンチゲート(13)は、トレンチ(33)内で、このはさみ込まれた領域構造(1, 3, 2)に延在する。基体領域(3)は、第一および第二領域(1, 2)の第二導電型のドーピング密度(N +)より小さい実質上均一な第一導電型ドーピング密度(P)を有する。pn接合面(31, 32)によって決る第一および第二主電極(11, 12)の間のブロッキング電圧能力をオフ状態でスイッチ(101)に与えるために、基体領域(3)が、第一および第二主電極(11, 12)そしてトレンチゲート(13)の全てのバイアス条件で浮遊ポテンシャルの空乏化されていない第一導電型領域(3a)を保持するのに十分な程、基体領域(3)の寸法(X, Y)とドーピング密度( P)は、大きい。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、双方向半導体スイッチ、特に、電池駆動機器（例えば、ポータブル
コンピュータまたは電気シェーバ）のバッテリの接続かつ切断に適する、3端子
トレンチゲートスイッチに関する。本発明は、このようなトレンチゲート双方向
半導体スイッチを有するスイッチ回路、およびこのようなスイッチとスイッチ回
路を有する電池駆動機器にも関する。
【０００２】
【従来の技術】
携帯用途において、バッテリは、電気機器に電力を供給するために使用され、
かつ通常の使用で放電する。今日一般に使用される用語「バッテリ」は、具体的
に本明細書中で使用されるように、その権利範囲に関して、1個のパワーセルお
よび複数のパワーセルの組み合わせを含むものと理解される。充電式電池は、外
部電源から再充電することができ、その再充電の間、それは機器の負荷電力線か
ら切り離すことができる。半導体電源スイッチは、通常、バッテリとの接続およ
び切断に使用される。例えば、過充電を妨ぎおよび／または故障環境の下で短絡
した負荷への動作を防ぐためには、スイッチは、両方向にブロックしなければな
らない。例えば、セルが、充電されているか放電されているかに応じて、それは
、また、両方向に、導通しなければならない。これに対する通常の解決法は、ス
イッチとして、直列接続の2つの低電圧MOSFET（絶縁ゲート電界効果トランジス
タ）の逆並列配置を使用することである。この解決法は、（2つの個別MOSFETの
レイアウトに対して）大きい半導体領域を必要とし、かつ4つの外部端子（2つの
MOSFETが、一つのパッケージ化されたデバイスに無い場合には、6端子）を必要
とする。
【０００３】 米国特許明細書US-A-5,682,050は、スイッチ回路とデバイスに対するこのよう
なバックグラウンド状況を、異なった回路条件の困難な要件と共に述べている。
この米国特許は、また、2つのMOSFETデバイスの逆並列配置についての改良とし
て特定の双方向半導体スイッチを提案している。この双方向スイッチは、第一導
電型のチャンネル収容基体領域が、反対第二導電型の第一および第二領域（ソー
スおよびドレイン領域）の間に存在する半導体基体を有する、ソース基体短絡が
無い4端子MOSFETである。基体領域は、ソースとドレイン領域の第二導電型のド
ーピング密度より小さい第一導電型の実質上均一なドーピング密度を有すること
ができる。ソースとドレイン領域は、基体領域とpn接合を形成し、かつこれらの
pn接合をソースとドレイン領域と電気的に接触させて各第一および第二主電極（
ソースとドレイン電極）から切り離す。すなわち、pn接合はこれらの電極によっ
て短絡されない。ゲートは、スイッチのオン状態でソースとドレイン領域間の第
二導電型の電荷担体の導通チャンネルを誘起するために、基体領域に容量的に結
合されている。このスイッチの第四端子は、基体領域への電極接続である。
【０００４】 公開された特許協力条約国際出願WO 97/44828は、チャンネル収容基体領域が
、第二導電型の第一および第二領域と面pn接合を形成する半導体基体を有する、
トレンチゲートデバイスの形態の3端子双方向半導体スイッチを開示している。U
S-A-5,682,050の場合のように、第一および第二領域は、第一および第二領域と
電気的に接触してpn接合を各第一および第二主電極から切り離す。しかしながら
、WO 97/44828のこのデバイスの場合、第一領域と第一主電極は、基体の第一主
要表面に隣接して存在する。トレンチゲートは、第一領域を通り、そしてチャン
ネル収容領域を通りそして第二領域にまで延在する。このトレンチゲートは、ス
イッチのオン状態で第一および第二領域間に第二導電型の電荷担体の導通チャン
ネルを、そこに、誘起するチャンネル収容領域に、容量的に結合されている。チ
ャンネル収容領域は、第一および第二領域の第二導電型のドーピング密度より小
さい第一導電型の実質上均一なドーピング密度を有する。US-A-5,682,050とWO 9
7/44828の内容全体は、参照文献として本明細書に組み込まれているものとする
。
【０００５】 WO 97/44828のスイッチの基体領域の厚さ、幅と均一なドーピング密度は、基
体領域が、スイッチのオフ状態でゲートとpn接合の組み合わせ効果により充分に
空乏化されるように、選ばれる。基体領域の均一なドーピング密度は、pn接合か
らの空乏層のつきぬけ現象を防ぐために十分に高い。しかしながら、WO 97/4482
8は、MOSFETの閾値電圧が無秩序に上方へそして下方へドリフトすることを防ぐ
ために、基体領域が、明確に規定されたポテンシャルを有していなければならな
いことを教示する（例えば、4頁1ff行）。WO 97/44828は、短絡電極接続または
基体領域への別個の電極接続が存在しない状態で、それがポテンシャル内でフロ
ートしないように、基体領域を充分に空乏化させることにより、これを達成する
ことを教示する（例えば、6頁、4ff行および7頁、3〜34行）。したがって、WO 9
7/44828において提案されるスイッチの基体領域は、ゲートの効果が存在しない
場合には、充分に空乏化されないが、（そのセルラトレンチゲート構造のメサ幅
によって定まる）基体領域の幅は、スイッチオフ状態でゲートポテンシャルの付
加された効果により基体領域の全体が効果的に空乏化されるように、十分に狭く
なるように構成される。基体領域の寸法とドーピング密度に対する関連する基準
は、10頁、15行〜13頁、18行に教示されている。これらの基準を、大量生産の環
境で実施することは容易でない。
【０００６】
【課題を解決するための手段】
本発明の目的は、明確に定義されたブロッキング電圧特性を有する大量生産の
環境でより容易に実施することができる改良されたトレンチゲート双方向半導体
スイッチを提供することと、バッテリ駆動機器においてバッテリの接続および切
断に適するそのようなスイッチを有する改良されたスイッチ回路を提供すること
である。
【０００７】 本発明によると、請求項1において規定される機能を有するトレンチゲート双
方向半導体スイッチが提供され、そして請求項5と6において規定される機能を有
するスイッチ回路も、また、提供される。
【０００８】 本発明のスイッチとスイッチ回路の場合、基体領域の一部分が、第一および第
二主電極とトレンチゲートの全てのバイアス条件において、（浮遊ポテンシャル
の一部分としてその第一導電型を保持して）空乏化されないままとなるように、
基体領域の寸法とドーピング密度は、十分に大きい。（基体領域の寸法とドーピ
ング密度に関連する基準に関して）このスイッチ構造は、大量生産の環境におい
てWO 97/44828のスイッチのそれの場合よりも、実施が容易である。特に、基体
領域はそれほど狭くする必要は無く、そしてその正確な幅は、ゲートの横方向の
空乏化効果と必ずしも正確に対応させる必要はない。本発明のスイッチの基体領
域から得られる空乏化されていない領域は、ポテンシャル内で浮いているが、そ
のポテンシャルが無秩序にドリフトすることはない。このポテンシャルは、本出
願人が、バッテリ駆動機器用のスイッチ回路に使用可能であることを見出した、
明確に定義された状態の間で移動する。したがって、本発明により、製造上有利
な構造を有する3端子スイッチを実現することが可能になる。さらに、基体領域
に空乏化されない領域が存在することにより、オフ状態のスイッチのブロッキン
グ電圧能力は、（これらの2つのpn接合により形成される寄生バイポーラトラン
ジスタの利得と共に）面pn接合の破壊電圧により決定される。これらの破壊電圧
は、大量生産の環境において再現可能に制御することができる。
【０００９】
【発明を実施するための形態】
本発明の実施例を、具体例により、添付の線図を参照して以下に記述する。
【００１０】 全ての図は、線図的である点に、留意する必要がある。特に図1、3Aと3Bにお
いて、図面の部分の相対寸法と比例は、図面の明確さと簡便さのために、サイズ
に関し誇張されまたは減少させて示されている。異なったおよび変更された実施
例内の対応する部分または同様の部分の参照には、同じ参照符号が、通常、使用
されている。
【００１１】 図1のトレンチゲート双方向半導体スイッチ101は、第一および第二主電極11と
12間に並列デバイスセルの配列を収容する半導体基体10を有する低電圧3端子デ
バイスである。これらの電極11と12は、端子S/DとD/Sにスイッチを通る電流通過
パスを提供する。スイッチの各セルは、領域1と2と面pn接合31と32を形成するよ
うに、反対第二導電型（この例ではn型）の第一領域１と第二領域2にはさまれて
いる第一導電型（この例ではp型）のチャンネル収容基体領域3を有する。pn接合
31と32は、これらの第一領域1と第二領域2 （以下、それぞれ「ソースとドレイ
ン領域」と呼ぶ）により、領域1と領域2に電気的に接触している各第一主電極11
と第二主電極12（以下、それぞれ「ソースとドレイン電極」と呼ぶ）から切り離
されている。ソース領域1とソース電極11は、基体10の第一主要表面10aに隣接す
る。ソース電極11は、アレイの全てのデバイスセルに共通し、かつセルの個々の
ソース領域1に共通して接続されている。
【００１２】 スイッチ101は、表面10aから、ソース領域1を通り、基体領域3を通りそしてド
レイン領域2にまで延在するトレンチ33に存在するトレンチゲート13を有する。
トレンチゲート13は、トレンチゲート13上の中間絶縁層20によりソース電極11か
ら絶縁されていて、かつ制御（スイッチの第3端子G）を設けるために図1の面の
外側でコンタクトされている。面pn接合31と32の終端は、トレンチ33の側壁にあ
る。トレンチゲート13は、（図1の実施例のゲート絶縁層23を介して）側壁に隣
接する基体領域3の部分に、容量的に結合されている。この容量結合により、図3
Aに示されるように、スイッチのオン状態でソース領域1とドレイン領域2の間に
、第二導電型の電荷担体（図1の例では電子）の導通チャンネル12が、第一導電
型の基体領域3に既知の態様で誘起される。したがって、トレンチゲート13に与
えられる制御電圧Vgは、スイッチの主端子SとDの間のこの導通チャンネル12の電
流の流れを制御するように、既知の態様で機能する。
【００１３】 基体領域3は、ソース領域1とドレイン領域2の第二導電型のドーピング密度（N
+）より小さい第一導電型の実質上均一なドーピング密度（P）を有する。しかし
ながら、基体領域3の寸法XとYとドーピング密度Pは、空乏化されない状態の内側
領域3aが基体領域3に常に存在するように、十分に大きい。この空乏化されてい
ない領域3aは、ソース端子S/Dとドレイン端子D/Sの、そしてトレンチゲート端子
Gの全てのバイアス条件Vs/d, Vd/s, Vgにおいてその第一導電型特性を保持し、
そしてそれは浮遊ポテンシャルVtを有する。したがって、図3Bに示すスイッチの
オフ状態において、この浮いている空乏化されていない領域3aは、スイッチに、
面pn接合31と32の破壊電圧と寄生N+/PIN+トランジスタ1,3,2の利得とによって決
る、ソース電極11とドレイン電極12の間のスイッチブロッキング電圧能力を与え
る。この浮いている空乏化されていない領域3aが、WO 97/44828のスイッチと本
発明のスイッチとの重要な相違である。
【００１４】 典型的には、基体10は単結晶シリコンで、トレンチゲート13は、二酸化けい素
のゲート絶縁層23上の導電状態に不純物が添加された多結晶シリコンで、そして
電極11と12は、例えば、アルミニウムで構成されている。不純物が添加されたト
レンチゲート13の導電型は、通常、低い閾値電圧を達成するために、基体領域3
の導電型とは反対導電型（すなわち、図1の例ではn型）である。スイッチは、典
型的には、基体表面10aと隣接している半導体基体10内に、何千もの並列デバイ
スセルを有する。セルの数は、スイッチの所望の電流通過能力に依存する。本発
明のスイッチは、様々な既知のセル形状（例えば、六方最密形状、または正方形
形状、または細長いストライプ形状）のいかなるものも有することができる。ト
レンチゲート13は、アレイの共通絶縁ゲート電極として、各セルの境界のまわり
に横方向に延在する。したがって、トレンチゲート13は、これらのセル内の領域
1と3とドレイン領域2の一部分と横方向に境界を接する。ドレイン領域2は、全て
のセルに共通である。一例として、図1は、ドレイン領域2を、基体領域3がエピ
タキシャルで堆積される高伝導シリコン基板とした垂直スイッチ構成を示す。こ
の垂直構成の場合、（ドレイン領域2を形成する）基板は、ドレイン電極12によ
ってデバイス基体10の底の主要な表面10bとコンタクトしている。
【００１５】 このように、本発明の図1のスイッチのデバイス構造は、エピタキシャルドレ
イン-ドリフト領域とソース基体領域短絡が無く、そして基体領域3がエピタキシ
ャル層であることを除いて、従来のトレンチゲートMOSFETの構造と同様で、かつ
既知のMOSFET技術を使用して製造することができる。スイッチの活性セルラ領域
は、基体10の周囲で、様々な既知のMOSFET周辺ターミネーションスキームの何れ
かのスキーム（図1には示されていない）により、境界を決めることができる。
このようなターミネーションスキームには、通常、セル製作工程の前に、基体表
面10aの周辺領域に厚いフィールド酸化物層を形成することが含まれる。
【００１６】 通常、n型領域1と2は両方とも、p型基体領域3のアクセプタドーピング密度よ
りはるかに高いドナドーピング密度を有し、そして少なくとも基体領域3とのそ
れらのpn接合31と32に隣接する場所では、互に実質上同じドーピング密度を有す
ることが好ましい。このようにして、このスイッチは、その第一主電極11と第二
主電極12の間に、実質上対称なブロッキング電圧能力を有することができる。電
極11をドレイン電極としてそして電極12をソース電極と記述したが、特に、対称
特性がある場合には、これらの用語「ソース」と「ドレイン」が、交換可能であ
ることは明らかである。この理由から、図1において、「ソース」端子はS/Dと、
「ドレイン」端子はD/Sと記載されている。同様に、図3と4において、「ソース
」電圧はVs/dと、「ドレイン」電圧はVd/sと記載されている。
【００１７】 図2は、バッテリ駆動機器（例えば、ポータブルコンピュータ）に対するスイ
ッチ回路の特定具体例を示す。この回路は、図1のデバイス構造を備えた半導体
基体10を有するトレンチゲート双方向スイッチ101を含む。スイッチ101は、絶縁
ゲートがトレンチゲート13で、逆並列ダイオードが、p型ベース領域3と形成され
るpn接合31と32で、少なくとも、部分3aが空乏化されていない、逆並列ダイオー
ドによる絶縁ゲート制御導通の特別な複合表示によって示されている。この複合
表示は、p型ベース領域3が、スイッチの浮遊「バックゲート」として誘起された
n型チャンネル12と形成するpn接合に対応する第三ダイオードも含む。スイッチ
回路は、充電式電池103、接続可能な充電器104、制御回路105、機器の一部分を
形成している負荷107に電力を供給する電力線106と戻りライン102も有する。
【００１８】 バッテリ103は、本発明のトレンチゲート双方向半導体スイッチ101を介して、
電力線106に結合されている。したがって、スイッチ101の一つの主電極11（端子
S/D）は、バッテリ103の第一端子103Aに結合されていて、そしてその他方の主電
極12（端子D/S）は電力線106に結合されている。制御回路105は、スイッチ101に
出力線111を有し、更に、電力線106からの、そしてバッテリ端子103Aと103Bから
の各読出し線112、113と114を有する。出力線111は、スイッチ101に制御信号Vg
が与えられように、スイッチ101のトレンチゲート13（端子G）に結合されていて
、スイッチ101のオン状態で、導通チャンネル12が第一領域1および第二領域2の
間に誘起されているときには、バッテリ103から電力線106に電力が供給され、そ
してスイッチ101のオフ状態で、第一主電極11と第二主電極12の間のブロッキン
グ電圧能力が、面pn接合31と32によって決定される時には、バッテリ103が電力
線106から切り離される。図2には示されていないが、バッテリ103が外されてい
るとき、負荷107に電力を供給するために、他のバッテリまたは代替電源（例え
ば、電源ac/dcコンバータ）を、（例えば、図示されない他のスイッチにより）
電力線106に結合することもできる。しかしながら、図2には、それに加えて、バ
ッテリ103が再充電されているときに負荷107に交流電源を供給することができる
充電器ユニット104が、（破線で）示されている。
【００１９】 携帯パーソナルコンピュータの場合、通常、バッテリ103は、図2に破線のアウ
トラインによって示される、コンピュータとは別体の充電器ユニット104を使用
して、再充電される。充電器ユニット104がコンピュータに接続されると、それ
は、端子106Aを介して電力線106に、そして端子102Aを介して戻りライン102に結
合される。読出し線112は、スイッチ制御回路内に充電器104が存在するか否かを
検出するために使用することができ、読出し線113と114は、バッテリ103の充電
状態を検出するために使用することができる。制御回路105は、スイッチ101とは
別個の既知の型の集積回路とすることができる。しかしながら、制御回路105は
、例えば、基体10のp型領域内および上に、表面10aに隣接させて既知の態様でス
イッチ101に集積化させることができる。
【００２０】 典型的な用途の場合、双方向スイッチ101は、そのオフ状態で約10ボルトでブ
ロックしさえすれば良い。そのオン状態の場合、スイッチ101のオン抵抗は、典
型的には40ミリオームを越えるべきではない。これらの特性は、本発明の図1の
デバイス構造により達成される。このスイッチ101により、従来の2つの逆並列MO
SFETが効果的に置換されるので、必要なシリコン領域は少なくとも1/4低減する
。
【００２１】 図1のデバイス構造を、先ず、イオン注入／拡散されたp基体領域3'がソース領
域1'に短絡されている、本発明を用いない従来のトレンチゲートMOSFETと比較す
る。この短絡により、確実に、p基体領域3'のポテンシャルが、正確に定義され
、そしてN+ソース領域1'、p基体領域3'およびN+ドレイン領域2'によって形成さ
れる寄生トランジスターの動作がかなり抑制される。ソース領域1'にp基体領域3
'を短絡させることは、MOSFETが、一方向にのみ、すなわち、S'（電極11'）に対
して正のD'（電極12'）で、ブロックすることができることを意味する。ドレイ
ン領域2'が負にされると、基体領域3'とドレイン領域2'の間のpn接合32'が、順
バイアスされ、電流が流れる。
【００２２】 これに対し、図1のトレンチゲート構造は、そのポテンシャルが浮遊ポテンシ
ャルVfにあり、かつ拡散よりむしろ均一に添加されたエピタキシャル層として形
成されているp基体領域3を有する。したがって、図1のデバイスは、両方向にブ
ロックさせることができる。ブロッキング電圧は、オープンベースを有するn-p-
n寄生トランジスタ1,3,2のエミッタ接地破壊電圧、BVceoである。BVceoの大きさ
は、典型的には、BVces （そのベースがエミッタに短絡されているn-p-n寄生ト
ランジスタのコレクタエミッタ降伏電圧）の1/3に過ぎないが、これは、スイッ
チ101と102のような低電圧デバイスに対する制限にはならない。したがって、p
基体領域3のドーピングレベルは、スイッチのオン抵抗を悪化させずに、適切なB
Vceoを与えるのに十分高いBVcesの値を与えるように選ぶことができる。このよ
うな低電圧デバイスに対しては、オン抵抗は、ソース領域1とドレイン領域2より
むしろチャンネル12によって決まる。領域1と2に対する高ドープレベルと共に、
領域3にエピタキシャル層を使用することは、双方向動作に適した対称構造を与
える。
【００２３】 典型的なp基体領域のドーピングレベルと寸法を、BVceoがBVcesの1/3であると
仮定して、10ボルトのデバイスに対し、図3Aおよび3Bを参照して検討する。（領
域1と2のN+ドーピングが、領域3のPドーピングよりはるかに高いと言う）片側近
似を仮定すると、Pドーピング密度は、30ボルトに耐えるp基体領域3に対して3x1
016 cm-3 を越えるべきではない。パンチスルーは、10ボルトの定常電圧で防止
されなければならない。3x1016 cm-3のp基体領域3の場合、10ボルトでの空乏領
域30の幅は、0.6 μm （ミクロンメートル）であるので、例えば、1.0 μmの、
厚さXは、0.4 μmの厚さxの空乏化されていない浮遊領域3aをもたらすので、領
域3に対しては全く適したものとなるであろう。このp基体の厚さがXの場合、こ
のチャネル長から生じるスイッチの特定オン抵抗は、少なくとも、例えば、50m
Ω.mm2と良好であり、これは、基体領域3'に対して6μmの幅Yと9μmのセルピッ
チHを有する30ボルトの従来のトレンチゲートMOSFETに対して達成できる典型的
なオン抵抗である。このソース領域1の深さXsは、例えば、約0.2μmとすること
ができる。ソース領域1をp基体領域3に短絡させるためのスペースが必要ないの
で、本発明の双方向スイッチのセルピッチHは、極めて小さくすることが出来る
。この小さいセルピッチは、従来のトレンチゲートMOSFETに比較して実質上オン
抵抗も減らすであろう。しかしながら、ベース領域3には、領域3aがゲートポテ
ンシャルVgの効果によって空乏化されないために充分な幅Yを与えなければなら
ない。典型的には、幅Yは、約4μm以上まで （例えば、多くとも6μm程度まで）
とすることができる。この場合、領域3aの空乏化されていない幅yは、スイッチ
のオフ状態で少なくとも約4μmである。
【００２４】 このスイッチ101, 102が浮いているp基体領域3と共に作動する態様を、以下
に説明する。スイッチは、正のドレイン電圧Vd/s（例えば、+l0v）の従来の極性
、0ボルトまたは基準電圧での電源電圧Vs/d、そして図4Aに示される変化するゲ
ート電圧Vgで、作動すると仮定する。図4AのVgの大きさは、Vs/dに対してのもの
で、図4Bに示されるp基体領域3の浮遊電位Vfも同様である。トレンチゲート13の
多結晶ドーピングとゲート酸化物23の厚みは、p基体領域3が、従来のMOSFETデバ
イスの場合のようにソース領域1に短絡されている場合、チャンネル導通に対す
る閾値電圧は、約0.8vであり、そしてデバイスは、5v近くでターンオンするもの
と仮定されている。これらの状況では:
【００２５】 ・ ゼロボルトでのVg。スイッチは、図3Bのオフ状態にある。ドレインとp基
体との接合32は、p基体領域3の一部分に渡って空乏領域30を伴って逆バイアスさ
れていて、そして小さいリーク電流のみが接合32を流れる。リーク電流は、ソー
スとp基体との接合31に、例えば、0.4vの、小さい順バイアスを加えて、ソース
領域1に流れなければならない。p基体領域3は、したがって、ソース領域1よりわ
ずかにより正であるので、トレンチゲート13の影響下のp基体領域3の領域は、通
常に比較してより空乏化されていない。
【００２６】 ・ 0.8vでのVg。（短絡を有する従来のMOSFETに対する通常の閾値電圧）。p
基体領域3は、通常（効果的には「バックバイアス」状況と同様）より正である
、したがって、ゲート電圧Vgは反転チャンネル12を形成するのに十分ではなく、
そしてデバイスはまだそのオフ状態のままである。
【００２７】 ・ 約1.2vでのVg。トレンチゲート13上の余分の電圧は、p基体領域3の「バッ
クバイアス」を打ち消すのに十分であるので、反転チャンネル12が形成される。
【００２８】 ・ 約5.0vでのVg。チャンネル12が、形成され、そしてそれは低い抵抗を有す
る。正常動作の場合、負荷107が大部分の電圧を消費するので、ドレイン端子Dは
、IR低下（ここで、Iはスイッチを流れる電流で、Rはスイッチのオン抵抗である
）によって与えられる最も低いポテンシャルになるであろう。特定の具体例の場
合、Rを40ミリオームとすると、ドレインは、2アンペアの電流Iで80mVとなる。p
基体領域3の浮遊電位Vfは、ソース電圧Vs/dとドレイン電圧Vd/sの間になければ
ならないので、Vfは0に近づく。それゆえ、図1のデバイスは、ソース領域1がp基
体領域3に短絡されたとした場合と同じ状態で、ターンオンする。
【００２９】 ドレインとソースの極性を逆にした場合の動作は、デバイスが対称であるので
、上記と正確に同じものとなる。しかしながら、この場合空乏領域30は、逆バイ
アスされたpn接合31から基体領域3に広がり、そして空乏化されていない領域3a
は、順バイアスされたpn接合32に隣接する。
【００３０】 大きい容量性電流が、スイッチングの間、ゲート端子Gに流れ込みそしてそれ
から流れ出すので、重要な点は、如何に速くデバイスが切替わることができるか
という点である。本出願の場合、デバイスは高周波で作動する必要はないが、例
えば、数マイクロ秒内に故障状態に応答することが可能でなければならない。ド
レイン端子D/Sに正電圧Vd/sで、デバイスがターンオンする時の電流の流れを考
察する:
【００３１】 ・ Vgは（閾値電圧以下で）より正になるので、p基体領域3内の空乏領域30は
その幅が増大する。解放されるホールは、p基体領域3から排出されなければなら
ない。ホールが、順バイアスされたソースとp基体との接合31に流れることによ
って、これが行われる。このプロセスで、電流が大きい場合、バイアスは、例え
ば、0.7vに増大するであろう；しかし、順バイアスされた接合が大きい電流密度
を流すことができるので、何の問題も生じない。
【００３２】 ・ チャンネル12が形成されるので、余分の電荷は、空乏領域30ではなくチ
ャンネル12を形成する反転領域に流れ込む。このチャンネル12はソース領域1へ
のオーム接続を有するので、この場合も何の問題も生じない。
【００３３】 デバイスがターンオフする状況を考察する:
【００３４】 ・ 反転チャンネル12が存在する限り、良好な接続が存在する。ゲート電圧V
gが低下するので、チャンネル12内の電子の数は減少し；過剰の電子は、正のド
レイン領域2に流れる。
【００３５】 ・ 反転チャンネル12が弱くなると、電荷の変化は、p基体領域3内の崩壊しつ
つある空乏領域30から生じる。この崩壊は、空乏領域30の空間電荷を形成するア
クセプタを中性化させるために、ホールが流れ込むことを必要とする。しかしな
がら、逆バイアスされたドレインとp基体との接合32の小さいリーク電流を別に
すれば、ホールの発生源は存在しない。つまり、p基体領域3は、容量によってゲ
ート13に結合されているのみである。したがって、ゲート13のポテンシャルが、
弱い反転点からゼロの方にダウン移動するにつれ、キャパシタが放電するパスが
存在しないので、p基体領域3のポテンシャルVfは、同じ量減衰する。これは、p
基体ポテンシャルVfを、例えば、1.0v下げ、その結果、Vfをソース領域1に対し
て負にする。p基体領域3が、最終的に、ソースポテンシャルVs/dよりわずかに高
いポテンシャルVfとなるまで、リーク電流が、順バイアスされたp基体とソース
との接合31をもう一度流れて、（図4Bの右側に示されるように）キャパシタを、
ゆっくりと、放電させる。（これは、最初に戻る）。
【００３６】 ・ デバイスが高周波でスイッチされると、p基体領域3は、ゲート／p基体キャ
パシタが充電されそして高電流がソースにまで流れる、約0.7vのクランプされた
正ポテンシャルと、（負荷インピーダンスに応じて） 1ボルトの小数部の負ポテ
ンシャルとの間で、交替変化するであろう。この理由から、「閾値電圧」は、い
くらかのヒステリシスまたは時定数を示すであろうが、駆動電圧Vgが、例えば、
5vと高い限り、この変化する基板バイアスに比較して、このデバイスは、満足に
スイッチするであろう。弱い反転領域に接近するにつれて、デバイスのターンオ
フは電流のテールを示し、そして放電が行われている容量Cと組み合わせて、増
大するチャンネル抵抗Rは、増大する大きい時定数RCを与える。
【００３７】 （Vd/sに対して正であるVs/dの）逆極性を有する動作は、スイッチが対称であ
るので、同一である。しかしながら、空乏領域30は、逆バイアスされているpn接
合31から広がり、空乏化されていない領域3aは、順バイアスされているpn接合32
に隣接している。
【００３８】 したがって、図1〜4の実施例に示されているように、本発明により、従来の逆
並列MOSFET対による解決法の４分の１以下のオン抵抗を有する、小領域の非常に
単純なスイッチの構成と使用が可能になる。パワーに対して低電圧充電式電池10
3または一つのセルを使用するすべての種類の携帯機器に対するスイッチ回路に
、これは使用することができる。このスイッチは、一つの制御端子Gしか有しな
いので、ドライブに対して単純なデバイスとなる。しかも、これは、他の2つの
端子S/DとD/Sの何れに対する参照によってもバイアスすることができる。これに
対して、従来の逆並列MOSFETの対は、2つのゲート端子を有し、これはドライブ
回路を複雑にする。図1のスイッチは、各セル内でソースとp基体の間に短絡を設
ける必要がないので、本来的に高セル記録密度デバイスとなる。これは、さらに
オン抵抗を減らす。これは、また、領域1に対するN+インプラント、そこにおけ
るトレンチゲート13の形成、および領域1とトレンチゲート13への一番上の電極
接続しか必要としない、薄いエピタキシャル層によりその基体領域3を作る単純
なデバイスである。
【００３９】 さらに、（P基体領域3の寸法XとYおよびドーピング密度に関する関連する基準
により）本発明のスイッチのこのデバイス構造を大量生産において実現すること
は、WO 97/44828のスイッチのそれに比較してはるかに容易である。本発明のス
イッチとスイッチ回路の場合、これらの寸法とドーピング密度は、基体領域3が
、その3つの端子S、D、Gの全てのバイアス条件Vs、Vd、Vgで浮遊ポテンシャルの
空乏化されていない第一導電型領域3aを保持するのに十分な大きさを有している
。特に、本発明のスイッチの基体領域3の幅Yは、その幅がWO 97/44828のゲート
の横方向に空乏化されている効果と正確に対応する必要がある、WO 97/44828の
幅と同程度になるまで狭くする必要はない。上述のように、本発明のスイッチの
基体領域3の空乏化されていない内側の領域3aは、ポテンシャル内に浮いている
が、そのポテンシャルVfは無秩序にドリフトしない。そのポテンシャルVfは、本
出願人が、バッテリ駆動機器に対するスイッチ回路に使用することが出来ること
を見いだした、明確に定義された状態の間に浮いている。さらに、基体領域3の
空乏化されていない内側の領域3aの存在により、オフ状態内でのスイッチのブロ
ッキング電圧能力は、面pn接合31と32の破壊電圧によって決定される。そして、
これらの破壊電圧は、大量生産の環境で再現可能に制御することができる。
【００４０】 nチャネルスイッチが、図1〜4を参照して説明された。しかしながら、本発明
によれば、領域1と2がp型、ベース領域3がn型、そして導通チャンネル12がホー
ルの、pチャネルスイッチも可能である。
【００４１】 基体10のバック表面10bで領域2と接触しているその第二主電極12を有する、垂
直ディスクリート素子が、図1〜4を参照して説明された。しかしながら、本発明
によれば、集積化されたスイッチも、また、可能である。この場合、領域2は、
デバイス基板とエピタキシャル基体領域3の間に不純物が添加された埋込み層と
することができ、そして表面10aから埋込み層の深さまで延在する不純物が添加
された周辺コンタクト領域を介して正面の主要な表面10aに電極12によってコン
タクトさせることができる。
【００４２】 本発明の開示から、他の変更と修正が、当業者には明らかであろう。このよう
な変更と修正は、バッテリ駆動機器に対する半導体デバイスとスイッチ回路、お
よびそれらの部品の設計、製造、および使用においてすでに既知であり、かつこ
こですでに記述した機能の代わりにまたはそれらに加えて使用することができる
、等価なものおよび他の特長を含むことができる。
【００４３】 請求項が、本出願では特定の組み合わせにより構成されたが、本発明の開示の
範囲は、明示的または暗示的にここで開示された新しい特長または特長の新しい
組合せまたはそれらのいかなる一般化も、それが、現在の請求項に記載されてい
る発明に関しているか否か、そしてそれが、本発明と同じ技術的課題の何れかま
たは全てを解決しているか否かに拘わらず、含むことを理解しなければならない
。
【００４４】 本出願人は、本出願またはこれから派生する如何なる出願の審査手続きの間に
、このような特長および／またはそれらの特長の組合せに対し、新たな請求項が
生成される可能性があることに注意を喚起しておく。
【図面の簡単な説明】
【図１】本発明のトレンチゲート双方向半導体スイッチの活性中心部の横断面図
である。
【図２】本発明のバッテリ駆動機器のスイッチ回路の図1のスイッチの回路図で
ある。
【図３】図3Aは、トレンチゲート双方向半導体スイッチがオン状態にある図1の
スイッチ部分の領域構造の簡略横断面図で、図3Bは、トレンチゲート双方向半導
体スイッチがオフ状態にある図1のスイッチ部分の領域構造の簡略横断面図であ
る。
【図４】図4Aは、スイッチ回路のトレンチゲート双方向半導体スイッチを切替え
るときの、時間tのゲート電圧Vgの変化を表し、図4Bは、トレンチゲート双方向
半導体スイッチのチャンネル収容基体領域のポテンシャルVfの対応する変化を示
す。
【符号の説明】
1 ソース領域 2 ドレイン領域 3 基体領域 3a 空乏化されない領域 10 半導体基体 11 第一主電極 12 第二主電極 13 トレンチゲート 101 スイッチ 103 バッテリ 104 充電器ユニット 107 負荷
───────────────────────────────────────────────────── フロントページの続き (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ 【要約の続き】 極(11, 12)の間のブロッキング電圧能力をオフ状態でス イッチ(101)に与えるために、基体領域(3)が、第一およ び第二主電極(11, 12)そしてトレンチゲート(13)の全て のバイアス条件で浮遊ポテンシャルの空乏化されていな い第一導電型領域(3a)を保持するのに十分な程、基体領 域(3)の寸法(X, Y)とドーピング密度( P)は、大きい。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 反対第二導電型の第一および第二領域と面pn接合を形成するため
    に、第一導電型のチャンネル収容基体領域が、前記第一および第二領域の間には
    さみ込まれている半導体基体を有するトレンチゲート双方向半導体スイッチであ
    って、 前記第一および第二領域が、前記pn接合を前記第一および第二領域と電気的に
    接触している各第一および第二主電極から切り離し、 前記トレンチゲートが、前記第一領域を通り、そして前記基体領域を通り、そ
    して前記第二領域まで延在する前記基体の第一主要表面に、前記第一領域と第一
    主電極が隣接し、 前記トレンチ-ゲートが、前記スイッチのオン状態で前記第一および第二領域
    の間に前記第二導電型の電荷担体の導通チャンネルを、そこに、誘起する前記基
    体領域に、容量的に結合されていて、 前記基体領域が、前記第一および第二領域の前記第二導電型の前記ドーピング
    密度より小さい大きさの前記第一導電型の実質上均一なドーピング密度を有する
    、トレンチゲート双方向半導体スイッチにおいて、 前記面pn接合によって決定される前記第一および第二主電極の間にブロッキン
    グ電圧能力をオフ状態で前記スイッチに与えるために、前記基体領域が、前記ト
    レンチゲートの前記第一および第二主電極の全てのバイアス条件で、浮遊ポテン
    シャルの空乏化されていない第一導電型領域を保持するように、前記基体領域の
    前記寸法とドーピング密度が、十分に大きいことを特徴とするトレンチゲート双
    方向半導体スイッチ。
  2. 【請求項２】 前記第一および第二主電極の間に実質上対称のブロッキング電圧
    能力を前記スイッチに与えるために、前記第一および第二領域が、少なくとも、
    前記基体領域とのそれらのpn接合に隣接する場所で、互に、同じドーピング密度
    を実質上有することをさらに特徴とする請求項1に記載の半導体スイッチ。
  3. 【請求項３】 前記基体領域の前記厚みが、前記第一および第二領域との前記面
    pn接合の間で少なくとも1.0μm（1ミクロンメータ）であり、そして前記基体領
    域の前記均一な導電型決定ドーピング密度が、少なくとも1x1016 cm-3であるこ
    とをさらに特徴とする請求項2に記載の半導体スイッチ。
  4. 【請求項４】 前記基体領域の幅が、前記トレンチ-ゲートの隣接したセクショ
    ンの間で少なくとも4.0μmであり、そして前記基体領域の前記均一な導電型決定
    ドーピング密度が、少なくとも1x1016 cm-3であることをさらに特徴とする請求
    項2または請求項3に記載の半導体スイッチ。
  5. 【請求項５】 前記機器の部分を形成している負荷に電力を供給する電力線と、 前記前記請求項の何れかに記載のトレンチゲート双方向半導体スイッチを介し
    て前記電力線に結合されているバッテリとを 有するバッテリ駆動機器用スイッチ回路であって、 前記スイッチの前記第一および第二主電極の一方が、前記バッテリの第一端子
    に結合されていて、 前記スイッチの前記第一および第二主電極の他方が、前記電力線に結合されて
    いて、そして 制御回路が、前記スイッチに制御信号を与えるために前記スイッチの前記トレ
    ンチ-ゲートに結合されていて、 前記導通チャンネルが前記スイッチの前記オン状態で前記第一および第二領域
    の間に誘起される時に、前記バッテリから、前記電力線に電力を供給し、そして 前記第一および第二主電極の間の前記ブロッキング電圧能力が前記面pn接合に
    よって決定されるとき、前記スイッチの前記オフ状態で前記電力線から前記バッ
    テリを切り離す、スイッチ回路。
  6. 【請求項６】 前記バッテリが、再充電可能で、そして前記電力線が、前記トレ
    ンチゲート双方向半導体スイッチを介して前記バッテリを充電器に結合させる充
    電器端子を有する、請求項5に記載のスイッチ回路。
  7. 【請求項７】 請求項5または請求項6に記載のスイッチ回路の前記電力線に結合
    されている負荷を有するバッテリ駆動機器。
JP2000572947A 1998-09-26 1999-09-08 電池駆動機器用双方向半導体スイッチとスイッチ回路 Withdrawn JP2002526930A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB9820904.2A GB9820904D0 (en) 1998-09-26 1998-09-26 Bi-directional semiconductor switch and switch circuit for battery-powered equipment
GB9820904.2 1998-09-26
PCT/EP1999/006629 WO2000019540A1 (en) 1998-09-26 1999-09-08 Bi-directional semiconductor switch, and switch circuit for battery-powered equipment

Publications (1)

Publication Number Publication Date
JP2002526930A true JP2002526930A (ja) 2002-08-20

Family

ID=10839477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000572947A Withdrawn JP2002526930A (ja) 1998-09-26 1999-09-08 電池駆動機器用双方向半導体スイッチとスイッチ回路

Country Status (4)

Country Link
EP (1) EP1046194A1 (ja)
JP (1) JP2002526930A (ja)
GB (1) GB9820904D0 (ja)
WO (1) WO2000019540A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004274039A (ja) * 2003-02-17 2004-09-30 Fuji Electric Device Technology Co Ltd 双方向素子およびその製造方法、半導体装置
US7902596B2 (en) 2004-02-16 2011-03-08 Fuji Electric Systems Co., Ltd. Bidirectional semiconductor device and a manufacturing method thereof
JP2011258970A (ja) * 2003-02-17 2011-12-22 Fuji Electric Co Ltd 双方向素子および半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777745B2 (en) * 2001-06-14 2004-08-17 General Semiconductor, Inc. Symmetric trench MOSFET device and method of making same
US9559198B2 (en) 2013-08-27 2017-01-31 Nxp Usa, Inc. Semiconductor device and method of manufacture therefor
US9837526B2 (en) 2014-12-08 2017-12-05 Nxp Usa, Inc. Semiconductor device wtih an interconnecting semiconductor electrode between first and second semiconductor electrodes and method of manufacture therefor
US9443845B1 (en) * 2015-02-23 2016-09-13 Freescale Semiconductor, Inc. Transistor body control circuit and an integrated circuit
US9472662B2 (en) 2015-02-23 2016-10-18 Freescale Semiconductor, Inc. Bidirectional power transistor with shallow body trench
US10348295B2 (en) 2015-11-19 2019-07-09 Nxp Usa, Inc. Packaged unidirectional power transistor and control circuit therefore
US11004935B2 (en) 2016-03-22 2021-05-11 Wai Yee LIU Solid power semiconductor field effect transistor structure
EP3249815B1 (en) * 2016-05-23 2019-08-28 NXP USA, Inc. Circuit arrangement for fast turn-off of bi-directional switching device
CN105870193B (zh) * 2016-05-26 2019-01-01 中山汉臣电子科技有限公司 一种坚固的功率半导体场效应晶体管结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE660520T1 (de) * 1993-11-30 1996-03-14 Siliconix Inc Bidirektionalstromsperrender MOSFET für Batterietrennschalter mit Schutzvorrichtung gegen den verkehrten Anschluss eines Batterieladegeräts.
EP0726603B1 (en) * 1995-02-10 1999-04-21 SILICONIX Incorporated Trenched field effect transistor with PN depletion barrier
US5828101A (en) * 1995-03-30 1998-10-27 Kabushiki Kaisha Toshiba Three-terminal semiconductor device and related semiconductor devices
US5592005A (en) * 1995-03-31 1997-01-07 Siliconix Incorporated Punch-through field effect transistor
US5998834A (en) * 1996-05-22 1999-12-07 Siliconix Incorporated Long channel trench-gated power MOSFET having fully depleted body region

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004274039A (ja) * 2003-02-17 2004-09-30 Fuji Electric Device Technology Co Ltd 双方向素子およびその製造方法、半導体装置
JP2011258970A (ja) * 2003-02-17 2011-12-22 Fuji Electric Co Ltd 双方向素子および半導体装置
US7902596B2 (en) 2004-02-16 2011-03-08 Fuji Electric Systems Co., Ltd. Bidirectional semiconductor device and a manufacturing method thereof
US8084812B2 (en) 2004-02-16 2011-12-27 Fuji Electric Co., Ltd. Bidirectional semiconductor device, method of fabricating the same, and semiconductor device incorporating the same

Also Published As

Publication number Publication date
EP1046194A1 (en) 2000-10-25
WO2000019540A1 (en) 2000-04-06
GB9820904D0 (en) 1998-11-18

Similar Documents

Publication Publication Date Title
US10439030B2 (en) Semiconductor device having a channel region patterned into a ridge by adjacent gate trenches
US4961100A (en) Bidirectional field effect semiconductor device and circuit
US6404261B1 (en) Switch circuit and semiconductor switch, for battery-powered equipment
JP3654595B2 (ja) 双方向電流阻止蓄積モードトレンチ型パワーｍｏｓｆｅｔ
KR100919594B1 (ko) 양방향 트랜지스터 및 그 방법
US8101969B2 (en) Bi-directional transistor with by-pass path and method therefor
US10468405B2 (en) Electric circuit including a semiconductor device with a first transistor, a second transistor and a control circuit
US7518209B2 (en) Isolation of a high-voltage diode between a high-voltage region and a low-voltage region of an integrated circuit
US9893178B2 (en) Semiconductor device having a channel separation trench
US7825467B2 (en) Semiconductor component having a drift zone and a drift control zone
US7701006B2 (en) Method of producing a low-voltage power supply in a power integrated circuit
US10700061B2 (en) Semiconductor device comprising a first transistor and a second transistor
US6111289A (en) Semiconductor device
JP2002526930A (ja) 電池駆動機器用双方向半導体スイッチとスイッチ回路
JP2004274039A (ja) 双方向素子およびその製造方法、半導体装置
US9064953B2 (en) Semiconductor device including a drift zone and a drift control zone
US9985126B2 (en) Semiconductor device comprising a first gate electrode and a second gate electrode
US9318483B2 (en) Reverse blocking transistor device
JPH07120799B2 (ja) 半導体装置
EP1639650A2 (en) Trench mos structure
US4761679A (en) Complementary silicon-on-insulator lateral insulated gate rectifiers
JPH0888290A (ja) 半導体装置およびその使用方法
US5757037A (en) Power thyristor with MOS gated turn-off and MOS-assised turn-on
JP2001251772A (ja) 半導体双方向スイッチ素子を用いた充放電保護装置
CN116230710B (zh) 静电保护电路、功率GaN晶体管和设备终端

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061205