JP2002526844A - メモリ領域の内容の認証のための回路装置及び方法 - Google Patents
メモリ領域の内容の認証のための回路装置及び方法Info
- Publication number
- JP2002526844A JP2002526844A JP2000572809A JP2000572809A JP2002526844A JP 2002526844 A JP2002526844 A JP 2002526844A JP 2000572809 A JP2000572809 A JP 2000572809A JP 2000572809 A JP2000572809 A JP 2000572809A JP 2002526844 A JP2002526844 A JP 2002526844A
- Authority
- JP
- Japan
- Prior art keywords
- memory area
- memory
- flag
- sbn
- authentication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/0806—Details of the card
- G07F7/0813—Specific details related to card security
- G07F7/082—Features insuring the integrity of the data on or in the card
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Business, Economics & Management (AREA)
- Accounting & Taxation (AREA)
- Strategic Management (AREA)
- General Business, Economics & Management (AREA)
- Computer Networks & Wireless Communication (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Storage Device Security (AREA)
- Read Only Memory (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Television Signal Processing For Recording (AREA)
- Logic Circuits (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】
少なくとも１つの不揮発性の電気的に消去及び書き込み可能なメモリ領域（ＳＢ１．．．ＳＢｎ）を有する回路装置において、各メモリ領域（ＳＢ１．．．ＳＢｎ）には不揮発性の電気的に消去及び書き込み可能なフラグメモリ（ＦＳ１．．．ＦＳｎ）が割り当てられており、このフラグメモリ（ＦＳ１．．．ＦＳｎ）は、アドレス線路（ＢＬ１．．．ＢＬｎ）及びプログラミング線路（ＰＬ）及び認証線路（ＡＬ）を介して、割り当てられたメモリ領域（ＳＢ１．．．ＳＢｎ）及びプログラミング電圧源（ＰＳＱ）及びデータ線路（ＤＬ）を介してメモリ領域に接続されたデータ認証回路（ＤＡＳ）に接続され、これにより、メモリ領域（ＳＢ１．．．ＳＢｎ）の内容の変更する場合には所属のフラグメモリ（ＦＳ１．．．ＦＳｎ）の状態が変更され、プログラミングされたメモリ領域内容の認証の後でフラグメモリ（ＦＳ１．．．ＦＳｎ）は再びその基本状態にもたらされる。
Description
【０００１】 本発明は、少なくとも１つの不揮発性の電気的に消去及び書き込み可能なメモ
リ領域を有し、メモリ領域に割り当てられかつアドレス線路を介してメモリ領域
に接続されたアドレス指定回路を有し、ならびに、プログラミング線路を介して
メモリ領域に接続されたプログラミング電圧源を有する回路装置に関する。さら
に本発明は不揮発性の電気的に書き込み及び消去可能なメモリ領域の内容の認証
のための方法に関する。
リ領域を有し、メモリ領域に割り当てられかつアドレス線路を介してメモリ領域
に接続されたアドレス指定回路を有し、ならびに、プログラミング線路を介して
メモリ領域に接続されたプログラミング電圧源を有する回路装置に関する。さら
に本発明は不揮発性の電気的に書き込み及び消去可能なメモリ領域の内容の認証
のための方法に関する。
【０００２】 このような回路装置及びこのような方法はＤＥ４４３９２６６Ａ１から公知で
ある。この文書に記載された携帯可能なデータ担体、例えばチップカードに含ま
れるメモリ領域の内容は金額を表す。この金額はこのメモリ領域内容の変更によ
って増大するか又は減少する。とりわけ金額を表すデータ又は他のデータにおい
ても詐欺及び不正操作のリスクが存在する。
ある。この文書に記載された携帯可能なデータ担体、例えばチップカードに含ま
れるメモリ領域の内容は金額を表す。この金額はこのメモリ領域内容の変更によ
って増大するか又は減少する。とりわけ金額を表すデータ又は他のデータにおい
ても詐欺及び不正操作のリスクが存在する。
【０００３】 従って、このようなデータ担体を使用する場合には、大抵の場合、カード及び
端末が本物であることだけではなく、格納されたデータの信憑性も前提とされる
。従って、アクセス保護されたメモリ領域を含むデータ担体は、保護された領域
へのアクセスを許可するか又は許可しないイネーブルロジック（Freischaltlogi
k）を必要とする。このようなロジックは、簡単なケースではＷＯ９５/１６２３
８に記述されているようにコードの検証を実施するか、又は、面倒なインプリメ
ンテーションではＤＥ４４３９２６６Ａ１の場合のようにメモリ内容を変更する
端末の認証をイネーブルの前に要求する。この場合、少なくとも所定のデータ量
がカードに伝送されるまでの間はアクセスが保証されなければならない。
端末が本物であることだけではなく、格納されたデータの信憑性も前提とされる
。従って、アクセス保護されたメモリ領域を含むデータ担体は、保護された領域
へのアクセスを許可するか又は許可しないイネーブルロジック（Freischaltlogi
k）を必要とする。このようなロジックは、簡単なケースではＷＯ９５/１６２３
８に記述されているようにコードの検証を実施するか、又は、面倒なインプリメ
ンテーションではＤＥ４４３９２６６Ａ１の場合のようにメモリ内容を変更する
端末の認証をイネーブルの前に要求する。この場合、少なくとも所定のデータ量
がカードに伝送されるまでの間はアクセスが保証されなければならない。
【０００４】 ガードデータの不正操作の可能性は、保護された領域のイネーブルの後のデー
タ伝送が改竄されることによって又はカードが例えばバッテリによる連続的な電
圧給電の際に偽の端末に振り替えられることによって生じる。この不正操作はな
るほどイネーブルする端末によって識別され記録されだろうが、それにもかかわ
らずこの偽の端末によるデータの改竄は阻止されない。適用事例において、これ
はほとんど想定できないことだが、全端末のネットワーク化が行われていない場
合には、改竄されたデータによって別の端末において利益を得る可能性が生じて
しまう。
タ伝送が改竄されることによって又はカードが例えばバッテリによる連続的な電
圧給電の際に偽の端末に振り替えられることによって生じる。この不正操作はな
るほどイネーブルする端末によって識別され記録されだろうが、それにもかかわ
らずこの偽の端末によるデータの改竄は阻止されない。適用事例において、これ
はほとんど想定できないことだが、全端末のネットワーク化が行われていない場
合には、改竄されたデータによって別の端末において利益を得る可能性が生じて
しまう。
【０００５】 保護された領域のイネーブルの後のデータ不正操作を阻止する解決法は、デー
タを署名によって暗号化して格納することである。もちろん、これによって重要
な状態の再生を避けることはできない。
タを署名によって暗号化して格納することである。もちろん、これによって重要
な状態の再生を避けることはできない。
【０００６】 従って、本発明の課題は、格納されたデータの確実な認証を可能にし、さらに
この場合僅かな回路技術的及び時間的コストで済ますことができる上位概念記載
の方法及び回路装置を提供することである。
この場合僅かな回路技術的及び時間的コストで済ますことができる上位概念記載
の方法及び回路装置を提供することである。
【０００７】 上記課題は、請求項１記載の回路装置及び請求項２記載の方法によって解決さ
れる。
れる。
【０００８】 これによって、本発明の回路装置は永久フラグメモリセル乃至はセルコンプレ
ックスを使用する。この永久フラグメモリセル乃至はセルコンプレックスは、こ
の永久フラグメモリセル乃至はセルコンプレックスに割り当てられたメモリ領域
が認証されたデータを含むかどうかを示す。イネーブルの後でメモリ領域へのア
クセスが行われ、このアクセスがこのメモリ領域のデータを変更すると、このフ
ラグがセットされることによってこれがこの所属のフラグにおいて記録される。
メモリ領域のデータの変更が終了した後で、これは書き込みによっても消去によ
っても行われるのだが、このメモリ領域の認証が端末によって行われなければな
らない。この認証は結果として割り当てられたフラグをリセットする。フラグセ
ルは本発明の有利な実施形態では相応するメモリ領域の認証に結びつけられるが
、このフラグメモリの状態を他の時点に試問することも可能である。しかし、こ
れは不正操作に対する安全性の理由から暗号化された形式で行われるべきであり
、これは当然比較的大きなコストを意味する。要するに、このカード内でのみ変
更可能なフラグを用いて当該領域のデータが許可された端末によって変更された
かどうかが検査可能である。
ックスを使用する。この永久フラグメモリセル乃至はセルコンプレックスは、こ
の永久フラグメモリセル乃至はセルコンプレックスに割り当てられたメモリ領域
が認証されたデータを含むかどうかを示す。イネーブルの後でメモリ領域へのア
クセスが行われ、このアクセスがこのメモリ領域のデータを変更すると、このフ
ラグがセットされることによってこれがこの所属のフラグにおいて記録される。
メモリ領域のデータの変更が終了した後で、これは書き込みによっても消去によ
っても行われるのだが、このメモリ領域の認証が端末によって行われなければな
らない。この認証は結果として割り当てられたフラグをリセットする。フラグセ
ルは本発明の有利な実施形態では相応するメモリ領域の認証に結びつけられるが
、このフラグメモリの状態を他の時点に試問することも可能である。しかし、こ
れは不正操作に対する安全性の理由から暗号化された形式で行われるべきであり
、これは当然比較的大きなコストを意味する。要するに、このカード内でのみ変
更可能なフラグを用いて当該領域のデータが許可された端末によって変更された
かどうかが検査可能である。
【０００９】 上記のフラグセルは僅少な付加的なハードウェアコストによって実現される。
データ認証の頻度をメモリ領域サイズに応じて上記の署名方法の場合よりもフレ
キシブルに操作することができ、少なくともこれはコントローラなしの回路装置
において当てはまる。比較的少ない数の認証によって、認証のためのコストは比
較的高くなり、これにより本発明の方法は比較的確実に構成される。さらに、こ
れによってチップにおいてセキュリティホールを開けることなしに、フラグセル
による高められたセキュリティレベルを任意に使用することができる。さらに、
消去されていないフラグはカードプログラミングの早すぎる中断を指示する。こ
のため、この情報を他の方法で得る必要がない。
データ認証の頻度をメモリ領域サイズに応じて上記の署名方法の場合よりもフレ
キシブルに操作することができ、少なくともこれはコントローラなしの回路装置
において当てはまる。比較的少ない数の認証によって、認証のためのコストは比
較的高くなり、これにより本発明の方法は比較的確実に構成される。さらに、こ
れによってチップにおいてセキュリティホールを開けることなしに、フラグセル
による高められたセキュリティレベルを任意に使用することができる。さらに、
消去されていないフラグはカードプログラミングの早すぎる中断を指示する。こ
のため、この情報を他の方法で得る必要がない。
【００１０】 本発明を以下において図によって実施例に基づいて詳しく説明する。図１はこ
の場合本発明の回路装置のブロック回路図を示す。
の場合本発明の回路装置のブロック回路図を示す。
【００１１】 このブロック回路図は不揮発性の電気的に消去及び書き込み可能なメモリを有
する回路装置を示し、このメモリは個数ｎのメモリ領域ＳＢ１．．．ＳＢｎに分
割されている。このメモリのアドレス指定はアドレス指定回路ＡＳを介して行わ
れる。このアドレス指定回路ＡＳは領域デコーダＢＤ、行デコーダＺＤ及び列デ
コーダＳＤに分割されている。このアドレス指定回路ＡＳの領域デコーダＢＤを
用いて領域線路ＢＬ１．．．ＢＬｎを介してメモリ領域ＳＢ１．．．ＳＢｎのう
ちの１つが選択される。相応のやり方で行及び列デコーダＺＤ、ＳＤにより行線
路ＺＬ及び列線路ＳＬを介してそれぞれのメモリ領域における相応のメモリ位置
が選択される。データはデータ線路ＤＬを介してメモリ領域ＳＢ１．．．ＳＢｎ
に書き込まれる乃至はメモリ領域ＳＢ１．．．ＳＢｎから読み出される。
する回路装置を示し、このメモリは個数ｎのメモリ領域ＳＢ１．．．ＳＢｎに分
割されている。このメモリのアドレス指定はアドレス指定回路ＡＳを介して行わ
れる。このアドレス指定回路ＡＳは領域デコーダＢＤ、行デコーダＺＤ及び列デ
コーダＳＤに分割されている。このアドレス指定回路ＡＳの領域デコーダＢＤを
用いて領域線路ＢＬ１．．．ＢＬｎを介してメモリ領域ＳＢ１．．．ＳＢｎのう
ちの１つが選択される。相応のやり方で行及び列デコーダＺＤ、ＳＤにより行線
路ＺＬ及び列線路ＳＬを介してそれぞれのメモリ領域における相応のメモリ位置
が選択される。データはデータ線路ＤＬを介してメモリ領域ＳＢ１．．．ＳＢｎ
に書き込まれる乃至はメモリ領域ＳＢ１．．．ＳＢｎから読み出される。
【００１２】 メモリ領域ＳＢ１．．．ＳＢｎにデータを書き込むために、これはプログラミ
ングによっても消去によっても行われるのだが、通常の給電電圧を基準として高
い電圧Ｖｐｐが必要である。この高い電圧Ｖｐｐは以下においてプログラミング
電圧と呼ばれ、この高い電圧Ｖｐｐはプログラミング電圧源ＰＳＱによってプロ
グラミング線路ＰＬを介して供給される。
ングによっても消去によっても行われるのだが、通常の給電電圧を基準として高
い電圧Ｖｐｐが必要である。この高い電圧Ｖｐｐは以下においてプログラミング
電圧と呼ばれ、この高い電圧Ｖｐｐはプログラミング電圧源ＰＳＱによってプロ
グラミング線路ＰＬを介して供給される。
【００１３】 本発明のやり方では、各メモリ領域ＳＢ１．．．ＳＢｎにフラグメモリＦＳ１
．．．ＦＳｎが割り当てられている。この場合、これらフラグメモリＦＳ１．．
．ＦＳｎの各々はそれぞれの領域線路ＢＬ１．．．ＢＬｎに接続されており、こ
の結果、所定のメモリ領域のアドレス指定によって同時にこの割り当てられたフ
ラグメモリがアドレス指定される。さらに、各フラグメモリＦＳ１．．．ＦＳｎ
はプログラミング線路ＰＬを介してプログラミング電圧源ＰＳＱに接続されてい
る。従って、メモリ領域の選択及びプログラミング電圧Ｖｐｐの印加によって自
動的に相応のフラグメモりもプログラミングされる。これによってメモリ領域の
内容のどんな変更もそれぞれのフラグメモリに記録され、これにより検出されう
る。
．．．ＦＳｎが割り当てられている。この場合、これらフラグメモリＦＳ１．．
．ＦＳｎの各々はそれぞれの領域線路ＢＬ１．．．ＢＬｎに接続されており、こ
の結果、所定のメモリ領域のアドレス指定によって同時にこの割り当てられたフ
ラグメモリがアドレス指定される。さらに、各フラグメモリＦＳ１．．．ＦＳｎ
はプログラミング線路ＰＬを介してプログラミング電圧源ＰＳＱに接続されてい
る。従って、メモリ領域の選択及びプログラミング電圧Ｖｐｐの印加によって自
動的に相応のフラグメモりもプログラミングされる。これによってメモリ領域の
内容のどんな変更もそれぞれのフラグメモリに記録され、これにより検出されう
る。
【００１４】 メモリ領域ＳＢｉにおけるデータの正しい変更の際には、この変更の後で、正
しいデータが書き込まれたかどうかが検査される。このために、変更されたデー
タはデータ線路ＤＬを介して再び読み出され、データ認証回路ＤＡＳにおいて処
理されていわゆる署名になる。すなわち、特別なアルゴリズムを用いて暗号化さ
れる。同じ過程がここには図示されていない端末で行われ、この端末はそこでも
とめられた署名をカードに送信する。これが矢印Ｐｆによって示されており、こ
こでこの署名が端末でもとめられた署名と比較される。データが一致すると、所
属のフラグメモリＦＳｉがデータ認証回路ＤＡＳによって認証線路ＡＬを介して
制御され、先にプログラミングされたフラグメモリＦＳｉが再び消去され、これ
により変更されたデータメモリ内容が認証される。結局、消去されたフラグメモ
リＦＳ１．．．ＦＳｎは全ての割り当てられたデータ内容が認証されていること
を意味し、他方で、セットされたフラグは認証されていないデータ変更が所属の
メモリ領域において行われたことを示す。
しいデータが書き込まれたかどうかが検査される。このために、変更されたデー
タはデータ線路ＤＬを介して再び読み出され、データ認証回路ＤＡＳにおいて処
理されていわゆる署名になる。すなわち、特別なアルゴリズムを用いて暗号化さ
れる。同じ過程がここには図示されていない端末で行われ、この端末はそこでも
とめられた署名をカードに送信する。これが矢印Ｐｆによって示されており、こ
こでこの署名が端末でもとめられた署名と比較される。データが一致すると、所
属のフラグメモリＦＳｉがデータ認証回路ＤＡＳによって認証線路ＡＬを介して
制御され、先にプログラミングされたフラグメモリＦＳｉが再び消去され、これ
により変更されたデータメモリ内容が認証される。結局、消去されたフラグメモ
リＦＳ１．．．ＦＳｎは全ての割り当てられたデータ内容が認証されていること
を意味し、他方で、セットされたフラグは認証されていないデータ変更が所属の
メモリ領域において行われたことを示す。
【００１５】 有利なやり方では、フラグメモリの状態が署名計算乃至は認証に取り入れられ
、この場合、端末は書き込まれた状態から出発しなくてはならない。なぜなら、
データは変更されたからである。よって、この端末は、書き込まれた状態がプロ
グラミングされた状態であるのか又は消去された状態であるのかという情報を持
たなくてはならない。
、この場合、端末は書き込まれた状態から出発しなくてはならない。なぜなら、
データは変更されたからである。よって、この端末は、書き込まれた状態がプロ
グラミングされた状態であるのか又は消去された状態であるのかという情報を持
たなくてはならない。
【００１６】 本発明は回路装置に基づいて記述され、この回路装置ではメモリ領域における
データの変更の際に割り当てられたフラグメモリがプログラミングされる。変更
されたデータ内容の認証の後で、このフラグメモリは再び消去される。しかし、
フラグメモリをメモリ領域の変更の際に消去し、認証の後でプログラミングする
ことも同様に可能である。
データの変更の際に割り当てられたフラグメモリがプログラミングされる。変更
されたデータ内容の認証の後で、このフラグメモリは再び消去される。しかし、
フラグメモリをメモリ領域の変更の際に消去し、認証の後でプログラミングする
ことも同様に可能である。
【００１７】 ここに図示された例では各メモリ領域ＳＢ１．．．ＳＢｎにフラグメモリＦＳ
１．．．ＦＳｎが割り当てられている。これは、これらのフラグメモリＦＳ１．
．．ＦＳｎが領域線路ＢＬ１．．．ＢＬｎに接続されていることによって行われ
る。しかし、同様に相応の列及び行線路ＳＬ、ＺＬがこのフラグメモリＦＳ１．
．．ＦＳｎに接続され、さらに適当なやり方で割り当てられた領域線路ＢＬ１．
．．ＢＬｎに結合されることによって、単にメモリ領域の個々のセルをフラグメ
モリを用いて許可されていない変更から保護することも可能である。
１．．．ＦＳｎが割り当てられている。これは、これらのフラグメモリＦＳ１．
．．ＦＳｎが領域線路ＢＬ１．．．ＢＬｎに接続されていることによって行われ
る。しかし、同様に相応の列及び行線路ＳＬ、ＺＬがこのフラグメモリＦＳ１．
．．ＦＳｎに接続され、さらに適当なやり方で割り当てられた領域線路ＢＬ１．
．．ＢＬｎに結合されることによって、単にメモリ領域の個々のセルをフラグメ
モリを用いて許可されていない変更から保護することも可能である。
【図１】 場合本発明の回路装置のブロック回路図を示す。
ＳＢ１．．．ＳＢｎ メモリ領域 ＤＬ データ線路 ＢＬ１．．．ＢＬｎ 領域線路 ＦＳ１．．．ＦＳｎ フラグメモリ ＳＬ 列線路 ＺＬ 行線路 ＤＡＳ データ認証回路 Ｐｆ 端末からカードへの署名の送信 ＰＬ プログラミング線路 ＰＳＱ プログラミング電圧源 Ｖｐｐ プログラミング電圧 ＡＳ アドレス指定回路 ＢＤ 領域デコーダ ＺＤ 行デコーダ ＳＤ 列デコーダ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アーミン ヴェーデル ドイツ連邦共和国 メーリング ボーゲン フェルトシュトラーセ １ (72)発明者 エアヴィン ヘス ドイツ連邦共和国 オットーブルン ゴッ トフリート−ケラー−シュトラーセ 36 Ｆターム(参考） 5B017 AA08 BB00 CA12 5B035 AA13 BB09 BC00 CA11 CA38 5J042 AA10 BA01 BA04 CA20 DA05
Claims (3)
- 【請求項１】 少なくとも１つの不揮発性の電気的に消去及び書き込み可能
なメモリ領域（ＳＢ１．．．ＳＢｎ）を有する回路装置であって、該回路装置は
、前記メモリ領域に割り当てられかつアドレス線路（ＳＬ、ＺＬ、ＢＬ１．．．
ＢＬｎ）を介して前記メモリ領域に接続されたアドレス指定回路（ＡＳ；ＳＤ、
ＺＤ、ＢＤ）を有し、ならびに、プログラミング線路（ＰＬ）を介して前記メモ
リ領域に接続されたプログラミング電圧源（ＰＳＱ）を有する、少なくとも１つ
の不揮発性の電気的に消去及び書き込み可能なメモリ領域（ＳＢ１．．．ＳＢｎ
）を有する回路装置において、 各メモリ領域（ＳＢ１．．．ＳＢｎ）には不揮発性の電気的に消去及び書き込
み可能なフラグメモリ（ＦＳ１．．．ＦＳｎ）が割り当てられており、 該フラグメモリ（ＦＳ１．．．ＦＳｎ）は、アドレス線路（ＢＬ１．．．ＢＬ
ｎ）及びプログラミング線路（ＰＬ）及び認証線路（ＡＬ）を介して、割り当て
られたメモリ領域（ＳＢ１．．．ＳＢｎ）及びプログラミング電圧源（ＰＳＱ）
及びデータ線路（ＤＬ）を介して前記メモリ領域に接続されたデータ認証回路（
ＤＡＳ）に接続されており、これによって、メモリ領域（ＳＢ１．．．ＳＢｎ）
の内容が変更される場合には所属のフラグメモリ（ＦＳ１．．．ＦＳｎ）の状態
が変更され、プログラミングされたメモリ領域内容の認証の後で前記フラグメモ
リ（ＦＳ１．．．ＦＳｎ）は再びその基本状態にもたらされることを特徴とする
、少なくとも１つの不揮発性の電気的に消去及び書き込み可能なメモリ領域（Ｓ
Ｂ１．．．ＳＢｎ）を有する回路装置。 - 【請求項２】 メモリ領域（ＳＢ１．．．ＳＢｎ）が変更され、メモリ領域
内容の認証の後でフラグメモリ（ＦＳ１．．．ＦＳｎ）の基本状態へ復帰する場
合に、前記メモリ領域（ＳＢ１．．．ＳＢｎ）に割り当てられた不揮発性の電気
的に書き込み及び消去可能な前記フラグメモリ（ＦＳ１．．．ＦＳｎ）の状態の
同時的な変更によって不揮発性の電気的に書き込み及び消去可能なメモリ領域（
ＳＢ１．．．ＳＢｎ）の内容を認証するための方法。 - 【請求項３】 フラグメモリ（ＦＳ１．．．ＦＳｎ）の状態は所属のメモリ
領域内容の認証に結びつけられることを特徴とする、請求項２記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP98118499 | 1998-09-30 | ||
| EP98118499.7 | 1998-09-30 | ||
| PCT/EP1999/006802 WO2000019384A1 (de) | 1998-09-30 | 1999-09-14 | Schaltungsanordnung und verfahren zum authentifizieren des inhalts eines speicherbereichs |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002526844A true JP2002526844A (ja) | 2002-08-20 |
Family
ID=8232721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000572809A Pending JP2002526844A (ja) | 1998-09-30 | 1999-09-14 | メモリ領域の内容の認証のための回路装置及び方法 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US6708890B2 (ja) |
| EP (1) | EP1118065B1 (ja) |
| JP (1) | JP2002526844A (ja) |
| KR (1) | KR100424702B1 (ja) |
| CN (1) | CN1217299C (ja) |
| AT (1) | ATE407415T1 (ja) |
| BR (1) | BR9914136A (ja) |
| DE (1) | DE59914864D1 (ja) |
| RU (1) | RU2216046C2 (ja) |
| UA (1) | UA62003C2 (ja) |
| WO (1) | WO2000019384A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020188704A1 (en) * | 2001-06-12 | 2002-12-12 | Stephen Gold | Upgrade of licensed capacity on computer entity |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3638505C2 (de) * | 1986-11-11 | 1995-09-07 | Gao Ges Automation Org | Datenträger mit integriertem Schaltkreis |
| JPS63156236A (ja) * | 1986-12-19 | 1988-06-29 | Toshiba Corp | レジスタ装置 |
| GB2205186B (en) * | 1987-05-23 | 1991-02-13 | Motorola Inc | Memory cards |
| US4809225A (en) * | 1987-07-02 | 1989-02-28 | Ramtron Corporation | Memory cell with volatile and non-volatile portions having ferroelectric capacitors |
| GB8720332D0 (en) * | 1987-08-28 | 1987-10-07 | Mars Inc | Data carrying devices |
| EP0321727B1 (de) * | 1987-12-17 | 1992-03-18 | Siemens Aktiengesellschaft | Verfahren und Schaltung zum manipuliergeschützten Entwerten von EE-PROM-Speichern |
| GB8916017D0 (en) * | 1989-07-13 | 1989-08-31 | Hughes Microelectronics Ltd | A non-volatile counter |
| FR2689263A1 (fr) * | 1992-03-25 | 1993-10-01 | Trt Telecom Radio Electr | Dispositif comportant des moyens pour valider des données inscrites dans une mémoire. |
| KR970001201B1 (ko) * | 1992-04-02 | 1997-01-29 | 사또오 후미오 | 메모리 카드 장치 |
| WO1995016238A1 (en) | 1993-12-06 | 1995-06-15 | Telequip Corporation | Secure computer memory card |
| DE4439266A1 (de) | 1994-09-30 | 1996-04-11 | Siemens Ag | Datenübertragungssystem mit einem Terminal und einer tragbaren Datenträgeranordnung und Verfahren zum Wiederaufladen der tragbaren Datenträgeranordnung mittels des Terminals |
| EP0783741B1 (de) * | 1994-09-30 | 1998-03-04 | Siemens Aktiengesellschaft | Datenübertragungssystem mit einem terminal und einer tragbaren datenträgeranordnung und verfahren zum wiederaufladen der tragbaren datenträgeranordnung mittels des terminals |
| CH689813A5 (de) * | 1995-12-07 | 1999-11-30 | Ip Tpg Holdco Sarl | Verfahren bei einer Benutzung von synchron betriebenen Chipkarten. |
-
1999
- 1999-09-14 KR KR10-2001-7004097A patent/KR100424702B1/ko not_active IP Right Cessation
- 1999-09-14 AT AT99947346T patent/ATE407415T1/de not_active IP Right Cessation
- 1999-09-14 DE DE59914864T patent/DE59914864D1/de not_active Expired - Lifetime
- 1999-09-14 CN CN998115894A patent/CN1217299C/zh not_active Expired - Fee Related
- 1999-09-14 BR BR9914136-1A patent/BR9914136A/pt not_active IP Right Cessation
- 1999-09-14 RU RU2001111818/09A patent/RU2216046C2/ru not_active IP Right Cessation
- 1999-09-14 WO PCT/EP1999/006802 patent/WO2000019384A1/de active IP Right Grant
- 1999-09-14 EP EP99947346A patent/EP1118065B1/de not_active Expired - Lifetime
- 1999-09-14 UA UA2001032084A patent/UA62003C2/uk unknown
- 1999-09-14 JP JP2000572809A patent/JP2002526844A/ja active Pending
-
2001
- 2001-03-30 US US09/821,855 patent/US6708890B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| UA62003C2 (en) | 2003-12-15 |
| CN1217299C (zh) | 2005-08-31 |
| EP1118065B1 (de) | 2008-09-03 |
| US20010030239A1 (en) | 2001-10-18 |
| CN1320252A (zh) | 2001-10-31 |
| KR20010100861A (ko) | 2001-11-14 |
| US6708890B2 (en) | 2004-03-23 |
| DE59914864D1 (de) | 2008-10-16 |
| RU2216046C2 (ru) | 2003-11-10 |
| WO2000019384A1 (de) | 2000-04-06 |
| KR100424702B1 (ko) | 2004-03-27 |
| BR9914136A (pt) | 2001-06-19 |
| EP1118065A1 (de) | 2001-07-25 |
| ATE407415T1 (de) | 2008-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0800732B1 (en) | Method and apparatus for securing data stored in semiconductor memory cells | |
| EP0707270B1 (en) | Method and apparatus for validating system operation | |
| KR100544243B1 (ko) | 다중 보안 레벨을 갖는 보안 메모리 | |
| US6094724A (en) | Secure memory having anti-wire tapping | |
| SG48001A1 (en) | A secure memory card | |
| JPH0682405B2 (ja) | テストプログラム起動方式 | |
| US7104383B1 (en) | Validator with removable flash memory | |
| AU2001228231A1 (en) | Validator with removable flash memory | |
| JPH04264688A (ja) | メモリカードの暗証コードを承認する方法 | |
| US20080275917A1 (en) | Itso Fvc2 Application Monitor | |
| CN1532713A (zh) | 非易失性存储器的存取控制系统 | |
| JP2002526844A (ja) | メモリ領域の内容の認証のための回路装置及び方法 | |
| JPH0434788B2 (ja) | ||
| MXPA01003200A (en) | Circuit and method for authenticating the content of a memory location | |
| JPS61211787A (ja) | Ｉｃカ−ド | |
| US20060282683A1 (en) | Flash array read, erase, and program security | |
| JPH07105335A (ja) | 情報カード | |
| JPH01233690A (ja) | Ｉｃカード | |
| JPH10340229A (ja) | Ｉｃカードシステム | |
| JPH11219594A (ja) | 記憶媒体及びデータ保護方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041210 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050511 |