JP2002524795A - マイクロコントローラ／マイクロプロセッサおよび所属の周辺モジュールのシステムシミュレーション方法および装置 - Google Patents
マイクロコントローラ／マイクロプロセッサおよび所属の周辺モジュールのシステムシミュレーション方法および装置Info
- Publication number
- JP2002524795A JP2002524795A JP2000569317A JP2000569317A JP2002524795A JP 2002524795 A JP2002524795 A JP 2002524795A JP 2000569317 A JP2000569317 A JP 2000569317A JP 2000569317 A JP2000569317 A JP 2000569317A JP 2002524795 A JP2002524795 A JP 2002524795A
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- microcontroller
- microprocessor
- system simulation
- simulated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
ここに記載されているのは、システムシミュレーションの方法であり、この方法の特徴は、マイクロコントローラ／マイクロプロセッサおよび周辺モジュールを所定の信号パターンによってシミュレーションする、方法ステップの第１ステップと、このシミュレーションによって得られたシステム状態を問い合わせて評価する、方法ステップの第２ステップとを有することである。ここで第１ステップを、第２ステップの実行のために、第１ステップに挿入されたマークに応じて中断し、第２ステップを評価に適合されかつ高速化された動作モードで実行する。
Description
【０００１】 本発明は、システムシミュレーション方法およびこの方法を実施する装置に関
する。
する。
【０００２】 計算機モジュールのシミュレーションは、ハードウェアを実際に実現する前に
、計算機のシステムアーキテクチャを最適化するために、また適切なソフトウェ
アを開発するために、および早期にエラーを識別するために使用される。これに
より開発コストを大幅に節約することができる。
、計算機のシステムアーキテクチャを最適化するために、また適切なソフトウェ
アを開発するために、および早期にエラーを識別するために使用される。これに
より開発コストを大幅に節約することができる。
【０００３】 ここでシステムのモデルは、周辺装置と外部環境とを備えるマイクロコントロ
ーラの装置であると理解されたい。マイクロコントローラは特別な場合、純粋な
プログラム処理ユニット（ＣＰＵ）である。しかしマイクロコントローラチップ
は一般的にチップ上に周辺モジュールも有する。ここで周辺モジュールは様々な
役割を果たすことができ、例えばアナログデジタル変換器（ＡＤＣ）、カウンタ
、シリアルインターフェースなどの役割をはたすことができる。周辺モジュール
は、この意味では常にハードウェアモジュールである。
ーラの装置であると理解されたい。マイクロコントローラは特別な場合、純粋な
プログラム処理ユニット（ＣＰＵ）である。しかしマイクロコントローラチップ
は一般的にチップ上に周辺モジュールも有する。ここで周辺モジュールは様々な
役割を果たすことができ、例えばアナログデジタル変換器（ＡＤＣ）、カウンタ
、シリアルインターフェースなどの役割をはたすことができる。周辺モジュール
は、この意味では常にハードウェアモジュールである。
【０００４】 例えばマイクロコントローラのために周辺モジュールを開発しなければならな
い場合、このモジュールは典型的な信号パターンによってシミュレーションされ
る。ここで有利には同様にシミュレーションされたマイクロプロセッサによって
、このモジュールがコンフィグレーションされ、かつ制御される。モジュールの
シミュレーション状態は、マイクロプロセッサによって問い合わさせられて評価
される。シミュレーションは精確にクロックサイクルで行われるため、マイクロ
コントローラが周辺モジュールの状態を評価する時に、すべてのモジュールが常
に同時にシミュレーションされる。このような評価によって、シミュレーション
時間は格段に長くなることがある。
い場合、このモジュールは典型的な信号パターンによってシミュレーションされ
る。ここで有利には同様にシミュレーションされたマイクロプロセッサによって
、このモジュールがコンフィグレーションされ、かつ制御される。モジュールの
シミュレーション状態は、マイクロプロセッサによって問い合わさせられて評価
される。シミュレーションは精確にクロックサイクルで行われるため、マイクロ
コントローラが周辺モジュールの状態を評価する時に、すべてのモジュールが常
に同時にシミュレーションされる。このような評価によって、シミュレーション
時間は格段に長くなることがある。
【０００５】 例えば複数のモジュールが同時にシミュレーションされる場合であっても、全
体経過にはかなり時間を要することがある。１つのモジュールの状態を評価する
場合であっても、とりわけ一元的なプロセッサクロックによってすべてのモジュ
ールのシミュレーションが常に進行してしまうのである。
体経過にはかなり時間を要することがある。１つのモジュールの状態を評価する
場合であっても、とりわけ一元的なプロセッサクロックによってすべてのモジュ
ールのシミュレーションが常に進行してしまうのである。
【０００６】 従来は、このようなシミュレーションの長時間化を甘受したり、または周辺装
置の状態の評価を最小限にしたり、ないしはシステムシミュレーション中には行
わないようにした。
置の状態の評価を最小限にしたり、ないしはシステムシミュレーション中には行
わないようにした。
【０００７】 ＥＰ０７７７１８０Ａ２からソフトウェアおよび（シミュレーションされる）
ハードウェアコンポーネントとからなるシステムのシミュレーションおよびエミ
ュレーション方法がすでに公知である。この方法ではハードウェアコンポーネン
トとソフトウェアコンポーネントとの間の相互作用話が可能であると同時に、こ
れらの２つのシステムは十分に分離されている。
ハードウェアコンポーネントとからなるシステムのシミュレーションおよびエミ
ュレーション方法がすでに公知である。この方法ではハードウェアコンポーネン
トとソフトウェアコンポーネントとの間の相互作用話が可能であると同時に、こ
れらの２つのシステムは十分に分離されている。
【０００８】 この方法の基本的な考え方は、複数のコンポーネントのタイマを他に依存しな
いで動作させ、これらのタイマをシステム間の相互作用が行われる箇所において
のみ、絶対に必要なクロックサイクル数だけ同期させる。（注：ここで「コンポ
ーネントのタイマ」とは、シミュレーションされる時間を測定するタイマのこと
をいう）。実際の時間は当然、コンポーネントのシミュレーションですべて同じ
である。違いを明らかにするために例を挙げると、１秒をシミュレーションする
時間は例えば実際の時間の１時間になることもある。
いで動作させ、これらのタイマをシステム間の相互作用が行われる箇所において
のみ、絶対に必要なクロックサイクル数だけ同期させる。（注：ここで「コンポ
ーネントのタイマ」とは、シミュレーションされる時間を測定するタイマのこと
をいう）。実際の時間は当然、コンポーネントのシミュレーションですべて同じ
である。違いを明らかにするために例を挙げると、１秒をシミュレーションする
時間は例えば実際の時間の１時間になることもある。
【０００９】 この方法の利点は、高速にシミュレーション可能なシステムコンポーネントが
、低速のシステムコンポーネントによって減速されないことである。これが有効
であるのは当然、これらのコンポーネント間の相互作用がわずかである場合であ
る。これに対して２つのタイマが固定的に同期化される場合には、シミュレーシ
ョン速度は、最も低速のコンポーネントのシミュレーション速度よりも決して高
くなることはない。
、低速のシステムコンポーネントによって減速されないことである。これが有効
であるのは当然、これらのコンポーネント間の相互作用がわずかである場合であ
る。これに対して２つのタイマが固定的に同期化される場合には、シミュレーシ
ョン速度は、最も低速のコンポーネントのシミュレーション速度よりも決して高
くなることはない。
【００１０】 上記の方法の欠点は、多くのシステムシミュレーションにおいて、コンポーネ
ントのタイマが絶対的な同期を全く有しないことは許容されないことである。こ
れに加えてシミュレーション動作を完全には再現できない。これは部分コンポー
ネントのタイマの相対的な位置が、例えばシミュレーション計算機に能力いっぱ
いの負荷をかけることなどによって影響を受けるからである。
ントのタイマが絶対的な同期を全く有しないことは許容されないことである。こ
れに加えてシミュレーション動作を完全には再現できない。これは部分コンポー
ネントのタイマの相対的な位置が、例えばシミュレーション計算機に能力いっぱ
いの負荷をかけることなどによって影響を受けるからである。
【００１１】 したがって本発明の課題は、冒頭に述べた形式の方法および装置を改善して、
シミュレーション経過全体を格段に高速化することである。
シミュレーション経過全体を格段に高速化することである。
【００１２】 方法に対する課題は、モジュールを所定の信号パターンでシミュレーションす
る、方法ステップの第１ステップと、このシミュレーションによって生じたシス
テム状態を問い合わせて評価する、方法ステップの第２ステップとが設けられて
おり、ここで上記の第１ステップを、第２ステップの実行のために、第１ステッ
プに挿入されたマークに応じて中断し、第２ステップを、評価に適合されかつ高
速化された動作モードで実行することによって解決される。
る、方法ステップの第１ステップと、このシミュレーションによって生じたシス
テム状態を問い合わせて評価する、方法ステップの第２ステップとが設けられて
おり、ここで上記の第１ステップを、第２ステップの実行のために、第１ステッ
プに挿入されたマークに応じて中断し、第２ステップを、評価に適合されかつ高
速化された動作モードで実行することによって解決される。
【００１３】 通常のシミュレーション中にマイクロコントローラおよび周辺モジュールは精
確にクロックサイクルでシミュレーションされ、これに対して高速化されたコー
ド実行中には「シミュレーション」される時間は経過しない。すなわちプログラ
ム部分は一種の命令セットシミュレータで処理される。
確にクロックサイクルでシミュレーションされ、これに対して高速化されたコー
ド実行中には「シミュレーション」される時間は経過しない。すなわちプログラ
ム部分は一種の命令セットシミュレータで処理される。
【００１４】 ここで高速化された動作モードまたはコード実行とは、システムのわずかな部
分だけが、しかもこれが部分的にはさらに簡単な形でエミュレート／実行される
ことと理解されたい。１つの例では、ＣＰＵだけが命令セットシミュレータとし
てプログラムコードを処理し、残りのシステムはシミュレーションされない。周
辺モジュールの例はシリアルインタフェースであり、これは出力バッファのデー
タを、シミュレーション評価のための記憶装置に直接格納する。高速化されてい
ない動作モードの場合には、シリアルインタフェースにより、データが１ビット
ずつ、複数のクロックサイクルにわたって出力信号に変換されることになる。つ
ぎにこの出力信号は、受信器によって１ビットずつ受信され、まとめられて記憶
装置に格納される。
分だけが、しかもこれが部分的にはさらに簡単な形でエミュレート／実行される
ことと理解されたい。１つの例では、ＣＰＵだけが命令セットシミュレータとし
てプログラムコードを処理し、残りのシステムはシミュレーションされない。周
辺モジュールの例はシリアルインタフェースであり、これは出力バッファのデー
タを、シミュレーション評価のための記憶装置に直接格納する。高速化されてい
ない動作モードの場合には、シリアルインタフェースにより、データが１ビット
ずつ、複数のクロックサイクルにわたって出力信号に変換されることになる。つ
ぎにこの出力信号は、受信器によって１ビットずつ受信され、まとめられて記憶
装置に格納される。
【００１５】 １つの実施形態では、高速化されたコード実行中に一緒に、所定の周辺モジュ
ールも純粋に機能的にシミュレーションされる。
ールも純粋に機能的にシミュレーションされる。
【００１６】 本発明の上記の方法を実施するための装置の課題は、クロックサイクルベース
の信号パターンを形成することによってモジュールをシミュレーションし、プロ
グラム中断中に命令セットシミュレータを起動することによって、このシミュレ
ーションによって生じたシステム状態を問い合わせおよび評価するマイクロプロ
セッサ−制御ユニットを設けることよって解決される。
の信号パターンを形成することによってモジュールをシミュレーションし、プロ
グラム中断中に命令セットシミュレータを起動することによって、このシミュレ
ーションによって生じたシステム状態を問い合わせおよび評価するマイクロプロ
セッサ−制御ユニットを設けることよって解決される。
【００１７】 この解決手段の殊に有利な点は、実際のシステムシミュレーションと、シミュ
レーション結果の評価とを分離することにより、全体経過に必要な時間を格段に
低減できることである。これはこの場合に評価フェーズにおいてプロセッサは過
剰なシミュレーション過程によって負荷をかけられることがなく、その一方でこ
の評価それ自体が、高速化された動作モードによって比較的高速に経過するから
である。
レーション結果の評価とを分離することにより、全体経過に必要な時間を格段に
低減できることである。これはこの場合に評価フェーズにおいてプロセッサは過
剰なシミュレーション過程によって負荷をかけられることがなく、その一方でこ
の評価それ自体が、高速化された動作モードによって比較的高速に経過するから
である。
【００１８】 別の利点は、このプログラムが周辺モジュールの状態を包括的にコントロール
しテストできることである。付加的な外部評価プログラムをアップデートする必
要はない。さらにこの評価がプログラムの時間的な挙動に影響することは完全に
回避される。
しテストできることである。付加的な外部評価プログラムをアップデートする必
要はない。さらにこの評価がプログラムの時間的な挙動に影響することは完全に
回避される。
【００１９】 重要な利点はさらに、システムシミュレーションおよび模擬マイクロコントロ
ーラのために作成されたプログラムを、所定のマークを取り除いた後に、実際に
実現されたマイクロコントローラ、すなわちシリコンで作られたマイクロコント
ローラのために使用できることである。
ーラのために作成されたプログラムを、所定のマークを取り除いた後に、実際に
実現されたマイクロコントローラ、すなわちシリコンで作られたマイクロコント
ローラのために使用できることである。
【００２０】 以上をまとめると、計算機モジュールをシミュレーションする本発明の重要な
特徴は、このシステムシミュレーションが、マイクロコントローラまたはマイク
ロプロセッサ側から見て、２つの部分シミュレーションに区分されることである
。つまり本質的なシステムシミュレーション、すなわち典型的な信号パターンに
よりシミュレーションされる、周辺モジュールのシミュレーションと、マイクロ
コントローラのシミュレーションとに区分されるのである。この第２の部分シミ
ュレーションは問い合わせたシステム状態の評価に関するものである。第２の部
分的なシミュレーションは、問い合わせたシステム状態の評価に関するものであ
る。評価フェーズが本発明の方法によって高速化される場合、シミュレーション
された時間的な挙動はさらに精確になり、また全体のシミュレーション時間も格
段に短縮される。
特徴は、このシステムシミュレーションが、マイクロコントローラまたはマイク
ロプロセッサ側から見て、２つの部分シミュレーションに区分されることである
。つまり本質的なシステムシミュレーション、すなわち典型的な信号パターンに
よりシミュレーションされる、周辺モジュールのシミュレーションと、マイクロ
コントローラのシミュレーションとに区分されるのである。この第２の部分シミ
ュレーションは問い合わせたシステム状態の評価に関するものである。第２の部
分的なシミュレーションは、問い合わせたシステム状態の評価に関するものであ
る。評価フェーズが本発明の方法によって高速化される場合、シミュレーション
された時間的な挙動はさらに精確になり、また全体のシミュレーション時間も格
段に短縮される。
【００２１】 本発明の方法を以下、実施例に基づき詳しく説明する。
【００２２】 実施例として８０５１形のマイクロコントローラのシミュレーションを想定す
る。
る。
【００２３】 ８０５１マイクロコントローラのシミュレーションモデルにおいて本発明の方
法が実現されていると仮定する。
法が実現されていると仮定する。
【００２４】 ８０５１マイクロコントローラのシミュレーションモデルのためのアセンブラ
コードは例えば次のようになる。
コードは例えば次のようになる。
【００２５】 ・・・（プログラムコード）・・・ ｄｂ ０ａ５ｈ，“１＋” ；**** ライトスピードモード開始 ｍｏｖ ｓｂｕｆ，＃“Ｈ” ； コンソールウィンドウに見える ｍｏｖ ｓｂｕｆ，＃“ｉ” ｍｏｖ ｓｂｕｆ，＃“！” ｄｂ ０ａ５ｈ，“１−” ；**** ライトスピードモード終了 ｍｏｖ ｓｂｕｆ，＃“Ｈ” ； 内部バスには現れるが、コンソールウィン
ドウには見えない ・・・（プログラムコード）・・・ このプログラムコードは、マーク間で直接処理され、この際にこのシミュレー
ションモデルはクロックエッジを必要としない。ここで処理されるプログラムコ
ードはマークの前およびマークの後にあり、上では単に点（・・・）で示されて
いる。マークとして、ＡＳＣＩＩ文字列「１＋」および「１−」が続く、通常は
使用されないオペコードａ５ｈを、方法ステップの第２ステップの開始または終
了に使用することができる。適当なオペコード列を使用することも可能である。
方法ステップの第２ステップを以下では「ライトスピードモード」(lightspeed
mode)と称する。
ドウには見えない ・・・（プログラムコード）・・・ このプログラムコードは、マーク間で直接処理され、この際にこのシミュレー
ションモデルはクロックエッジを必要としない。ここで処理されるプログラムコ
ードはマークの前およびマークの後にあり、上では単に点（・・・）で示されて
いる。マークとして、ＡＳＣＩＩ文字列「１＋」および「１−」が続く、通常は
使用されないオペコードａ５ｈを、方法ステップの第２ステップの開始または終
了に使用することができる。適当なオペコード列を使用することも可能である。
方法ステップの第２ステップを以下では「ライトスピードモード」(lightspeed
mode)と称する。
【００２６】 方法ステップのこの第２ステップ中に、８０５１マイクロコントローラのシミ
ュレーションモデルのシリアルインタフェースがシミュレーションされるが、こ
れはこのシミュレーションモデルからそのレジスタＳＢＵＦへのすべての出力を
直接コンソールウィンドウに書き込むことによって行われる。
ュレーションモデルのシリアルインタフェースがシミュレーションされるが、こ
れはこのシミュレーションモデルからそのレジスタＳＢＵＦへのすべての出力を
直接コンソールウィンドウに書き込むことによって行われる。
【００２７】 別の実施例に基いて、本発明を図と関連してさらに説明する。ここで、 図１は、本発明にしたがってシステム全体のシミュレーションを行う装置のブ
ロック回路図である。
ロック回路図である。
【００２８】 図２は、本発明の方法に従って駆動されるＣＰＵの方法ステップの一部である
。
。
【００２９】 図１には、本発明にしたがってシステム全体をシミュレーションする装置のた
めのブロック回路図が示されている。このブロック回路図は、ＣＰＵユニットＣ
ＰＵと、プログラム記憶装置ＰＳと、データ記憶装置ＤＳとを含む、マイクロプ
ロセッサμＣの中核部分が示されている。このマイクロプロセッサμＣは周辺ユ
ニットＰに接続されており、この周辺ユニットＰは複数の周辺モジュールＰＭ１
，ＰＭ２，ＰＭ３〜Ｐｍｎを有している。付加的に、周辺モジュールＰＭ１と周
辺モジュールＰＭ３の模擬環境のための２つのブロックが示されている。これら
のブロックは参照符号ＳＰＭ１およびＳＰＭ３で示されている。ブロックＳＰＭ
１は、例えば模擬正弦波発生装置とすることができる。参照符号ＳＰＭ３で示し
たブロックは、例えば模擬コンソールとすることができる。周辺モジュールＰＭ
１として例えばアナログ／デジタル変換器を、周辺モジュールＰＭ２としてカウ
ンタを、また周辺モジュールＰＭ３としてシリアルインタフェースを設けること
ができる。これらのコンポーネント全体、すなわちマイクロコントローラμＣと
、周辺モジュールＰＭ１〜Ｐｍｎと、これらの周辺モジュールのための模擬環境
とは、共通のベースクロックｃｌｋ、すなわち共通のクロックに相互に接続され
ている。
めのブロック回路図が示されている。このブロック回路図は、ＣＰＵユニットＣ
ＰＵと、プログラム記憶装置ＰＳと、データ記憶装置ＤＳとを含む、マイクロプ
ロセッサμＣの中核部分が示されている。このマイクロプロセッサμＣは周辺ユ
ニットＰに接続されており、この周辺ユニットＰは複数の周辺モジュールＰＭ１
，ＰＭ２，ＰＭ３〜Ｐｍｎを有している。付加的に、周辺モジュールＰＭ１と周
辺モジュールＰＭ３の模擬環境のための２つのブロックが示されている。これら
のブロックは参照符号ＳＰＭ１およびＳＰＭ３で示されている。ブロックＳＰＭ
１は、例えば模擬正弦波発生装置とすることができる。参照符号ＳＰＭ３で示し
たブロックは、例えば模擬コンソールとすることができる。周辺モジュールＰＭ
１として例えばアナログ／デジタル変換器を、周辺モジュールＰＭ２としてカウ
ンタを、また周辺モジュールＰＭ３としてシリアルインタフェースを設けること
ができる。これらのコンポーネント全体、すなわちマイクロコントローラμＣと
、周辺モジュールＰＭ１〜Ｐｍｎと、これらの周辺モジュールのための模擬環境
とは、共通のベースクロックｃｌｋ、すなわち共通のクロックに相互に接続され
ている。
【００３０】 このような装置においてシステムシミュレーションは例えば次のように行われ
る。周辺モジュールＰＭ１すなわち例えばアナログ／デジタル変換器は、模擬正
弦波発生装置の電圧を測定し、測定の後、その都度割り込みをトリガする。これ
に基づきＣＰＵは、アナログ／デジタル変換器の結果レジスタから値を読み出し
、この値をデータ記憶装置ＤＳに書き込む。所定の回数だけ測定を行った後、Ｃ
ＰＵは高速化された動作モードに切り替わり、これらの測定値を評価する。ＣＰ
Ｕがこれを行った後、ＣＰＵは通常モードに再び切り替わり、切り替えが行われ
たまさにその箇所からシミュレーションが引き続き実行される。したがってシス
テムシミュレーションは評価の影響を全く受けない。
る。周辺モジュールＰＭ１すなわち例えばアナログ／デジタル変換器は、模擬正
弦波発生装置の電圧を測定し、測定の後、その都度割り込みをトリガする。これ
に基づきＣＰＵは、アナログ／デジタル変換器の結果レジスタから値を読み出し
、この値をデータ記憶装置ＤＳに書き込む。所定の回数だけ測定を行った後、Ｃ
ＰＵは高速化された動作モードに切り替わり、これらの測定値を評価する。ＣＰ
Ｕがこれを行った後、ＣＰＵは通常モードに再び切り替わり、切り替えが行われ
たまさにその箇所からシミュレーションが引き続き実行される。したがってシス
テムシミュレーションは評価の影響を全く受けない。
【００３１】 図２にはシミュレーションされたクロック０〜６について、アナログ／デジタ
ル変換器（ＡＤＣ）の状態と、ＣＰＵの状態ないしはこのＣＰＵの命令とが示さ
れている。これによればＣＰＵはＡＤＣ変換器をスタートさせ、結果を記憶装置
にコピーする。つぎにテストの評価を行うライトスピードモードでは、予想値１
６＋／−１が測定されたか否かがテストされる。このテストは、システム全体の
シミュレーション中には影響しない。なぜならば変換６は遅延なくスタートされ
るからである。
ル変換器（ＡＤＣ）の状態と、ＣＰＵの状態ないしはこのＣＰＵの命令とが示さ
れている。これによればＣＰＵはＡＤＣ変換器をスタートさせ、結果を記憶装置
にコピーする。つぎにテストの評価を行うライトスピードモードでは、予想値１
６＋／−１が測定されたか否かがテストされる。このテストは、システム全体の
シミュレーション中には影響しない。なぜならば変換６は遅延なくスタートされ
るからである。
【００３２】 本発明の方法では、「すべての部分コンポーネントのタイマ」は基本的に固定
的に結合され、同期して動作する。例外はいわゆるライトスピードモードだけで
あり、ここではハードウェアコンポーネントのタイマは停止するが、ソフトウェ
アはＣＰＵ上で実行される。ソフトウェアからハードウェアにアクセスを行う前
には、ライトスピードモードから明に離れる必要がある。これは通常はプログラ
ム中に存在することのない専用のマークによってトリガされる。
的に結合され、同期して動作する。例外はいわゆるライトスピードモードだけで
あり、ここではハードウェアコンポーネントのタイマは停止するが、ソフトウェ
アはＣＰＵ上で実行される。ソフトウェアからハードウェアにアクセスを行う前
には、ライトスピードモードから明に離れる必要がある。これは通常はプログラ
ム中に存在することのない専用のマークによってトリガされる。
【００３３】 本発明の方法において２つの異なるモードがあるのは、すべての部分コンポー
ネントのタイマを完全にコントロールできるようにするためである。これは有利
には２つの適用に対して使用される。
ネントのタイマを完全にコントロールできるようにするためである。これは有利
には２つの適用に対して使用される。
【００３４】 １． 模擬ＣＰＵ上でテストプログラムを実行することができ、この際にシミュ
レーションされた時間が経過してしまい、ひいてはシステムシミュレーションそ
れ自体が影響を被ることはない。
レーションされた時間が経過してしまい、ひいてはシステムシミュレーションそ
れ自体が影響を被ることはない。
【００３５】 ２． ソフトウェアがＣＰＵ上だけで動作する場合、シミュレーションを高速化
することができ、この際ハードウェアコンポーネントのタイマは進まない。
することができ、この際ハードウェアコンポーネントのタイマは進まない。
【００３６】 公知の方法とは異なり、本発明の方法は確定的に再現性を有する。
【図１】 本発明にしたがってシステム全体のシミュレーションを行う装置のブロック回
路図である。
路図である。
【図２】 本発明の方法に従って駆動されるＣＰＵの方法ステップの一部を示す図である
。
。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 19/00 １１０ Ｇ０６Ｆ 19/00 １１０
Claims (6)
- 【請求項１】 模擬マイクロコントローラ／マイクロプロセッサと、所属の
周辺モジュールとによってシステムシミュレーションする方法において、 マイクロコントローラ／マイクロプロセッサおよび周辺モジュールを所定の信
号パターンでシミュレーションする、方法ステップの第１ステップと、 当該シミュレーションによって生じたシステム状態を問い合わせて評価する、
方法ステップの第２ステップとを有し、 第１ステップを、第２ステップの実行のために、第１ステップに挿入されたマ
ークに応じて中断し、 第２ステップを、評価に適合しかつ高速化された動作モードで実行することを
特徴とする システムシミュレーション方法。 - 【請求項２】 方法ステップの前記第１ステップは、マイクロコントローラ
／マイクロプロセッサおよび周辺モジュールのクロックサイクルベースのシミュ
レーションを行う 請求項１に記載のシステムシミュレーション方法。 - 【請求項３】 方法ステップの第１ステップは、連続するプログラムコード
の列である 請求項１または２に記載のシステムシミュレーション方法。 - 【請求項４】 前記マークを、プログラムコードに通常使用されないオペコ
ードまたはオペコード列によって形成する 請求項３に記載のシステムシミュレーション方法。 - 【請求項５】 方法ステップの第２ステップ中に一緒に、所定の周辺モジュ
ールを機能的にシミュレーションする 請求項１から４までのいずれか１項に記載のシステムシミュレーション方法。 - 【請求項６】 実質的にクロックサイクルに精確な信号パターンを形成する
ことによりモジュールをシミュレーションし、 当該シミュレーションによって生じたモジュール状態を、プログラム中断中に
命令セットシミュレータを起動することによって、問い合わせて評価するマイク
ロプロセッサ−制御ユニットが設けられていることを特徴とする 請求項１から５までのいずれか１項に記載のシミュレーション方法を実施する
ための装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19840033 | 1998-09-02 | ||
| DE19840033.0 | 1998-09-02 | ||
| PCT/DE1999/002778 WO2000014639A1 (de) | 1998-09-02 | 1999-09-02 | Verfahren und vorrichtung zur systemsimulation von mikrocontrollern/mikroprozessoren und zugehörenden peripheriemodulen |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002524795A true JP2002524795A (ja) | 2002-08-06 |
Family
ID=7879592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000569317A Pending JP2002524795A (ja) | 1998-09-02 | 1999-09-02 | マイクロコントローラ／マイクロプロセッサおよび所属の周辺モジュールのシステムシミュレーション方法および装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7076418B1 (ja) |
| EP (1) | EP1025500B1 (ja) |
| JP (1) | JP2002524795A (ja) |
| KR (1) | KR20010031703A (ja) |
| DE (1) | DE59908019D1 (ja) |
| WO (1) | WO2000014639A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7266490B2 (en) * | 2000-12-28 | 2007-09-04 | Robert Marc Zeidman | Apparatus and method for connecting hardware to a circuit simulation |
| US8160863B2 (en) * | 2000-03-28 | 2012-04-17 | Ionipas Transfer Company, Llc | System and method for connecting a logic circuit simulation to a network |
| CN100517255C (zh) * | 2004-08-25 | 2009-07-22 | 鸿富锦精密工业（深圳）有限公司 | 主机板的串行高阶硬盘架构接口功能测试装置 |
| US7946203B2 (en) * | 2008-01-17 | 2011-05-24 | Wagic, Inc. | Tool handle for holding multiple tools of different sizes during use |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4031517A (en) * | 1974-04-24 | 1977-06-21 | Honeywell Information Systems, Inc. | Emulation of target system interrupts through the use of counters |
| JPS63226740A (ja) | 1986-12-08 | 1988-09-21 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | マルチプロセツサ・コンピユータ・システムの並列シミユレーシヨン方法 |
| US5680584A (en) * | 1991-03-07 | 1997-10-21 | Digital Equipment Corporation | Simulator system for code execution and debugging within a multi-architecture environment |
| US6324495B1 (en) * | 1992-01-21 | 2001-11-27 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Synchronous parallel system for emulation and discrete event simulation |
| FR2696561B1 (fr) * | 1992-10-02 | 1994-12-23 | Sgs Thomson Microelectronics | Micro-calculateur pouvant fonctionner en mode d'émulation avec des périphériques internes et externes. |
| US5663900A (en) | 1993-09-10 | 1997-09-02 | Vasona Systems, Inc. | Electronic simulation and emulation system |
| US5546562A (en) | 1995-02-28 | 1996-08-13 | Patel; Chandresh | Method and apparatus to emulate VLSI circuits within a logic simulator |
| US5680542A (en) * | 1995-06-07 | 1997-10-21 | Motorola, Inc. | Method and apparatus for synchronizing data in a host memory with data in target MCU memory |
| US5689684A (en) * | 1995-06-07 | 1997-11-18 | Motorola, Inc. | Method and apparatus for automatically reconfiguring a host debugger based on a target MCU identity |
| US5870588A (en) * | 1995-10-23 | 1999-02-09 | Interuniversitair Micro-Elektronica Centrum(Imec Vzw) | Design environment and a design method for hardware/software co-design |
| US5838948A (en) | 1995-12-01 | 1998-11-17 | Eagle Design Automation, Inc. | System and method for simulation of computer systems combining hardware and software interaction |
| US6014512A (en) * | 1996-10-18 | 2000-01-11 | Samsung Electronics Co., Ltd. | Method and apparatus for simulation of a multi-processor circuit |
| US5960188A (en) * | 1997-03-13 | 1999-09-28 | Delco Electronics Corporation | Method for modeling electrical interconnections in a cycle based simulator |
| US6047387A (en) * | 1997-12-16 | 2000-04-04 | Winbond Electronics Corp. | Simulation system for testing and displaying integrated circuit's data transmission function of peripheral device |
| US6223144B1 (en) * | 1998-03-24 | 2001-04-24 | Advanced Technology Materials, Inc. | Method and apparatus for evaluating software programs for semiconductor circuits |
-
1999
- 1999-09-02 JP JP2000569317A patent/JP2002524795A/ja active Pending
- 1999-09-02 WO PCT/DE1999/002778 patent/WO2000014639A1/de active IP Right Grant
- 1999-09-02 EP EP99953691A patent/EP1025500B1/de not_active Expired - Lifetime
- 1999-09-02 KR KR1020007004766A patent/KR20010031703A/ko not_active Application Discontinuation
- 1999-09-02 US US09/530,549 patent/US7076418B1/en not_active Expired - Lifetime
- 1999-09-02 DE DE59908019T patent/DE59908019D1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE59908019D1 (de) | 2004-01-22 |
| EP1025500B1 (de) | 2003-12-10 |
| WO2000014639A1 (de) | 2000-03-16 |
| KR20010031703A (ko) | 2001-04-16 |
| EP1025500A1 (de) | 2000-08-09 |
| US7076418B1 (en) | 2006-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1222564A (en) | Method for simulating system operation of static and dynamic circuit devices | |
| US5911059A (en) | Method and apparatus for testing software | |
| US5678028A (en) | Hardware-software debugger using simulation speed enhancing techniques including skipping unnecessary bus cycles, avoiding instruction fetch simulation, eliminating the need for explicit clock pulse generation and caching results of instruction decoding | |
| US5574894A (en) | Integrated circuit data processor which provides external sensibility of internal signals during reset | |
| Yoo et al. | Building fast and accurate SW simulation models based on hardware abstraction layer and simulation environment abstraction layer | |
| CN103713977B (zh) | 一种微处理器ip核比较验证的实现方法 | |
| KR20040063845A (ko) | 검증 성능을 높이는 시뮬레이션 기반의 검증 장치 및 이를이용한 시뮬레이션 방법 | |
| JP2007334812A (ja) | シミュレータ及びシミュレーション方法 | |
| JP4187470B2 (ja) | 半導体装置の開発支援連携装置及び開発支援方法 | |
| JP2002524795A (ja) | マイクロコントローラ／マイクロプロセッサおよび所属の周辺モジュールのシステムシミュレーション方法および装置 | |
| JP5454349B2 (ja) | 性能推定装置 | |
| JP3214459B2 (ja) | シミュレーション方法及び装置 | |
| CN101303653B (zh) | 判断计算机系统是否执行重开机的方法及其计算机系统 | |
| JPH07253909A (ja) | マイクロプログラム検証方法 | |
| JPS60163143A (ja) | 高インピ−ダンス状態検知方法 | |
| CN111338427B (zh) | 一种实现SystemC半实物仿真时间同步的方法 | |
| JP5390464B2 (ja) | シミュレーション装置、シミュレーション装置の制御方法およびプログラム | |
| JP3135357B2 (ja) | 遅延シミュレーション装置 | |
| KR100321780B1 (ko) | 칩의외부신호자동비교에의한칩기능검증방법 | |
| JPS60163142A (ja) | 複雑なデジタルデバイスのモデリング動作方法 | |
| KR100427029B1 (ko) | 집적회로의 설계 검증 방법 | |
| JP2000293396A (ja) | システム性能見積もり方法及びシステム性能見積もり装置 | |
| JPH11338744A (ja) | ソフトウエア開発支援装置 | |
| KR20050090053A (ko) | 검증 성능을 높이는 시뮬레이션 기반의 검증 장치 및 이를이용한 시뮬레이션 방법 | |
| JP2007207176A (ja) | 半導体集積回路のシミュレーション方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030709 |