JP2002515666A - スイッチド回路の電流測定方法、電流測定回路、およびその方法と回路の使用 - Google Patents

スイッチド回路の電流測定方法、電流測定回路、およびその方法と回路の使用

Info

Publication number
JP2002515666A
JP2002515666A JP2000548951A JP2000548951A JP2002515666A JP 2002515666 A JP2002515666 A JP 2002515666A JP 2000548951 A JP2000548951 A JP 2000548951A JP 2000548951 A JP2000548951 A JP 2000548951A JP 2002515666 A JP2002515666 A JP 2002515666A
Authority
JP
Japan
Prior art keywords
circuit
switched
current
port
noise reduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000548951A
Other languages
English (en)
Other versions
JP4298919B2 (ja
Inventor
アンデルスコウ，ニルス
リスボ，ラース
Original Assignee
トッカータ テクノロジー エイピーエス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トッカータ テクノロジー エイピーエス filed Critical トッカータ テクノロジー エイピーエス
Publication of JP2002515666A publication Critical patent/JP2002515666A/ja
Application granted granted Critical
Publication of JP4298919B2 publication Critical patent/JP4298919B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Interface Circuits In Exchanges (AREA)
  • Noise Elimination (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Manipulation Of Pulses (AREA)
  • Details Of Television Scanning (AREA)

Abstract

(57)【要約】 Ｄ級型の増幅器の出力側は、増幅器に組み込まれたスイッチング端子のために生じるノイズを減衰させるためのノイズ低減回路を有する。ノイズ低減回路は、ノイズ低減回路用電源とスイッチ素子との間に接続されたインダクタンスを含む。測定抵抗とキャパシタとの直列結合がインダクタンスとスイッチング素子間の接続点から接続される。キャパシタと測定抵抗は、その間に電流測定回路を接続し、その電流測定回路は、１つの実施態様では電圧分割器からなり、電圧分割器の端子にダイオードの一方の端子が接続される。ダイオードの他の端子は、スイッチド回路の電流に比例する電圧を端子電圧として出力する測定キャパシタに接続される。測定キャパシタの端子電圧は制御回路に供給され、制御回路は、電流が所定値を超えるとスイッチド回路のスイッチ素子を瞬時に開くようになっている。電流測定回路は、とりわけ、Ｄ級増幅器の出力側におけるスイッチ素子を保護するために用いられる。

Description

【発明の詳細な説明】
【０００１】 この発明は、その１組の端子がノイズ低減回路の１組の端子に接続される２ポ
ート型スイッチド回路における電流測定方法に関する。
【０００２】 さらにこの発明は、その１組の端子がノイズ低減回路に接続される２ポート型
スイッチド回路における電流測定回路に関する。
【０００３】 さらにこの発明は、上記方法と回路の使用に関する。
【０００４】 スイッチド増幅器における従来の電流測定は、負荷又は増幅器の電源への信号
路に抵抗を必要とする。多重のハーフブリッジを含みオーディオ増幅に使用され
るスイッチド増幅器において、そのような測定抵抗を用いることは、オーディオ
性能の低下や増幅器の総合的な効率の低下を招く。さらに、抵抗を介して測定さ
れる電圧は、電力損失を低くするために極めて小さくしなければならないが、信
号を増幅して５ボルトの回路電圧を共通とする標準的なオーディオ増幅回路に用
いるために、その極めて小さい電圧は測定増幅器を必要とするので、オーディオ
増幅器が非常に複雑になる。また、公知のことであるが、スイッチド増幅器は、
出力が短絡した場合に、素早く反応して増幅器を破損から守る保護システムを必
要とする。これは、電流測定回路がきわめて速くなければならない、つまり、高
い帯域を備えなければならないということを意味する。電流測定回路が測定抵抗
と高ゲインの測定増幅器とに基づくものであれば、それと同時に回路の高帯域を
実現することは複雑な仕事であるということが従来の設計から知られている。
【０００５】 一方、スイッチド回路は、例えば増幅器出力の短絡による破壊的に大きく立上
りの速い電流から保護される必要がある。従って、上記の欠点を除去して電流を
測定できる電流測定原理を見出すことが今までずっと試みられてきた。
【０００６】 スイッチド増幅器の原理は、ハーフブリッジ又は多重ブリッジにおける２つ以
上のスイッチが、その増幅器に供給されるオーディオ信号のような信号の振幅に
基づいて、それぞれ所定時間だけ導通および非導通状態に切換られるということ
である。オーディオ信号の情報は、これによって、オーディオ信号の有効な情報
に忠実に対応する複数のパルスに変換される（信号がパルス変調される）。スイ
ッチド増幅器の良好な直線性を保証するために、パルスはきわめてうまく形成さ
れる必要がある。
【０００７】 パルス変調増幅器は、理論的には非常に線形であり、電力損失が小さく、歪み
が小さく、１００％の効率を有するが、実際には、低い線形性と低効率のため、
高忠実度増幅器に用いるには不適当であることが見出された。その理由は主に、
理想的なパルスと増幅器の高効率および高信頼性を同時に実現することが実際的
にはできないということである。
【０００８】 パルスを理想的に発生させることができない理由の１つは、スイッチの電源に
見出される。パルス高さは電源電圧の変化によって変化するので、非常にうまく
形成された電源電圧を備えることが望ましいが、電源とスイッチド増幅器出力側
との間に測定抵抗が挿入され、電流が流れたときに測定抵抗を介して電圧が変化
するので、電源電圧をうまく形成することができない。
【０００９】 測定抵抗が出力側と負荷との間に挿入される場合には、増幅器の出力インピー
ダンスが増大することは明らかである。フィードバック付きの増幅器では、フィ
ードバックを増大することによって増幅器の出力インピーダンスを低減させるこ
とが可能であるが、真のデジタル増幅器やスイッチド増幅器のようなオープンル
ープ又は制限付きフィードバック増幅器においては、これは不可能である。
【００１０】 さらに、明らかなことであるが、増幅器の効率は、抵抗が信号路に挿入される
か、あるいは出力側と電源又は負荷との間に挿入される場合、抵抗の電流損失に
より低下する。Ａ級及びＡＢ型の従来の増幅器では、これは、増幅器の出力側の
低効率により、僅かな損失源として受入れられてきた。しかし、非常に高い効率
を得ることができるスイッチド増幅器では、測定抵抗における電力損失は、増幅
器の全電力損失を容易に５０％以上増大させることが可能である。
【００１１】 従来技術では、測定抵抗における電流損失を減少させることに多くの努力がな
され、解決策として、きわめて低い抵抗値を有する抵抗が用いられてきたが、こ
れは勿論、測定抵抗の端子電圧が低いので、高ゲインの測定増幅器により増幅し
た後に５ボルトの電圧レベルで作動する回路に用いることが必要となる。きわめ
て小さい電圧の高ゲイン増幅は、限定された帯域で、Ａ級およびＡＢ級のような
低ノイズ回路において得ることができるが、スイッチド増幅器の環境においては
、増幅器の電圧電流源の非常に速いスルーレートによって生成されるノイズのた
めに、限定された帯域の増幅信号さえ、得ることが非常に難しい。前述のように
、出力側の特性によりスイッチド増幅器では高速で反応する電流保護システムを
必要としたので、高抵抗値を、従って高損失を有する測定抵抗を備えた電流測定
回路を実現するということが従来の設計では見られてきた。
【００１２】 従って、この発明の目的は、スイッチド増幅器の出力側の電流を測定できる方
法を提供することと、増幅器の信号路に測定抵抗を使用せずに、かつ、測定した
信号を増幅する増幅回路を必要とせずに、所望の電圧レベルの高帯域測定信号を
提供することである。
【００１３】 この発明の目的は、電流測定が、電源とスイッチド回路との間に回路を挿入す
ることによってスイッチド回路における半導体の接続と非接続期間での過渡測定
として実行されることを特徴とする請求項１の前置き部分によって限定される方
法により達成される。
【００１４】 出力端子又はスイッチド回路の電源端子のいずれかの電流測定抵抗による損失
や歪みを発生することなく、所望電圧レベルで有効な電流検出信号を得ることが
できる回路がここに提供される。
【００１５】 この方法の好ましい実施態様は、請求項２と３により限定される。
【００１６】 上述のように、この発明はまた、請求項４の前置き部分で限定されるタイプの
回路に関連する。
【００１７】 この回路は、スイッチド回路がノイズ低減回路のポートと共有するポートと、
ノイズ低減回路のポートの端子間で切換可能なスイッチング端子とを有し、スイ
ッチド回路の電流がノイズ低減回路の測定インピーダンス回路に一時的に流され
ることを特徴とする。
【００１８】 好ましくは請求項５に述べるように、その回路は、測定インピーダンス回路が
スイッチド回路の１つのポートとノイズ低減回路の他のポートとの間に接続され
たインダクタンスにより形成され、キャパシタと測定抵抗との直列結合がスイッ
チド回路に並列接続されることを特徴とする。
【００１９】 請求項９に述べるように、電流検出信号が、スイッチド回路のスイッチ素子を
瞬間的に開くようになっている制御回路に供給される時、制御回路が所定電流値
でスイッチを瞬時に非接続として過電流破壊から保護するという追加的な効果を
達成する。
【００２０】 他の好ましい回路の実施態様は従属項で限定される。
【００２１】 最後に、上述のように、この発明は前記方法と回路の使用に関する。
【００２２】 この使用は請求項１２で限定される。
【００２３】 この使用において、パルスの歪みが小さく、しかもハーフブリッジに対する従
来の保護回路よりも単純に高速で保護するオーディオ用の低ノイズハーフブリッ
ジを提供することができる。
【００２４】 この発明の原理は、ノイズ減衰回路に接続して用いるためにきわめて好適であ
るが、これは本願と同日出願のデンマーク特許出願第ＰＡ１９９８００６４１に
さらに完全に記載されている。 この発明は、図面に示す次の実施態様を参照してさらに十分に説明される。
【００２５】 図１において、番号１はノイズ低減回路を示し、その端子５と６は２ポート型
スイッチ回路２の１つのポートの端子に接続されている。スイッチド回路（swit
ched circuit）の他のポートは２つの端子７，８を有し、その１つの端子７は端
子５と６との間で切換えられ、他の端子８は端子６に接続されている。ノイズ低
減回路は、スイッチド回路の電流を測定する能力を備え、スイッチド回路の電流
に対応する信号が存在する出力１９を有する。この出力１９は制御回路１８に接
続されるが、その制御回路は出力２０を介してスイッチド回路２のスイッチをき
わめて迅速に開くことができる。
【００２６】 図２は、ノイズ低減回路１、制御回路１８およびスイッチド回路２を外部回路
９と１０に接続する方法の基本例を示す。１つの外部回路９はノイズ低減回路の
端子３と５に接続され、他の外部回路１０は端子８とインダクタンス１１とを介
して、スイッチ回路の端子７へ接続される。外部回路９と１０はそれぞれ電圧源
と負荷から構成される。外部回路９と１０は、逆にそれぞれが負荷と電圧源から
構成されてもよい。
【００２７】 図３はノイズ低減回路１を実現する方法の例を示す。ノイズ低減回路１は、端
子３と５の間に挿入されたインダクタンス１３と、キャパシタ１４および測定抵
抗１５の直列結合とを備える。ダイオード１６，測定キャパシタ１２および抵抗
２４を含む電流測定回路は、測定抵抗１５に並列に挿入される。ダイオード１６
のアノードは測定抵抗１５とキャパシタ１４との接続点に接続され、そのカソー
ドは端子１９と測定キャパシタ２１の一方の端子とに接続され、測定キャパシタ
の他方の端子は端子６に接続される。抵抗２４は測定キャパシタ２１に並列に挿
入され、適当な時定数で測定キャパシタ２１を放電させるように作用する。従っ
て、測定信号は、測定キャパシタ２１と抵抗２４の両端に、端子６と１９間への
微分信号として与えられる。その測定信号は、逆の導通方向を有するダイオード
を挿入することによって逆極性で与えられてもよい。
【００２８】 図４はノイズ低減回路１を実現する方法の他の例を示す。ノイズ低減回路１は
端子３と５の間に挿入されるインダクタンス１３と、キャパシタ１４および測定
抵抗１５の直列結合を備える。ダイオード１６と測定キャパシタ２１と抵抗２２
，２３，２４とを含む電流測定回路は、測定抵抗１５に並列に挿入される。抵抗
２２と２３は直列結合されて、測定抵抗１５とキャパシタ１４との接続点と、端
子６との間に挿入される。ダイオード１６のアノードは抵抗２２と２３との接続
点に接続され、そのカソードは端子１９と、測定キャパシタ２１の一方の端子と
に接続される。キャパシタの他方の端子は端子４と６とに接続される。抵抗２４
は、適当な時定数で測定キャパシタを放電させるために測定キャパシタに並列に
挿入される。従って、測定信号は、測定キャパシタ２１と抵抗２４の両端に、端
子６と１９間への微分信号として与えられる。その測定信号は、逆の導通方向を
有するダイオードを挿入することによって逆極性で与えられてもよい。
【００２９】 図５は、測定抵抗１５の両端の電圧２５のスイッチングシーケンス期間におけ
る変化の例を示す。電圧のピーク２７はスイッチド回路２の電流によって与えら
れ、スイッチ１７が端子７への正電流で端子６から端子５へ切替えられたときに
抵抗１５の値で掛け算される。電圧のピーク３６は、端子７へ正電流が流入しス
イッチ１７が端子５から端子６へ切替えられる時に抵抗１５の値で掛け算された
スイッチド回路２の電流によって与えられる。番号２６は測定キャパシタ２１の
両端の電圧のコースを示し、測定キャパシタの両端の平均電圧が、測定抵抗のピ
ーク電流に比例する値をとることが判る。
【００３０】 図６は、負荷が端子７と８との間に接続され、電源が端子３と４との間に接続
される場合において、図１又は２に示す回路１と２とを実現する方法の例を示す
。電流測定回路３７は、素子２２，２３，１６，２１，２４を含み、抵抗１５に
並列に接続され、端子４は回路１と３７との共通グランドであり、端子１９は抵
抗１５に流れるピーク電流に比例する電圧を与える。
【００３１】 回路１と２を流れる電流を図７ａ〜７ｇを参照してさらに詳しく説明し、電流
測定を行う方法を示す。
【００３２】 図７ａ〜７ｇは、回路１と２の電流の流れの図表を示し、そこでは電流の流れ
の図表は図７ａ〜７ｇに示すように回路１と２について６つの状態に分けられて
いる。電流測定回路３７は回路１と２の電流の流れに影響しないと考えられるの
で、図示されていない。
【００３３】 図７ａはスイッチ３５が正の負荷電流を導通させ、その電流がスナバインダク
タ１３と２つの寄生インダクタ３０と３１とを通っている状態を示す。
【００３４】 図７ｂは回路１と２を示し、そこではスイッチ３５が丁度開かれ、スイッチ３
４が丁度閉じられて、スナバインダクタ１３を流れる電流と寄生インダクタ３０
と３１を流れる電流とが同時に変化しないことにより、インダクタ１３，３０，
３１に蓄えられたエネルギーが零になるまで電流がキャパシタ１４と抵抗１５に
流れる。回路１と２の実際の設計においては、インダクタ１３に蓄えられるエネ
ルギーはインダクタ３０と３１に蓄えられるエネルギーよりはるかに大きいので
、インダクタ１３に流れる電流は長時間にわたって抵抗１５に流れる。これは図
７ｃに示される。
【００３５】 図７ｃは、寄生インダクタのエネルギーが零になった直後の回路１と２を示し
、負荷電流はスイッチ３４と寄生インダクタンス２８と２９を介して流れること
が判る。さらに、インダクタ１３を流れていた電流は、インダクタ１３のエネル
ギーが零になるまでキャパシタ１４と抵抗１５を依然として流れていることが判
る。インダクタ１３を流れる電流は最初は抵抗１５の電圧を設定し、負荷のスイ
ッチングの直前のインダクタの電流が負荷電流に等しいという事実から、抵抗１
５の両端に生じるピーク電圧は負荷電流に比例する。電流測定回路３７の素子１
６，２１，２２，２３，２４の正しい値を選ぶことによって、負荷電流に比例す
る電圧を、所望のレベルと帯域で端子１９から得ることができる。なお、抵抗１
５の端子電圧は、図７で与えられる定義を用いる時には、負荷電流と同じ符号を
有する。
【００３６】 図７ｄは、スイッチ３５からスイッチ３４への切替えが終了し、スイッチ３４
が正の負荷電流を導通させ、その電流がスイッチ３４自体と２つの寄生インダク
タ２８と２９を流れる状態にある回路１と２を示す。
【００３７】 図７ｅは、スイッチ３４からスイッチ３５へ切換えた状態の回路１と２におけ
る電流の流れを示し、負荷からの電流がキャパシタ１４と抵抗１５を流れること
が判る。なお、抵抗１５の端子電圧は図７で与えられる定義を用いる時には負荷
電流と逆の符号を有する。
【００３８】 図７ｆは、スイッチ３４からスイッチ３５への切替えが行われ負荷電流がスナ
バインダクタ１３によりキャパシタ１４と抵抗１５から引き取られた後の回路１
と２における電流の流れを示す。
【００３９】 図７ｇは、回路１と２の次の電流の流れを示し、電流の流れは図７ａに示され
るものと同一であり、電流の流れの図表が完結することが判る。
【００４０】 上述から判るように、この発明は負荷電流を測定して切替え電流における半導
体を過電流から保護するノイズ低減回路を提供すると共に、ノイズ減衰回路の単
純化を可能にするものである。
【図面の簡単な説明】
【図１】 この発明の基本構成をブロック図で示す。
【図２】 この発明の可能な使用をブロック図で示す。
【図３】 受動ノイズ減衰および電流検出回路を有する実施態様を実例によってダイヤグ
ラムで示す。
【図４】 この発明の他の実施態様の実例をダイヤグラムで示す。
【図５】 スイッチの接続と非接続期間におけるスイッチド回路の中と周辺の電圧を示す
。
【図６】 図１又は２における回路１，２と８の実施態様を示す。
【図７ａ】 図６の回路の電流の流れの異なる状態を示す。
【図７ｂ】 図６の回路の電流の流れの異なる状態を示す。
【図７ｃ】 図６の回路の電流の流れの異なる状態を示す。
【図７ｄ】 図６の回路の電流の流れの異なる状態を示す。
【図７ｅ】 図６の回路の電流の流れの異なる状態を示す。
【図７ｆ】 図６の回路の電流の流れの異なる状態を示す。
【図７ｇ】 図６の回路の電流の流れの異なる状態を示す。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年５月１３日（２０００．５．１３）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】 この発明は、その第１組の端子がノイズ低減回路の１組の端子に接続されその
第２組の端子がノイズ低減回路の端子間で切替えられるようになっているスイッ
チング端子を有する２ポート型スイッチング回路における電流測定方法に関する
。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】 さらにこの発明は、その第１組の端子がノイズ低減回路の１組の端子に接続さ
れ、ノイズ低減回路の端子間で切替え可能なスイッチング端子を有する第２組の
端子を備える２ポート型スイッチング回路における電流測定回路に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】 この発明の目的は、電流測定が、電源とスイッチド回路との間に回路を挿入す
ることによってスイッチング回路のスイッチングシーケンス期間の過渡測定とし
て行われ、かつ、その測定がノイズ低減回路のインピーダンスの両端で行われ、
そのインピーダンスがスイッチング回路に並列に設けられることを特徴とする請
求項１の前置き部分によって限定される方法により達成される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】 この回路は、スイッチングシーケンス期間におけるスイッチング回路の電流が
ノイズ低減回路の測定インピーダンス回路に流されることを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正内容】
【００１８】 好ましくは請求項５に述べるように、測定インピーダンス回路がスイッチング
回路の第１組の端子の１つの端子とノイズ低減回路の入力ポートの１つの端子と
の間に接続されたインダクタンスにより形成され、キャパシタと測定抵抗との直
列結合がスイッチング回路の第１組の端子に並列接続されることを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】 請求項９に述べるように、測定された電流が、スイッチング回路のスイッチン
グ端子を瞬間的に開くようになっている制御回路に供給される時、制御回路が所
定電流値においてスイッチを瞬時に非接続として過電流破壊から保護するという
追加的な効果を達成する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】 この発明の原理は、ノイズ減衰回路に接続して用いるためにきわめて好適であ
るが、これは本願と同じ優先権によって出願されたＷＯ９９／５９２４１にさら
に完全に記載されている。 この発明は、図面に示す次の実施態様を参照してさらに十分に説明される。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】 図１において、番号１はノイズ低減回路を示し、その端子５と６は２ポート型
スイッチ回路２の１つのポートの端子に接続されている。スイッチド回路（swit
ched circuit）の他のポートは２つの端子７，８を有し、その１つのスイッチン
グ端子１７は端子５と６との間で切換えられ、他の端子８は端子６に接続されて
いる。ノイズ低減回路は、スイッチド回路の電流を測定する能力を備え、スイッ
チド回路の電流に対応する信号が存在する出力１９を有する。この出力１９は制
御回路１８に接続されるが、その制御回路は出力２０を介してスイッチド回路２
のスイッチをきわめて迅速に開くことができる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正内容】
【００２９】 図５は、測定抵抗１５の両端の電圧２５のスイッチングシーケンス期間におけ
る変化の例を示す。電圧のピーク２７はスイッチド回路２の電流によって与えら
れ、スイッチング端子１７が端子７への正電流において端子６から端子５へ切替
えられたときに抵抗１５の値で掛け算される。電圧のピーク３６は、端子７へ正
電流が流入しスイッチング端子１７が端子５から端子６へ切替えられる時に抵抗
１５の値で掛け算されたスイッチド回路２の電流によって与えられる。電圧のピ
ーク３６は、端子７へ正電流が流入しスイッチ１７が端子５から端子６へ切替え
られる時に抵抗１５の値で掛け算されたスイッチド回路２の電流によって与えら
れる。番号２６は測定キャパシタ２１の両端の電圧のコースを示し、測定キャパ
シタの両端の平均電圧が、測定抵抗のピーク電流に比例する値をとることが判る
。
【手続補正１１】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
【手続補正１２】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ， ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，Ｇ Ｈ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ， ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，Ｍ Ｗ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ， ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (71)出願人 Ｂｉｒｋｅｄｏｍｍｅｒｖｅｊ 27，３， ＤＫ−2400 Ｃｏｐｅｎｈａｇｅｎ ＮＶ Ｄｅｎｍａｒｋ (72)発明者 リスボ，ラース デンマーク、ディーケイ−2300 コペンハ ーゲン・エス、５．ティヴイ、マークマン ズゲーデ 14 Ｆターム(参考） 5J091 AA02 AA41 AA66 CA41 CA57 CA97 HA19 HA25 HA29 HA33 HA38 KA00 KA28 MA09 SA05 TA01 TA06

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 その１組の端子がノイズ低減回路の１組の端子に接続される
    ２ポート型のスイッチド回路における電流測定方法であって、スイッチド回路の
    １つのポートがノイズ低減回路のポートに直接に接続され、スイッチド回路のス
    イッチング端子がノイズ低減回路のポートの端子間で切替えられるようになって
    おり、電流の測定が、スイッチド回路に並列に設けられたインピーダンスの両端
    において、スイッチド回路のスイッチングシーケンス期間の過渡測定として行わ
    れることを特徴とする方法。
  2. 【請求項２】 スイッチド回路に接続されないノイズ低減回路のポートに電
    圧源が接続され、スイッチド回路の他の端子間に負荷回路に直列のインダクタン
    スが挿入されることを特徴とする請求項１記載の方法。
  3. 【請求項３】 負荷回路がスイッチド回路に接続されないノイズ低減回路の
    端子間に挿入され、インダクタンスと電圧源の直列結合が、スイッチング端子を
    含むスイッチド回路のポートに接続されることを特徴とする請求項１記載の方法
    。
  4. 【請求項４】 その１組の端子がノイズ低減回路に接続される２ポート型の
    スイッチド回路における電流測定回路であって、スイッチド回路が、ノイズ低減
    回路のポートと共有のポートと、ノイズ低減回路のポートの端子間で切換え可能
    なスイッチング端子とを有し、スイッチド回路内の電流が、ノイズ低減回路にお
    ける測定インピーダンス回路に一時的に流されることを特徴とする回路。
  5. 【請求項５】 測定インピーダンス回路が、スイッチド回路の１つのポート
    とノイズ低減回路の他のポートとの間に接続されたインダクタンスにより形成さ
    れ、キャパシタと測定抵抗との直列接続がスイッチド回路に並列に接続されるこ
    とを特徴とする請求項４記載の回路。
  6. 【請求項６】 スイッチ素子の開閉期間における測定抵抗の両端の過渡電圧
    がダイオードによって整流され、ダイオードの一方の端子が測定抵抗とキャパシ
    タとの接続点に接続され、ダイオードの他方の端子が測定キャパシタを介して接
    地されることを特徴とする請求項５記載の回路。
  7. 【請求項７】 接地電位が測定抵抗とダイオードとの間、又はダイオードと
    測定キャパシタとの間に挿入されることを特徴とする請求項４〜６のいずれか１
    つに記載の回路。
  8. 【請求項８】 抵抗がダイオードの前又は後に挿入されることを特徴とする
    請求項４〜７のいずれか１つに記載の回路。
  9. 【請求項９】 スイッチド回路のスイッチ素子を瞬間的に開く制御回路に測
    定電流が供給されることを特徴とする請求項４〜８のいずれか１つに記載の回路
    。
  10. 【請求項１０】 ノイズ低減回路とスイッチド回路が基板上の集積ユニット
    として形成されることを特徴とする請求項４〜９のいずれか１つに記載の回路。
  11. 【請求項１１】 集積ユニットの導体路が、回路の誘導素子を形成すること
    を特徴とする請求項１０記載の回路。
  12. 【請求項１２】 Ｄ級オーディオアンプのハーフ・ブリッジにおける、請求
    項１〜１０のいずれか１つに記載の方法と回路の使用。
  13. 【請求項１３】 電源における、請求項１〜１０のいずれか１つに記載の方
    法と回路の使用。
JP2000548951A 1998-05-11 1999-05-11 スイッチド回路の電流測定方法、電流測定回路、およびその方法と回路の使用 Expired - Fee Related JP4298919B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DK0642/98 1998-05-11
DK64298 1998-05-11
PCT/DK1999/000262 WO1999059242A2 (en) 1998-05-11 1999-05-11 A method of reducing distortion and noise of square-wave pulses, a circuit for generating minimally distorted pulses and use of method and circuit

Publications (2)

Publication Number Publication Date
JP2002515666A true JP2002515666A (ja) 2002-05-28
JP4298919B2 JP4298919B2 (ja) 2009-07-22

Family

ID=8095914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000548951A Expired - Fee Related JP4298919B2 (ja) 1998-05-11 1999-05-11 スイッチド回路の電流測定方法、電流測定回路、およびその方法と回路の使用

Country Status (10)

Country Link
US (1) US6600327B1 (ja)
EP (1) EP1086527B1 (ja)
JP (1) JP4298919B2 (ja)
KR (1) KR100623186B1 (ja)
CN (1) CN1114263C (ja)
AT (1) ATE243892T1 (ja)
AU (1) AU3517099A (ja)
DE (1) DE69909087T2 (ja)
DK (1) DK1086527T3 (ja)
WO (1) WO1999059242A2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004091091A1 (en) * 2003-04-07 2004-10-21 Philips Intellectual Property & Standards Gmbh Digital amplifier
CN101710134B (zh) * 2009-12-02 2011-06-15 洛阳轴研科技股份有限公司 汽车轮毂转速传感器电气参数测试装置和测试方法
DE102015112105B4 (de) * 2015-07-24 2020-02-06 Infineon Technologies Ag Sensorvorrichtung, Auswertungsvorrichtung und entsprechende Systeme und Verfahren

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3692987A (en) * 1970-07-06 1972-09-19 Western Electric Co Methods and apparatus for allocating the measured noise and resistance of a thin-film resistor between the resistor proper and the contact pads therefor
US3798559A (en) * 1971-04-20 1974-03-19 Matsushita Electric Ind Co Ltd Noise reduction system
JPH02134006A (ja) * 1988-11-14 1990-05-23 Nec Corp 増幅回路
US4929886A (en) * 1989-07-26 1990-05-29 Hanwa Electronic Co., Ltd. Apparatus for detecting noise in the measurement of very small resistance
US5627708A (en) * 1995-04-10 1997-05-06 Yin Nan Enterprises Co, Ltd. High power factor electronic stabilizer with protection circuit

Also Published As

Publication number Publication date
DK1086527T3 (da) 2003-10-20
AU3517099A (en) 1999-11-29
WO1999059242A2 (en) 1999-11-18
WO1999059242A3 (en) 1999-12-29
KR20010043540A (ko) 2001-05-25
DE69909087D1 (de) 2003-07-31
ATE243892T1 (de) 2003-07-15
CN1114263C (zh) 2003-07-09
CN1305659A (zh) 2001-07-25
US6600327B1 (en) 2003-07-29
JP4298919B2 (ja) 2009-07-22
DE69909087T2 (de) 2004-05-13
KR100623186B1 (ko) 2006-09-11
EP1086527B1 (en) 2003-06-25
EP1086527A2 (en) 2001-03-28

Similar Documents

Publication Publication Date Title
EP0557032B1 (en) Pulse-width modulator for class D amplifier
JP2003533116A (ja) 広帯域包絡線信号を効率的に増幅する装置と方法
CN1729618A (zh) 用于偏压控制的功率放大器
US6313704B1 (en) Multi-stage signal amplifying circuit
US5422598A (en) High-frequency power amplifier device with drain-control linearizer circuitry
JPS5934709A (ja) インピ−ダンス変換増幅器
US6636084B2 (en) Sample and hold circuit
US6894567B2 (en) ESD protection circuit for use in RF CMOS IC design
US7068099B2 (en) Power amplifier module with distortion compensation
WO1999010987A9 (en) Predistortion linearizer circuit
JPH09199949A (ja) 増幅回路
JP2002530000A (ja) 多重基準、高精度スイッチング増幅器
JP2002515666A (ja) スイッチド回路の電流測定方法、電流測定回路、およびその方法と回路の使用
US6538504B1 (en) Switching amplifier crossover distortion reduction technique
US20040164800A1 (en) Efficient, switched linear signal driver
US20060017509A1 (en) Auxiliary transistor gate bias control system and method
US6538790B1 (en) Optical receiver array
JP3105489B2 (ja) 増幅器
EP1049248B1 (en) "Constant duty-cycle limiting of analog input signal swing in a class-D amplifier"
EP1254510B1 (en) Low distortion driving amplifier for integrated filters
Casier et al. A 3.3-V, low-distortion ISDN line driver with a novel quiescent current control circuit
JPS6342882B2 (ja)
US20010043117A1 (en) Switching amplifier resolution enhancement apparatus and methods
US20050270107A1 (en) Low distortion amplifier
US20020070798A1 (en) Charge injection reduction technique in single and multi-reference switching amplifiers

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090416

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4298919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140424

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees