JP2002508128A

JP2002508128A - 帯域通過フィルタ

Info

Publication number: JP2002508128A
Application number: JP50611899A
Authority: JP
Inventors: ムジオールロタール; クーンラルフ
Original assignee: インフィネオンテクノロジースアクチエンゲゼルシャフト
Priority date: 1997-07-03
Filing date: 1998-07-03
Publication date: 2002-03-12
Also published as: EP0992110B1; US6525600B1; WO1999001930A2; KR20010015533A; EP0992110A2; KR100389504B1; USRE40292E1; DE59801654D1; WO1999001930A3

Abstract

(57)【要約】比較的通過帯域が広く、同時に阻止領域までのスロープが比較的急峻であり、かつ通過領域での減衰がわずかである帯域通過フィルタである。この帯域通過フィルタは３つの並列ＬＣ素子（Ｌ_p１，Ｃ_p１；Ｌ_p２，Ｃ_p２；Ｌ_p３，Ｃ_p３）を含み、これらの並列ＬＣ素子の１つは、帯域通過フィルタ入力側（ＩＮ）と帯域通過フィルタ出力側（ＯＵＴ）との間に配置されており、他の２つはその端子により固定の基準電位（Ｐ）にそれぞれ接続されている。

Description

【発明の詳細な説明】帯域通過フィルタ本発明は帯域通過フィルタ例えば高周波技術の回路装置に使用される帯域通過フィルタに関する。高周波技術の多くの回路装置、例えば広い周波数領域（例えばテレビジョン周波数領域）が、複数の小さな周波数帯域に間隙なく分割される回路装置では、通過帯域が比較的広く、同時に阻止領域までのスロープが比較的急峻であり、しかも通過領域での減衰がわずかである帯域通過フィルタが必要である。本発明の課題は、上記のような要求を満足する帯域通過フィルタを提供することである。この課題は請求項１の特徴部分に記載された構成を備える帯域通過フィルタにより解決される。本発明の有利な発展形態は従属請求項２から４に記載されている。本発明の帯域通過フィルタでは、ａ）帯域通過フィルタの入力側と帯域通過フィルタの出力側との間に、第１キャパシタと、第１並列ＬＣ素子と、第２キャパシタと、インダクタとからなる直列回路が配置されている。ここでこれらの個別の素子は上記の順序で相互に接続されており、ｂ）第１並列ＬＣ素子と第２キャパシタとの間の接続線路に、第２並列ＬＣ素子が接続されており、この第２並列ＬＣ素子の第２端子は第３キャパシタを介して固定の基準電位に接続されており、ｃ）第２キャパシタとインダクタとの間の接続線路に、第３並列ＬＣ素子が接続されており、この第３並列ＬＣ素子の第２端子は、直接または第４キャパシタを介して固定の基準電位に接続されるように構成されている。選択的には第２キャパシタとインダクタとの間の接続線路は、第５キャパシタを介して固定の基準電位例えばアースに接続されている。本発明の方法を以下、実施例を用いて図１と２とに関連して詳しく説明する。ここで、図１は実施例の回路図を示しており、図２は実施例の帯域通過フィルタを備える回路装置を示している。図１の実施例の帯域通過フィルタは、帯域通過フィルタ入力側ＩＮと帯域通過フィルタ出力側ＯＵＴとの間に、第１キャパシタＣ１と、第１並列ＬＣ素子Ｌ_p １／Ｃ_p１と、第２キャパシタＣ２とインダクタＬとからなる直列回路を有している。これらの回路素子は上記の順序で相互に接続されている。第１並列ＬＣ素子Ｌ_p１／Ｃ_p１と第２キャパシタＣ２との間に、第２並列ＬＣ素子Ｌ_p２／Ｃ_p２の第１端子が接続されており、この並列ＬＣ素子の第２端子は第３キャパシタＣ３を介して固定の基準電位Ｐに接続されている。第２キャパシタＣ２とインダクタＬとの間には、第３並列ＬＣ素子Ｌ_p３／Ｃ_p３の第１端子が接続されており、この並列ＬＣ素子の第２端子は直接または第４キャパシタＣ４を介して固定の基準電位Ｐに接続されている。第２キャパシタＣ２とインダクタＬとの間で選択的に（破線で示した）第５キャパシタＣ５を固定の基準電位Ｐに付け加えることができる。さらに選択的に第２キャパシタＣ２とインダクタＬとの間に、固定の基準電位Ｐへ至る直列回路を接続することができる。インダクタＬ，Ｌ_p１，Ｌ_p２，Ｌ_p３の代わりにストリップ線路を使用することも可能である。図２の回路装置では交流電圧入力端子ＩＮ_RFと交流電圧出力端子ＯＵＴ_RFとの間に、複数の周波数領域フィルタ分岐ＦＺ１，ＦＺ２，…，ＦＺｉからなる並列回路が配置されている。これら周波数領域フィルタ分岐はそれぞれ、図１の実施例の帯域通過フィルタＦ１，Ｆ２，…，Ｆｉを有している。交流電圧入力端子ＩＮ_RFと並列回路の第１結節点Ｋ１との間には第６キャパシタＣ６が、またこの並列回路の第２結節点Ｋ２と交流電圧出力端子ＯＵＴ_RFとの間には第７キャパシタＣ７が接続されている。この２つのキャパシタＣ６とＣ７は実質的に、交流電圧端子ＩＮ_RFおよびＯＵＴ_RFの直流電圧デカップリングに使用されている。結節点Ｋ１およびＫ２には２つのチョーク素子Ｄｒ１，Ｄｒ２を介してそれぞれ制御電圧端子Ｅ_Rが結合されており、この制御電圧端子Ｅ_Rを介して動作時に結節点Ｋ１およびＫ２に直流が供給される。チョーク素子Ｄｒ１およびＤｒ２の代わりに適切なオーム抵抗を使用することも可能である。この実施例では制御電圧端子Ｅ_RにｐｎｐトランジスタＴのエミッタが接続されており、このトランジスタのコレクタは動作電圧入力側Ｅ_Bに、またそのベースは電気抵抗ＲＶを介して制御電圧端子Ｕ_AGCに接続されている。各々の周波数領域フィルタ分岐ＦＺ１，ＦＺ２，…，ＦＺｉは帯域通過フィルタＦ１，Ｆ２，…，Ｆｉから構成されており、この帯域通過フィルタは、有利にはＰＩＮダイオードである２つのダイオードＤ１１，Ｄ２１；Ｄ１２，Ｄ２２； …Ｄ１ｉ，Ｄ２ｉの間で、これらのダイオードに直列に接続されている。これらの２つのＰＩＮダイオードは、逆向きの導通方向で接続されている。各々の帯域通過フィルタＦ１，Ｆ２，…，Ｆｉには、所属の２つのダイオードＤ１１，Ｄ２１；Ｄ１２，Ｄ２２；…Ｄ１ｉ，Ｄ２ｉの間に、第１抵抗Ｒ１１，Ｒ１２，…，Ｒ１ｉと第２抵抗Ｒ２１，Ｒ２２，…，Ｒ２ｉとからなる直流供給部が接続されている。第１抵抗Ｒ１１，Ｒ１２，…，Ｒ１ｉおよび第２抵抗Ｒ２１，Ｒ２２，…Ｒ２ｉは一方では、所属の帯域通過フィルタＦ１，Ｆ２，…，Ｆｉの入力側ＥＦ１，ＥＦ２，…ＥＦｉまたは出力側ＡＦ１，ＡＦ２，…，ＡＦｉにそれぞれ接続されており、他方ではこれらの抵抗は相互に接続されている。これらの２つの抵抗Ｒ１１，Ｒ２１；Ｒ１２，Ｒ２２； …；Ｒ１ｉ，Ｒ２ｉの各々の接続線路はそれぞれ、キャパシタＣＦ１，ＣＦ２， …，ＣＦｉにより交流的にデカップリングされており、かつそれぞれ（有利には電子的スイッチ例えば集積回路のオープンコレクタ回路出力側である）「オンオフ」スイッチＳ１，Ｓ２，…，Ｓｉの第１スイッチ端子に接続されている。このスイッチの第２スイッチ端子には固定の基準電位が印加されている。周波数領域フィルタ分岐ＦＺ１，ＦＺ２，…，ＦＺｉに並列に、第３ダイオードＤ３と、第１抵抗Ｒ１と第２抵抗Ｒ２と、第４ダイオードＤ４とからなる直列回路が接続されている。この直列回路では２つのダイオードＤ３およびＤ４は、逆向きの導通方向で接続されており、これらのダイオードも有利には同様にＰＩＮダイオードである。さらに２つの抵抗Ｒ１とＲ２は、一方ではダイオードＤ３またはＤ４に、他方では第３抵抗Ｒ３と第４抵抗Ｒ４とからなる分圧器の中間タップＭ１に接続されている。この分圧器は、一方では例えば制御電圧端子Ｅ_Rと同じ電圧源に接続されている動作電圧端子Ｅ_Bに、他方では固定の基準電位Ｐに接続されている。第３ダイオードＤ３と第１抵抗Ｒ１との間ならびに第４ダイオードＤ４と第２抵抗Ｒ２との間には、第８キャパシタＣ８または第９キャパシタＣ９が接続されており、このキャパシタはその第２端子で固定の基準電位Ｐに接続されている。これらのキャパシタＣ８，Ｃ９は、交流電圧を固定の基準電位Ｐ例えばアースに導くために使用されている。個別の周波数領域フィルタ分岐ＦＺ１，ＦＺ２，…，ＦＺｉの切り換えは、ダイオード対Ｄ１１，Ｄ２１；Ｄ１２，Ｄ２２；…；Ｄ１ｉ，Ｄ２ｉにより行われ、これらのダイオード対はスイッチＳ１，Ｓ２，…，Ｓｉにより選択的に導通される。ここではその都度導通しているダイオード対Ｄ１１，Ｄ２１；Ｄ１２，Ｄ２２；…；Ｄ１ｉ，Ｄ２１は有利には同時に、調整可能なΠ減衰素子の直列素子として利用されており、この減衰素子の分流素子は第３および第４ダイオードＤ３，Ｄ４である。これらのダイオードは、上昇調整された状態では電流が流れない（高抵抗）。制御電圧Ｕ_Rが下降調整される際にはこれらのダイオードに電流が流れ、これらのダイオードの抵抗は比較的低抵抗になる。一方、動作中の周波数領域フィルタ分岐ＦＺ１，ＦＺ２，…，ＦＺｉのその都度導通しているダイオード対Ｄ１１，Ｄ２１；Ｄ１２，Ｄ２２；…；Ｄ１ｉ，Ｄ２ｉを流れる電流は、制御電圧と共に低下し、これらのダイオード対は高抵抗になる。

【手続補正書】特許法第１８４条の８第１項【提出日】平成１１年５月３日（１９９９．５．３）【補正内容】明細書帯域通過フィルタ本発明は帯域通過フィルタ例えば高周波技術の回路装置に使用される帯域通過フィルタに関する。高周波技術の多くの回路装置、例えば広い周波数領域（例えばテレビジョン周波数領域）が、複数の小さな周波数帯域に間隙なく分割される回路装置では、通過帯域が比較的広く、同時に阻止領域までのスロープが比較的急峻であり、しかも通過領域での減衰がわずかである帯域通過フィルタが必要である。フランスの刊行物ＦＲ９５２４０３から帯域通過フィルタ回路装置が公知である。そこではコンデンサが並列ＬＣ素子に直列に接続されている。このフィルタ４極回路は、出力側に付加的な並列ＬＣ素子を有している。刊行物ＵＳ５４８３２０９から種々の受信帯域を切り換える、可変の減衰制御部を備えた回路が公知である。この回路は複数の帯域通過フィルタを有しており、これらのフィルタは種々の入力受信周波数に同調される。さらにこの回路は複数の可変の減衰ダイオードを有しており、このダイオードのインピーダンスはＡＧＣにより制御される。ここでは複数のスイッチダイオードが、入力信号に同調される帯域通過フィルタを選択するために使用される。本発明の課題は、上記のような要求を満足する帯域通過フィルタを提供することである。この課題は請求項１の特徴部分に記載された構成を備える帯域通過フィルタにより解決される。本発明の有利な発展形態は従属請求項２から４に記載されている。本発明の帯域通過フィルタでは、ａ）帯域通過フィルタの入力側と帯域通過フィルタの出力側との間に、第１キャパシタと、第１並列ＬＣ素子と、第２キャパシタと、インダクタとからなる直列回路が配置されている。ここでこれらの個別の素子は上記の順序で相互に接続されており、ｂ）第１並列ＬＣ素子と第２キャパシタとの間の接請求の範囲 1. 帯域通過フィルタ入力側（ＩＮ）と帯域通過フィルタ出力側（ＯＵＴ）との間に、第１キャパシタ（Ｃ１）と、第１並列ＬＣ素子（Ｌ_p１，Ｃ_p１）と、第２キャパシタ（Ｃ２）と、インダクタ（Ｌ）とからなる直列回路が接続されており、前記の個別の素子は、上記の順序で相互に直接接続されており、第１並列ＬＣ素子（Ｌ_p１，Ｃ_p１）と第２キャパシタ（Ｃ２）との間の接続線路に、第２並列ＬＣ素子（Ｌ_p２，Ｃ_p２）が接続されており、該第２並列ＬＣ素子の第２端子は、第３キャパシタ（Ｃ３）を介して固定の基準電位（Ｐ）に接続されており、第２キャパシタ（Ｃ２）とインダクタ（Ｌ）との間の接続線路に、第３並列ＬＣ素子（Ｌ_p３，Ｃ_p３）が接続されており、該第３並列ＬＣ素子の第２端子は、直接または第４キャパシタ（Ｃ４）を介して前記固定の基準電位（Ｐ）に接続されていることを特徴とする帯域通過フィルタ。 2. 第２キャパシタ（Ｃ２）とインダクタ（Ｌ）との間の接続線路は、第５キャパシタ（Ｃ５）を介して前記固定の基準電位（Ｐ）に接続されている請求項１に記載の帯域通過フィルタ。 3. 複数の帯域通過フィルタ（Ｆ１，Ｆ２，…，Ｆｉ）を備える請求項１または２に記載の回路装置において、交流電圧入力端子（ＩＮ_RF）と交流電圧出力端子（ＯＵＴ_RF）との間に複数の周波数領域フィルタ分岐（ＦＺ１，ＦＺ２，…，ＦＺｉ）が配置されており、各々の周波数領域フィルタ分岐（ＦＺ１，ＦＺ２，…，ＦＺｉ）内では請求項１または２に記載の少なくとも１つの帯域通過フィルタ（Ｆ１，Ｆ２，…，Ｆｉ）が直列に、少なくとも１つの第１ダイオードと、該第１ダイオードとは逆向きの導通方向で接続されている少なくとも１つの第２ダイオード（Ｄ１１，Ｄ２１；Ｄ２１，Ｄ２２；…；Ｄ１ｉ，Ｄ２ｉ）との間に配置されており、各々の周波数領域フィルタ分岐（ＦＺ１，ＦＺ２，…，ＦＺｉ）内に、スイッチユニット（ＳＥ１，ＳＥ２，…，ＳＥｉ）が設けられており、該スイッチユニットにより、前記回路装置の動作時に所属の帯域通過フィルタ（Ｆ１，Ｆ２，…，Ｆｉ）をスイッチオンするために、当該周波数領域フィルタ分岐（ＦＺ１，ＦＺ２，…，ＦＺ１）の第１および第２ダイオード（Ｄ１１，Ｄ２１；Ｄ２１，Ｄ２２；…；Ｄ１ｉ，Ｄ２ｉ）が導通接続され、第３ダイオード（Ｄ３）の第１端子は相互に並列に接続された周波数領域フィルタ分岐（ＦＺ１，ＦＺ２，…，ＦＺｉ）の第１結節点（Ｋ１）に、第４ダイオード（Ｄ４）の第１端子は前記周波数領域フィルタの第２結節点（Ｋ２）に接続されており、これにより第３および第４ダイオード（Ｄ３，Ｄ４）のカソードは、第１ダイオード（Ｄ１１，Ｄ２１，…Ｄ１ｉ）または第２ダイオード（Ｄ２１，Ｄ２２，…，Ｄ２ｉ）のアノードと接続されており、第３および第４ダイオード（Ｄ３，Ｄ４）の第２端子はそれぞれ、負荷に依存する直流電圧源（Ｕ_LG）のための第１または第２端子（Ａ１，Ａ２）に接続されており、第１結節点（Ｋ１）も第２結節点（Ｋ２）も、直流電圧端子（Ｅ_R）に接続されていることを特徴とする回路装置。

Claims

【特許請求の範囲】 1. 帯域通過フィルタ入力側（ＩＮ）と帯域通過フィルタ出力側（ＯＵＴ）との間に、第１キャパシタ（Ｃ１）と、第１並列ＬＣ素子（Ｌ_p１，Ｃ_p１）と、第２キャパシタ（Ｃ２）と、インダクタ（Ｌ）とからなる直列回路が接続されており、前記の個別の素子は、上記の順序で相互に接続されており、第１並列ＬＣ素子（Ｌ_p１，Ｃ_p１）と第２キャパシタ（Ｃ２）との間の接続線路に、第２並列ＬＣ素子（Ｌ_p２，Ｃ_p２）が接続されており、該第２並列ＬＣ素子の第２端子は、第３キャパシタ（Ｃ３）を介して固定の基準電位（Ｐ）に接続されており、第２キャパシタ（Ｃ２）とインダクタ（Ｌ）との間の接続線路に、第３並列ＬＣ素子（Ｌ_p３，Ｃ_p３）が接続されており、該第３並列ＬＣ素子の第２端子もまた、直接または第４キャパシタ（Ｃ４）を介して前記固定の基準電位(P)に接続されていることを特徴とする帯域通過フィルタ。 2. 第２キャパシタ（Ｃ２）とインダクタ（Ｌ）との間の接続線路は、第５キャパシタ（Ｃ５）を介して前記固定の基準電位（Ｐ）に接続されている請求項１に記載の帯域通過フィルタ。 3. 複数の帯域通過フィルタ（Ｆ１，Ｆ２，…，Ｆｉ）を備える請求項１または２に記載の回路装置において、交流電圧入力端子（ＩＮ_RF）と交流電圧出力端子（ＯＵＴ_RF）との間に複数の周波数領域フィルタ分岐（ＦＺ１，ＦＺ２，…，ＦＺ１）が配置されており、各々の周波数領域フィルタ分岐（ＦＺ１，ＦＺ２，…，ＦＺｉ）内では少なくとも１つの帯域通過フィルタ（Ｆ１，Ｆ２，…Ｆｉ）が直列に、少なくとも１つの第１ダイオードと、該第１ダイオードとは逆向きの導通方向で接続されている少なくとも１つの第２ダイオード（Ｄ１１，Ｄ２１；Ｄ２１，Ｄ２２；…；Ｄ１ｉ，Ｄ２ｉ）との間に配置されており、各々の周波数領域フィルタ分岐（ＦＺ１，ＦＺ２，…，ＦＺｉ）内に、スイッチユニット（ＳＥ１，ＳＥ２，…，ＳＥｉ）が設けられており、該スイッチユニットにより、前記回路装置の動作時に所属の帯域通過フィルタ（Ｆ１，Ｆ２，…，Ｆｉ）をスイッチオンするために、当該周波数領域フィルタ分岐（ＦＺ１，ＦＺ２，…，ＦＺｉ）の第１および第２ダイオード（Ｄ１１，Ｄ２１；Ｄ２１，Ｄ２２；…；Ｄ１ｉ，Ｄ２ｉ）が導通接続され、第３ダイオード（Ｄ３）の第１端子は相互に並列に接続された周波数領域フィルタ分岐（ＦＺ１，ＦＺ２，…，ＦＺｉ）の第１結節点（Ｋ１）に、第４ダイオード（Ｄ４）の第１端子は前記周波数領域フィルタの第２結節点（Ｋ２）に接続されており、これにより第３および第４ダイオード（Ｄ３，Ｄ４）は、第１ダイオード（Ｄ１１，Ｄ２１， …Ｄ１ｉ）または第２ダイオード（Ｄ２１，Ｄ２２，…，Ｄ２ｉ）と同じ導通方向で接続されており、第３および第４ダイオード（Ｄ３，Ｄ４）の第２端子はそれぞれ、負荷に依存する直流電圧源（Ｕ_LG）のための第１または第２端子（Ａ１，Ａ２）に接続されており、第１結節点（Ｋ１）も第２結節点（Ｋ２）も、直流電圧端子（Ｅ_R）に接続されていることを特徴とする回路装置。 4. 第１および第２ダイオード（Ｄ１１，Ｄ２１；Ｄ２１，Ｄ２２；…；Ｄ１ｉ，Ｄ２ｉ）ならびに第３および第４ダイオード（Ｄ３，Ｄ４）は、ＰＩＮダイオードである請求項３に記載の回路装置。 5. 前記スイッチユニット（ＳＥ１，ＳＥ２，…，ＳＥｉ）はそれぞれ、第１電気抵抗（Ｒ１１，Ｒ１２，…，Ｒ１ｉ）および第２電気抵抗（Ｒ２１，Ｒ２２，…，Ｒ２ｉ）と、オンオフスイッチ（Ｓ１，Ｓ２，…，Ｓｉ）と、キャパシタ（ＣＦ１，ＣＦ２，…，ＣＦｉ）とを有しており、前記第１抵抗および第２抵抗はそれぞれ、一方では所属の周波数領域フィルタ（Ｆ１，Ｆ２，…，Ｆｉ）の入力側または出力側に接続されており、他方では相互に接続されており、前記オンオフスイッチは、一方では第１電気抵抗（Ｒ１１，Ｒ１２，…，Ｒ１ｉ）と第２電気抵抗（Ｒ２１，Ｒ２２，…，Ｒ２ｉ）との間に接続されており、他方では固定の基準電位（Ｐ）に接続されており、前記キャパシタ（ＣＦ１，ＣＦ２，…，ＣＦｉ）は同様に、一方では第１電気抵抗（Ｒ１１，Ｒ１２，…，Ｒ１ｉ）と第２電気抵抗（Ｒ２１，Ｒ２２，…，Ｒ２ｉ）との間に接続されており、他方では固定の基準電位（Ｐ）に接続されている請求項３または４に記載の回路装置。