JP2002503038A - 分離自在のリードを備えた構成素子 - Google Patents

分離自在のリードを備えた構成素子

Info

Publication number
JP2002503038A
JP2002503038A JP2000531040A JP2000531040A JP2002503038A JP 2002503038 A JP2002503038 A JP 2002503038A JP 2000531040 A JP2000531040 A JP 2000531040A JP 2000531040 A JP2000531040 A JP 2000531040A JP 2002503038 A JP2002503038 A JP 2002503038A
Authority
JP
Japan
Prior art keywords
lead
leads
dielectric layer
dielectric
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000531040A
Other languages
English (en)
Inventor
ハーバ，ベルガセム
エスランポー，ハミッド
カラヴァキス，コンスタンティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tessera Inc
Original Assignee
Tessera Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera Inc filed Critical Tessera Inc
Publication of JP2002503038A publication Critical patent/JP2002503038A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 超小形電子構成素子は、優先層（２２）と、該誘電層の面に配置されたリードとを有する出発構造体を提供することによりつくられる。誘電層をエッチングして、リード（２４）を誘電層から一部分離させ、各リードの、誘電層に分離自在に接続された部分を残す。リード（２４）の端部は、誘電層をエッチングしてリード（２４）を誘電層から部分的に分離する前に、半導体チップまたはウエハの接点のような、超小形電子素子（５０）の接点（５２）に接続することができる。リードは、超小形電子素子（５０）と誘電層（２２）とを互いに離隔する工程において、誘電層を破壊しまたはリードから引き剥がすことができるように、誘電層から部分的に分離される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップのような超小形電子素子に対して電気接続を行うのに
有効な構成素子及びかかる構成素子を製造する方法に関する。
【従来の技術】
【０００２】 半導体チップ集成体及び同様の超小形電子素子を製造する技術は、分離自在に
取着されたリードを使用している。かかる１つの方法が、本譲受人に同じく譲渡
された米国特許第５、５１８、９６４号に開示されている。本明細書においては
、この米国特許を引用してその説明に代える。この’９６４号特許において説明
されている好ましい実施の形態においては、接続構成素子における誘電層のよう
な第１の素子には、該素子の面に沿って延びた、複数の細長い可撓性のある即ち
柔軟なリードが設けられている。各リードは、第１の素子に固着された端子端部
と、端子端部から偏位して配置された先端部とを有している。リードの先端部は
、第１の素子に取り外し自在即ち分離自在に取着することができる。接点を有す
る半導体チップのような第２の素子が、第１の素子即ち接続構成素子と係合され
、リードの先端部は、チップ即ち第２の素子の接点に結合されている。素子は、
次に、リードを変形させ、第１の素子と第２の素子との間、即ち、チップと接続
構成素子との間を延びる垂直方向に延伸したリードを提供するように、互いに離
隔して動かされる。順応性のある材料を、チップと接続構成素子との間に導入す
ることができる。
【０００３】 得られた構造体は、リードに大きな応力を生ずることなく、チップが接続構成
素子に対して動くことができるので、熱膨張の補償を行うことができる。この好
ましい構造体は、容易に試験することができるとともに、印刷回路板などのよう
な別の基板に取着することができる。’９６４号特許に開示の方法の好ましい実
施の形態は、多数の端子を有するチップその他の超小形電子素子を用いて実施す
ることができる。好ましい方法においては、多くのリードが同時に変形に供され
る。’９６４号特許の特に好ましい実施の形態においては、所定の接続構成素子
即ち第１の素子リードは、ウエハの一部として形成される幾つかのチップまたは
多数のチップのアレイのような複数のチップの接点に接続することができ、これ
により多数のリードが同時に変形される。
【０００４】 ’９６４号特許に開示の実施の形態においては、各リードの先端部は、先端部
と表面との間に介在配置される銅のようなベース金属の小さなスポットにより、
第１の素子に結合される。典型的には、かかるスポットは、ベース金属の連続層
を覆う金のような耐エッチング性の金属からリードを形成する方法により、形成
される。リードは、先端部及び端子端部に広幅部を有している。次に、この構成
素子は、ベース金属を攻撃する液体エッチング溶液に暴露することによるなどし
てエッチング処理に供し、リードをアンダーカットするとともに、端子端部及び
先端部を除く全ての部位において、耐エッチング金属の下からベース金属を除去
する。先端部においては、ベース金属の全てではないが、ほとんどが耐エッチン
グ金属の下から除去され、ベース金属の小さなスポットが残される。先端部と接
続構成素子の面との結合の強さは、スポットのサイズにより有効に制御される。
かくして、ベース金属は単位面積当たりまたは単位長さ当たり、比較的高い結合
強度を提供することができるが、第１の素子面に対するリードの先端部の取着は
依然として弱いものとなる。脆弱リード部及び小さいボタンのような構造体は、
リードの先端部に有用な取り外し自在の取着部を提供することができるが、製造
の際にこれらの構造体を形成するには、注意が必要となる。大形の接続構成素子
のリードの端子端部の下に均一なサイズのベース金属のスポットを形成するには
、エッチング処理を制御して行わなければならない。更に、ベース金属と面との
結合強度の変動により、リードの先端部を面に保持する強度もこれに対応して変
動する。
【０００５】 ＰＣＴ国際公開ＷＯ９４／０３０３６号に記載されているように、接続構成素
子は、ポリイミドその他の誘電層のような支持構造体を含むことができ、この誘
電層は該層を介して延びる１つ以上のギャップを有している。本明細書において
は、この国際公開公報を引用してその説明に代える。好ましくは、支持構造体は
、１つ以上の柔軟な、あるいは順応性のある層を有する。接続構成素子は、ギャ
ップを介して延びるリードを更に有することができる。各リードは、ギャップの
一方の側において支持構造体に固着された第１の端部即ち端子端部と、ギャップ
の反対側において支持構造体に取り外し自在に取着された第２の端部とを有して
いる。この’０３６号公開公報に記載の好ましい方法においては、接続構成素子
は、半導体チップその他の超小形電子素子に配置される。各リードには、ボンデ
ィングツールが係合し、ギャップの中を下方向に付勢され、解放自在即ち分離自
在に接続された第２の端部を支持構造体から取り外す。リードは、ギャップの中
を下方へ曲げられ、チップ即ち超小形電子素子の接点に結合される。’０３６号
公開公報に記載の好ましい接続構成素子及び方法によればまた、著しく効率的な
結合技術と極めてコンパクトな集成体が提供されている。最終製品は、熱膨張に
対する補償、試験の容易性及びコンパクトな構成といったような数多くの利点を
発揮する。
【０００６】 ’０３６号公開公報及び’９６４号特許に記載の他の構造体は、各リードの取
り外し自在の端部を、支持構造体即ち第１の素子に固着された他の構造体に接続
する脆弱リード部を採用している。脆弱部からも、有効な効果を得ることができ
る。しかしながら、このような脆弱素子は、最も一般的には、リード自体を形成
するのに使用されるフォトエッチングまたは選択被着法を使用して形成すること
ができ、これにより狭幅の部分を形成することができる。この狭幅の部分の最小
幅は、この方法において形成可能な最小幅よりも小さくすることはできない。狭
幅部に隣接する、リードのその他の部分は、狭幅部よりも広い幅にしなければな
らないので、これらの他の部分は、この方法において得ることができる最小幅よ
りも大きくしなければならない。即ち、この方法により形成されるリードは、こ
の形成方法において得ることができる最小のライン幅よりも概ね広幅となってい
る。これでは、所定の面積に収容することができるリードの数は制限されたもの
となる。
【０００７】 ’０３６号公開公報に開示されている他の実施の形態においては、リードの第
１の端部即ち固着された端子端部は、比較的大きな面積を有することができ、一
方、支持構造体を覆う、リードの第２の端部即ち取り外し自在に取着された端部
は、比較的小さな面積を有することができるので、このような第２の端部は、リ
ードがボンディングツールにより下方に付勢されたときに、第１の端部よりも先
に支持構造体から分離されることになる。かかる構成とするには、これらの端部
の寸法を制御することにより、リードと支持構造体との結合面積を制御すること
が必要となるとともに、この方法において形成可能な最小の素子よりも幅の広い
リードが必要となる。
【０００８】 ’０３６号公開公報に記載され、更には同じ譲受人に譲渡された国際公開ＷＯ
９７／１１５８８号に記載されているように、これらの及び他の超小形電子接続
構成素子において使用されているリードは、金属層のほかに重合層を含むことが
できる。重合層は、リードを構造的に補強する。例えば、’５８８号公開公報に
記載されている、あるリードは、重合層の両面を覆う金属層のような１対の導電
層を含んでいる。一方の導電層は信号導体として使用することができ、一方、反
対側の導電層は電位基準導体として作用することができる。かくして、この複合
リードは、リードに沿って延びるストリップラインを提供する。この構成のスト
リップラインリードは、リードに沿って低い、良好に制御されたインピーダンス
を提供することができ、これにより、接続構成素子及びこれに連係する超小形電
子素子により形成される回路の動作の速度を高めることができる。電位基準導体
はまた、隣接するリード間のクロストーク(crosstalk)または望ましくない誘導 信号結合を少なくするように作用する。
【０００９】
【発明が解決しようとする課題】
これらの改良が行われているにも拘わらず、更なる改良が所望されている。
【００１０】
【課題を解決するための手段】
本発明の一の観点によれば、接続構成素子が提供されている。本発明のこの観
点に係る方法は、重合(polymeric)誘電層を覆う１つ以上の金属リードを含む出 発構造体を提供する工程と、出発構造体をエッチング剤、最も好ましくは、酸素
その他の酸化性気体を含む反応体ガスのプラズマのような気体エッチング剤と接
触させて、前記１つ以上のリードの下方に配置された誘電層の部分をエッチング
する工程とを備えている。典型的には、出発構造体においては、リードは誘電層
の第１の面を覆う。エッチング工程は、リードを有する第１の面をエッチング剤
に曝すことにより行うことができる。エッチング工程は、最も好ましくは、エッ
チングにより画定された重合接続領域により誘電層に接続された前記リードの部
分だけを残すように行われる。この重合接続領域は、かかる部分よりも小さい。
かくして、エッチング工程の後は、リードは、誘電層のエッチングされた面から
垂直方向に離隔される。この接続領域は、誘電層と一体をなし、かつ、誘電層と
リードの覆い領域との間を垂直方向に延びる重合接続素子を形成する。この領域
は、本明細書においては、リードの取着領域という。
【００１１】 重合接続領域即ち接続素子は、リードの取着領域と誘電層との間に、確実、か
つ、容易に分離自在の接続部を提供する。重合層とリードの材料との接着の程度
とは関係なく、接続を解除するのに必要な力は、重合接続素子の引張強さを越え
ることができない。これは、重合接続素子の横断面積により制御される。この面
積は、エッチング処理において精確に制御することができる。
【００１２】 各リードは、第１及び第２の端部と、これらの端部間を延びる細長い領域とを
有することができる。エッチング工程は、細長い領域を誘電層から除去し、かつ
、かかる接続素子により誘電層に解放自在即ち分離自在に接続されたリードの一
端を残すように実施することができる。リードの他端は、誘電層に固着したまま
とすることができる。例えば、リードの第１の端部と、重合層の下にある部分(u
nderlying portion)は、エッチング処理の際にマスクでカバーして、重合層を実
質上未エッチングの状態に保持するとともに、第１の端部をポリマ層に固着した
状態にすることができる。リードの第２の端部及びポリマ層の下にある部分は、
重合層の一部を除去し、かつ、リードの第２の端部の下に重合接続素子を形成す
るように、エッチング剤に曝すことができる。
【００１３】 更に別の実施の形態においては、本発明のこの観点に係る方法は、第１の端部
と第２の端部とを有し、重合誘電層を覆う１つ以上の金属リードを有する出発構
造体を提供する工程と、各リードの第２の端部を超小形電子素子の接点に結合す
る工程と、出発構造体をエッチング剤に曝すことにより各リードの下に配置され
た重合誘電層の部分をエッチングする工程とを備えている。本発明のこの観点に
おける好ましい実施の形態においては、エッチング工程は、各リードの少なくと
も第２の端部が重合誘電層から少なくとも一部が解放され、かつ、各リードの第
１の端部が重合誘電層に固着された状態となるように行われる。
【００１４】 本発明の更に別の観点によれば、水平方向に延びる面を有する重合誘電層を含
む支持構造体と、前記誘電層の前記面を覆うとともに、前記面から垂直方向に離
隔した取着部を有する、リードのような１つ以上の金属導電構造体と、前記面と
前記接続構造体の取着部との間を延びる前記誘電層と一体をなす重合接続素子と
を備えた超小形電子接続構成素子が提供されている。リードの取着部は、重合接
続部を覆っている。各接続素子は、該接続素子を覆う取着部の対応する水平方向
の寸法よりも小さい、少なくとも１つの水平方向の寸法を有す。この素子(eleme
nt)は、リードの取着部と支持構造体との間に解放自在の接続部を形成するのが 好ましい。本発明のこの観点に係る構成素子(component)は、上記した方法に従 って製造することができる。
【００１５】 本発明の別の観点によれば、支持構造体及び該支持構造体に取着された１つ以
上のリードを提供する工程と、リードに誘電材料を被着する工程とを備えた超小
形電子接続構成素子の製造方法が提供されている。リードは、支持構造体に対し
て変形自在であり、あるいは可動となっているのが最も好ましい。被着工程は、
被着された誘電材料がリードの長手方向の少なくとも一部においてリードの周囲
全体を延びる連続したジャケットを提供するように行うのが好ましい。例えば、
リードの一部は、支持構造体の縁部から突出し、あるいは支持構造体のギャップ
を介して突出するように形成することができ、連続するジャケットはリードのこ
れらの部分に設けることができる。この方法によれば、従来のワイヤのような遥
かに大きいリードだけにおいて典型的に配設される絶縁ジャケットを有する接続
構成素子に微細なリードを設けることができる。被着工程は、電気泳動被着浴を
用いて行うことができる。
【００１６】 本発明の更に別の観点によれば、この方法は、被着された誘電材料に金属層の
ような導電層を被着する更なる工程を含むことができる。かくして、金属層は、
リードと共軸をなして延び、かつ、誘電ジャケットによりリードから絶縁されて
いる基準導体(reference conductor)を形成する。
【００１７】 本発明のこの観点における好ましい実施の形態においては、この方法は、１つ
以上のリードのそれぞれの第２の端部を超小形電子素子の接点に接続する工程と
更に含む。この実施の形態の方法は、重合誘電層を覆い、第１の端部と第２の端
部とを有する１つ以上の金属リードを含む出発構造体を提供する工程と、重合誘
電層の所定の領域にはんだマスクを被着する工程と、各第２の端部を超小形電子
素子の接点に接続する工程と、出発構造体をエッチング溶液に曝してリードの下
方に配置されている重合誘電層の部分を含む重合誘電層の一部をエッチングする
工程と、誘電材料をリードに被着する工程とを備えている。
【００１８】 本発明の更に別の観点によれば、支持構造体と、支持構造体に取着された１つ
以上のリードとを備えた超小形電子接続構成素子が提供されている。各リードは
、支持構造体に対し可動の細長い部分を有している。誘電材料のジャケットが、
各リードの細長い部分の少なくとも一部に亘って各リードを包囲している。構成
素子は、前記リードの細長い部分を包囲するとともに該細長い部分と共軸をなし
て延び、かつ、誘電材料のジャケットにより細長い部分から絶縁されている基準
導体を更に備えるのが好ましく、基準導体は、誘電ジャケットを覆う、導電材料
からなるコーティングを有する。リードの細長い部分は、約１００μｍ未満の、
典型的には、５０μｍ以下の横断面寸法を有するのが好ましく、一方、誘電材料
は、約１２−５０μｍの厚さとすることができる。基準導体は、接地面(ground
plane)または電源面(power plane)のような、支持構造物の電位面(potential pl
ane)素子に電気的に接続することができる。
【００１９】 絶縁されたリードは、超小形電子構成素子との接続の際または接続の後に起こ
る不意の短絡をなくすことができる。導電性のジャケットを組み込んだ実施の形
態においては、リードは、小型の同軸ケーブルとして作用し、信号の伝播を高め
るとともに高周波における動作を許容する、良好に制御されたインピーダンスを
提供する。小型の同軸ケーブルはまた、隣接するリード間のクロストーク(cross
talk)のような電磁的な干渉を防ぐことができる。別の変形態様においては、各 リード及び包囲する導電ジャケットは、差動信号回路(differential signaling
circuit)の２つの導体として作用する。
【００２０】 本発明の更に別の実施の形態によれば、誘電層と誘電層に配置された複数の端
子とを備えた超小形電子素子が提供されている。誘電層は、非平面状の(non-pla
nar)第１の面と第１の面に対向する平面状の第２の面とを有している。集成体は
また、複数の導電接点と複数の導電リードとを有する超小形電子素子を更に備え
、各リードは端子の１つを接点の１つに接続している。
【００２１】
【発明の実施の形態】
本発明の一の実施の形態に係る方法は、誘電層、好ましくは、重合層２２と、
誘電層の面２６を覆う複数のリード２４とを組み込んだ出発構造体２０をもって
開始する。各リードは、第１の端部２８と、第２の端部３０と、これらの端部間
を延びる比較的狭い細長い部分３２とを有している。各リードの第１の端部は、
細長い部分３２よりも幅広であり、各リードの第２の端部３０もまた細長い部分
よりも幅広となっている。即ち、各リードを横切る最小の距離は、細長い部分３
２内のリードを横切る最小の距離よりも大きくなっている。リードは、層２２の
面２６に付着している。更に、各リードの第１の端部２８は、この第１の端部に
おいて重合層内に延びる金属導電体３４により、重合層に物理的に取着されてい
る。
【００２２】 好ましい実施の形態においては、誘電層２２は、以下に説明するエッチング剤
によりエッチングすることができる重合材料から形成される。より好ましい実施
の形態においては、誘電層２２は、ポリイミド、フルオロポリマ、熱可塑性ポリ
マまたはエラストマのような重合材料の薄いシートから構成されている。ポリイ
ミドが、柔軟な誘電素子として使用するのに特に好ましい材料である。好ましい
実施の形態においては、柔軟な誘電素子は、１０乃至１００μｍ、より好ましく
は２５乃至７５μｍの厚さを有する。電子接続構成素子において誘電層を形成す
るのに通常使用される一般的な有機ポリマの多くは、気体のエッチング剤に対し
て感受性を有している。ポリイミドは、このようにしてエッチングすることがで
き、重合層２２の材料として使用することができる。図１及び２に示す特定の実
施の形態においては、重合層２２は、支持構造体の全体を形成する単一層として
設けられ、導体３４は、この単一層構造体を介して全体的に延びるバイア(via) である。しかしながら、重合層２２は、より大きな支持構造体の一部として設け
ることができる。例えば、重合層は、数多くの誘電層、導電電位面層及び内部導
電体の層を組み込んだ複雑な多層支持構造体に、一の面の層を形成することがで
きる。導電体３４は、支持構造体を介して全体的に延びる必要はない。例えば、
電導体３４は、複雑な支持構造体の内部を延びることができるとともに、内部導
体及び／またはかかる複雑な構造体の電位面素子の１つ以上で終端することがで
きる。
【００２３】 出発構造体は、実質上どの従来の方法によっても製造することができる。例え
ば、リード２４は、重合層２２の加法(additive)メッキにより形成することがで
き、あるいは重合層と接触して予め存在する金属層の減法(subtractive)エッチ ングにより形成することができる。導体３４は、重合層にライナを形成する従来
のメッキ法により形成することができる。リードを形成するのに使用される方法
によれば、リードに、ポリマ層に対する良好な接着を提供することができる。例
えば、リードが加法メッキにより形成される場合には、金属の初期層を、スパッ
タリングのような高エネルギ被着処理により重合層に被着することができるとと
もに、リードをこの初期層に加法メッキすることができる。金属層は、従来の接
着剤（図示せず）を使用して、重合層に積層することができるとともに、金属層
を減法エッチングしてリードを形成することができる。リード２４の金属は、電
気リードとして使用することができる実質上あらゆる導電金属とすることができ
る。例えば、銅、金及びこれらの金属を含む合金を使用することができる。更に
また、リード２４は、異なる金属の複数の層を含むことができる。例えば、リー
ド２４は、銅または銅合金から形成し、金の薄層により覆うことができる。図１
及び２に示す特定のリードは、各リードの第２の端部に結合材料のスポット３６
を有している。ボンディング材料即ち結合材料３６は、以下において説明するよ
うに、超小形電子構成素子の接点にリードの第２の端部を結合するようになって
いる。リードの寸法と形状は、上記した’９６４特許に記載されているようなも
のとすることができる。
【００２４】 リード２４を担持する第１の面２６は、層２２のポリマと反応してポリマ層を
腐食するエッチング剤に曝される。最も好ましくは、エッチング剤は、ポリマと
反応して気体の副生成物を形成する気体エッチング剤である。気体エッチング剤
は、ハロゲン、酸素またはハロゲンと酸素との混合物のような１つ以上の酸化成
分を組み込んだ酸化反応体のプラズマであるのが望ましい。かかるプラズマは、
例えば、高エネルギの不安定または準安定状態にある電子を有するイオン、ラジ
カル、分子及び原子のような著しく活性化された状態にある酸化成分を含む。例
えば、酸素含有プラズマにおいては、酸素は一般に、単原子酸素（Ｏ）及びオゾ
ン（Ｏ３）として存在する。これらの種は、通常の安定な２原子形態の酸素（Ｏ ２ ）よりも反応性がある。気体エッチング剤の成分に関して本明細書において使
用されている語である「活性化種」("activated species")とは、通常の安定な 形態のかかる成分よりも反応性がある成分の種であると理解されるべきである。
プラズマは、従来のプラズマ処理装置により第１の面２６に提供することができ
る。かかる装置は、典型的には、プラズマ形成反応体の気体混合物の供給源に接
続されたチャンバを有する。電極をチャンバ内に配設して、チャンバの気体混合
物に直接、電気エネルギを印加することができる。あるいはまたは更には、コイ
ルその他の適宜のアンテナをチャンバの外部に配置して、チャンバの壁を介して
高周波電気エネルギを印加することができる。チャンバには、チャンバの内部を
減圧下に保持する排気ポンプと、従来の圧力規制及びエネルギ規制装置を設ける
ことができる。チャンバ内の気体混合物に印加されるエネルギにより電気放電が
発生され、気体混合物をイオン化することによりプラズマを形成する。いわゆる
直接プラズマ法においては、プラズマは、重合層と直接接触する。間接プラズマ
法においては、プラズマは、処理されるべき構造体から離隔したチャンバのプラ
ズマ領域において形成される。チャンバ内の気体の流れは、気体がプラズマ領域
を介して流れ、かつ、プラズマ領域から処理されている構造体へ向けて流れるよ
うに形成される。かかる構成は、例えば、プラズマ内に形成される特定の活性化
種が、適宜の「半減期」を有し、従って、処理している構造体に到達するまで流
れている気体において生きることができる場合に使用することができる。間接プ
ラズマ処理においては、構造体は、プラズマ自体に曝されるのではなく、「残光
」("afterglow")と広く呼ばれている、気体がプラズマを通過した後に残存して いる活性化種の混合物に曝される。直接及び間接プラズマ処理はいずれも、プラ
ズマ処理の技術分野において周知であるので、これ以上の説明は省略する。
【００２５】 気体エッチング剤に対する暴露の際には、気体エッチング剤に対する面２６と
は反対側の構造体２２の面は、一時的な、即ち、仮のマスク層４０により保護す
ることができる。マスク層は、接着剤付きの重合マスク層のような層または銅フ
ォイルのような接着剤付きの金属層とすることができる。気体エッチング剤が面
２６と接触すると、かかる面においてポリマ層の材料と反応し、これを気体の副
生成物に変える。副生成物は、使用された反応体ガスとともにチャンバから除去
される。気体エッチング剤は、リードの金属を感知し得る程度まで攻撃すること
はない。気体エッチング剤は、リードにより保護されていない露出面２６の部分
を攻撃するとともに、リードの縁部で開始する、リードの下にある重合層面の部
分を攻撃する。エッチング処理は、一般に、等方性である。即ち、エッチングさ
れた前線が、リードの縁部から水平及び垂直方向へ実質上等速度で進行する。か
くして、面２６は、リードにより覆われていない領域及びリードの縁部に隣接し
た領域においてへこむ。処理が進行すると、ポリマ層２２の面は、リードの縁部
のおいて開始する、リードの下からのエッチングに供される。
【００２６】 エッチング工程は、図３−７に示す段階に到達すると終了する。処理のこの段
階においては、狭幅の細長い部分３２の対向する縁部４２及び４４から進行する
エッチングされた領域が、互いに遭遇して互いに接合することにより、リードの
細長い部分３２は、ポリマ層２２のエッチングされた面２６’から全体的に解放
される。しかしながら、幾分広い第２の端部においては、進行しているエッチン
グの前線は、まだ互いに遭遇していない。かくして、小さな重合領域４６が、各
第２の端部３０の下に残る。このような各領域４６は、リードの連係する第２の
端部領域３０よりも小さい接続素子を形成する。かかる各接続素子は、新たにエ
ッチングされたポリマの面２６’からリードへ延び、第２の端部３０は、ポリマ
層から垂直方向に離隔した状態で、ポリマ層に取着維持される。各リードの第１
の端部２８は、導電性のバイア３４によりポリマ層に取着保持される。ポリマ層
の寸法とバイアの寸法により、重合アンカー接続素子４８もまた、各リードの第
１の端部２８に留まることができる。
【００２７】 エッチング処理が、図３−７に示す段階に達すると、構成素子は、使用に供す
ることができる。エッチング工程は、構成素子に何らの残留物も残さず、しかも
構成素子から洗い落とさなければならない液体を利用していないので、構成素子
から残留物またはエッチング液を除去する更なる処理工程は何ら、必要とされな
い。実際に、エッチング工程は、金属リードから有機汚染物質を除去する。仮の
即ち一時的なマスク層４０は、エッチング処理の後に、剥離などにより除去する
ことができる。あるいは、マスク層４０は、第１の層２６だけが気体のエッチン
グに曝されるように重合層がプラズマチャンバに配置される場合には、省略する
ことができる。例えば、重合層の反対側の面は、支持体に対して配置することが
でき、あるいは処理の際に導入される不活性ガスの保護シールにより覆って、不
活性ガスがこの反対側の面を流れて、気体のエッチングによる攻撃からこの面を
保護するようにすることができる。
【００２８】 完成された構成素子は、図３−７に示すように、重合層２２に固着された第１
の端部即ちアンカー部２８を有するリードを含む。各リードの第２の端部即ち取
着部３０は、重合接続素子４６により重合層に解放自在に接続される。かくして
、接続素子は、面積が比較的小さいので、限られた強度だけを有するものとなる
。各取着部即ち第２の端部３０と重合層２２との接続の強度は、連係する接続素
子４６の引張強さを越えることができない。この引張強さは、接続素子の横断面
積に直接比例する。かかる横断面積は、第２の端部３０の寸法、エッチングの速
度及びエッチング時間による。これらの因子はいずれも、大規模に、容易にかつ
繰り返して制御することができる。図１−７に関して上記した特定の構成素子は
、上記した’９６４号特許に記載のようにして使用される。接続構成素子は、上
記特許においてより詳細に説明されているように、半導体チップ、ウエハその他
の超小形電子素子５０（図８）と並列配置され、リードの解放自在に接続された
第２の端部３０は、超小形電子素子の接点５２と整合される。熱及び圧力を印加
することにより、リードの第２の端部３０を、接点５２に、リードにより担持さ
れた結合材料即ちボンディング材料３６を使用して結合される。この処理の際に
、リードの第２の端部は、接続素子４６により重合層に取着保持される。第２の
端部が接点に結合されると、重合層２２と超小形電子素子５０は所定の距離互い
に離隔するように動かされ、リードの細長い部分３２を垂直方向に延びるように
変形させる。超小形電子素子と誘電層が互いに離隔して動くと、リードの第２の
端部は面２６’から離れて動く。接続素子４６は、金属リードの面を壊し、ある
いは該面から引き離される。しかしながら、接続素子の強度は、十分に制御され
ているので、リードの第２の端部は重合層から確実に離れることができる。’９
６４号特許に更に説明されているように、ゲルまたはエラストマのような順応性
のある材料を、重合層と誘電素子との間に液体封入材を導入し、液体封入材を硬
化することによるなどして、変形されたリードの周囲に設けることができる。垂
直方向に延びる曲がったリードは、チップ接点６２と重合素子の導電体３４とを
相互に接続させる。
【００２９】 本発明の別の実施の形態に係る方法においては、リードは、出発構造体がエッ
チング剤に曝される前に、超小形電子素子に接続される。この方法に係る処理工
程が、図２５ａ−２５ｆに示されている。図２５ａ−２５ｆ、更には、図２５ｇ
−２５ｆは、一定の比率では拡大されていない。図２５ａに示すように、本発明
のこの実施の形態に係る方法は、上記した出発構造体２０をもって開始する。詳
細に上記したように、各リード２４の第１の端部２８は、金属導電体３４により
重合層２２に取着されている。結合材料即ち合金材料３６のスポットを各リード
の第２の端部３０に配置する。好ましい実施の形態においては、各リードはまた
、各第１の端部２８と各第２の端部３０との間を延びる細長い狭幅部３２を有し
ている。平面図において、これらのリードの形状は真っ直ぐにすることができ、
あるいは湾曲させることができる。図２５ｂには、かかる湾曲部を１つ有するリ
ードを含む出発構造体が示されている。出発構造体２０は、半導体チップ、ウエ
ハその他の超小形電子素子５０と並列配置され、第２の端部３０が、図２５ｃに
示すように、超小形電子素子の表面に配置された導電接点５２と整合されている
。次に、各リードの第２の端部３０は、図２５ｄに示すように、接点５２の１つ
に結合される。リードを超小形電子素子に結合即ちボンディングする方法は、上
記した’９６４号特許に記載されている。リードを接点に結合する他の方法も使
用することができる。次に、図２５ｅに示すように、ポリマ層２２の一部が、第
１の面２６をエッチング剤に曝すことにより腐食される。ハロゲン及び／または
酸素を含む酸化反応ガスのプラズマが、特に好ましいエッチング剤である。他の
好ましいエッチング剤が上記されている。ポリマ層がエッチング剤に曝されると
、第１の面の一部にへこみが形成される。ある好ましい実施の形態においては、
リードの細長い部分３２がポリマ層２２のエッチングされた面２６’から全体的
に解放されたときであって、各リードの第１の端部が全体的に分離される前に、
エッチング剤への暴露工程は終了する。細長い部分は完全に分離されるが、リー
ド自体は、第１の端部が重合層に固定されているので、ごく一部だけが分離され
る。図２５ｅには、各リードの細長い部分が、エッチング剤への暴露工程の際に
重合層から全体的に分離されている実施の形態が示されている。図２５ｆに示す
ように、重合層２２と超小形電子素子５０が所定の距離に亘って互いに離隔する
ように動かされ、リードの細長い部分３２を垂直方向へ延びるように変形させる
。一の好ましい垂直方向に延びる形態のリードは、いわゆる「Ｓ」字状のリード
である。別の実施の形態においては、細長い部分及び／または第２の端部は、エ
ッチング工程の際に重合層からごく一部だけを分離することができる。この実施
の形態においては、小さい重合接続素子は、細長い部分及び／または第２の端部
を重合層に接続する。小さい重合接続素子は、超小形電子素子／重合層変位工程
の際に破壊され、あるいは引き剥がすことができる。リードが重合層から部分的
に分離される前に、リードの第２の端部が超小形電子素子の接点に接続されるよ
うに構成された実施の形態が好ましい。これは、完全に取着されたリードは、リ
ードを接点に結合するのに通常使用される熱及び／または圧力に一層良好に耐え
ることができるからである。リードが、先づ一部分離され、次いで、その後に超
小形電子素子に結合される場合には、リードは、リードボンディング操作の際に
、曲げ、破壊、不整合あるいは損傷を一層受けやすくなると考えられる。
【００３０】 本発明のこの観点に係る好ましい実施の形態においては、重合誘電層の第１の
面２６は、周辺領域５３と中央領域５４とを更に備え、周辺領域５３は中央領域
５４を包囲している。図２５ｇを参照されたい。多くのエッチング操作において
は、周辺領域は、エッチング処理における物質移動作用により、中央領域よりも
大きい速度でエッチングされる。例えば、プラズマエッチング操作においては、
重合誘電層及び取着された超小形電子素子は、プラズマエッチングチャンバに配
置される。プラズマは、通常は、チャンバの頂部及び／または側部に配置された
ノズルを介してチャンバに注入される。従って、重合層の周辺領域は、中央領域
よりも一層多くのプラズマに一層迅速に曝される。このため、中央領域５４にお
ける重合誘電層の厚さは、周辺領域５３における重合誘電層の厚さよりも大きく
なる。従って、重合誘電層の第１の面２６’は、中央領域内に位置する少なくと
も１つの局在高点(localized high point)５８と、周辺領域内に配置された少な
くとも１つの局在低点５７とを有することになる。エッチング剤自体、注入圧、
エッチング時間などのようなエッチング処理における因子は、細長い部分即ちリ
ードの第２の端部の下にある領域がエッチングされる前に、重合誘電層が端子即
ちリードの第１の端部を有効に支持することができない点まで、重合誘電層の周
辺領域が腐食されないようにするために、選択しかつ監視するようにすべきであ
る。
【００３１】 更にまたはあるいは、超小形電子素子のサイズと形状は、周辺領域と中央領域
との間でエッチング速度に差があるように選定することができる。一般には、超
小形電子素子が大きくなると、エッチング速度の差は大きくなる。これは、エッ
チング剤が中央領域に到達するのに、より長い距離を移行しなければならないか
らである。方形ではなく矩形のチップの場合には、チップのアスペクト比（本明
細書においては、チップの長い方の辺の長さを短い方の辺の長さで除して得られ
る比として定義する）もまた、エッチング速度の差に影響を及ぼす。従って、辺
の長さ（即ち、幅）が１０ｍｍ以下の方形チップ及び幅が１０ｍｍ以下の矩形の
チップのような、幅が１０ｍｍ以下の超小形電子素子が、本明細書に記載の処理
においては好ましい。
【００３２】 上記した’９６４号特許に更に記載されているように、リードのボンディング
及びエッチング工程の後に、得られた構造体を封入することができる。構造体を
封入するのに使用される材料は、順応性があり、半剛性でありまたは剛性のある
材料とすることができる。好ましい従順な材料には、シリコーンゲル及びエラス
トマが含まれる。好ましい剛性材料には、エポキシ樹脂が含まれる。封入材は、
重合層と誘電素子との間に液体封入材を導入し、この液体封入材を硬化すること
によるなどして、変形されたリードの周囲に配置することができる。
【００３３】 エッチング速度に差があるので、誘電層２２の周辺領域は、中央領域よりも一
層深くエッチングされる。周辺領域が、端子及びリードの第１の端部を支持する
ように十分な強度を有する場合には、エッチングの深さに差があると、数多くの
利点が得られる。周辺領域が中央領域よりも深くエッチングされると、重合層と
超小形電子素子との距離は、集成体の外側縁部において一層大きくなる。距離が
このように大きくなると、集成体は、より低い封入材注入圧力を使用して、一層
迅速に封入に供することができる。圧力が低いと、封入材が注入されているとき
に、封入材が一方のリードを隣接のリードへ向けて押す、リードのスイープ(lea
d sweep)を極力なくすことができる。リードのスイープがあると、完成された集
成体に短絡を引き起こす可能性がある。
【００３４】 別の実施の形態においては、図２５ｉに示すはんだマスク６０のようなマスク
を、重合誘電層２２の第１の面２６に、好ましくはこの層が超小形電子素子５０
に取着される前に、選択的に被着して、誘電層の第１の面の選択された部分のエ
ッチング速度の影響を及ぼすことができる。次に、集成体をエッチング剤に曝し
、リードを図２５ｊに示すように垂直方向に延びるように形成する。マスク６０
は、エッチング処理のある部分においてまたは全てにおいて、第１の面２６の一
部を保護する。このような保護部分は、エッチング工程の期間中はエッチング剤
に曝されないので、このような保護が行われない場合と比べて腐食が少なくなる
。エッチング速度の差の影響をなくす(zero out)ようにマスクが精確に配置ある
いは被着されない場合には、第１の面２６’は非平面状の面を有し、誘電層２２
は不均一な厚さを有することになる。図２５ｊに示すように、非平面状の第１の
面２６’は、複数の局在高点５８と局在低点５７とを有する。マスク６０は、エ
ッチング工程の後に、除去し、あるいは残したままとすることができる。好まし
い実施の形態においては、リードを超小形電子素子に接続し、かつ、垂直方向に
延びるように変形させてから、はんだボールのような複数の接続素子を端子に接
続し、集成体を封入することができる。
【００３５】 本発明はまた、超小形電子素子集成体に関する。集成体は、上記した方法によ
り製造することができる。本発明のこの観点に係る超小形電子素子集成体は、図
２５ｇに示されている。本発明のこの観点の超小形電子集成体は、複数の導電接
点５２を有する超小形電子素子５０を有している。この集成体はまた、誘電層２
２を有する支持構造体を有している。誘電層２２は、中央領域５４と、中央領域
を包囲する周辺領域５３と、複数の導電端子３４とを有している。周辺領域５３
は、超小形電子素子５０の周辺部の下に配置されている。周辺領域５３と中央領
域５４は、誘電層２２と一体となっている。誘電層２２と超小形電子素子５０は
、複数のリード２４により電気的に接続されている。各リードは、端子３４の１
つと接点５２の１つとに接続されている。第１の面２６’は、中央領域５４に配
置された局在高点５８と、周辺領域５３に配置された局在低点５７とを有してい
る。周辺領域５４は、局在高点５８から第２の面５９へかけて測定した中央領域
の厚さよりも小さい、第１の面２６’の局在低点５７から第２の面５９にかけて
測定した厚さを有している。周辺領域と中央領域における誘電層２２の厚さの変
動は、図２５ｄの集成体をエッチング剤に曝すことにより得ることができる。エ
ッチング剤のタイプ、エッチング剤への露出時間、集成体の寸法、特に、超小形
電子素子の寸法は、この変動の程度に影響を及ぼすことができる。上記したよう
に、厚さの変動が大きいと、リードのスイープを最小にするという利点が得られ
、一方、変動が小さいと、構造上の一体性を確保することができるという利点が
得られる。従って、好ましい実施の形態においては、周辺領域の深さは、少なく
とも１０μｍであり、中央領域の深さは少なくとも１２μｍである。
【００３６】 図２５ｈに示すように、集成体はまた、端子３４に接続されたはんだボール５
６のような複数の接続素子及び／または封入材５５を含むことができる。かかる
はんだボール５６は、超小形電子素子集成体を、印刷回路板のような、より大き
な集成体に接続するのに使用することができる。好ましい実施の形態においては
、集成体はまた、上記したように、重合誘電層と超小形電子素子との間に配置さ
れる封入材５５を含むことができる。
【００３７】 別の実施の形態においては、本発明のこの観点の超小形電子集成体は、複数の
局在高点と低点とを有することができる。かかる集成体は、図２５ｉに示すよう
に、エッチング工程の際に第１の面２６の一部をマスクすることにより形成する
ことができる。リード２４は、次に、接点５２に接続され、図２５ｊに示すよう
に垂直方向に延びるように変形される。第１の面２６の一部は、はんだマスクを
この部分に被着することにより、マスクすることができる。エッチング工程の後
は、マスクは、除去しあるいは残したままとすることができる。図２５ｊに示す
超小形電子素子集成体は、複数の導電端子３４と、第１の面２６’と、中央領域
５４と、中央領域を包囲する周辺領域５３とを有する誘電層２２を備えている。
第１の面２６’は、複数の局在高点５８と複数の局在低点５７とを有している。
集成体は更に、複数の接点５２と複数のリード２４とを有する超小形電子素子５
０を備えている。各リードは、端子の１つと接点５２の１つとに接続されている
。好ましい実施の形態においては、集成体は更に、超小形電子素子と誘電層との
間に配置された封入材と、端子に接続された複数のはんだボールとを含む。
【００３８】 本発明の更に別の実施の形態に係る方法においては、細長い領域１３２と取着
領域即ち端部領域１３０とを有するリードが、重合層１２２の面１２６に設けら
れている。マスク１４０が、誘電面の第１の領域を覆うとともに、この領域にお
いて露出しているリードの部分１３３を覆うように配置されている。マスク１４
０自体は、気体のエッチング剤による攻撃を受けやすい。エッチング工程は、上
記したように行われる。マスク１４０によって覆われない面の領域においては、
面１２６は攻撃を受けて、新たにエッチングされた面１２６’から分離された細
長い部分１３２を残すとともに、上記と同様の重合接続素子１４６により新たに
エッチングされた面１２６’に接続されている端部領域即ち取着領域３０を残す
。マスクにより当初覆われる重合層の領域においては、面１２６は実質上未エッ
チングの状態にされ、従って、リード部１３３は層１３２の未エッチング面に固
着された状態に保持される。マスクは、エッチング処理自体により除去され、エ
ッチング工程は、マスクがエッチング剤により腐食除去されたまもなく後に終了
される。あるいは、マスク２２３は、エッチング剤に対して耐性があってもよく
、エッチング工程の後に物理的に剥がしてもよい。例えば、マスク２２３は、銅
の層のような金属層を接着剤とともに含むことができる。
【００３９】 エッチング処理により、マスクされた部分とマスクされていない部分の接合部
における重合層の面内に垂直方向に延びるステップ１２７が形成される。エッチ
ングされた領域を越えて突出する各細長い部分１３２は、重合層のエッチング面
１２６’の上方に離隔されている。リードは、エッチングの後にメッキされても
よい。例えば、リード１３２が銅のような金属から形成される場合には、金のよ
うな、より耐疲労性があり、より結合性のある金属を、リードの周囲に層１３７
として被着することができる。リードの、少なくとも、重合面から離隔した領域
において、メッキ層１３７により、図１１に示すように、リード全体の周囲に連
続するジャケットを形成することができる。メッキは、リードを腐食及び疲労か
ら保護するとともに、低インピーダンスの複合リードを提供する。リードのイン
ピーダンスに対する影響は、リードの面に沿って伝播する傾向のある高周波数の
信号の場合に特に有用である。
【００４０】 本発明の更に別の実施の形態に係る方法においては、リード２２４は、実質上
均一の幅を有している。この場合にもまた、面２２６の第１の領域及びリードの
対応するアンカー部２３３が、マスク２４０によりカバーされる。エッチングの
後は、リード２２４の露出部は、リードよりも狭いストリップの形態をなす重合
接続素子２４６によりエッチングされた重合面２２６’に接続される。マスクで
カバーされたアンカー領域２３３は、リードの幅の略全体に亘って下の面２２６
に取着された状態に保持される。かくして、リードの第１の端部におけるアンカ
ー領域は、固着された状態に保持され、一方、リードの第２の端部の露出部２３
０は狭幅の接続素子２４６によりポリマ層に解放自在に取着される。別の工程に
おいては、スロット２５５は、アンカー領域２３３と露出された即ち分離自在に
取着された領域２３０の端部との間で、リードの下方のポリマ層２２２を介して
カットされる。このようなスロットは、例えば、ポリマ層の対向面からの別のエ
ッチング工程により、あるいはポリマ層のレーザ融除により形成することができ
る。本発明のこの観点に係る方法は、上記した国際公開第９４／０３０３６号に
記載の方法において使用する接続構成素子を形成するのに使用することができる
。この公開公報において一層詳細に説明されているように、接続構成素子は、ボ
ンディングツールをスロット２５５を介して進行させて、各リードと係合させる
ことによりリードを誘電層から分離する方法において使用することができる。こ
の方法においては、各リードと連係する重合接続素子２３０は、リードがボンデ
ィングツールと係合し、誘電支持層から押し離されたときに壊される。
【００４１】 本発明の更に別の実施の形態に係る方法は、上部重合層３２２と、この上部誘
電層の露出面３２６から離隔した導電電位面層即ち接地面層３２３とを有する支
持基板を組み込んだ出発構造体を利用する。出発構造体はまた、電位面層３２３
の後部側即ち底部側に別の誘電層３２５を有している。導電バイアライナ３２７
を有するバイアが、電位面層から上部誘電層３２２の露出面３２６に延びるよう
に配置されている。図１５においては１つだけが図示されている多数のリード３
２４が、露出面３２６に配設されている。この場合にも、各リードは、第１の端
部３２８と、第２の端部３３０と、第１の端部と第２の端部との間を延びる細長
い狭幅部３３２とを有している。図９及び１０に関して上記した工程と同様の工
程を使用して、上部誘電層の露出面３２６を、上面の一部をマスク（図示せず）
で覆った状態でエッチングに供する。これにより、図１５に示す構成の構造体が
得られ、第１の端部に隣接した各リードのアンカー部３３３は、エッチングされ
ていない面３２６に完全に取着された状態に保持され、第２の端部３３０は、エ
ッチング処理の際に形成される比較的狭い脆弱な接続素子３４６によってのみ誘
電層３２２のエッチングされた面３２６’に接続され、第２の端部３３０に隣接
する細長い部分３３２の一部は、重合層３２２の新たにエッチングされた面３２
６’から分離される。
【００４２】 エッチング工程の後に、マスクが集成体に被着される。マスクは、図１５に示
す破線により示されている開口を有している。マスクの開口は、細長い部分３３
２のほとんどを包囲するが、第２の端部３３０の手前で終端している。この方法
の次の段階において、誘電材料からなる共形の(conformal)コーティング３４１ が、マスクの開口３３９内に配置されているリードの部分に被着される。このコ
ーティングは、図１７に示すように、細長いリード部分３３２を包囲する連続し
た誘電ジャケットを形成する。コーティングのある部分は、リードアンカー領域
３３３の一部に延び、誘電上部層３２２のエッチングされていない面３２６と併
合している。コーティング３４１の厚さは、図示を明瞭にするため誇張して示さ
れている。実際には、コーティングは、約０．０１２ｍｍ（約０．００５インチ
）乃至約０．０５ｍｍ（約０．００２インチ）、即ち、約１２乃至５０ミクロン
の厚さであるのが望ましい。より薄いコーティングも使用することができる。更
に、リードの横断面寸法は、図面において誇張して示されている。リードの細長
い部分は、約１００ミクロン未満の横断面寸法を有するのが望ましい。例えば、
リードの細長い部分は、約５−１５μｍの厚さと約１５−５０μｍの幅とするこ
とができる。
【００４３】 共形のコーティングは、電気泳動被着により形成することができる。電気泳動
被着法においては、リード３２４は、電位源に接続され、液体被着混合物の浴に
浸漬される。対電極もまた、被着混合物に浸漬される。電位源により印加される
電位により、被着混合物からの固体材料が、マスクに覆われていないリードの表
面に被着する。電位をリードに容易に印加することができるように、リードを、
その後に除去されるバス(bus)（図示せず）と連続させることができる。被着混 合物に使用する電気泳動被着法及び材料は、コーティングの技術分野において周
知である。例えば、アクリルポリマを被着する材料は、ＰＰＧカンパニ(PPG Com
pany)からパワークロン・カチオニック・アクリリック（７００−９００シリー ズ）(Powercron cationic acrylic (700-900 series)の表示が付されて販売され
ている。エポキシコーティングを被着する材料は、同じ販売者からパワークロン
・カチオニック・エポキシ（４００−６００シリーズ）(Powercron cationic ep
oxy(400-600 series)の表示が付されて販売されている。対電極は、リードより もかなり大きいサイズを有するのが望ましい。電気泳動被着工程の際の電流密度
は、被着されるコーティングにおける泡の形成を最小にするように、露出したリ
ード面の１平方センチメートル当たり約１ミリアンペアよりも低く保持するのが
好ましい。電流は、被着処理の際には実質上一定に保持することができる。印加
される電位は、約１００ボルトとすることができる。処理は、一般に、数分かか
る。電気泳動被着工程の後は、この部分を浴から取り出し、洗浄して付着してい
る被着溶液を除去し、次いで、焼き付けてコーティングを硬化させ、固形形対物
を形成する。
【００４４】 例えば、エポキシ、ウレタン、ラッカーまたはプラスチゾルのような硬化性コ
ーティングに浸漬しまたはこれを噴霧して付着性の液体フィルムを形成し、次い
で、液体フィルムを硬化させて固体の誘電体を形成するような、別の誘電コーテ
ィング被着方法も使用することができる。蒸着法及びプラズマ重合法も使用する
ことができる。使用されるコーティング処理は、リードのマスクで覆っていない
領域に薄いコーティングを被着することができるものとすべきである。コーティ
ングはできるだけ均一な厚さに被着するのが望ましい。
【００４５】 誘電コーティングが被着された後は、被着の際に使用したマスクを除去し、別
のマスクを適用する。この別のマスクは、図１６において破線３５５で示される
領域の部分を除き、構成素子及びリードを覆う。かくして、この更なるマスクは
、リードの細長い部分に沿って長手方向に誘電コーティングを被着するのに使用
されるマスクの開口よりもわずかに短い開口を有することにより、更なるマスク
の開口の縁部は、誘電コーティング３４１により覆われるリードの部分の中に含
まれる。この更なるマスクの開口もまた、バイアライナ(via liner)３２７まで 延びている。導電材料、好ましくは、銅または金のような金属の連続層が、誘電
層３４１と各リードの細長い部分３３２を包囲する金属コーティング３５７を形
成するように、更なるマスクの開口内に被着される。金属層３５７は、バイアラ
イナ３２７を有する電気接点の中へ延びる更なる部分３５９を有するので、金属
層は、支持構造体の内部接地面３２３に電気的に接続される。金属層は、無電解
メッキまたは蒸着のような従来の金属被着処理により形成して、金属からなる最
初の極めて薄いフィルムを被着し、次いで、電気メッキにより金属を堆積して所
望の最終厚さとすることができる。全てのリードの金属コーティングは、接地面
３２３と電気的に連続しているので、最初の金属層の被着後に必要なメッキ電位
を接地面に印加することにとり電気メッキを行うことができる。好ましくは、金
属層は、約２５μｍ未満の厚さ、最も好ましくは約１２μｍ以下の厚さを有する
。
【００４６】 完成したリードは、図１８及び１９に示すように、上記したリードと同じ態様
で使用することができる。かくして、各リードの解放自在即ち分離自在の第２の
端部３３０は、支持基板その他の超小形電子構成素子に接続することができると
ともに、誘電層３２２及び支持構造体の残りの部分から離隔するように曲げるこ
とができる。各リードの細長い部分３３２は、柔軟なままである。しかしながら
、各リードの細長い部分は、誘電層３４１及び導電層３５７により、長手方向の
少なくとも一部が包囲され、導電層は接地面３２３の一定の電位に接続されてい
る。これにより、リードの長手方向に沿って制御されたインピーダンスを提供す
る。更にまた、各リードを共軸をなして即ち軸線を共通にして包囲する金属シー
ルドが、リードからのあるいはリードに対する電磁界の照射を有効にブロックす
る。これにより、隣接するリード間のクロストーク及びリードに対する電磁干渉
の結合を実質上少なくし、あるいはなくすことができる。更にまた、重合層及び
金属層は、各リードを機械的に補強し、疲労破壊に対する感受性を少なくするこ
とができる。外側層即ちジャケット３５７において使用される金属は、高い疲労
抵抗を有するのが望ましい。金または形状記憶合金と広く呼ばれ、「疑似弾性合
金」("pseudoelastic alloy")または「超弾性合金」("superelastic alloy")と しても知られている合金を使用することができる。かかる合金には、ニッケル及
びチタンを含む合金であるニチノール(Nitinol)（商標）が含まれ、更にはタリ ウム及びインジウムの合金や、銅−アルミニウム−ニッケル合金が含まれる。
【００４７】 上記した金属及び誘電ジャケットは、数多くの異なる形状を有するリードに適
用することができる。例えば、国際公開ＷＯ９４／０３０３６号に記載されてい
る一の形態の接続構成素子は、ギャップ４２３を有する誘電支持体４２２と、ギ
ャップを介して支持体から突出する複数の細長いリード４２４とを含んでいる。
各リードは、誘電支持体４２２の上面即ち第１の面に沿って延び、かつ、ギャッ
プの一方の側で誘電支持体に固着された第１の端部４２８を有している。各リー
ドはまた、脆弱部４３３により金属バス４３１に分離自在に接続され、従って、
誘電支持体４２２に解放自在に取着された第２の端部４３０を有している。この
タイプの典型的なリードは、横断面の寸法（リードの長手方向と交差する幅及び
厚さ）が、５０ミクロン以下、一般的には、３０ミクロン以下である。’０３６
号公開公報に一層詳細に説明されているように、これらのリードは、各リード４
２４をボンディングツールと係合させ、かつ、リードをギャップ４２３の中へ下
方に付勢して脆弱部４３３を壊し、リードの第２の端部を分離することにより、
半導体チップその他の超小形電子素子に接続することができる。かくして、リー
ド下方に曲げられ、超小形電子素子の接点（図示せず）に結合される。図１６−
１９に関して上記したものと同様の誘電層４４１と導電層即ちジャケット４５７
を、各リード４２４の一部の周囲に被着することができる。種々のリードの金属
ジャケット４５７は、ギャップの縁部に沿って下方に延び、かつ、誘電素子の底
面において接地面４２３と接合する金属層４５９と連続することができる。これ
らのリードは、上記と同様のマスキング及び被着処理により形成することができ
る。
【００４８】 図２１に示す接続構成素子は、誘電ジャケット５４１と導電ジャケット５５７
とを有するリードを含んでいる。各リードの導電ジャケットは、リードの長手方
向の少なくとも一部に沿って、リードの細長い部分５２８を包囲している。リー
ド５２８は、誘電素子５２０のトレース(trace)５２９と併合している。リード の少なくともある部分の導電ジャケット５５７は、共通の接地面に接続されてい
るのではなく、誘電素子の別のトレース５３１に接続されている。この接続構成
素子は、接点５５１が対をなして配置されている半導体チップ５５０のような超
小形電子素子とともに使用することができる。リード５３０の先端部５３０が、
対をなす接点の一方に接続される場合には、導電ジャケット５５７は他方の接点
に接続される。例えば、リードの先端部５３０ａは、接点５５１ａに接続され、
一方、同じリードの導電ジャケット５５７ａは、同じ接点対の接点５５１ｂに接
続される。図２１に示すように、リードの先端部５３０ｂ及び連係する導電ジャ
ケット５５７ｂは、超小形電子素子には未だ接続されていない。これらの部材は
、接点５５１ｃおよび５５１ｄに接続される。ジャケットの接続を容易にするた
め、接点５５１ａのような、リードの先端部と連係する接点（ジャケットと係合
しない接点）を、超小形電子素子の上面から上方へ突出させることができる。例
えば、かかる接点には、はんだボールその他の導電材料の塊状体を設けることが
できる。更に、導電ジャケットは、容易に結合することができる材料から形成さ
れ、あるいはリードの先端部に隣接したジャケットの領域において結合自在の材
料をオーバープレートする(overplate)ことができる。例えば、はんだ、共融結 合材料、導電性ポリマ組成物及び金のような材料を使用することができる。同様
に、導電ジャケットと係合する接点には、ジャケットの材料と容易に結合するよ
うになっている結合材料即ちボンディング材料を設けることができる。かくして
、接点５５１ａ及び５５１ｂには、リード自体の組成及び導電ジャケットの組成
により、異なる結合材料または同じ結合材料を設けることができる。結合材料を
熱作動させることにより、導電ジャケットを、音波エネルギその他の振動エネル
ギをリード及び重合ジャケットを介して印加することを必要とせずに、連係する
接点に結合させることができる。
【００４９】 接続された導電ジャケットにより、超小形電子素子の接点は、誘電素子のトレ
ースと接続される。かくして、導電ジャケット５５７ａは、接点５５１ｂ及びト
レース５３１ａと電気的に接続する。これらの導電経路(path)即ちパスは、リー
ド自体により提供される導電パスと平行して延びる。
【００５０】 ジャケットにより提供される平行導電パスは、差動信号(differential-signal
)構成において使用することができる。図２２に概略して示すように、デバイス ５７０のようなデバイスを配設して、信号を、第２のデバイス５７２に互いに並
んで延びる２つの導体５７４及び５７６を介して送ることができる。デバイス５
７０は、２つの導電パスに印加される電位の差を変えることにより、最も好まし
くは、2つの導電パスに等しいが逆センス(opposite-sense)の信号を印加するこ とにより信号を送信するように配置されている。例えば、デバイス５７０は、比
較的高い電圧をパス５７４に沿って、かつ、低電圧をパス５７６に沿って印加す
ることにより、第１のデジタル出力状態を延ばすことができるとともに、高電圧
をパス５７６に印加し、かつ、低電圧をパス５７４に印加することにより反対の
デジタル出力状態を信号処理することができる。即ち、デバイス５７０は、パス
５７４で一方の信号を送り、かつ、パス５７６で同じ信号の逆バージョンを送る
。デバイス５７２は、パス５７４及び５７６で供給される２つの信号の減算を行
い、入力信号を引き出す。
【００５１】 好ましくは、接続部は、各差動接続部において使用される２つのパスがリード
及びこのリードと連係する導電ジャケットを含むように配置される。例えば、図
２２に示すパス５７４は、接点５５１ａ、リード５２８ａ及びトレース５２９ａ
を含むことができ、一方、同じ差動接続部において使用される他方のパス５７６
は、接点５５１ｂ、リード５２８ａを包囲するジャケット５５７ａ及び誘電素子
のトレース５２９ａに隣接して延びるトレース５３１ａを有する。かかる構成に
おいては、各差動接続部を構成する２つのパスは、超小形電子素子の接点をもっ
て開始するルート全体を通じて互いに並んで延びる。この構成により、電磁干渉
に対する免疫が実質上得られる。差動接続体においてデュアル導電パスを提供す
るリードの使用は、同時に係属する、同じ譲受人に譲渡されたＰＣＴ国際公開Ｗ
Ｏ９８／４４５６４号に記載されている。本明細書においては、この公開公報を
引用してその説明に代える。更に、ここに記載されている種々のリードを、チッ
プにおいて接続リードとして使用することができ、内部信号は、チップの一方の
部位から別の部位に外部接続素子を介して送られる。この種の構造体はまた、上
記した’４８６号国際出願に記載されている。本明細書においては、この記載を
引用してその説明に代える。
【００５２】 更に別の変形態様においては、導電ジャケットの幾つかまたは全てを、支持構
造体の接地面または電源面のような電位面と接地または電源入力端子のようなチ
ップの対応する接点との間に接続することができる。更に別の変形態様において
は、各リードには、複数の導電ジャケット及び複数の誘電ジャケットを配設する
ことにより、第１の誘電ジャケットをリードと内側導電ジャケットとの間に配置
するとともに、第２の誘電ジャケットを内側導電ジャケットと外側導電ジャケッ
トとの間に配置するように構成することができる。これらの導電ジャケットは、
上記したように、信号移送導体として、あるいは一定電位導体として使用するこ
とができる。
【００５３】 本発明の更に別の実施の形態に係る方法においては、リード６２４は、略均一
な幅の細長い部分６３２を有し、各細長い部分はアンカー領域６２８に接続され
る。この場合にも、リードのアンカー領域は、アンカー領域まで延びる導電素子
６２９により誘電素子６２０の他の導電構造体に電気的に接続することができる
。更に、この実施の形態においても、誘電層６２０は、誘電層の重合材料を除去
するエッチング剤に曝される。図１２−１４に関して上記したように、これによ
り、リードの細長い部分６３２の長手方向に沿って延びる細長いウエブ状の重合
接続素子６４６と、アンカー領域６２８の下にある別の重合接続素子６４７とが
残される。かくして、ウエブ状接続素子６４６は、アンカー領域から実質上リー
ドの先端部６３０まで延びる。ウエブ状の接続素子は、リードの細長い部分より
も狭幅に形成されている。これは、エッチングされた面とリードの下側との間を
垂直に延びている。
【００５４】 使用の際には、先端部６３０は、超小形電子素子６５０の接点に結合される。
超小形電子素子と重合層が互いに引き剥がされるときに、接続素子６４６が、そ
の長手方向に沿ってかつリードの長手方向に沿って徐々に分離することにより、
リードは、超小形電子素子６５０と先端部６３０が図２４において実線で示され
る位置を介して破線６３０’、６５０’で示される位置に動くときに、重合層か
ら徐々に剥離される。重合接続素子の分離は、図２４に示すように、ウエブ状の
重合接続素子自体の破壊により起こり、重合接続素子のリードを有する部分と重
合層を有する部分が残される。あるいは、ポリマは、接続素子と重合層との接合
部において破壊し、接続素子全体がリードとともに残るようにすることができる
。より一般的には、重合接続素子は、金属リードから剥離し、接続素子全体が重
合層とともに残る。これらの分離機構の種々の形態が、信号リードの長手方向に
沿った種々の部位で生ずる可能性がある。しかしながら、分離機構が作動すると
きには常に、リードは重合層から徐々に剥離される。
【００５５】 図２３及び２４に関して説明したような徐々に行われる剥離は、種々の形状の
リードに適用することができる。例えば、図１−８に示すリードには、細長い部
分の下にあるポリマの腐食が完了する前にエッチング処理を終了させることによ
り、先端部の小さな柱状の接続素子のほかに、湾曲した細長い部分３２に沿って
延びる細長いウエブ状の接続素子を設けることができる。ウエブ状接続素子は、
柱状接続素子と連続させることができる。
【００５６】 上記した構成について、他の多くの変更と組み合わせを採用することができる
。例えば、図２０に関して説明した誘電層と金属層は、一端のみが誘電支持構造
体により支持されている柔軟なリードに配設することができる。かくして、誘電
層と金属層を、従来のテープ自動化ボンディング（「ＴＡＢ」）のリードに使用
することができる。更に、上記した気体のエッチング剤以外のエッチング剤を使
用することができる。例えば、重合層をエッチングするのに、従来の液体エッチ
ング剤を使用することができる。更にまた、エッチング処理は、リードの細長い
部分が重合層から全体的に分離するのではなく、細長い部分に沿って長手方向に
延びる細長いウエブ状重合接続素子により重合層に取着された状態となるように
、制御することができる。これらのウエブ状重合接続素子は、リードの細長い部
分が重合層から引き剥がされるときに、徐々に引き剥がすことができる。
【００５７】 上記した構成についてのこれらの及び他の変更と組み合わせを、本発明から逸
脱することなく利用することができるので、好ましい実施の形態についての上記
説明は、特許請求の範囲に記載の本発明を限定するのではなく、例示するものと
して解されるべきである。
【００５８】 産業上の利用性 本発明の産業上の利用性は、マイクロエレクトロニクスの製造にある。
【図面の簡単な説明】
【図１】 本発明の実施の形態に従って行われる製造における本発明に係る接続構成素子
を示す部分正面図である。
【図２】 図１の２−２線概略断面図である。
【図３】 方法の後の方の段階における構成素子を示す図２と同様の図である。
【図４】 図３に示す状態とは逆の状態にある図３に示す構成素子の一部を示す部分概略
斜視図である。
【図５】 図４の５−５線部分概略断面図である。
【図６】 図４の６−６線部分概略断面図である。
【図７】 図４の７−７線部分概略断面図である。
【図８】 超小形電子素子とともに使用する際の構成素子を示す図２と同様の図である。
【図９】 本発明の別の実施の形態に係る方法における構成素子を示す部分概略斜視図で
ある。
【図１０】 方法の後の方の段階における構成素子を示す図８と同様の図である。
【図１１】 図１０の１１−１１線断面図である。
【図１２】 本発明の更に別の実施の形態に係る方法における構成素子を示す部分概略斜視
図である。
【図１３】 方法における後の方の段階における図１２の構成素子を示す図１２と同様の図
である。
【図１４】 方法における後の方の段階における図１２の構成素子を示す図１２と同様の図
である。
【図１５】 本発明の更に別の実施の形態に係る方法における構成素子を示す部分概略斜視
図である。
【図１６】 方法における後の方の段階における図１５の構成素子を示す図１５と同様の図
である。
【図１７】 図１６の１７−１７線概略断面図である。
【図１８】 方法の後の方の段階における図１５−１７の構成素子を示す図１５と同様の図
である。
【図１９】 図１８の１９−１９線部分断面図である。
【図２０】 本発明の別の実施の形態に係る構成素子を示す部分概略斜視図である。
【図２１】 本発明の更に別の実施の形態に係る構成素子を半導体チップとともに示す構成
素子を示す図２０と同様の図である。
【図２２】 図２１の実施の形態にける電気回路を示す概略線図である。
【図２３】 本発明の更に別の実施の形態に係る構成素子を示す概略図である。
【図２４】 本発明の更に別実施の形態に係る方法の連続工程における図２３に示す構成素
子を超小形電子素子とともに示す概略正面図である。
【図２５ａ】 本発明の更に別の実施の形態に係る製造法における本発明の他の実施の形態の
接続構成素子を示す概略断面図である。
【図２５ｂ】 図２５ａに示す接続構成素子の一部を示す平面図である。
【図２５ｃ】 本発明の更に別の実施の形態に係る方法の連続工程における図２５ａに示す構
成素子を超小形電子素子とともに示す概略断面図である。
【図２５ｄ】 リードが超小形電子素子の接点に接続された後の構成素子と超小形電子素子と
を示す図２５ｃと同様の図である。
【図２５ｅ】 リードの下方に配置された接続構成素子の部分が除去された後の構成素子及び
超小形電子素子を示す図２５ｄと同様の図である。
【図２５ｆ】 「Ｓ」字状のリードが形成された後の接続構成素子と超小形電子素子を示す図
２５ｄと同様の図である。
【図２５ｇ】 本発明の超小形電子素子の一の実施の形態を示す概略断面図である。
【図２５ｈ】 本発明の超小形電子素子の別の実施の形態を示す概略断面図である。
【図２５ｉ】 本発明の更に別の実施の形態に係る製造方法における超小形電子素子集成体の
別の実施の形態を示す概略断面図である。
【図２５ｊ】 後の方の製造段階における図２５ｉの超小形電子素子を示す概略断面図である
。
【符号の説明】
２０ 出発構造体 ２２ 重合層 ２４ リード ２６ 面 ２６’ エッチング面 ２８ 第１の端部 ３０ 第２の端部 ３２ 細長い部分 ３４ 導電体 ３６ ボンディング材料 ４０ マスク層 ４６ 重合接続素子 ５０ 超小形電子素子 ５２ 接点 ５３ 周辺領域 ５４ 中央領域 ５５ 封入材 ５７ 局在低点 ５８ 局在高点 ５９ 第２の面 ６０ マスク １２２ 重合層 １２６ 面 １２６’ エッチング面 １３０ 取着領域 １３２ 細長い領域 １３３ 露出部 １３７ 層 １４６ 重合接続素子 ２２２ ポリマ層 ２２３ マスク ２２４ リード ２２６ 面 ２２６’ エッチング面 ２３０ 露出部 ２３３ アンカー部 ２４０ マスク ２４６ 重合接続素子 ２５５ スロット ３２２ 上部重合層 ３２３ 電位面層 ３２４ リード ３２５ 誘電層 ３２６ 露出面 ３２７ バイアライナ ３３２ リードの細長い部分 ３３３ アンカー部 ３４１ コーティング ３４６ 脆弱接続素子 ３５７ 金属層 ４２２ 誘電支持体 ４２３ ギャップ ４２４ リード ４３３ 脆弱部 ４５７ ジャケット ４５９ 金属層 ５２０ 誘電素子 ５２９ トレース ５４１ 誘電ジャケット ５５０ 半導体チップ ５５１ 接点 ５５７ 導電ジャケット ５７０ デバイス ５７２ デバイス ５７４ 導体 ５７６ 導体 ６２０ 誘電素子 ６２４ リード ６２８ アンカー領域 ６２９ 導電素子 ６３２ 細長い部分 ６４６ 重合接続素子 ６４７ 重合接続素子 ６５０ 超小形電子素子
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年３月１０日（２０００．３．１０）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 ０９／２２５，６６９ (32)優先日 平成11年１月５日(1999．1．5) (33)優先権主張国 米国（ＵＳ） (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ， ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，Ｌ Ｔ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ， ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，Ｕ Ａ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (71)出願人 3099 Ｏｒｃｈａｒｄ Ｄｒｉｖｅ，Ｓａ ｎ Ｊｏｓｅ，Ｃａｌｉｆｏｒｎｉａ 95134，Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏ ｆ Ａｍｅｒｉｃａ (72)発明者 カラヴァキス，コンスタンティン アメリカ合衆国94588カリフォルニア州プ リーサントン，ラスムセン・コート・2626 Ｆターム(参考） 5E319 AA03 AB01 AC01 AC15 AC16 BB01 CC12 CD04 CD26 GG01 GG15 5F044 KK03 KK08 MM03 MM25 MM48 RR03

Claims (42)

    【特許請求の範囲】
  1. 【請求項１】（ａ）誘電層を覆う１つ以上の金属リードを含む出発構造体を
    提供する工程と、 （ｂ）前記出発構造体をエッチング剤と接触させて、前記１つ以上のリードの
    下方に配置された前記誘電層の部分をエッチングすることにより、前記１つ以上
    のリードの１つ以上の部分をかかる部分よりも小さいエッチングにより画成され
    る領域により前記誘電層に接続された状態にする工程とを備えることを特徴とす
    る接続構成素子の製造方法。
  2. 【請求項２】前記リードは前記誘電層の第１の面を覆い、前記エッチング工
    程は前記リードを有する前記第１の面を前記エッチング剤に曝す工程を含むこと
    を特徴とする請求項１に記載の方法。
  3. 【請求項３】前記エッチング工程はリードの第１の端部に隣接するアンカー
    領域とリードの第２の端部に隣接する前記エッチングにより画成される接続領域
    とにより前記リードを前記誘電層に接続した状態にするように行われることを特
    徴とする請求項１に記載の方法。
  4. 【請求項４】前記エッチング工程は前記アンカー領域と前記エッチングによ
    り画成される接続領域との間の前記各リードの細長い領域の下から誘電材料を除
    去して前記各リードの細長い領域を前記誘電層から少なくとも部分的に分離する
    ように行われることを特徴とする請求項３に記載の方法。
  5. 【請求項５】前記エッチング工程は前記リードの細長い領域をその長さの少
    なくとも一部に亘って前記誘電層から全体的に分離するように行われることを特
    徴とする請求項４に記載の方法。
  6. 【請求項６】前記エッチング工程は前記各リードの細長い領域に沿って長手
    方向に延びるとともにリードと誘電層のエッチングされた面との間を垂直方向に
    延びる細長いウエブ状の重合接続領域を残すように行われることを特徴とする請
    求項４に記載の方法。
  7. 【請求項７】前記エッチング工程は前記アンカー領域の下の前記誘電層をエ
    ッチングするように行われることを特徴とする請求項３に記載の方法。
  8. 【請求項８】前記アンカー領域の下の前記誘電層の前記エッチングは前記リ
    ードの前記アンカー領域を前記重合層に接続する重合アンカー接続領域を残すよ
    うに行われることを特徴とする請求項７に記載の方法。
  9. 【請求項９】マスクが前記エッチング工程の際に存在するように前記リード
    の第１の端部に隣接する前記誘電層の部分に前記マスクを配設することにより、
    前記マスクが前記アンカー領域のエッチングを防止することを特徴とする請求項
    ３に記載の方法。
  10. 【請求項１０】マスクが前記エッチング工程の際に存在しかつ前記マスクが
    前記部分の前記誘電層のエッチングを防止するように誘電層の一部の前記第１の
    面に前記マスクを配設する工程を更に備えることを特徴とする請求項２に記載の
    方法。
  11. 【請求項１１】前記マスクは前記誘電層の前記部分に配置される前記リード
    の部分を覆うことを特徴とする請求項１０に記載の方法。
  12. 【請求項１２】前記マスクは前記誘電層に取着されかつ前記誘電層により支
    持されることを特徴とする請求項１１に記載の方法。
  13. 【請求項１３】前記エッチング工程は誘電層を気体のエッチング剤と接触さ
    せる工程を含むことを特徴とする請求項２に記載の方法。
  14. 【請求項１４】前記エッチング工程は誘電層を前記気体エッチング剤の１つ
    以上の活性化された酸化種と接触させる工程を含むことを特徴とする請求項１３
    に記載の方法。
  15. 【請求項１５】前記エッチング工程は、誘電層を、１つ以上のキャリヤガス
    とともにあるいは該キャリヤガスなしに１つ以上の酸化ガスを含む反応ガスのプ
    ラズマと接触させる工程を含むことを特徴とする請求項１４に記載の方法。
  16. 【請求項１６】前記１つ以上の酸化ガスは酸素を主成分とすることを特徴と
    する請求項１５に記載の方法。
  17. 【請求項１７】前記リードをメッキする工程を更に備えることを特徴とする
    請求項１に記載の方法。
  18. 【請求項１８】誘電コーティングを前記リードの少なくとも幾つかに被着す
    る工程を更に備えることを特徴とする請求項１に記載の方法。
  19. 【請求項１９】導電コーティングを前記誘電コーティングに被着する工程を
    更に備えることを特徴とする請求項１８に記載の方法。
  20. 【請求項２０】前記誘電コーティングと前記導電コーティングは前記リード
    の少なくとも幾つかの部位において前記リードの周囲全体に亘って延びることを
    特徴とする請求項１９に記載の方法。
  21. 【請求項２１】誘電層を被着する前記工程は前記コーティングを電気泳動に
    より被着する工程を含むことを特徴とする請求項１８に記載の方法。
  22. 【請求項２２】（ａ）複数の接点を有する超小形電子素子を提供する工程と
    、 （ｂ）各リードの第２の端部を接点の１つに接続する工程と、 （ｃ）この接続工程の後に、前記出発構造体をエッチング液と接触させること
    により前記１つ以上のリードの下に配置された誘電層の部分をエッチングして各
    リードを誘電層から少なくとも部分的に分離する工程を更に備えることを特徴と
    する請求項３に記載の方法。
  23. 【請求項２３】各リードは、第１の端部と第２の端部との間に配置された細
    長い部分を備え、前記方法は誘電層と超小形電子素子を互いに離隔するように所
    定の距離動かすことにより各リードの細長い部分を垂直方向に延びるように変形
    させる工程を更に備えることを特徴とする請求項２２に記載の方法。
  24. 【請求項２４】超小形電子素子は１つ以上の半導体チップからなることを特
    徴とする請求項２３に記載の方法。
  25. 【請求項２５】前記超小形電子素子は半導体ウエハであることを特徴とする
    請求項２３に記載の方法。
  26. 【請求項２６】誘電層は重合材料の薄いシートから構成されていることを特
    徴とする請求項１に記載の方法。
  27. 【請求項２７】重合材料はポリイミド、フルオロポリマ、熱可塑性ポリマ及
    びエラストマよりなる群から選ばれることを特徴とする請求項２６に記載の方法
    。
  28. 【請求項２８】（ａ）支持構造体と該支持構造体に取着された１つ以上のリ
    ードを提供する工程と、 （ｂ）前記リードに誘電材料を電気泳動により被着する工程とを備えることを
    特徴とする超小形電子接続構成素子の製造方法。
  29. 【請求項２９】前記リードは前記支持構造体に対して可動の細長い部分を有
    しており、前記誘電材料を被着する前記工程は前記誘電材料を前記細長い部分に
    被着する工程を含むことを特徴とする請求項２８に記載の方法。
  30. 【請求項３０】前記誘電材料を被着する前記工程は前記被着された誘電材料
    が少なくとも幾つかの部位において前記細長い構造体を全体的に包囲するように
    行われることを特徴とする請求項２９に記載の方法。
  31. 【請求項３１】前記被着された誘電材料に導電材料を被着して、該被着され
    た導電材料が前記リードの前記細長い部分を包囲しかつ該細長い部分と共軸をな
    して延びるとともに前記被着された誘電材料により前記細長い部分から絶縁され
    た基準導体を形成する工程を更に備えることを特徴とする請求項３０に記載の方
    法。
  32. 【請求項３２】前記被着された誘電材料に導電材料を被着して、該被着され
    た導電材料が前記リードの前記細長い部分とともに延びかつ前記被着された誘電
    材料により前記細長い部分から絶縁された基準導体を形成する工程を更に備える
    ことを特徴とする請求項２９に記載の方法。
  33. 【請求項３３】支持構造体と、１つ以上のリードを備え、該各リードは前記
    リードの残りのものとは独立して可動となるように前記支持構造体に取着されか
    つ前記支持構造体から突出して配置され、前記各リードは支持構造体に対して可
    動の細長い部分を有し、更に前記各リードの細長い部分の少なくとも一部に亘っ
    て前記各リードを包囲する誘電材料のジャケットを備えることを特徴とする超小
    形電子接続構成素子。
  34. 【請求項３４】前記リードの前記細長い部分を包囲かつ該細長い部分と共軸
    をなして延びるとともに、前記細長い部分から誘電材料の前記ジャケットにより
    絶縁されている基準導体を更に備え、該基準導体は前記誘電ジャケットの少なく
    とも幾つかの少なくとも一部を覆う導電材料のコーティングを有することを特徴
    とする請求項３３に記載の構成素子。
  35. 【請求項３５】前記支持構造体は誘電素子と、前記リードに接続されかつ前
    記誘電素子を介して延びる導電トレースとを有し、前記支持構造体は前記基準導
    体の少なくとも幾つかに接続された導電性の電位基準素子を更に有することを特
    徴とする請求項３４に記載の構成素子。
  36. 【請求項３６】前記支持構造体は誘電素子と、前記リードに接続されかつ前
    記誘電素子を介して延びる第１の導電性のトレースとを有し、前記支持構造体は
    更に前記誘電素子に沿って延びかつ前記基準導体の少なくとも幾つかに接続され
    た第２の導電性のトレースを有することを特徴とする請求項３５に記載の構成素
    子。
  37. 【請求項３７】接点を有する超小形電子素子を更に備え、前記リードの少な
    くとも幾つかと前記基準導体の少なくとも幾つかは前記接点に接続されているこ
    とを特徴とする請求項３６に記載の構成素子。
  38. 【請求項３８】前記超小形電子素子は少なくとも１対の前記接点に対する作
    動信号パス接続部を有する１つ以上のデバイスを有し、差動信号パスにおいて接
    続される１対の前記接点はリードを介して１つの前記第１のトレースに接続され
    かつ同じリードの導電ジャケットを介して１つの前記第２のトレースに接続され
    ていることを特徴とする請求項３７に記載の構成素子。
  39. 【請求項３９】（ａ）水平方向に延びる面を有する重合誘電層を含む支持構
    造体と、 （ｂ）前記誘電層の前記面を覆うとともに、前記面から垂直方向に離隔した取
    着部を有する１つ以上の金属導電構造体と、 （ｃ）垂直方向に延びる重合接続素子とを備え、該重合接続素子は前記取着部
    が該接続素子を覆うように前記面と前記接続構造体の前記取着部との間を延びる
    ように前記誘電層と一体をなすとともに、前記各重合接続素子は前記接続素子を
    覆う取着部の対応する水平方向の寸法よりも小さい少なくとも１つの水平方向の
    寸法を有することを特徴とする超小形電子構成素子。
  40. 【請求項４０】前記接続素子は前記取着部と前記支持構造体との間に分離自
    在の接続部を形成し、 前記導電構造体は細長いリードを有し、該各リードは各リードの一端に隣接し
    たアンカー部位において前記支持構造体に取着され、かつ、各リードの他端に隣
    接する１つ以上の前記接続素子により形成される分離自在の接続部を有すること
    を特徴とする請求項３９に記載の構成素子。
  41. 【請求項４１】（ａ）誘電層と誘電層に配置された複数の端子とを有し、誘
    電層が非平面状の第１の面と第１の面に対向する平面状の第２の面とを有すよう
    に構成された支持構造体と、 （ｂ）表面と、表面に配置された複数の導電接点とを有し、表面が誘電層の第
    １の面と対面するように構成された超小形電子素子と、 （ｃ）それぞれが端子の１つを接点の１つに接続するように配置された複数の
    導電リードとを備え、 誘電層の第１の面は少なくとも１つの局在高点と少なくとも１つの局在低点と
    を有し、 少なくとも１つの局在低点は少なくとも１つの局在高点と超小形電子素子の表
    面との間の距離が少なくとも１つの局在低点と超小形電子素子の表面との間の距
    離よりも小さくなるように配置されていることを特徴とする超小形電子素子集成
    体。
  42. 【請求項４２】誘電層は中央領域と、中央領域を包囲する周辺領域と、中央
    領域内に配置された少なくとも１つの局在高点と、周辺領域内に配置された少な
    くとも１つの局在低点とを有することを特徴とする請求項４０に記載の超小形電
    子素子集成体。
JP2000531040A 1998-02-09 1999-02-09 分離自在のリードを備えた構成素子 Withdrawn JP2002503038A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US2075098A 1998-02-09 1998-02-09
US09/020,750 1998-02-09
US19537198A 1998-11-18 1998-11-18
US09/195,371 1998-11-18
US22566999A 1999-01-05 1999-01-05
US09/225,669 1999-01-05
PCT/US1999/002748 WO1999040761A1 (en) 1998-02-09 1999-02-09 Components with releasable leads

Publications (1)

Publication Number Publication Date
JP2002503038A true JP2002503038A (ja) 2002-01-29

Family

ID=27361503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000531040A Withdrawn JP2002503038A (ja) 1998-02-09 1999-02-09 分離自在のリードを備えた構成素子

Country Status (5)

Country Link
EP (1) EP1059019A4 (ja)
JP (1) JP2002503038A (ja)
KR (1) KR100721725B1 (ja)
AU (1) AU2594399A (ja)
WO (1) WO1999040761A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI495408B (zh) * 2010-04-08 2015-08-01 Intel Corp 特意脫接互連體結構

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6221750B1 (en) 1998-10-28 2001-04-24 Tessera, Inc. Fabrication of deformable leads of microelectronic elements
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
JP6133093B2 (ja) * 2013-03-25 2017-05-24 本田技研工業株式会社 電力変換装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5086337A (en) * 1987-01-19 1992-02-04 Hitachi, Ltd. Connecting structure of electronic part and electronic device using the structure
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
AU4782293A (en) * 1992-07-24 1994-02-14 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
US5772451A (en) * 1993-11-16 1998-06-30 Form Factor, Inc. Sockets for electronic components and methods of connecting to electronic components
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
JP3807508B2 (ja) * 1995-09-18 2006-08-09 テセラ，インコーポレイテッド 誘電層を備えた超小形電子リード構造体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI495408B (zh) * 2010-04-08 2015-08-01 Intel Corp 特意脫接互連體結構
US9269686B2 (en) 2010-04-08 2016-02-23 Intel Corporation Debond interconnect structures
US9461010B2 (en) 2010-04-08 2016-10-04 Intel Corporation Debond interconnect structures

Also Published As

Publication number Publication date
EP1059019A1 (en) 2000-12-13
WO1999040761A1 (en) 1999-08-12
KR20010040775A (ko) 2001-05-15
EP1059019A4 (en) 2007-10-17
KR100721725B1 (ko) 2007-05-28
AU2594399A (en) 1999-08-23

Similar Documents

Publication Publication Date Title
US7114250B2 (en) Method of making components with releasable leads
US6228686B1 (en) Method of fabricating a microelectronic assembly using sheets with gaps to define lead regions
US7030010B2 (en) Methods for creating electrophoretically insulated vias in semiconductive substrates and resulting structures
US6828668B2 (en) Flexible lead structures and methods of making same
KR900006511B1 (ko) 반도체장치를 제조하는 방법
US6239384B1 (en) Microelectric lead structures with plural conductors
US7129567B2 (en) Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements
US6361959B1 (en) Microelectronic unit forming methods and materials
JP2006108704A (ja) 誘電層を備えた超小型電子リード構造体
US20020031905A1 (en) Methods of making a connection component
JPH05218608A (ja) フレックス製品構造体、フレックス製品の製造方法、フレックス製品構造体へのコーティング塗布方法、及び電子システム
US6737265B2 (en) Microelectronic unit forming methods and materials
US6495462B1 (en) Components with releasable leads
JP2002503038A (ja) 分離自在のリードを備えた構成素子
US6541845B2 (en) Components with releasable leads and methods of making releasable leads
US6572781B2 (en) Microelectronic packaging methods and components
KR100292667B1 (ko) 수지 성형 전자부품 및 그 제조방법
JP2003115511A (ja) 異方導電性樹脂で電気的に接続するための電子部品実装用フィルムキャリアテープおよびその製造方法
JPH01157560A (ja) 基板空洞内に配設した能動装置を持った半導体モジュール
JPH02121387A (ja) 電子回路装置の製造方法
JPH10335791A (ja) フレキシブルプリント配線板及びその製造方法
JPH03112142A (ja) 混成集積回路
JPH11233908A (ja) 回路基板および回路基板の製造方法ならびに電子部品および電子部品の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050517

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050517

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060206

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080618