JP2002500480A - ２４Ｈｚソース・ビデオ表示のためのフォーマット及びフレーム・レート変換 - Google Patents
２４Ｈｚソース・ビデオ表示のためのフォーマット及びフレーム・レート変換Info
- Publication number
- JP2002500480A JP2002500480A JP2000527089A JP2000527089A JP2002500480A JP 2002500480 A JP2002500480 A JP 2002500480A JP 2000527089 A JP2000527089 A JP 2000527089A JP 2000527089 A JP2000527089 A JP 2000527089A JP 2002500480 A JP2002500480 A JP 2002500480A
- Authority
- JP
- Japan
- Prior art keywords
- format
- frame rate
- video signal
- video
- input video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title abstract description 18
- 238000012545 processing Methods 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 33
- 230000004044 response Effects 0.000 claims description 13
- 239000000872 buffer Substances 0.000 description 38
- 230000032258 transport Effects 0.000 description 17
- 230000008569 process Effects 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 9
- 230000000750 progressive effect Effects 0.000 description 9
- 238000013459 approach Methods 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 6
- 230000003139 buffering effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/186—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a colour or a chrominance component
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
- H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
- H04N19/428—Recompression, e.g. by spatial or temporal decimation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0112—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level one of the standards corresponding to a cinematograph film standard
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
ソース・ビデオ（３１２）のフレーム・レートを３倍にし、結果として生じるビデオ信号（３０８）のフォーマットを反応的に調整することで、３：２ビデオ・ソースによって生じる表示動画の不具合を回避することに適応した複数フォーマット・ビデオ処理システムにおける電子フォーマット及びフレーム・レート変換を行う装置。
Description
【０００１】 本願は、米国特許出願書連続番号０９／００１，９５２（弁理士整理番号１２
７１３）に関係する。これは本願と同日に出願されるものである。
７１３）に関係する。これは本願と同日に出願されるものである。
【０００２】 本願は、米国特許出願書連続番号０９／００１，６２０（弁理士整理番号１２
６６９）に関係する。これは本願と同日に出願されるものである。
６６９）に関係する。これは本願と同日に出願されるものである。
【０００３】
本発明は、全般的には、ビデオ処理システムに関係しており、具体的には、様
々な高品位及び標準品位フォーマットなど、複数のビデオ信号フォーマットを受
領及び処理することが可能なビデオ処理システムに関係している。
々な高品位及び標準品位フォーマットなど、複数のビデオ信号フォーマットを受
領及び処理することが可能なビデオ処理システムに関係している。
【０００４】
ＮＴＳＣ（米国テレビジョン委員会）テレビ受信機など、現在のテレビ受信機
はビデオ処理回路を含んでおり、これは通常、予め定められた単一のビデオ・フ
ォーマットのみに適合するビデオ信号しか処理できない。将来型のデジタル・テ
レビ（ＤＴＶ）受信機は、大部分が次世代テレビ標準委員会（ＡＴＳＣ）が定め
た放送規格に従って実施されることが予想される。同様の規格にはヨーロッパ・
デジタル・ビデオ放送（ＤＶＢ）規格がある。圧縮デジタル・ビデオ・システム
についてはＡＴＳＣデジタル・テレビジョン規格文書Ａ／５３に記述されており
、これは参考文献として本願に含めている。更にカラー動画符号標準化作業グル
ープ（ＭＰＥＧ）はデジタル・データ送信システムに関する幾つかの規格を公表
している。一つ目はＭＰＥＧ−１として知られており、ＩＳＯ／ＩＥＣ規格１１
１７２に関するもので、これは参考文献として本願に含めている。２つ目はＭＰ
ＥＧ−２として知られており、ＩＳＯ／ＩＥＣ規格１３８１８に関するもので、
これは参考文献として本願に含めている。新しいＤＴＶ規格では、放送局は事実
上１９２０×１０８０ピクセルまでの任意のフォーマットでの送信が可能になる
。具体的には、ＤＴＶ受信機は、様々な空間解像度（４８０本、７２０本、１０
８０本）、時相解像度（６０ｆｐｓ、３０ｆｐｓ、２４ｆｐｓ）、走査フォーマ
ット（２：１インタレース又はプログレッシブ走査）の画像シーケンスを備える
ソース・ビデオを受信できなくてはいけない。
はビデオ処理回路を含んでおり、これは通常、予め定められた単一のビデオ・フ
ォーマットのみに適合するビデオ信号しか処理できない。将来型のデジタル・テ
レビ（ＤＴＶ）受信機は、大部分が次世代テレビ標準委員会（ＡＴＳＣ）が定め
た放送規格に従って実施されることが予想される。同様の規格にはヨーロッパ・
デジタル・ビデオ放送（ＤＶＢ）規格がある。圧縮デジタル・ビデオ・システム
についてはＡＴＳＣデジタル・テレビジョン規格文書Ａ／５３に記述されており
、これは参考文献として本願に含めている。更にカラー動画符号標準化作業グル
ープ（ＭＰＥＧ）はデジタル・データ送信システムに関する幾つかの規格を公表
している。一つ目はＭＰＥＧ−１として知られており、ＩＳＯ／ＩＥＣ規格１１
１７２に関するもので、これは参考文献として本願に含めている。２つ目はＭＰ
ＥＧ−２として知られており、ＩＳＯ／ＩＥＣ規格１３８１８に関するもので、
これは参考文献として本願に含めている。新しいＤＴＶ規格では、放送局は事実
上１９２０×１０８０ピクセルまでの任意のフォーマットでの送信が可能になる
。具体的には、ＤＴＶ受信機は、様々な空間解像度（４８０本、７２０本、１０
８０本）、時相解像度（６０ｆｐｓ、３０ｆｐｓ、２４ｆｐｓ）、走査フォーマ
ット（２：１インタレース又はプログレッシブ走査）の画像シーケンスを備える
ソース・ビデオを受信できなくてはいけない。
【０００５】 コンピュータ業界では、いわゆる「マルチシンク」ディスプレイ装置で複数の
画像フォーマットを表示することが知られている。具体的には、マルチシンク・
ディスプレイは、グラフィック・フォーマットの変化に対応して、水平走査周波
数や垂直走査周波数を変更する。こうしたマルチシンクのアプローチは、映画テ
レビ技術者協会（ＳＭＰＴＥ）が標準化したスタジオ設備ラスタ・フォーマット
などを使用することで、ビデオやテレビの環境において実施できる。残念なこと
に、マルチシンクのアプローチは、複雑な偏向回路、消費電力の増加、偏向コイ
ル・インダクタンスに伴う長い時間定数によるフォーマット間切り換え待ち時間
の長さから、コストの増加につながる。
画像フォーマットを表示することが知られている。具体的には、マルチシンク・
ディスプレイは、グラフィック・フォーマットの変化に対応して、水平走査周波
数や垂直走査周波数を変更する。こうしたマルチシンクのアプローチは、映画テ
レビ技術者協会（ＳＭＰＴＥ）が標準化したスタジオ設備ラスタ・フォーマット
などを使用することで、ビデオやテレビの環境において実施できる。残念なこと
に、マルチシンクのアプローチは、複雑な偏向回路、消費電力の増加、偏向コイ
ル・インダクタンスに伴う長い時間定数によるフォーマット間切り換え待ち時間
の長さから、コストの増加につながる。
【０００６】 これよりも優れたアプローチは、１９９６年１月１６日に発行された米国特許
番号５，４８５，２１６「高品位テレビのビデオ変換装置」の中でリーが開示し
ている。リーの特許においては、高品位テレビ信号をデコードした後、３０Ｈｚ
フレーム・レートに変換し、垂直方向の縮減と水平方向の縮減を順に行い、イン
タリーブして３０Ｈｚ、１０５０垂直走査線ビデオ信号を作り出す。従って、リ
ーの方法では、強引なテクニックを用いて、高品位テレビ信号を３０Ｈｚ、１０
５０垂直走査線ビデオ信号に変換することになる。フォーマットを変換したテレ
ビ信号は、従来の方法で処理され、画像が形成される。
番号５，４８５，２１６「高品位テレビのビデオ変換装置」の中でリーが開示し
ている。リーの特許においては、高品位テレビ信号をデコードした後、３０Ｈｚ
フレーム・レートに変換し、垂直方向の縮減と水平方向の縮減を順に行い、イン
タリーブして３０Ｈｚ、１０５０垂直走査線ビデオ信号を作り出す。従って、リ
ーの方法では、強引なテクニックを用いて、高品位テレビ信号を３０Ｈｚ、１０
５０垂直走査線ビデオ信号に変換することになる。フォーマットを変換したテレ
ビ信号は、従来の方法で処理され、画像が形成される。
【０００７】 残念なことに、リーの方法には、複雑なタイミング、切り換え、ビデオ処理回
路が必要になるという欠点がある。加えて、リーの方法で作り出したテレビ信号
には、２４Ｈｚソース・ビデオ（フィルムなど）の場合に、動画ビデオの不具合
を引き起こす性質を持っている。これは、リーの方法が良く知られた３：２プル
アップ・シーケンスを使用して毎秒２４フレームのビデオを毎秒６０フレームに
変換しているためで、この結果、変換したビデオを表示したときに動画ジッタの
不具合が生じる。ゴールデンアワーのテレビ番組のほとんどはマスターがフィル
ムであるため、ビデオ・データの大部分は今後も２４Ｈｚプログレッシブ走査フ
ォーマットで送信される。
路が必要になるという欠点がある。加えて、リーの方法で作り出したテレビ信号
には、２４Ｈｚソース・ビデオ（フィルムなど）の場合に、動画ビデオの不具合
を引き起こす性質を持っている。これは、リーの方法が良く知られた３：２プル
アップ・シーケンスを使用して毎秒２４フレームのビデオを毎秒６０フレームに
変換しているためで、この結果、変換したビデオを表示したときに動画ジッタの
不具合が生じる。ゴールデンアワーのテレビ番組のほとんどはマスターがフィル
ムであるため、ビデオ・データの大部分は今後も２４Ｈｚプログレッシブ走査フ
ォーマットで送信される。
【０００８】 そのため、例えば、複数のフォーマットに対応するテレビ受信機などで使用す
るのに適した費用効率の良いビデオ処理システムの技術には需要が存在する。更
に、２４Ｈｚソース・ビデオの使用に適したビデオ処理システムを提供すること
が望ましいと思われる。
るのに適した費用効率の良いビデオ処理システムの技術には需要が存在する。更
に、２４Ｈｚソース・ビデオの使用に適したビデオ処理システムを提供すること
が望ましいと思われる。
【０００９】
本発明は、ソース・ビデオのフレーム・レートを３倍にし、結果として生じる
ビデオ信号のフォーマットを反応的に調整することで、２４Ｈｚソース・ビデオ
の３：２変換による動画表示の不具合を避けることに適応した複数フォーマット
・ビデオ処理システムにおける電子式フォーマット及びフレーム・レート変換の
方法及び付随する装置である。
ビデオ信号のフォーマットを反応的に調整することで、２４Ｈｚソース・ビデオ
の３：２変換による動画表示の不具合を避けることに適応した複数フォーマット
・ビデオ処理システムにおける電子式フォーマット及びフレーム・レート変換の
方法及び付随する装置である。
【００１０】 具体的には、本発明は、フォーマット変換器及びフレーム・レート変換器を備
えるビデオ処理システムにおいて使用する方法で、このフォーマット変換器はフ
ォーマット制御信号に反応して入力ビデオ信号の垂直フォーマット及び水平フォ
ーマットの最低一つを適応させ、フレーム・レート変換器はフレーム・レート制
御信号に反応して入力ビデオ信号のフレーム・レートを適合させる。この方法が
備えるステップでは、入力ビデオ信号のフォーマット及びフレーム・レートの確
認し、入力ビデオ信号をネイティブ表示フォーマットへ適合化し、入力ビデオ信
号のフレーム・レートが第一の値、例えば約２４Ｈｚの場合、入力ビデオ信号の
フレーム・レートを３倍にする。
えるビデオ処理システムにおいて使用する方法で、このフォーマット変換器はフ
ォーマット制御信号に反応して入力ビデオ信号の垂直フォーマット及び水平フォ
ーマットの最低一つを適応させ、フレーム・レート変換器はフレーム・レート制
御信号に反応して入力ビデオ信号のフレーム・レートを適合させる。この方法が
備えるステップでは、入力ビデオ信号のフォーマット及びフレーム・レートの確
認し、入力ビデオ信号をネイティブ表示フォーマットへ適合化し、入力ビデオ信
号のフレーム・レートが第一の値、例えば約２４Ｈｚの場合、入力ビデオ信号の
フレーム・レートを３倍にする。
【００１１】 本発明は、複数のビデオ・フォーマットの一つを有する入力ビデオ信号を処理
して出力ビデオ信号を作り出すための装置でもある。この装置は、入力ビデオ信
号を受信するために結合し、フォーマット制御信号に反応して入力ビデオ信号の
垂直及び水平フォーマットを適合化するフォーマット変換器、フォーマット変換
器と結合し、フレーム・レート制御信号に反応して入力ビデオ信号のフレーム・
レートを適合化するフレーム・レート変換器、フォーマット変換器及びフレーム
・レート変換器と結合し、フォーマット制御信号及びフレーム・レート制御信号
を発信するコントローラを備える。このコントローラは、第一の値のフレーム・
レートを有する入力ビデオ信号の場合、フレーム・レート変換器に入力ビデオの
フレーム・レートを３倍にさせ、フォーマット変換器に入力ビデオ信号の垂直及
び水平フォーマットをディスプレイ装置で使用するのに適したフォーマットに適
合化させる。
して出力ビデオ信号を作り出すための装置でもある。この装置は、入力ビデオ信
号を受信するために結合し、フォーマット制御信号に反応して入力ビデオ信号の
垂直及び水平フォーマットを適合化するフォーマット変換器、フォーマット変換
器と結合し、フレーム・レート制御信号に反応して入力ビデオ信号のフレーム・
レートを適合化するフレーム・レート変換器、フォーマット変換器及びフレーム
・レート変換器と結合し、フォーマット制御信号及びフレーム・レート制御信号
を発信するコントローラを備える。このコントローラは、第一の値のフレーム・
レートを有する入力ビデオ信号の場合、フレーム・レート変換器に入力ビデオの
フレーム・レートを３倍にさせ、フォーマット変換器に入力ビデオ信号の垂直及
び水平フォーマットをディスプレイ装置で使用するのに適したフォーマットに適
合化させる。
【００１２】 本発明の内容は、添付図面と共に以下の詳細な説明を検討することで容易に理
解できる。図面は以下の通りである。
解できる。図面は以下の通りである。
【００１３】
本発明は、１９９７年９月２６日に出願した米国暫定特許番号６０／０６０１
１２の長所を有しており、これは参考文献として本願に全て含んでいる。
１２の長所を有しており、これは参考文献として本願に全て含んでいる。
【００１４】 本発明は、デジタル・テレビ（ＤＴＶ）受信機、例えばＡＴＳＣテレビ受信機
の場合について説明する。しかし、本発明が、ＤＶＢ、ＭＰＥＧ−１、ＭＰＥＧ
−２その他の情報ストリームに適したシステムを含む、任意の複数フォーマット
・ビデオ処理システムに応用可能であることは当業者にとって明らかである。
の場合について説明する。しかし、本発明が、ＤＶＢ、ＭＰＥＧ−１、ＭＰＥＧ
−２その他の情報ストリームに適したシステムを含む、任意の複数フォーマット
・ビデオ処理システムに応用可能であることは当業者にとって明らかである。
【００１５】 図１は、本発明に従ったＤＴＶ受信機１００の高レベルのブロック図を示して
いる。具体的には、このＤＴＶ受信機１００はビデオ処理部分及びタイミング部
分を備えている。ビデオ処理部分は、ビデオ・デコーダ１２０、オプショナル・
デインタレーサ１３０、垂直リサイザ１４０、水平リサイザ１５０、フレーム・
バッファ１６０を備える。タイミング部分は、クロック回路１１０、ラスタ発生
器１９０，表示クロック１９５、読み出しアドレス発生器１８０、書き込みアド
レス発生器１８５を備える。ビデオ処理部分で処理されるビデオ信号Ｓ２は、ア
ンテナ１０２、チューナ１０４、復調装置１０６、トランスポート多重分離装置
１０８を備えるＤＴＶフロント・エンドが受信する。処理されたビデオ信号Ｓ８
は、ラスタ発生器１９０が発信する水平及び垂直タイミング信号Ｈ−ＤＥＦ及び
Ｖ−ＤＥＦに従って、ディスプレイ装置１７５などで（適切なカラー・マトリッ
クス処理の後）表示される。
いる。具体的には、このＤＴＶ受信機１００はビデオ処理部分及びタイミング部
分を備えている。ビデオ処理部分は、ビデオ・デコーダ１２０、オプショナル・
デインタレーサ１３０、垂直リサイザ１４０、水平リサイザ１５０、フレーム・
バッファ１６０を備える。タイミング部分は、クロック回路１１０、ラスタ発生
器１９０，表示クロック１９５、読み出しアドレス発生器１８０、書き込みアド
レス発生器１８５を備える。ビデオ処理部分で処理されるビデオ信号Ｓ２は、ア
ンテナ１０２、チューナ１０４、復調装置１０６、トランスポート多重分離装置
１０８を備えるＤＴＶフロント・エンドが受信する。処理されたビデオ信号Ｓ８
は、ラスタ発生器１９０が発信する水平及び垂直タイミング信号Ｈ−ＤＥＦ及び
Ｖ−ＤＥＦに従って、ディスプレイ装置１７５などで（適切なカラー・マトリッ
クス処理の後）表示される。
【００１６】 ＲＦソース１０２（例えば、アンテナやケーブルテレビの配信網）は、残留側
波帯（ＶＳＢ）、直交振幅変調（ＱＡＭ）その他の最適な変調方式に従って変調
された、複数のテレビ信号を備える無線周波数（ＲＦ）信号ＲＦを供給する。供
給されたＲＦテレビ信号は、チューナ１０４と結合し、チューナ１０４は要求さ
れたテレビ信号をダウンコンバートし、第一の中間周波数（ＩＦ）テレビ信号Ｉ
Ｆを生成する。復調装置１０６、例えばＶＳＢ又はＱＡＭは、ＩＦテレビ信号Ｉ
Ｆを復調し、デジタル情報ストリームＳ１を生成する。デジタル情報ストリーム
Ｓ１の例としては、一つ以上のＭＰＥＧのようなプログラム・トランスポート・
ストリームを含むＭＰＥＧのようなシステム・ストリームＳ１がある。
波帯（ＶＳＢ）、直交振幅変調（ＱＡＭ）その他の最適な変調方式に従って変調
された、複数のテレビ信号を備える無線周波数（ＲＦ）信号ＲＦを供給する。供
給されたＲＦテレビ信号は、チューナ１０４と結合し、チューナ１０４は要求さ
れたテレビ信号をダウンコンバートし、第一の中間周波数（ＩＦ）テレビ信号Ｉ
Ｆを生成する。復調装置１０６、例えばＶＳＢ又はＱＡＭは、ＩＦテレビ信号Ｉ
Ｆを復調し、デジタル情報ストリームＳ１を生成する。デジタル情報ストリーム
Ｓ１の例としては、一つ以上のＭＰＥＧのようなプログラム・トランスポート・
ストリームを含むＭＰＥＧのようなシステム・ストリームＳ１がある。
【００１７】 ＭＰＥＧのようなプログラム・トランスポート・ストリームは、各プログラム
・トランスポート・ストリームが、通常、映画その他の視聴覚プログラムなど、
単一のプログラムの視聴覚部分を運ぶ点において、ＮＴＳＣチャンネルと似てい
る。各プログラム・トランスポート・ストリームは、運ばれる視聴覚プログラム
の視聴覚部分に関連する複数の基本ストリームを備える。
・トランスポート・ストリームが、通常、映画その他の視聴覚プログラムなど、
単一のプログラムの視聴覚部分を運ぶ点において、ＮＴＳＣチャンネルと似てい
る。各プログラム・トランスポート・ストリームは、運ばれる視聴覚プログラム
の視聴覚部分に関連する複数の基本ストリームを備える。
【００１８】 トランスポート多重分離装置１０８は既知の方法で動作し、ＭＰＥＧのような
システム・ストリームＳ１から特定のプログラム・トランスポート・ストリーム
を多重分離する。多重分離されたプログラム・トランスポート・ストリームに関
連する基本音声ストリームＳ３は、音声デコーダ１１５と結合し、音声ドライバ
回路（図示せず）によって処理される前にデコードされる。重分離されたプログ
ラム・トランスポート・ストリームに関連する基本ビデオ・ストリームＳ２はビ
デオ・デコーダ１２０と結合する。
システム・ストリームＳ１から特定のプログラム・トランスポート・ストリーム
を多重分離する。多重分離されたプログラム・トランスポート・ストリームに関
連する基本音声ストリームＳ３は、音声デコーダ１１５と結合し、音声ドライバ
回路（図示せず）によって処理される前にデコードされる。重分離されたプログ
ラム・トランスポート・ストリームに関連する基本ビデオ・ストリームＳ２はビ
デオ・デコーダ１２０と結合する。
【００１９】 トランスポート多重分離装置１０８は、多重分離されたプログラム・トランス
ポート・ストリームの選択されたトランスポート・ストリーム・パケット（基準
パケット）の適合化フィールドと呼ばれるものに含まれるプログラム・クロック
基準（ＰＣＲ）も抽出する。このＰＣＲは、プログラム・トランスポート・スト
リームを伝達する前に、多重分離されたプログラム・トランスポート・ストリー
ムをコード化するのに使用する２７ＭＨｚクロックのサンプルである。抽出され
たＰＣＲはクロック回路１１０と結合する。
ポート・ストリームの選択されたトランスポート・ストリーム・パケット（基準
パケット）の適合化フィールドと呼ばれるものに含まれるプログラム・クロック
基準（ＰＣＲ）も抽出する。このＰＣＲは、プログラム・トランスポート・スト
リームを伝達する前に、多重分離されたプログラム・トランスポート・ストリー
ムをコード化するのに使用する２７ＭＨｚクロックのサンプルである。抽出され
たＰＣＲはクロック回路１１０と結合する。
【００２０】 クロック回路１１０は、例えば、位相ロック・ループ（ＰＬＬ）１１２、電圧
制御発振器（ＶＣＯ）１１４を備える。クロック回路１１０はシステム・クロッ
クｆＳＹＳ、例えばＭＰＥＧのような情報ストリームを処理するのに適した２７
ＭＨｚシステム・クロックを発信する。クロック回路１１０は、多重分離された
プログラム・トランスポート・ストリームから抽出したＰＣＲを利用して、ＤＴ
Ｖ受信機のデコーダ・システム・クロック（つまり、システム・クロックｆＳＹ
Ｓ）を、多重分離されたプログラム・トランスポート・ストリームを生成するエ
ンコーダのシステム・クロックにロックする。
制御発振器（ＶＣＯ）１１４を備える。クロック回路１１０はシステム・クロッ
クｆＳＹＳ、例えばＭＰＥＧのような情報ストリームを処理するのに適した２７
ＭＨｚシステム・クロックを発信する。クロック回路１１０は、多重分離された
プログラム・トランスポート・ストリームから抽出したＰＣＲを利用して、ＤＴ
Ｖ受信機のデコーダ・システム・クロック（つまり、システム・クロックｆＳＹ
Ｓ）を、多重分離されたプログラム・トランスポート・ストリームを生成するエ
ンコーダのシステム・クロックにロックする。
【００２１】 ＰＬＬ１１２は既知の方法で動作し、（例えば）ＶＣＯ１１４の２７ＭＨｚ出
力とトランスポート多重分離装置１０８から受領したＰＣＲとの比較に応じて、
制御信号Ｃ１を発信する。ＶＣＯ１１４は、制御信号Ｃ１に反応し、既知の方法
で動作し、２７ＭＨｚシステム・クロックｆＳＹＳの周波数を増減させる。
力とトランスポート多重分離装置１０８から受領したＰＣＲとの比較に応じて、
制御信号Ｃ１を発信する。ＶＣＯ１１４は、制御信号Ｃ１に反応し、既知の方法
で動作し、２７ＭＨｚシステム・クロックｆＳＹＳの周波数を増減させる。
【００２２】 ビデオ・デコーダ１２０は標準の方法でビデオ・ストリームＳ２をデコードし
、一定の送信フォーマット及びフレーム・レートを有するデコード済みビデオ信
号Ｓ４を生成する。ビデオ・デコーダ１２０はビデオ・ストリームＳ２のシーケ
ンス・ヘッダを調べ、フォーマット、比色定量（可能な場合）、その他ビデオ・
ストリームＳ２にコード化されたビデオ信号に関連する情報を判断する。シーケ
ンス・ヘッダを調べた後、ビデオ・デコーダ１４０はフォーマット、比色定量、
その他の情報を出力と結合させ、ヘッダ・データ信号ＨＤとする。
、一定の送信フォーマット及びフレーム・レートを有するデコード済みビデオ信
号Ｓ４を生成する。ビデオ・デコーダ１２０はビデオ・ストリームＳ２のシーケ
ンス・ヘッダを調べ、フォーマット、比色定量（可能な場合）、その他ビデオ・
ストリームＳ２にコード化されたビデオ信号に関連する情報を判断する。シーケ
ンス・ヘッダを調べた後、ビデオ・デコーダ１４０はフォーマット、比色定量、
その他の情報を出力と結合させ、ヘッダ・データ信号ＨＤとする。
【００２３】 オプショナル・デインタレーサ１３０はデコード済みビデオ信号Ｓ４及びヘッ
ダ・データ信号ＨＤの少なくとも入部を受信する。デコード済みビデオ信号Ｓ４
が（ＨＤ信号が示す通り）インタレース・フォーマットを有するビデオ情報を備
える場合、デインタレーサ１３０はデコード済みビデオ信号Ｓ４をプログレッシ
ブ走査フォーマット・ビデオ信号に変換し、出力と結合させ、ビデオ信号Ｓ５と
する。デコード済みビデオ信号Ｓ４がプログレッシブ走査フォーマットを有する
ビデオ情報を備える場合、デインタレーサ１３０はデコード済みビデオ信号Ｓ４
を直接出力と結合させ、ビデオ信号Ｓ５とする。デインタレーサ１３０は、例え
ば、フレーム・ストレージを必要とする動画適応アプローチや、直接垂直補間又
は線反復アプローチを使用して実施する。
ダ・データ信号ＨＤの少なくとも入部を受信する。デコード済みビデオ信号Ｓ４
が（ＨＤ信号が示す通り）インタレース・フォーマットを有するビデオ情報を備
える場合、デインタレーサ１３０はデコード済みビデオ信号Ｓ４をプログレッシ
ブ走査フォーマット・ビデオ信号に変換し、出力と結合させ、ビデオ信号Ｓ５と
する。デコード済みビデオ信号Ｓ４がプログレッシブ走査フォーマットを有する
ビデオ情報を備える場合、デインタレーサ１３０はデコード済みビデオ信号Ｓ４
を直接出力と結合させ、ビデオ信号Ｓ５とする。デインタレーサ１３０は、例え
ば、フレーム・ストレージを必要とする動画適応アプローチや、直接垂直補間又
は線反復アプローチを使用して実施する。
【００２４】 水平リサイザ１５０はビデオ信号Ｓ５を受信し、コントローラ２００からの制
御信号ＨＳに反応して、ビデオ信号Ｓ５に含まれるビデオ情報の線１本当たりの
画素（ピクセル）数を選択的に変更する。水平リサイザ１５０は、水平方向にリ
サイズされたビデオ信号Ｓ６を生成する。水平リサイザ１５０は、例えば、既存
の２つのピクセル間に挿入する新しいピクセルの輝度及びクロミナンス情報を計
算する補間手法を使用して、線１本当たりのピクセル数を増加させることができ
る。また、水平リサイザ１５０は、例えば、線に含まれるＮ番目のピクセルを全
て除去することでビデオ線を縮減し、線１本当たりのピクセル数を減らすことが
できる。
御信号ＨＳに反応して、ビデオ信号Ｓ５に含まれるビデオ情報の線１本当たりの
画素（ピクセル）数を選択的に変更する。水平リサイザ１５０は、水平方向にリ
サイズされたビデオ信号Ｓ６を生成する。水平リサイザ１５０は、例えば、既存
の２つのピクセル間に挿入する新しいピクセルの輝度及びクロミナンス情報を計
算する補間手法を使用して、線１本当たりのピクセル数を増加させることができ
る。また、水平リサイザ１５０は、例えば、線に含まれるＮ番目のピクセルを全
て除去することでビデオ線を縮減し、線１本当たりのピクセル数を減らすことが
できる。
【００２５】 垂直リサイザ１４０は水平方向にリサイズされたビデオ信号Ｓ６を受信し、コ
ントローラ２００からの制御信号ＶＳに反応して、ビデオ信号Ｓ６に含まれるビ
デオ情報の１フレーム当たりの垂直走査線数を選択的に変更する。垂直リサイザ
１４０は垂直方向にリサイズされたビデオ信号Ｓ７を生成する。垂直リサイザ１
４０は、例えば、既存の２線の間に挿入する新しい線の輝度及びクロミナンス情
報を計算する補間手法を使用して、１ビデオ・フレーム当たりの線の数を増やす
ことができる。また、垂直リサイザ１４０は、例えば、減少した線の密度におい
て新しい走査線を計算する補間手法を使用してビデオ・フレームを縮減し、１ビ
デオ・フレーム当たりの線の数を減らすことができる。
ントローラ２００からの制御信号ＶＳに反応して、ビデオ信号Ｓ６に含まれるビ
デオ情報の１フレーム当たりの垂直走査線数を選択的に変更する。垂直リサイザ
１４０は垂直方向にリサイズされたビデオ信号Ｓ７を生成する。垂直リサイザ１
４０は、例えば、既存の２線の間に挿入する新しい線の輝度及びクロミナンス情
報を計算する補間手法を使用して、１ビデオ・フレーム当たりの線の数を増やす
ことができる。また、垂直リサイザ１４０は、例えば、減少した線の密度におい
て新しい走査線を計算する補間手法を使用してビデオ・フレームを縮減し、１ビ
デオ・フレーム当たりの線の数を減らすことができる。
【００２６】 オプショナル・デインタレーサ１３０が前記垂直補間又は線反復アプローチを
使用して実施された場合、デインタレース機能は垂直リサイジング・ユニット１
４０に組み入れることができる。この場合、水平リサイザ１５０は、図１の点線
で示すように、ビデオ・デコーダ１２０からデコード済みビデオ信号Ｓ４を直接
受信するように結合する。
使用して実施された場合、デインタレース機能は垂直リサイジング・ユニット１
４０に組み入れることができる。この場合、水平リサイザ１５０は、図１の点線
で示すように、ビデオ・デコーダ１２０からデコード済みビデオ信号Ｓ４を直接
受信するように結合する。
【００２７】 フレーム・バッファ１６０は、水平方向及び垂直方向にリサイザされたビデオ
信号Ｓ７を選択的に受信する。フレーム・バッファ１６０は二重バッファリング
・タイプのフレーム・バッファで、入力フレーム・ストア・バッファ１６２及び
出力フレーム・ストア・バッファ１６４を備える。ビデオ信号Ｓ７内のビデオ情
報は、バッファ入力制御信号ＩＮに反応して、入力フレーム・ストア・バッファ
１６２に保存される。出力フレーム・ストア・バッファ１６４の内容を完全に読
み出されたとき、入力フレーム・ストア・バッファ１６２の内容は出力フレーム
・ストア・バッファ１６４として使用される。つまり、入力バッファ及び出力バ
ッファを機能的にスワップし、入力バッファの情報を出力バッファに転送する必
要性を回避する。出力フレーム・ストア・バッファ１６４に保存されるビデオ情
報は、バッファ出力制御信号ＯＵＴに反応して、フレーム・バッファ出力と結合
し、バッファ済みビデオ信号Ｓ８となる。フレーム・バッファ１６０は二重バッ
ファリング・タイプのフレーム・バッファであるため、入力データが入力フレー
ム・ストア・バッファ１６２に保存されるよりも速い（又は遅い）速度で、出力
データを出力フレーム・ストア・バッファ１６４から取り込むことができる。つ
まり、ビデオ信号Ｓ７に伴うクロック周波数が、バッファ済みビデオ信号Ｓ８に
伴うクロック周波数と同じである必要はない。６０Ｈｚディスプレイで３０Ｈｚ
ビデオ情報を利用するために、出力フレーム・ストア・バッファ１６４からの各
ビデオ・フレームの読み出しは、次のビデオ・フレームが出力フレーム・ストア
・バッファ１６４に入る前に２回行われる。
信号Ｓ７を選択的に受信する。フレーム・バッファ１６０は二重バッファリング
・タイプのフレーム・バッファで、入力フレーム・ストア・バッファ１６２及び
出力フレーム・ストア・バッファ１６４を備える。ビデオ信号Ｓ７内のビデオ情
報は、バッファ入力制御信号ＩＮに反応して、入力フレーム・ストア・バッファ
１６２に保存される。出力フレーム・ストア・バッファ１６４の内容を完全に読
み出されたとき、入力フレーム・ストア・バッファ１６２の内容は出力フレーム
・ストア・バッファ１６４として使用される。つまり、入力バッファ及び出力バ
ッファを機能的にスワップし、入力バッファの情報を出力バッファに転送する必
要性を回避する。出力フレーム・ストア・バッファ１６４に保存されるビデオ情
報は、バッファ出力制御信号ＯＵＴに反応して、フレーム・バッファ出力と結合
し、バッファ済みビデオ信号Ｓ８となる。フレーム・バッファ１６０は二重バッ
ファリング・タイプのフレーム・バッファであるため、入力データが入力フレー
ム・ストア・バッファ１６２に保存されるよりも速い（又は遅い）速度で、出力
データを出力フレーム・ストア・バッファ１６４から取り込むことができる。つ
まり、ビデオ信号Ｓ７に伴うクロック周波数が、バッファ済みビデオ信号Ｓ８に
伴うクロック周波数と同じである必要はない。６０Ｈｚディスプレイで３０Ｈｚ
ビデオ情報を利用するために、出力フレーム・ストア・バッファ１６４からの各
ビデオ・フレームの読み出しは、次のビデオ・フレームが出力フレーム・ストア
・バッファ１６４に入る前に２回行われる。
【００２８】 フレーム・バッファ１６０は、好ましくは、図１に示すように二重バッファリ
ング装置とする。単一バッファリング装置を使用することもできるが、単一バッ
ファリング装置では、バッファ読み出し速度とバッファ書き込み速度が異なると
きに、表示画像に「ティアリング」の不具合が発生しがちである。例の実施形態
において、（ＯＵＴ信号によって決定する）バッファ読み出し速度及び（ＩＮ信
号によって決定する）バッファ書き込み速度は異なると思われ、２４Ｈｚソース
・ビデオの場合、以下で説明するような違いが生じる。低伝送フレーム・レート
・ビデオ信号（２４又は３０Ｈｚなど）の使用は、ほとんどのディスプレイ技術
を使用して表示した画像において、望ましくない広範なフリッカの原因となるた
め、こうした表示レートの変換が必要になる。
ング装置とする。単一バッファリング装置を使用することもできるが、単一バッ
ファリング装置では、バッファ読み出し速度とバッファ書き込み速度が異なると
きに、表示画像に「ティアリング」の不具合が発生しがちである。例の実施形態
において、（ＯＵＴ信号によって決定する）バッファ読み出し速度及び（ＩＮ信
号によって決定する）バッファ書き込み速度は異なると思われ、２４Ｈｚソース
・ビデオの場合、以下で説明するような違いが生じる。低伝送フレーム・レート
・ビデオ信号（２４又は３０Ｈｚなど）の使用は、ほとんどのディスプレイ技術
を使用して表示した画像において、望ましくない広範なフリッカの原因となるた
め、こうした表示レートの変換が必要になる。
【００２９】 ＲＧＢマトリックス及びドライバ１７０はバッファ済みビデオ信号Ｓ８を受信
する。ＲＧＢマトリックス及びドライバ１７０は既知の方法で動作し、マトリッ
クス係数、伝送特性、基本ビデオ・ストリームＳ２のシーケンス・ヘッダに含ま
れるカラーの一次情報に従って、バッファ済みビデオ信号Ｓ８を処理する。具体
的には、ＲＧＢマトリックス及びドライバ１７０は、伝送されたＹ、Ｃｒ、Ｃｂ
のカラー構成要素を表示に必要な赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラー信号へ
変換するのに必要なカラー変換処理を実行する。３つのカラー信号Ｒ、Ｇ、Ｂは
、ディスプレイ装置１７５と結合し、ここで各カラー信号は、例えば、受像管内
の関連する電子銃（図示せず）などを駆動するのに使用される。ここでの注意点
として、ＲＧＢマトリックス及びドライバ１７０が発信する３つのカラー信号Ｒ
、Ｇ、Ｂは、ディスプレイ装置１７５と結合させる前に、適切なドライバ回路（
図示せず）によって、更に増幅する必要が生じる場合もある。
する。ＲＧＢマトリックス及びドライバ１７０は既知の方法で動作し、マトリッ
クス係数、伝送特性、基本ビデオ・ストリームＳ２のシーケンス・ヘッダに含ま
れるカラーの一次情報に従って、バッファ済みビデオ信号Ｓ８を処理する。具体
的には、ＲＧＢマトリックス及びドライバ１７０は、伝送されたＹ、Ｃｒ、Ｃｂ
のカラー構成要素を表示に必要な赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラー信号へ
変換するのに必要なカラー変換処理を実行する。３つのカラー信号Ｒ、Ｇ、Ｂは
、ディスプレイ装置１７５と結合し、ここで各カラー信号は、例えば、受像管内
の関連する電子銃（図示せず）などを駆動するのに使用される。ここでの注意点
として、ＲＧＢマトリックス及びドライバ１７０が発信する３つのカラー信号Ｒ
、Ｇ、Ｂは、ディスプレイ装置１７５と結合させる前に、適切なドライバ回路（
図示せず）によって、更に増幅する必要が生じる場合もある。
【００３０】 ラスタ発生器１９０は、ラスタ・クロック信号ｆＲＡＳＴに反応して、固定周
波数の水平偏向信号Ｈ−ＤＥＦ及び垂直偏向信号Ｖ−ＤＥＦを従来の方法で発信
する。ラスタ・クロック信号ｆＲＡＳＴは、従来の方法で表示クロック回路１９
５が発信する。水平及び垂直偏向信号Ｈ−ＤＥＦ、Ｖ−ＤＥＦは、例えば、受像
管内の関連する水平及び垂直偏向コイルをそれぞれ駆動するのに使用される。こ
こでの注意点として、ラスタ発生器１９０が発信する水平及び垂直偏向信号Ｈ−
ＤＥＦ、Ｖ−ＤＥＦは、ディスプレイ装置１７５と結合させる前に、適切なドラ
イバ回路（図示せず）による増幅が必要な場合もある。
波数の水平偏向信号Ｈ−ＤＥＦ及び垂直偏向信号Ｖ−ＤＥＦを従来の方法で発信
する。ラスタ・クロック信号ｆＲＡＳＴは、従来の方法で表示クロック回路１９
５が発信する。水平及び垂直偏向信号Ｈ−ＤＥＦ、Ｖ−ＤＥＦは、例えば、受像
管内の関連する水平及び垂直偏向コイルをそれぞれ駆動するのに使用される。こ
こでの注意点として、ラスタ発生器１９０が発信する水平及び垂直偏向信号Ｈ−
ＤＥＦ、Ｖ−ＤＥＦは、ディスプレイ装置１７５と結合させる前に、適切なドラ
イバ回路（図示せず）による増幅が必要な場合もある。
【００３１】 書き込みアドレス発生器１８０は、コントローラ２００からの制御信号ＷＲＩ
ＴＥ、及びクロック信号ｆＳＹＳに反応して、フレーム・バッファ入力制御信号
ＩＮを発信する。同様に、読み出しアドレス発生器１８５は、コントローラ２０
０からの制御信号ＲＥＡＤ、及びクロック信号ｆＲＡＳＴに反応して、フレーム
・バッファ出力制御信号ＯＵＴを発信する。重要な点として、ビデオ信号Ｓ７の
ビデオ情報は、システム・クロックｆＳＹＳが決定する速度で、入力フレーム・
ストア・バッファ１６２に保存される。同様に、出力フレーム・ストア・バッフ
ァ１６４のビデオ情報は、ラスタ・クロックｆＲＡＳＴが決定する速度で取り込
まれる。従って、例えば２７ＭＨｚ表示クロック（２７ＭＨｚシステム・クロッ
クｆＳＹＳと選択的に関連する場合など）及び８１ＭＨｚラスタ・クロックｆＲ
ＡＳＴの場合、データがフレーム・バッファ１６０から取り込まれる速度は保存
速度の３倍になる。
ＴＥ、及びクロック信号ｆＳＹＳに反応して、フレーム・バッファ入力制御信号
ＩＮを発信する。同様に、読み出しアドレス発生器１８５は、コントローラ２０
０からの制御信号ＲＥＡＤ、及びクロック信号ｆＲＡＳＴに反応して、フレーム
・バッファ出力制御信号ＯＵＴを発信する。重要な点として、ビデオ信号Ｓ７の
ビデオ情報は、システム・クロックｆＳＹＳが決定する速度で、入力フレーム・
ストア・バッファ１６２に保存される。同様に、出力フレーム・ストア・バッフ
ァ１６４のビデオ情報は、ラスタ・クロックｆＲＡＳＴが決定する速度で取り込
まれる。従って、例えば２７ＭＨｚ表示クロック（２７ＭＨｚシステム・クロッ
クｆＳＹＳと選択的に関連する場合など）及び８１ＭＨｚラスタ・クロックｆＲ
ＡＳＴの場合、データがフレーム・バッファ１６０から取り込まれる速度は保存
速度の３倍になる。
【００３２】 コントローラ２００は、標準的なマイクロプロセッサ、備え付けのメモリ・ユ
ニット、入出力ポート及び付随するサポート回路を使用して、標準的な方法で実
施できる。更にコントローラ２００は、特殊目的のデジタル信号処理回路を備え
ることができる。コントローラ２００は、ビデオ・デコーダ１２０からヘッダ・
データ信号ＨＤを通じて、デコード済みビデオ信号Ｓ４に関するフォーマット、
比色定量、その他の情報を受領する。コントローラ２００は、この情報とディス
プレイ装置１７５に関する追加情報（ディスプレイ装置のネイティブ・フォーマ
ットなど）を利用して、垂直リサイザ１４０へ垂直サイズ制御信号ＶＳ、水平リ
サイザ１５０へ水平サイズ制御信号ＨＳ、書き込みアドレス発生器１８０へ書き
込みアドレス制御信号ＷＲＩＴＥ、読み出しアドレス発生器１８５へ読み出しア
ドレス制御信号ＲＥＡＤを発信する。
ニット、入出力ポート及び付随するサポート回路を使用して、標準的な方法で実
施できる。更にコントローラ２００は、特殊目的のデジタル信号処理回路を備え
ることができる。コントローラ２００は、ビデオ・デコーダ１２０からヘッダ・
データ信号ＨＤを通じて、デコード済みビデオ信号Ｓ４に関するフォーマット、
比色定量、その他の情報を受領する。コントローラ２００は、この情報とディス
プレイ装置１７５に関する追加情報（ディスプレイ装置のネイティブ・フォーマ
ットなど）を利用して、垂直リサイザ１４０へ垂直サイズ制御信号ＶＳ、水平リ
サイザ１５０へ水平サイズ制御信号ＨＳ、書き込みアドレス発生器１８０へ書き
込みアドレス制御信号ＷＲＩＴＥ、読み出しアドレス発生器１８５へ読み出しア
ドレス制御信号ＲＥＡＤを発信する。
【００３３】 本発明の実施形態の一つにおいて、前記すべての処理及び保存動作は、処理及
び保存条件を最小化するために、４：２：０サンプリング（つまりＭＰＥＧ Ｙ
ＵＶ）コンポーネント・フォーマットを使用して実行する。
び保存条件を最小化するために、４：２：０サンプリング（つまりＭＰＥＧ Ｙ
ＵＶ）コンポーネント・フォーマットを使用して実行する。
【００３４】 図１に例示するＤＴＶ受信機１００のようなＡＴＳＣ受信機は、少なくともＡ
ＴＳＣの推奨圧縮フォーマットに従って、ビデオ信号を処理する必要がある。こ
のフォーマットを下の表１に示す。表１において、「Ｐ」はプログレッシブ走査
を表し、「Ｉ」はインタレース走査を表す。更に、表１に示すフレーム・レート
数は整数値である。ＡＴＳＣ規格では、フレーム・レート値に１０００／１００
１を乗じることも認めている（つまり、６７０Ｈｚベースの代わりに５９．９４
Ｈｚ）。
ＴＳＣの推奨圧縮フォーマットに従って、ビデオ信号を処理する必要がある。こ
のフォーマットを下の表１に示す。表１において、「Ｐ」はプログレッシブ走査
を表し、「Ｉ」はインタレース走査を表す。更に、表１に示すフレーム・レート
数は整数値である。ＡＴＳＣ規格では、フレーム・レート値に１０００／１００
１を乗じることも認めている（つまり、６７０Ｈｚベースの代わりに５９．９４
Ｈｚ）。
【００３５】
【表１】 図１のＤＴＶ受信機において、通常の独立ビデオ・フォーマット変換及び表示
レート変換プロセスは、本発明に従って制御及び調整される。つまり、入力ビデ
オ信号のビデオ・フォーマットは、デインタレーサ１３０、垂直リサイザ１４０
、水平リサイザ１５０を使用して制御される。同様に、表示レート変換プロセス
は、書き込みアドレス発生器１８０及び読み出しアドレス発生器１８５を使用し
て制御される。コントローラ２００は両方のプロセスを制御し、プロセスの使用
を調整して、ディスプレイ装置１７５に表示される画像に、６０Ｈｚディスプレ
イ装置において２４Ｈｚソース・データを使用することによる動画の不具合が含
まれないようにする。
レート変換プロセスは、本発明に従って制御及び調整される。つまり、入力ビデ
オ信号のビデオ・フォーマットは、デインタレーサ１３０、垂直リサイザ１４０
、水平リサイザ１５０を使用して制御される。同様に、表示レート変換プロセス
は、書き込みアドレス発生器１８０及び読み出しアドレス発生器１８５を使用し
て制御される。コントローラ２００は両方のプロセスを制御し、プロセスの使用
を調整して、ディスプレイ装置１７５に表示される画像に、６０Ｈｚディスプレ
イ装置において２４Ｈｚソース・データを使用することによる動画の不具合が含
まれないようにする。
【００３６】 従って、図１に示すＤＴＶ受信機１００の実施形態の一つにおいて、ディスプ
レイ装置１７５は、６０Ｈｚ（又は５９．９４Ｈｚ）のフレーム・リフレッシュ
・レートで、伝送フォーマットの一つ（いわゆるネイティブ表示フォーマット）
を実施するために選択した水平偏向周波数によって動作する。６０Ｈｚ（又は５
９．９４Ｈｚ）のフィールド又はフレーム・レートを有する伝送ビデオ情報は、
フレーム・レート変換の対象にならない。対照的に、３０Ｈｚ（又は２９．９７
Ｈｚ）のフレーム・レートを有する伝送ビデオ情報は、２：１フレーム反復を使
用して６０Ｈｚ（又は５９．９４Ｈｚ）に変換される。つまり、コントローラ２
００は、フレーム・バッファ６００の出力フレーム・ストア・バッファ１６４が
、各フレームについて２回、読み出されるようにする。
レイ装置１７５は、６０Ｈｚ（又は５９．９４Ｈｚ）のフレーム・リフレッシュ
・レートで、伝送フォーマットの一つ（いわゆるネイティブ表示フォーマット）
を実施するために選択した水平偏向周波数によって動作する。６０Ｈｚ（又は５
９．９４Ｈｚ）のフィールド又はフレーム・レートを有する伝送ビデオ情報は、
フレーム・レート変換の対象にならない。対照的に、３０Ｈｚ（又は２９．９７
Ｈｚ）のフレーム・レートを有する伝送ビデオ情報は、２：１フレーム反復を使
用して６０Ｈｚ（又は５９．９４Ｈｚ）に変換される。つまり、コントローラ２
００は、フレーム・バッファ６００の出力フレーム・ストア・バッファ１６４が
、各フレームについて２回、読み出されるようにする。
【００３７】 ２４Ｈｚフレーム・レートは、典型的な３：２フレーム・レート変換プロセス
による望ましくない動画の不具合を発生させずに６０Ｈｚ（又は３０Ｈｚ）ディ
スプレイ装置で表示することはできないため、図１のＤＴＶ受信機１００は、２
４Ｈｚビデオがデコードされるときは異なる方法で動作する。具体的には、フォ
ーマット変換プロセスにおける必要性に応じて、２４Ｈｚ（又は２４＊１０００
／１００１Ｈｚ）ビデオがリサイズされ、最終的にはフレーム・レート変換プロ
セスで７２Ｈｚ（又は７２＊１０００／１００１Ｈｚ）に変換される。ディスプ
レイ装置１７５は、２４Ｈｚビデオが存在するとき、７２Ｈｚリフレッシュ・レ
ートで動作する。注意点として、フォーマット変換プロセスは、以下で説明する
ように、コントローラ２００によって７２Ｈｚフレーム・レートに適応化される
。
による望ましくない動画の不具合を発生させずに６０Ｈｚ（又は３０Ｈｚ）ディ
スプレイ装置で表示することはできないため、図１のＤＴＶ受信機１００は、２
４Ｈｚビデオがデコードされるときは異なる方法で動作する。具体的には、フォ
ーマット変換プロセスにおける必要性に応じて、２４Ｈｚ（又は２４＊１０００
／１００１Ｈｚ）ビデオがリサイズされ、最終的にはフレーム・レート変換プロ
セスで７２Ｈｚ（又は７２＊１０００／１００１Ｈｚ）に変換される。ディスプ
レイ装置１７５は、２４Ｈｚビデオが存在するとき、７２Ｈｚリフレッシュ・レ
ートで動作する。注意点として、フォーマット変換プロセスは、以下で説明する
ように、コントローラ２００によって７２Ｈｚフレーム・レートに適応化される
。
【００３８】 もしくは、２４Ｈｚ（又は２４＊１０００／１００１Ｈｚ）ビデオは、フォー
マット変換プロセスにおける必要性に応じて、最終的にフォーマット変換プロセ
スで４８Ｈｚ（又は４８＊１０００／１００１Ｈｚ）ビデオに変換される。４８
Ｈｚで動作する場合、本開示内容を利用する当業者は、説明した７２Ｈｚの方法
及び装置の実施に関連する各種のパラメータを４８Ｈｚの方法及び装置に適応さ
せることができる。この４８Ｈｚ動作は、ディスプレイ装置が液晶ディスプレイ
装置であるときに望ましい場合がある。重要な注意点として、整数の倍数（７２
Ｈｚでは３、４８Ｈｚでは２）を利用することで、本発明では、ここで説明した
３：２の不具合を回避している。
マット変換プロセスにおける必要性に応じて、最終的にフォーマット変換プロセ
スで４８Ｈｚ（又は４８＊１０００／１００１Ｈｚ）ビデオに変換される。４８
Ｈｚで動作する場合、本開示内容を利用する当業者は、説明した７２Ｈｚの方法
及び装置の実施に関連する各種のパラメータを４８Ｈｚの方法及び装置に適応さ
せることができる。この４８Ｈｚ動作は、ディスプレイ装置が液晶ディスプレイ
装置であるときに望ましい場合がある。重要な注意点として、整数の倍数（７２
Ｈｚでは３、４８Ｈｚでは２）を利用することで、本発明では、ここで説明した
３：２の不具合を回避している。
【００３９】 図２は、本発明に従った、光弁ディスプレイを含むＤＴＶ受信機の高レベルの
ブロック図である。図２のＤＴＶ受信機２００は、図１のＤＴＶ受信機１００と
ほとんど同じ方法で動作するため、２つの図の相違点のみを説明する。具体的に
は、ＤＴＶ受信機２００は、例えば、光弁又はデジタル・マイクロミラ・ディス
プレイ（ＤＭＤ）タイプや、液晶ディスプレイ（ＬＣＤ）タイプのプロジェクシ
ョン・ディスプレイを備えるディスプレイ１７５を含んでいる。そのため、図２
のＤＴＶ受信機２００は、水平及び垂直偏向信号を発信する回路を含まない。こ
の実施形態では、読み出しアドレス発生器１８５は６／５（つまり、７２／６０
）高い周波数に切り替わっており、２４Ｈｚ伝送フォーマットが存在するときに
、二重バッファ済みフレーム・ディスプレイの７２Ｈｚ読み出しを提供する。注
意点として、２４Ｈｚ伝送フォーマットの空間フォーマット調整は、通常、こう
したディスプレイでは必要としない。
ブロック図である。図２のＤＴＶ受信機２００は、図１のＤＴＶ受信機１００と
ほとんど同じ方法で動作するため、２つの図の相違点のみを説明する。具体的に
は、ＤＴＶ受信機２００は、例えば、光弁又はデジタル・マイクロミラ・ディス
プレイ（ＤＭＤ）タイプや、液晶ディスプレイ（ＬＣＤ）タイプのプロジェクシ
ョン・ディスプレイを備えるディスプレイ１７５を含んでいる。そのため、図２
のＤＴＶ受信機２００は、水平及び垂直偏向信号を発信する回路を含まない。こ
の実施形態では、読み出しアドレス発生器１８５は６／５（つまり、７２／６０
）高い周波数に切り替わっており、２４Ｈｚ伝送フォーマットが存在するときに
、二重バッファ済みフレーム・ディスプレイの７２Ｈｚ読み出しを提供する。注
意点として、２４Ｈｚ伝送フォーマットの空間フォーマット調整は、通常、こう
したディスプレイでは必要としない。
【００４０】 以下の説明では、ディスプレイ装置１７５が陰極線管（ＣＲＴ）ディスプレイ
を備えると仮定する。本発明をＣＲＴベースの受信機において費用効率に優れた
方法で実施するためには、ＣＲＴディスプレイの水平偏向周波数を一定に保つべ
きであるため、走査線数の５／６（つまり、６０／７２）変更が必要となる。走
査線数を変更するために、コントローラ２００は、垂直リサイザ１４０がビデオ
信号Ｓ５の線の数を減らすようにする。フレームを反復（２：１反復）させるた
めに、コントローラ２００は、次のフレームを受領する前に、出力フレーム・ス
トア・バッファ１６４からの読み出しが２回行われるようにする。また、フレー
ムを２度反復（３：１反復）させるために、コントローラ２００は、次のフレー
ムを受領する前に、出力フレーム・ストア・バッファ１６４からの読み出しが３
回行われるようにする。
を備えると仮定する。本発明をＣＲＴベースの受信機において費用効率に優れた
方法で実施するためには、ＣＲＴディスプレイの水平偏向周波数を一定に保つべ
きであるため、走査線数の５／６（つまり、６０／７２）変更が必要となる。走
査線数を変更するために、コントローラ２００は、垂直リサイザ１４０がビデオ
信号Ｓ５の線の数を減らすようにする。フレームを反復（２：１反復）させるた
めに、コントローラ２００は、次のフレームを受領する前に、出力フレーム・ス
トア・バッファ１６４からの読み出しが２回行われるようにする。また、フレー
ムを２度反復（３：１反復）させるために、コントローラ２００は、次のフレー
ムを受領する前に、出力フレーム・ストア・バッファ１６４からの読み出しが３
回行われるようにする。
【００４１】 表２は、ビデオ伝送及び表示フォーマットの一覧と、ＤＴＶ受信機１００の場
合にこうしたビデオ信号を処理するのに適した処理パラメータを示している。具
体的には、この処理パラメータは、６４．８ｋＨｚの水平走査周波数を有する１
９２０ピクセル×１０８０ラインのプログレッシブ走査ディスプレイであるディ
スプレイ装置１７５の場合に、前記方法でこうしたビデオ信号を処理するのに適
している。注意点として、このディスプレイ１７５は、２４Ｈｚソース・ビデオ
の場合に９００ライン・モードで動作する。
合にこうしたビデオ信号を処理するのに適した処理パラメータを示している。具
体的には、この処理パラメータは、６４．８ｋＨｚの水平走査周波数を有する１
９２０ピクセル×１０８０ラインのプログレッシブ走査ディスプレイであるディ
スプレイ装置１７５の場合に、前記方法でこうしたビデオ信号を処理するのに適
している。注意点として、このディスプレイ１７５は、２４Ｈｚソース・ビデオ
の場合に９００ライン・モードで動作する。
【００４２】 垂直補間パラメータ（垂直補間）、水平補間パラメータ（水平補間）、フレー
ム反復パラメータ（フレーム反復）は、特定の伝送フォーマットに反応してコン
トローラ２００が利用する垂直リサイジング係数、水平リサイジング係数、フレ
ーム・レート変換係数をそれぞれ備える。コントローラ２００は、前に説明した
ように、これらのパラメータを修正し、固定水平表示周波数を維持し、２４Ｈｚ
ソース・ビデオの場合の動画に関する不具合を回避する。
ム反復パラメータ（フレーム反復）は、特定の伝送フォーマットに反応してコン
トローラ２００が利用する垂直リサイジング係数、水平リサイジング係数、フレ
ーム・レート変換係数をそれぞれ備える。コントローラ２００は、前に説明した
ように、これらのパラメータを修正し、固定水平表示周波数を維持し、２４Ｈｚ
ソース・ビデオの場合の動画に関する不具合を回避する。
【００４３】
【表２】 表３は上の表２と同じ種類の情報を示しているが、表３では４５ｋＨｚの水平走
査周波数を有する１２８０ピクセル×７２０ラインのプログレッシブ走査ディス
プレイであるディスプレイ装置１７５の場合について表している。
査周波数を有する１２８０ピクセル×７２０ラインのプログレッシブ走査ディス
プレイであるディスプレイ装置１７５の場合について表している。
【００４４】
【表３】 表４は上の表２、３と同じ種類の情報を示しているが、表４では３２ｋＨｚの水
平走査周波数を有する１９２０ピクセル×１０８０ラインのインタレース走査デ
ィスプレイであるディスプレイ装置１７５の場合について表している。注意点と
して、このディスプレイは、２４Ｈｚソース・ビデオの場合、９００ライン・モ
ードで動作する。１９２０×１０８０のプログレッシブ走査における前記アプロ
ーチ（表２）が使用されるが、ディスプレイがインタレースされるという事実に
適した修正が施される。
平走査周波数を有する１９２０ピクセル×１０８０ラインのインタレース走査デ
ィスプレイであるディスプレイ装置１７５の場合について表している。注意点と
して、このディスプレイは、２４Ｈｚソース・ビデオの場合、９００ライン・モ
ードで動作する。１９２０×１０８０のプログレッシブ走査における前記アプロ
ーチ（表２）が使用されるが、ディスプレイがインタレースされるという事実に
適した修正が施される。
【００４５】 この場合、最高速度のデインタレースが必要なのは、４８０ライン・フォーマ
ット・ビデオで実行する場合のみであるため、デインタレーサ１３０を実施する
際の複雑性や必要なメモリは大幅に減少させることができる。更に注意点として
、二重フレーム・バッファ１６０はインタレース走査フォーマット出力信号Ｓ８
を発信することができる。
ット・ビデオで実行する場合のみであるため、デインタレーサ１３０を実施する
際の複雑性や必要なメモリは大幅に減少させることができる。更に注意点として
、二重フレーム・バッファ１６０はインタレース走査フォーマット出力信号Ｓ８
を発信することができる。
【００４６】
【表４】 表５は上の表２〜４と同じ種類の情報を示しているが、表５では２２．５ｋＨｚ
の水平走査周波数を有する１２８０ピクセル×７２０ラインのインタレース走査
ディスプレイであるディスプレイ装置１７５の場合について表している。注意点
として、このディスプレイは、２４Ｈｚソース・ビデオの場合、６００ライン・
モードで動作する。１２８０×７２０のプログレッシブ走査における前記アプロ
ーチ（表３）が使用されるが、ディスプレイがインタレースされるという事実に
適した修正が施される。また、表４に関して述べたように、デインタレーサ１３
０における複雑性や必要なメモリは大幅に減少させることが可能で、読み出しア
ドレス発生回路１８５は修正しなければならない。
の水平走査周波数を有する１２８０ピクセル×７２０ラインのインタレース走査
ディスプレイであるディスプレイ装置１７５の場合について表している。注意点
として、このディスプレイは、２４Ｈｚソース・ビデオの場合、６００ライン・
モードで動作する。１２８０×７２０のプログレッシブ走査における前記アプロ
ーチ（表３）が使用されるが、ディスプレイがインタレースされるという事実に
適した修正が施される。また、表４に関して述べたように、デインタレーサ１３
０における複雑性や必要なメモリは大幅に減少させることが可能で、読み出しア
ドレス発生回路１８５は修正しなければならない。
【００４７】
【表５】 表２〜５では、３０／１１、２０／１１、１５／１１といった補間比率が数回発
生している。こうした比率はそれぞれ３／１、２／１、３／２に簡略化し、補間
の複雑性を減らすことができる。こうした簡略化は、当然ながら、アクティブな
画像範囲の縮小につながる。
生している。こうした比率はそれぞれ３／１、２／１、３／２に簡略化し、補間
の複雑性を減らすことができる。こうした簡略化は、当然ながら、アクティブな
画像範囲の縮小につながる。
【００４８】 図３は、本発明に従ってビデオ信号を処理する方法３００のフローチャートで
ある。具体的には、図３は、図１及び２に示すディスプレイ装置１７５のような
ディスプレイ装置に３：２プルアップによる不具合が伝播しないように、ビデオ
信号の最適なフォーマットを行う方法を表すフローチャートである。図３のルー
チン３００は、例えば、図１及び２のコントローラ２００を利用したハードウェ
ア、ソフトウェア、ハードウェア及びソフトウェアの組み合わせによって実施で
きる。
ある。具体的には、図３は、図１及び２に示すディスプレイ装置１７５のような
ディスプレイ装置に３：２プルアップによる不具合が伝播しないように、ビデオ
信号の最適なフォーマットを行う方法を表すフローチャートである。図３のルー
チン３００は、例えば、図１及び２のコントローラ２００を利用したハードウェ
ア、ソフトウェア、ハードウェア及びソフトウェアの組み合わせによって実施で
きる。
【００４９】 図３のルーチン３００はステップ３０２で開始され、ここで入力ビデオ信号は
図１のＤＴＶ受信機又は図２のＤＴＶ受信機２００の何れかが受信する。ステッ
プ３０４において、ビデオ信号のフォーマット及びフレーム・レートを特定し、
このルーチンはステップ３０６へ続く。ステップ３０６において、受信したビデ
オ信号がディスプレイ装置１７５のネイティブ・フォーマットと互換性があるか
どうかの質問が行われる。ステップ３０６の質問の答えが否定だった場合、ルー
チンはステップ３０８へ進み、ビデオ信号のフォーマットとディスプレイ装置の
ネイティブ・フォーマットを一致させる。その後、ルーチン３００はステップ３
１０へ進む。ステップ３０６の質問の答えが肯定だった場合、ルーチン３００は
ステップ３１０へ進む。
図１のＤＴＶ受信機又は図２のＤＴＶ受信機２００の何れかが受信する。ステッ
プ３０４において、ビデオ信号のフォーマット及びフレーム・レートを特定し、
このルーチンはステップ３０６へ続く。ステップ３０６において、受信したビデ
オ信号がディスプレイ装置１７５のネイティブ・フォーマットと互換性があるか
どうかの質問が行われる。ステップ３０６の質問の答えが否定だった場合、ルー
チンはステップ３０８へ進み、ビデオ信号のフォーマットとディスプレイ装置の
ネイティブ・フォーマットを一致させる。その後、ルーチン３００はステップ３
１０へ進む。ステップ３０６の質問の答えが肯定だった場合、ルーチン３００は
ステップ３１０へ進む。
【００５０】 ステップ３１０において、受信したビデオ信号のフレーム・レートがほぼ２４
Ｈｚ（２４Ｈｚや２３．９７Ｈｚなど）に等しいかどうかの質問が行われる。ス
テップ３１０の質問の答えが否定だった場合、ルーチン３００はステップ３１２
へ進み、ここで、受信したビデオ信号のフレーム・レートを３倍にする。つまり
、ステップ３１２において、コントローラ２００は、フレーム・レート変換器が
入力ビデオ信号のフレーム・レート約２４Ｈｚを約７２Ｈｚに増加させるように
する。この方法により、毎秒２４フレームのビデオ信号を、例えば３０Ｈｚ又は
６０Ｈｚフレーム・レートのビデオ信号に変換する際に通常伴う３：２プルアッ
プによる不具合を回避する。
Ｈｚ（２４Ｈｚや２３．９７Ｈｚなど）に等しいかどうかの質問が行われる。ス
テップ３１０の質問の答えが否定だった場合、ルーチン３００はステップ３１２
へ進み、ここで、受信したビデオ信号のフレーム・レートを３倍にする。つまり
、ステップ３１２において、コントローラ２００は、フレーム・レート変換器が
入力ビデオ信号のフレーム・レート約２４Ｈｚを約７２Ｈｚに増加させるように
する。この方法により、毎秒２４フレームのビデオ信号を、例えば３０Ｈｚ又は
６０Ｈｚフレーム・レートのビデオ信号に変換する際に通常伴う３：２プルアッ
プによる不具合を回避する。
【００５１】 これまでに説明した本発明の実施形態は、２４Ｈｚビデオ・ソース・ビデオの
３：２変換による表示動画の不具合を避ける方法及び装置を提示している。複数
ビデオ・フォーマットＤＴＶ受信機など、この動作を最適化するのに使用できる
フォーマット関連機能は他にもある。例えば、固定水平走査周波数ディスプレイ
装置で使用するのに適した同期ビデオ及びタイミング信号を生成するディスプレ
イ装置タイミング・システムと共に動作する複数フォーマット・ビデオ信号処理
システムについては、本願と同日に出願する米国特許出願書０９／００１９５２
番（弁理士整理番号１２７１３）の中で更に詳しく説明されており、これは参考
文献として本願に全て含んでいる。もう一つの例は、受信したビデオ信号のフォ
ーマットに応じて、水平ピーキング、垂直ピーキング、比色定量パラメータとい
ったビデオ・プロセッサ動作の調整を自動的に行うビデオ処理システムで、これ
については本願と同日に出願する米国特許出願書０９／００１６２０番（弁理士
整理番号１２６６９）の中で更に詳しく説明されており、これは参考文献として
本願に全て含んでいる。
３：２変換による表示動画の不具合を避ける方法及び装置を提示している。複数
ビデオ・フォーマットＤＴＶ受信機など、この動作を最適化するのに使用できる
フォーマット関連機能は他にもある。例えば、固定水平走査周波数ディスプレイ
装置で使用するのに適した同期ビデオ及びタイミング信号を生成するディスプレ
イ装置タイミング・システムと共に動作する複数フォーマット・ビデオ信号処理
システムについては、本願と同日に出願する米国特許出願書０９／００１９５２
番（弁理士整理番号１２７１３）の中で更に詳しく説明されており、これは参考
文献として本願に全て含んでいる。もう一つの例は、受信したビデオ信号のフォ
ーマットに応じて、水平ピーキング、垂直ピーキング、比色定量パラメータとい
ったビデオ・プロセッサ動作の調整を自動的に行うビデオ処理システムで、これ
については本願と同日に出願する米国特許出願書０９／００１６２０番（弁理士
整理番号１２６６９）の中で更に詳しく説明されており、これは参考文献として
本願に全て含んでいる。
【００５２】 ここでは本発明の内容を取り入れた様々な実施形態について示し、説明してき
たが、当業者はこれらの内容を取り入れた他の数多くの各種実施形態を容易に考
案できる。
たが、当業者はこれらの内容を取り入れた他の数多くの各種実施形態を容易に考
案できる。
【図１】 図１は、本発明に従ったＤＴＶ受信機の高レベルのブロック図である。
【図２】 図２は、本発明に従った、光弁ディスプレイを含むＤＴＶ受信機の高レベルの
ブロック図である。
ブロック図である。
【図３】 図３は、本発明に従ったビデオ信号処理方法のフローチャートである。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＲ ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ， ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，Ｌ Ｖ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ， ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，Ｕ Ｚ，ＶＮ，ＹＵ，ＺＷ
Claims (10)
- 【請求項１】 複数のビデオ・フォーマットの一つを有する入力ビデオ信号
を処理して出力ビデオ信号を生成する装置であって、 前記入力ビデオ信号を受領するために結合し、フォーマット制御信号に反応し
て前記入力ビデオ信号の垂直及び水平フォーマットを適応させるフォーマット変
換器と、 前記フォーマット変換器と結合し、フレーム・レート制御信号に反応して前記
入力ビデオ信号のフレーム・レートを適応させるフレーム・レート変換器と、 前記フォーマット変換器及び前記フレーム・レート変換器と結合し、前記フォ
ーマット制御信号及び前記フレーム・レート制御信号を発信するコントローラと
、を備え、 前記コントローラは、第一の値のフレーム・レートを有する入力ビデオ信号の
場合、前記フレーム・レート変換器が前記入力ビデオ・フレーム・レートに整数
値を乗じるようにし、前記フォーマット変換器が前記入力ビデオ信号の垂直及び
水平フォーマットを前記ディスプレイ装置での使用に適したフォーマットに適応
させるようにする装置。 - 【請求項２】 前記第一の値が約２４Ｈｚである請求項１の装置。
- 【請求項３】 前記整数値が２又は３である請求項１の装置。
- 【請求項４】 前記整数値が２又は３である請求項２の装置。
- 【請求項５】 複数のビデオ・フォーマットの一つを有する入力ビデオ信号
を処理し、光弁、ＤＭＤ、ＬＣＤディスプレイ装置の一つで使用する出力信号を
生成する装置であって、 前記フォーマット変換器と結合し、フレーム・レート制御信号に反応して前記
入力ビデオ信号のフレーム・レートを適応させるフレーム・レート変換器と、 前記フォーマット変換器及び前記フレーム・レート変換器と結合し、前記フォ
ーマット制御信号及び前記フレーム・レート制御信号を発信するコントローラと
、を備え 前記コントローラは、第一の値のフレーム・レートを有する入力ビデオ信号の
場合、前記フレーム・レート変換器が前記入力ビデオ・フレーム・レートに整数
値を乗じるようにする装置。 - 【請求項６】 前記第一の値が約２４Ｈｚである請求項５の装置。
- 【請求項７】 前記整数値が２又は３である請求項５の装置。
- 【請求項８】 ビデオ処理システムで使用する方法であって、前記ビデオ処
理システムはフォーマット変換器及びフレーム・レート変換器を備え、前記フォ
ーマット変換器はフォーマット制御信号に反応して入力ビデオ信号の垂直フォー
マット及び水平フォーマットの少なくとも一つを適応させ、前記フレーム・レー
ト変換器はフレーム・レート制御信号に反応して前記入力ビデオ信号のフレーム
・レートを適応させ、 前記入力ビデオ信号のフォーマット及びフレーム・レートを特定するステップ
と、 前記入力ビデオ信号の前記フォーマットをネイティブ表示フォーマットに適応
させるステップと、 前記入力ビデオ信号の前記フレーム・レートが第一の値の場合、前記入力ビデ
オ信号の前記フレーム・レートに整数値を乗じるステップと、を備える方法。 - 【請求項９】 前記第一の値が約２４Ｈｚである請求項８の方法。
- 【請求項１０】 前記整数値が２又は３である請求項９の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US159697A | 1997-12-31 | 1997-12-31 | |
| US09/001,596 | 1997-12-31 | ||
| PCT/US1998/027542 WO1999034597A1 (en) | 1997-12-31 | 1998-12-31 | Format and frame rate comversion for display of 24 hz source video |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002500480A true JP2002500480A (ja) | 2002-01-08 |
| JP2002500480A5 JP2002500480A5 (ja) | 2006-02-09 |
| JP4928666B2 JP4928666B2 (ja) | 2012-05-09 |
Family
ID=21696885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000527089A Expired - Lifetime JP4928666B2 (ja) | 1997-12-31 | 1998-12-31 | ２４Ｈｚソース・ビデオ表示のためのフォーマット及びフレーム・レート変換 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP1050162A4 (ja) |
| JP (1) | JP4928666B2 (ja) |
| AU (1) | AU2014199A (ja) |
| WO (1) | WO1999034597A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7142245B2 (en) | 2002-11-07 | 2006-11-28 | Seiko Epson Corporation | Conversion of frame rate according to image date |
| JP2010148084A (ja) * | 2008-12-17 | 2010-07-01 | Wistron Corp | 映像処理方法および映像処理装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6522363B1 (en) * | 1999-07-30 | 2003-02-18 | Thomson Licensing S.A. | Display frame rate adaptation |
| US20020149696A1 (en) * | 2001-02-23 | 2002-10-17 | Eastman Kodak Company | Method for presenting improved motion image sequences |
| US20030202119A1 (en) * | 2002-04-30 | 2003-10-30 | Koninklijke Philips Electronics N.V. | Video processing for electronic cinema |
| JP4226933B2 (ja) | 2003-03-11 | 2009-02-18 | パイオニア株式会社 | 映像信号処理装置 |
| WO2008018015A1 (en) * | 2006-08-09 | 2008-02-14 | Koninklijke Philips Electronics N.V. | Image rate increasing |
| CN110618802B (zh) * | 2019-10-31 | 2025-03-04 | 谱瑞科技股份有限公司 | 显示适配方法及无帧缓存的显示适配装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06153069A (ja) * | 1992-10-30 | 1994-05-31 | Sony Corp | 画像の変換装置、複製装置、再生装置、および表示装置 |
| JPH06178274A (ja) * | 1992-11-30 | 1994-06-24 | Sony Corp | 動画像復号化装置 |
| KR950012664B1 (ko) * | 1993-08-18 | 1995-10-19 | 엘지전자주식회사 | 1050라인 비월주사식 모니터 디스플레이 영상포맷을 갖는 에치디티브이(hdtv)수신장치 |
| US5452024A (en) * | 1993-11-01 | 1995-09-19 | Texas Instruments Incorporated | DMD display system |
| JP3617573B2 (ja) * | 1996-05-27 | 2005-02-09 | 三菱電機株式会社 | フォーマット変換回路並びに該フォーマット変換回路を備えたテレビジョン受像機 |
-
1998
- 1998-12-31 EP EP98964925A patent/EP1050162A4/en not_active Ceased
- 1998-12-31 AU AU20141/99A patent/AU2014199A/en not_active Abandoned
- 1998-12-31 JP JP2000527089A patent/JP4928666B2/ja not_active Expired - Lifetime
- 1998-12-31 WO PCT/US1998/027542 patent/WO1999034597A1/en not_active Ceased
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7142245B2 (en) | 2002-11-07 | 2006-11-28 | Seiko Epson Corporation | Conversion of frame rate according to image date |
| JP2010148084A (ja) * | 2008-12-17 | 2010-07-01 | Wistron Corp | 映像処理方法および映像処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1050162A1 (en) | 2000-11-08 |
| EP1050162A4 (en) | 2003-05-28 |
| AU2014199A (en) | 1999-07-19 |
| JP4928666B2 (ja) | 2012-05-09 |
| WO1999034597A1 (en) | 1999-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6549240B1 (en) | Format and frame rate conversion for display of 24Hz source video | |
| US6118486A (en) | Synchronized multiple format video processing method and apparatus | |
| US9088686B2 (en) | Video signal switching | |
| US7030932B2 (en) | Apparatus and method for converting multi-source input images | |
| KR101554685B1 (ko) | 비디오 프로세싱을 기술하기 위한 방법, 장치 및 머신 판독가능 매체 | |
| US6337716B1 (en) | Receiver for simultaneously displaying signals having different display formats and/or different frame rates and method thereof | |
| KR101334295B1 (ko) | 공유 메모리 멀티 비디오 채널 디스플레이 장치 및 방법 | |
| US20040085480A1 (en) | Method and video processing unit for processing a video signal | |
| KR101366199B1 (ko) | 공유 메모리 멀티 비디오 채널 디스플레이 장치 및 방법 | |
| KR20000057301A (ko) | 다중 포맷의 비디오 신호 프로세서용 메모리 구조 | |
| JP4568469B2 (ja) | ２つの異なるビデオプログラムを同時に記録及び表示するための方法及び装置 | |
| KR100769244B1 (ko) | 인터레이싱된 비디오 신호를 프로그레시브 비디오 신호로 변환하는 방법, 인터레이싱된 ｍｐｅｇ 비디오 신호를 프로그레시브 비디오 신호로 변환하는 방법 및 시스템 | |
| KR20050000956A (ko) | 비디오 포맷 변환 장치 | |
| KR20070084235A (ko) | 디지털 서비스의 다른 부분을 동기화하기 위한 디바이스 및방법 | |
| US6380983B1 (en) | TV receiver with selectable signal processing systems | |
| TW200525497A (en) | Real time data stream processor | |
| JP3847826B2 (ja) | 字幕データ表示制御装置 | |
| US20030234892A1 (en) | Television receiver with reduced flicker by 3/2 times standard sync | |
| JP4928666B2 (ja) | ２４Ｈｚソース・ビデオ表示のためのフォーマット及びフレーム・レート変換 | |
| JP2005045787A (ja) | プログレッシブ及びインターレースビデオ信号の両方を生成するビデオ信号処理装置 | |
| KR100385975B1 (ko) | 비디오 포맷 변환장치 및 방법 | |
| US8670070B2 (en) | Method and system for achieving better picture quality in various zoom modes | |
| JP3685386B2 (ja) | 複数のビデオ・ソースを有し、オンスクリーン表示グラフィックスでピクチャ内ピクチャを実現する統合ビデオ処理システム | |
| JP2000333166A (ja) | 高効率符号化画像の復号手段及び同手段を有する画像表示装置 | |
| JP2000324419A (ja) | 画像処理装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050622 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051214 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081022 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20081022 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090821 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090911 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20091009 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |