JP2002368400A - Method for mounting electronic component - Google Patents

Method for mounting electronic component

Info

Publication number
JP2002368400A
JP2002368400A JP2001171499A JP2001171499A JP2002368400A JP 2002368400 A JP2002368400 A JP 2002368400A JP 2001171499 A JP2001171499 A JP 2001171499A JP 2001171499 A JP2001171499 A JP 2001171499A JP 2002368400 A JP2002368400 A JP 2002368400A
Authority
JP
Japan
Prior art keywords
solder
substrate
cover member
electronic component
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001171499A
Other languages
Japanese (ja)
Inventor
Yukihiro Maeda
幸宏 前田
Takashi Nagasaka
長坂  崇
Yuji Otani
祐司 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001171499A priority Critical patent/JP2002368400A/en
Publication of JP2002368400A publication Critical patent/JP2002368400A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent contamination of a substrate due to solder scattering or an overflow of flux when mounting electronic components on substrate using solder. SOLUTION: Solder paste 2a is printed on one surface 1a of a substrate 1, and an electronic component 3 is mounted on the solder paste 2a. On a non- solder arranging region 9 where the solder paste 2a is not arranged of the surface 1a of the substrate 1A, a covering member 11 for covering the region 9 in a state that an outer peripheral portion 11b contacts with the surface 1a of the substrate 1. Thereafter, the component 3 is connected to the substrate 1 by melting the solder paste 2a.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、基板の一面上に半
田を介して電子部品を接続する電子部品の実装方法に関
し、回路が形成されている実装基板や同一基板上にて半
田接続とワイヤボンディング接続とが混在する実装基板
等に用いて好適である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for mounting an electronic component on a surface of a substrate through which an electronic component is connected via solder. It is suitable for use on a mounting board or the like in which bonding connection is mixed.

【0002】[0002]

【従来の技術】この種の実装方法は、一般に、基板の一
面の所定領域に半田ペーストを印刷等にて配置した後、
半田ペースト上に電子部品を搭載し、続いて、半田ペー
ストを溶融することにより、電子部品を基板に接続する
ようにしている。
2. Description of the Related Art In general, this type of mounting method generally involves arranging a solder paste in a predetermined area on one surface of a substrate by printing or the like,
The electronic component is mounted on the solder paste, and subsequently, the electronic component is connected to the substrate by melting the solder paste.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、この実
装方法においては、半田ペーストを溶融させる際に、半
田が飛散したり、半田ペースト中のフラックスが流出し
たりすることにより、半田ペーストを配置すべき領域
(半田配置領域)以外の領域(非半田配置領域)が、飛
散した半田や流入してくるフラックスにより汚染される
という問題がある。
However, in this mounting method, when the solder paste is melted, the solder paste should be arranged because the solder is scattered or the flux in the solder paste flows out. There is a problem that an area (non-solder-arranged area) other than the area (solder-arranged area) is contaminated by the scattered solder and the flowing-in flux.

【0004】例えば、回路が形成されている実装基板や
同一基板上にて半田接続とワイヤボンディング接続とが
混在する実装基板では、非半田配置領域に位置する回路
配線やボンディングパッドが汚染され、回路の短絡やワ
イヤボンディングの接合性の低下等の不具合が生じる。
For example, in a mounting board on which a circuit is formed or a mounting board in which solder connection and wire bonding connection are mixed on the same board, circuit wiring and bonding pads located in a non-solder arrangement region are contaminated, and Problems such as short-circuiting of wire and a decrease in bondability of wire bonding occur.

【0005】このような問題に対して、基板を洗浄した
り、半田配置領域と非半田配置領域との間にダムを形成
したり、ワックス等の保護膜で非半田配置領域を被覆し
たりする手段が提案されているが、基板洗浄では、フラ
ックスは除去できるものの飛散した半田は除去できず、
ダムでは、飛散してくる半田を完全に阻止することはで
きず、また、保護膜では、保護膜を除去する際に保護膜
の残渣が残るという問題がある。
To solve such problems, the substrate is cleaned, a dam is formed between the solder arrangement area and the non-solder arrangement area, or the non-solder arrangement area is covered with a protective film such as wax. Means have been proposed, but in substrate cleaning, flux can be removed but scattered solder cannot be removed,
At the dam, the scattered solder cannot be completely prevented, and the protective film has a problem that a residue of the protective film remains when the protective film is removed.

【0006】また、半田ペーストの配置よりも先に、ワ
イヤボンディングを行う方法もあるが、続いて、半田ペ
ーストを配置する際に、ワイヤボンディング接続部を被
覆保護するための特殊なマスクや印刷方法が必要とな
り、容易ではない。
There is also a method of performing wire bonding prior to disposing the solder paste. Then, when disposing the solder paste, a special mask or printing method for covering and protecting the wire bonding connection portion is used. It is not easy.

【0007】また、特開平5−299898号公報で
は、上記した保護膜ではなくカバー部材を用いて非半田
配置領域を被覆する方法も提案されているが、この方法
では、半田の飛散による汚染は防止できるものの、カバ
ー部材と基板との間に隙間を設けているため、フラック
スの流入を阻止することは困難である。
Japanese Patent Application Laid-Open No. Hei 5-299898 also proposes a method of covering a non-solder-arranged area using a cover member instead of the above-mentioned protective film. However, in this method, contamination due to solder scattering is prevented. Although it can be prevented, since a gap is provided between the cover member and the substrate, it is difficult to prevent the inflow of the flux.

【0008】そこで、本発明は上記問題に鑑み、基板上
に半田を用いて電子部品を実装する場合に、半田の飛散
やフラックスの流出による基板の汚染を容易に防止でき
るようにすることを目的とする。
In view of the above problems, it is an object of the present invention to easily prevent contamination of a substrate due to scattering of solder and outflow of flux when mounting electronic components on the substrate using solder. And

【0009】[0009]

【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の発明では、基板(1)の一面上に
半田(2)を介して電子部品(3)を接続する電子部品
の実装方法において、基板の一面の所定領域に半田ペー
スト(2a)を配置する工程と、基板の一面のうち半田
ペーストが配置される半田配置領域(8)および半田ペ
ーストが配置されない非半田配置領域(9)の少なくと
も一方の領域に、外周部(11b)の少なくとも一部が
基板の一面に接した状態で当該一方の領域上を被覆する
カバー部材(11)を配置する工程と、半田ペーストの
上に電子部品を搭載する工程と、上記3つの工程の後、
半田ペーストを溶融させ、電子部品と基板とを接続する
工程と、を備えることを特徴とする。
According to the first aspect of the present invention, there is provided an electronic component for connecting an electronic component (3) to one surface of a substrate (1) via a solder (2). Disposing a solder paste (2a) on a predetermined area on one surface of a substrate, a solder disposition area (8) on the one surface of the substrate where the solder paste is disposed, and a non-solder disposition area on which no solder paste is disposed. A step of disposing a cover member (11) covering at least one region of the substrate (9) in a state where at least a part of the outer peripheral portion (11b) is in contact with one surface of the substrate; After the process of mounting electronic components on the above and the above three processes,
Melting the solder paste and connecting the electronic component and the substrate.

【0010】本発明では、基板の一面のうち半田ペース
トが配置される半田配置領域および半田ペーストが配置
されない非半田配置領域の少なくとも一方の領域を、カ
バー部材にて被覆するとともに、このカバー部材の外周
部の少なくとも一部が基板の一面に接した状態とするこ
とができる。
According to the present invention, at least one of the solder arrangement area where the solder paste is arranged and the non-solder arrangement area where the solder paste is not arranged on one surface of the substrate is covered with the cover member. At least a part of the outer peripheral portion can be in a state in contact with one surface of the substrate.

【0011】それによれば、カバー部材にて半田配置領
域を被覆した場合には、半田の外部への飛散を防止で
き、非半田配置領域を被覆した場合には、飛散してくる
半田から非半田配置領域を保護することができる。
According to this, when the solder arrangement region is covered with the cover member, the solder can be prevented from scattering to the outside, and when the non-solder arrangement region is covered, the solder that has scattered can be prevented from scattering. The arrangement area can be protected.

【0012】また、フラックスが流れやすい部位にて、
カバー部材の外周部を基板の一面に接するようにできる
ため、半田配置領域からのフラックスの流出、または、
非半田配置領域へのフラックスの流入を防止することが
できる。
Further, at a portion where the flux easily flows,
Because the outer peripheral portion of the cover member can be in contact with one surface of the substrate, the flux flows out of the solder arrangement area, or
It is possible to prevent the flux from flowing into the non-solder arrangement region.

【0013】そして、このようなカバー部材は、例えば
ワイヤボンディング接続を半田接続よりも後に行う場合
でも、適用できるため、特殊な構成を必要とせず、簡単
な構成にすることができる。
[0013] Such a cover member can be applied even when, for example, wire bonding connection is performed after solder connection. Therefore, a special configuration is not required and a simple configuration can be achieved.

【0014】よって、本発明によれば、基板上に半田を
用いて電子部品を実装する場合に、半田の飛散やフラッ
クスの流出による基板の汚染を容易に防止することがで
きる。
Therefore, according to the present invention, when electronic components are mounted on a substrate by using solder, contamination of the substrate due to scattering of solder and outflow of flux can be easily prevented.

【0015】また、請求項2に記載の発明では、カバー
部材(11)として、基板(1)の一面に対向する外周
部(11b)の端部が、半田配置領域(8)から非半田
配置領域(9)に向かって基板の一面から離れるように
テーパ形状となったものを用いることを特徴とする。
According to the second aspect of the present invention, as the cover member (11), the end of the outer peripheral portion (11b) facing one surface of the substrate (1) is arranged from the solder disposition area (8) to the non-solder disposition. It is characterized by using a tapered shape away from one surface of the substrate toward the region (9).

【0016】それによれば、カバー部材における基板の
一面に接する外周部において、もし、隙間が存在して、
その隙間から、フラックスが半田配置領域から非半田配
置領域に向かって通過しようとしても、外周部端部にお
けるテーパ形状となっている部分が、表面張力によって
フラックスを溜める機能を有するため、容易にフラック
スの通過を許さないようにすることができる。
According to this, at the outer peripheral portion of the cover member that is in contact with one surface of the substrate, if there is a gap,
Even if the flux tries to pass from the solder disposition area to the non-solder disposition area from the gap, the tapered portion at the outer peripheral end has a function of accumulating the flux by surface tension, so that the flux is easily removed. Can be prevented from passing through.

【0017】そのため、請求項1の発明の効果を、より
高いレベルにて達成することができ、好ましい。
Therefore, the effect of the invention of claim 1 can be achieved at a higher level, which is preferable.

【0018】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。
The reference numerals in parentheses of the above means are examples showing the correspondence with specific means described in the embodiments described later.

【0019】[0019]

【発明の実施の形態】(第1実施形態)以下、本発明を
図に示す実施形態について説明する。図1は、本発明の
第1実施形態に係る電子部品の実装構造を示す概略断面
図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) An embodiment of the present invention shown in the drawings will be described below. FIG. 1 is a schematic sectional view showing a mounting structure of an electronic component according to the first embodiment of the present invention.

【0020】図1において、1は、セラミック回路基
板、プリント回路基板等よりなる基板であり、基板1の
一面1a上には、半田2を介して、コンデンサや抵抗素
子等の電子部品(図示例ではコンデンサ)3が電気的に
接続されている。半田2としては、半田ペーストで印刷
可能な通常のものを用いることができる。
In FIG. 1, reference numeral 1 denotes a substrate made of a ceramic circuit board, a printed circuit board, or the like. On one surface 1a of the substrate 1, electronic components such as capacitors and resistance elements (shown in FIG. In this case, the capacitor 3 is electrically connected. As the solder 2, a normal solder that can be printed with a solder paste can be used.

【0021】また、基板1の一面1a上には、ICチッ
プ4が、Agペースト等よりなる導電性接着剤5を介し
て固定されており、基板1の一面1a上に形成されたC
uやAl等よりなるパッド6とICチップ4とは、Au
やAl等よりなるボンディングワイヤ7により結線され
電気的に接続されている。
On one surface 1a of the substrate 1, an IC chip 4 is fixed via a conductive adhesive 5 made of Ag paste or the like.
The pad 6 made of u or Al and the IC chip 4 are Au
And are electrically connected by bonding wires 7 made of Al or the like.

【0022】ここで、基板1の一面1aのうち電子部品
3が半田接続されている領域は、後述する半田ペースト
2aが配置される半田配置領域8であり、ICチップ4
がワイヤボンディング接続されている領域は、半田ペー
スト2aが配置されない非半田配置領域9である。
Here, the area of the one surface 1a of the substrate 1 to which the electronic component 3 is connected by solder is a solder arrangement area 8 in which a solder paste 2a described later is arranged, and the IC chip 4
Is a non-solder-arranged area 9 where the solder paste 2a is not arranged.

【0023】次に、図1に示す実装構造の実装方法につ
いて、図2の説明図も参照して説明する。図2におい
て、(a)は本実装方法を上記図1に対応した断面にて
示す図、(b)は(a)中の丸で囲んだA部拡大図であ
る。
Next, a method of mounting the mounting structure shown in FIG. 1 will be described with reference to the explanatory diagram of FIG. 2A is a diagram showing the mounting method in a cross section corresponding to FIG. 1, and FIG. 2B is an enlarged view of a portion A surrounded by a circle in FIG.

【0024】まず、基板1の一面1a上のうち半田配置
領域8に、最終的に半田2となる半田ペースト2aを印
刷等により配置する(半田印刷工程)。そして、配置さ
れた半田ペースト2aの上に電子部品3を搭載する(部
品搭載工程)。
First, a solder paste 2a, which finally becomes the solder 2, is arranged on the one surface 1a of the substrate 1 in the solder arrangement area 8 by printing or the like (solder printing step). Then, the electronic component 3 is mounted on the placed solder paste 2a (component mounting step).

【0025】このとき、図2(a)に示す様に、電子部
品搭載用のマウンタ10を用いて、非半田配置領域9の
上にカバー部材11を搭載する(カバー配置工程)。こ
のカバー部材11は、非半田配置領域9の面積に対応し
た板状部11aと、この板状部11aの外周に設けられ
た外周部11bとよりなり、金属やセラミック等により
形成された簡単な形状のものである。
At this time, as shown in FIG. 2A, the cover member 11 is mounted on the non-solder mounting area 9 using the mounter 10 for mounting electronic components (cover mounting step). The cover member 11 includes a plate-like portion 11a corresponding to the area of the non-solder arrangement region 9 and an outer peripheral portion 11b provided on the outer periphery of the plate-like portion 11a. Of shape.

【0026】また、図2(b)には、カバー部材11に
おける基板1の一面1aに対向する外周部11bの端部
近傍が拡大して示されているが、当該端部は、半田配置
領域8から非半田配置領域9に向かって基板1の一面1
aから離れるようにテーパ形状となったテーパ部11c
を有している。
FIG. 2B shows an enlarged view of the vicinity of the end of the outer peripheral portion 11b facing the one surface 1a of the substrate 1 in the cover member 11, and the end is located in the solder arrangement area. 8 to the non-solder placement area 9
tapered portion 11c tapered away from a
have.

【0027】カバー部材11の搭載に伴い、図2(a)
に示す様に、非半田配置領域9の上は、カバー部材11
の板状部11aにて被覆され、非半田配置領域9の外周
部では、カバー部材11の外周部11aの端部が、基板
1の一面1aに接した状態となる。
With the mounting of the cover member 11, FIG.
As shown in FIG.
In the outer peripheral portion of the non-solder arrangement region 9, the end of the outer peripheral portion 11 a of the cover member 11 is in contact with the one surface 1 a of the substrate 1.

【0028】なお、カバー部材11の外周部11aの全
周端部が基板1の一面1aに接していなくとも良く、少
なくとも、半田配置領域8と非半田配置領域9との境界
部にて接していればよい。
The entire peripheral edge of the outer peripheral portion 11a of the cover member 11 does not have to be in contact with the one surface 1a of the substrate 1, but at least at the boundary between the solder arrangement area 8 and the non-solder arrangement area 9. Just do it.

【0029】こうして、部品搭載及びカバー装着の各工
程を行うと、図2(a)に示す様な状態となり、続い
て、この状態にて、半田ペースト2aを溶融(リフロ
ー)させ、電子部品3と基板1とを接続する(リフロー
工程)。このリフロー工程では、図2(a)に示す様
に、半田ペースト2aの溶融時に、半田2が飛散した
り、半田ペースト2a中のフラックス2bが流出したり
する。
When the steps of component mounting and cover mounting are performed in this manner, a state as shown in FIG. 2A is obtained. Then, in this state, the solder paste 2a is melted (reflowed), and the electronic component 3 And the substrate 1 are connected (reflow process). In the reflow process, as shown in FIG. 2A, when the solder paste 2a is melted, the solder 2 scatters or the flux 2b in the solder paste 2a flows out.

【0030】ここにおいて、本実施形態では、カバー部
材11によって、上記したように非半田配置領域9を被
覆しているため、飛散してくる半田2から非半田配置領
域9を保護することができる。また、流出してくるフラ
ックス2bについては、カバー部材11の外周部11b
が基板1の一面1aに接しているため、非半田配置領域
9へのフラックス2bの流入を防止することができる。
In this embodiment, since the cover member 11 covers the non-soldering area 9 as described above, the non-soldering area 9 can be protected from the scattered solder 2. . In addition, the flux 2b flowing out is covered by the outer peripheral portion 11b of the cover member 11.
Is in contact with one surface 1 a of the substrate 1, it is possible to prevent the flux 2 b from flowing into the non-solder arrangement region 9.

【0031】特に、本実施形態では、好ましい形態とし
て、カバー部材11の外周部11bの端部に、上記した
テーパ部11cを形成しているため、カバー部材11の
外周部11bと基板1との間に隙間が存在しても、テー
パ部11cが表面張力によってフラックス2bを溜める
機能を有する(図2(b)参照)ため、容易にフラック
ス2bの通過を許さないようにすることができる。
In particular, in the present embodiment, as a preferred embodiment, since the above-described tapered portion 11c is formed at the end of the outer peripheral portion 11b of the cover member 11, the outer peripheral portion 11b of the cover member 11 Even if there is a gap therebetween, the taper portion 11c has a function of accumulating the flux 2b by the surface tension (see FIG. 2B), so that the passage of the flux 2b can be easily prevented.

【0032】ちなみに、図2(c)に示す様に、カバー
部材11における基板1の一面1aに対向する外周部1
1bの端部に、上記テーパ部11cが形成されていない
と、上記隙間から侵入してくるフラックスは、テーパ部
11が存在する場合に比べて、非半田配置領域9のより
内部側にまで到達しやすくなる。つまり、テーパ部11
cの存在により、カバー部材11の外周部11bの板厚
分の幅をフラックス2bの溜まり部として活用すること
ができる。
By the way, as shown in FIG. 2C, the outer peripheral portion 1 of the cover member 11 facing the one surface 1a of the substrate 1 is provided.
If the tapered portion 11c is not formed at the end of 1b, the flux that enters through the gap reaches deeper inside the non-solder disposition region 9 than when the tapered portion 11 exists. Easier to do. That is, the tapered portion 11
Due to the presence of c, the width corresponding to the plate thickness of the outer peripheral portion 11b of the cover member 11 can be used as a pool for the flux 2b.

【0033】そして、本実施形態では、リフロー工程の
後、カバー部材11を取り外し(カバー取り外し工
程)、続いて、基板1を洗浄する(基板洗浄工程)。次
に、非半田配置領域9にAgペースト等の導電性接着剤
5を塗布し(導電性接着剤塗布工程)、ICチップ4を
導電性接着剤5の上に搭載して(チップ搭載工程)、導
電性接着剤5を硬化させる(導電性接着剤硬化工程)。
In this embodiment, after the reflow process, the cover member 11 is removed (cover removal process), and the substrate 1 is subsequently washed (substrate cleaning process). Next, a conductive adhesive 5 such as Ag paste is applied to the non-solder disposition area 9 (conductive adhesive applying step), and the IC chip 4 is mounted on the conductive adhesive 5 (chip mounting step). Then, the conductive adhesive 5 is cured (a conductive adhesive curing step).

【0034】次に、ICチップ4とパッド6とをワイヤ
ボンディングすることにより、ボンディングワイヤ7に
よる結線を行う。こうして、上記図1に示す実装構造が
できあがる。
Next, the IC chip 4 and the pad 6 are wire-bonded, so that the connection is performed by the bonding wire 7. Thus, the mounting structure shown in FIG. 1 is completed.

【0035】以上のように、本実施形態の実装方法によ
れば、板状部11aと外周部11bとを備える簡単な形
状を有するカバー部材11を装着することによって、リ
フロー工程時において発生する半田2の飛散やフラック
ス2bの流出による基板1の非半田配置領域9の汚染を
容易に防止することができる。また、この効果は、テー
パ部11を形成することにより、より高レベルにて発揮
される。
As described above, according to the mounting method of the present embodiment, by mounting the cover member 11 having a simple shape having the plate-shaped portion 11a and the outer peripheral portion 11b, the solder generated during the reflow process is provided. 2 can be easily prevented from being contaminated in the non-solder-arranged area 9 of the substrate 1 due to the scattering of the flux 2 and the outflow of the flux 2b. This effect is exerted at a higher level by forming the tapered portion 11.

【0036】また、カバー配置工程において、カバー部
材11を動きにくくするために、外周部11bの一部を
半田により接着固定し、カバー取り外し工程にて、当該
半田を加熱することにより、カバー部材11を取り外す
ようにしても良い。
In the cover disposing step, in order to make the cover member 11 hard to move, a part of the outer peripheral portion 11b is bonded and fixed by solder, and in the cover removing step, the solder is heated so that the cover member 11 is heated. May be removed.

【0037】また、カバー部材11としては、カバー部
材11の表面へ飛散した半田2が、はじかれて他の場所
へ飛ばないように、カバー部材11の表面に、すずメッ
キや半田メッキ等を施し半田濡れ性を良くするようにし
ても良い。
The cover member 11 is provided with tin plating or solder plating on the surface of the cover member 11 so that the solder 2 scattered on the surface of the cover member 11 will not be repelled and fly to other places. The solder wettability may be improved.

【0038】また、複数個のワイヤボンディング接続さ
れるICチップが存在する場合には、必要に応じて、カ
バー部材11を複数個配置するようにすればよい。
If there are a plurality of IC chips to be connected by wire bonding, a plurality of cover members 11 may be arranged as necessary.

【0039】また、カバー部材11の取り付け、取り外
しは、部品搭載用のマウンタ等を用いて自動化すること
ができるので、従来工程に比べてほとんどコストアップ
することはない。
The mounting and dismounting of the cover member 11 can be automated using a component mounting mounter or the like, so that the cost is hardly increased as compared with the conventional process.

【0040】(第2実施形態)図3は、本発明の第2実
施形態に係る電子部品の実装方法を説明するための説明
図である。上記第1実施形態と相違する点について、主
として説明する。
(Second Embodiment) FIG. 3 is an explanatory diagram for explaining a method of mounting an electronic component according to a second embodiment of the present invention. Differences from the first embodiment will be mainly described.

【0041】上記第1実施形態では、基板1の一面1a
のうち半田ペースト2aが配置されない非半田配置領域
9にカバー部材11を配置し、半田配置領域8から非半
田配置領域9への半田2の飛散やフラックス2bの流入
を防止したが、本第2実施形態のように、逆に、半田ペ
ースト2aが配置される半田配置領域8にカバー部材1
1を配置しても良い。
In the first embodiment, one surface 1a of the substrate 1
Among them, the cover member 11 is arranged in the non-solder arrangement area 9 where the solder paste 2a is not arranged, and the scattering of the solder 2 and the inflow of the flux 2b from the solder arrangement area 8 to the non-solder arrangement area 9 are prevented. Conversely, as in the embodiment, the cover member 1 is placed in the solder placement area 8 where the solder paste 2a is placed.
1 may be arranged.

【0042】本実施形態の実装方法も、まずは、上記第
1実施形態と同様に、半田印刷工程、部品搭載工程を行
う。この部品搭載工程において、上記した電子部品搭載
用のマウンタを用いて、図3に示す様に、半田配置領域
8の上にカバー部材11を搭載する(カバー配置工
程)。
In the mounting method of the present embodiment, first, a solder printing step and a component mounting step are performed as in the first embodiment. In this component mounting step, the cover member 11 is mounted on the solder mounting area 8 as shown in FIG. 3 using the above-described electronic component mounting mounter (cover mounting step).

【0043】カバー部材11の搭載に伴い、図3に示す
様に、半田配置領域8の上は、カバー部材11の板状部
11aにて被覆され、半田配置領域8の外周部では、カ
バー部材11の外周部11aの端部が、基板1の一面1
aに接した状態となる。このときも、カバー部材11の
外周部11aの端部は、少なくとも、半田配置領域8と
非半田配置領域9との境界部にて基板1の一面1aに接
していればよい。
With the mounting of the cover member 11, as shown in FIG. 3, the upper part of the solder arrangement area 8 is covered with a plate-like portion 11a of the cover member 11, and the outer peripheral part of the solder arrangement area 8 is covered with the cover member. The end of the outer peripheral portion 11a of the substrate 11
a. At this time, the end of the outer peripheral portion 11a of the cover member 11 only needs to be in contact with the one surface 1a of the substrate 1 at least at the boundary between the solder arrangement region 8 and the non-solder arrangement region 9.

【0044】続いて、図3に示す状態にて、リフロー工
程を行う。ここにおいて、本実施形態では、カバー部材
11によって、上記したように半田配置領域8を被覆し
ているため、飛散する半田2や流出しようとするフラッ
クス(図示せず)を半田配置領域8内に留め、半田2や
フラックスが非半田配置領域9へ侵入するのを防止する
ことができる。
Subsequently, a reflow process is performed in the state shown in FIG. Here, in the present embodiment, since the solder arrangement area 8 is covered by the cover member 11 as described above, the scattered solder 2 and the flux (not shown) to flow out are placed in the solder arrangement area 8. The solder 2 and the flux can be prevented from entering the non-solder arrangement region 9.

【0045】次に、上記第1実施形態と同様、リフロー
工程の後、カバー取り外し工程、基板洗浄工程、導電性
接着剤塗布工程、チップ搭載工程、導電性接着剤硬化工
程、ワイヤボンディング工程を順次行うことで、電子部
品の実装構造ができあがる。
Next, as in the first embodiment, after the reflow step, the cover removing step, the substrate cleaning step, the conductive adhesive applying step, the chip mounting step, the conductive adhesive curing step, and the wire bonding step are sequentially performed. By doing so, the mounting structure of the electronic component is completed.

【0046】以上のように、本実施形態の実装方法によ
っても、上記第1実施形態と同様、半田2の飛散やフラ
ックス2bの流出による基板1の非半田配置領域9の汚
染を容易に防止することができる。
As described above, according to the mounting method of the present embodiment, similarly to the first embodiment, the contamination of the non-solder arrangement area 9 of the substrate 1 due to the scattering of the solder 2 and the outflow of the flux 2b can be easily prevented. be able to.

【0047】そして、本実施形態から明らかなように、
カバー配置工程では、基板1の一面1aのうち半田配置
領域8および非半田配置領域9のどちらか一方の領域、
または、両方の領域8、9にカバー部材11を配置して
良い。
As is apparent from the present embodiment,
In the cover arranging step, one of the solder arranging area 8 and the non-solder arranging area 9 on one surface 1a of the substrate 1,
Alternatively, the cover member 11 may be arranged in both regions 8 and 9.

【0048】(第3実施形態)図4は、本発明の第3実
施形態に係る電子部品の実装方法を説明するための説明
図である。上記第1実施形態と相違する点について、主
として説明する。
(Third Embodiment) FIG. 4 is an explanatory diagram for explaining an electronic component mounting method according to a third embodiment of the present invention. Differences from the first embodiment will be mainly described.

【0049】上記第1実施形態では、基板1の一面1a
の非半田配置領域9にカバー部材11を配置する際、電
子部品3を搭載するマウンタ等により、部品搭載と同じ
要領でカバー部材11を基板1上に搭載した。
In the first embodiment, one surface 1a of the substrate 1
When disposing the cover member 11 in the non-solder disposition area 9, the cover member 11 was mounted on the substrate 1 by a mounter for mounting the electronic component 3 in the same manner as the component mounting.

【0050】本第3実施形態では、図4に示す様に、基
板1を取り扱う際に用いられるトレイ20に、上記カバ
ー部材11を、可動アーム21を介して支持し、この可
動アーム21を動かすことで、カバー部材11の基板1
への取り付け、取り外しを行うものである。
In the third embodiment, as shown in FIG. 4, the cover member 11 is supported on a tray 20 used when handling the substrate 1 via a movable arm 21, and the movable arm 21 is moved. As a result, the substrate 1 of the cover member 11
Attachment to and removal from the unit.

【0051】トレイ20や可動アーム21は、リフロー
工程に耐えるように、金属やセラミック等の耐熱性材料
よりなり、トレイ20と可動アーム21は、可動アーム
21が図4中の両矢印Yに沿って蝶番の如く動く様に、
連結されている。そして、可動アーム21には、カバー
部材11が接合固定され、可動アーム21と一体に可動
するようになっている。
The tray 20 and the movable arm 21 are made of a heat-resistant material such as a metal or a ceramic so as to withstand the reflow process. To move like a hinge,
Are linked. The cover member 11 is joined and fixed to the movable arm 21 so as to move integrally with the movable arm 21.

【0052】本実施形態の実装方法も、まずは、上記第
1実施形態と同様に、半田印刷工程、部品搭載工程を行
う。そして、本実施形態では、部品搭載工程の後、基板
1をトレイ20に載せ、カバー部材11を可動アーム2
1によって、非半田配置領域9(または、半田配置領域
8)の上にカバー部材11を搭載する(カバー配置工
程)。なお、基板1を最初からトレイ20に載せ、半田
印刷工程、部品搭載工程を行っても良い。
In the mounting method of the present embodiment, first, a solder printing step and a component mounting step are performed as in the first embodiment. In the present embodiment, after the component mounting step, the substrate 1 is placed on the tray 20 and the cover member 11 is moved to the movable arm 2.
By (1), the cover member 11 is mounted on the non-solder arrangement area 9 (or the solder arrangement area 8) (cover arrangement step). The substrate 1 may be placed on the tray 20 from the beginning, and the solder printing process and the component mounting process may be performed.

【0053】そして、本実施形態においても、図4中、
実線のカバー部材11に示す様に、後工程のリフロー工
程にて非半田配置領域9が半田やフラックスから保護さ
れるように、カバー部材11が配置される。
In this embodiment, as shown in FIG.
As shown by the solid cover member 11, the cover member 11 is arranged so that the non-solder arrangement region 9 is protected from solder and flux in a reflow process in a later step.

【0054】続いて、図4に示す状態にて、リフロー工
程を行った後、カバー取り外し工程では、可動アーム2
1によってカバー部材11を、図4中の2点鎖線に示す
様に、基板1から取り外す。
Subsequently, after performing a reflow process in the state shown in FIG.
1, the cover member 11 is removed from the substrate 1 as shown by a two-dot chain line in FIG.

【0055】その後、基板洗浄工程、導電性接着剤塗布
工程、チップ搭載工程、導電性接着剤硬化工程、ワイヤ
ボンディング工程を順次行うことで、上記図1に示す電
子部品の実装構造ができあがる。
Thereafter, the substrate cleaning step, the conductive adhesive applying step, the chip mounting step, the conductive adhesive curing step, and the wire bonding step are sequentially performed to complete the electronic component mounting structure shown in FIG.

【0056】以上のように、本実施形態の実装方法によ
っても、上記第1実施形態と同様、半田2の飛散やフラ
ックス2bの流出による基板1の非半田配置領域9の汚
染を容易に防止することができる。さらに、カバー部材
11がトレイ20と一体化しているため、カバー部材1
1を基板1へ搭載する際の位置決めを、容易に行うこと
ができる。
As described above, according to the mounting method of the present embodiment, similarly to the first embodiment, the contamination of the non-solder arrangement area 9 of the substrate 1 due to the scattering of the solder 2 and the outflow of the flux 2b can be easily prevented. be able to. Further, since the cover member 11 is integrated with the tray 20, the cover member 1
1 can be easily positioned when mounted on the substrate 1.

【0057】なお、上記実施形態において、例えば、非
半田配置領域9に対してカバー配置工程を行った後、半
田印刷工程、部品搭載工程を行っても良い。
In the above embodiment, for example, after the cover disposing step is performed on the non-solder disposing area 9, the solder printing step and the component mounting step may be performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態に係る電子部品の実装構
造を示す概略断面図である。
FIG. 1 is a schematic sectional view showing a mounting structure of an electronic component according to a first embodiment of the present invention.

【図2】上記第1実施形態に係る電子部品の実装方法を
説明するための概略断面図である。
FIG. 2 is a schematic cross-sectional view for explaining a method of mounting the electronic component according to the first embodiment.

【図3】本発明の第2実施形態に係る電子部品の実装方
法を説明するための概略断面図である。
FIG. 3 is a schematic sectional view illustrating a method for mounting an electronic component according to a second embodiment of the present invention.

【図4】本発明の第3実施形態に係る電子部品の実装方
法を説明するための概略断面図である。
FIG. 4 is a schematic sectional view illustrating a method for mounting an electronic component according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…基板、2…半田、2a…半田ペースト、3…電子部
品、8…半田配置領域、9…非半田配置領域、11…カ
バー部材、11b…カバー部材の外周部。
DESCRIPTION OF SYMBOLS 1 ... board | substrate, 2 ... solder, 2a ... solder paste, 3 ... electronic components, 8 ... solder arrangement area, 9 ... non-solder arrangement area, 11 ... cover member, 11b ... outer peripheral part of a cover member.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) // B23K 101:42 B23K 101:42 (72)発明者 大谷 祐司 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 Fターム(参考) 5E319 AA03 AA07 AB05 AC04 BB05 BB08 CC34 CD01 CD07 CD29 GG20 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) // B23K 101: 42 B23K 101: 42 (72) Inventor Yuji Otani 1-1-1 Showacho, Kariya, Aichi Prefecture F-term in DENSO Corporation (Reference) 5E319 AA03 AA07 AB05 AC04 BB05 BB08 CC34 CD01 CD07 CD29 GG20

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板(1)の一面上に半田(2)を介し
て電子部品(3)を接続する電子部品の実装方法におい
て、 前記基板の一面の所定領域に半田ペースト(2a)を配
置する工程と、 前記基板の一面のうち前記半田ペーストが配置される半
田配置領域(8)および前記半田ペーストが配置されな
い非半田配置領域(9)の少なくとも一方の領域に、外
周部(11b)の少なくとも一部が前記基板の一面に接
した状態で当該一方の領域上を被覆するカバー部材(1
1)を配置する工程と、 前記半田ペーストの上に前記電子部品を搭載する工程
と、 前記3つの工程の後、前記半田ペーストを溶融させ、前
記電子部品と前記基板とを接続する工程と、を備えるこ
とを特徴とする電子部品の実装方法。
1. An electronic component mounting method for connecting an electronic component (3) to one surface of a substrate (1) via solder (2), wherein a solder paste (2a) is arranged in a predetermined region of the one surface of the substrate. And forming an outer peripheral portion (11b) on at least one of a solder placement area (8) where the solder paste is placed and a non-solder placement area (9) where the solder paste is not placed on one surface of the substrate. A cover member (1) that covers the one area while at least a part thereof is in contact with one surface of the substrate.
Disposing 1), mounting the electronic component on the solder paste, and after the three steps, melting the solder paste and connecting the electronic component and the board; A method of mounting an electronic component, comprising:
【請求項2】 前記カバー部材(11)として、前記基
板(1)の一面に対向する前記外周部(11b)の端部
が、前記半田配置領域(8)から前記非半田配置領域
(9)に向かって前記基板の一面から離れるようにテー
パ形状となったものを用いることを特徴とする請求項1
に記載の電子部品の実装方法。
2. An end portion of the outer peripheral portion (11b) facing one surface of the substrate (1) as the cover member (11) extends from the solder arrangement region (8) to the non-solder arrangement region (9). 2. A tapered shape which is separated from one surface of the substrate toward the surface is used.
The electronic component mounting method described in the above.
JP2001171499A 2001-06-06 2001-06-06 Method for mounting electronic component Withdrawn JP2002368400A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001171499A JP2002368400A (en) 2001-06-06 2001-06-06 Method for mounting electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001171499A JP2002368400A (en) 2001-06-06 2001-06-06 Method for mounting electronic component

Publications (1)

Publication Number Publication Date
JP2002368400A true JP2002368400A (en) 2002-12-20

Family

ID=19013264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001171499A Withdrawn JP2002368400A (en) 2001-06-06 2001-06-06 Method for mounting electronic component

Country Status (1)

Country Link
JP (1) JP2002368400A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027066A (en) * 2012-07-26 2014-02-06 Showa Denko Kk Jig for solder heat treatment
JP2019036653A (en) * 2017-08-17 2019-03-07 富士電機株式会社 Manufacturing method of semiconductor device and soldering auxiliary tool

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027066A (en) * 2012-07-26 2014-02-06 Showa Denko Kk Jig for solder heat treatment
JP2019036653A (en) * 2017-08-17 2019-03-07 富士電機株式会社 Manufacturing method of semiconductor device and soldering auxiliary tool
JP7013717B2 (en) 2017-08-17 2022-02-01 富士電機株式会社 Manufacturing method of semiconductor device and soldering auxiliary jig

Similar Documents

Publication Publication Date Title
KR0183412B1 (en) Method of producing a semiconductor device having a lead portion with outer connecting terminal
JP3155741B2 (en) Semiconductor package with CSP BGA structure
JP4691455B2 (en) Semiconductor device
KR19980041850A (en) Solder insulated lead frame and manufacturing method thereof
JPH08148522A (en) Semiconductor device, semiconductor device mounting body and method for replacing semiconductor device
US6750084B2 (en) Method of mounting a leadless package and structure therefor
JP2002368400A (en) Method for mounting electronic component
US7160796B2 (en) Method for manufacturing wiring board and semiconductor device
JP4305424B2 (en) Semiconductor device and manufacturing method thereof
KR101231163B1 (en) Manufacturing method of circuit module
JP3560996B2 (en) Wiring board for mounting and mounting method using the same
JPH07283493A (en) Circuit board with function for preventing flux residue sticking
JPH11345900A (en) Semiconductor device
JP2005026364A (en) Hybrid integrated circuit
JP3671355B2 (en) Printed wiring board
JP4728606B2 (en) Electronic equipment
US20050085007A1 (en) Joining material stencil and method of use
JP3994327B2 (en) Electronic component mounting method and anti-contamination chip used therefor
JP2007067134A (en) Mounting component, mounting structure, and manufacturing method of mounting structure
JP3875407B2 (en) Semiconductor package
JP2000312073A (en) Member for masking printed board
JP3277830B2 (en) How to assemble electronic components
JPH02232947A (en) Semiconductor integrated circuit device and mounting thereof
JP2002368399A (en) Method for mounting electronic component
JP4211629B2 (en) Substrate manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070709

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090727