JP2002368040A - Method of manufacturing semiconductor - Google Patents

Method of manufacturing semiconductor

Info

Publication number
JP2002368040A
JP2002368040A JP2001100001A JP2001100001A JP2002368040A JP 2002368040 A JP2002368040 A JP 2002368040A JP 2001100001 A JP2001100001 A JP 2001100001A JP 2001100001 A JP2001100001 A JP 2001100001A JP 2002368040 A JP2002368040 A JP 2002368040A
Authority
JP
Japan
Prior art keywords
bonding
inner leads
lead
leads
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001100001A
Other languages
Japanese (ja)
Other versions
JP4551013B2 (en
JP2002368040A5 (en
Inventor
Teruji Inomata
輝司 猪俣
Yoichiro Kurita
洋一郎 栗田
Toshio Kasuga
壽夫 春日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001100001A priority Critical patent/JP4551013B2/en
Publication of JP2002368040A publication Critical patent/JP2002368040A/en
Publication of JP2002368040A5 publication Critical patent/JP2002368040A5/ja
Application granted granted Critical
Publication of JP4551013B2 publication Critical patent/JP4551013B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor, in which inner leads are bonded collectively so as to shorten the time required for bonding per package and in which the excessive deformation of the inner leads can be reduced. SOLUTION: In an ILB process, a chip which is equipped with an external connecting terminal and a TAB tape are aligned on a bonder, a plurality of inner leads at the TAB tape are pressed down by a bonding tool, and the inner leads and pads are bonded collectively by a thermocompression bonding method jointly using ultrasonic waves. When leads are insufficient with reference to the number of prescribed collectively bonded inner leads, a collectively bonded pair is formed of the bonded inner leads and unbonded inner leads, and bonding is performed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体素子の電極パ
ッドにインナーリードを接合する半導体装置の製造方法
に関し、特に、複数のインナーリードを同時にボンディ
ングツールによって押圧して接合する半導体装置の製造
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device in which an inner lead is bonded to an electrode pad of a semiconductor element, and more particularly to a method of manufacturing a semiconductor device in which a plurality of inner leads are simultaneously pressed by a bonding tool. .

【0002】[0002]

【従来の技術】近年半導体デバイスへの実装技術の重要
性はデバイスの高機能化と高集積化に伴い増加し、特に
LSIの配線ルール縮小に伴い狭ピッチ化する入出力端
子への接続技術の重要性が高まっている。TAB(Ta
pe Automated Bonding)技術は、
ILB(Inner Lead Bonding)プロ
セスによって狭ピッチでインナーリードを半導体デバイ
スの入出力端子に接続可能な技術として応用されてい
る。
2. Description of the Related Art In recent years, the importance of mounting technology on semiconductor devices has increased with the increasing functionality and integration of devices. Its importance is growing. TAB (Ta
(pe Automated Bonding) technology
It has been applied as a technology that can connect inner leads to input / output terminals of a semiconductor device at a narrow pitch by an ILB (Inner Lead Bonding) process.

【0003】現在一般的なTAB技術では半導体チップ
の電極パッド上、またはインナーリード上に金バンプを
形成し、これを介して両者の接合を得ることが一般的で
ある。しかし金バンプの形成は組立コストの増加および
工期の長期化というデメリットを抱えている。この問題
を解決する技術として、バンプ形成工程を省いたバンプ
レスILB法が提案されている。
In the current general TAB technology, it is common to form a gold bump on an electrode pad of a semiconductor chip or on an inner lead, and to obtain a bond between the two via this. However, the formation of the gold bump has disadvantages such as an increase in assembly cost and a long construction period. As a technique for solving this problem, a bumpless ILB method in which a bump forming step is omitted has been proposed.

【0004】図9aおよび図9bは、バンプレスILB
法によるボンディングの形態を模式的に示したものであ
る。TABテープのインナーリード1を半導体チップ2
のアルミパッド3上に配置し、超音波ボンディングが可
能なシングルポイントボンダーをILBツール4として
用い、リードを1本ずつ押圧しながらILBツールに超
音波を印加し、インナーリード1とアルミパッド3とを
接合する超音波併用熱圧着方式により直接接合する。バ
ンプ形成を必要としない反面、デバイスの入出力端子増
加に伴ってインナーリードが増加して、1パッケージあ
たりのボンディング時間が増加して生産性が低下すると
いう問題があった。
FIGS. 9a and 9b show a bumpless ILB.
1 schematically shows a form of bonding by a method. Insert the inner lead 1 of the TAB tape into the semiconductor chip 2
A single point bonder capable of ultrasonic bonding is used as the ILB tool 4, and ultrasonic waves are applied to the ILB tool while pressing the leads one by one. Are directly joined by an ultrasonic combined thermocompression bonding method. Although bump formation is not required, the number of inner leads increases with an increase in the number of input / output terminals of the device, and there has been a problem that the bonding time per package increases and productivity decreases.

【0005】複数のインナーリード1を一括してアルミ
パッド3に押圧して接合するセミギャング方式では、接
合の際に押圧リードの本数に関わらず同一ボンディング
条件で接合を行うか、または押圧するインナーリード1
の数毎にボンディング条件の設定を行っていた。または
一括して接合を行うインナーリード1のペアを形成する
際に、インナーリード1が不足しないようにテープの設
計を行っていた。
In the semi-gang system in which a plurality of inner leads 1 are pressed together and bonded to an aluminum pad 3, the bonding is performed under the same bonding conditions regardless of the number of pressing leads at the time of bonding. Lead 1
The bonding conditions are set for each of the numbers. Alternatively, when forming a pair of inner leads 1 that are to be joined together, a tape is designed so that the inner leads 1 do not run short.

【0006】しかし、押圧するインナーリード1の本数
に関わらず同一条件でボンディングする場合には、一括
して押圧するインナーリード1の本数が異なると、イン
ナーリード1一本あたりの荷重が異なるために過剰変形
が発生し、リード間ショートおよびリードネック強度低
下発生の可能性があった。また、一括して押圧する本数
毎に荷重および超音波設定を決定することは作業の煩雑
さを招くことになる。また、一括して押圧するインナー
リード1のペアを形成するためにダミーリードを用いる
と、TABテープの設計自由度に制限を与えてしまうと
いう問題があった。
However, when bonding is performed under the same conditions irrespective of the number of inner leads 1 to be pressed, if the number of inner leads 1 to be pressed collectively is different, the load per inner lead 1 is different. Excessive deformation occurred, and there was a possibility that a short between leads and a decrease in lead neck strength occurred. In addition, deciding the load and the ultrasonic setting for each number of batches to be pressed collectively complicates the operation. Further, when a dummy lead is used to form a pair of inner leads 1 that are pressed together, there is a problem that the degree of freedom in designing a TAB tape is limited.

【0007】一方、インナーリード1とアルミパッド3
を接合する別の手段として、ギャングボンディングによ
って全てのインナーリード1を一括して接合する手法が
あるが、ボンディングツールに高精度の平面度が要求さ
れ、その調整が困難であった。
On the other hand, an inner lead 1 and an aluminum pad 3
As another means for bonding, there is a method in which all the inner leads 1 are collectively bonded by gang bonding. However, high precision flatness is required for a bonding tool, and adjustment thereof is difficult.

【発明が解決しようとする課題】以上の従来技術の問題
点を解決するために本願発明は、一括してインナーリー
ドをボンディングしてパッケージあたりのボンディング
所要時間を短縮すると共に、インナーリードの過剰変形
を低減することができる半導体製造方法を提供すること
を課題とする。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems of the prior art, the present invention is intended to reduce the time required for bonding per package by bonding inner leads at once and to excessively deform the inner leads. It is an object of the present invention to provide a semiconductor manufacturing method capable of reducing the number of semiconductor devices.

【0008】[0008]

【課題を解決するための手段】前記課題を解決するため
の本願発明の半導体装置製造方法は、複数の接続用電極
パッドを備えた半導体素子に、ボンディングツールによ
って複数のインナーリードを一括して押圧して接合する
半導体装置製造方法において、接合済みインナーリード
と未接合インナーリードとを、同時に一括して前記ボン
ディングツールで押圧する工程を含むことを特徴とす
る。
According to a method of manufacturing a semiconductor device of the present invention, a plurality of inner leads are collectively pressed by a bonding tool onto a semiconductor element having a plurality of connection electrode pads. In the method of manufacturing a semiconductor device, the method includes a step of simultaneously and simultaneously pressing the bonded inner lead and the unbonded inner lead by the bonding tool.

【0009】接合済みのインナーリードを再度未接合の
インナーリードと共に押圧することにより、押圧時にボ
ンディングツールに印加する荷重を変更することなく、
インナーリード一本あたりへの荷重を同等にすることが
可能であるため、未接合インナーリードの本数が一回の
押圧設定数よりも少ない場合にも、荷重のばらつきによ
るインナーリードの過剰変形を抑制することが可能であ
る。そのため、インナーリードの過剰変形に起因するイ
ンナーリードの短絡を防止することができ、電極パッド
のピッチを減少させることが可能なため、半導体パッケ
ージのサイズ縮小化を図ることが可能となる。
By pressing the joined inner leads together with the unjoined inner leads again, the load applied to the bonding tool at the time of pressing can be changed without any change.
It is possible to equalize the load per inner lead, so even if the number of unjoined inner leads is less than the set number of presses at one time, it suppresses excessive deformation of the inner lead due to variation in load It is possible to Therefore, a short circuit of the inner lead caused by excessive deformation of the inner lead can be prevented, and the pitch of the electrode pads can be reduced, so that the size of the semiconductor package can be reduced.

【0010】また前記課題を解決するための本願発明の
半導体製造方法は、前記ボンディングツールが一回の押
圧工程において、同時に押圧する前記インナーリードの
本数が、常に同じ本数であることを特徴とする。
In the semiconductor manufacturing method according to the present invention for solving the above-mentioned problem, the number of the inner leads simultaneously pressed by the bonding tool in a single pressing step is always the same. .

【0011】押圧するインナーリードの本数が常に同じ
本数であるため、ボンディングツールに印加する荷重を
変更することなく、インナーリード一本あたりへの荷重
を一定にすることが可能であるため、未接合インナーリ
ードの本数が一回の押圧設定数よりも少ない場合にも、
荷重のばらつきによるインナーリードの過剰変形を抑制
することが可能である。そのため、インナーリードの過
剰変形に起因するインナーリードの短絡を防止すること
ができ、電極パッドのピッチを減少させることが可能な
ため、半導体パッケージのサイズ縮小化を図ることが可
能となる。
Since the number of inner leads to be pressed is always the same, the load applied to each inner lead can be kept constant without changing the load applied to the bonding tool. Even when the number of inner leads is less than the set number of presses at one time,
It is possible to suppress excessive deformation of the inner lead due to variation in load. Therefore, a short circuit of the inner lead caused by excessive deformation of the inner lead can be prevented, and the pitch of the electrode pads can be reduced, so that the size of the semiconductor package can be reduced.

【0012】また前記課題を解決するための本願発明の
半導体装置の製造方法は、複数の前記インナーリードを
含むTABテープによって、前記接続用電極パッドへの
前記インナーリードの供給を行うことを特徴とする。
Further, a method of manufacturing a semiconductor device according to the present invention for solving the above problem is characterized in that the inner leads are supplied to the connection electrode pads by a TAB tape including a plurality of the inner leads. I do.

【0013】TABテープでインナーリードの供給を行う
ことで、半導体素子に応じて簡便にインナーリードの供
給を行うことが可能となり、製品の多品種化に柔軟に対
応することが可能となる。
By supplying the inner leads with a TAB tape, it is possible to easily supply the inner leads according to the semiconductor element, and it is possible to flexibly cope with the diversification of products.

【0014】また前記課題を解決するための本願発明の
半導体装置製造方法は、前記インナーリードを押圧する
前記ボンディングツールの底面形状が、長方形であるこ
とを特徴とする。
Further, in the method of manufacturing a semiconductor device according to the present invention for solving the above-mentioned problems, a bottom surface of the bonding tool for pressing the inner lead is rectangular.

【0015】長方形の底面形状を持つボンディングツー
ルで押圧を行うことにより、一括して押圧して接合する
ことが可能なインナーリードの本数が増加し、ボンディ
ングに要する時間を短縮することが可能となる。これに
より、製造工程全体の時間短縮を図ることが可能となる
ため、製造コストの低減を行うことが可能となる。
By pressing with a bonding tool having a rectangular bottom shape, the number of inner leads that can be pressed and joined at once is increased, and the time required for bonding can be shortened. . This makes it possible to reduce the time of the entire manufacturing process, thereby reducing the manufacturing cost.

【0016】また前記課題を解決するための本願発明の
半導体装置製造方法は、前記ボンディングツールを、前
記接続用電極パッドの配列に対応させて回転させること
を特徴とする。
According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device, wherein the bonding tool is rotated in accordance with the arrangement of the connection electrode pads.

【0017】電極パッドの配列方向に対応してボンディ
ングツールを回転させることにより、超音波や熱をボン
ディングツールに印加する方向とインナーリードの方向
とを一致させることができ、ボンディングツールの方向
に起因する異方性をインナーリードに影響させることな
く接合を行うことが可能となる。このため、半導体素子
を回転させることなく全ての電極パッドにインナーリー
ドを均一に接合することが可能となる。
By rotating the bonding tool in accordance with the arrangement direction of the electrode pads, the direction in which ultrasonic waves or heat is applied to the bonding tool and the direction of the inner leads can be made to coincide with each other. It is possible to perform joining without affecting the anisotropy that occurs on the inner leads. Therefore, the inner leads can be uniformly joined to all the electrode pads without rotating the semiconductor element.

【0018】また前記課題を解決するための本願発明の
半導体装置製造方法は、前記ボンディングツールによる
前記インナーリードの前記接続用電極パッドへの接合
に、超音波方式、熱圧着方式、超音波併用熱圧着方式、
共晶接合方式の何れか一の方式を用いることを特徴とす
る。
Further, according to the present invention, there is provided a method of manufacturing a semiconductor device, comprising: bonding an inner lead to the connection electrode pad by the bonding tool; Crimping method,
It is characterized in that any one of the eutectic bonding methods is used.

【0019】請求項1乃至請求項5に記載された半導体
製造方法は、電極パッドとインナーリードの接合に用い
られる接合方式に依存せずに過剰変形を低減可能である
ために、所望の半導体素子の形状や特性に最適な接合方
式を選択することにより、製造コストおよび製造時間お
よび接合信頼性に応じた製造方法とすることが可能とな
る。
In the method of manufacturing a semiconductor device according to any one of the first to fifth aspects, since the excessive deformation can be reduced without depending on the bonding method used for bonding the electrode pad and the inner lead, a desired semiconductor device is desired. By selecting a bonding method that is optimal for the shape and characteristics of the semiconductor device, a manufacturing method suitable for manufacturing cost, manufacturing time, and bonding reliability can be obtained.

【0020】[0020]

【実施の形態】以下、本発明の実施の形態について図を
参照しながら説明する。以下は本発明の一実施形態であ
って本発明を限定するものではない。
Embodiments of the present invention will be described below with reference to the drawings. The following is one embodiment of the present invention and does not limit the present invention.

【0021】図1aにシングルポイントボンダーを用い
たセミギャングILB法の原理図を示す。底面形状が正
方形のボンディングツールを用いることでチップ各辺に
おいて等しい接合領域を得ることができる。この場合一
括接合可能なリード本数はパッドサイズにより制約を受
ける。この制約を回避するため、図1bのように底面形
状を長方形としてボンドヘッドに回転機構を備えること
でILBツール4を接合領域の形状に適合させてボンデ
ィングを行うことが可能となる。これにより一括接合リ
ード本数の増加させることが可能となり、またパッド開
口長縮小に対応したツール設計を行うことが可能とな
る。
FIG. 1A shows the principle of the semi-gang ILB method using a single point bonder. By using a bonding tool having a square bottom surface, the same bonding area can be obtained on each side of the chip. In this case, the number of leads that can be joined together is limited by the pad size. In order to avoid this restriction, as shown in FIG. 1B, by providing the bottom surface with a rectangular shape and providing a rotation mechanism in the bond head, the ILB tool 4 can be bonded to the shape of the bonding area to perform bonding. This makes it possible to increase the number of collective bonding leads and to design a tool corresponding to a reduction in the pad opening length.

【0022】ボンドヘッドが回転することによってツー
ル設計自由度が拡大されると共に、接合性に影響を及ぼ
す。図1aに示す非回転ヘッドでは、接合を得るために
印可する超音波の方向はインナーリード1の方向に関わ
らず一定であった。そのため、超音波によるILBツー
ル4の振幅方向がインナーリード1と垂直になると、圧
延されたインナーリード1の幅が接合部では大きくなる
傾向がみられた。一方、図1bに示す回転ヘッドでは、
常にインナーリード1と平行に超音波を印加することが
可能であるため、接合部の過剰な変形を抑制することが
可能である。
The rotation of the bond head increases the degree of freedom in tool design, and also affects the bondability. In the non-rotating head shown in FIG. 1 a, the direction of the ultrasonic wave applied to obtain the joint was constant regardless of the direction of the inner lead 1. Therefore, when the amplitude direction of the ILB tool 4 caused by the ultrasonic wave becomes perpendicular to the inner lead 1, the width of the rolled inner lead 1 tends to increase at the joint. On the other hand, in the rotating head shown in FIG.
Since ultrasonic waves can always be applied in parallel with the inner lead 1, it is possible to suppress excessive deformation of the joint.

【0023】図2に超音波を印加する各方向における接
合部のインナーリード幅およびインナーリードの引張強
度測定による接合強度およびSEM(Scanning
Electron Microscopy)写真を示
す。インナーリードに垂直に超音波を印加した場合に
は、インナーリード1が過剰に変形して幅が16.6μ
mから19.8μmへと拡大し、それに伴いアルミパッ
ド3との接合強度が5.6gfから4.6gfへと低下
していることがわかる。
FIG. 2 shows the bonding strength and the SEM (Scanning) obtained by measuring the inner lead width of the bonding portion and the tensile strength of the inner lead in each direction in which ultrasonic waves are applied.
Electron Microscopy photograph is shown. When ultrasonic waves are applied perpendicularly to the inner lead, the inner lead 1 is excessively deformed and the width is 16.6 μm.
m to 19.8 μm, and the joint strength with the aluminum pad 3 is reduced from 5.6 gf to 4.6 gf accordingly.

【0024】パッド開口長40μm×60μm(50μ
mパッドピッチ)対応のボンディングツールにより10
本のインナーリードを一括して接合した場合の接合性評
価を実施した、このときの1リードあたりの接合時間は
20msecであった。リード幅およびリード高さおよ
び接合強度の測定値を図3に示す。接合部リード形状お
よび接合強度に大きな差はなく、接合強度は平均で5.
5gf程度得られていることが確認された。ここではイ
ンナーリード1とアルミパッドの接合方法として超音波
併用熱圧着方式を例示したが、超音波接合のみでもよ
く、熱圧着方式のみでもよく、また、共晶接合方式を用
いても良い。
Pad opening length 40 μm × 60 μm (50 μm
m pad pitch) 10
The bonding property was evaluated when the inner leads were bonded together. The bonding time per lead at this time was 20 msec. FIG. 3 shows the measured values of the lead width, the lead height, and the bonding strength. There is no significant difference in the joint lead shape and joint strength, and the joint strength is on average 5.
It was confirmed that about 5 gf was obtained. Here, the ultrasonic bonding thermocompression bonding method has been exemplified as a method for bonding the inner lead 1 and the aluminum pad. However, only ultrasonic bonding, only the thermocompression bonding method, or a eutectic bonding method may be used.

【0025】図4に示されるように、リードが存在しな
い空きパッドが存在する場合、同時に接続されるリード
本数が目標とする数に満たないため、1リードあたりに
加わる荷重が増加することから、リードの過剰変形によ
るショート不良発生の可能性が考えられる。図5に示す
ように、6リードを一括接合に対して空きパッド2個ま
ではリード変形状態および接合強度に大きな差は見られ
なかったが、空きパッドの増加に伴いリード幅が増加す
る傾向が観測された。
As shown in FIG. 4, when there is an empty pad having no lead, the number of leads connected simultaneously is less than the target number, and the load applied per lead increases. It is conceivable that short defects may occur due to excessive deformation of the leads. As shown in FIG. 5, there was no significant difference in lead deformation state and bonding strength for up to two empty pads with respect to batch bonding of six leads, but the lead width tended to increase with an increase in empty pads. Observed.

【0026】一括接合時の不足分のリードを補い、リー
ドの過剰変形を防止する手段として、図6に示す1度押
圧されたリードを再度押圧する2回押圧を実施した。一
回目の押圧でのみ押圧されるリードを通常ボンディング
リード、1回目と2回目の押圧で押圧されるリードを2
回押圧リード、2回目の押圧でのみ押圧されるリードを
2回押圧隣接リードとする。
As a means for compensating for the insufficient lead at the time of collective joining and preventing the lead from being excessively deformed, a double press shown in FIG. The lead pressed only by the first press is a normal bonding lead, and the lead pressed by the first and second presses is
The twice-pressed lead and the lead pressed only by the second press are referred to as the twice-pressed adjacent lead.

【0027】通常ボンディングと2回押圧と2回押圧隣
接リードの評価の結果を図7に示す。全てのリードにお
いてリード幅17.0μm程度、リード厚14.6μm
程度、接合強度6.0gf程度であり、通常ボンディン
グおよび2回押圧部および2回押圧隣接部のリード形状
および接合強度に大きな差は見られず、均質な接合が得
られていることが確認された。
FIG. 7 shows the results of evaluation of the normal bonding, the double press, and the double press adjacent lead. All leads have a lead width of about 17.0 μm and a lead thickness of 14.6 μm
And the bonding strength was about 6.0 gf, and there was no significant difference in the lead shape and bonding strength between the normal bonding and the twice pressed part and the adjacent part pressed twice, and it was confirmed that uniform bonding was obtained. Was.

【0028】一括接合可能なリード数の増加によりボン
ディング時間の短縮が可能となることから、生産性の向
上が期待される。図8に50μmパッドピッチ、インナ
ーリード数580リードパッケージにおける1パッケー
ジあたりのボンディング時間の比較を示す。10リード
一括接合時における1パッケージあたりのボンディング
時間は11.8secであり、マルチリードILB化す
ることで大幅にボンディング時間の短縮が可能であるこ
とが確認された。
Since the bonding time can be reduced by increasing the number of leads that can be joined together, productivity is expected to be improved. FIG. 8 shows a comparison of the bonding time per package in a package having a pad pitch of 50 μm and a number of inner leads of 580. The bonding time per package at the time of 10-lead batch bonding was 11.8 sec, and it was confirmed that the bonding time could be significantly reduced by using multi-lead ILB.

【0029】これらの結果から、一括接合リード数整合
の為にリードを追加することなく均一な接合が得られる
ことが確認され、回転ヘッド方式によるセミギャングI
LB法が高い汎用性を持つことがわかる。また、1リー
ドあたり20msecの高速ボンディングを可能にする
接続技術であることがわかる。
From these results, it was confirmed that uniform joining could be obtained without adding leads for batch joining lead number matching.
It can be seen that the LB method has high versatility. In addition, it can be seen that this connection technology enables high-speed bonding of 20 msec per lead.

【0030】[0030]

【発明の効果】一括接合ペア形成にリードが不足する
時、ボンディング済みリードと未ボンディングリードに
よって一括接合ペアを形成するため、ペア形成のための
ダミーリードを用いることなく、1リードあたりの印可
荷重が均一な条件下でリード接合が可能となる。またボ
ンディング済みリードによって一括接合リード数は均一
となっているため、1リードあたりの荷重は一定であ
り、ボンディングポイント毎に条件設定をする必要はな
い。また本発明に用いるボンディングツールは全リード
を一括接合するギャングボンディングに用いるツールと
比較して、その押圧部面積は小さいためツール平行調整
は容易となる。
According to the present invention, when the number of leads is insufficient for forming a collective bonding pair, a collective bonding pair is formed by a bonded lead and an unbonded lead, so that an applicable load per lead can be obtained without using a dummy lead for forming a pair. Can be joined under uniform conditions. In addition, since the number of collectively joined leads is uniform due to the bonded leads, the load per lead is constant, and it is not necessary to set conditions for each bonding point. In addition, the bonding tool used in the present invention has a smaller pressing portion area as compared with a tool used for gang bonding in which all leads are joined together, so that tool parallel adjustment becomes easier.

【0031】接合済みのインナーリードを再度未接合の
インナーリードと共に押圧することにより、押圧時にボ
ンディングツールに印加する荷重を変更することなく、
インナーリード一本あたりへの荷重を同等にすることが
可能であるため、未接合インナーリードの本数が一回の
押圧設定数よりも少ない場合にも、荷重のばらつきによ
るインナーリードの過剰変形を抑制することが可能であ
る。そのため、インナーリードの過剰変形に起因するイ
ンナーリードの短絡を防止することができ、電極パッド
のピッチを減少させることが可能なため、半導体パッケ
ージのサイズ縮小化を図ることが可能となる。
By pressing the joined inner leads again with the unjoined inner leads, the load applied to the bonding tool at the time of pressing can be changed.
It is possible to equalize the load per inner lead, so even if the number of unjoined inner leads is less than the set number of presses at one time, it suppresses excessive deformation of the inner lead due to variation in load It is possible to Therefore, it is possible to prevent the inner leads from being short-circuited due to the excessive deformation of the inner leads, and to reduce the pitch of the electrode pads, thereby making it possible to reduce the size of the semiconductor package.

【0032】TABテープでインナーリードの供給を行う
ことで、半導体素子に応じて簡便にインナーリードの供
給を行うことが可能となり、製品の多品種化に柔軟に対
応することが可能となる。また、長方形の底面形状を持
つボンディングツールで押圧を行うことにより、一括し
て押圧して接合することが可能なインナーリードの本数
が増加し、ボンディングに要する時間を短縮することが
可能となる。これにより、製造工程全体の時間短縮を図
ることが可能となるため、製造コストの低減を行うこと
が可能となる。
By supplying the inner leads with a TAB tape, the inner leads can be supplied easily according to the semiconductor element, and it is possible to flexibly cope with the diversification of products. In addition, by pressing with a bonding tool having a rectangular bottom shape, the number of inner leads that can be pressed and joined at once is increased, and the time required for bonding can be reduced. This makes it possible to reduce the time of the entire manufacturing process, thereby reducing the manufacturing cost.

【0033】電極パッドの配列方向に対応してボンディ
ングツールを回転させることにより、超音波や熱をボン
ディングツールに印加する方向とインナーリードの方向
とを一致させることができ、ボンディングツールの方向
に起因する異方性をインナーリードに影響させることな
く接合を行うことが可能となる。このため、半導体素子
を回転させることなく全ての電極パッドにインナーリー
ドを均一に接合することが可能となる。
By rotating the bonding tool in accordance with the arrangement direction of the electrode pads, the direction in which ultrasonic waves or heat are applied to the bonding tool and the direction of the inner leads can be made to coincide with each other. It is possible to perform joining without affecting the anisotropy that occurs on the inner leads. Therefore, the inner leads can be uniformly joined to all the electrode pads without rotating the semiconductor element.

【0034】請求項1乃至請求項5に記載された半導体
製造方法は、電極パッドとインナーリードの接合に用い
られる接合方式に依存せずに過剰変形を低減可能である
ために、所望の半導体素子の形状や特性に最適な接合方
式を選択することにより、製造コストおよび製造時間お
よび接合信頼性に応じた製造方法とすることが可能とな
る。
In the semiconductor manufacturing method according to the first to fifth aspects, since the excessive deformation can be reduced without depending on the bonding method used for bonding the electrode pad and the inner lead, a desired semiconductor device can be obtained. By selecting a bonding method that is optimal for the shape and characteristics of the semiconductor device, a manufacturing method suitable for manufacturing cost, manufacturing time, and bonding reliability can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】シングルポイントボンダーを用いたセミギャン
グILB法の図
FIG. 1 is a diagram of a semi-gang ILB method using a single point bonder.

【図2】接合部のインナーリード幅、接合強度、SEM
写真
FIG. 2 Inner lead width, bonding strength, SEM of a bonding portion
Photo

【図3】リード幅、リード高さ、接合強度の測定値FIG. 3 Measured values of lead width, lead height, and bonding strength

【図4】空きパッドが存在する場合の過剰変形の発生に
ついて示した図
FIG. 4 is a diagram showing the occurrence of excessive deformation when an empty pad exists.

【図5】空きパッドが存在する場合の接合強度とリード
幅の測定値
FIG. 5 shows measured values of bonding strength and lead width when an empty pad exists.

【図6】2回押圧について模式的に示した図FIG. 6 is a diagram schematically showing a double press.

【図7】通常ボンディングと2回押圧と2回押圧隣接リ
ードの評価結果
FIG. 7 shows evaluation results of normal bonding, double pressing and double pressing adjacent leads.

【図8】1パッケージあたりのボンディング時間の比較
を示すグラフ
FIG. 8 is a graph showing a comparison of bonding time per package.

【図9】従来のバンプレスILB法ボンディングを模式
的に示した図
FIG. 9 is a diagram schematically showing conventional bumpless ILB bonding.

【符号の説明】[Explanation of symbols]

1…インナーリード 2…半導体チップ 3…アルミパッド 4…ILB(ボンディング)ツール DESCRIPTION OF SYMBOLS 1 ... Inner lead 2 ... Semiconductor chip 3 ... Aluminum pad 4 ... ILB (bonding) tool

───────────────────────────────────────────────────── フロントページの続き (72)発明者 春日 壽夫 東京都港区芝5丁目7番1号 日本電気株 式会社内 Fターム(参考) 5F044 NN01  ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Toshio Kasuga 5-7-1 Shiba, Minato-ku, Tokyo F-term in NEC Corporation 5F044 NN01

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】複数の接続用電極パッドを備えた半導体素
子に、ボンディングツールによって複数のインナーリー
ドを一括して押圧して接合する半導体装置製造方法にお
いて、接合済みインナーリードと未接合インナーリード
とを、同時に一括して前記ボンディングツールで押圧す
る工程を含むことを特徴とする半導体装置製造方法。
1. A method for manufacturing a semiconductor device, comprising: bonding a plurality of inner leads to a semiconductor element having a plurality of connection electrode pads by pressing a plurality of inner leads collectively with a bonding tool. Simultaneously and collectively pressing with the bonding tool.
【請求項2】前記ボンディングツールが一回の押圧工程
において、同時に押圧する前記インナーリードの本数
が、常に同じ本数であることを特徴とする請求項1に記
載された半導体製造方法。
2. The semiconductor manufacturing method according to claim 1, wherein the number of the inner leads pressed simultaneously by the bonding tool in one pressing step is always the same.
【請求項3】複数の前記インナーリードを含むTABテ
ープによって、前記接続用電極パッドへの前記インナー
リードの供給を行うことを特徴とする請求項1または請
求項2に記載された半導体装置の製造方法。
3. The semiconductor device according to claim 1, wherein the inner leads are supplied to the connection electrode pads by a TAB tape including a plurality of the inner leads. Method.
【請求項4】前記インナーリードを押圧する前記ボンデ
ィングツールの底面形状が、長方形であることを特徴と
する請求項1乃至請求項3の何れか一に記載された半導
体装置製造方法。
4. The method according to claim 1, wherein a bottom surface of the bonding tool for pressing the inner lead is rectangular.
【請求項5】前記ボンディングツールを、前記接続用電
極パッドの配列に対応させて回転させることを特徴とす
る請求項4に記載された半導体装置製造方法。
5. The method according to claim 4, wherein the bonding tool is rotated in accordance with the arrangement of the connection electrode pads.
【請求項6】前記ボンディングツールによる前記インナ
ーリードの前記接続用電極パッドへの接合に、超音波方
式、熱圧着方式、超音波併用熱圧着方式、共晶接合方式
の何れか一の方式を用いることを特徴とする請求項1乃
至請求項5の何れか一に記載された半導体装置製造方
法。
6. An ultrasonic method, a thermocompression bonding method, a thermocompression bonding method using ultrasonic waves, or a eutectic bonding method is used for bonding the inner leads to the connection electrode pads by the bonding tool. The method of manufacturing a semiconductor device according to claim 1, wherein:
JP2001100001A 2001-03-30 2001-03-30 Manufacturing method of semiconductor device Expired - Fee Related JP4551013B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001100001A JP4551013B2 (en) 2001-03-30 2001-03-30 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001100001A JP4551013B2 (en) 2001-03-30 2001-03-30 Manufacturing method of semiconductor device

Publications (3)

Publication Number Publication Date
JP2002368040A true JP2002368040A (en) 2002-12-20
JP2002368040A5 JP2002368040A5 (en) 2008-04-24
JP4551013B2 JP4551013B2 (en) 2010-09-22

Family

ID=18953484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001100001A Expired - Fee Related JP4551013B2 (en) 2001-03-30 2001-03-30 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4551013B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082885B2 (en) 2013-05-30 2015-07-14 Samsung Electronics Co., Ltd. Semiconductor chip bonding apparatus and method of forming semiconductor device using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397239A (en) * 1989-09-11 1991-04-23 Nec Corp Method and equipment for bonding
JPH05109815A (en) * 1991-10-16 1993-04-30 Toshiba Corp Method and apparatus for bonding inner lead
JP2000040716A (en) * 1998-07-24 2000-02-08 Hitachi Ltd Bonding device
JP2000077485A (en) * 1998-09-02 2000-03-14 Matsushita Electric Ind Co Ltd Method of mounting electronic components having bump

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397239A (en) * 1989-09-11 1991-04-23 Nec Corp Method and equipment for bonding
JPH05109815A (en) * 1991-10-16 1993-04-30 Toshiba Corp Method and apparatus for bonding inner lead
JP2000040716A (en) * 1998-07-24 2000-02-08 Hitachi Ltd Bonding device
JP2000077485A (en) * 1998-09-02 2000-03-14 Matsushita Electric Ind Co Ltd Method of mounting electronic components having bump

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082885B2 (en) 2013-05-30 2015-07-14 Samsung Electronics Co., Ltd. Semiconductor chip bonding apparatus and method of forming semiconductor device using the same

Also Published As

Publication number Publication date
JP4551013B2 (en) 2010-09-22

Similar Documents

Publication Publication Date Title
JP3205235B2 (en) Lead frame, resin-encapsulated semiconductor device, method of manufacturing the same, and mold for manufacturing semiconductor device used in the manufacturing method
JP4881620B2 (en) Semiconductor device and manufacturing method thereof
JP2002280414A (en) Semiconductor device and its manufacturing method
JP3077668B2 (en) Semiconductor device, lead frame for semiconductor device, and method of manufacturing the same
TWI539586B (en) Flip chip bonding method, and method for manufacturing solid-state imaging device including the flip chip bonding method
US7566970B2 (en) Stacked bump structure and manufacturing method thereof
JPH05218127A (en) Semiconductor device and manufacture thereof
JP2746224B2 (en) Semiconductor device and manufacturing method thereof
JP2002368040A (en) Method of manufacturing semiconductor
US7009305B2 (en) Methods and apparatus for integrated circuit ball bonding using stacked ball bumps
CN100356533C (en) Central welding pad memory body stacking encapsulating assembly and encapsulating process thereof
US7768106B2 (en) Multi-chip stack structure and fabrication method thereof
US7314157B2 (en) Wire bond with improved shear strength
JP2001257229A (en) Electronic part with bump and method of mounting the same
JPH03163858A (en) Resin-sealed semiconductor device
US20230275060A1 (en) Leaded semiconductor package with lead mold flash reduction
JP2856455B2 (en) Semiconductor device
JPH0714656U (en) Multi-pin lead frame
JP2002016168A (en) Substrate for mounting and semiconductor module using the same
JP2002299549A (en) Laminated semiconductor device and manufacturing method therefor
JPH06350009A (en) Manufacture of semiconductor device and lead frame
JP2020205394A (en) Semiconductor device and manufacturing method thereof
JP3195515B2 (en) Semiconductor device and manufacturing method thereof
KR20080088965A (en) Dummy metal pattern for crack prevention
TW200933755A (en) Chip package process and structure thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100419

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100709

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100419

LAPS Cancellation because of no payment of annual fees