JP2002367382A - 半導体集積回路書き換えシステム - Google Patents

半導体集積回路書き換えシステム

Info

Publication number
JP2002367382A
JP2002367382A JP2001176972A JP2001176972A JP2002367382A JP 2002367382 A JP2002367382 A JP 2002367382A JP 2001176972 A JP2001176972 A JP 2001176972A JP 2001176972 A JP2001176972 A JP 2001176972A JP 2002367382 A JP2002367382 A JP 2002367382A
Authority
JP
Japan
Prior art keywords
write
semiconductor integrated
integrated circuit
erase
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001176972A
Other languages
English (en)
Inventor
Katsuhiko Shishido
勝彦 宍戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001176972A priority Critical patent/JP2002367382A/ja
Publication of JP2002367382A publication Critical patent/JP2002367382A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Read Only Memory (AREA)

Abstract

(57)【要約】 【課題】 フラッシュＲＯＭのプログラム書き換えの際
に、半導体集積回路の環境温度の変動によって書込／消
去の判定レベルが変動するため、保証電圧に対してマー
ジンが無くなり、誤読み出しを起こしてしまう。 【解決手段】 書込ツール１３内（または半導体集積回
路１０内）の温度検知手段１５によって半導体集積回路
１０の温度を検知し、検知温度に基づいて、フラッシュ
ＲＯＭ１１の書き換え動作のための書込／消去パルスの
パルス幅または電圧のレベルを補正することにより、安
定性の高い書込／消去の判定レベルを得て、書込／消去
の動作を安定的に遂行する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フラッシュＲＯＭ
(Read Only Memory)およびこのフラッシュＲＯＭに対す
る書込制御回路を搭載してなる半導体集積回路と、前記
フラッシュＲＯＭに対してプログラムの書き込みを行う
書込ツールとの組み合わせからなる半導体集積回路書き
換えシステムにかかわり、特には、書込／消去の判定レ
ベルを安定化させるための技術に関する。
【０００２】
【従来の技術】量産出荷直前まで書き換え可能なフラッ
シュＲＯＭが半導体集積回路に使用されている。このフ
ラッシュＲＯＭには制御プログラムなどが格納されてい
るが、セットの仕様変更やソフトバグ発生の際、フラッ
シュＲＯＭに格納されている制御プログラムの書き換え
が必要となる。
【０００３】図４は書込／消去レベルがパルスの大きさ
に依存して変動することを示す。縦軸は保証電圧を示
し、横軸右は書込パルスの大きさを、横軸左は消去パル
スの大きさを示す。
【０００４】フラッシュＲＯＭの書き換えにおいて、図
４に示すように、書込／消去パルスのパルス幅が大きい
と、保証電圧に対してマージンが広がる方向に分布す
る。逆に、書込／消去パルスのパルス幅が小さいと、保
証電圧に対してマージンが狭まる方向に分布する。
【０００５】同様に、図５に示すように書込／消去の電
圧が高いと、保証電圧に対してマージンが広がる方向に
分布するが、書込／消去の電圧が低いと、マージンが狭
まる方向に分布する。
【０００６】従来においては、フラッシュＲＯＭの書き
換えは、一定の温度保証範囲内で行われ、書込／消去パ
ルスのパルス幅または電圧は予め一定レベルに固定的に
設定されたものとなっている。
【０００７】
【発明が解決しようとする課題】ところが、フラッシュ
ＲＯＭの書き換えにおいては、実際上は、書込／消去の
判定レベルは温度に依存して変動してしまう。
【０００８】図６はフラッシュＲＯＭの書込／消去の判
定レベルが温度に依存して変動することを示している。
【０００９】消去ビットは、低温になれば、保証電圧に
対するディスターブマージンが減少し、書込ビットは、
高温になれば、保証電圧に対するリテンションマージン
が減少する。
【００１０】そのため、上記従来技術のように、書込／
消去パルスの一定のパルス幅または電圧においてフラッ
シュＲＯＭの書き換えを行うと、換言すれば、書込／消
去パルスのパルス幅または電圧が常に固定的に一定に設
定されていると、温度変動に起因するディスターブ、リ
テンションによりマージンが無くなってしまい、読み出
し時に誤読み出しが行われるおそれがある。
【００１１】この問題は、温度が管理されている工場で
フラッシュＲＯＭの書き換えを行う場合には生じない
が、書き換え温度の管理が難しいユーザーにおいて書き
換えを行う場合に生じる。
【００１２】したがって、温度に依存することなく、書
き換え時の書込／消去の判定レベルを如何に保証できる
かが課題となる。
【００１３】本発明は上記した課題の解決を図るべく創
作したものであって、温度変動の影響を受けることな
く、フラッシュＲＯＭに対する書込／消去の動作を安定
的に遂行することができる半導体集積回路書き換えシス
テムを提供することを目的としている。
【００１４】
【課題を解決するための手段】本発明は、上記課題を解
決するために、フラッシュＲＯＭの書き換えにおいて、
前記フラッシュＲＯＭを搭載する半導体集積回路の環境
温度すなわち半導体集積回路自体またはその周辺の温度
を検知し、検知によって得た温度情報に基づいて書込／
消去パルスのパルス幅または電圧のレベルを補正するよ
うに構成してある。つまり、書込／消去パルスのパルス
幅または電圧のレベルを検知温度に基づいて制御するよ
うに構成してある。
【００１５】本発明は、このような手段により、フラッ
シュＲＯＭの書き換えにおいて、温度に依存することな
く、書込／消去の判定レベルを安定させることが可能に
なる。すなわち、書込／消去の動作を安定的に遂行する
ことができる。
【００１６】あるいは、半導体集積回路自体またはその
周辺の温度を検知することに代えて、前記フラッシュＲ
ＯＭにおける書込／消去レベルを検知し、検知によって
得た書込／消去レベルに基づいて書込／消去パルスのパ
ルス幅または電圧のレベルを補正するように構成してあ
ることを特徴としている。半導体集積回路の温度は、フ
ラッシュＲＯＭにおける書込／消去レベルに応じて変化
する。したがって、フラッシュＲＯＭにおける書込／消
去レベルの検知を通じて間接的に、半導体集積回路の温
度を検知することができる。温度検知手段を省略できる
ことから、構成の簡素化に有利となる。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態を総括
的に説明する。
【００１８】本願第１の発明の半導体記憶装置は、フラ
ッシュＲＯＭおよびこのフラッシュＲＯＭに対する書込
制御回路を搭載してなる半導体集積回路と、前記フラッ
シュＲＯＭに対してプログラムの書き込みを行う書込ツ
ールとの組み合わせからなる半導体集積回路書き換えシ
ステムにおいて、温度検知手段を備えるとともに、前記
書込制御回路を介しての前記フラッシュＲＯＭの書き換
え動作のための書込／消去パルスのパルス幅または電圧
のレベルを前記温度検知手段による検知温度に基づいて
補正するように構成してあることを特徴としている。
【００１９】この第１の発明によると、次のような作用
がある。すなわち、温度検知手段は、フラッシュＲＯＭ
を搭載している半導体集積回路の温度またはその周辺の
温度を検出する。書き換え動作においてフラッシュＲＯ
Ｍに対して書込制御回路が出力する書込／消去パルスの
パルス幅または電圧について、そのレベルを常時的に一
定のものに保持する従来技術とは異なり、前記の温度検
知手段による検知温度に基づいて、書込／消去の判定レ
ベルが所定の範囲内に収まるように、書込／消去パルス
のパルス幅または電圧のレベルを補正する。
【００２０】したがって、この発明によれば、温度変動
の影響を受けることなく、書込／消去の動作を安定的に
遂行することができる。
【００２１】本願第２の発明の半導体集積回路書き換え
システムは、上記第１の発明において、前記検知温度に
基づく前記書込／消去パルスのパルス幅または電圧のレ
ベルの補正の機能を前記書込ツールに持たせてあるとい
うものである。これは、上記第１の発明をより具体的レ
ベルで記述するものであり、書込ツールにおいてレベル
補正機能を実現するものである。書込ツールが書込制御
回路に対してプログラムだけでなく電源も供給する仕様
の場合に有利となる。
【００２２】本願第３の発明の半導体集積回路書き換え
システムは、上記第１の発明において、前記検知温度に
基づく前記書込／消去パルスのパルス幅または電圧のレ
ベルの補正の機能を前記書込制御回路に持たせてあると
いうものである。これは、上記第１の発明をより具体的
レベルで記述するものであり、書込制御回路においてレ
ベル補正機能を実現するものである。書込ツールが書込
制御回路に対する電源供給機能を有しない仕様の場合に
有利となる。
【００２３】本願第４の発明の半導体集積回路書き換え
システムは、上記第１〜第３の発明において、前記温度
検知手段が前記書込ツールに備えられているというもの
である。これは、上記各発明をより具体的レベルで記述
するものであり、書込ツールが温度検知手段を内蔵する
ものである。半導体集積回路においては温度検知手段を
設ける必要がなく、半導体集積回路自体の面積増を招か
ないですむ。
【００２４】本願第５の発明の半導体集積回路書き換え
システムは、上記第１〜第３の発明において、前記温度
検知手段が前記半導体集積回路に備えられているという
ものである。これは、上記各発明をより具体的レベルで
記述するものであり、半導体集積回路が温度検知手段を
内蔵するものである。半導体集積回路そのものの温度を
直接に検知するので、レベル補正機能の性能が高いもの
となる。
【００２５】本願第６の発明の半導体集積回路書き換え
システムは、上記第１〜第３の発明において、前記温度
検知手段が前記半導体集積回路を実装するボードに備え
られているというものである。これは、上記各発明をよ
り具体的レベルで記述するものであり、半導体集積回路
においても、書込ツールにおいても、温度検知手段の配
置スペースが不要になっている。
【００２６】本願第７の発明の半導体集積回路書き換え
システムは、上記第１〜第６の発明において、前記書込
／消去パルスのパルス幅または電圧のレベルについての
補正量と前記検知温度との対応関係を記述しているデー
タテーブルを備え、前記温度検知手段による検知温度に
基づいて前記データテーブルを検索し取得した補正量を
前記書込ツールまたは前記書込制御回路に与えるように
構成されているというものである。上記のデータテーブ
ルについては、これを半導体集積回路に搭載するのが一
般的であるが、必ずしもそれのみに限定する必要性はな
く、必要に応じて、書込ツールやボードに搭載してもよ
きものとする。
【００２７】この第７の発明によると、データテーブル
参照仕様であるので、検知温度から演算によって補正量
を求める仕様に比べて、処理速度が速く、またハードウ
ェアないしソフトウェアの負担が軽減されたものにな
る。
【００２８】本願第８の発明の半導体集積回路書き換え
システムは、フラッシュＲＯＭおよびこのフラッシュＲ
ＯＭに対する書込制御回路を搭載してなる半導体集積回
路と、前記フラッシュＲＯＭに対してプログラムの書き
込みを行う書込ツールとの組み合わせからなる半導体集
積回路書き換えシステムにおいて、前記フラッシュＲＯ
Ｍにおける書込／消去レベルを検知する書込／消去レベ
ル検知手段を備えるとともに、前記書込制御回路を介し
ての前記フラッシュＲＯＭの書き換え動作のための書込
／消去パルスのパルス幅または電圧のレベルを前記書込
／消去レベル検知手段の検知による前記フラッシュＲＯ
Ｍにおける書込／消去レベルに基づいて補正するように
構成してあるというものである。
【００２９】この第８の発明によると、次のような作用
がある。すなわち、書込／消去レベル検知手段は、フラ
ッシュＲＯＭにおける書込／消去レベルを検知する。フ
ラッシュＲＯＭを搭載している半導体集積回路の温度
は、フラッシュＲＯＭにおける書込／消去レベルに応じ
て変化する。つまり、半導体集積回路の温度と書込／消
去レベルとの間には特定の関係がある。したがって、フ
ラッシュＲＯＭにおける書込／消去レベルの検知を通じ
て間接的に、半導体集積回路の温度を検知することがで
きる。この発明も、書き換え動作においてフラッシュＲ
ＯＭに対して書込制御回路が出力する書込／消去パルス
のパルス幅または電圧について、そのレベルを常時的に
一定のものに保持する従来技術とは異なり、前記の書込
／消去レベル検知手段が検知した書込／消去レベルに基
づいて、書込／消去の判定レベルが所定の範囲内に収ま
るように、書込／消去パルスのパルス幅または電圧のレ
ベルを補正する。
【００３０】したがって、この発明によれば、温度変動
の影響を受けることなく、書込／消去の動作を安定的に
遂行することができる。また、温度検知手段を必要とし
ないことから、構成の簡素化に有利となる。さらに、高
速処理が可能である。
【００３１】本願第９の発明の半導体集積回路書き換え
システムは、上記第８の発明において、前記フラッシュ
ＲＯＭにおける書込／消去レベルを検知する前記書込／
消去レベル検知手段は、前記半導体集積回路におけるセ
ンスアンプと、前記センスアンプに接続のＡ／Ｄコンバ
ータとの組み合わせで構成されているというものであ
る。これは、上記第７の発明をより具体的レベルで記述
するものであり、センスアンプはフラッシュＲＯＭとの
密接な関係から本来的に備えられているものであり、Ａ
／Ｄコンバータの追加のみでレベル変動検知機能を実現
することが可能になる。
【００３２】本願第１０の発明の半導体集積回路書き換
えシステムは、上記第８・第９の発明において、前記書
込／消去パルスのパルス幅または電圧のレベルについて
の補正量と前記フラッシュＲＯＭにおける書込／消去レ
ベルとの対応関係を記述しているデータテーブルを備
え、前記書込／消去レベル検知手段の検知による書込／
消去レベルに基づいて前記データテーブルを検索し取得
した補正量を前記書込制御回路または書込ツールに与え
るように構成されているというものである。上記のデー
タテーブルについては、これを半導体集積回路に搭載す
るのが一般的であるが、必ずしもそれのみに限定する必
要性はなく、必要に応じて、書込ツールやボードに搭載
してもよきものとする。
【００３３】この第１０の発明によると、データテーブ
ル参照仕様であるので、検知した書込／消去レベルから
演算によって補正量を求める仕様に比べて、処理速度が
速く、またハードウェアないしソフトウェアの負担が軽
減されたものになる。
【００３４】（具体的な実施の形態）以下、本発明にか
かわる半導体集積回路書き換えシステムの具体的な実施
の形態を図面に基づいて説明する。
【００３５】（実施の形態１）図１は本発明にかかわる
実施の形態１の半導体集積回路書き換えシステムの概略
構成を示すブロック図である。図１において、符号の１
０は半導体集積回路、１１はフラッシュＲＯＭ、１２は
書込制御回路、１３は書込ツール、１４は書込ツール制
御回路、１５は温度検知手段（温度検知回路または温度
センサー）、１６はデータテーブルである。半導体集積
回路１０は、フラッシュＲＯＭ１１と書込制御回路１２
を搭載している。書込制御回路１２はデータテーブル１
６を内蔵している。半導体集積回路１０の外部に、フラ
ッシュＲＯＭ１１への書き込みを行うための書込ツール
１３が設けられている。書込ツール１３は、書込ツール
制御回路１４とともに温度検知手段１５を備えている。
【００３６】書込ツール１３における書込ツール制御回
路１４は、書込／消去パルスのパルス幅または電圧のレ
ベルについての補正の機能を有している。データテーブ
ル１６は、書込／消去パルスのパルス幅または電圧のレ
ベルについての補正量と半導体集積回路１０の環境温度
（前記検知温度）との対応関係を記述している。
【００３７】以上のように構成された実施の形態１の半
導体集積回路書き換えシステムについて、その動作を以
下に説明する。
【００３８】半導体集積回路１０に搭載されているフラ
ッシュＲＯＭ１１における制御プログラムを書き換える
に際して、書込ツール１３を半導体集積回路１０に接続
する。書込ツール１３内の温度検知手段１５によって半
導体集積回路１０の環境温度を検知する。書込ツール制
御回路１４は、この検知温度に基づいて書込制御回路１
２内のデータテーブル１６を検索し、検知温度に応じた
補正量を抽出する。そして、書込ツール制御回路１４
は、半導体集積回路１０の書込制御回路１２に供給すべ
き電源を制御する。
【００３９】すなわち、例えば、検知温度が基準温度よ
りも低温を示すときは、消去パルスのパルス幅または電
圧において、保証電圧に対してマージンが狭まる方向に
分布することに対応するため、書込ツール制御回路１４
は、データテーブル１６から消去パルスのパルス幅を大
きくし、あるいは消去パルスの電圧を高くするための補
正量を抽出する。さらに、書込ツール制御回路１４は、
抽出した消去パルスのパルス幅または電圧についての補
正量に基づいて消去パルスのパルス幅または電圧のレベ
ルを補正し、その補正後の消去パルスのパルス幅または
電圧を伴う書込／消去パルスをもって半導体集積回路１
０に搭載のフラッシュＲＯＭ１１において制御プログラ
ムの書き換えを行う。
【００４０】あるいは、上記とは逆に、検知温度が基準
温度よりも高温を示すときは、書込パルスのパルス幅ま
たは電圧において、保証電圧に対してマージンが狭まる
方向に分布することに対応するため、書込ツール制御回
路１４は、データテーブル１６から書込パルスのパルス
幅を大きくし、あるいは書込パルスの電圧を高くするた
めの補正量を抽出する。さらに、書込ツール制御回路１
４は、抽出した書込パルスのパルス幅または電圧につい
ての補正量に基づいて書込パルスのパルス幅または電圧
のレベルを補正し、その補正後の書込パルスのパルス幅
または電圧を伴う書込／消去パルスをもって半導体集積
回路１０に搭載のフラッシュＲＯＭ１１において制御プ
ログラムの書き換えを行う。
【００４１】以上のようにして、半導体集積回路１０の
環境温度の変動に応じて書込／消去パルスのパルス幅ま
たは電圧を変更しながらフラッシュＲＯＭ１１の書き換
えを行うので、温度変動の影響を受けることなしに、適
正な書込／消去を行うことができる。
【００４２】（実施の形態２）図２は本発明にかかわる
半導体集積回路書き換えシステムの実施の形態２の概略
構成を示すブロック図である。図２において、符号の２
０は半導体集積回路、２１はフラッシュＲＯＭ、２２は
書込制御回路、２３は書込ツール、２４は書込ツール制
御回路、２５は温度検知手段（温度検知回路または温度
センサー）、２６はデータテーブルである。半導体集積
回路２０は、フラッシュＲＯＭ２１と書込制御回路２２
と温度検知手段２５とを搭載している。書込制御回路２
２はデータテーブル２６を内蔵している。半導体集積回
路２０の外部に、フラッシュＲＯＭ２１への書き込みを
行うための書込ツール２３が設けられている。書込ツー
ル２３は、書込ツール制御回路２４を備えている。
【００４３】実施の形態１と異なるのは、温度検知手段
２５が半導体集積回路２０に搭載されているという点で
ある。これは、半導体集積回路２０の温度をより精度良
く検知するための工夫である。
【００４４】書込ツール２３における書込ツール制御回
路２４は、書込／消去パルスのパルス幅または電圧のレ
ベルについての補正の機能を有している。データテーブ
ル２６は、書込／消去パルスのパルス幅または電圧のレ
ベルについての補正量と半導体集積回路２０の環境温度
（前記検知温度）との対応関係を記述している。
【００４５】以上のように構成された実施の形態２の半
導体集積回路書き換えシステムについて、その動作を以
下に説明する。
【００４６】半導体集積回路２０に搭載されているフラ
ッシュＲＯＭ２１における制御プログラムを書き換える
に際して、書込ツール２３を半導体集積回路２０に接続
する。半導体集積回路２０に搭載の温度検知手段２５に
よって半導体集積回路２０自体の環境温度を直接的に検
知する。書込ツール制御回路２４は、この検知温度に基
づいて書込制御回路２２内のデータテーブル２６を検索
し、検知温度に応じた補正量を抽出する。そして、書込
ツール制御回路２４は、半導体集積回路２０の書込制御
回路２２に供給すべき電源を制御する。
【００４７】すなわち、例えば、検知温度が基準温度よ
りも低温を示すときは、消去パルスのパルス幅または電
圧において、保証電圧に対してマージンが狭まる方向に
分布することに対応するため、書込ツール制御回路２４
は、データテーブル２６から消去パルスのパルス幅を大
きくし、あるいは消去パルスの電圧を高くするための補
正量を抽出する。さらに、書込ツール制御回路２４は、
抽出した消去パルスのパルス幅または電圧についての補
正量に基づいて消去パルスのパルス幅または電圧のレベ
ルを補正し、その補正後の消去パルスのパルス幅または
電圧を伴う書込／消去パルスをもって半導体集積回路２
０に搭載のフラッシュＲＯＭ２１において制御プログラ
ムの書き換えを行う。
【００４８】あるいは、上記とは逆に、検知温度が基準
温度よりも高温を示すときは、書込パルスのパルス幅ま
たは電圧において、保証電圧に対してマージンが狭まる
方向に分布することに対応するため、書込ツール制御回
路２４は、データテーブル２６から書込パルスのパルス
幅を大きくし、あるいは書込パルスの電圧を高くするた
めの補正量を抽出する。さらに、書込ツール制御回路２
４は、抽出した書込パルスのパルス幅または電圧につい
ての補正量に基づいて書込パルスのパルス幅または電圧
のレベルを補正し、その補正後の書込パルスのパルス幅
または電圧を伴う書込／消去パルスをもって半導体集積
回路２０に搭載のフラッシュＲＯＭ２１において制御プ
ログラムの書き換えを行う。
【００４９】以上のようにして、半導体集積回路２０の
環境温度の変動に応じて書込／消去パルスのパルス幅ま
たは電圧を変更しながらフラッシュＲＯＭ２１の書き換
えを行うので、温度変動の影響を受けることなしに、適
正な書込／消去を行うことができる。
【００５０】さらに、温度検知手段２５を半導体集積回
路２０に搭載して半導体集積回路２０の温度を直接的に
検知しているので、半導体集積回路２０の温度を精度良
く検知することができ、書込／消去の判定レベルについ
てより高精度な補正を行うことができる。
【００５１】（実施の形態３）図３は本発明にかかわる
半導体集積回路書き換えシステムの実施の形態３の概略
構成を示すブロック図である。図３において、符号の３
０は半導体集積回路であり、３１はフラッシュＲＯＭ、
３２は書込制御回路、３３は書込ツール、３４は書込ツ
ール制御回路、３５はＡ／Ｄコンバータ、３６はデータ
テーブル、３７はセンスアンプである。半導体集積回路
３０は、フラッシュＲＯＭ３１と書込制御回路３２とＡ
／Ｄコンバータ３５とを搭載している。書込制御回路３
２はデータテーブル３６を内蔵している。半導体集積回
路３０の外部に、フラッシュＲＯＭ３１への書き込みを
行うための書込ツール３３が設けられている。書込ツー
ル３３は、書込ツール制御回路３４を備えている。
【００５２】実施の形態１，２と異なるのは、温度検知
手段を有していないという点である。温度検知手段に代
えて、Ａ／Ｄコンバータ３５を半導体集積回路３０に搭
載している。これは、温度検知手段によって半導体集積
回路の温度を検知することに代えて、フラッシュＲＯＭ
３１における書込／消去レベルの検知を通じて間接的に
半導体集積回路３０の温度を検知することにしたもので
ある。データテーブル３６は、書込／消去パルスのパル
ス幅または電圧のレベルについての補正量とフラッシュ
ＲＯＭ３１における書込／消去レベルとの対応関係を記
述している。
【００５３】フラッシュＲＯＭ３１においてデータ読み
出しのために必要なセンスアンプ３７と新たに追加した
Ａ／Ｄコンバータ３５との組み合わせをもって、フラッ
シュＲＯＭ３１における書込／消去レベルを検知する書
込／消去レベル検知手段３８を構成している。
【００５４】以上のように構成された実施の形態３の半
導体集積回路書き換えシステムについて、その動作を以
下に説明する。
【００５５】半導体集積回路３０に搭載されているフラ
ッシュＲＯＭ３１における制御プログラムを書き換える
に際して、書込ツール３３を半導体集積回路３０に接続
する。フラッシュＲＯＭ３１におけるセンスアンプ３７
から書込／消去の判定レベルを読み出し、Ａ／Ｄコンバ
ータ３５においてアナログ情報に変換する。すなわち、
センスアンプ３７とＡ／Ｄコンバータ３５からなる書込
／消去レベル検知手段３８がフラッシュＲＯＭ３１にお
ける書込／消去レベルを検知する。書込制御回路３２
は、この検知したフラッシュＲＯＭ３１における書込／
消去レベルに基づいて書込制御回路３２内のデータテー
ブル３６を検索し、書込／消去レベルに応じた補正量を
抽出し、書込ツール制御回路３４に送出する。補正量を
受け取った書込ツール制御回路３４は、半導体集積回路
３０の書込制御回路３２に供給すべき電源を制御する。
書込ツール３３は受信した書込／消去パルスのパルス幅
または電圧で半導体集積回路３０に搭載されたフラッシ
ュＲＯＭ３１の書き換えを行う。
【００５６】すなわち、例えば、検知した書込／消去レ
ベルが間接的に低温シフトを示すときは、消去パルスの
パルス幅または電圧において、保証電圧に対してマージ
ンが狭まる方向に分布することに対応するため、書込制
御回路３２は、データテーブル３６から消去パルスのパ
ルス幅を大きくし、あるいは消去パルスの電圧を高くす
るための補正量を抽出送出する。さらに、書込ツール制
御回路３４は、受け取った消去パルスのパルス幅または
電圧についての補正量に基づいて消去パルスのパルス幅
または電圧のレベルを補正し、その補正後の消去パルス
のパルス幅または電圧を伴う書込／消去パルスをもって
フラッシュＲＯＭ３１において制御プログラムの書き換
えを行う。
【００５７】あるいは、上記とは逆に、検知した書込／
消去レベルが間接的に高温シフトを示すときは、書込パ
ルスのパルス幅または電圧において、保証電圧に対して
マージンが狭まる方向に分布することに対応するため、
書込制御回路３２は、データテーブル３６から書込パル
スのパルス幅を大きくし、あるいは書込パルスの電圧を
高くするための補正量を抽出送出する。さらに、書込ツ
ール制御回路３４は、受け取った書込パルスのパルス幅
または電圧についての補正量に基づいて書込パルスのパ
ルス幅または電圧のレベルを補正し、その補正後の書込
パルスのパルス幅または電圧を伴う書込／消去パルスを
もってフラッシュＲＯＭ３１において制御プログラムの
書き換えを行う。
【００５８】以上のようにして、フラッシュＲＯＭ３１
における書込／消去レベルの検知を通じて間接的に半導
体集積回路３０の環境温度の変動に応じて、書込／消去
パルスのパルス幅または電圧を変更しながらフラッシュ
ＲＯＭ３１の書き換えを行うので、温度変動の影響を受
けることなしに、適正な書込／消去を行うことができ
る。
【００５９】
【発明の効果】以上のように、本発明による半導体集積
回路書き換えシステムにおいては、フラッシュＲＯＭの
書き換えを行うときに、書込ツールもしくは半導体集積
回路内の温度検知手段またはＡ／Ｄコンバータを用いて
半導体集積回路の温度変化を直接的または間接的に検知
し、検知温度に基づいて書込／消去パルスのパルス幅ま
たは電圧を補正するようにしたので、安定性の高い書込
／消去の判定レベルを得ることができ、ひいては書込／
消去の動作を安定的に遂行することができる。
【図面の簡単な説明】
【図１】本発明にかかわる実施の形態１の半導体集積回
路書き換えシステムの概略構成を示すブロック図であ
る。
【図２】本発明にかかわる実施の形態２の半導体集積回
路書き換えシステムの概略構成を示すブロック図であ
る。
【図３】本発明にかかわる実施の形態３の半導体集積回
路書き換えシステムの概略構成を示すブロック図であ
る。
【図４】従来の技術の課題を指摘するもので、書込／消
去レベルがパルスに依存して変動することを示す図であ
る。
【図５】従来の技術の課題を指摘するもので、書込／消
去レベルが電圧に依存して変動することを示す図であ
る。
【図６】従来の技術の課題を指摘するもので、書込／消
去の判定レベルが温度に依存して変動することを示す図
である。
【符号の説明】
１０，２０，３０ 半導体集積回路 １１，２１，３１ フラッシュＲＯＭ １２，２２，３２ 書込制御回路 １３，２３，３３ 書込ツール １４，２４，３４ 書込ツール制御回路 １５，２５ 温度検知手段 １６，２６，３６ データテーブル ３５ Ａ／Ｄコンバータ ３７ センスアンプ ３８ 書込／消去レベル検知手段

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 フラッシュＲＯＭおよびこのフラッシュ
    ＲＯＭに対する書込制御回路を搭載してなる半導体集積
    回路と、前記フラッシュＲＯＭに対してプログラムの書
    き込みを行う書込ツールとの組み合わせからなる半導体
    集積回路書き換えシステムにおいて、温度検知手段を備
    えるとともに、前記書込制御回路を介しての前記フラッ
    シュＲＯＭの書き換え動作のための書込／消去パルスの
    パルス幅または電圧のレベルを前記温度検知手段による
    検知温度に基づいて補正するように構成してあることを
    特徴とする半導体集積回路書き換えシステム。
  2. 【請求項２】 前記検知温度に基づく前記書込／消去パ
    ルスのパルス幅または電圧のレベルの補正の機能を前記
    書込ツールに持たせてあることを特徴とする請求項１に
    記載の半導体集積回路書き換えシステム。
  3. 【請求項３】 前記検知温度に基づく前記書込／消去パ
    ルスのパルス幅または電圧のレベルの補正の機能を前記
    書込制御回路に持たせてあることを特徴とする請求項１
    に記載の半導体集積回路書き換えシステム。
  4. 【請求項４】 前記温度検知手段が前記書込ツールに備
    えられていることを特徴とする請求項１から請求項３ま
    でのいずれかに記載の半導体集積回路書き換えシステ
    ム。
  5. 【請求項５】 前記温度検知手段が前記半導体集積回路
    に備えられていることを特徴とする請求項１から請求項
    ３までのいずれかに記載の半導体集積回路書き換えシス
    テム。
  6. 【請求項６】 前記温度検知手段が前記半導体集積回路
    を実装するボードに備えられていることを特徴とする請
    求項１から請求項３までのいずれかに記載の半導体集積
    回路書き換えシステム。
  7. 【請求項７】 前記書込／消去パルスのパルス幅または
    電圧のレベルについての補正量と前記検知温度との対応
    関係を記述しているデータテーブルを備え、前記温度検
    知手段による検知温度に基づいて前記データテーブルを
    検索し取得した補正量を前記書込ツールまたは前記書込
    制御回路に与えるように構成されていることを特徴とす
    る請求項１から請求項６までのいずれかに記載の半導体
    集積回路書き換えシステム。
  8. 【請求項８】 フラッシュＲＯＭおよびこのフラッシュ
    ＲＯＭに対する書込制御回路を搭載してなる半導体集積
    回路と、前記フラッシュＲＯＭに対してプログラムの書
    き込みを行う書込ツールとの組み合わせからなる半導体
    集積回路書き換えシステムにおいて、前記フラッシュＲ
    ＯＭにおける書込／消去レベルを検知する書込／消去レ
    ベル検知手段を備えるとともに、前記書込制御回路を介
    しての前記フラッシュＲＯＭの書き換え動作のための書
    込／消去パルスのパルス幅または電圧のレベルを前記書
    込／消去レベル検知手段の検知による前記フラッシュＲ
    ＯＭにおける書込／消去レベルに基づいて補正するよう
    に構成してあることを特徴とする半導体集積回路書き換
    えシステム。
  9. 【請求項９】 前記フラッシュＲＯＭにおける書込／消
    去レベルを検知する前記書込／消去レベル検知手段は、
    前記半導体集積回路におけるセンスアンプと、前記セン
    スアンプに接続のＡ／Ｄコンバータとの組み合わせで構
    成されていることを特徴とする請求項８に記載の半導体
    集積回路書き換えシステム。
  10. 【請求項１０】 前記書込／消去パルスのパルス幅また
    は電圧のレベルについての補正量と前記フラッシュＲＯ
    Ｍにおける書込／消去レベルとの対応関係を記述してい
    るデータテーブルを備え、前記書込／消去レベル検知手
    段の検知による書込／消去レベルに基づいて前記データ
    テーブルを検索し取得した補正量を前記書込制御回路ま
    たは書込ツールに与えるように構成されていることを特
    徴とする請求項８または請求項９に記載の半導体集積回
    路書き換えシステム。
JP2001176972A 2001-06-12 2001-06-12 半導体集積回路書き換えシステム Pending JP2002367382A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001176972A JP2002367382A (ja) 2001-06-12 2001-06-12 半導体集積回路書き換えシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001176972A JP2002367382A (ja) 2001-06-12 2001-06-12 半導体集積回路書き換えシステム

Publications (1)

Publication Number Publication Date
JP2002367382A true JP2002367382A (ja) 2002-12-20

Family

ID=19017887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001176972A Pending JP2002367382A (ja) 2001-06-12 2001-06-12 半導体集積回路書き換えシステム

Country Status (1)

Country Link
JP (1) JP2002367382A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005017910A1 (ja) * 2003-08-13 2005-02-24 Renesas Technology Corp. 不揮発性半導体記憶装置
JP2010165397A (ja) * 2009-01-14 2010-07-29 Toshiba Corp 不揮発性半導体記憶装置
US8081508B2 (en) 2008-11-03 2011-12-20 Samsung Electronics Co., Ltd. Flash memory device and memory system including the same
JP2012133840A (ja) * 2010-12-20 2012-07-12 Samsung Yokohama Research Institute Co Ltd 半導体記憶装置、及び記憶方法
US8238185B2 (en) 2008-11-04 2012-08-07 Samsung Electronics Co., Ltd. Non-volatile memory device having temperature compensator and memory system thereof
US8478929B2 (en) 2009-12-11 2013-07-02 Renesas Electronics Corporation Data processing semiconductor device
US8599622B2 (en) 2010-08-09 2013-12-03 Samsung Electronics Co., Ltd. Charge trap flash memory device and an erasing method thereof
JP2014509769A (ja) * 2011-03-02 2014-04-21 アップル インコーポレイテッド メモリ装置での温度センサの使用
JP2016012380A (ja) * 2014-06-27 2016-01-21 富士通セミコンダクター株式会社 不揮発性半導体記憶装置及びその制御方法
US9940274B2 (en) 2015-08-10 2018-04-10 Toshiba Memory Corporation Memory system and control method of memory system
US10249349B2 (en) 2017-03-24 2019-04-02 Toshiba Memory Corporation Control system
US10997049B2 (en) 2018-11-05 2021-05-04 Toshiba Memory Corporation Memory system
US11516042B2 (en) 2018-07-19 2022-11-29 Panasonic Intellectual Property Management Co., Ltd. In-vehicle detection system and control method thereof

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005017910A1 (ja) * 2003-08-13 2005-02-24 Renesas Technology Corp. 不揮発性半導体記憶装置
US8081508B2 (en) 2008-11-03 2011-12-20 Samsung Electronics Co., Ltd. Flash memory device and memory system including the same
US8238185B2 (en) 2008-11-04 2012-08-07 Samsung Electronics Co., Ltd. Non-volatile memory device having temperature compensator and memory system thereof
JP2010165397A (ja) * 2009-01-14 2010-07-29 Toshiba Corp 不揮発性半導体記憶装置
US8478929B2 (en) 2009-12-11 2013-07-02 Renesas Electronics Corporation Data processing semiconductor device
US8599622B2 (en) 2010-08-09 2013-12-03 Samsung Electronics Co., Ltd. Charge trap flash memory device and an erasing method thereof
JP2012133840A (ja) * 2010-12-20 2012-07-12 Samsung Yokohama Research Institute Co Ltd 半導体記憶装置、及び記憶方法
JP2014509769A (ja) * 2011-03-02 2014-04-21 アップル インコーポレイテッド メモリ装置での温度センサの使用
JP2016012380A (ja) * 2014-06-27 2016-01-21 富士通セミコンダクター株式会社 不揮発性半導体記憶装置及びその制御方法
US9940274B2 (en) 2015-08-10 2018-04-10 Toshiba Memory Corporation Memory system and control method of memory system
US10249349B2 (en) 2017-03-24 2019-04-02 Toshiba Memory Corporation Control system
US11516042B2 (en) 2018-07-19 2022-11-29 Panasonic Intellectual Property Management Co., Ltd. In-vehicle detection system and control method thereof
US10997049B2 (en) 2018-11-05 2021-05-04 Toshiba Memory Corporation Memory system

Similar Documents

Publication Publication Date Title
JP2002367382A (ja) 半導体集積回路書き換えシステム
CN101238641B (zh) 半导体集成电路
KR100550871B1 (ko) 전자나침반의 자동 보정 방법
KR101559549B1 (ko) 모바일 ＳｏＣ 및 모바일 단말기
US10504570B2 (en) Semiconductor device and timing calibration method
US20070109013A1 (en) Method for outputting internal temperature data in semiconductor memory device and circuit of outputting internal temperature data thereby
US7490018B2 (en) Thermal management system
US6886120B2 (en) Memory control circuit
KR20020059647A (ko) 센서데이터의 시간제한검색시스템과 방법
KR101559906B1 (ko) 반도체 메모리 장치의 온도 데이터 출력 방법 및 온도 데이터 출력 회로
USRE45189E1 (en) Writing system and method for phase change memory
CN105571614B (zh) 磁传感器校准方法及装置
KR20190036893A (ko) 메모리 장치 및 그것의 제어 방법
JP2005293659A (ja) メモリ装置とリファレンス電流設定方法
JP5573781B2 (ja) Ｃｒ発振回路およびその周波数補正方法
KR0163896B1 (ko) 중앙 처리 장치의 타입에 맞는 전압을 자동으로 공급하는 전원 공급 장치 및 그 방법
JP2006010677A (ja) 情報処理装置の温度センサー装置
US7362532B2 (en) Hard disk device having normal and low density memory regions
JP2000111348A (ja) 移動体用角速度検出手段の零点出力補正装置
US8286053B2 (en) Method and apparatus for reading data
US8009491B2 (en) Memory access strobe configuration system and process
JP4936271B2 (ja) 半導体記憶装置
US6943505B2 (en) Driving device for a light-emitting component and a method for driving a light-emitting component
US20220066661A1 (en) Method and system for adjusting memory, and semiconductor device
JPS5848932B2 (ja) メモリ拡張方式