JP2002366128A - 映像信号生成装置及びナビゲーション装置 - Google Patents
映像信号生成装置及びナビゲーション装置Info
- Publication number
- JP2002366128A JP2002366128A JP2001172729A JP2001172729A JP2002366128A JP 2002366128 A JP2002366128 A JP 2002366128A JP 2001172729 A JP2001172729 A JP 2001172729A JP 2001172729 A JP2001172729 A JP 2001172729A JP 2002366128 A JP2002366128 A JP 2002366128A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- memory
- display
- video
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P20/00—Technologies relating to chemical industry
- Y02P20/50—Improvements relating to the production of bulk chemicals
- Y02P20/52—Improvements relating to the production of bulk chemicals using catalysts, e.g. selective catalysts
Landscapes
- Navigation (AREA)
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
- Traffic Control Systems (AREA)
Abstract
(57)【要約】
【課題】各種映像を表示処理するために使用するメモリ
容量を無駄に増やすことなく高解像度のディスプレイに
対応可能とする。 【解決手段】テレビ映像の映像信号を出力する場合には
ＣＰＵ２０の制御によりテレビ映像信号処理部１２にメ
モリ１５ａを割り当てる。テレビ映像信号処理部１２は
Ａ／Ｄ変換器１１を介しテレビ映像信号をデータとして
メモリ１５ａに取り込みメモリ１５ａに取り込んだデー
タに基づいて映像信号を生成して映像信号合成部１３を
介してディスプレイ４０へ出力する。一方ナビゲーショ
ン用の映像を出力する場合にはＣＰＵ２０及びディスプ
レイ映像信号処理部１４がアクセス可能にメモリ１５ａ
〜１５ｄを割り当てる。ＣＰＵ２０はナビゲーション映
像生成用のデータをメモリ１５ａ〜１５ｄに書き込みデ
ィスプレイ映像信号処理部１４はメモリ１５ａ〜１５ｄ
を読み出して映像信号を生成して映像信号合成部１３を
介してディスプレイ４０へ出力する。
容量を無駄に増やすことなく高解像度のディスプレイに
対応可能とする。 【解決手段】テレビ映像の映像信号を出力する場合には
ＣＰＵ２０の制御によりテレビ映像信号処理部１２にメ
モリ１５ａを割り当てる。テレビ映像信号処理部１２は
Ａ／Ｄ変換器１１を介しテレビ映像信号をデータとして
メモリ１５ａに取り込みメモリ１５ａに取り込んだデー
タに基づいて映像信号を生成して映像信号合成部１３を
介してディスプレイ４０へ出力する。一方ナビゲーショ
ン用の映像を出力する場合にはＣＰＵ２０及びディスプ
レイ映像信号処理部１４がアクセス可能にメモリ１５ａ
〜１５ｄを割り当てる。ＣＰＵ２０はナビゲーション映
像生成用のデータをメモリ１５ａ〜１５ｄに書き込みデ
ィスプレイ映像信号処理部１４はメモリ１５ａ〜１５ｄ
を読み出して映像信号を生成して映像信号合成部１３を
介してディスプレイ４０へ出力する。
Description
【０００１】
【発明の属する技術分野】映像信号生成装置等に関す
る。
る。
【０００２】
【従来の技術】従来より、車両に搭載され、ナビゲーシ
ョン用の映像、エアコン・オーディオ等の状態等を示す
映像、テレビ放送の受信映像などを合成（切替等を含
む）して、ディスプレイに表示するマルチビジョンシス
テムが知られている。
ョン用の映像、エアコン・オーディオ等の状態等を示す
映像、テレビ放送の受信映像などを合成（切替等を含
む）して、ディスプレイに表示するマルチビジョンシス
テムが知られている。
【０００３】このような従来のマルチビジョンシステム
は、例えば図３に示すように、エアコン・オーディオ等
の機器の状態等を示す映像信号を生成するディスプレイ
装置６０と、ナビゲーション用の映像信号を生成するナ
ビゲーション装置７０と、これらの映像信号及び図示し
ないテレビ受信機からの映像信号を入力して合成して表
示する表示装置８０とを備えたシステムとして構成され
る。
は、例えば図３に示すように、エアコン・オーディオ等
の機器の状態等を示す映像信号を生成するディスプレイ
装置６０と、ナビゲーション用の映像信号を生成するナ
ビゲーション装置７０と、これらの映像信号及び図示し
ないテレビ受信機からの映像信号を入力して合成して表
示する表示装置８０とを備えたシステムとして構成され
る。
【０００４】ディスプレイ装置６０は、ＣＰＵ６２が、
図示しないＩ／Ｏ部から取り込んだエアコン等の状態に
基づき、表示内容をメモリ６４ｂに書き込む。一方ディ
スプレイ映像処理部６４ａは、メモリ６４ｂに書き込ま
れたデータからディスプレイ映像信号を生成して出力す
る。
図示しないＩ／Ｏ部から取り込んだエアコン等の状態に
基づき、表示内容をメモリ６４ｂに書き込む。一方ディ
スプレイ映像処理部６４ａは、メモリ６４ｂに書き込ま
れたデータからディスプレイ映像信号を生成して出力す
る。
【０００５】ナビゲーション装置７０も同様に、ＣＰＵ
７２がＩ／Ｏ部７４ｃを介してＤＶＤプレーヤまたはＣ
Ｄプレーヤ等の記憶装置７６から読み出した地図データ
等をメモリ７４ｂに書き込む。そして、ディスプレイ映
像処理部７４ａは、メモリ７４ｂに書き込まれたデータ
からナビ映像信号を生成して出力する。
７２がＩ／Ｏ部７４ｃを介してＤＶＤプレーヤまたはＣ
Ｄプレーヤ等の記憶装置７６から読み出した地図データ
等をメモリ７４ｂに書き込む。そして、ディスプレイ映
像処理部７４ａは、メモリ７４ｂに書き込まれたデータ
からナビ映像信号を生成して出力する。
【０００６】なお、ディスプレイ映像信号、ナビ映像信
号及びテレビ受信機からのテレビ映像信号は、例えばア
ナログＲＧＢ信号として出力される。そして表示装置８
０の映像信号合成部８２は、これらの映像信号を入力
し、表示装置８０に備えた図示しないスイッチの状態に
よって、入力した映像信号の中から１の映像信号を選択
してディスプレイ８４へ出力したり、入力した映像信号
に対して拡大縮小合成等の加工をした映像信号をディス
プレイ８４へ出力する。そして、ディスプレイ８４は、
映像信号合成部８２から入力した映像信号に基づいて表
示を行う。
号及びテレビ受信機からのテレビ映像信号は、例えばア
ナログＲＧＢ信号として出力される。そして表示装置８
０の映像信号合成部８２は、これらの映像信号を入力
し、表示装置８０に備えた図示しないスイッチの状態に
よって、入力した映像信号の中から１の映像信号を選択
してディスプレイ８４へ出力したり、入力した映像信号
に対して拡大縮小合成等の加工をした映像信号をディス
プレイ８４へ出力する。そして、ディスプレイ８４は、
映像信号合成部８２から入力した映像信号に基づいて表
示を行う。
【０００７】
【発明が解決しようとする課題】このディスプレイ８４
は、例えば３２０×２４０画素（以下ＣＧＡと称する）
で構成され、アナログＲＧＢ信号を入力して表示するカ
ラー液晶ディスプレイなどが用いられている。しかしな
がら、ナビゲーション装置の表示内容の高精度化のた
め、また記憶装置７６であるＤＶＤ等に記録された映像
等を高画質で再生するためなどに、例えば６４０×４８
０画素（以下ＶＧＡと称する）等の高解像度のディスプ
レイを用いることがある。この場合、従来のＣＧＡの４
倍の画素に対する制御を行う必要があり、ディスプレイ
装置のメモリ６４ｂやナビゲーション装置のメモリ７４
ｂは、従来の４倍のメモリが必要となる。また、このよ
うな高解像度のディスプレイでは、入力する映像信号も
従来のアナログＲＧＢ信号ではなく、デジタルＲＧＢ信
号を用いることが多い。そのためテレビ受信機から出力
されるアナログＲＧＢのテレビ映像信号も、一旦メモリ
に取り込んでデジタルＲＧＢ信号に変換する必要があ
る。さらに、テレビ映像の解像度に比べディスプレイの
解像度が高くなるためテレビ映像の拡大処理を行う必要
がありそのためのメモリも必要となる。
は、例えば３２０×２４０画素（以下ＣＧＡと称する）
で構成され、アナログＲＧＢ信号を入力して表示するカ
ラー液晶ディスプレイなどが用いられている。しかしな
がら、ナビゲーション装置の表示内容の高精度化のた
め、また記憶装置７６であるＤＶＤ等に記録された映像
等を高画質で再生するためなどに、例えば６４０×４８
０画素（以下ＶＧＡと称する）等の高解像度のディスプ
レイを用いることがある。この場合、従来のＣＧＡの４
倍の画素に対する制御を行う必要があり、ディスプレイ
装置のメモリ６４ｂやナビゲーション装置のメモリ７４
ｂは、従来の４倍のメモリが必要となる。また、このよ
うな高解像度のディスプレイでは、入力する映像信号も
従来のアナログＲＧＢ信号ではなく、デジタルＲＧＢ信
号を用いることが多い。そのためテレビ受信機から出力
されるアナログＲＧＢのテレビ映像信号も、一旦メモリ
に取り込んでデジタルＲＧＢ信号に変換する必要があ
る。さらに、テレビ映像の解像度に比べディスプレイの
解像度が高くなるためテレビ映像の拡大処理を行う必要
がありそのためのメモリも必要となる。
【０００８】このように、高解像度のディスプレイに対
応するために従来のものより各装置のメモリ容量をそれ
ぞれ４倍にしたり、新たにメモリを設けたりする必要が
ある。したがって、コストがかかり、小型化も困難にな
るといった問題がある。そこで本発明は、各種映像を表
示処理するために使用するメモリ容量を無駄に増やすこ
となく高解像度のディスプレイに対応可能な映像信号生
成装置等を提供することを目的とする。
応するために従来のものより各装置のメモリ容量をそれ
ぞれ４倍にしたり、新たにメモリを設けたりする必要が
ある。したがって、コストがかかり、小型化も困難にな
るといった問題がある。そこで本発明は、各種映像を表
示処理するために使用するメモリ容量を無駄に増やすこ
となく高解像度のディスプレイに対応可能な映像信号生
成装置等を提供することを目的とする。
【０００９】
【課題を解決するための手段及び発明の効果】上述した
問題点を解決するためになされた請求項１に記載の映像
信号生成装置は、映像信号合成手段で選択される映像信
号を生成するための映像信号生成手段に対してメモリが
所定のブロック単位で割り当てられる。
問題点を解決するためになされた請求項１に記載の映像
信号生成装置は、映像信号合成手段で選択される映像信
号を生成するための映像信号生成手段に対してメモリが
所定のブロック単位で割り当てられる。
【００１０】ここで「所定のブロック単位で割り当て
る」とは、メモリ全体を複数のブロック（領域）に分け
て、その中のいずれか１以上のブロックを割り当てるこ
とをいう。例えば、メモリ全体を第１〜第４の４つのブ
ロック（部分）に分け、第１の映像信号生成手段に対し
て第１のメモリブロックを割り当て、第２の映像信号生
成手段に対して第２・第３・第４のメモリブロックを割
り当てるといった具合である。このような場合、第１の
映像信号生成手段によって生成された映像信号と第２の
映像信号生成手段によって生成された映像信号は、映像
信号合成手段で合成されて出力される。
る」とは、メモリ全体を複数のブロック（領域）に分け
て、その中のいずれか１以上のブロックを割り当てるこ
とをいう。例えば、メモリ全体を第１〜第４の４つのブ
ロック（部分）に分け、第１の映像信号生成手段に対し
て第１のメモリブロックを割り当て、第２の映像信号生
成手段に対して第２・第３・第４のメモリブロックを割
り当てるといった具合である。このような場合、第１の
映像信号生成手段によって生成された映像信号と第２の
映像信号生成手段によって生成された映像信号は、映像
信号合成手段で合成されて出力される。
【００１１】また、例えば制御手段は第３の映像信号生
成手段に上記第１〜第４のすべてのメモリブロックを割
り当て、第１及び第２の映像信号生成手段に対する割り
当てを行わないようにして、第３の映像信号生成手段に
よって生成された映像信号を出力することもできる。
成手段に上記第１〜第４のすべてのメモリブロックを割
り当て、第１及び第２の映像信号生成手段に対する割り
当てを行わないようにして、第３の映像信号生成手段に
よって生成された映像信号を出力することもできる。
【００１２】したがって、このように同時には出力を必
要とされない映像信号を生成するための複数の映像信号
生成手段間で、アクセスするメモリブロックを共有する
ことができる。上述のように出力を要しない映像信号生
成手段に割り当てていたメモリブロックを、出力を要す
る映像信号生成手段に割り当てることができる。よって
メモリを効率的に利用することができる。つまり、最低
限、同時に出力を行う必要のある映像信号を生成するた
めの映像信号生成手段に割り当てるメモリブロックの合
計容量さえ確保すればよいことになる。
要とされない映像信号を生成するための複数の映像信号
生成手段間で、アクセスするメモリブロックを共有する
ことができる。上述のように出力を要しない映像信号生
成手段に割り当てていたメモリブロックを、出力を要す
る映像信号生成手段に割り当てることができる。よって
メモリを効率的に利用することができる。つまり、最低
限、同時に出力を行う必要のある映像信号を生成するた
めの映像信号生成手段に割り当てるメモリブロックの合
計容量さえ確保すればよいことになる。
【００１３】例えば、図３に示した従来の構成をそのま
ま上述したＶＧＡの表示装置に適用しようとすると、ナ
ビ映像信号とディスプレイ映像信号とを切り替えて表示
する場合には、ナビ映像信号とディスプレイ映像信号と
をそれぞれ生成するのに必要なメモリブロックの合計容
量のメモリが必要である。しかし、請求項１に記載の発
明によれば、最低限、ナビ映像信号を生成するために必
要なメモリブロックの容量とディスプレイ映像信号を生
成するのに必要なメモリブロックの容量のうちいずれか
一方の多い方のメモリ容量（領域）を用意すればよいこ
とになる。したがって、必要なメモリ量を削減すること
ができ、システムを小型化することができる。
ま上述したＶＧＡの表示装置に適用しようとすると、ナ
ビ映像信号とディスプレイ映像信号とを切り替えて表示
する場合には、ナビ映像信号とディスプレイ映像信号と
をそれぞれ生成するのに必要なメモリブロックの合計容
量のメモリが必要である。しかし、請求項１に記載の発
明によれば、最低限、ナビ映像信号を生成するために必
要なメモリブロックの容量とディスプレイ映像信号を生
成するのに必要なメモリブロックの容量のうちいずれか
一方の多い方のメモリ容量（領域）を用意すればよいこ
とになる。したがって、必要なメモリ量を削減すること
ができ、システムを小型化することができる。
【００１４】また、出力する映像信号であるか否か、す
なわち選択する映像信号であるか否かは、例えばスイッ
チの状態に応じて決定するようにしてもよいし、例え
ば、メモリ等に書き込まれた状態に基づいて決定するよ
うにしてもよい。また、所定の信号が入力された場合に
その信号に応じて決定するようにしてもよい。例えばＣ
ＰＵや映像信号の選択手段等からその信号等を出力して
制御するようにしてもよい。
なわち選択する映像信号であるか否かは、例えばスイッ
チの状態に応じて決定するようにしてもよいし、例え
ば、メモリ等に書き込まれた状態に基づいて決定するよ
うにしてもよい。また、所定の信号が入力された場合に
その信号に応じて決定するようにしてもよい。例えばＣ
ＰＵや映像信号の選択手段等からその信号等を出力して
制御するようにしてもよい。
【００１５】そして映像信号生成手段は、例えば請求項
２に示すようにして、外部からの映像信号をメモリに取
り込み、メモリ内のデータから映像信号を生成するもの
でもよいし、請求項４のようにＣＰＵによってメモリ内
に描画（記憶）されたデータに基づいて映像信号を生成
するものでもよい。請求項２に示す外部から取り込む映
像信号としては、種々の映像信号を利用することができ
る。例えば、請求項３に示すようにテレビ等の解像度変
換が必要な映像信号とするとよい。
２に示すようにして、外部からの映像信号をメモリに取
り込み、メモリ内のデータから映像信号を生成するもの
でもよいし、請求項４のようにＣＰＵによってメモリ内
に描画（記憶）されたデータに基づいて映像信号を生成
するものでもよい。請求項２に示す外部から取り込む映
像信号としては、種々の映像信号を利用することができ
る。例えば、請求項３に示すようにテレビ等の解像度変
換が必要な映像信号とするとよい。
【００１６】そしてさらに請求項５に示すようにして、
メモリをＣＰＵからアクセスできるようにすることで、
例えばＣＰＵが実行するプログラムを格納したり、ＣＰ
Ｕのプログラム実行時のワークエリアとして利用した
り、種々のデータを格納したりすることができる。
メモリをＣＰＵからアクセスできるようにすることで、
例えばＣＰＵが実行するプログラムを格納したり、ＣＰ
Ｕのプログラム実行時のワークエリアとして利用した
り、種々のデータを格納したりすることができる。
【００１７】そして、このようにメモリを割り当てる際
には、請求項６に示すように、割り当て対象の映像信号
生成手段またはＣＰＵからは連続したアドレス空間とし
てメモリにアクセスできるように割り当てるとよい。こ
のようにすれば、映像信号生成手段はメモリ内のデータ
に連続してアクセスすることができ、映像信号を容易に
生成することができる。したがって、各映像信号生成手
段のハードウェアの構成を単純化することができる。そ
して、ＣＰＵもメモリ空間が分断されることなく、メモ
リに対して連続してアクセスすることができるので、格
納するデータ構造の設計やプログラムの作成が容易にな
る。
には、請求項６に示すように、割り当て対象の映像信号
生成手段またはＣＰＵからは連続したアドレス空間とし
てメモリにアクセスできるように割り当てるとよい。こ
のようにすれば、映像信号生成手段はメモリ内のデータ
に連続してアクセスすることができ、映像信号を容易に
生成することができる。したがって、各映像信号生成手
段のハードウェアの構成を単純化することができる。そ
して、ＣＰＵもメモリ空間が分断されることなく、メモ
リに対して連続してアクセスすることができるので、格
納するデータ構造の設計やプログラムの作成が容易にな
る。
【００１８】このように各部の構成を単純化することが
でき、メモリ空間が分断されることによって生ずる未使
用のメモリや、分断されたメモリに対応するためのプロ
グラムやハードウェアが不要となり、使用するメモリ容
量を削減することができる。よってシステムの小型化が
可能となる。
でき、メモリ空間が分断されることによって生ずる未使
用のメモリや、分断されたメモリに対応するためのプロ
グラムやハードウェアが不要となり、使用するメモリ容
量を削減することができる。よってシステムの小型化が
可能となる。
【００１９】そして、このようなメモリと各手段は請求
項７に示すようなチップ内に設けるとよい。このような
チップでは、搭載されるメモリの容量が予め決まってい
る場合があり、そのような場合にも、有効にチップ内の
メモリを利用することができる。また１チップ化するこ
とで小型化することができる。
項７に示すようなチップ内に設けるとよい。このような
チップでは、搭載されるメモリの容量が予め決まってい
る場合があり、そのような場合にも、有効にチップ内の
メモリを利用することができる。また１チップ化するこ
とで小型化することができる。
【００２０】上述した映像信号生成装置は、種々の電子
機器に備えることができ、電子機器のメモリを削減し、
機器を小型化することができる。例えば、請求項８に示
したナビゲーション装置に備えることができる。このよ
うなナビゲーション装置では、上述のようにメモリを有
効利用することができるので、メモリ容量を削減するこ
とができ、ナビゲーション装置を小型化することが可能
となる。
機器に備えることができ、電子機器のメモリを削減し、
機器を小型化することができる。例えば、請求項８に示
したナビゲーション装置に備えることができる。このよ
うなナビゲーション装置では、上述のようにメモリを有
効利用することができるので、メモリ容量を削減するこ
とができ、ナビゲーション装置を小型化することが可能
となる。
【００２１】
【発明の実施の形態】以下、本発明が適用された実施例
について図面を用いて説明する。なお、本発明の実施の
形態は、下記の実施例に何ら限定されることなく、本発
明の技術的範囲に属する限り種々の形態を採りうること
は言うまでもない。
について図面を用いて説明する。なお、本発明の実施の
形態は、下記の実施例に何ら限定されることなく、本発
明の技術的範囲に属する限り種々の形態を採りうること
は言うまでもない。
【００２２】図１及び図２は、実施例のナビゲーション
装置１を示す図である。ナビゲーション装置１は、ＡＳ
ＩＣ１０と各部の制御を行うＣＰＵ２０と、ＤＶＤプレ
ーヤまたはＣＤプレーヤである記憶装置３０と、ディス
プレイ４０を備える。ディスプレイ４０は、デジタルＲ
ＧＢ信号を入力して表示するＶＧＡ等（８００×４８０
画素等）のカラー液晶ディスプレイである。このデジタ
ルＲＧＢ信号は、例えば、同期信号等の制御信号ととも
にそれぞれの画素の色情報をＲＧＢそれぞれ８本の信号
線を使ってデジタル信号でパラレルに送るものである。
装置１を示す図である。ナビゲーション装置１は、ＡＳ
ＩＣ１０と各部の制御を行うＣＰＵ２０と、ＤＶＤプレ
ーヤまたはＣＤプレーヤである記憶装置３０と、ディス
プレイ４０を備える。ディスプレイ４０は、デジタルＲ
ＧＢ信号を入力して表示するＶＧＡ等（８００×４８０
画素等）のカラー液晶ディスプレイである。このデジタ
ルＲＧＢ信号は、例えば、同期信号等の制御信号ととも
にそれぞれの画素の色情報をＲＧＢそれぞれ８本の信号
線を使ってデジタル信号でパラレルに送るものである。
【００２３】ＡＳＩＣ１０は、Ａ／Ｄ変換器１１と、テ
レビ映像信号処理部１２と、映像信号合成部１３と、デ
ィスプレイ映像信号処理部１４と、メモリ１５（メモリ
１５ａ〜ｄ）と、Ｉ／Ｏ部１６とを備える。ＣＰＵ２０
は、図示しないＲＯＭに記憶されたプログラムを実行す
ることで、ナビゲーション機能とテレビ表示機能とディ
スプレイ表示機能を実現する。ナビゲーション機能は、
図示しないＧＰＳ等からの位置特定情報及び記憶装置３
０にセットされた記録媒体からＩ／Ｏ部１６を介して上
記位置特定情報及び地図情報を入力し、ナビゲーション
のための表示情報を生成してメモリ１５に書き込んでデ
ィスプレイ４０へナビゲーション映像を表示させる機能
を持つ。またテレビ表示機能は、外部の図示しないテレ
ビ受信機から入力されたテレビ映像信号に基づいてテレ
ビ映像を表示する機能である。そしてディスプレイ表示
機能は、図示しないオーディオ装置またはエアコン等か
らネットワークを介して出力される表示指示情報を、Ｉ
／Ｏ部１６から入力して表示情報を生成し、メモリ１５
にその表示情報を書き込んで、表示させる機能である。
レビ映像信号処理部１２と、映像信号合成部１３と、デ
ィスプレイ映像信号処理部１４と、メモリ１５（メモリ
１５ａ〜ｄ）と、Ｉ／Ｏ部１６とを備える。ＣＰＵ２０
は、図示しないＲＯＭに記憶されたプログラムを実行す
ることで、ナビゲーション機能とテレビ表示機能とディ
スプレイ表示機能を実現する。ナビゲーション機能は、
図示しないＧＰＳ等からの位置特定情報及び記憶装置３
０にセットされた記録媒体からＩ／Ｏ部１６を介して上
記位置特定情報及び地図情報を入力し、ナビゲーション
のための表示情報を生成してメモリ１５に書き込んでデ
ィスプレイ４０へナビゲーション映像を表示させる機能
を持つ。またテレビ表示機能は、外部の図示しないテレ
ビ受信機から入力されたテレビ映像信号に基づいてテレ
ビ映像を表示する機能である。そしてディスプレイ表示
機能は、図示しないオーディオ装置またはエアコン等か
らネットワークを介して出力される表示指示情報を、Ｉ
／Ｏ部１６から入力して表示情報を生成し、メモリ１５
にその表示情報を書き込んで、表示させる機能である。
【００２４】ＣＰＵ２０は、ＣＰＵ２０に接続された図
示しない出力ポートを制御し、出力ポートに接続された
各部への信号を制御する。すなわち、アドレスデコーダ
に対するテレビ表示制御信号と、テレビ映像信号処理部
１２に対するデータ取込制御信号と、ディスプレイ映像
信号処理部１４に対する解像度指示信号と、映像信号合
成部１３に対する合成指示信号とを、出力ポートのレジ
スタに値を書き込むことで制御する。
示しない出力ポートを制御し、出力ポートに接続された
各部への信号を制御する。すなわち、アドレスデコーダ
に対するテレビ表示制御信号と、テレビ映像信号処理部
１２に対するデータ取込制御信号と、ディスプレイ映像
信号処理部１４に対する解像度指示信号と、映像信号合
成部１３に対する合成指示信号とを、出力ポートのレジ
スタに値を書き込むことで制御する。
【００２５】メモリ１５は、メモリ１５ａ〜１５ｄの４
部のメモリブロック（領域）からなる。そして、これら
のメモリブロックをいずれの処理部に割り当てるかは、
ＣＰＵ２０の出力ポートからのテレビ表示制御信号の状
態に応じてアドレスデコーダが決定する。すなわち、メ
モリに接続されたアドレスデコーダは、テレビ表示制御
信号がアクティブの場合には、テレビ映像信号処理部１
２がアクセスするアドレスｉ０〜ｉ１にメモリ１５ａを
割り当てる。また、ディスプレイ映像信号処理部１４と
ＣＰＵ２０のアクセスするアドレスｊ１〜ｊ２にメモリ
１５ｂを割り当て、アドレスｊ２〜ｊ３にメモリ１５ｃ
を割り当て、アドレスｊ３〜ｊ４にメモリ１５ｄを割り
当てる。
部のメモリブロック（領域）からなる。そして、これら
のメモリブロックをいずれの処理部に割り当てるかは、
ＣＰＵ２０の出力ポートからのテレビ表示制御信号の状
態に応じてアドレスデコーダが決定する。すなわち、メ
モリに接続されたアドレスデコーダは、テレビ表示制御
信号がアクティブの場合には、テレビ映像信号処理部１
２がアクセスするアドレスｉ０〜ｉ１にメモリ１５ａを
割り当てる。また、ディスプレイ映像信号処理部１４と
ＣＰＵ２０のアクセスするアドレスｊ１〜ｊ２にメモリ
１５ｂを割り当て、アドレスｊ２〜ｊ３にメモリ１５ｃ
を割り当て、アドレスｊ３〜ｊ４にメモリ１５ｄを割り
当てる。
【００２６】一方、テレビ表示制御信号がアクティブで
ない（インアクティブ）場合には、アドレスデコーダ
は、ディスプレイ映像信号処理部１４とＣＰＵ２０のア
クセスするアドレスｊ０〜ｊ４に、メモリ１５ａ〜１５
ｄのすべてを割り当てる。すなわち、アドレスｊ０〜ｊ
１はメモリ１５ａに割り当て、アドレスｊ１〜ｊ２にメ
モリ１５ｂを割り当て、アドレスｊ２〜ｊ３にメモリ１
５ｃを割り当て、アドレスｊ３〜ｊ４にメモリ１５ｄを
割り当てる。
ない（インアクティブ）場合には、アドレスデコーダ
は、ディスプレイ映像信号処理部１４とＣＰＵ２０のア
クセスするアドレスｊ０〜ｊ４に、メモリ１５ａ〜１５
ｄのすべてを割り当てる。すなわち、アドレスｊ０〜ｊ
１はメモリ１５ａに割り当て、アドレスｊ１〜ｊ２にメ
モリ１５ｂを割り当て、アドレスｊ２〜ｊ３にメモリ１
５ｃを割り当て、アドレスｊ３〜ｊ４にメモリ１５ｄを
割り当てる。
【００２７】テレビ映像信号処理部１２は、ＣＰＵ２０
の出力ポートからのデータ取込制御信号がアクティブの
場合には、Ａ／Ｄ変換器１１によって、外部のテレビ映
像受信機から入力するアナログＲＧＢ信号のテレビ映像
信号をデジタルデータに変換し、変換されたデジタルデ
ータを、アドレスｉ０〜ｉ１に取り込む。そして、取り
込んだデータをアドレスｉ０〜ｉ１から読み出して、縦
ｎ倍，横ｍ倍（例えば縦横２倍）に拡大したデジタルＲ
ＧＢの映像信号を生成して映像信号合成部１３へ出力す
る。一方、ＣＰＵ２０の出力ポートからのデータ取込制
御信号がアクティブでない場合には、アドレスｉ０〜ｉ
１へのデータの取込を停止する。
の出力ポートからのデータ取込制御信号がアクティブの
場合には、Ａ／Ｄ変換器１１によって、外部のテレビ映
像受信機から入力するアナログＲＧＢ信号のテレビ映像
信号をデジタルデータに変換し、変換されたデジタルデ
ータを、アドレスｉ０〜ｉ１に取り込む。そして、取り
込んだデータをアドレスｉ０〜ｉ１から読み出して、縦
ｎ倍，横ｍ倍（例えば縦横２倍）に拡大したデジタルＲ
ＧＢの映像信号を生成して映像信号合成部１３へ出力す
る。一方、ＣＰＵ２０の出力ポートからのデータ取込制
御信号がアクティブでない場合には、アドレスｉ０〜ｉ
１へのデータの取込を停止する。
【００２８】ディスプレイ映像信号処理部１４は、アド
レスｊ０〜ｊ４に割り当てられたメモリのうち、所定の
アドレスの範囲のメモリ領域からデータを読み出して映
像信号を生成する。例えば、ＣＰＵ２０の出力ポートか
らの解像度指示信号が高解像度表示モードの場合には、
アドレスｊ０〜ｊ４のすべてにアクセスしてメモリ１５
ａ〜１５ｄのすべての領域からデータを読み出して映像
信号を生成し、映像信号合成部１３へ出力する。一方、
ＣＰＵ２０から解像度指示信号が低解像度表示モードの
場合にはアドレスｊ３〜ｊ４にアクセスしてメモリ１５
ｄの領域からデータを読み出して映像信号を生成し、映
像信号合成部１４へ出力する。
レスｊ０〜ｊ４に割り当てられたメモリのうち、所定の
アドレスの範囲のメモリ領域からデータを読み出して映
像信号を生成する。例えば、ＣＰＵ２０の出力ポートか
らの解像度指示信号が高解像度表示モードの場合には、
アドレスｊ０〜ｊ４のすべてにアクセスしてメモリ１５
ａ〜１５ｄのすべての領域からデータを読み出して映像
信号を生成し、映像信号合成部１３へ出力する。一方、
ＣＰＵ２０から解像度指示信号が低解像度表示モードの
場合にはアドレスｊ３〜ｊ４にアクセスしてメモリ１５
ｄの領域からデータを読み出して映像信号を生成し、映
像信号合成部１４へ出力する。
【００２９】映像信号合成部１３は、合成指示信号がテ
レビ映像出力モードの場合には、テレビ映像信号処理部
１２から出力される映像信号をディスプレイ４０へ出力
する。一方、合成指示信号がディスプレイ映像出力モー
ドの場合には、ディスプレイ映像信号処理部１２から出
力される映像信号をディスプレイ４０へ出力する。ま
た、合成指示信号が映像合成モードの場合には、テレビ
映像信号処理部１２からの映像信号にディスプレイ映像
信号処理部１４からの映像信号にスーパーインポーズ
（重ね合わせ）してディスプレイ４０へ出力する。
レビ映像出力モードの場合には、テレビ映像信号処理部
１２から出力される映像信号をディスプレイ４０へ出力
する。一方、合成指示信号がディスプレイ映像出力モー
ドの場合には、ディスプレイ映像信号処理部１２から出
力される映像信号をディスプレイ４０へ出力する。ま
た、合成指示信号が映像合成モードの場合には、テレビ
映像信号処理部１２からの映像信号にディスプレイ映像
信号処理部１４からの映像信号にスーパーインポーズ
（重ね合わせ）してディスプレイ４０へ出力する。
【００３０】ＣＰＵ２０は、利用者からのテレビ映像の
表示指示またはナビゲーション映像の表示指示をスイッ
チ等の接続された入力ポートの状態を監視して検出す
る。また、図示しないオーディオ装置またはエアコン等
からネットワークを介して動作状態等を示す表示指示の
入力を検出する。そしてこれらの表示指示が検出された
場合には、前述の各信号を制御する。したがって、前述
の各信号に基づいて各部が動作し、ディスプレイ４０に
表示する映像信号を生成される。
表示指示またはナビゲーション映像の表示指示をスイッ
チ等の接続された入力ポートの状態を監視して検出す
る。また、図示しないオーディオ装置またはエアコン等
からネットワークを介して動作状態等を示す表示指示の
入力を検出する。そしてこれらの表示指示が検出された
場合には、前述の各信号を制御する。したがって、前述
の各信号に基づいて各部が動作し、ディスプレイ４０に
表示する映像信号を生成される。
【００３１】例えば、ＣＰＵ２０はテレビ映像の表示指
示の入力を検出すると、アドレスデコーダへのテレビ表
示制御信号をアクティブにし、テレビ映像信号処理部１
２へのデータ取込制御信号をアクティブにし、ディスプ
レイ映像信号処理部１４への解像度指示信号を低解像度
モードにし、映像信号合成部１３への合成指示信号をテ
レビ映像出力モードにするように出力ポートのレジスタ
に値を書き込む。したがって、アドレスデコーダはテレ
ビ映像信号処理部１２がアクセスするアドレスｉ０〜ｉ
１にメモリ１５ａを割り当て、ディスプレイ映像信号処
理部１４とＣＰＵ２０のアクセスするアドレスｊ１〜ｊ
４をメモリ１５ｂ〜１５ｄに割り当てる（図１参照）。
またテレビ映像信号処理部１２は、Ａ／Ｄ変換器１１に
よって、外部のテレビ映像受信機から入力するテレビ映
像信号をデジタルデータに変換し、変換されたデジタル
データをアドレスｉ０〜ｉ１に取り込む。すなわち、メ
モリ１５ａに取り込む。そして、メモリ１５ａに取り込
んだデータをアドレスｉ０〜ｉ１から読み出して、縦ｎ
倍，横ｍ倍（例えば縦横２倍）に拡大したデジタルＲＧ
Ｂの映像信号を生成して映像信号合成部１３へ出力す
る。そして、映像信号合成部１３は、テレビ映像信号処
理部１２から出力された映像信号をディスプレイ４０へ
出力する。したがって、ディスプレイ４０には、テレビ
映像が表示されることとなり、テレビ表示機能を実現す
ることができる。
示の入力を検出すると、アドレスデコーダへのテレビ表
示制御信号をアクティブにし、テレビ映像信号処理部１
２へのデータ取込制御信号をアクティブにし、ディスプ
レイ映像信号処理部１４への解像度指示信号を低解像度
モードにし、映像信号合成部１３への合成指示信号をテ
レビ映像出力モードにするように出力ポートのレジスタ
に値を書き込む。したがって、アドレスデコーダはテレ
ビ映像信号処理部１２がアクセスするアドレスｉ０〜ｉ
１にメモリ１５ａを割り当て、ディスプレイ映像信号処
理部１４とＣＰＵ２０のアクセスするアドレスｊ１〜ｊ
４をメモリ１５ｂ〜１５ｄに割り当てる（図１参照）。
またテレビ映像信号処理部１２は、Ａ／Ｄ変換器１１に
よって、外部のテレビ映像受信機から入力するテレビ映
像信号をデジタルデータに変換し、変換されたデジタル
データをアドレスｉ０〜ｉ１に取り込む。すなわち、メ
モリ１５ａに取り込む。そして、メモリ１５ａに取り込
んだデータをアドレスｉ０〜ｉ１から読み出して、縦ｎ
倍，横ｍ倍（例えば縦横２倍）に拡大したデジタルＲＧ
Ｂの映像信号を生成して映像信号合成部１３へ出力す
る。そして、映像信号合成部１３は、テレビ映像信号処
理部１２から出力された映像信号をディスプレイ４０へ
出力する。したがって、ディスプレイ４０には、テレビ
映像が表示されることとなり、テレビ表示機能を実現す
ることができる。
【００３２】一方、ＣＰＵ２０はナビゲーション映像の
表示指示の入力を検出すると、テレビ映像信号処理部１
２へのデータ取込制御信号をインアクティブにし、アド
レスデコーダへのテレビ表示制御信号をインアクティブ
にし、ディスプレイ映像信号処理部１４への解像度指示
信号を高解像度モードにし、映像信号合成部１３への合
成指示信号をディスプレイ映像出力モードにする。した
がって、テレビ映像信号処理部１２はデータの取込を停
止し、アドレスデコーダはディスプレイ映像信号処理部
１４とＣＰＵ２０のアクセスするアドレスｊ０〜ｊ４
に、メモリ１５ａ〜１５ｄのすべてを割り当てる（図２
参照）。そして、ＣＰＵ２０は、図示しないＧＰＳやジ
ャイロ等の位置検出器からの情報や、記憶装置３０に挿
入された記録媒体から地図データ等をＩ／Ｏ部１６を介
して入力し、現在位置付近の地図等のナビゲーション情
報を表示するためのデータをアドレスｊ０〜ｊ４に割り
当てられたメモリ１５ａ〜１５ｄに書き込む。ディスプ
レイ映像信号処理部１４は、解像度指示信号が高解像度
であるので、アドレスｊ０〜ｊ４のデータから映像信号
を生成する。また、映像信号合成部１３は合成指示信号
がディスプレイ映像出力モードであるので、ディスプレ
イ映像信号処理部１４から出力されるナビゲーション映
像の映像信号をディスプレイ４０へ出力する。したがっ
て、ディスプレイ４０にはナビゲーション映像が表示さ
れる。このようにしてナビゲーション機能を実現するこ
とができる。
表示指示の入力を検出すると、テレビ映像信号処理部１
２へのデータ取込制御信号をインアクティブにし、アド
レスデコーダへのテレビ表示制御信号をインアクティブ
にし、ディスプレイ映像信号処理部１４への解像度指示
信号を高解像度モードにし、映像信号合成部１３への合
成指示信号をディスプレイ映像出力モードにする。した
がって、テレビ映像信号処理部１２はデータの取込を停
止し、アドレスデコーダはディスプレイ映像信号処理部
１４とＣＰＵ２０のアクセスするアドレスｊ０〜ｊ４
に、メモリ１５ａ〜１５ｄのすべてを割り当てる（図２
参照）。そして、ＣＰＵ２０は、図示しないＧＰＳやジ
ャイロ等の位置検出器からの情報や、記憶装置３０に挿
入された記録媒体から地図データ等をＩ／Ｏ部１６を介
して入力し、現在位置付近の地図等のナビゲーション情
報を表示するためのデータをアドレスｊ０〜ｊ４に割り
当てられたメモリ１５ａ〜１５ｄに書き込む。ディスプ
レイ映像信号処理部１４は、解像度指示信号が高解像度
であるので、アドレスｊ０〜ｊ４のデータから映像信号
を生成する。また、映像信号合成部１３は合成指示信号
がディスプレイ映像出力モードであるので、ディスプレ
イ映像信号処理部１４から出力されるナビゲーション映
像の映像信号をディスプレイ４０へ出力する。したがっ
て、ディスプレイ４０にはナビゲーション映像が表示さ
れる。このようにしてナビゲーション機能を実現するこ
とができる。
【００３３】また例えば、前述のようにテレビ映像の表
示指示が入力され、テレビ映像を表示中に、図示しない
オーディオ装置またはエアコン等から例えば動作状態等
を示す表示指示情報がネットワークを介してＩ／Ｏ部１
６に入力された場合には、ＣＰＵ２０は、その表示指示
情報に基づいて表示情報を生成して、アドレスｊ３〜ｊ
４に割り当てられたメモリ１５ｄに書き込み、映像信号
合成部１３への合成指示信号を映像合成モードにする。
ディスプレイ映像信号処理部１４は、テレビ映像の表示
中は、前述のように解像度指示信号が低解像度モードに
設定されているので、メモリ１５ｄのデータに基づいて
映像信号を生成して映像信号合成部１３に出力してい
る。映像信号合成部１３は、合成指示信号が映像合成モ
ードであるので、テレビ映像信号処理部１２からの映像
信号にディスプレイ映像信号処理部１４からの映像信号
をスーパーインポーズしてディスプレイ４０へ出力す
る。したがって、テレビ映像にディスプレイ映像が重ね
て表示される。よって、エアコンやオーディオ機器の状
態をテレビを見ながら確認することができる。すなわち
テレビ映像の表示中にディスプレイ機能を実現すること
ができる。
示指示が入力され、テレビ映像を表示中に、図示しない
オーディオ装置またはエアコン等から例えば動作状態等
を示す表示指示情報がネットワークを介してＩ／Ｏ部１
６に入力された場合には、ＣＰＵ２０は、その表示指示
情報に基づいて表示情報を生成して、アドレスｊ３〜ｊ
４に割り当てられたメモリ１５ｄに書き込み、映像信号
合成部１３への合成指示信号を映像合成モードにする。
ディスプレイ映像信号処理部１４は、テレビ映像の表示
中は、前述のように解像度指示信号が低解像度モードに
設定されているので、メモリ１５ｄのデータに基づいて
映像信号を生成して映像信号合成部１３に出力してい
る。映像信号合成部１３は、合成指示信号が映像合成モ
ードであるので、テレビ映像信号処理部１２からの映像
信号にディスプレイ映像信号処理部１４からの映像信号
をスーパーインポーズしてディスプレイ４０へ出力す
る。したがって、テレビ映像にディスプレイ映像が重ね
て表示される。よって、エアコンやオーディオ機器の状
態をテレビを見ながら確認することができる。すなわち
テレビ映像の表示中にディスプレイ機能を実現すること
ができる。
【００３４】一方、図２のようにナビゲーション映像の
表示中に、オーディオ装置またはエアコン等から表示指
示が入力された場合には、ＣＰＵ２０は、その表示指示
情報に基づいて表示情報を生成して、メモリ１５ａ〜１
５ｄに書き込まれたナビゲーション映像のデータに上書
する。したがって、ナビゲーションの映像を表示してい
るときであっても、ディスプレイ映像を表示することが
できる。
表示中に、オーディオ装置またはエアコン等から表示指
示が入力された場合には、ＣＰＵ２０は、その表示指示
情報に基づいて表示情報を生成して、メモリ１５ａ〜１
５ｄに書き込まれたナビゲーション映像のデータに上書
する。したがって、ナビゲーションの映像を表示してい
るときであっても、ディスプレイ映像を表示することが
できる。
【００３５】このようにメモリ１５を分割して、利用形
態に応じてメモリ１５の割り当て（マップ先）を変える
ことができる。よって、メモリ１５をそれぞれの表示を
行うために別々に用意しなくて済む。すなわち、図３の
従来の装置構成を、図１のディスプレイ４０の表示に適
用した場合には、最低でも、高解像度のナビゲーション
映像の表示のためにメモリ１５ａ〜１５ｄに相当するメ
モリと、テレビ映像の表示のためにメモリ１５ａに相当
するメモリと、ディスプレイ表示のためにメモリ１５ｄ
に相当するメモリを用意する必要がある。一方、本実施
例においては、メモリ１５ａ〜１５ｄを用意するだけで
済む。また、これらに加えてテレビ映像の表示中はＣＰ
Ｕ２０のワーク用のメモリ領域も確保することもでき
る。
態に応じてメモリ１５の割り当て（マップ先）を変える
ことができる。よって、メモリ１５をそれぞれの表示を
行うために別々に用意しなくて済む。すなわち、図３の
従来の装置構成を、図１のディスプレイ４０の表示に適
用した場合には、最低でも、高解像度のナビゲーション
映像の表示のためにメモリ１５ａ〜１５ｄに相当するメ
モリと、テレビ映像の表示のためにメモリ１５ａに相当
するメモリと、ディスプレイ表示のためにメモリ１５ｄ
に相当するメモリを用意する必要がある。一方、本実施
例においては、メモリ１５ａ〜１５ｄを用意するだけで
済む。また、これらに加えてテレビ映像の表示中はＣＰ
Ｕ２０のワーク用のメモリ領域も確保することもでき
る。
【００３６】このように本実施例のナビゲーション装置
１によれば、テレビ映像表示機能とナビゲーション機能
とディスプレイ機能とを実現するためのメモリをそれぞ
れ別々に設ける必要がなく、少ないメモリ容量でこれら
の機能を実現することができる。しかも、メモリ１５ａ
とメモリ１５ｂ〜１５ｄはアドレスｊ０〜ｊ４として連
続したメモリ空間としてアクセス可能に割り当てられ
る。したがって、高解像度のナビゲーション用の映像を
ＣＰＵが書き込む際には、連続して書き込むことがで
き、ソフトウェアを単純化することができる。またディ
スプレイ映像信号処理部１４も連続してメモリ１５ａ〜
１５ｄにアクセスして映像信号を生成することができ、
ハードウェアを単純化することができる。
１によれば、テレビ映像表示機能とナビゲーション機能
とディスプレイ機能とを実現するためのメモリをそれぞ
れ別々に設ける必要がなく、少ないメモリ容量でこれら
の機能を実現することができる。しかも、メモリ１５ａ
とメモリ１５ｂ〜１５ｄはアドレスｊ０〜ｊ４として連
続したメモリ空間としてアクセス可能に割り当てられ
る。したがって、高解像度のナビゲーション用の映像を
ＣＰＵが書き込む際には、連続して書き込むことがで
き、ソフトウェアを単純化することができる。またディ
スプレイ映像信号処理部１４も連続してメモリ１５ａ〜
１５ｄにアクセスして映像信号を生成することができ、
ハードウェアを単純化することができる。
【００３７】なお本実施例においては、ディスプレイ４
０の入力する映像信号、すなわち映像信号合成部１３が
出力する映像信号は、前述した方式のデジタルＲＧＢ信
号としたが、もちろんその他の方式の映像信号であって
もよい。また本実施例においては、メモリ１５をメモリ
１５ａ〜１５ｄの４部に分けて、各部に割り当てること
としたが、この分け方は自由に決めることができる。す
なわち４部でなくてもよく、複数の部分（ブロック）に
分ければよい。また、分け方も例えば、１部をＣＰＵ２
０におけるプログラムの実行用のワーク領域として割り
当て、残りの３部をナビゲーション映像の生成用に割り
当てるようにしてもよいし、１部をテレビ映像の生成用
に割り当て、残りの３部をナビゲーション映像の生成用
に割り当てるようにしてもよい。
０の入力する映像信号、すなわち映像信号合成部１３が
出力する映像信号は、前述した方式のデジタルＲＧＢ信
号としたが、もちろんその他の方式の映像信号であって
もよい。また本実施例においては、メモリ１５をメモリ
１５ａ〜１５ｄの４部に分けて、各部に割り当てること
としたが、この分け方は自由に決めることができる。す
なわち４部でなくてもよく、複数の部分（ブロック）に
分ければよい。また、分け方も例えば、１部をＣＰＵ２
０におけるプログラムの実行用のワーク領域として割り
当て、残りの３部をナビゲーション映像の生成用に割り
当てるようにしてもよいし、１部をテレビ映像の生成用
に割り当て、残りの３部をナビゲーション映像の生成用
に割り当てるようにしてもよい。
【００３８】また、各部の制御はＣＰＵが行うこととし
たが、スイッチ等から直接各信号を生成して制御するよ
うにしてもよい。そして、本実施例においては、テレビ
表示制御信号の状態によって、アドレスデコーダがメモ
リ１５ａのアドレスを変更することとしたが、テレビ映
像信号処理部１２とディスプレイ映像信号処理部１４の
アクセスするアドレスに重なりがないようにし、アドレ
スデコーダがアクセスのあったアドレスに応じて割り当
てるメモリを自動的に選択するようにしてもよい。例え
ばアドレスｉ０〜ｉ１内のアドレスにアクセスがあった
場合にはメモリ１５ａを割り当て、アドレスｊ０〜ｊ１
内のアドレスにアクセスがあった場合にもメモリ１５ａ
を割り当てるようにする。またアドレスｉ０〜ｉ１とア
ドレスｊ０〜ｊ１は重ならないように割り当てる。そし
てスイッチ等からの指示に応じて、テレビ映像信号処理
部１２のテレビ映像のデータのアドレスｉ０〜ｉ１の取
込と、ＣＰＵ２０のナビゲーション映像のアドレスｊ０
〜ｊ４への書き込みのいずれか一方を行うようにＣＰＵ
２０が制御するようにすればよい。
たが、スイッチ等から直接各信号を生成して制御するよ
うにしてもよい。そして、本実施例においては、テレビ
表示制御信号の状態によって、アドレスデコーダがメモ
リ１５ａのアドレスを変更することとしたが、テレビ映
像信号処理部１２とディスプレイ映像信号処理部１４の
アクセスするアドレスに重なりがないようにし、アドレ
スデコーダがアクセスのあったアドレスに応じて割り当
てるメモリを自動的に選択するようにしてもよい。例え
ばアドレスｉ０〜ｉ１内のアドレスにアクセスがあった
場合にはメモリ１５ａを割り当て、アドレスｊ０〜ｊ１
内のアドレスにアクセスがあった場合にもメモリ１５ａ
を割り当てるようにする。またアドレスｉ０〜ｉ１とア
ドレスｊ０〜ｊ１は重ならないように割り当てる。そし
てスイッチ等からの指示に応じて、テレビ映像信号処理
部１２のテレビ映像のデータのアドレスｉ０〜ｉ１の取
込と、ＣＰＵ２０のナビゲーション映像のアドレスｊ０
〜ｊ４への書き込みのいずれか一方を行うようにＣＰＵ
２０が制御するようにすればよい。
【００３９】なお、本実施例において、ＣＰＵ２０及び
ＡＳＩＣ１０が映像信号生成装置に相当する。そして、
テレビ映像信号処理部１２とディスプレイ映像信号処理
部１４が映像信号生成手段に相当し、映像信号合成部１
３が映像信号合成手段に相当する。また、アドレスデコ
ーダが制御手段に相当する。そして、ＡＳＩＣ１０がチ
ップに相当する。
ＡＳＩＣ１０が映像信号生成装置に相当する。そして、
テレビ映像信号処理部１２とディスプレイ映像信号処理
部１４が映像信号生成手段に相当し、映像信号合成部１
３が映像信号合成手段に相当する。また、アドレスデコ
ーダが制御手段に相当する。そして、ＡＳＩＣ１０がチ
ップに相当する。
【図１】実施例のナビゲーション装置におけるテレビ映
像表示時のメモリの割当状態を説明する図である。
像表示時のメモリの割当状態を説明する図である。
【図２】実施例のナビゲーション装置におけるナビゲー
ション映像表示時のメモリの割当状態を説明する図であ
る。
ション映像表示時のメモリの割当状態を説明する図であ
る。
【図３】従来のナビゲーション装置を含むマルチビジョ
ンシステムの構成図である。
ンシステムの構成図である。
１…ナビゲーション装置 １０…ＡＳＩＣ １１…Ａ／Ｄ変換器 １２…テレビ映像
信号処理部 １３…映像信号合成部 １４…ディスプレ
イ映像信号処理部 １４…映像信号合成部 １５ａ〜１５ｄ…
メモリ １６…Ｉ／Ｏ部 ２０…ＣＰＵ ３０…記憶装置 ４０…ディスプレ
イ ６０…ディスプレイ装置 ６４…ディスプレ
イＡＳＩＣ ６４ａ…ディスプレイ映像処理部 ６４ｂ…メモリ ７０…ナビゲーション装置 ７２…ＣＰＵ ７４…ナビＡＳＩＣ ７４ａ…ディスプ
レイ映像処理部 ７４ｂ…メモリ ７４ｃ…Ｉ／Ｏ部 ７６…記憶装置 ８０…表示装置 ８２…映像信号合成部 ８４…ディスプレ
イ
信号処理部 １３…映像信号合成部 １４…ディスプレ
イ映像信号処理部 １４…映像信号合成部 １５ａ〜１５ｄ…
メモリ １６…Ｉ／Ｏ部 ２０…ＣＰＵ ３０…記憶装置 ４０…ディスプレ
イ ６０…ディスプレイ装置 ６４…ディスプレ
イＡＳＩＣ ６４ａ…ディスプレイ映像処理部 ６４ｂ…メモリ ７０…ナビゲーション装置 ７２…ＣＰＵ ７４…ナビＡＳＩＣ ７４ａ…ディスプ
レイ映像処理部 ７４ｂ…メモリ ７４ｃ…Ｉ／Ｏ部 ７６…記憶装置 ８０…表示装置 ８２…映像信号合成部 ８４…ディスプレ
イ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/265 Ｈ０４Ｎ 5/265 5/445 5/445 Ｚ 5/45 5/45 Ｆターム(参考） 2F029 AA02 AB07 AC02 AC14 AC16 5C023 AA01 AA11 DA03 DA08 5C025 BA27 BA28 BA30 CA06 CA09 DA07 DA10 5C082 AA00 AA02 BA02 BA12 BA27 BA41 BB15 BB26 CA55 MM04 5H180 AA01 BB13 CC12 FF06 FF22 FF27 FF33 FF40
Claims (8)
- 【請求項１】メモリに記憶されたデータに基づいて映像
信号を生成するための複数の映像信号生成手段と、 前記複数の映像信号の中から、いずれか１以上の映像信
号を選択し、該選択された映像信号に基づいて、出力す
る映像信号を生成する映像信号合成手段とを備えた映像
信号生成装置において、 前記映像信号合成手段で選択する映像信号を生成するた
めの映像信号生成手段に対して、該映像信号を生成する
ために必要なメモリを、所定のブロック単位で、当該映
像信号生成手段からアクセス可能に割り当てる制御手段
を備えることを特徴とする映像信号生成装置。 - 【請求項２】請求項１に記載の映像信号生成装置におい
て、 前記複数の映像信号生成手段のうち少なくとも１の映像
信号生成手段は、外部からの映像信号をデータとして、
前記制御手段によって割り当てられた前記メモリに取り
込み、該メモリに取り込まれたデータに基づいて映像信
号を生成することを特徴とする映像信号生成装置。 - 【請求項３】請求項２に記載の映像信号生成装置におい
て、 前記外部からの映像信号は解像度変換が必要な映像信号
であることを特徴とする映像信号生成装置。 - 【請求項４】請求項１〜３のいずれかに記載の映像信号
生成装置において、 前記複数の映像信号生成手段のうち少なくとも１の映像
信号生成手段は、ＣＰＵからの指示に基づき前記制御手
段によって割り当てられた前記メモリにデータを記憶
し、該メモリに記憶されたデータに基づいて映像信号を
生成することを特徴とする映像信号生成装置。 - 【請求項５】請求項１〜４のいずれかに記載の映像信号
生成装置において、 前記制御手段は、前記メモリのブロックをＣＰＵからア
クセス可能に割り当てる機能を備えることを特徴とする
映像信号生成装置。 - 【請求項６】請求項１〜５のいずれかに記載の映像信号
生成装置において、 前記制御手段は、前記メモリの複数のブロックを１の映
像信号生成手段またはＣＰＵに割り当てる場合には、当
該映像信号生成手段またはＣＰＵが連続したアドレスで
アクセス可能に割り当てることを特徴とする映像信号生
成装置。 - 【請求項７】請求項１〜６のいずれかに記載の映像信号
生成装置において、 当該請求項における各手段は前記メモリを搭載したチッ
プ内に備えることを特徴とする映像信号生成装置。 - 【請求項８】請求項１〜７のいずれかに記載の映像信号
生成装置を備えたナビゲーション装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001172729A JP4826030B2 (ja) | 2001-06-07 | 2001-06-07 | 映像信号生成装置及びナビゲーション装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001172729A JP4826030B2 (ja) | 2001-06-07 | 2001-06-07 | 映像信号生成装置及びナビゲーション装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002366128A true JP2002366128A (ja) | 2002-12-20 |
| JP4826030B2 JP4826030B2 (ja) | 2011-11-30 |
Family
ID=19014299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001172729A Expired - Fee Related JP4826030B2 (ja) | 2001-06-07 | 2001-06-07 | 映像信号生成装置及びナビゲーション装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4826030B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004090860A1 (ja) * | 2003-04-01 | 2004-10-21 | Matsushita Electric Industrial Co., Ltd. | 映像合成回路 |
| JP2008197667A (ja) * | 2004-08-24 | 2008-08-28 | Sharp Corp | 表示用データ出力装置 |
| US8121350B2 (en) | 2006-12-29 | 2012-02-21 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Apparatus, method and computer program for determining a position on the basis of a camera image from a camera |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07295546A (ja) * | 1994-04-27 | 1995-11-10 | Hitachi Ltd | 画像処理装置 |
| JPH08292750A (ja) * | 1995-04-24 | 1996-11-05 | Nippon Telegr & Teleph Corp <Ntt> | フレームメモリ管理方法 |
| JPH10108135A (ja) * | 1996-09-25 | 1998-04-24 | Sony Corp | 編集装置及びデータ編集方法 |
-
2001
- 2001-06-07 JP JP2001172729A patent/JP4826030B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07295546A (ja) * | 1994-04-27 | 1995-11-10 | Hitachi Ltd | 画像処理装置 |
| JPH08292750A (ja) * | 1995-04-24 | 1996-11-05 | Nippon Telegr & Teleph Corp <Ntt> | フレームメモリ管理方法 |
| JPH10108135A (ja) * | 1996-09-25 | 1998-04-24 | Sony Corp | 編集装置及びデータ編集方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004090860A1 (ja) * | 2003-04-01 | 2004-10-21 | Matsushita Electric Industrial Co., Ltd. | 映像合成回路 |
| CN100416649C (zh) * | 2003-04-01 | 2008-09-03 | 松下电器产业株式会社 | 视频合成电路 |
| US7554608B2 (en) | 2003-04-01 | 2009-06-30 | Panasonic Corporation | Video composition circuit for performing vertical filtering to α-blended video data and successively input video data |
| JP2008197667A (ja) * | 2004-08-24 | 2008-08-28 | Sharp Corp | 表示用データ出力装置 |
| JP2008197666A (ja) * | 2004-08-24 | 2008-08-28 | Sharp Corp | 表示システム |
| JP2008239145A (ja) * | 2004-08-24 | 2008-10-09 | Sharp Corp | 表示制御装置、表示制御方法、表示制御プログラム及びコンピュータ読み取り可能な記録媒体 |
| US8004395B2 (en) | 2004-08-24 | 2011-08-23 | Sharp Kabushiki Kaisha | Display system |
| US8121350B2 (en) | 2006-12-29 | 2012-02-21 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Apparatus, method and computer program for determining a position on the basis of a camera image from a camera |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4826030B2 (ja) | 2011-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6411302B1 (en) | Method and apparatus for addressing multiple frame buffers | |
| US5448307A (en) | System for combining multiple-format multiple-source video signals | |
| US7057621B2 (en) | Screen display apparatus and a method for utilizing the screen display apparatus in a mobile terminal | |
| JP3411015B2 (ja) | Ｐｉｐ機能を有するデジタル映像表示機器のピボット装置 | |
| US20090066706A1 (en) | Image Processing System | |
| US20020149626A1 (en) | Display unit architecture | |
| WO2004090860A1 (ja) | 映像合成回路 | |
| EP0499462A2 (en) | Method and apparatus for controlling image display | |
| JP2771858B2 (ja) | 多画面合成装置 | |
| JP4826030B2 (ja) | 映像信号生成装置及びナビゲーション装置 | |
| JP2007180635A (ja) | 車両用画像表示装置 | |
| JP6041630B2 (ja) | 画像処理装置 | |
| JP2008305030A (ja) | 合成画像生成装置 | |
| JP2005208413A (ja) | 画像処理装置及び画像表示装置 | |
| US20060012706A1 (en) | Image processing apparatus | |
| GB2401271A (en) | Digital television display control apparatus and method | |
| JPH07162773A (ja) | 画面表示方法 | |
| JP2001136412A (ja) | 複数映像表示装置のガンマ補正回路 | |
| US7327371B2 (en) | Graphic controller, microcomputer and navigation system | |
| JP2002281382A (ja) | 画像処理装置およびその処理方法 | |
| JP2003274137A (ja) | 画像処理装置 | |
| JP4029692B2 (ja) | ディスプレイ装置 | |
| GB2257599A (en) | Image data recording and displaying circuit | |
| JP2006276269A (ja) | 画像表示装置、画像表示方法及びそのプログラム | |
| KR100284182B1 (ko) | 디지탈 광학기기의 온 스크린 디스플레이(osd) 표시 장치와처리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110816 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110829 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |