JP2002359475A - Multilayer circuit board - Google Patents

Multilayer circuit board

Info

Publication number
JP2002359475A
JP2002359475A JP2001163550A JP2001163550A JP2002359475A JP 2002359475 A JP2002359475 A JP 2002359475A JP 2001163550 A JP2001163550 A JP 2001163550A JP 2001163550 A JP2001163550 A JP 2001163550A JP 2002359475 A JP2002359475 A JP 2002359475A
Authority
JP
Japan
Prior art keywords
cavity
circuit board
multilayer
wiring layer
multilayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001163550A
Other languages
Japanese (ja)
Inventor
Akihiro Sakanoue
聡浩 坂ノ上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001163550A priority Critical patent/JP2002359475A/en
Publication of JP2002359475A publication Critical patent/JP2002359475A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer circuit board, the whole body of which can be mounted to high density and in which a cavity can be sealed airtightly. SOLUTION: This multilayer circuit board 10 is composed of a multilayered substrate 1 on the surface of which surface wiring layers 2 are formed, and at the same time, in which a cavity 7, having an opening on the surface of the substrate 1, is formed and a metal lid body 6 which seals the opening of the cavity 7 housing an electronic component element or an IC chip 5. On the surface of the lid body 6, an insulation layer 61 is formed to adhere to the surface and a surface circuit pattern 62 is formed on the layer 61.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、多層基板に設けら
れた電子部品用キャビティを金属蓋体で覆った多層回路
基板に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer circuit board in which a cavity for an electronic component provided in the multilayer board is covered with a metal cover.

【0002】[0002]

【従来の技術】例えば、弾性表面波フィルタなどの電子
部品素子やICチップをキャビティ内に収容した多層回
路基板は、電子部品素子やICチップを塵や湿気等から
保護するために、絶縁蓋体や金属蓋体で封止していた。
2. Description of the Related Art For example, a multilayer circuit board containing an electronic component element such as a surface acoustic wave filter or an IC chip in a cavity is provided with an insulating cover to protect the electronic component element and the IC chip from dust and moisture. And a metal lid.

【0003】このような多層回路基板は、一般的に、多
層基板の表面の表面に開口を有するキャビティを設け、
そのキャビティの底面に弾性表面波フィルタなどの電子
部品素子やICチップを実装し、気密的に封止を行い、
しかも、キャビティ開口の周囲の表面にICやコンデン
サ等の他の回路構成部品を実装していた。そして、キャ
ビティ開口を蓋体で単に絶縁蓋体や金属蓋体で封止して
いた。このため、多層基板の表面において、この蓋体部
分が回路構成部品の実装の妨げとなり、その結果、多層
回路基板の高密度実装性に限界があった。
[0003] Such a multilayer circuit board is generally provided with a cavity having an opening in the surface of the surface of the multilayer board,
Electronic components such as surface acoustic wave filters and IC chips are mounted on the bottom surface of the cavity and hermetically sealed.
Moreover, other circuit components such as ICs and capacitors are mounted on the surface around the cavity opening. Then, the cavity opening is simply sealed with an insulating lid or a metal lid with a lid. For this reason, on the surface of the multilayer substrate, the lid portion hinders the mounting of circuit components, and as a result, there is a limit to the high-density mountability of the multilayer circuit substrate.

【0004】そこで、従来、図4、5に示すように、絶
縁蓋体46を絶縁性の材料の単板基板や多層基板で構成
し、しかも、この絶縁蓋体46の表面に所定表面回路パ
ターン42を形成していた。そして、この表面回路パタ
ーン42には、IC、コンデンサ等の他の回路構成部品
60を搭載していた(特許第2682477号公報)。
Conventionally, as shown in FIGS. 4 and 5, the insulating lid 46 is formed of a single-plate substrate or a multilayer substrate made of an insulating material, and the surface of the insulating lid 46 is provided with a predetermined surface circuit pattern. 42 was formed. Further, other circuit components 60 such as an IC and a capacitor are mounted on the surface circuit pattern 42 (Japanese Patent No. 2682477).

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記多
層回路基板40によれば、絶縁蓋体46上の表面回路パ
ターン42と多層基板2の所定回路網との接続は、絶縁
蓋体46の裏面で行っていた。即ち、キャビティ7の段
差部7aに内部配線層4に接続される電極パッド74を
形成し、この電極パッド74と電気的に接続していた。
However, according to the multilayer circuit board 40, the connection between the surface circuit pattern 42 on the insulating lid 46 and a predetermined circuit network of the multilayer board 2 is made on the back surface of the insulating lid 46. I was going. That is, the electrode pad 74 connected to the internal wiring layer 4 is formed in the step 7a of the cavity 7, and is electrically connected to the electrode pad 74.

【0006】このような構造では、キャビティ7の開口
を気密的に封止するという蓋体としての機能を充分しよ
うとすることは困難であった。即ち、蓋体46の裏面で
キャビティ7の開口を完全に封止し、しかも、この蓋体
の裏面で蓋体側の回路と多層基板側の回路との信頼性の
高い電気的な接続はできなかった。
With such a structure, it has been difficult to achieve a sufficient function as a lid for hermetically sealing the opening of the cavity 7. That is, the opening of the cavity 7 is completely sealed on the back surface of the lid 46, and the circuit on the lid side and the circuit on the multilayer substrate side cannot be electrically connected with high reliability on the back surface of the lid. Was.

【0007】まず、蓋体46の裏面の接続パッド44と
多層基板側の回路との接点部分である電極パッド74と
の接続状態が目視によって確認できない。また、蓋体4
6の裏面で同時に封止しようとする場合、上述の接続部
分に短絡を発生させたり、また、開放状態を発生させた
りするためである。また、キャビティ7の段差部で、上
述の電気的な接続と、蓋体46の封止とを同時に行おう
とすると、その段差部の幅を大きくしなくてはならず、
その結果、多層基板全体が大型化してしまう。
First, the connection state between the connection pad 44 on the back surface of the lid 46 and the electrode pad 74 which is the contact portion between the circuit on the multilayer substrate side cannot be visually confirmed. Also, the lid 4
This is because, when the sealing is to be performed simultaneously on the back surface of No. 6, a short circuit may occur in the above-described connection portion, or an open state may occur. If the above-described electrical connection and the sealing of the lid 46 are to be performed simultaneously at the step of the cavity 7, the width of the step must be increased.
As a result, the entire multilayer substrate becomes large.

【0008】本発明は、上記課題に鑑みて案出されたも
のであり、その目的は、多層回路基板全体の高密度実装
が可能であり、しかも、キャビティの気密封止が可能な
多層回路基板を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a multilayer circuit board capable of high-density mounting of the entire multilayer circuit board and capable of hermetically sealing a cavity. Is to provide.

【0009】[0009]

【課題を解決するための手段】本発明の多層回路基板
は、表面に表面配線層を形成するとともに、表面に開口
を有する電子部品素子またはICチップが収容されるキ
ャビティを形成した多層基板と、前記キャビティの開口
を封止する金属蓋体とから成る多層回路基板において、
前記金属蓋体は、その表面に絶縁層を介して表面回路パ
ターンが形成されている多層回路基板である。
According to the present invention, there is provided a multilayer circuit board having a surface wiring layer formed on a surface thereof and a cavity formed therein for accommodating an electronic component element or an IC chip having an opening on the surface. A multilayer circuit board comprising a metal lid for sealing the opening of the cavity,
The metal lid is a multilayer circuit board having a surface circuit pattern formed on the surface thereof with an insulating layer interposed therebetween.

【0010】また、前記表面配線層と前記表面回路パタ
ーンとが電気的に接続している。
Further, the surface wiring layer and the surface circuit pattern are electrically connected.

【0011】また、前記表面配線層と前記表面回路パタ
ーンとの電気的接続がボンディングワイヤにより行われ
ている。
Further, the electrical connection between the surface wiring layer and the surface circuit pattern is made by bonding wires.

【0012】また、前記キャビティの内壁に段差部を周
設するとともに、該段差部に金属蓋体を載置させて成
り、かつ前記多層基板と前記金属蓋体とにまたがるよう
に、少なくとも一対の端子電極を有するチップ状電子部
品を配置させるとともに一方の端子電極を前記表面配線
層に、他方の端子電極を前記表面回路パターンに電気的
に接続させている。
Further, a step is provided around the inner wall of the cavity, and a metal cover is placed on the step, and at least one pair of the metal cover and the multi-layer substrate is straddled. A chip-shaped electronic component having terminal electrodes is arranged, and one terminal electrode is electrically connected to the surface wiring layer, and the other terminal electrode is electrically connected to the surface circuit pattern.

【0013】また、前記段差部上にシール導体膜を形成
するとともに、該シール導体膜に前記金属蓋体の裏面を
接合させる。
In addition, a seal conductor film is formed on the step, and the back surface of the metal lid is joined to the seal conductor film.

【0014】また、前記キャビティの開口周囲にシール
導体膜を形成するとともに、該シール導体膜に前記金属
蓋体の裏面を接合させている。
In addition, a seal conductor film is formed around the opening of the cavity, and the back surface of the metal lid is joined to the seal conductor film.

【作用】本発明において、多層基板の表面には、表面配
線層が形成されており、金属蓋体の表面に、表面絶縁層
が形成され、さらに、この絶縁層上に表面回路パターン
が形成されている。従って、多層回路基板の表面の全体
で所定回路を形成することができるため、表面配線及び
回路構成部品などの高密度化が可能となり、小型化が可
能となる。
In the present invention, a surface wiring layer is formed on the surface of the multilayer substrate, a surface insulating layer is formed on the surface of the metal cover, and a surface circuit pattern is formed on the insulating layer. ing. Accordingly, since a predetermined circuit can be formed on the entire surface of the multilayer circuit board, the density of the surface wiring and circuit components can be increased, and the size can be reduced.

【0015】また、金属蓋体の表面回路パターンと多層
基板の表面配線層との接続が、絶縁蓋体の表面側で行わ
れるため、この電気的な接続状態が目視で確認すること
ができ、接続信頼性が向上する。表面配線層と表面回路
パターンとの接続を、チップ状部品の回路機能に接続す
ることにより、所定回路を構成すると同時に、両者の接
続を行うので、小型化、多機能化が可能となる。
Further, since the connection between the surface circuit pattern of the metal cover and the surface wiring layer of the multilayer board is made on the front side of the insulating cover, the electrical connection state can be visually confirmed. Connection reliability is improved. By connecting the connection between the surface wiring layer and the surface circuit pattern to the circuit function of the chip-like component, a predetermined circuit is formed and at the same time, the connection between the two is performed.

【0016】さらに、金属蓋体の裏面は、キャビティを
気密封止するための領域にそのまま利用できる。即ち、
金属蓋体の裏面を何らの加工を施すことなく、気密封止
が可能となる。例えば、シール部材に低融点ガラスや熱
硬化性樹脂を用いる場合、多層基板側にも特別な処理は
不要である。シール部材に半田などを用いる場合、多層
基板側にシール導体膜を形成する。いずれにしても、非
常に簡単な操作により、キャビティ内の気密封止を容易
行え、特に、環境の変化に対して大きく特性が変動する
弾性表面波素子を収納する多層基板において好適とな
る。
Further, the back surface of the metal lid can be used as it is in a region for hermetically sealing the cavity. That is,
Hermetically sealing can be performed without performing any processing on the back surface of the metal lid. For example, when low-melting glass or thermosetting resin is used for the sealing member, no special treatment is required on the multilayer substrate side. When solder or the like is used for the seal member, a seal conductor film is formed on the multilayer substrate side. In any case, the hermetic sealing in the cavity can be easily performed by a very simple operation, and it is particularly suitable for a multilayer substrate that accommodates a surface acoustic wave element whose characteristics fluctuate greatly with changes in environment.

【0017】[0017]

【発明の実施の形態】以下、本発明の多層回路基板を図
面に基づいて詳説する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a multilayer circuit board according to the present invention will be described in detail with reference to the drawings.

【0018】図1は、本発明の多層回路基板の外観斜視
図である。図2は図1の多層回路基板の断面図である。
FIG. 1 is an external perspective view of a multilayer circuit board according to the present invention. FIG. 2 is a sectional view of the multilayer circuit board of FIG.

【0019】図1は本発明の多層回路基板の外観斜視図
である。図2は図1の多層回路基板の断面図である。
FIG. 1 is an external perspective view of a multilayer circuit board according to the present invention. FIG. 2 is a sectional view of the multilayer circuit board of FIG.

【0020】図において、多層基板1は、セラミック、
ガラス−セラミック材料などの絶縁層1a〜1fが積層
して構成され、絶縁層1a〜1fの各層間に、所定回路
網を形成する内部配線層4が配置されている。この内部
配線層4は、配線網以外に、所定機能、例えば容量成分
を形成する対向電極であったり、インダクタンスを形成
するコイルパターンであったり、さらにマイクロストリ
ップ線路であったりする。また、絶縁層1a〜1fに
は、その層の厚み方向を貫くビアホール導体3が形成さ
れている。
In the figure, a multilayer substrate 1 is made of ceramic,
Insulating layers 1a to 1f made of glass-ceramic material or the like are laminated, and an internal wiring layer 4 forming a predetermined circuit network is arranged between the insulating layers 1a to 1f. The internal wiring layer 4 has a predetermined function other than the wiring network, such as a counter electrode that forms a capacitance component, a coil pattern that forms an inductance, and a microstrip line. Also, via-hole conductors 3 are formed in the insulating layers 1a to 1f so as to penetrate the layers in the thickness direction.

【0021】さらに、多層基板1の表面には、表面配線
層2が形成され、さらに、所定回路を構成する回路構成
部品8が搭載されている。この表面配線層2、ビアホー
ル導体3、内部配線層4はAg系(Ag単体、Ag−P
d、Ag−PtなどのAg合金)を主成分とする導体導
体膜(導体)からなる。
Further, a surface wiring layer 2 is formed on the surface of the multilayer substrate 1, and a circuit component 8 constituting a predetermined circuit is mounted thereon. The surface wiring layer 2, the via-hole conductor 3, and the internal wiring layer 4 are made of an Ag-based material (Ag alone, Ag-P
d, an Ag alloy such as Ag-Pt) as a main component.

【0022】また、多層基板1には、表面開口を有する
キャビティ7が形成されている。キャビティ7の底面部
分には、弾性表面波フィルタ5などの電子部品素子やI
Cチップが実装されている。また、キャビティ7の内壁
には、段差部7aが全周にわたり周設されている。この
段差部7aは、金属蓋体6を支持する部分となる。そし
て、この段差部7aに金属蓋体6が載置されて、キャビ
ティ7の開口部が封止されることになる。例えばキャビ
ティ7の段差部7a上に、例えばAgなどの導体から成
るシール導体膜64が形成されており、このシール導体
膜64と金属蓋体6の下面との間には、例えば半田など
のシール部材73で封止されて、キャビティ7内が気密
的に保たれている。なお、金属蓋体6の裏面には、必要
に応じて半田が広がらないように、半田が付着する部分
を除いて樹脂被覆層65を被覆しても構わない。
The multilayer substrate 1 has a cavity 7 having a surface opening. An electronic component element such as a surface acoustic wave filter 5 and I
A C chip is mounted. On the inner wall of the cavity 7, a step portion 7a is provided around the entire circumference. The step 7a is a portion that supports the metal lid 6. Then, the metal lid 6 is placed on the step 7a, and the opening of the cavity 7 is sealed. For example, a seal conductor film 64 made of a conductor such as Ag is formed on the step 7 a of the cavity 7, and a seal such as solder is provided between the seal conductor film 64 and the lower surface of the metal lid 6. The inside of the cavity 7 is kept airtight by being sealed by the member 73. In addition, the back surface of the metal lid 6 may be covered with the resin coating layer 65 except for the portion to which the solder adheres, if necessary, so that the solder does not spread.

【0023】また、金属蓋体6の表面には、表面絶縁層
61を被着形成されており、この表面絶縁層61上に、
所定表面回路パターン62が形成されている。
A surface insulating layer 61 is formed on the surface of the metal lid 6.
A predetermined surface circuit pattern 62 is formed.

【0024】表面絶縁層61は、高速電気信号伝搬特性
を向上させるために、比誘電率の低いアミン系樹脂、エ
ポキシ系樹脂などの樹脂が用いられる。表面絶縁層61
の厚みは数μm〜10数μm程度である。また、表面絶
縁層61上の表面回路パターン62は、安価で低抵抗材
料であるCuが望ましい。表面回路パターン62の形成
密度を高めるために、表面絶縁層61及び表面回路パタ
ーン62を多層構造としても良い。
The surface insulating layer 61 is made of a resin having a low relative dielectric constant, such as an amine resin or an epoxy resin, in order to improve high-speed electric signal propagation characteristics. Surface insulating layer 61
Has a thickness of several μm to several tens μm. The surface circuit pattern 62 on the surface insulating layer 61 is desirably made of Cu, which is an inexpensive and low-resistance material. In order to increase the formation density of the surface circuit pattern 62, the surface insulating layer 61 and the surface circuit pattern 62 may have a multilayer structure.

【0025】上述の多層基板1の表面配線層2と金属蓋
体6の表面回路パターン62とは、ボンディングワイヤ
63を介して電気的に接続されている。この場合には、
図3に示すように、キャビティ7に段差部を設けず、金
属蓋体6を多層基板1の表面に被覆する場合のように、
多層基板1の表面と、金属蓋体6の表面との間に段差が
生じる場合に有効である。図1や図2のように、金属蓋
体6を、キャビティ7の段差部7a上に載置して、多層
基板1の表面と金属蓋体6の表面とを同一平面となるよ
うに場合には、上述のボンディングワイヤ63を用い
て、多層基板1の表面配線層2と金属蓋体6の表面回路
パターンとを電気的に接続する以外に、多層基板1と蓋
体6とにまたがるように実装した少なくとも一対の端子
電極を有するチップ状電子部品70で電気的に接続して
も構わない。即ち、少なくとも1対の端子電極の一方を
多層基板1の表面配線層2の一部に、他方の端子電極を
金属蓋体6上の所定表面回路パターン62の一部に接続
する。
The surface wiring layer 2 of the multilayer substrate 1 and the surface circuit pattern 62 of the metal cover 6 are electrically connected via bonding wires 63. In this case,
As shown in FIG. 3, a step is not provided in the cavity 7 and the metal cover 6 is coated on the surface of the multilayer substrate 1, as shown in FIG.
This is effective when a step occurs between the surface of the multilayer substrate 1 and the surface of the metal lid 6. As shown in FIGS. 1 and 2, the metal lid 6 is placed on the step 7a of the cavity 7 so that the surface of the multilayer substrate 1 and the surface of the metal lid 6 are flush with each other. Is to electrically connect the surface wiring layer 2 of the multilayer substrate 1 and the surface circuit pattern of the metal lid 6 using the above-described bonding wires 63, and to extend over the multilayer substrate 1 and the lid 6. The chip-shaped electronic components 70 having at least a pair of terminal electrodes mounted thereon may be electrically connected. That is, one of the at least one pair of terminal electrodes is connected to a part of the surface wiring layer 2 of the multilayer substrate 1, and the other terminal electrode is connected to a part of the predetermined surface circuit pattern 62 on the metal cover 6.

【0026】このようにすれば、多層基板1側の表面配
線層2と金属蓋体6の表面回路パターン62とを、チッ
プ状電子部品70の回路機能により電気的に接続してい
る。例えば、チップ状電子部品70が積層セラミックコ
ンデンサであれば、両者をコンデンサ成分で接続するこ
とができる。また、チッフ抵抗器であれば、両者を抵抗
成分で接続することができる。チップコイル部品であれ
ば、両者をコイル成分で接続することができる。まり、
チップジャンパ部品であれば、両者を単なる導体で接続
することができる。さらに、このチップ状電子部品70
としては、例えば3端子以上のトンジスタや複合部品で
あってもよい。
Thus, the surface wiring layer 2 on the side of the multilayer substrate 1 and the surface circuit pattern 62 of the metal cover 6 are electrically connected by the circuit function of the chip-shaped electronic component 70. For example, if the chip-shaped electronic component 70 is a multilayer ceramic capacitor, both can be connected by a capacitor component. In the case of a chip resistor, both can be connected by a resistance component. If it is a chip coil component, both can be connected by a coil component. ball,
If it is a chip jumper part, both can be connected by a simple conductor. Furthermore, this chip-shaped electronic component 70
For example, a transistor or a composite component having three or more terminals may be used.

【0027】また、キャビティ7の内壁には、段差部7
aが全周周設されている。この段差部7a上には、シー
ル導体膜64が周設されている。そして、この金属蓋体
6の裏面の周囲でもって、キャビティ7の段差部7aの
全周に設けたシール導体膜64と半田などのシール部材
73を介して接合されている。尚、この段差部7aに、
シール導体膜64を形成しない場合には、シール部材と
しては、低融点ガラス材料や熱硬化性樹脂などを用いれ
ばよい。
The inner wall of the cavity 7 has a step 7
a is provided all around. A seal conductor film 64 is provided on the step 7a. Around the back surface of the metal lid 6, it is joined via a seal member 73 such as solder to a seal conductor film 64 provided on the entire periphery of the step 7 a of the cavity 7. In addition, in this step part 7a,
When the seal conductor film 64 is not formed, a low-melting glass material, a thermosetting resin, or the like may be used as the seal member.

【0028】以下、本発明の多層回路基板の製造方法に
ついて説明する。
Hereinafter, a method for manufacturing a multilayer circuit board according to the present invention will be described.

【0029】多層基板1となる絶縁性材料、例えば、ガ
ラス−セラミック材料から成るグリーンシートを形成す
る。なお、このグリーンシートは、基板1となる複数の
基板領域からなる大型グリーンシートである。尚、多層
基板1の内部に容量成分やマイクロストリップ線路を形
成する場合には、誘電体特性を考慮した絶縁性材料を用
いる必要がある。
A green sheet made of an insulating material to be the multilayer substrate 1, for example, a glass-ceramic material is formed. Note that this green sheet is a large green sheet including a plurality of substrate regions serving as the substrate 1. When a capacitance component or a microstrip line is formed inside the multilayer substrate 1, it is necessary to use an insulating material in consideration of dielectric characteristics.

【0030】次に、グリーンシート上の各基板領域毎
に、ビアホール導体3となる貫通孔をパンチングによっ
て形成し、グリーンシート上の各基板領域毎に、スクリ
ーン印刷により、上述の貫通孔にAg系導電性ペースト
を充填するとともに、内部配線層4となる導体膜などを
形成する。尚、貫通孔を形成する際に、キャビティ7と
なる部位をパンチで打ち抜いても構わない。また、内部
配線層4となる導体膜を形成するにあたり、キャビティ
7の段差部7aとなる部位にシール導体膜64となる導
体やキャビティ7の底面部となる部位に搭載用電極パッ
ド71となる導体膜を形成する。さらに、最外層に位置
するグリーンシート上に、表面配線層2となる導体膜、
各種電極パッドとなる導体膜を形成する。
Next, a through-hole serving as a via-hole conductor 3 is formed by punching in each substrate region on the green sheet, and an Ag-based material is screen-printed in each substrate region on the green sheet by screen printing. The conductive paste is filled, and a conductive film or the like to be the internal wiring layer 4 is formed. When forming the through hole, a portion to be the cavity 7 may be punched with a punch. Further, when forming the conductor film to be the internal wiring layer 4, the conductor to be the seal conductor film 64 in the portion to be the step portion 7 a of the cavity 7 and the conductor to be the mounting electrode pad 71 in the portion to be the bottom portion of the cavity 7. Form a film. Further, a conductor film to be the surface wiring layer 2 is formed on the green sheet located at the outermost layer
Conductive films serving as various electrode pads are formed.

【0031】このように各導体膜が形成されたグリーン
シートを、積層順に応じて積層一体化して、複数の基板
領域からなる未焼成状態の大型多層基板を形成する。そ
の後、必要に応じて、各多層回路基板の形状に応じて、
分割溝を形成する。
The green sheets on which the respective conductor films are formed are stacked and integrated in the stacking order to form an unfired large-sized multilayer substrate including a plurality of substrate regions. Then, if necessary, depending on the shape of each multilayer circuit board,
A dividing groove is formed.

【0032】次に、上述の未焼成状態の大型多層基板を
大気雰囲気や中性雰囲気で焼成処理する。焼成処理条件
は、内部配線材料、絶縁材料によって決定される。
Next, the large-sized multilayer substrate in the unfired state is fired in an air atmosphere or a neutral atmosphere. The firing conditions are determined by the internal wiring material and the insulating material.

【0033】この工程で、多層基板1となる各基板領域
には、内部配線層4、ビアホール導体3が形成され、表
面には表面配線層2が形成された大型多層回路基板が得
られることになる。また、多層基板1表面にはキャビテ
ィ7が形成され、キャビティ7の内壁に段差部7aを有
し、しかも、段差部7a上にシール導体膜64、キャビ
ティ7の底面に電極パッド71が形成される。
In this step, a large multilayer circuit board is obtained in which the internal wiring layer 4 and the via-hole conductor 3 are formed in each substrate region to be the multilayer substrate 1 and the surface wiring layer 2 is formed on the surface. Become. Further, a cavity 7 is formed on the surface of the multilayer substrate 1, a step 7 a is formed on the inner wall of the cavity 7, and a seal conductor film 64 is formed on the step 7 a and an electrode pad 71 is formed on the bottom of the cavity 7. .

【0034】その後、必要に応じて、表面配線層2に接
続する厚膜抵抗素子や所定形状の絶縁保護膜を形成す
る。
Thereafter, if necessary, a thick-film resistance element connected to the surface wiring layer 2 and an insulating protective film having a predetermined shape are formed.

【0035】次に、多層基板1表面のキャビティ7周辺
に形成された表面配線層2上に、回路構成部品8を半田
付け等により実装する。
Next, the circuit component 8 is mounted on the surface wiring layer 2 formed around the cavity 7 on the surface of the multilayer substrate 1 by soldering or the like.

【0036】次に、キャビティ7内に弾性表面波フィル
タ5など電子部品素子やICチップを実装する。例え
ば、弾性表面波フィルタ5の実装面側電極部分にバンプ
51を形成しておき、キャビティ7の電極パッド71に
バンプ51が当接するように、超音波熱圧着により接合
される。
Next, an electronic component element such as a surface acoustic wave filter 5 and an IC chip are mounted in the cavity 7. For example, bumps 51 are formed on the mounting surface side electrode portion of the surface acoustic wave filter 5 and are bonded by ultrasonic thermocompression so that the bumps 51 abut on the electrode pads 71 of the cavity 7.

【0037】また、金属蓋体6は、その表面に表面絶縁
層61を形成し、その表面に表面回路パターン62を厚
膜技法や薄膜技法などで形成した基板を用いる。尚、必
要に応じて、金属蓋体6の裏面側には、周囲を露出する
ように樹脂被覆層65を形成しても構わない。
As the metal lid 6, a substrate having a surface insulating layer 61 formed on its surface and a surface circuit pattern 62 formed on its surface by a thick film technique or a thin film technique is used. If necessary, a resin coating layer 65 may be formed on the back surface of the metal lid 6 so as to expose the periphery.

【0038】次に、上述の金属蓋体6を用いて、キャビ
ティ7の開口を気密封止する。すなわち、金属性蓋体6
を、キャビティ7の段差部7a上に周設するシール導体
膜64と半田などのシール部材73を介在させて載置し
て、荷重をあたえながら、加熱処理して両者を半田接合
する。
Next, the opening of the cavity 7 is hermetically sealed using the metal lid 6 described above. That is, the metallic lid 6
Are placed on the stepped portion 7a of the cavity 7 with a sealing conductor film 64 provided around the stepped portion and a sealing member 73 such as solder interposed therebetween.

【0039】次に、他の回路構成部品60を金属蓋体6
の表面回路パターン62上に半田付け等により実装し、
同時に、金属蓋体6上の表面回路パターン62と基板1
上の表面配線層2間を、例えばAuワイヤやAlワイヤ
などのボンディングワイヤ63で接続して、金属蓋体6
側の表面回路パターン62と、多層基板1側の表面配線
層2を電気的に接続する。
Next, another circuit component 60 is connected to the metal cover 6.
Mounted on the surface circuit pattern 62 by soldering or the like,
At the same time, the surface circuit pattern 62 on the metal lid 6 and the substrate 1
The upper surface wiring layer 2 is connected with a bonding wire 63 such as an Au wire or an Al wire to form a metal cover 6.
The surface circuit pattern 62 on the side and the surface wiring layer 2 on the multilayer substrate 1 are electrically connected.

【0040】また、別の電気的な接続として、金属蓋体
6の表面回路パターン62と多層基板1の表面配線層2
との間に、2つの端子電極を有するチップ状電子部品7
0を実装して、表面回路パターン62と表面配線層2を
電気的に接続する。
As another electrical connection, the surface circuit pattern 62 of the metal cover 6 and the surface wiring layer 2 of the multilayer substrate 1 are used.
And a chip-like electronic component 7 having two terminal electrodes
0, and the surface circuit pattern 62 and the surface wiring layer 2 are electrically connected.

【0041】最後に、各基板領域毎に大型基板を分離
(分割または切断)し、多層回路基板10を得る。
Finally, the large-sized substrate is separated (divided or cut) for each substrate region, and the multilayer circuit board 10 is obtained.

【0042】尚、上述の電気的な接続方法としては、ボ
ンディングワイヤ63、チップ状電子部品70を用いて
接続した状態を図1、図2では示しているが、いずれか
一方の電気的に接続方法を用いてもよい。
As the above-described electrical connection method, FIGS. 1 and 2 show a state of connection using the bonding wire 63 and the chip-shaped electronic component 70. A method may be used.

【0043】また、封止構造としては、上述の製造方法
では、段差部7a上にシール導体膜64を形成し、金属
蓋体6の裏面との間を半田で接合したが、シール導体膜
6を省略して、シール部材73に低融点ガラス、熱硬化
性樹脂を用いても構わない。
As the sealing structure, in the above-described manufacturing method, the seal conductor film 64 is formed on the stepped portion 7a and the back surface of the metal lid 6 is joined by solder. May be omitted, and a low-melting glass or a thermosetting resin may be used for the seal member 73.

【0044】本発明の多層回路基板10によれば、キャ
ビティ7を封止する蓋体に、金属蓋体6を用いており、
その金属蓋体6の表面に、表面絶縁層61を被着形成、
さらに表面絶縁層61上に表面回路パターン62を形成
している。このため、金属蓋体6の表面部分にも、所定
回路パターン62及び回路構成部品60を搭載すること
ができ、多層回路基板10全体の表面部分の部品搭載の
実装効率が向上し、表面高密度化された多層回路基板1
0となる。
According to the multilayer circuit board 10 of the present invention, the metal lid 6 is used as the lid for sealing the cavity 7.
On the surface of the metal lid 6, a surface insulating layer 61 is formed by adhesion.
Further, a surface circuit pattern 62 is formed on the surface insulating layer 61. For this reason, the predetermined circuit pattern 62 and the circuit component 60 can be mounted also on the surface of the metal cover 6, and the mounting efficiency of component mounting on the entire surface of the multilayer circuit board 10 is improved, and the surface density is increased. Multilayer circuit board 1
It becomes 0.

【0045】また、蓋体6は金属製であるため、蓋体6
表面に絶縁層61及び表面回路パターン62を形成して
も、全体の厚みは10〜100μmと薄くすることがで
きる。このため、多層回路基板10の薄型化が図れる。
Since the lid 6 is made of metal, the lid 6
Even if the insulating layer 61 and the surface circuit pattern 62 are formed on the surface, the overall thickness can be reduced to 10 to 100 μm. Therefore, the multilayer circuit board 10 can be made thinner.

【0046】また、多層基板1側の表面配線層2と金属
蓋体6側の表面回路パターン62とがボンディングワイ
ヤ63や多層基板1と蓋体6とにまたがるようなチップ
状電子部品70により電気的に接続されている。即ち、
多層基板1側の表面配線層2と金属蓋体6側の表面回路
パターン62との電気的な接続が、表面部分で行われる
ため、両者の電気的な接続が目視により確認できるた
め、その接続信頼性が飛躍的に向上する。また、金属蓋
体6のキャビティ7開口の封止が、金属蓋体6の裏面
で、その周囲に均一に封止することができるため、キャ
ビティ7を気密封止性が向上する。
The surface wiring layer 2 on the multilayer substrate 1 side and the surface circuit pattern 62 on the metal lid 6 side are electrically connected by bonding wires 63 or a chip-shaped electronic component 70 extending over the multilayer substrate 1 and the lid 6. Connected. That is,
Since the electrical connection between the surface wiring layer 2 on the side of the multilayer substrate 1 and the surface circuit pattern 62 on the side of the metal lid 6 is made on the surface portion, the electrical connection between the two can be visually confirmed. The reliability is dramatically improved. Further, since the opening of the cavity 7 of the metal lid 6 can be uniformly sealed around the back surface of the metal lid 6, the hermetic sealing of the cavity 7 is improved.

【0047】図3は、本発明の多層回路基板の他の実施
の形態の断面図である。この実施例では、金属蓋体6
が、キャビティ7の開口周囲に気密封止されている。即
ち、キャビティ7の開口周囲にシール導体膜64を形成
し、金属蓋体6の裏面周囲とシール導体膜64とを半田
などのシール部材73で全体を接合している。この場
合、キャビティ7を封止している。このことにより、キ
ャビティ7に段差部を設けず安定して気密封止すること
ができる。また、キャビティ7の構造が単純となるた
め、基板1の強度が向上する。この場合、金属蓋体6が
基板1表面より突出しているため、ワイヤボンディング
63により、金属蓋体6の表面回路パターン62と多層
基板1の表面配線層2との電気的な接続を行う必要があ
る。
FIG. 3 is a sectional view of another embodiment of the multilayer circuit board of the present invention. In this embodiment, the metal lid 6
Is hermetically sealed around the opening of the cavity 7. That is, the seal conductor film 64 is formed around the opening of the cavity 7, and the entire periphery of the back surface of the metal lid 6 and the seal conductor film 64 are joined by a seal member 73 such as solder. In this case, the cavity 7 is sealed. Thereby, the hermetic sealing can be performed stably without providing a step in the cavity 7. Further, since the structure of the cavity 7 is simplified, the strength of the substrate 1 is improved. In this case, since the metal cover 6 protrudes from the surface of the substrate 1, it is necessary to electrically connect the surface circuit pattern 62 of the metal cover 6 and the surface wiring layer 2 of the multilayer substrate 1 by wire bonding 63. is there.

【0048】尚、上述のシール導体膜64をグランド電
位に接続しておけば、金属蓋体6全体をグランド電位と
することができるため、例えば、外部からのノイズを遮
断することができる。
If the above-mentioned seal conductor film 64 is connected to the ground potential, the entire metal cover 6 can be set to the ground potential, so that external noise can be cut off, for example.

【0049】[0049]

【発明の効果】本発明の多層回路基板によれば、金属蓋
体上に表面絶縁層を被着形成、さらに該表面絶縁層上に
表面回路パターンを形成したため、基板表面の回路形成
領域、回路構成部品搭載領域が増大し、高密度実装が可
能となり、多層回路基板の小型化となる。
According to the multilayer circuit board of the present invention, a surface insulating layer is formed on a metal cover and a surface circuit pattern is formed on the surface insulating layer. The component mounting area increases, high-density mounting becomes possible, and the size of the multilayer circuit board is reduced.

【0050】また、蓋体は金属蓋体であるため、金属蓋
体表面に表面絶縁層及び表面回路パターンを形成して
も、全体の厚みは10〜100μmで済み、多層回路基
板の厚み方向の小型化にも寄与できる。
Further, since the lid is a metal lid, even if a surface insulating layer and a surface circuit pattern are formed on the surface of the metal lid, the entire thickness is 10 to 100 μm, and the thickness in the thickness direction of the multilayer circuit board is sufficient. It can also contribute to miniaturization.

【0051】また、金属蓋体の裏面の周囲部分で、キャ
ビティの開口を均一に封止できるため、キャビティの気
密性を向上することができる。
Further, since the opening of the cavity can be uniformly sealed at the peripheral portion of the back surface of the metal lid, the airtightness of the cavity can be improved.

【0052】また、多層回路の表面配線層と金属蓋体の
表面回路パターンとを、ボンディングワイヤやチップ状
電子部品を介して、多層基板の表面で電気的に接続でき
るため、その接続状態を目視でき、接続信頼性を向上さ
せることができる。
Further, since the surface wiring layer of the multilayer circuit and the surface circuit pattern of the metal cover can be electrically connected on the surface of the multilayer substrate via bonding wires or chip-like electronic components, the connection state can be visually checked. And connection reliability can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の多層回路基板の外観斜視図である。FIG. 1 is an external perspective view of a multilayer circuit board according to the present invention.

【図2】図1の多層回路基板の断面図である。FIG. 2 is a cross-sectional view of the multilayer circuit board of FIG.

【図3】本発明の多層回路基板の他の実施形態の断面図
である。
FIG. 3 is a sectional view of another embodiment of the multilayer circuit board of the present invention.

【図4】従来の多層回路基板のキャビティ部分及び蓋体
との封止前の斜視図である。
FIG. 4 is a perspective view of a conventional multilayer circuit board before sealing with a cavity portion and a lid.

【図5】図4の多層回路基板の断面図である。FIG. 5 is a sectional view of the multilayer circuit board of FIG. 4;

【符号の説明】[Explanation of symbols]

10、40 多層回路基板 1 基体 1a〜1f 絶縁層 2 表面配線層 3 ビアホール導体 4 内部配線層 5 電子部品素子 6 金属蓋体 61 表面絶縁層 62 表面回路パターン 63 ボンディングワイヤ 60 回路構成部品 70 チップ状電子部品 7 キャビティ 10, 40 Multilayer circuit board 1 Base 1a to 1f Insulating layer 2 Surface wiring layer 3 Via hole conductor 4 Internal wiring layer 5 Electronic component element 6 Metal lid 61 Surface insulating layer 62 Surface circuit pattern 63 Bonding wire 60 Circuit component 70 Chip shape Electronic components 7 cavities

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 表面に表面配線層を形成するとともに、
表面に開口を有する電子部品素子またはICチップが収
容されるキャビティを形成した多層基板と、 前記キャビティの開口を封止する金属蓋体とから成る多
層回路基板において、前記金属蓋体は、その表面に絶縁
層を介して表面回路パターンが形成されていることを特
徴とする多層回路基板。
1. A method for forming a surface wiring layer on a surface,
In a multilayer circuit board comprising: a multilayer substrate having a cavity for accommodating an electronic component element or an IC chip having an opening on a surface thereof; and a metal lid for sealing the opening of the cavity, wherein the metal lid has a surface Wherein a surface circuit pattern is formed via an insulating layer.
【請求項2】 前記表面配線層と前記表面回路パターン
とが電気的に接続されていることを特徴とする請求項1
記載の多層回路基板。
2. The device according to claim 1, wherein the surface wiring layer and the surface circuit pattern are electrically connected.
The multilayer circuit board according to the above.
【請求項3】 前記表面配線層と前記表面回路パターン
との電気的接続がボンディングワイヤにより行われてい
ることを特徴とする請求項2記載の多層回路基板。
3. The multilayer circuit board according to claim 2, wherein the electrical connection between the surface wiring layer and the surface circuit pattern is made by bonding wires.
【請求項4】 前記キャビティの内壁に段差部を周設す
るとともに、該段差部に金属蓋体を載置させて成り、か
つ前記多層基板と前記金属蓋体とにまたがるように、少
なくとも一対の端子電極を有するチップ状電子部品を配
置させるとともに一方の端子電極を前記表面配線層に、
他方の端子電極を前記表面回路パターンに電気的に接続
させたことを特徴とする請求項1記載の多層回路基板。
4. A stepped portion is provided around the inner wall of the cavity, and a metal cover is placed on the stepped portion, and at least one pair of the metal cover and the multi-layer substrate and the metal cover are provided. While disposing a chip-shaped electronic component having a terminal electrode and one terminal electrode on the surface wiring layer,
2. The multilayer circuit board according to claim 1, wherein the other terminal electrode is electrically connected to the surface circuit pattern.
【請求項5】 前記段差部上にシール導体膜を形成する
とともに、該シール導体膜に前記金属蓋体の裏面を接合
させることを特徴とする請求項4記載の多層回路基板。
5. The multilayer circuit board according to claim 4, wherein a seal conductor film is formed on the stepped portion, and the back surface of the metal cover is joined to the seal conductor film.
【請求項6】 前記キャビティの開口周囲にシール導体
膜を形成するとともに、該シール導体膜に前記金属蓋体
の裏面を接合させたことを特徴とする請求項1記載の多
層回路基板。
6. The multilayer circuit board according to claim 1, wherein a seal conductor film is formed around the opening of the cavity, and a back surface of the metal cover is joined to the seal conductor film.
JP2001163550A 2001-05-31 2001-05-31 Multilayer circuit board Pending JP2002359475A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001163550A JP2002359475A (en) 2001-05-31 2001-05-31 Multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001163550A JP2002359475A (en) 2001-05-31 2001-05-31 Multilayer circuit board

Publications (1)

Publication Number Publication Date
JP2002359475A true JP2002359475A (en) 2002-12-13

Family

ID=19006497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001163550A Pending JP2002359475A (en) 2001-05-31 2001-05-31 Multilayer circuit board

Country Status (1)

Country Link
JP (1) JP2002359475A (en)

Similar Documents

Publication Publication Date Title
US4608592A (en) Semiconductor device provided with a package for a semiconductor element having a plurality of electrodes to be applied with substantially same voltage
JP2976049B2 (en) Multilayer electronic components
JPH11127055A (en) Composite electronic component
CN109244045B (en) Miniaturized metal tube shell packaging structure of thick film substrate
JP3161831B2 (en) Circuit element module
JPH0454973B2 (en)
JP2001284808A (en) Laminated circuit board
JP3854095B2 (en) Multilayer circuit board
JP2002164658A (en) Module board
US7820490B2 (en) Method for LTCC circuitry
JP2002359475A (en) Multilayer circuit board
JP3538774B2 (en) Wiring board
JPH0794619A (en) Hybrid integrated circuit device
JPH0878954A (en) Oscillator and manufacture thereof
JP2003078103A (en) Circuit board
JP7433766B2 (en) Circuit boards, electronic components and electronic modules
JP3935833B2 (en) Electronic equipment
JP3270803B2 (en) Wiring board
JP3847220B2 (en) Wiring board
JP2003283067A (en) Multiple wiring board
JPH07106503A (en) Semiconductor device package and semiconductor device
JPH04119659A (en) Lead frame
JPH1041416A (en) Electronic part
JP2878046B2 (en) Electronic component storage package
JP2023047754A (en) wiring board