JP2002353627A - Multilayer printed wiring board and method of manufacturing the same - Google Patents

Multilayer printed wiring board and method of manufacturing the same

Info

Publication number
JP2002353627A
JP2002353627A JP2001154148A JP2001154148A JP2002353627A JP 2002353627 A JP2002353627 A JP 2002353627A JP 2001154148 A JP2001154148 A JP 2001154148A JP 2001154148 A JP2001154148 A JP 2001154148A JP 2002353627 A JP2002353627 A JP 2002353627A
Authority
JP
Japan
Prior art keywords
bumps
metal foil
layer board
insulating substrate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001154148A
Other languages
Japanese (ja)
Inventor
Hiroshi Fukukawa
弘 福川
Tokuo Kurokawa
徳雄 黒川
Nobuyuki Sato
信之 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Chemical Corp
Original Assignee
Kyocera Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Chemical Corp filed Critical Kyocera Chemical Corp
Priority to JP2001154148A priority Critical patent/JP2002353627A/en
Publication of JP2002353627A publication Critical patent/JP2002353627A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a build-up type printed wiring board which enables a pat-on-via structure by which a drilling process by laser can be skipped and via holes of a small diameter can be filled in. SOLUTION: A first metal foil 2 and a group of conductor bumps 3, 3,... are printed, and then an insulation substrate precursor 4 and a second metal foil 5 are laid on top of the first metal foil and the group of conductor bumps 3, 3,..., and these are heat-pressed to form a laminate 10. A group of conductor bumps 6, 6,... is formed on a wiring pattern 2a obtained by patterning the laminate 10, and then an insulation substrate precursor 16 and another two-layer board 20a are laid and aligned on top of the group of conductor bumps 6, 6,..., and all these are heat-pressed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はプリント配線基板の
製造方法に係り、更に詳細には複数の絶縁層の間に介挿
され、互いに層間接続された複数の配線パターンを有す
る多層型のプリント配線板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a printed wiring board, and more particularly to a multilayer printed wiring having a plurality of wiring patterns interposed between a plurality of insulating layers and connected to one another. The present invention relates to a method for manufacturing a plate.

【0002】[0002]

【従来の技術】マルチメディア時代到来に呼応して、携
帯電話、インターネット携帯端末、携帯パソコンなどの
電子機器の実用化から、プリント配線板には、小型化、
軽薄化、軽量化、高密度化、低コスト化などが要求され
ている。この要求を満足するプリント配線板の製造技術
としてビルドアップ型多層プリント配線板が注目されて
いる。ビルドアップ型多層プリント配線板の製造方法に
はレーザーによる穴明けと感光性樹脂の選択露光及び現
像による穴明けの2種類の方法が知られている。
2. Description of the Related Art In response to the arrival of the multimedia age, electronic devices such as mobile phones, Internet mobile terminals, and mobile personal computers have been put into practical use.
Light weight, light weight, high density, and low cost are required. As a technique for manufacturing a printed wiring board that satisfies this requirement, attention has been paid to a build-up type multilayer printed wiring board. As a method for manufacturing a build-up type multilayer printed wiring board, two types of methods are known: drilling by laser and drilling by selective exposure and development of a photosensitive resin.

【0003】前者のレーザー穴明けによるビルドアップ
型多層プリント配線板の製造法は、絶縁体基板の表裏面
に配線回路パターンを形成し、上下両面に銅箔付き樹脂
シートを配して、プレス治具に装着して加熱加圧するこ
とにより一体に積層している。ビアホール形成位置の最
外層の銅箔を選択エッチングにより除去する。次に、こ
のエッチング除去した位置に、レーザー光を照射して穴
明け加工を行う。この穴内壁面上に金属メッキ層を形成
することにより配線層間の電気的接続を行い、多層プリ
ント配線板を製造している。
In the former method of manufacturing a build-up type multilayer printed wiring board by laser drilling, a wiring circuit pattern is formed on the front and back surfaces of an insulating substrate, and resin sheets with copper foil are arranged on both upper and lower surfaces. It is laminated integrally by mounting it on a tool and applying heat and pressure. The outermost copper foil at the via hole formation position is removed by selective etching. Next, a laser beam is applied to the position where the etching has been removed to perform drilling. By forming a metal plating layer on the inner wall surface of the hole, electrical connection between wiring layers is performed, and a multilayer printed wiring board is manufactured.

【0004】後者のビルドアップ型多層プリント配線板
の製造法は、配線基板の表裏面に配線回路パターンを形
成しその上に感光性樹脂層を塗布する。
In the latter method of manufacturing a build-up type multilayer printed wiring board, a wiring circuit pattern is formed on the front and back surfaces of a wiring board, and a photosensitive resin layer is applied thereon.

【0005】この感光性樹脂層の前記内層回路配線パタ
ーンと層間接続を取る所望の部分を選択露光し、現像す
ることにより上記感光性樹脂層を除去し、層間接続用非
貫通ビアホールを形成する。このビアホール内壁面全面
に化学メッキ処理を施してから、電気メッキ処理で導電
体例えば銅を膜付けして層間接続する。即ち層間接続ビ
アホール用を形成した、ビルドアップ法による多層プリ
ント配線板を製造している。
[0005] A desired portion of the photosensitive resin layer, which has an interlayer connection with the inner layer circuit wiring pattern, is selectively exposed and developed to remove the photosensitive resin layer and form a non-through via hole for interlayer connection. A chemical plating process is applied to the entire inner wall surface of the via hole, and a conductor, for example, a copper film is applied by an electroplating process to perform interlayer connection. That is, a multilayer printed wiring board is produced by a build-up method in which an interlayer connection via hole is formed.

【0006】[0006]

【発明が解決しようとする課題】ところで最近では、上
記電子機器の軽薄短小化に伴い、狭ピッチなCSP実装
が普及してきた。このCSP実装は集積度が高くなるに
応じて、単位面積当たりの電極ピン数が増加することで
ある。この電極ピン数の増加は、はんだバンプ数の増加
を意味し、これを受けて実装するプリント配線板のLSI
ランドパターン部の形成に微細化技術やビアランド上に
部品を実装可能なフラットなランド、即ちパッドオンビ
ア構造が低コストで製造しうる方法の開発が望まれてい
た。
In recent years, CSP mounting with a narrow pitch has become widespread as the electronic devices have become lighter and smaller. The CSP mounting means that the number of electrode pins per unit area increases as the degree of integration increases. This increase in the number of electrode pins means an increase in the number of solder bumps.
There has been a demand for a miniaturization technique for forming the land pattern portion and development of a flat land capable of mounting components on via lands, that is, a method of manufacturing a pad-on-via structure at low cost.

【0007】しかしながら、前者の方法では、穴数が増
えるに従いレーザー穴あけ工数の増大が問題となり、後
者の方法では微細化に限界があった。さらに何れの方法
においてもパッドオンビア構造を実現するためには複雑
な工程が必要となりコストアップの要因となっていた。
However, in the former method, an increase in the number of laser drilling steps becomes a problem as the number of holes increases, and the latter method has a limit in miniaturization. Further, in any of the methods, a complicated process is required to realize the pad-on-via structure, which causes a cost increase.

【0008】本発明は、上記点に鑑みてなされたもので
ある。即ち本発明は、レーザーによる穴明け工程を省略
し、且つ小径ビアの穴埋め、即ちパットオンビア構造を
形成することが可能なビルドアップ型プリント配線基板
の製造方法を提供することを目的とする。
[0008] The present invention has been made in view of the above points. That is, an object of the present invention is to provide a manufacturing method of a build-up type printed wiring board which can omit a laser drilling step and fill a small diameter via, that is, a pad-on-via structure.

【0009】[0009]

【課題を解決するための手段】本発明のプリント配線基
板の製造方法は、第1の金属箔の片面の所定位置に導体
バンプを形成する工程と、前記第1の金属箔の導体バン
プ上に絶縁基板前駆体及び第2の金属箔を重ねる工程
と、前記第1の金属箔、前記絶縁基板前駆体、及び前記
第2の金属箔を加圧して前記絶縁基板に前記導体バンプ
を貫挿させ、前記第1の金属箔と前記第2の金属箔とを
電気的に接続する工程と、前記第1の金属箔、及び、前
記第2の金属箔をパターニングして第1の配線パター
ン、及び/又は第2の配線パターンを備えた2層板を形
成する工程と、前記第1の配線パターン又は第2の配線
パターン上に導体バンプを形成してバンプ付2層板を形
成する工程と、前記バンプ付2層板の導体バンプ先端上
に絶縁基板前駆体と、もうひとつの2層板とを重ねて位
置決めする工程と、前記バンプ付2層板と、絶縁基板前
駆体と、前記もうひとつの2層板とを加熱下に加圧して
前記導体バンプを前記絶縁基板前駆体に貫挿し、前記2
層板上の配線パターンと前記もうひとつの2層板の配線
パターンとを電気的に接続する工程とを具備する。
According to a method of manufacturing a printed wiring board of the present invention, a step of forming a conductor bump at a predetermined position on one surface of a first metal foil, and a step of forming a conductor bump on the conductor bump of the first metal foil is performed. Stacking an insulating substrate precursor and a second metal foil, and pressing the first metal foil, the insulating substrate precursor, and the second metal foil to allow the conductor bumps to penetrate the insulating substrate. Electrically connecting the first metal foil and the second metal foil, and patterning the first metal foil and the second metal foil to form a first wiring pattern; And / or a step of forming a two-layer board provided with a second wiring pattern, and a step of forming a conductor bump on the first wiring pattern or the second wiring pattern to form a two-layer board with bumps; An insulating substrate precursor on the conductor bump tip of the bumped two-layer board; Positioning another superimposed two-layer board by superposing, and pressing the two-layer board with bumps, the insulating substrate precursor, and the other two-layer board under heating to insulate the conductive bumps. Inserted into the substrate precursor,
Electrically connecting the wiring pattern on the layer board to the wiring pattern on the another two-layer board.

【0010】上記プリント配線基板の製造方法におい
て、前記バンプ付2層板を形成する工程の例として、前
記絶縁基板内に配設された導体バンプの底面側に前記導
体バンプを形成する工程を挙げることができ、前記バン
プ付2層板と前記コア材とを位置決めする工程の例とし
て、前記バンプ付2層板内に配設された導体バンプの先
端側が外向きになるように位置決めする工程を挙げるこ
とができる。
In the method of manufacturing a printed wiring board, as an example of the step of forming the two-layer board with bumps, a step of forming the conductive bumps on the bottom side of the conductive bumps disposed in the insulating substrate is given. As an example of the step of positioning the two-layer board with bumps and the core material, a step of positioning the conductor bumps disposed in the two-layer board with bumps so that the front ends thereof face outward. Can be mentioned.

【0011】本発明のプリント配線基板製造方法では、
2層板を形成してからこの2層板の上に導体バンプを形
成し、更にその上に2層板を積層していくので、レーザ
ーによる穴あけ加工を省略でき、またパットオンビア構
造を容易かつ確実に形成することができる。
In the method for manufacturing a printed wiring board according to the present invention,
After forming the two-layer plate, the conductor bumps are formed on the two-layer plate, and the two-layer plate is further laminated thereon, so that the laser drilling process can be omitted, and the pad-on-via structure can be easily and reliably formed. Can be formed.

【0012】[0012]

【発明の実施の形態】以下、本発明の実施例に係るプリ
ント配線基板の製造方法について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method for manufacturing a printed wiring board according to an embodiment of the present invention will be described.

【0013】図1は本実施形態に係るプリント配線基板
の製造方法のフローチャートであり、図2及び図3は本
実施形態に係るプリント配線基板の製造途中の垂直断面
図である。本実施形態に係るプリント配線基板を製造す
るには、まず図2(a)に示したような銅箔などの金属
箔2の一方の表面上の所定位置、正確には配線パターン
に対応する位置に、印刷技術を用いて銀ペースト等の導
電性ペーストを印刷して図2(b)に示したような複数
の導体バンプ3,3,…を形成する(ステップ1)。
FIG. 1 is a flowchart of a method for manufacturing a printed wiring board according to the present embodiment, and FIGS. 2 and 3 are vertical sectional views of the printed wiring board according to the present embodiment during manufacturing. In order to manufacture the printed wiring board according to the present embodiment, first, a predetermined position on one surface of a metal foil 2 such as a copper foil as shown in FIG. Then, a conductive paste such as a silver paste is printed using a printing technique to form a plurality of conductive bumps 3, 3,... As shown in FIG. 2B (step 1).

【0014】このとき、導体バンプ3の形成に使用され
る導電ペーストに使用する金属粉末としては、銀粉や銅
粉を使用する。その形状は球状、鱗片状など使用可能で
ありそれらの混合物でも良い。
At this time, silver powder or copper powder is used as the metal powder used for the conductive paste used to form the conductive bumps 3. The shape may be spherical, scale-like or the like, and a mixture thereof may be used.

【0015】これら金属粉末と、例えばポリカーボネー
ト樹脂、ポリスルホン樹脂、ポリエステル樹脂、フェノ
キシ樹脂、フェノール樹脂、ポリイミド樹脂等のバイン
ダー成分とを混合して調整する。導電性ペーストはメタ
ルマスク版などにより、銅箔面や内層板の回路面に印刷
して、バンプ群を容易に形成することができる導体バン
プ3,3,…の形成が完了したら、図2(c)に示した
ように、絶縁基板前駆体、即ちプリプレグ4ともうひと
つの金属箔5を重ねて位置合わせする(ステップ2)。
このとき、絶縁基板前駆体(プリプレグ)を形成する
樹脂としては、エポキシ樹脂、ポリイミド樹脂及びこれ
らの変性樹脂が挙げられ、これらは単独又は混合して使
用することができる。また、樹脂には絶縁性無機物や有
機系の充填物を含有することもできる。これらの樹脂を
使用して絶縁層を形成するが、その方法は特に限定され
るものではなくガラスクロスに含浸したプリプレグ状態
や樹脂単独でのコーティング方法など公知の方法で形成
することができる。
These metal powders are mixed with a binder component such as a polycarbonate resin, a polysulfone resin, a polyester resin, a phenoxy resin, a phenol resin, and a polyimide resin to prepare. The conductive paste is printed on the copper foil surface or the circuit surface of the inner layer plate using a metal mask plate or the like, and when the formation of the conductive bumps 3, 3,... As shown in c), the insulating substrate precursor, that is, the prepreg 4 and another metal foil 5 are overlapped and aligned (step 2).
At this time, examples of the resin forming the insulating substrate precursor (prepreg) include an epoxy resin, a polyimide resin, and a modified resin thereof, and these can be used alone or in combination. Further, the resin may contain an insulating inorganic or organic filler. The insulating layer is formed using these resins, but the method is not particularly limited, and the insulating layer can be formed by a known method such as a prepreg state impregnated in glass cloth or a coating method using the resin alone.

【0016】次いでこの状態で金属箔2、絶縁基板前駆
体4、及び、もうひとつの金属箔5を重ねたものを、例
えば加熱したローラの間に通すことにより加熱下にプレ
スする(ステップ3)。この加熱プレスにより、金属箔
2上の導体バンプ3,3,…は図2(d)に示したよう
に絶縁基板前駆体4の厚さ方向に貫挿され、導体バンプ
3,3,…の頭部が絶縁基板前駆体4を突き抜けて前記
もうひとつの金属箔5に当接し、金属箔2と前記もうひ
とつの金属箔5とが電気的に接続される。また、加熱に
より絶縁基板前駆体4が硬化する。かくして図2(d)
に示したような、金属箔2と前記もうひとつの金属箔5
とが導体バンプ3,3,…を介して電気的に接続された
2層の金属層2,5を備えた積層板10が形成される。
次いでこの2層の積層板10の両面の金属層2,5に
ついて例えばエッチング処理を施すことによりパターニ
ングして(ステップ4)、図2(e)に示したような配
線パターン2a,5aをそれぞれ形成する。かくして2
層の配線パターン2a,5aを備えた2層板10aが形
成される。
Next, in this state, a stack of the metal foil 2, the insulating substrate precursor 4, and the other metal foil 5 is pressed under heating by, for example, being passed between heated rollers (step 3). . By the heating press, the conductor bumps 3, 3,... On the metal foil 2 are penetrated in the thickness direction of the insulating substrate precursor 4 as shown in FIG. The head penetrates through the insulating substrate precursor 4 and abuts on the other metal foil 5, so that the metal foil 2 and the other metal foil 5 are electrically connected. Further, the insulating substrate precursor 4 is cured by heating. Thus, FIG. 2 (d)
The metal foil 2 and the other metal foil 5 as shown in FIG.
Are provided with two metal layers 2, 5 electrically connected to each other via conductor bumps 3, 3,....
Next, the metal layers 2 and 5 on both surfaces of the two-layer laminate 10 are patterned by, for example, etching (step 4) to form wiring patterns 2a and 5a as shown in FIG. I do. Thus 2
A two-layer board 10a having the layered wiring patterns 2a and 5a is formed.

【0017】次に、この2層板10aの片側の配線パタ
ーン2a上に前記ステップ1と同様の方法により導体バ
ンプ6,6,…を形成し(ステップ5)、図2(f)に
示したようなバンプ付2層板10bを形成する。
Next, conductor bumps 6, 6,... Are formed on the wiring pattern 2a on one side of the two-layer board 10a by the same method as in the step 1 (step 5), as shown in FIG. The bumped two-layer board 10b is formed.

【0018】次に前記ステップ1〜ステップ4の工程に
より、前記2層板10aと同様のもうひとつの2層板2
0aを形成しておく。しかる後に、前記バンプ付2層板
10bと、前記絶縁基板前駆体4と同様のもうひとつの
絶縁基板前駆体16と、前記もうひとつの2層板20a
とを図3(a)に示したように位置合わせして重ね合わ
せる(ステップ6)。
Next, in the steps 1 to 4, another two-layer plate 2 similar to the two-layer plate 10a is formed.
0a is formed in advance. Thereafter, the two-layer plate with bumps 10b, another insulating substrate precursor 16 similar to the insulating substrate precursor 4, and the other two-layer plate 20a
Are aligned and superimposed as shown in FIG. 3A (step 6).

【0019】この状態で重ね合わせた前記バンプ付2層
板10bと、絶縁基板前駆体16と、前記もうひとつの
2層板20aとを重ね合わせたものを、例えば加熱ロー
ラ間に通すことにより、加熱下にプレスする(ステップ
7)。この加熱プレスにより前記バンプ付2層板10b
上の導体バンプ6,6,…は前記もうひとつの絶縁基板
前駆体16の厚さ方向に貫挿され、導体バンプ6,6,
…の頭部は前記もうひとつの絶縁基板前駆体16を突き
抜け、前記もうひとつの2層板20bの配線パターン1
5aに当接し、突き当てられる。この導体バンプ6,
6,…の頭部が配線パターン15aに突き当てられるこ
とにより、配線パターン2aと配線パターン15aとが
電気的に接続される。また、前記もうひとつの絶縁基板
前駆体16は加熱プレス時の熱により硬化する。かくし
て図3(b)に示したような、配線パターン5a,2
a,15a及び12aが層間接続された、4層の配線パ
ターンを備えた多層板型のプリント配線基板1が形成さ
れる。
In this state, a laminate of the two-layer plate with bumps 10b, the insulating substrate precursor 16, and the another two-layer plate 20a, which are superposed, is passed through, for example, between heating rollers, thereby obtaining Press under heating (step 7). By this heating press, the two-layer plate with bumps 10b
The upper conductive bumps 6, 6,... Are inserted through the other insulating substrate precursor 16 in the thickness direction, and the conductive bumps 6, 6,.
.. Penetrate the other insulating substrate precursor 16 and form the wiring pattern 1 of the other two-layer plate 20b.
5a contacts and is abutted. These conductor bumps 6,
The wiring patterns 2a and 15a are electrically connected by the heads of 6,... Further, the other insulating substrate precursor 16 is cured by heat at the time of hot pressing. Thus, the wiring patterns 5a and 5a as shown in FIG.
A multilayer printed wiring board 1 having a four-layer wiring pattern in which a, 15a, and 12a are interconnected is formed.

【0020】以上説明したように、本実施形態に係るプ
リント配線基板の製造方法では、2層板を先に作ってお
き、それに導体バンプを印刷してバンプ付2層板を形成
し、このバンプ付2層板の上にもうひとつの絶縁基板前
駆体ともうひとつの2層板を重ねて加熱プレスすること
により積み上げていく。そのため、レーザー光線を照射
したり、ドリル等で機械的に穴あけする工程を省略する
ことができ、工程数を減少させることができる。また、
レーザー光線を照射する設備やドリル等の機械設備が必
要ないので、製造設備を安価につくることができる。ま
た製造設備の保守管理も容易であり、保守管理の費用も
低減させることができる。
As described above, in the method of manufacturing a printed wiring board according to the present embodiment, a two-layer board is prepared first, and conductor bumps are printed thereon to form a two-layer board with bumps. Another insulating substrate precursor and another two-layer plate are stacked on the attached two-layer plate and heated and pressed to be stacked. Therefore, a step of irradiating a laser beam or mechanically drilling with a drill or the like can be omitted, and the number of steps can be reduced. Also,
Since no equipment for irradiating a laser beam or mechanical equipment such as a drill is required, manufacturing equipment can be manufactured at low cost. In addition, maintenance of the manufacturing equipment is easy, and the cost of the maintenance can be reduced.

【0021】更に、本実施形態に係るプリント配線基板
の製造方法では、コア材の外側に積み上げるための2層
板を先に形成してから、積み上げるので、2層板の向き
を選択することができる。そのため、2層板内に貫挿さ
れた導体バンプの向きについて底面側を積み上げるコア
材の方に向けて積層することにより、導体バンプの先端
側を多層板の外側に向けることができる。先端側は細い
ピッチでラインが形成されるので、多層板の表面に微細
なピッチのファインパターンを形成することができ、集
積度の高い半導体パッケージ用多層板型プリント配線基
板を製造することができる。
Furthermore, in the method of manufacturing a printed wiring board according to the present embodiment, since the two-layer board for stacking outside the core material is formed first and then stacked, it is possible to select the orientation of the two-layer board. it can. Therefore, by stacking the conductor bumps inserted into the two-layer plate toward the core material that is stacked on the bottom surface side, the front ends of the conductor bumps can be directed to the outside of the multilayer plate. Since lines are formed at a fine pitch on the tip side, a fine pattern with a fine pitch can be formed on the surface of the multilayer board, and a multilayer board type printed wiring board for a semiconductor package with a high degree of integration can be manufactured. .

【0022】(実施例)次に、本発明のプリント配線板
の実施例について説明する。本実施例では上記実施形態
と同様のプロセスに従って4層板の形成を試みた。導体
バンプ形成用の導電性ペーストとして、銀ペースト(CT
-217K、東芝ケミカル(株)製)を使用し、この銀ペー
ストを厚さ100ミクロンのメタルスクリーンを介して
銅箔2上に5回印刷塗布して乾燥し、導体バンプ群3,
3,…を形成した。これに厚さ100ミクロンのガラス
エポキシプリプレグ(TLP-551HN、東芝ケミカル(株)
製商品名)4と、もうひとつの銅箔5を重ね合わせ、加
熱下に加圧して銅箔2の突起部分(導体バンプ)3,
3,…を突き抜けさせて2層の銅箔2,5が両面に配設
された積層体10と、更に同様の積層体20を形成し
た。
(Example) Next, an example of the printed wiring board of the present invention will be described. In the present example, an attempt was made to form a four-layer plate according to the same process as in the above embodiment. As a conductive paste for forming conductive bumps, silver paste (CT
-217K, manufactured by Toshiba Chemical Co., Ltd.), the silver paste was printed and applied five times on a copper foil 2 through a metal screen having a thickness of 100 microns, and dried.
3, ... were formed. A 100 micron thick glass epoxy prepreg (TLP-551HN, Toshiba Chemical Corporation)
(Product name) 4 and another copper foil 5 are superimposed and pressurized under heating, and the protrusions (conductor bumps) 3 of the copper foil 2
The laminate 10 having two layers of copper foils 2 and 5 disposed on both sides thereof by penetrating through 3,... Was formed, and further the same laminate 20 was formed.

【0023】次いでこれらの積相体10,20について
マスキングした後にエッチング液中に浸漬し、予め設計
された配線回路パターン2a,5a,12a,及び15
aを形成し、2層板10a,20aを得た。2層板10
aの導体バンプ3,3,…の各底面側が形成されている
配線パターン2a上に、前記と同様にして導体バンプ
6,6,…を形成し、バンプ付2層板10bを得た。こ
のバンプ付2層板10bの導体バンプ6,6,…の上に
もうひとつのガラスエポキシプリプレグ16と、更にそ
の上に前記もうひとつの2層板20aを重ね、X線でこ
れら3枚の位置を見ながら位置合わせを行い、接着剤で
仮止め固定した。かくして得られた仮組み積層品を加熱
したローラ間に通して加熱プレスした。所定時間加熱
し、更に十分冷やした後には4層の多層板1が得られ
た。この多層板1の特性を調べたところ、以下のような
良好な特性を備えた多層板1であることが確認された。
Next, after masking these multi-layered bodies 10 and 20, they are immersed in an etching solution, and the wiring circuit patterns 2a, 5a, 12a and 15
was formed to obtain two-layer plates 10a and 20a. Two-layer board 10
are formed on the wiring pattern 2a on which the bottom surfaces of the conductor bumps 3, 3,... are formed in the same manner as described above, to obtain a bumped two-layer plate 10b. The other glass epoxy prepreg 16 is placed on the conductor bumps 6, 6,... Of the bumped two-layer board 10b, and the other two-layer board 20a is further stacked thereon. While performing the alignment, and temporarily fixed with an adhesive. The temporarily assembled laminate thus obtained was passed between heated rollers and hot-pressed. After heating for a predetermined time and further cooling sufficiently, a four-layered multilayer board 1 was obtained. When the characteristics of the multilayer plate 1 were examined, it was confirmed that the multilayer plate 1 had the following favorable characteristics.

【0024】1.−65℃で30分、125℃で30分
を1サイクルとする冷熱サイクル試験において1000
サイクル以上の接続信頼性を備えている。2.85℃、
85%RHの環境下で12V.DCの通電試験を行った
ところ良好な耐マイグレーション性を備えている。3.
20℃で20秒、260℃で10秒を1サイクルとする
液相冷熱サイクル試験を行ったところ、100サイクル
以上の接続信頼性を供えている。
1. In a cooling / heating cycle test in which one cycle is -65 ° C for 30 minutes and 125 ° C for 30 minutes, 1000
It has connection reliability of more than cycles. 2.85 ° C,
12 V. in an environment of 85% RH. As a result of conducting a DC conduction test, it has good migration resistance. 3.
A liquid-phase cooling / heating cycle test in which one cycle is performed at 20 ° C. for 20 seconds and 260 ° C. for 10 seconds shows connection reliability of 100 cycles or more.

【0025】[0025]

【発明の効果】本発明のプリント配線基板製造方法によ
れば、2層板を形成してからこの2層板の上に導体バン
プを形成し、更にその上に2層板を積層していくので、
レーザーによる穴あけ加工を省略でき、またパットオン
ビア構造を容易かつ確実に形成することができる。
According to the method of manufacturing a printed wiring board of the present invention, a two-layer plate is formed, then conductor bumps are formed on the two-layer plate, and the two-layer plate is further laminated thereon. So
Drilling by laser can be omitted, and a put-on via structure can be formed easily and reliably.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のプリント配線基板の製造方法のフロー
チャートである。
FIG. 1 is a flowchart of a method for manufacturing a printed wiring board according to the present invention.

【図2】本発明のプリント配線基板の製造途中の垂直断
面図である。
FIG. 2 is a vertical cross-sectional view of the printed wiring board of the present invention during manufacture.

【図3】本発明のプリント配線基板の製造途中の垂直断
面図である。
FIG. 3 is a vertical cross-sectional view of the printed wiring board of the present invention in the process of being manufactured.

【符号の説明】[Explanation of symbols]

2…金属箔(第1の金属箔)、3…導体バンプ、4…プ
リプレグ(絶縁基板前駆体)、5…金属箔(第2の金属
箔)、2a…配線パターン(第2の配線パターン)、6
…バンプ、5a…配線パターン(第2の配線パター
ン)、10a…2層板、10b…バンプ付2層板。
2 ... metal foil (first metal foil), 3 ... conductor bump, 4 ... prepreg (insulating substrate precursor), 5 ... metal foil (second metal foil), 2a ... wiring pattern (second wiring pattern) , 6
... bumps, 5a ... wiring patterns (second wiring patterns), 10a ... two-layer boards, 10b ... two-layer boards with bumps.

フロントページの続き (72)発明者 佐藤 信之 埼玉県川口市領家5丁目14番25号 東芝ケ ミカル株式会社川口工場内 Fターム(参考) 5E346 AA35 AA43 CC04 CC09 CC10 CC32 CC58 DD02 DD12 DD32 EE02 EE09 EE13 FF35 GG19 GG22 GG28 HH32 Continuation of the front page (72) Inventor Nobuyuki Sato 5-14-25 Ryoke, Kawaguchi-shi, Saitama F-term (reference) in Toshiba Chemical Corporation Kawaguchi Plant 5E346 AA35 AA43 CC04 CC09 CC10 CC32 CC58 DD02 DD12 DD32 EE02 EE09 EE13 FF35 GG19 GG22 GG28 HH32

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 第1の金属箔の片面の所定位置に導体バ
ンプを形成する工程と、 前記第1の金属箔の導体バンプ上に絶縁基板前駆体及び
第2の金属箔を重ねる工程と、 前記第1の金属箔、前記絶縁基板前駆体、及び前記第2
の金属箔を加圧して前記絶縁基板に前記導体バンプを貫
挿させ、前記第1の金属箔と前記第2の金属箔とを電気
的に接続する工程と、 前記第1の金属箔、及び、前記第2の金属箔をパターニ
ングして第1の配線パターン、及び/又は第2の配線パ
ターンを備えた2層板を形成する工程と、 前記第1の配線パターン又は第2の配線パターン上に導
体バンプを形成してバンプ付2層板を形成する工程と、 前記バンプ付2層板の導体バンプ先端上に絶縁基板前駆
体と、もうひとつの2層板とを重ねて位置決めする工程
と、 前記バンプ付2層板と、絶縁基板前駆体と、前記もうひ
とつの2層板とを加熱下に加圧して前記導体バンプを前
記絶縁基板前駆体に貫挿し、前記2層板上の配線パター
ンと前記もうひとつの2層板の配線パターンとを電気的
に接続する工程とを具備するプリント配線基板の製造方
法。
A step of forming a conductor bump at a predetermined position on one side of a first metal foil; and a step of superposing an insulating substrate precursor and a second metal foil on the conductor bump of the first metal foil; The first metal foil, the insulating substrate precursor, and the second
Pressurizing the metal foil to allow the conductor bumps to penetrate through the insulating substrate to electrically connect the first metal foil and the second metal foil; and Patterning the second metal foil to form a two-layer board provided with a first wiring pattern and / or a second wiring pattern; and on the first wiring pattern or the second wiring pattern. Forming a two-layer board with bumps by forming conductive bumps on the two-layer board; and positioning an insulating substrate precursor and another two-layer board on top of the conductive bumps of the two-layer board with bumps. Pressurizing the two-layer board with bumps, the insulating substrate precursor, and the other two-layer board under heating to penetrate the conductor bumps into the insulating substrate precursor, and form wiring on the two-layer board. Electrically connect the pattern and the wiring pattern of the other two-layer board A method for manufacturing a printed wiring board, comprising:
【請求項2】 請求項1に記載のプリント配線基板の製
造方法であって、前記バンプ付2層板を形成する工程
が、前記絶縁基板内に配設された導体バンプの底面側に
前記導体バンプを形成する工程であり、 前記バンプ付2層板と前記コア材とを位置決めする工程
が、前記バンプ付2層板内に配設された導体バンプの先
端側が外向きになるように位置決めする工程であること
を特徴とするプリント配線基板の製造方法。
2. The method of manufacturing a printed wiring board according to claim 1, wherein the step of forming the two-layer board with bumps includes the step of forming the conductor on a bottom surface side of a conductor bump provided in the insulating substrate. A step of forming a bump, wherein the step of positioning the two-layer board with bumps and the core material comprises positioning the conductor bumps disposed in the two-layer board with bumps so that the tip ends face outward. A method for manufacturing a printed wiring board, the method comprising:
JP2001154148A 2001-05-23 2001-05-23 Multilayer printed wiring board and method of manufacturing the same Withdrawn JP2002353627A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001154148A JP2002353627A (en) 2001-05-23 2001-05-23 Multilayer printed wiring board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001154148A JP2002353627A (en) 2001-05-23 2001-05-23 Multilayer printed wiring board and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2002353627A true JP2002353627A (en) 2002-12-06

Family

ID=18998540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001154148A Withdrawn JP2002353627A (en) 2001-05-23 2001-05-23 Multilayer printed wiring board and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2002353627A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728754B1 (en) * 2006-04-11 2007-06-19 삼성전기주식회사 Printed circuit board using bump and method for manufacturing thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728754B1 (en) * 2006-04-11 2007-06-19 삼성전기주식회사 Printed circuit board using bump and method for manufacturing thereof

Similar Documents

Publication Publication Date Title
JP3311899B2 (en) Circuit board and method of manufacturing the same
US7547577B2 (en) Method of making circuitized substrate with solder paste connections
WO2007043639A1 (en) Printed wiring board and method for manufacturing printed wiring board
US20090294160A1 (en) Method of making printed wiring board and electrically-conductive binder
JP4040389B2 (en) Manufacturing method of semiconductor device
JP4597631B2 (en) Component built-in wiring board, method of manufacturing component built-in wiring board
JP3251711B2 (en) Printed wiring board and method of manufacturing printed wiring board
JPH09162553A (en) Manufacture of multilayer printed wiring board
JP2002246536A (en) Method for manufacturing three-dimensional mounting package and package module for its manufacturing
JPH10303561A (en) Multi-layer wiring board and its manufacture
JP3474894B2 (en) Printed wiring board and manufacturing method thereof
JP2542794B2 (en) Wiring board manufacturing method
JPH11251703A (en) Circuit board, both-sided circuit board, multilayered circuit board, and manufacture of circuit board
JPH1070363A (en) Method for manufacturing printed wiring board
JP2616572B2 (en) Method for manufacturing multilayer printed wiring board
JP4684454B2 (en) Printed wiring board manufacturing method and printed wiring board
JP2002246745A (en) Three-dimensional mounting package and its manufacturing method, and adhesive therefor
JP3474896B2 (en) Printed wiring board and manufacturing method thereof
JP3695844B2 (en) Manufacturing method of multilayer printed wiring board
JP2002353627A (en) Multilayer printed wiring board and method of manufacturing the same
JP3694708B2 (en) Printed wiring board manufacturing method and printed wiring board
JP3955799B2 (en) Wiring board manufacturing method
JP3933822B2 (en) Printed wiring board and manufacturing method thereof
JP3588888B2 (en) Method for manufacturing multilayer printed wiring board
JP2002374068A (en) Method for manufacturing multilayered printed circuit board

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080805