JP3933822B2 - Printed wiring board and manufacturing method thereof - Google Patents
Printed wiring board and manufacturing method thereof Download PDFInfo
- Publication number
- JP3933822B2 JP3933822B2 JP26462599A JP26462599A JP3933822B2 JP 3933822 B2 JP3933822 B2 JP 3933822B2 JP 26462599 A JP26462599 A JP 26462599A JP 26462599 A JP26462599 A JP 26462599A JP 3933822 B2 JP3933822 B2 JP 3933822B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- conductor
- insulating substrate
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
【0001】
【発明の属する技術分野】
本発明はプリント配線基板に係り、更に詳細には基板の厚さ方向に複数枚の配線パターンと絶縁性基板とが積層された「多層板」と呼ばれるプリント配線基板及びその製造方法に関する。
【0002】
【従来の技術】
従来より多層板を製造する方法としては、プリント配線基板の厚さ方向にスルホールと呼ばれる貫通孔を穿孔する方法が知られている。
【0003】
図6はスルホールを用いた多層板の製造工程を示した垂直断面図である。
【0004】
図6(a)に示したように、この方法では、絶縁性基板201の厚さ方向にスルホール204が穿孔されており、このスルホール204の内壁面を鍍金などを施すことにより金属層205を形成し、この金属層205を介して絶縁性基板201の上面側の配線パターン202と下面側の配線パターン203との間で電気的な導通を達成している。このようにスルホールを形成する方法では、スルホール204を穿孔してその内壁面を鍍金する関係上、完成したプリント配線基板にスルホール204の内壁面を鍍金した貫通孔がそのまま残る。
【0005】
ところで、多層板の中には大電流を流す必要があるものがある。その場合には薄い配線パターンを電気が流れるときの抵抗が原因で発熱量が大きくなるので、ヒートサプレッサと呼ばれる放熱用の金属板をプリント配線基板210の外側から貼り付ける必要がある。
【0006】
図6(a)では絶縁性基板201の図中下側にヒートサプレッサを配設する様子を示している。この図6(a)に示したように、プリント配線基板210の下側に接着剤シート206を配置し、更にヒートサプレッサ207を配置してプレスすることによりヒートサプレッサ207をプリント配線基板210の下側に配設する。
【0007】
【発明が解決しようとする課題】
しかるに、上記従来の方法ではプリント配線基板210自体にその厚さ方向の貫通孔(スルホール)が開いているため、プリント配線基板210、接着層206及びヒートサプレッサ207をプレスすると、接着層206の接着剤がスルホール204に流れ込む場合がある。このようにスルホール204内に流れ込んだ接着剤はスルホール204を経由してプリント配線基板210の上面側にまで溢れ出し、プリント配線基板210上面側の導体層202より高い位置まで突出したり、導体層202の表面を覆うことがある。
【0008】
この導体層202には配線パターンを形成するためにエッチングなどの処理を施す必要がある。更にその配線パターンには半導体素子などを取り付ける必要上、配線パターン202より高い位置まで接着剤が突出している場合にはこれを削り取る必要があり、製造工程が多くなるという問題がある。
【0009】
一方、プレスした場合でも接着層206の接着剤がスルホール204内に流れ込まない場合もあるが、この場合にはスルーホール204内壁面の金属層205は露出している。そのため、導体層202をエッチングする際に金属層205がエッチング液に触れて除去され、導体層202と導体層203との間の電気的導通が破壊されてしまう。これを防止するためにはスルホール204内を樹脂などで充填して孔を塞ぐ必要があるが、樹脂充填とその後の成形等の追加の工程が必要となり、製造工程が多くなるという問題がある。
【0010】
本発明は上記従来の問題を解決するためになされた発明である。即ち、本発明は、少ない工程で品質の高いプリント配線基板を製造することのできるプリント配線基板の製造方法及びそのような製造方法で得られるプリント配線基板を提供することを目的とする。
【0011】
また、他の問題として、プリント配線基板を多層化する際の製造工程が長いという問題がある。
【0012】
即ち、従来の方法では、図21に示したように一層ずつ順次積層する。即ち、コア材301の上下両面の導体層をエッチングして配線パターンを形成するとともに、スルホール322を穿孔し、このスルホール322の内壁面に鍍金して上下の配線パターンを電気的に接続する(図21(a))。
【0013】
ついでこのコア材301の上下に絶縁性基板310,320を積層し、さらにその上に導体層311,321を積層する(図21(c))。導体層311,321の上からレーザー光線などで穴323,324を開け、これらの穴323,324の内壁面に鍍金するなどして金属層を形成し厚さ方向の電気的導通を達成する。以下同様に絶縁性基板327,328、導体層329,330の積層と、レーザーによる穴あけ、及び鍍金からなる一連の工程を施すことにより一層ずつ積層していく。
【0014】
しかるにこの方法では、多層構造を形成するのに一層ずつ形成してゆく必要があるため、工程数が長く、製造に手間がかかりすぎるという問題がある。
【0015】
本発明は上記従来の問題を解決するためになされた発明である。即ち、本発明は、少ない工程で品質の高いプリント配線基板を製造することのできるプリント配線基板の製造方法及びそのような製造方法で得られるプリント配線基板を提供することを目的とする。
【0016】
【課題を解決するための手段】
本発明のプリント配線基板は、絶縁性基板と、前記絶縁性基板の第1の面に形成された第1の配線パターンと、前記絶縁性基板の第2の面に形成された第2の配線パターンと、前記絶縁性基板中に埋設され、前記第1の配線パターンと前記第2の配線パターンとを電気的に接続する導体バンプと、前記第2の配線パターン上に積層された接着層と、前記接着層上に積層された放熱材料層と、を具備する。
【0017】
上記プリント配線基板において、前記接着層中には、前記第2の配線パターンと前記放熱材料層とを熱伝達可能に接続する伝熱性バンプが埋設されていてもよい。
【0018】
また、上記プリント配線基板において、前記第2の配線パターンと前記接着層中との間には、少なくとも1枚以上の絶縁性基板が積層されており、全体が複数の絶縁性基板と導体板とを積層した多層板であっても良い。
【0019】
本発明のプリント配線基板の製造方法は、第1の導体板上に導体バンプを形成する工程と、前記第1の導体板上に形成した導体バンプの先端側に絶縁性基板プリプレグを配置する工程と、前記第1の導体板と前記絶縁性基板プリプレグとをプレスして前記導体バンプを前記絶縁性基板プリプレグに貫通させる工程と、前記絶縁性基板プリプレグの前記導体バンプ先端が貫通した面上に第2の導体板を配設する工程と、前記第1の導体板をエッチングして第1の配線パターンを形成する工程と、前記第2の導体板をエッチングして第2の配線パターンを形成する工程と、前記第1又は第2の配線パターン上に接着層を形成する工程と、前記接着層上に放熱材料層を積層する工程と、を具備する。
【0020】
本発明の他のプリント配線基板の製造方法は、第1の導体板上に導体バンプを形成する工程と、前記第1の導体板上に形成した導体バンプの先端側に絶縁性基板プリプレグを配置する工程と、前記第1の導体板と前記絶縁性基板プリプレグとをプレスして前記導体バンプを前記絶縁性基板プリプレグに貫通させる工程と、前記絶縁性基板プリプレグの前記導体バンプ先端が貫通した面上に第2の導体板を配設する工程と、前記第1の導体板をエッチングして第1の配線パターンを形成する工程と、前記第2の導体板をエッチングして第2の配線パターンを形成する工程と、前記第2の配線パターン上に、配線パターンを備えた絶縁性基板を少なくとも1層積層する工程と、前記第1の配線パターンと反対側の配線パターン上に接着層を形成する工程と、前記接着層上に放熱材料層を積層する工程と、を具備する。
【0021】
本発明では、多層板の厚さ方向に配設された複数の配線パターン相互間の電気的導通を導体バンプを用いることにより達成しているので、スルホールのような貫通孔は残らない。そのためスルホールを穿孔したり、このスルホールを塞いだりする工程は必要ないので、工程数を少なくすることができる。
【0022】
本発明の更に他のプリント配線基板の製造方法は、スルホールが形成され、表面に配線パターンを備えた中間基板ユニットを形成する工程と、表面に配線パターン及び導体バンプを備えた上側基板ユニットを形成する工程と、表面に配線パターン及び導体バンプを備えた下側基板ユニットを形成する工程と、前記上側基板ユニット、絶縁性基板プリプレグ、中間基板ユニット、絶縁性基板プリプレグ、及び、下側基板ユニットを積層する工程と、前記上側基板ユニット及び下側基板ユニットを中間基板ユニットに向けてプレスする工程と、前記上側基板ユニット又は下側基板ユニット表面に穴あけ加工して基板ユニットの内側の配線パターンを露出させる工程と、前記穴あけ加工して得られた穴の表面に導体層を形成し、基板ユニット表面の配線パターンと、前記露出した配線パターンとを電気的に接続する工程と、を具備することを特徴とする。
【0023】
本発明の更に他のもう一つのプリント配線基板の製造方法は、表面に配線パターン及び導体バンプを備えた上側基板ユニットを形成する工程と、表面に配線パターンを備えた中間基板ユニットを形成する工程と、表面に配線パターン及び導体バンプを備えた下側基板ユニットを形成する工程と、前記上側基板ユニット、絶縁性基板プリプレグ、中間基板ユニット、絶縁性基板プリプレグ、及び、下側基板ユニットを積層する工程と、前記上側基板ユニット及び下側基板ユニットを前記中間基板ユニットに向けてプレスする工程と、前記積層した上側基板ユニット又は下側基板ユニットに穴及び貫通孔を形成する工程と、前記穴及び貫通孔内に導体層を形成して前記配線パターン相互間を電気的に接続する工程と、を具備する。
【0024】
この方法において穴及び貫通孔を形成する工程はドリリングやレーザー光線による方法など、既知の方法を用いることができる。
【0025】
なお、上記本発明はプリント配線基板のみならず、半導体パッケージとしても用いることができる。
【0026】
本発明では、多層板の厚さ方向に配設された複数の配線パターン相互間の電気的導通を導体バンプを用いることにより達成しているので、スルホールのような貫通孔は残らない。そのためスルホールを穿孔したり、このスルホールを塞いだりする工程は必要ないので、工程数を少なくすることができる。
【0027】
【発明の実施の形態】
(第1の実施形態)
以下、本発明のプリント配線基板及びその製造方法について、一実施形態について説明する。図1は本実施形態に係るプリント配線基板11の製造工程を示した工程図であり、図2及び図3は本実施形態に係るプリント配線基板11の製造工程を図示した垂直断面図である。
【0028】
まず、図2(a)に示したように銅箔などの導体板1を用意し、この導体板1の片面に所定のパターンに従って複数個の略円錐形状の導体バンプ2,2,…を印刷技術などを用いて形成する(図2(b))。次いで前記導体板1の表面に形成した導体バンプ2,2,…の先端側の位置に絶縁性基板プリプレグ3を配置する(図2(c))。この状態で導体板1と絶縁性基板プリプレグ3とを例えば弾性材料を介してプレスする。このプレスにより導体バンプ2,2,…は絶縁性基板プリプレグ3を貫通し、導体バンプ2,2,…の先端は絶縁性基板プリプレグ3の反対側に突出する。この先端が突出する際に導体バンプ2,2,…の先端は前記弾性材料に突き当てられるために変形して先端が丸くなると同時に、導体バンプ2,2,…の形状は導体板1に平行な方向に広がり、図2(d)に示したような形状になる。この導体バンプ2,2,…の先端が突き出た側の絶縁性基板プリプレグ3の面側に鍍金などにより導体層4を形成する(図2(e))。こうして形成された硬化前の基板10に加熱などの処理を施すことにより、絶縁性基板プリプレグ3を硬化させて基板10を得る。
【0029】
次に、こうして得た基板10の上下各面についてエッチングなどを施すことにより配線パターンを形成して基板ユニット10aを得る(図3(a))。
【0030】
しかる後にこの基板ユニット10aの図中下面側に接着層としての接着剤シート5と、更にその下側に放熱板としての金属板6とを配置し(図3(b))、この状態でプレスする。このプレスにより基板ユニット10aと金属板6とが接着剤シート5により接着される。
【0031】
以上詳述したように、本発明の方法によれば、導体バンプ2,2,…を絶縁性基板プリプレグ中に埋設し、この絶縁性プリプレグ2,2,…を介して基板厚さ方向に配設された複数の配線パターン間の電気的導通を図っている。そのため、スルホールを穿孔する必要がなく、その穿孔のための工程を省略できる分、工程数を少なくすることができる。また、スルホール自体を設けないので、基板ユニット10aに貫通孔が形成されない。そのため、基板ユニット10aと接着剤シート5と金属板6とを重ね合わせてプレスしても接着剤シート5の接着剤がスルホール内に入り込んで起こるトラブルが未然に防止される。
【0032】
更に、スルホールを設けないので、基板上面側の導体板をエッチングして配線パターンを形成する際にもスルホール内にエッチング液が流れ込んで基板両面間の電気的接続が断たれる虞れもない。
【0033】
なお、本発明の範囲は上記実施形態の記載された発明に限定されない。例えば、上記実施形態ではプリント配線基板について説明したが、本発明は、プリント基板のみならず半導体パッケージとしても使用可能である。
【0034】
また、上記実施形態では上下各面に配線パターンを備えた1枚の基板ユニット10aの下面側に接着層5を介して金属板6を配設した構造のプリント配線基板11を例にして説明したが、更に多層構造に積層した多層板についても同様に適用できる。
【0035】
図4は第1の実施形態のプリント配線基板の変形例を示した垂直断面図である。このプリント配線基板では複数の絶縁性基板21〜23と複数の配線パターン24〜27とを積層した多層構造を備えた多層板20の下面側に接着剤シート24と放熱材料層としての金属板25とを積層した構造を備えている。この場合、金属板25を取り付けるのと反対側の最外層、即ち図面では最上部に位置する絶縁性基板21のみが導体バンプ26,26,…で基板厚さ方向の電気的導通が形成されていればよく、内側に積層される絶縁性基板22や絶縁性基板23の電気的導通は導体バンプ、スルホールめっき、その他の既知の方法で形成されていれば良い。少なくとも最外層側の絶縁性基板21が導体バンプ26,26,…
で電気的導通が形成されており、スルホールが穿孔されていなければ、接着剤が最外層側にまで溢れ出ることがなく、しかも、エッチング液がスルホール内へ進入して断線を引き起こすトラブルが未然に防止できるからである。
【0036】
(第2の実施形態)
以下に本発明の第2の実施形態について説明する。なお、第2の実施形態のうち、上記第1の実施形態と重複する内容については説明を省略する。
【0037】
図5は第2の実施形態にかかるプリント配線基板の製造工程を示した垂直断面図である。本実施形態のプリント配線基板では接着層中にも導体バンプを埋設している。
【0038】
以下に、本実施形態のプリント配線基板の製造方法について説明する。
【0039】
本実施形態に係る方法では、まず放熱材料層としての金属板35を用意し(図5(a))、この金属板35の表面上に伝熱性バンプ32,32,…を印刷技術などを用いて形成する(図5(b))。ここで、この伝熱性バンプは熱を伝達しやすい材料からなるバンプであればどのような材料から構成されていても良い。上記第1の実施形態で用いた導体バンプ2,2,…と同じように、銀ペーストのような、熱のみならず電気をも伝導しやすい性質の材料から構成されたバンプであってもよい。但しその場合には、このバンプ(導体バンプ)の先端が押圧される配線パターンはプリント配線基板の接地部を構成する配線パターンであることが求められる。
【0040】
次に前記第1の実施形態で形成したと同様の、上下各面に配線パターン1及び4が形成された基板ユニット10aを用意し、この基板ユニット10aの下面側に接着層としての接着剤シート34を配置し、更にその下側に先ほど伝熱性バンプ32,32,…を形成した金属板35を配置する(図5(c))。
【0041】
この状態で金属板35と基板ユニット10aとをプレスすると、図5(d)に示したように伝熱性バンプ32,32,…が接着剤シート34内を貫通して基板ユニット10aの下面側の配線パターン1と接触した状態のプリント配線基板が得られる。
【0042】
このプリント配線基板では伝熱性バンプ32,32,…が接着剤シート34内を貫通して金属板35と配線パターン1との間を熱的に接続しているので、この伝熱性バンプ32,32,…が熱の通り道として機能する。そのため、配線パターン1で生じた熱がこの伝熱性バンプ32,32,…を通って金属板35に放出されるので配線パターン1、ひいてはプリント配線基板の冷却効果が向上する、という特有の効果が得られる。
【0043】
(第3の実施形態)
次に本発明の第3の実施形態について説明する。
【0044】
図7は本実施形態に係るプリント配線基板の製造工程を図示した工程図である。 本実施形態に係るプリント配線基板の製造方法を説明するにあたり、最初に中間基板ユニットしてのコア材の製造について説明する。図8はコア材の製造工程を示した垂直断面図である。
【0045】
コア材を製造するには、まず最初に絶縁性基板のプリプレグ(以下「プリプレグ」という。)50を用意し(図8(a))、このプリプレグ50の上下両面に、例えば銅箔等からなる導体層51,52を積層して加熱下に加圧してプリプレグ50を硬化させる(図8(b))。この硬化時に導体層51,52とプリプレグ50とが接着し、コア材53が得られる。次にこのコア材53の導体層51,52にそれぞれエッチング処理などを施すことにより所定の配線パターン51a、52aをそれぞれ形成する(図8(c))。次いでこのコア材53にドリリングやレーザー光線など既知の方法によりスルホール54を穿孔する(図8(d))。しかる後にこのスルホール54内壁に対して無電解めっきなどを施して金属層55を形成し、この金属層55を介して配線パターン51aと52aとの間を電気的に接続する(図8(e))。
【0046】
次に前記コア材53に積層される基板の製造について説明する。
【0047】
図9及び図10はコア材に積層される基板ユニットの製造工程を示した垂直断面図である。
【0048】
まず、絶縁性基板60の上下各面に導体層61,62を形成した積層板63を用意し(図9(a))、積層板63の下面側の導体層62にエッチング処理を施して所定の配線パターン62aを形成する(図9(b))。次いでこの配線パターン62a上に導体バンプ64,64,…を印刷技術等を用いて形成して上側基板ユニット63aを得る(図9(c))。
【0049】
同様に、絶縁性基板70の上下各面に導体層71,72を形成した積層板73を用意し(図10(a))、積層板73の上面側の導体層71にエッチング処理を施して所定の配線パターン71aを形成する(図10(b))。次いでこの配線パターン71a上に導体バンプ74,74,…を印刷技術等を用いて形成して下側基板ユニット73aを得る(図10(c))。
【0050】
次に、このようにして形成したコア材53の上面側と導体バンプ64を下面側に向けた基板ユニット63aとの間に絶縁性基板プリプレグ65を配置し、コア材53の下面側と導体バンプ74を上面側に向けた基板ユニット73aとの間に絶縁性基板プリプレグ66を配置する(図11)。この状態で上側基板ユニット63aと下側基板ユニット73aとをコア材53に向けてプレスする。
【0051】
このプレスにより、導体バンプ64,64,…が絶縁性基板プリプレグ65を貫通してコア材53上面の配線パターン51aに押し当てられて配線パターン62aと配線パターン51aとを電気的に接続する。同様に、導体バンプ74,74,…が絶縁性基板プリプレグ66を貫通してコア材53下面の配線パターン52aに押し当てられて配線パターン71aと配線パターン52aとを電気的に接続する(図12)。
【0052】
このプレスするのと同時に多層板75を加熱して絶縁性基板プリプレグ65,66を硬化させた後、最上部の導体層61と最下部の導体層72とをエッチング処理などによりパターン形成して配線パターン61a,72aをそれぞれ形成する(図13)。
【0053】
次いで、この多層板75の上表面にドリリングやレーザー光線を照射するなどの処理を施して配線パターン61aとその下側にある絶縁性基板60を除去して穴76を開け、更に下側にある配線パターン62aの表面を露出させる(図14)。全く同様にして多層板75の下表面にドリリングやレーザー光線を照射するなどの処理を施して配線パターン72aとその上側にある絶縁性基板70を除去して穴77を開け、更に上側にある配線パターン71aの表面を露出させる(図14)。
【0054】
こうして形成した穴76に対して無電解めっきなどの処理を施して金属層78を形成し、配線パターン61aと配線パターン62aとを電気的に接続する
(図15)。同様に、穴77に対して無電解めっきなどの処理を施して金属層79を形成し、配線パターン71aと配線パターン72aとを電気的に接続する。
【0055】
以上詳述したように、本実施形態の方法では、導体バンプ貫通法とドリリングやレーザー光線による穴あけ、メッキ工程とを組み合わせているので、一層ずつ積層してゆく従来の方法に比べて工程数が少なくて済み、その分、短時間で効率よくプリント配線基板を製造することができる。
【0056】
なお、本実施形態の多層板の最下層に更に接着シートを介して放熱材料層としての金属板を貼付してもよい。図16は本実施形態の多層板75の下面側に接着剤シート80を介して金属板81を積層した状態を示した垂直断面図である。このように金属板81を積層することにより放熱性を向上させることができる。
【0057】
(第4の実施形態)
以下、本発明の第4の実施形態について説明する。なお、上記実施形態と重複する部分については説明を省略する。図17及び図18は本実施形態に係る多層板の製造工程を示す垂直断面図である。図17に示した基板94,114については上記第3の実施形態と同様の方法により、絶縁性基板プリプレグ90,110の各両面に導体板をそれぞれ積層し、パターン形成して配線パターン91,92及び配線パターン111,112をそれぞれ形成した後、導体バンプ93,93,…を配線パターン92上に形成し、導体バンプ113,113,…を配線パターン111上に形成することにより製造した。また、コア材103については、絶縁性基板プリプレグ100両面に導体板を積層した後に加熱硬化し、パターン形成して配線パターン101,102を形成して得た。
【0058】
このようにして得た上側基板ユニット94,下側基板ユニット114とコア材103とを図17に示したように、上側基板ユニット94、絶縁性基板プリプレグ120、コア材103、絶縁性基板プリプレグ121、下側基板ユニット114をこの順に上から配置し、導体バンプ93,93,…及び導体バンプ113,113,…がコア材103の方を向くように配置する(図17)。
【0059】
この状態で上側基板ユニット94と下側基板ユニット114とをコア材103に向けてプレスする。
【0060】
このプレスにより導体バンプ93,93,…が絶縁性基板プリプレグ120を貫通して先端部が配線パターン101と接触し、この導体バンプ93,93,…により配線パターン92と配線パターン101とを電気的に接続させる(図18)。全く同様に、プレスにより導体バンプ113,113,…が絶縁性基板プリプレグ121を貫通して先端部が配線パターン102と接触し、この導体バンプ113,113,…により配線パターン111と配線パターン102とを電気的に接続させる(図18)。
【0061】
このプレスするときに同時に多層板130を加熱して絶縁性基板プリプレグ120,121を硬化させ、パターン形成して配線パターン91a,112aを形成する。しかる後にドリリングを施したりレーザー光線などを多層板130表面に照射するなどして穴130,131を形成するとともに、貫通孔132を穿孔する。次に無電解めっき法などにより、金属層133,134,135を形成する。この金属層133により配線パターン91aと配線パターン92との間が電気的に接続され、金属層134により配線パターン111と配線パターン112aとの間が電気的に接続される。
【0062】
また金属層135により配線パターン91a、92、101、111、及び112aの間が電気的に接続される。
【0063】
このように、本実施形態の方法によれば、導体バンプ貫通法とドリリングやレーザー光線による穴あけ、メッキ工程とを組み合わせているので、一層ずつ積層してゆく従来の方法に比べて工程数が少なくて済み、その分、短時間で効率よくプリント配線基板を製造することができる。また、とくにドリリングやレーザー光線を用いて穴130、131と貫通孔132とを開けてから金属層133,134及び132を形成するので、一度に金属層133,134及び132を形成することができるという効果が得られる。
【0064】
【発明の効果】
本発明によれば、多層板の厚さ方向に配設された複数の配線パターン相互間の電気的導通を導体バンプを用いることにより達成しているので、スルーホールのような貫通孔は残らない。そのためスルーホールを穿孔したり、このスルーホールを塞いだりする工程は必要ないので、工程数を少なくすることができる。
【図面の簡単な説明】
【図1】本発明のプリント配線基板の製造工程を示した工程図である。
【図2】本発明のプリント配線基板の製造工程を示した垂直断面図である。
【図3】本発明のプリント配線基板の製造工程を示した垂直断面図である。
【図4】本発明のプリント配線基板の変形例を示した垂直断面図である。
【図5】本発明のプリント配線基板の製造工程を示した垂直断面図である。
【図6】従来のプリント配線基板の製造工程を示した垂直断面図である。
【図7】本発明のプリント配線基板の製造工程を示した工程図である。
【図8】本発明のプリント配線基板の製造工程を示した垂直断面図である。
【図9】本発明のプリント配線基板の製造工程を示した垂直断面図である。
【図10】本発明のプリント配線基板の製造工程を示した垂直断面図である。
【図11】本発明のプリント配線基板の製造工程を示した垂直断面図である。
【図12】本発明のプリント配線基板の製造工程を示した垂直断面図である。
【図13】本発明のプリント配線基板の製造工程を示した垂直断面図である。
【図14】本発明のプリント配線基板の製造工程を示した垂直断面図である。
【図15】本発明のプリント配線基板の製造工程を示した垂直断面図である。
【図16】本発明のプリント配線基板の製造工程を示した垂直断面図である。
【図17】本発明のプリント配線基板の製造工程を示した垂直断面図である。
【図18】本発明のプリント配線基板の製造工程を示した垂直断面図である。
【図19】本発明のプリント配線基板の製造工程を示した垂直断面図である。
【図20】本発明のプリント配線基板の製造工程を示した垂直断面図である。
【図21】従来のプリント配線基板の製造工程を示した垂直断面図である。
【符号の説明】
3………絶縁性基板、
4………配線パターン(第1の配線パターン)、
1………配線パターン(第2の配線パターン)、
2………導体バンプ、
5………接着層、
6………金属板(放熱材料層)。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a printed wiring board, and more particularly to a printed wiring board called a “multilayer board” in which a plurality of wiring patterns and an insulating board are laminated in the thickness direction of the board, and a manufacturing method thereof.
[0002]
[Prior art]
Conventionally, as a method for manufacturing a multilayer board, there is known a method of drilling through holes called through holes in the thickness direction of a printed wiring board.
[0003]
FIG. 6 is a vertical sectional view showing a manufacturing process of a multilayer board using through holes.
[0004]
As shown in FIG. 6A, in this method, a
[0005]
By the way, some multilayer boards require a large current to flow. In that case, since the amount of heat generation increases due to resistance when electricity flows through the thin wiring pattern, it is necessary to attach a metal plate for heat dissipation called a heat suppressor from the outside of the printed
[0006]
FIG. 6A shows a state in which a heat suppressor is disposed on the lower side of the
[0007]
[Problems to be solved by the invention]
However, in the conventional method, since the printed
[0008]
The
[0009]
On the other hand, even when pressed, the adhesive of the
[0010]
The present invention has been made to solve the above conventional problems. That is, an object of the present invention is to provide a printed wiring board manufacturing method capable of manufacturing a high-quality printed wiring board with a small number of steps, and a printed wiring board obtained by such a manufacturing method.
[0011]
As another problem, there is a problem that a manufacturing process for multilayering a printed wiring board is long.
[0012]
That is, in the conventional method, the layers are sequentially stacked as shown in FIG. That is, a wiring pattern is formed by etching the upper and lower conductive layers of the
[0013]
Next,
[0014]
However, in this method, since it is necessary to form the multilayer structure one by one in order to form a multilayer structure, there is a problem that the number of steps is long and it takes too much time for manufacturing.
[0015]
The present invention has been made to solve the above conventional problems. That is, an object of the present invention is to provide a printed wiring board manufacturing method capable of manufacturing a high-quality printed wiring board with a small number of steps, and a printed wiring board obtained by such a manufacturing method.
[0016]
[Means for Solving the Problems]
The printed wiring board of the present invention includes an insulating substrate, a first wiring pattern formed on the first surface of the insulating substrate, and a second wiring formed on the second surface of the insulating substrate. A pattern, a conductor bump embedded in the insulating substrate and electrically connecting the first wiring pattern and the second wiring pattern, and an adhesive layer laminated on the second wiring pattern; And a heat dissipating material layer laminated on the adhesive layer.
[0017]
In the printed wiring board, heat transfer bumps may be embedded in the adhesive layer to connect the second wiring pattern and the heat dissipation material layer so that heat transfer is possible.
[0018]
Moreover, in the printed wiring board, at least one or more insulating substrates are laminated between the second wiring pattern and the adhesive layer, and the whole is composed of a plurality of insulating substrates and conductor plates. It may be a multilayer board laminated.
[0019]
The method for manufacturing a printed wiring board of the present invention includes a step of forming a conductor bump on a first conductor plate, and a step of disposing an insulating substrate prepreg on the front end side of the conductor bump formed on the first conductor plate. A step of pressing the first conductive plate and the insulating substrate prepreg to pass the conductive bumps through the insulating substrate prepreg, and a surface of the insulating substrate prepreg through which the conductive bump tips pass. A step of providing a second conductor plate; a step of etching the first conductor plate to form a first wiring pattern; and a step of etching the second conductor plate to form a second wiring pattern. And the step of First or Forming an adhesive layer on the second wiring pattern; and laminating a heat dissipation material layer on the adhesive layer.
[0020]
Another method of manufacturing a printed wiring board according to the present invention includes a step of forming a conductor bump on a first conductor plate, and an insulating substrate prepreg is disposed on the leading end side of the conductor bump formed on the first conductor plate. A step of pressing the first conductive plate and the insulating substrate prepreg to pass the conductive bump through the insulating substrate prepreg, and a surface through which the conductive bump tip of the insulating substrate prepreg penetrated A step of disposing a second conductor plate thereon; a step of etching the first conductor plate to form a first wiring pattern; and a step of etching the second conductor plate to form a second wiring pattern. Forming an adhesive layer on the wiring pattern on the side opposite to the first wiring pattern, and forming an adhesive layer on the wiring pattern on the side opposite to the first wiring pattern. You Comprising a step, a step of laminating the heat dissipation material layer on the adhesive layer.
[0021]
In the present invention, since electrical continuity between a plurality of wiring patterns arranged in the thickness direction of the multilayer board is achieved by using a conductor bump, a through hole such as a through hole does not remain. Therefore, there is no need to drill a through hole or close the through hole, so the number of processes can be reduced.
[0022]
Still another printed wiring board manufacturing method of the present invention includes a step of forming an intermediate board unit having a through hole formed therein and a wiring pattern on the surface, and an upper board unit having a wiring pattern and a conductor bump on the surface. A step of forming a lower substrate unit having a wiring pattern and a conductor bump on the surface, the upper substrate unit, the insulating substrate prepreg, the intermediate substrate unit, the insulating substrate prepreg, and the lower substrate unit. A step of laminating, a step of pressing the upper substrate unit and the lower substrate unit toward the intermediate substrate unit, and a hole in the surface of the upper substrate unit or the lower substrate unit to expose a wiring pattern inside the substrate unit Forming a conductor layer on the surface of the hole obtained by the drilling process, and Characterized by comprising a line pattern, and a step of electrically connecting the wiring pattern the exposed.
[0023]
Still another printed wiring board manufacturing method of the present invention includes a step of forming an upper substrate unit having a wiring pattern and a conductor bump on the surface, and a step of forming an intermediate substrate unit having a wiring pattern on the surface. And laminating the upper substrate unit, the insulating substrate prepreg, the intermediate substrate unit, the insulating substrate prepreg, and the lower substrate unit. A step, a step of pressing the upper substrate unit and the lower substrate unit toward the intermediate substrate unit, a step of forming a hole and a through hole in the stacked upper substrate unit or the lower substrate unit, the hole and Forming a conductor layer in the through hole to electrically connect the wiring patterns.
[0024]
In this method, a known method such as drilling or a method using a laser beam can be used for forming the hole and the through hole.
[0025]
The present invention can be used not only as a printed wiring board but also as a semiconductor package.
[0026]
In the present invention, since electrical continuity between a plurality of wiring patterns arranged in the thickness direction of the multilayer board is achieved by using a conductor bump, a through hole such as a through hole does not remain. Therefore, there is no need to drill a through hole or close the through hole, so the number of processes can be reduced.
[0027]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
Hereinafter, an embodiment of a printed wiring board and a manufacturing method thereof according to the present invention will be described. FIG. 1 is a process diagram illustrating a manufacturing process of the printed
[0028]
First, as shown in FIG. 2A, a
[0029]
Next, by etching the upper and lower surfaces of the
[0030]
Thereafter, an
[0031]
As described in detail above, according to the method of the present invention, the conductor bumps 2, 2,... Are embedded in the insulating substrate prepreg and arranged in the substrate thickness direction through the insulating
[0032]
Further, since no through hole is provided, there is no possibility that the etching liquid flows into the through hole and the electrical connection between both sides of the substrate is cut off when the conductive plate on the upper surface side of the substrate is etched to form a wiring pattern.
[0033]
The scope of the present invention is not limited to the invention described in the above embodiment. For example, although the printed wiring board has been described in the above embodiment, the present invention can be used not only as a printed board but also as a semiconductor package.
[0034]
In the above-described embodiment, the printed
[0035]
FIG. 4 is a vertical sectional view showing a modified example of the printed wiring board of the first embodiment. In this printed wiring board, an
If the electrical continuity is formed and the through hole is not drilled, the adhesive will not overflow to the outermost layer side, and the trouble that the etching solution enters the through hole and causes disconnection will occur. This is because it can be prevented.
[0036]
(Second Embodiment)
The second embodiment of the present invention will be described below. Note that, in the second embodiment, the description overlapping with the first embodiment is omitted.
[0037]
FIG. 5 is a vertical cross-sectional view showing the manufacturing process of the printed wiring board according to the second embodiment. In the printed wiring board of the present embodiment, conductor bumps are also embedded in the adhesive layer.
[0038]
Below, the manufacturing method of the printed wiring board of this embodiment is demonstrated.
[0039]
In the method according to this embodiment, first, a
[0040]
Next, a
[0041]
When the
[0042]
In this printed circuit board, the heat
[0043]
(Third embodiment)
Next, a third embodiment of the present invention will be described.
[0044]
FIG. 7 is a process diagram illustrating a manufacturing process of the printed wiring board according to the present embodiment. In describing the method for manufacturing a printed wiring board according to this embodiment, first, the manufacture of a core material as an intermediate board unit will be described. FIG. 8 is a vertical sectional view showing the manufacturing process of the core material.
[0045]
In order to manufacture the core material, first, a prepreg (hereinafter referred to as “prepreg”) 50 of an insulating substrate is prepared (FIG. 8A), and the upper and lower surfaces of the
[0046]
Next, manufacture of the substrate laminated on the
[0047]
9 and 10 are vertical cross-sectional views showing the manufacturing process of the substrate unit laminated on the core material.
[0048]
First, a
[0049]
Similarly, a
[0050]
Next, an insulating
[0051]
By this pressing, the conductor bumps 64, 64,... Penetrate the insulating
[0052]
Simultaneously with this pressing, the
[0053]
Next, the upper surface of the
[0054]
The
(FIG. 15). Similarly, a process such as electroless plating is performed on the
[0055]
As described in detail above, the method of this embodiment combines the conductor bump penetration method with drilling, drilling with a laser beam, and plating process, so the number of processes is less than the conventional method of laminating one layer at a time. Therefore, a printed wiring board can be efficiently manufactured in a short time.
[0056]
In addition, you may affix the metal plate as a thermal radiation material layer further on the lowest layer of the multilayer board of this embodiment through an adhesive sheet. FIG. 16 is a vertical sectional view showing a state in which the
[0057]
(Fourth embodiment)
The fourth embodiment of the present invention will be described below. In addition, description is abbreviate | omitted about the part which overlaps with the said embodiment. 17 and 18 are vertical sectional views showing the manufacturing process of the multilayer board according to this embodiment. For the
[0058]
The
[0059]
In this state, the
[0060]
By this press, the conductor bumps 93, 93,... Penetrate the insulating
[0061]
Simultaneously with this pressing, the
[0062]
Further, the
[0063]
Thus, according to the method of this embodiment, the conductor bump penetration method is combined with drilling, drilling with a laser beam, and plating process, so the number of processes is smaller than the conventional method of laminating one layer at a time. The printed wiring board can be manufactured efficiently in a short time. In addition, since the metal layers 133, 134, and 132 are formed after the
[0064]
【The invention's effect】
According to the present invention, since electrical continuity between a plurality of wiring patterns arranged in the thickness direction of the multilayer board is achieved by using the conductor bumps, no through hole such as a through hole remains. . Therefore, there is no need to drill a through hole or close the through hole, and the number of processes can be reduced.
[Brief description of the drawings]
FIG. 1 is a process diagram showing a manufacturing process of a printed wiring board according to the present invention.
FIG. 2 is a vertical sectional view showing a manufacturing process of the printed wiring board of the present invention.
FIG. 3 is a vertical sectional view showing a manufacturing process of the printed wiring board of the present invention.
FIG. 4 is a vertical sectional view showing a modified example of the printed wiring board of the present invention.
FIG. 5 is a vertical sectional view showing a manufacturing process of the printed wiring board of the present invention.
FIG. 6 is a vertical sectional view showing a manufacturing process of a conventional printed wiring board.
FIG. 7 is a process diagram showing a manufacturing process of the printed wiring board of the present invention.
FIG. 8 is a vertical sectional view showing a manufacturing process of the printed wiring board of the present invention.
FIG. 9 is a vertical sectional view showing a process for manufacturing a printed wiring board according to the present invention.
FIG. 10 is a vertical sectional view showing a manufacturing process of the printed wiring board of the present invention.
FIG. 11 is a vertical sectional view showing a process for manufacturing a printed wiring board according to the present invention.
FIG. 12 is a vertical sectional view showing a process for manufacturing a printed wiring board according to the present invention.
FIG. 13 is a vertical sectional view showing a process for manufacturing a printed wiring board according to the present invention.
FIG. 14 is a vertical sectional view showing a process for manufacturing a printed wiring board according to the present invention.
FIG. 15 is a vertical cross-sectional view showing the manufacturing process of the printed wiring board of the present invention.
FIG. 16 is a vertical sectional view showing a process for manufacturing a printed wiring board according to the present invention.
FIG. 17 is a vertical sectional view showing a process for manufacturing a printed wiring board according to the present invention.
FIG. 18 is a vertical sectional view showing a process for manufacturing a printed wiring board according to the present invention.
FIG. 19 is a vertical sectional view showing a process for manufacturing a printed wiring board according to the present invention.
FIG. 20 is a vertical cross-sectional view showing the manufacturing process of the printed wiring board of the present invention.
FIG. 21 is a vertical sectional view showing a manufacturing process of a conventional printed wiring board.
[Explanation of symbols]
3 ... Insulating substrate,
4 ......... Wiring pattern (first wiring pattern),
1... Wiring pattern (second wiring pattern),
2 ... Conductor bumps
5 ... Adhesive layer
6 ... Metal plate (heat dissipation material layer).
Claims (2)
前記絶縁性基板の第1の面に形成された第1の配線パターンと、前記絶縁性基板の第2の面に形成された接地用配線パターンを含む第2の配線パターンと、前記絶縁性基板中に埋設され、前記第1の配線パターンと前記第2の配線パターンとを電気的に接続する導体バンプとを備えた基板ユニットと、
前記基板ユニットの第2の配線パターン上に積層された接着層と、
前記接着層上に積層された放熱用金属板と、
前記放熱用金属板の接着層側に突設され前記接着層を貫通して前記基板ユニットの前記接地用配線パターンに当接された伝熱性導体バンプと
を具備することを特徴とするプリント配線基板。An insulating substrate;
A first wiring pattern formed on a first surface of the insulating substrate; a second wiring pattern including a grounding wiring pattern formed on a second surface of the insulating substrate; and the insulating substrate. A board unit that is embedded therein and includes a conductor bump that electrically connects the first wiring pattern and the second wiring pattern;
An adhesive layer laminated on the second wiring pattern of the substrate unit;
A heat dissipating metal plate laminated on the adhesive layer;
A printed wiring board comprising: a heat conductive conductor bump protruding from the metal layer for heat dissipation and penetrating through the adhesive layer and in contact with the grounding wiring pattern of the board unit .
第2の導体板上に形成した導体バンプの先端側に絶縁性基板プリプレグを配置する工程と、
前記第2の導体板と前記絶縁性基板プリプレグとをプレスして前記導体バンプを前記絶縁性基板プリプレグに貫通させる工程と、
前記絶縁性基板プリプレグの前記導体バンプ先端が貫通した面上に第1の導体板を配設する工程と、
前記絶縁性基板プリプレグを硬化させる工程と、
前記第1の導体板をエッチングして第1の配線パターンを形成する工程と、
前記第2の導体板をエッチングして接地用配線パターンを含む第2の配線パターンを形成する工程と、
前記第2の配線パターン上に接着層と該接着層側となる面に伝熱性導体バンプを突設させた放熱用金属板を順に配置する工程と、
前記配線パターンを形成した絶縁性基板、接着層、放熱用金属板をプレスし前記伝熱性導体バンプを前記接地用配線パターンに当接させて一体化する工程と
を具備することを特徴とするプリント配線基板の製造方法。Forming a conductor bump on the second conductor plate;
Disposing an insulating substrate prepreg on the leading end side of the conductor bump formed on the second conductor plate;
Pressing the second conductive plate and the insulating substrate prepreg to penetrate the conductive bump into the insulating substrate prepreg;
Disposing a first conductor plate on a surface through which the conductive bump tip of the insulating substrate prepreg penetrates;
Curing the insulating substrate prepreg;
Etching the first conductor plate to form a first wiring pattern;
Etching the second conductive plate to form a second wiring pattern including a grounding wiring pattern;
A step of sequentially disposing a metal plate for heat dissipation in which a heat conductive conductor bump protrudes from a surface on the adhesive layer and the adhesive layer side on the second wiring pattern;
And a step of pressing the insulating substrate on which the wiring pattern is formed, an adhesive layer, and a heat-dissipating metal plate, and bringing the heat-conductive conductor bump into contact with the grounding wiring pattern for integration. A method for manufacturing a wiring board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26462599A JP3933822B2 (en) | 1999-09-17 | 1999-09-17 | Printed wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26462599A JP3933822B2 (en) | 1999-09-17 | 1999-09-17 | Printed wiring board and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001094255A JP2001094255A (en) | 2001-04-06 |
JP3933822B2 true JP3933822B2 (en) | 2007-06-20 |
Family
ID=17405948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26462599A Expired - Fee Related JP3933822B2 (en) | 1999-09-17 | 1999-09-17 | Printed wiring board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3933822B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4574288B2 (en) * | 2004-04-09 | 2010-11-04 | 大日本印刷株式会社 | Manufacturing method of rigid-flexible substrate |
KR100757907B1 (en) | 2006-07-06 | 2007-09-11 | 삼성전기주식회사 | Pcb and method of manufacturing thereof |
KR100832650B1 (en) * | 2007-06-13 | 2008-05-27 | 삼성전기주식회사 | Multi layer printed circuit board and fabricating method of the same |
JP5824844B2 (en) * | 2011-04-18 | 2015-12-02 | 大日本印刷株式会社 | Back electrode substrate for electronic paper and electronic paper |
-
1999
- 1999-09-17 JP JP26462599A patent/JP3933822B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001094255A (en) | 2001-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8419884B2 (en) | Method for manufacturing multilayer wiring substrate | |
JP5129645B2 (en) | Manufacturing method of wiring board with built-in components | |
JP4767269B2 (en) | Method for manufacturing printed circuit board | |
US10745819B2 (en) | Printed wiring board, semiconductor package and method for manufacturing printed wiring board | |
JP2011501410A (en) | Robust multilayer wiring elements and assembly with embedded microelectronic elements | |
JP2004319848A (en) | Semiconductor device and its manufacturing process | |
JPH09116273A (en) | Multilayered circuit board and its manufacture | |
JP5172404B2 (en) | Multilayer wiring board manufacturing method and multilayer wiring board intermediate product | |
US6009620A (en) | Method of making a printed circuit board having filled holes | |
JP4040389B2 (en) | Manufacturing method of semiconductor device | |
JP2002026187A (en) | Semiconductor package and manufacturing method therefor | |
US10499500B2 (en) | Circuit board with embedded metal pallet and a method of fabricating the circuit board | |
JP7333454B2 (en) | Package substrate based on molding process and manufacturing method thereof | |
JP4694007B2 (en) | Manufacturing method of three-dimensional mounting package | |
JP3933822B2 (en) | Printed wiring board and manufacturing method thereof | |
JPH0719970B2 (en) | Method for manufacturing multilayer printed wiring board | |
JP4282161B2 (en) | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board | |
JP4899409B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
JPH1070363A (en) | Method for manufacturing printed wiring board | |
JP2002009440A (en) | Composite wiring board | |
JPH11284342A (en) | Package and manufacture thereof | |
JP2007115952A (en) | Interposer substrate and manufacturing method thereof | |
JP2007115951A (en) | Interposer substrate and manufacturing method thereof | |
JP2004214273A (en) | Method for manufacturing single side lamination wiring board | |
JP3730980B2 (en) | Manufacturing method of mounted circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060420 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060718 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060919 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070314 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |