JP2002353565A - 半導体レーザ及びその製造方法 - Google Patents
半導体レーザ及びその製造方法Info
- Publication number
- JP2002353565A JP2002353565A JP2001155777A JP2001155777A JP2002353565A JP 2002353565 A JP2002353565 A JP 2002353565A JP 2001155777 A JP2001155777 A JP 2001155777A JP 2001155777 A JP2001155777 A JP 2001155777A JP 2002353565 A JP2002353565 A JP 2002353565A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor laser
- insulating film
- forming
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 本発明の半導体レーザは、寄生容量を極力増
大させることなく、特性測定用ニードルの位置調整を容
易にするとともに安定した測定が可能となる半導体レー
ザである。 【解決手段】 本発明の半導体レーザは、ｎ型ＧａＡｓ
基板１０２と、この上に積層形成されたリッジ部１１２
と、リッジ部１１２の両サイドに溝１１３，１１４を隔
てて積層形成された平坦部１１５，１１６と、電極コン
タクト孔１０９を通してｐ型ＧａＡｓコンタクト層１０
８ａと接続された上面電極１１７と、ｎ型ＧａＡｓ基板
１０２下面に形成された下面電極１１８とで構成されて
おり、リッジ部１１２が互いにずれた位置に２つの突出
部１１９，１２０を有している半導体レーザ１０１であ
る。
大させることなく、特性測定用ニードルの位置調整を容
易にするとともに安定した測定が可能となる半導体レー
ザである。 【解決手段】 本発明の半導体レーザは、ｎ型ＧａＡｓ
基板１０２と、この上に積層形成されたリッジ部１１２
と、リッジ部１１２の両サイドに溝１１３，１１４を隔
てて積層形成された平坦部１１５，１１６と、電極コン
タクト孔１０９を通してｐ型ＧａＡｓコンタクト層１０
８ａと接続された上面電極１１７と、ｎ型ＧａＡｓ基板
１０２下面に形成された下面電極１１８とで構成されて
おり、リッジ部１１２が互いにずれた位置に２つの突出
部１１９，１２０を有している半導体レーザ１０１であ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ダブルへテロ構造
半導体レーザに関し、特に寄生容量を低減させる溝を有
する半導体レーザに関する。
半導体レーザに関し、特に寄生容量を低減させる溝を有
する半導体レーザに関する。
【０００２】
【従来の技術】従来の半導体レーザの一例について図３
を用いて説明する。図３は半導体レーザの要部斜視図で
ある。この半導体レーザ１は、ｎ型ＧａＡｓ基板２と、
ｎ型ＧａＡｓ基板２上に、ｎ型ＡｌＧａＩｎＰから成る
下側のクラッド層３ａと、ｐ型ＩｎＧａＰ活性層４ａ
と、ｐ型ＡｌＧａＩｎＰから成る上側のクラッド層５ａ
と、クラッド層５ａの一部と共にメサ部を形成するｐ型
ＩｎＧａＰキャップ層６ａと、メサ部の両側のｎ型Ｇａ
Ａｓ電流狭窄層７ａと、ｐ型ＧａＡｓコンタクト層８ａ
と、電極コンタクト孔９が開口された第１の絶縁膜１０
及び第２の絶縁膜１１とがこの順に積層されているスト
ライプ状のリッジ部１２と、リッジ部１２の両サイドに
形成されたｎ型ＧａＡｓ基板２に達する２本の平行な溝
１３，１４で分離され、この順に積層されたｎ型ＡｌＧ
ａＩｎＰから成る下側のクラッド層３ｂと、ｐ型ＩｎＧ
ａＰ活性層４ｂと、ｐ型ＡｌＧａＩｎＰから成る上側の
クラッド層５ｂと、ｎ型ＧａＡｓ電流狭窄層７ｂと、ｐ
型ＧａＡｓコンタクト層８ｂと、第１の絶縁膜１０と、
第２の絶縁膜１１とで構成される平坦部１５，１６と、
全上面に形成され、電極コンタクト孔９を通してｐ型Ｇ
ａＡｓコンタクト層８ａと接続された上面電極１７と、
ｎ型ＧａＡｓ基板２裏面に形成された下面電極１８とで
構成されている。
を用いて説明する。図３は半導体レーザの要部斜視図で
ある。この半導体レーザ１は、ｎ型ＧａＡｓ基板２と、
ｎ型ＧａＡｓ基板２上に、ｎ型ＡｌＧａＩｎＰから成る
下側のクラッド層３ａと、ｐ型ＩｎＧａＰ活性層４ａ
と、ｐ型ＡｌＧａＩｎＰから成る上側のクラッド層５ａ
と、クラッド層５ａの一部と共にメサ部を形成するｐ型
ＩｎＧａＰキャップ層６ａと、メサ部の両側のｎ型Ｇａ
Ａｓ電流狭窄層７ａと、ｐ型ＧａＡｓコンタクト層８ａ
と、電極コンタクト孔９が開口された第１の絶縁膜１０
及び第２の絶縁膜１１とがこの順に積層されているスト
ライプ状のリッジ部１２と、リッジ部１２の両サイドに
形成されたｎ型ＧａＡｓ基板２に達する２本の平行な溝
１３，１４で分離され、この順に積層されたｎ型ＡｌＧ
ａＩｎＰから成る下側のクラッド層３ｂと、ｐ型ＩｎＧ
ａＰ活性層４ｂと、ｐ型ＡｌＧａＩｎＰから成る上側の
クラッド層５ｂと、ｎ型ＧａＡｓ電流狭窄層７ｂと、ｐ
型ＧａＡｓコンタクト層８ｂと、第１の絶縁膜１０と、
第２の絶縁膜１１とで構成される平坦部１５，１６と、
全上面に形成され、電極コンタクト孔９を通してｐ型Ｇ
ａＡｓコンタクト層８ａと接続された上面電極１７と、
ｎ型ＧａＡｓ基板２裏面に形成された下面電極１８とで
構成されている。
【０００３】次に、従来の半導体レーザ１の製造方法の
一例を断面図として示す図４，５を用いて説明する。先
ず、図４（ａ）に示すように、ｎ型ＧａＡｓ基板２の上
に、ｎ型ＡｌＧａＩｎＰから成る下側のクラッド層３、
ｐ型ＩｎＧａＰ活性層４、ｐ型ＡｌＧａＩｎＰから成る
上側のクラッド層５、およびｐ型ＩｎＧａＰキャップ層
６をＭＯＣＶＤ法により順次結晶成長させ、その後、ｐ
型ＩｎＧａＰキャップ層６の上面にレーザ光が放射され
る方向に沿ってＳｉＯ２から成る所定幅の絶縁マスク１
９を形成し、次に、図４（ｂ）に示すように、隣接する
両側をｐ型ＩｎＧａＰ活性層４を露出させない程度にｐ
型ＡｌＧａＩｎＰから成る上側のクラッド層５の一部ま
でエッチング処理にて除去しメサ部を形成する。次に、
図４（ｃ）に示すように、メサ部を構成する上側のクラ
ッド層５，キャップ層６ａ及び両側のエッチングで露出
した上側のクラッド層５の上面に、絶縁マスク１９を用
いてＭＯＣＶＤ法によってｎ型ＧａＡｓ電流狭窄層７を
成長させてメサ部の埋め込みを行う。そして、絶縁マス
ク１９を除去した後、ｐ型ＩｎＧａＰキャップ層６ａ及
びｎ型ＧａＡｓ電流狭窄層７の全上面にｐ型ＧａＡｓコ
ンタクト層８をＭＯＣＶＤ法にて成長させる。その後、
図４（ｄ）に示すように、ｐ型ＧａＡｓコンタクト層８
上面にＳｉＯ２またはフォトレジストから成る第１の絶
縁膜１０を形成し、この第１の絶縁膜１０にメサ部の両
側から所定距離離間してメサ部の長手方向に沿う一定の
幅の平行な２つの開口部２０，２１を形成する。そし
て、これをマスクとして図５（ｅ）に示すようにｎ型Ｇ
ａＡｓ基板２に達する深さまでエッチング処理して溝１
３，１４を形成する。即ち、開口部２０，２１の平面形
状が溝１３，１４の形状となる。この場合、開口部２
０，２１が一定の幅で形成されているため、形成された
溝１３，１４も一定の幅の平行な２本の溝１３，１４と
なる。また、この溝１３，１４によって形成されたリッ
ジ部１２の面積は小さいほど寄生容量が低減されること
になる。そして、図５（ｆ）に示すように、溝１３，１
４を含む全上面を覆うように第２の絶縁膜１１を形成
し、その後、リッジ部１２中央の第１の絶縁膜１０及び
第２の絶縁膜１１を開口し電極コンタクト孔９を形成す
る。しかる後、図５（ｇ）に示すように、ＥＢ蒸着法に
て、上面に上面電極１７を形成し、半導体基板裏面に下
面電極１８を形成する。このようにして、寄生容量を低
減する溝１３，１４を有した半導体レーザ１が完成す
る。
一例を断面図として示す図４，５を用いて説明する。先
ず、図４（ａ）に示すように、ｎ型ＧａＡｓ基板２の上
に、ｎ型ＡｌＧａＩｎＰから成る下側のクラッド層３、
ｐ型ＩｎＧａＰ活性層４、ｐ型ＡｌＧａＩｎＰから成る
上側のクラッド層５、およびｐ型ＩｎＧａＰキャップ層
６をＭＯＣＶＤ法により順次結晶成長させ、その後、ｐ
型ＩｎＧａＰキャップ層６の上面にレーザ光が放射され
る方向に沿ってＳｉＯ２から成る所定幅の絶縁マスク１
９を形成し、次に、図４（ｂ）に示すように、隣接する
両側をｐ型ＩｎＧａＰ活性層４を露出させない程度にｐ
型ＡｌＧａＩｎＰから成る上側のクラッド層５の一部ま
でエッチング処理にて除去しメサ部を形成する。次に、
図４（ｃ）に示すように、メサ部を構成する上側のクラ
ッド層５，キャップ層６ａ及び両側のエッチングで露出
した上側のクラッド層５の上面に、絶縁マスク１９を用
いてＭＯＣＶＤ法によってｎ型ＧａＡｓ電流狭窄層７を
成長させてメサ部の埋め込みを行う。そして、絶縁マス
ク１９を除去した後、ｐ型ＩｎＧａＰキャップ層６ａ及
びｎ型ＧａＡｓ電流狭窄層７の全上面にｐ型ＧａＡｓコ
ンタクト層８をＭＯＣＶＤ法にて成長させる。その後、
図４（ｄ）に示すように、ｐ型ＧａＡｓコンタクト層８
上面にＳｉＯ２またはフォトレジストから成る第１の絶
縁膜１０を形成し、この第１の絶縁膜１０にメサ部の両
側から所定距離離間してメサ部の長手方向に沿う一定の
幅の平行な２つの開口部２０，２１を形成する。そし
て、これをマスクとして図５（ｅ）に示すようにｎ型Ｇ
ａＡｓ基板２に達する深さまでエッチング処理して溝１
３，１４を形成する。即ち、開口部２０，２１の平面形
状が溝１３，１４の形状となる。この場合、開口部２
０，２１が一定の幅で形成されているため、形成された
溝１３，１４も一定の幅の平行な２本の溝１３，１４と
なる。また、この溝１３，１４によって形成されたリッ
ジ部１２の面積は小さいほど寄生容量が低減されること
になる。そして、図５（ｆ）に示すように、溝１３，１
４を含む全上面を覆うように第２の絶縁膜１１を形成
し、その後、リッジ部１２中央の第１の絶縁膜１０及び
第２の絶縁膜１１を開口し電極コンタクト孔９を形成す
る。しかる後、図５（ｇ）に示すように、ＥＢ蒸着法に
て、上面に上面電極１７を形成し、半導体基板裏面に下
面電極１８を形成する。このようにして、寄生容量を低
減する溝１３，１４を有した半導体レーザ１が完成す
る。
【０００４】次に、上記の半導体レーザ１の特性の測定
方法を図６を用いて説明する。先ず、表面を例えばＡｕ
などでメッキした測定ステージ２２上に半導体レーザ１
を載置することで下面電極１８と測定ステージ２２とを
導通状態にし、次に、上面電極１７に例えば四端子法を
用いて電流と電圧を別々に測定するための２本のニード
ル２３ａ，２３ｂを当てて、測定ステージ２２及びニー
ドル２３ａ，２３ｂが接続されている電気特性測定器
（図示せず）により電気特性を測定する。
方法を図６を用いて説明する。先ず、表面を例えばＡｕ
などでメッキした測定ステージ２２上に半導体レーザ１
を載置することで下面電極１８と測定ステージ２２とを
導通状態にし、次に、上面電極１７に例えば四端子法を
用いて電流と電圧を別々に測定するための２本のニード
ル２３ａ，２３ｂを当てて、測定ステージ２２及びニー
ドル２３ａ，２３ｂが接続されている電気特性測定器
（図示せず）により電気特性を測定する。
【０００５】
【発明が解決しようとする課題】上述したように、従来
の半導体レーザでは、特性測定時にストライプ状のリッ
ジ部に測定用のニードルを当てるが、リッジ部の幅（例
えば７０μｍ）がニードルの先端寸法（例えば５０μ
ｍ）に対して余裕がなく、リッジ部の幅方向に対するニ
ードルの位置調整に習熟と時間が必要であった。また、
当然、この位置調整が不充分であるとニードルが溝部に
はみだし上面電極との接触が不安定となり精度のよい測
定ができない虞があった。
の半導体レーザでは、特性測定時にストライプ状のリッ
ジ部に測定用のニードルを当てるが、リッジ部の幅（例
えば７０μｍ）がニードルの先端寸法（例えば５０μ
ｍ）に対して余裕がなく、リッジ部の幅方向に対するニ
ードルの位置調整に習熟と時間が必要であった。また、
当然、この位置調整が不充分であるとニードルが溝部に
はみだし上面電極との接触が不安定となり精度のよい測
定ができない虞があった。
【０００６】本発明の目的は、寄生容量を極力低減しつ
つ、特性測定時のニードルの位置調整を容易にするとと
もにニードルと上面電極との安定した接触が可能となる
半導体レーザ及びその製造方法を提供することである。
つ、特性測定時のニードルの位置調整を容易にするとと
もにニードルと上面電極との安定した接触が可能となる
半導体レーザ及びその製造方法を提供することである。
【０００７】
【課題を解決するための手段】本発明の半導体レーザ
は、半導体基板と、半導体基板上に形成され少なくとも
下側のクラッド層と活性層と上側のクラッド層とコンタ
クト層とをこの順に積層して成るダブルへテロ層が半導
体基板に達する２本の溝によって分離されて成る中央の
リッジ部及びリッジ部の両サイドの平坦部と、少なくと
もリッジ部上面を覆うように形成された上面電極と、半
導体基板の裏面に形成された下面電極とで構成された半
導体レーザにおいて、２本の溝のうち、少なくとも一方
の溝の平面形状をリッジ部の面積を増加させる側に凸状
にして、リッジ部に突出部を設けたことを特徴とする半
導体レーザである。
は、半導体基板と、半導体基板上に形成され少なくとも
下側のクラッド層と活性層と上側のクラッド層とコンタ
クト層とをこの順に積層して成るダブルへテロ層が半導
体基板に達する２本の溝によって分離されて成る中央の
リッジ部及びリッジ部の両サイドの平坦部と、少なくと
もリッジ部上面を覆うように形成された上面電極と、半
導体基板の裏面に形成された下面電極とで構成された半
導体レーザにおいて、２本の溝のうち、少なくとも一方
の溝の平面形状をリッジ部の面積を増加させる側に凸状
にして、リッジ部に突出部を設けたことを特徴とする半
導体レーザである。
【０００８】本発明の半導体レーザの製造方法は、半導
体基板上に、下側のクラッド層，活性層，上側のクラッ
ド層およびキャップ層をこの順に成長させる工程と、キ
ャップ層上に平面形状がストライプ状のマスクパターン
を形成し、上側のクラッド層の一部までをエッチングに
て除去してメサ部を形成する工程と、このマスクを用い
てメサ部の両側に電流狭窄層を成長させてメサ部の埋め
込みを行う工程と、マスクを除去した後、キャップ層及
び電流狭窄層の全上面にコンタクト層を成長させる工程
と、コンタクト層上面に第１の絶縁膜を形成し、この第
１の絶縁膜にメサ部の両側から所定距離離間してメサ部
の長手方向に沿う所定幅の開口部を形成する工程と、第
１の絶縁膜をマスクとして半導体基板に達する深さまで
エッチング処理して２本の溝を形成する工程と、溝を含
む全上面を覆うように第２の絶縁膜を形成した後、第１
の絶縁膜及び第２の絶縁膜に電極コンタクト孔を開口す
る工程と、上面に上面電極を形成する工程と、半導体裏
面に下面電極を形成する工程とを含む製造方法におい
て、第１の絶縁膜の両側の開口部のうち、少なくとも一
方の開口部の平面形状を両側の開口部に挟まれる面積を
増加させる側に凸状に形成することを特徴とした半導体
レーザの製造方法である。
体基板上に、下側のクラッド層，活性層，上側のクラッ
ド層およびキャップ層をこの順に成長させる工程と、キ
ャップ層上に平面形状がストライプ状のマスクパターン
を形成し、上側のクラッド層の一部までをエッチングに
て除去してメサ部を形成する工程と、このマスクを用い
てメサ部の両側に電流狭窄層を成長させてメサ部の埋め
込みを行う工程と、マスクを除去した後、キャップ層及
び電流狭窄層の全上面にコンタクト層を成長させる工程
と、コンタクト層上面に第１の絶縁膜を形成し、この第
１の絶縁膜にメサ部の両側から所定距離離間してメサ部
の長手方向に沿う所定幅の開口部を形成する工程と、第
１の絶縁膜をマスクとして半導体基板に達する深さまで
エッチング処理して２本の溝を形成する工程と、溝を含
む全上面を覆うように第２の絶縁膜を形成した後、第１
の絶縁膜及び第２の絶縁膜に電極コンタクト孔を開口す
る工程と、上面に上面電極を形成する工程と、半導体裏
面に下面電極を形成する工程とを含む製造方法におい
て、第１の絶縁膜の両側の開口部のうち、少なくとも一
方の開口部の平面形状を両側の開口部に挟まれる面積を
増加させる側に凸状に形成することを特徴とした半導体
レーザの製造方法である。
【０００９】
【発明の実施の形態】本発明の半導体レーザの一例につ
いて図１を用いて説明する。図１は半導体レーザの要部
斜視図である。この半導体レーザ１０１は、ｎ型ＧａＡ
ｓ基板１０２と、ｎ型ＧａＡｓ基板１０２上に、この順
に積層されたｎ型ＡｌＧａＩｎＰから成る下側のクラッ
ド層１０３ａと、ｐ型ＩｎＧａＰ活性層１０４ａと、ｐ
型ＡｌＧａＩｎＰから成る上側のクラッド層１０５ａ
と、クラッド層１０５ａの一部と共にメサ部を形成する
ｐ型ＩｎＧａＰキャップ層１０６ａと、メサ部の両側に
配置されたｎ型ＧａＡｓ電流狭窄層１０７ａと、ｐ型Ｇ
ａＡｓコンタクト層１０８ａと、電極コンタクト孔１０
９が開口された第１の絶縁膜１１０及び第２の絶縁膜１
１１とで構成されるリッジ部１１２と、リッジ部１１２
の両サイドに形成されたｎ型ＧａＡｓ基板２に達する２
本の溝１１３，１１４で分離され、この順に積層された
ｎ型ＡｌＧａＩｎＰから成る下側のクラッド層１０３ｂ
と、ｐ型ＩｎＧａＰ活性層１０４ｂと、ｐ型ＡｌＧａＩ
ｎＰから成る上側のクラッド層１０５ｂと、ｎ型ＧａＡ
ｓ電流狭窄層１０７ｂと、ｐ型ＧａＡｓコンタクト層１
０８ｂと、第１の絶縁膜１１０と、第２の絶縁膜１１１
とで構成される平坦部１１５，１１６と、全上面に形成
され、電極コンタクト孔１０９を通してｐ型ＧａＡｓコ
ンタクト層１０８ａと接続された上面電極１１７と、ｎ
型ＧａＡｓ基板１０２裏面に形成された下面電極１１８
とで構成されている。リッジ部１１２はリッジ部１１２
の両側に各々１箇所ずつの突出部１１９，１２０を有し
ており、この２箇所の突出部１１９，１２０はミラー配
置せずにずらして配置され、各々の突出部１１９，１２
０にニードルが２本同時に接触してもニードル同志が極
力接近しないようにしている。尚、突出部１１９，１２
０の平面形状や配置は特に限定するものではないが、突
出部１１９，１２０の大きさは大きいほどニードルの位
置調整が容易になるが、その分、寄生容量の増大に繋が
るため両者を考慮した大きさに決定する必要がある。ま
た、測定時に２本のニードルを同時に当てる場合には、
２箇所の突出部１１９，１２０を要するが、ニードルを
1本しか当てない場合には、図１（ｂ）に示すように突
出部１１９は１箇所でよい。
いて図１を用いて説明する。図１は半導体レーザの要部
斜視図である。この半導体レーザ１０１は、ｎ型ＧａＡ
ｓ基板１０２と、ｎ型ＧａＡｓ基板１０２上に、この順
に積層されたｎ型ＡｌＧａＩｎＰから成る下側のクラッ
ド層１０３ａと、ｐ型ＩｎＧａＰ活性層１０４ａと、ｐ
型ＡｌＧａＩｎＰから成る上側のクラッド層１０５ａ
と、クラッド層１０５ａの一部と共にメサ部を形成する
ｐ型ＩｎＧａＰキャップ層１０６ａと、メサ部の両側に
配置されたｎ型ＧａＡｓ電流狭窄層１０７ａと、ｐ型Ｇ
ａＡｓコンタクト層１０８ａと、電極コンタクト孔１０
９が開口された第１の絶縁膜１１０及び第２の絶縁膜１
１１とで構成されるリッジ部１１２と、リッジ部１１２
の両サイドに形成されたｎ型ＧａＡｓ基板２に達する２
本の溝１１３，１１４で分離され、この順に積層された
ｎ型ＡｌＧａＩｎＰから成る下側のクラッド層１０３ｂ
と、ｐ型ＩｎＧａＰ活性層１０４ｂと、ｐ型ＡｌＧａＩ
ｎＰから成る上側のクラッド層１０５ｂと、ｎ型ＧａＡ
ｓ電流狭窄層１０７ｂと、ｐ型ＧａＡｓコンタクト層１
０８ｂと、第１の絶縁膜１１０と、第２の絶縁膜１１１
とで構成される平坦部１１５，１１６と、全上面に形成
され、電極コンタクト孔１０９を通してｐ型ＧａＡｓコ
ンタクト層１０８ａと接続された上面電極１１７と、ｎ
型ＧａＡｓ基板１０２裏面に形成された下面電極１１８
とで構成されている。リッジ部１１２はリッジ部１１２
の両側に各々１箇所ずつの突出部１１９，１２０を有し
ており、この２箇所の突出部１１９，１２０はミラー配
置せずにずらして配置され、各々の突出部１１９，１２
０にニードルが２本同時に接触してもニードル同志が極
力接近しないようにしている。尚、突出部１１９，１２
０の平面形状や配置は特に限定するものではないが、突
出部１１９，１２０の大きさは大きいほどニードルの位
置調整が容易になるが、その分、寄生容量の増大に繋が
るため両者を考慮した大きさに決定する必要がある。ま
た、測定時に２本のニードルを同時に当てる場合には、
２箇所の突出部１１９，１２０を要するが、ニードルを
1本しか当てない場合には、図１（ｂ）に示すように突
出部１１９は１箇所でよい。
【００１０】次に、本発明の半導体レーザ１０１の製造
方法の一例を説明する。図４，５を用いて説明した従来
の半導体レーザ１の製造方法と異なるところは、図４
（ｄ）に示した第１の絶縁膜１０に開口した開口部２
０，２１の平面形状が異なることだけである。即ち、従
来の半導体レーザ１では、２つの開口部２０，２１の平
面形状を平行な一定幅の開口形状としたが、本発明の半
導体レーザ１０１では、開口部（図示せず）の平面形状
を両側の開口部２０，２１に挟まれる面積を増加させる
側に凸状にした開口形状とする。実施例の場合、この凸
状は各開口部２０，２１に1箇所ずつ設けられかつ、２
箇所の凸状はミラー配置せず互いにずれた位置に配置さ
れている。これにより２本の溝１１３，１１４で分離形
成されたリッジ部１１２は２箇所の突出部１１９，１２
０を有することになる。このように第１の絶縁膜１０の
開口部の平面形状を変えるだけという比較的簡単な方法
で所望のリッジ形状が得られる。
方法の一例を説明する。図４，５を用いて説明した従来
の半導体レーザ１の製造方法と異なるところは、図４
（ｄ）に示した第１の絶縁膜１０に開口した開口部２
０，２１の平面形状が異なることだけである。即ち、従
来の半導体レーザ１では、２つの開口部２０，２１の平
面形状を平行な一定幅の開口形状としたが、本発明の半
導体レーザ１０１では、開口部（図示せず）の平面形状
を両側の開口部２０，２１に挟まれる面積を増加させる
側に凸状にした開口形状とする。実施例の場合、この凸
状は各開口部２０，２１に1箇所ずつ設けられかつ、２
箇所の凸状はミラー配置せず互いにずれた位置に配置さ
れている。これにより２本の溝１１３，１１４で分離形
成されたリッジ部１１２は２箇所の突出部１１９，１２
０を有することになる。このように第１の絶縁膜１０の
開口部の平面形状を変えるだけという比較的簡単な方法
で所望のリッジ形状が得られる。
【００１１】次に、半導体レーザ１０１の特性の測定方
法を図２を用いて説明する。先ず、表面を例えばＡｕな
どでメッキした測定ステージ２２に半導体レーザ１０１
を載置することで下面電極１１８と測定ステージ２２と
を導通状態にし、次に、上面電極１１７に電圧測定用お
よび電流測定用のニードル２３ａ，２３ｂをそれぞれリ
ッジ部１１２が有する突出部１１９，１２０付近に当て
て、測定ステージ２２及びニードル２３ａ，２３ｂが接
続されている電気特性測定器（図示せず）により電気特
性を測定する。突出部１１９，１２０が設けられたこと
により、ニードル２３ａ，２３ｂ先端寸法に対する余裕
が増大しニードル２３ａ，２３ｂが溝１１３，１１４部
にはみ出すことがなく好適に測定ができる。
法を図２を用いて説明する。先ず、表面を例えばＡｕな
どでメッキした測定ステージ２２に半導体レーザ１０１
を載置することで下面電極１１８と測定ステージ２２と
を導通状態にし、次に、上面電極１１７に電圧測定用お
よび電流測定用のニードル２３ａ，２３ｂをそれぞれリ
ッジ部１１２が有する突出部１１９，１２０付近に当て
て、測定ステージ２２及びニードル２３ａ，２３ｂが接
続されている電気特性測定器（図示せず）により電気特
性を測定する。突出部１１９，１２０が設けられたこと
により、ニードル２３ａ，２３ｂ先端寸法に対する余裕
が増大しニードル２３ａ，２３ｂが溝１１３，１１４部
にはみ出すことがなく好適に測定ができる。
【００１２】
【発明の効果】本発明の半導体レーザによると、両側を
溝に挟まれたリッジ部の特性測定用のニードルが当る部
分に局部的な突出部を設けているため寄生容量の増大を
最小限に止めつつ、ニードルの位置調整を容易にすると
共に安定した測定を可能にすることができる。また、ニ
ードルを２本同時に当てる場合には、２つの突出部をそ
れぞれが互いにずれた位置に設けることで２本のニード
ルの接近を防止しつつ位置調整を容易にすることができ
る。
溝に挟まれたリッジ部の特性測定用のニードルが当る部
分に局部的な突出部を設けているため寄生容量の増大を
最小限に止めつつ、ニードルの位置調整を容易にすると
共に安定した測定を可能にすることができる。また、ニ
ードルを２本同時に当てる場合には、２つの突出部をそ
れぞれが互いにずれた位置に設けることで２本のニード
ルの接近を防止しつつ位置調整を容易にすることができ
る。
【図１】 本発明の半導体レーザの要部斜視図
【図２】 本発明の半導体レーザの特性測定方法説明図
【図３】 従来の半導体レーザの要部斜視図
【図４】 従来の半導体レーザの製造工程の説明図
【図５】 従来の半導体レーザの製造工程の説明図
【図６】 従来の半導体レーザの特性測定方法説明図
１０１ 半導体レーザ １０２ ｎ型ＧａＡｓ基板 １０３ａ，１０３ｂ 下側のクラッド層 １０４ａ，１０４ｂ ｐ型ＩｎＧａＰ活性層 １０５ａ，１０５ｂ 上側のクラッド層 １０６ａ ｐ型ＩｎＧａＰキャップ層 １０７ａ，１０７ｂ ｎ型ＧａＡｓ電流狭窄層 １０８ａ，１０８ｂ ｐ型ＧａＡｓコンタクト層 １０９ 電極コンタクト孔 １１０ 第１の絶縁膜 １１１ 第２の絶縁膜 １１２ リッジ部 １１３，１１４ 溝 １１５，１１６ 平坦部 １１７ 上面電極 １１８ 下面電極 １１９，１２０ 突出部
Claims (6)
- 【請求項１】半導体基板と、半導体基板上に形成され少
なくとも下側のクラッド層と活性層と上側のクラッド層
とコンタクト層とをこの順に積層して成るダブルへテロ
層が半導体基板に達する２本の溝によって分離されて成
る中央のリッジ部及びリッジ部の両サイドの平坦部と、
少なくともリッジ部上面を覆うように形成された上面電
極と、半導体基板の裏面に形成された下面電極とで構成
された半導体レーザにおいて、前記２本の溝のうち、少
なくとも一方の溝の平面形状をリッジ部の面積を増加さ
せる側に凸状にして、リッジ部に突出部を設けたことを
特徴とする半導体レーザ。 - 【請求項２】前記突出部は２箇所に設けられ、２箇所と
もが前記一方の溝側、あるいは１箇所ずつがそれぞれの
溝側に設けられていることを特徴とする請求項１に記載
の半導体レーザ。 - 【請求項３】前記２箇所の突出部がそれぞれの溝側に１
箇所ずつ設けられる場合、ミラー配置されずにずれて配
置されることを特徴とする請求項２に記載の半導体レー
ザ。 - 【請求項４】半導体基板上に、下側のクラッド層，活性
層，上側のクラッド層およびキャップ層をこの順に成長
させる工程と、前記キャップ層上に平面形状がストライ
プ状のマスクパターンを形成し、前記上側のクラッド層
の一部までをエッチングにて除去してメサ部を形成する
工程と、前記マスクを用いてメサ部の両側に電流狭窄層
を成長させてメサ部の埋め込みを行う工程と、前記マス
クを除去した後、キャップ層及び電流狭窄層の全上面に
コンタクト層を成長させる工程と、前記コンタクト層上
面に第１の絶縁膜を形成し、この第１の絶縁膜にメサ部
の両側から所定距離離間してメサ部の長手方向に沿う所
定幅の開口部を形成する工程と、前記第１の絶縁膜をマ
スクとして半導体基板に達する深さまでエッチング処理
して２本の溝を形成する工程と、前記溝を含む全上面を
覆うように第２の絶縁膜を形成した後、前記第１の絶縁
膜及び第２の絶縁膜に電極コンタクト孔を開口する工程
と、上面に上面電極を形成する工程と、半導体裏面に下
面電極を形成する工程とを含む製造方法において、前記
第１の絶縁膜の両側の開口部のうち、少なくとも一方の
開口部の平面形状を両側の開口部に挟まれる面積を増加
させる側に凸状に形成することを特徴とした半導体レー
ザの製造方法。 - 【請求項５】前記凸状が２箇所に設けられ、２箇所とも
が前記一方の開口部側、あるいは１箇所ずつがそれぞれ
の開口部側であることを特徴とする請求項４に記載の半
導体レーザの製造方法。 - 【請求項６】前記２箇所の凸状がそれぞれの開口部に１
箇所ずつ設けられる場合、ミラー配置されずに、ずれて
配置されることを特徴とする請求項５に記載の半導体レ
ーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001155777A JP2002353565A (ja) | 2001-05-24 | 2001-05-24 | 半導体レーザ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001155777A JP2002353565A (ja) | 2001-05-24 | 2001-05-24 | 半導体レーザ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002353565A true JP2002353565A (ja) | 2002-12-06 |
Family
ID=18999900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001155777A Pending JP2002353565A (ja) | 2001-05-24 | 2001-05-24 | 半導体レーザ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002353565A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013191701A (ja) * | 2012-03-13 | 2013-09-26 | Japan Oclaro Inc | 半導体光素子、及びそれを備える光モジュール |
-
2001
- 2001-05-24 JP JP2001155777A patent/JP2002353565A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013191701A (ja) * | 2012-03-13 | 2013-09-26 | Japan Oclaro Inc | 半導体光素子、及びそれを備える光モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61160987A (ja) | 集積型半導体光素子とその製造方法 | |
| JPH0278280A (ja) | 半導体発光装置 | |
| JP2716693B2 (ja) | 半導体レーザー | |
| US4791647A (en) | Semiconductor laser | |
| JPH10229246A (ja) | リッジ型半導体レーザダイオードとその製造方法 | |
| JP2950028B2 (ja) | 光半導体素子の製造方法 | |
| JP2002353565A (ja) | 半導体レーザ及びその製造方法 | |
| JP2003115632A (ja) | 光半導体素子の製造方法 | |
| JPH04162689A (ja) | 半導体発光装置の製造方法 | |
| JP2758253B2 (ja) | 集積型半導体レーザ装置 | |
| JP4001956B2 (ja) | 半導体発光装置 | |
| JPH0716081B2 (ja) | 半導体発光装置 | |
| US4858241A (en) | Semiconductor laser device | |
| JPH09162484A (ja) | プレーナ電極型半導体光素子及びその製造方法 | |
| JP2840833B2 (ja) | 半導体レーザーの製造方法 | |
| JPS60167488A (ja) | 半導体レ−ザ装置 | |
| JP2839539B2 (ja) | 半導体発光素子とその製造方法 | |
| JPH0637389A (ja) | 半導体レーザ素子の製造方法 | |
| JPH0637394A (ja) | 半導体レーザ装置およびその製造方法 | |
| KR100281917B1 (ko) | 레이저 다이오드 제조방법 | |
| JPH0376293A (ja) | 半導体レーザ装置 | |
| JPH04340286A (ja) | 半導体レーザの製造方法 | |
| JP2001284735A (ja) | 半導体発光素子及びその製造方法 | |
| JPH0936491A (ja) | 半導体発光素子の製造方法 | |
| JPH10261834A (ja) | 分布帰還形半導体レーザ |