JP2002343927A - Semiconductor module and manufacturing method therefor - Google Patents

Semiconductor module and manufacturing method therefor

Info

Publication number
JP2002343927A
JP2002343927A JP2001172643A JP2001172643A JP2002343927A JP 2002343927 A JP2002343927 A JP 2002343927A JP 2001172643 A JP2001172643 A JP 2001172643A JP 2001172643 A JP2001172643 A JP 2001172643A JP 2002343927 A JP2002343927 A JP 2002343927A
Authority
JP
Japan
Prior art keywords
layer
wiring layer
semiconductor module
forming
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001172643A
Other languages
Japanese (ja)
Inventor
Seiji Kishimoto
清治 岸本
Ryuzo Fukao
隆三 深尾
Koji Yamaguchi
浩司 山口
Hiroyuki Tsukamoto
博之 塚本
Yuji Yamashita
勇司 山下
Yuji Kikuchi
裕二 菊地
Tomonori Kanai
友範 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Holdings Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Priority to JP2001172643A priority Critical patent/JP2002343927A/en
Publication of JP2002343927A publication Critical patent/JP2002343927A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a low-cost semiconductor module which is small and thin and capable of coping with a high frequency, and to provide a method for manufacturing this kind of semiconductor module with high efficiency and at low cost. SOLUTION: A semiconductor module 1A comprises a first wiring layer 1, a first insulating layer 2, a second wiring layer 3, a connecting section 3a for connecting the layers 2 and 3, a second insulating layer 4, a semiconductor chip 5, another mounting component 6, a conductor 7 for connecting the layer 2 and the semiconductor chip 5, a conductor 8 for connecting the layer 3 and the component 6, a molding resin 9 for integrally sealing the semiconductor chip 5, the component 6, the conductors 7 and 8, a nickel layer 10 locally formed on the outer surface of the layer 1, a protective layer 11 for covering the outer surface of the layer 1, and external terminals 12 formed on the layer 10. The manufacturing method comprises a step of forming the respective wiring layers and the insulating layers by using a temporary base, a step of connecting the wiring layers and the mounting components 5, 6, a step of forming the molding resin 9, and a step of peeling off the temporary base after forming the molding resin.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、少なくとも１つの
半導体チップを含む１乃至複数の搭載部品が搭載された
半導体モジュールとその製造方法とに係り、特に、搭載
部品とを電気的に接続される配線層の構造及びその製造
プロセスに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor module on which one or more mounting components including at least one semiconductor chip are mounted and a method of manufacturing the same, and more particularly, to a method for electrically connecting the mounting components. The present invention relates to a structure of a wiring layer and a manufacturing process thereof.

【０００２】[0002]

【従来の技術】従来より、この種の半導体モジュールと
しては、図２０に示すように、リードフレーム１０１に
半導体チップ１０２がフェースアップ実装され、リード
フレーム１０１の端子部と半導体チップ１０２の端子部
とがボンディングワイヤ１０３にて接続され、リードフ
レーム１０１と半導体チップ１０２とがモールド樹脂１
０４にて一体に封止され、当該モールド樹脂１０４から
外部端子１０５が突出されたものが知られている。2. Description of the Related Art Conventionally, as a semiconductor module of this type, as shown in FIG. 20, a semiconductor chip 102 is mounted face-up on a lead frame 101, and a terminal portion of the lead frame 101 and a terminal portion of the semiconductor chip 102 are connected to each other. Are connected by bonding wires 103, and the lead frame 101 and the semiconductor chip 102 are
It is known that the external terminals 105 are integrally sealed at 04 and the external terminals 105 protrude from the molding resin 104.

【０００３】また、他の例としては、図２１に示すよう
に、ＦＲ−４やＢＴレジンなどからなるコア材１１１上
に配線層１１２と絶縁層１１３とが多層に形成された多
層基板１１４に半導体チップ１０２がフェースダウン実
装され、配線層１１２の端子部と半導体チップ１０２の
端子部とがバンプ１０２ａにて接続され、多層基板１１
４と半導体チップ１０２とがモールド樹脂１０４にて一
体に封止され、当該モールド樹脂１０４の一部に外部端
子１０５が形成されたものが知られている。As another example, as shown in FIG. 21, a multi-layer substrate 114 in which a wiring layer 112 and an insulating layer 113 are formed in multiple layers on a core material 111 made of FR-4 or BT resin is shown. The semiconductor chip 102 is mounted face-down, and the terminal portions of the wiring layer 112 and the terminal portions of the semiconductor chip 102 are connected by bumps 102a.
4 and a semiconductor chip 102 are integrally sealed with a molding resin 104, and an external terminal 105 is formed on a part of the molding resin 104.

【０００４】なお、多層基板１１４を備えた半導体モジ
ュールとしては、図２２に示すように、多層基板１１４
に半導体チップ１０２とチップ抵抗１１５などの電子部
品が搭載されたマルチチップ構造を有するものもある。
その他については、図２１に示した半導体モジュールと
同じであるので、図２２の対応する部分に図２１と同一
の符号を付して説明を省略する。As shown in FIG. 22, a semiconductor module provided with a multi-layer substrate 114 has a multi-layer substrate 114.
Has a multi-chip structure in which electronic components such as a semiconductor chip 102 and a chip resistor 115 are mounted.
The other parts are the same as those of the semiconductor module shown in FIG. 21, and the corresponding parts in FIG. 22 are denoted by the same reference numerals as in FIG.

【０００５】また、多層基板１１４を備えた半導体モジ
ュールとしては、図２３に示すように、多層基板１１４
に半導体チップ１０２をフェースダウン実装し、多層基
板１１４に形成された配線層１１２と半導体チップ１０
２端子部に施されたバンプとを、はんだ、導電ペースト
或いは異方性導電接着剤などを介して電気的に接続した
ものもある。その他については、図２２に示した半導体
モジュールと同じであるので、図２３の対応する部分に
図２２と同一の符号を付して説明を省略する。[0005] As a semiconductor module provided with a multilayer substrate 114, as shown in FIG.
The semiconductor chip 102 is mounted face down on the wiring board 112 formed on the multilayer substrate 114 and the semiconductor chip 10.
Some bumps are electrically connected to the bumps applied to the two terminals via solder, conductive paste or anisotropic conductive adhesive. The other parts are the same as those of the semiconductor module shown in FIG. 22, and the corresponding parts in FIG. 23 are denoted by the same reference numerals as in FIG.

【０００６】[0006]

【発明が解決しようとする課題】ところで、この種の半
導体モジュールは、携帯電話などの各種電子機器に適用
されるが、携帯電話の例からも明らかなように、近年に
おいては各種電子機器の小型化、薄形化、高密度化、高
周波化の要請が強く、これに伴って、各種電子機器に搭
載又は接続される半導体モジュールの小型化、薄形化、
高密度化、高周波化並びに低コスト化が強く求められて
いる。By the way, this kind of semiconductor module is applied to various electronic devices such as mobile phones, but as is clear from the example of mobile phones, in recent years, the size of various electronic devices has been reduced. There is a strong demand for thinner, thinner, higher density, higher frequency, and with this, semiconductor modules mounted or connected to various electronic devices have become smaller, thinner,
There is a strong demand for higher density, higher frequency, and lower cost.

【０００７】しかるに、従来の半導体モジュールのう
ち、図２０に例示するものは、リードフレーム１０１
と、リードフレーム１０１及び半導体チップ１０２を一
体に封止するモールド樹脂１０４とを備えているので、
小型化及び薄形化を図ることが難しいという問題があ
る。また、図２１乃至図２３に例示するものは、厚いコ
ア材１１１を有する多層基板１１４を備えているので小
型化及び薄形化を図ることが難しいばかりでなく、スル
ーホールを有するなどの理由から製造工程が複雑で高価
な多層基板１１４を備えているので、低コスト化が難し
いという問題がある。さらに、これらの各従来例に係る
半導体モジュールは、配線層がリードフレームや金属箔
エッチング又は導電ペースト印刷された導電パターンを
もって形成されているので、配線の高密度化と高精度化
を図ることが難しく、高周波対応の半導体モジュールを
製造することが難しいという問題もある。However, among the conventional semiconductor modules, the one illustrated in FIG.
And a mold resin 104 for integrally sealing the lead frame 101 and the semiconductor chip 102.
There is a problem that it is difficult to reduce the size and thickness. 21 to 23 are provided with the multilayer substrate 114 having the thick core material 111, so that it is difficult to reduce the size and thickness of the device and also to have a through hole. Since the manufacturing process is complicated and the expensive multi-layer substrate 114 is provided, there is a problem that cost reduction is difficult. Further, in the semiconductor module according to each of these conventional examples, since the wiring layer is formed with a conductive pattern printed with a lead frame, metal foil etching or conductive paste, it is possible to increase the density and accuracy of the wiring. There is also a problem that it is difficult to manufacture a high-frequency compatible semiconductor module.

【０００８】即ち、半導体モジュールの小型化、薄形
化、高密度化及び高周波対応を図るためには、配線の高
密度化と配線長の短縮による遅延やノイズの低減が重要
な課題となり、特に、８００ＭＨｚ以上の周波数の無線
を利用する高周波用の半導体モジュールにおいては、配
線又は接合部に生じる電気磁気的な結合が特性に影響を
及ぼすため、配線長の短縮化と接合部の微小化及び均質
化がきわめて重要な課題となる。That is, in order to reduce the size, thickness, and density of a semiconductor module and to cope with a high frequency, it is important to reduce the delay and noise by increasing the wiring density and shortening the wiring length. In a high-frequency semiconductor module using wireless communication at a frequency of 800 MHz or more, the electromagnetic coupling generated in the wiring or the junction affects the characteristics. Is an extremely important issue.

【０００９】また、半導体モジュールの小型化、薄形化
及び低コスト化を図るためには、薄形にして配線層の多
層化が可能な配線手段の開発や、搭載部品及び配線手段
のパッケージ方法の改善が重要な課題となる。Further, in order to reduce the size, thickness and cost of the semiconductor module, it is necessary to develop a wiring means capable of making the wiring layers thin and thin, and a packaging method for mounting parts and wiring means. Is an important issue.

【００１０】本発明は、かかる技術的課題を解決するた
めになされたものであって、小型かつ薄形にして高周波
に対応できる低コストの半導体モジュールを提供するこ
と、並びに、この種の半導体モジュールを高能率かつ安
価に製造する方法を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve such a technical problem, and it is an object of the present invention to provide a low-cost semiconductor module which is small and thin and can cope with a high frequency. It is an object of the present invention to provide a highly efficient and inexpensive method for producing.

【００１１】[0011]

【課題を解決するための手段】本発明は、前記の目的を
達成するため、半導体モジュールの構成に関して、第１
に、半導体モジュールを、少なくとも１つの半導体チッ
プを含む１乃至複数の搭載部品と、当該搭載部品と電気
的に接続された配線層と、前記搭載部品並びに当該搭載
部品と前記配線層との接続部を封止するモールド樹脂
と、前記配線層の外面を覆う保護樹脂層とを備えるとい
う構成にした。According to the present invention, in order to achieve the above object, the first aspect of the present invention relates to a structure of a semiconductor module.
A semiconductor module including one or more mounting components including at least one semiconductor chip, a wiring layer electrically connected to the mounting component, the mounting component, and a connection portion between the mounting component and the wiring layer. And a protective resin layer covering the outer surface of the wiring layer.

【００１２】かように、搭載部品の配線手段を配線層と
保護樹脂層とから構成すると、従来の多層基板のコア材
に相当する部分を省略できるので、薄形にして安価な半
導体モジュールを得ることができる。また、配線層、即
ち、めっきにより形成された配線層を用いると、リード
フレームや金属箔エッチング又は導電ペースト印刷によ
り形成された配線層を備えた基板を用いた場合に比べて
配線パターンを著しく高密度化、高精度化、微小化及び
均質化することができるので、配線長が短かく小型の半
導体モジュールが得られると共に、浮遊容量の悪影響を
受けにくい高周波対応性の高い半導体モジュールを得る
ことができる。As described above, when the wiring means of the mounted components is composed of the wiring layer and the protective resin layer, a portion corresponding to the core material of the conventional multilayer substrate can be omitted, so that a thin and inexpensive semiconductor module is obtained. be able to. In addition, when a wiring layer, that is, a wiring layer formed by plating is used, the wiring pattern is significantly higher than when a lead frame or a substrate having a wiring layer formed by metal foil etching or conductive paste printing is used. Since the density, accuracy, miniaturization, and homogenization can be increased, a small-sized semiconductor module having a short wiring length can be obtained, and a high-frequency-compatible semiconductor module which is not easily affected by stray capacitance can be obtained. it can.

【００１３】本発明は、半導体モジュールの構成に関し
て、第２に、第１の課題解決手段における半導体チップ
を除く搭載部品として、トランジスタ、ダイオード、抵
抗、インダクタ、コンデンサ、水晶発振子、フィルタ、
バラン、アンテナ、機能モジュール又はコネクタのいず
れか、若しくはこれらの組み合わせを搭載するという構
成にした。なお、前記機能モジュールには、ＶＣＯ、Ｐ
ＬＬ又は電源レギュレータなどが含まれる。The present invention relates to the structure of a semiconductor module. Secondly, transistors, diodes, resistors, inductors, capacitors, crystal oscillators, filters,
Any one of a balun, an antenna, a functional module, a connector, or a combination thereof is mounted. The functional modules include VCO, P
LL or a power supply regulator is included.

【００１４】配線層は、高精度かつ均質に形成できるの
で、電気的及び熱的な安定性及び信頼性が高く、前記の
ような各種の電子部品又は電気部品を必要に応じて適宜
接続することができる。したがって、多種多様な電子部
品又は電気部品を搭載することができるので、各種の用
途に適用可能な多機能な半導体モジュールを得ることが
できる。Since the wiring layer can be formed with high accuracy and uniformity, the electrical and thermal stability and reliability are high, and it is necessary to appropriately connect various electronic components or electric components as described above as necessary. Can be. Therefore, since various electronic components or electric components can be mounted, a multifunctional semiconductor module applicable to various uses can be obtained.

【００１５】本発明は、半導体モジュールの構成に関し
て、第３に、第１の課題解決手段における配線層が絶縁
層を介して多層に形成され、各層の配線層の一部が接続
部を介して電気的に接続されているという構成にした。Thirdly, the present invention relates to the structure of a semiconductor module. Thirdly, the wiring layers in the first means for solving the problems are formed in multiple layers with an insulating layer interposed therebetween, and a part of the wiring layers of each layer is formed with a connecting portion interposed therebetween. It was configured to be electrically connected.

【００１６】かように、配線層を多層に形成すると、配
線層の形成面積を減少できるので、小型の半導体モジュ
ールを得ることができる。As described above, when the wiring layers are formed in multiple layers, the formation area of the wiring layers can be reduced, so that a small-sized semiconductor module can be obtained.

【００１７】本発明は、半導体モジュールの構成に関し
て、第４に、第１の課題解決手段における配線層が前記
保護樹脂層の片面に１層だけ形成されているという構成
にした。Fourth, the present invention has a fourth configuration in which only one wiring layer is formed on one surface of the protective resin layer in the first means for solving the problem.

【００１８】かように、配線層を保護樹脂層の片面に１
層だけ形成すると、配線層の形成工程を簡略化すること
ができるので、安価な半導体モジュールを得ることがで
きる。As described above, the wiring layer is formed on one side of the protective resin layer.
When only the layers are formed, the process of forming the wiring layer can be simplified, so that an inexpensive semiconductor module can be obtained.

【００１９】本発明は、半導体モジュールの構成に関し
て、第５に、第１の課題解決手段における保護樹脂層の
表面に複数の外部端子が設けられ、これら各外部端子と
前記配線層とが前記保護樹脂層を貫通する導体で電気的
に接続されているという構成にした。Fifth, the present invention relates to the configuration of a semiconductor module, wherein a plurality of external terminals are provided on the surface of the protective resin layer in the first means for solving the problems, and each of the external terminals and the wiring layer are connected to the protective layer. It was configured to be electrically connected by a conductor penetrating the resin layer.

【００２０】かように、保護樹脂層の表面に前記配線層
と電気的に接続された複数の外部端子を設けると、半導
体モジュールと他の電気装置、例えばプリント配線基板
との接続を容易化できるので、他装置への適用が容易な
半導体モジュールを得ることができる。As described above, when a plurality of external terminals electrically connected to the wiring layer are provided on the surface of the protective resin layer, the connection between the semiconductor module and another electric device such as a printed wiring board can be facilitated. Therefore, a semiconductor module that can be easily applied to other devices can be obtained.

【００２１】本発明は、半導体モジュールの構成に関し
て、第６に、第３の課題解決手段における多層に形成さ
れた配線層の全部又は一部が銅で形成されているという
構成にした。Sixth, the present invention relates to a configuration of a semiconductor module, wherein the whole or a part of the multilayer wiring layer in the third means for solving the problem is formed of copper.

【００２２】かように、配線層の全部又は一部を銅で形
成すると、銅は抵抗値が低い導電材料であるので、高周
波に対応可能な電気特性の良好な半導体モジュールを得
ることができる。As described above, when all or a part of the wiring layer is formed of copper, since copper is a conductive material having a low resistance value, it is possible to obtain a semiconductor module having high electrical characteristics capable of coping with high frequencies.

【００２３】本発明は、半導体モジュールの構成に関し
て、第７に、第３の課題解決手段における多層に形成さ
れた配線層の全部又は一部が銅で形成され、かつ、これ
ら各配線層を接続する接続部の全部又は一部が銅で形成
されているという構成にした。Seventh, the present invention relates to the configuration of a semiconductor module. Seventh, all or a part of the multi-layered wiring layers in the third means for solving the problems is formed of copper, and these wiring layers are connected. All or a part of the connecting portion to be formed is made of copper.

【００２４】かように、配線層の全部又は一部を銅で形
成し、かつ、これら各配線層を接続する接続部も銅で形
成すると、配線層とこれに接続される接続部とを同一工
程で形成できるので、配線部分の製造を簡略化すること
ができ、安価な半導体モジュールを得ることができる。
また、銅は抵抗値が低い導電材料であるので、高周波に
対応可能な電気特性の良好な半導体モジュールを得るこ
とができる。As described above, when all or a part of the wiring layer is formed of copper, and the connecting portions connecting these wiring layers are also formed of copper, the wiring layer and the connecting portion connected thereto are the same. Since it can be formed in a process, the manufacture of the wiring portion can be simplified, and an inexpensive semiconductor module can be obtained.
Further, since copper is a conductive material having a low resistance value, a semiconductor module having good electric characteristics capable of coping with high frequencies can be obtained.

【００２５】本発明は、半導体モジュールの構成に関し
て、第８に、第１の課題解決手段における配線層と前記
搭載部品の端子とがはんだで接続されているという構成
にした。Eighth, in the present invention, the configuration of the semiconductor module is such that the wiring layer in the first means for solving the problems and the terminals of the mounted components are connected by solder.

【００２６】かように、配線層と搭載部品の端子とをは
んだで接続すると、はんだは安価にして接続作業が容易
な電気接続材料であることから、低コストで信頼性の高
い半導体モジュールを得ることができる。As described above, when the wiring layer and the terminal of the mounted component are connected by solder, a low-cost and highly reliable semiconductor module can be obtained because the solder is an inexpensive and easy-to-use electrical connection material. be able to.

【００２７】本発明は、半導体モジュールの構成に関し
て、第９に、第１の課題解決手段における配線層と前記
搭載部品の端子とが金で接続されているという構成にし
た。The present invention ninthly relates to the structure of the semiconductor module, wherein the wiring layer in the first means for solving the problems and the terminals of the mounted components are connected by gold.

【００２８】かように、配線層と搭載部品の端子とを金
で接続すると、金は耐食性に優れ、かつ接続作業が容易
な電気接続材料であることから、耐久性及び信頼性の高
い半導体モジュールを得ることができる。As described above, when the wiring layer and the terminals of the mounted components are connected with gold, the semiconductor module has high durability and reliability because gold is an electrical connection material having excellent corrosion resistance and easy connection work. Can be obtained.

【００２９】本発明は、半導体モジュールの構成に関し
て、第１０に、第５の課題解決手段における端子がはん
だで形成されているという構成にした。In the tenth aspect of the present invention, the terminal in the fifth means for solving the problem is formed of solder.

【００３０】かように、保護樹脂層の表面にはんだで形
成された端子を設けると、はんだは安価にして接続作業
が容易な電気接続材料であることから、半導体モジュー
ルと他の電気装置、例えばプリント配線基板との接続を
容易化することができ、他装置への適用が容易な半導体
モジュールを得ることができる。When the terminals made of solder are provided on the surface of the protective resin layer, the solder is an inexpensive and easy-to-connect electrical connection material. A semiconductor module that can be easily connected to a printed wiring board and can be easily applied to other devices can be obtained.

【００３１】本発明は、半導体モジュールの構成に関し
て、第１１に、第１の課題解決手段におけるモールド樹
脂に外部接続コネクタが埋設され、当該外部接続コネク
タの一部が前記モールド樹脂から露出されているという
構成にした。Eleventh aspect of the present invention relates to a configuration of a semiconductor module. Eleventh, an external connector is embedded in a mold resin in the first means for solving the problem, and a part of the external connector is exposed from the mold resin. Was configured.

【００３２】かように、モールド樹脂に外部接続コネク
タを埋設し、当該外部接続コネクタの一部を前記モール
ド樹脂から露出させると、半導体モジュールと外部装置
とを接続コネクタを介して接続できるので、外部装置に
対して着脱可能な外付けタイプの半導体モジュールを得
ることができる。As described above, when the external connection connector is embedded in the mold resin and a part of the external connection connector is exposed from the mold resin, the semiconductor module and the external device can be connected through the connection connector. An external type semiconductor module that can be attached to and detached from the device can be obtained.

【００３３】本発明は、半導体モジュールの構成に関し
て、第１２に、第１の課題解決手段におけるモールド樹
脂にアンテナが埋設され、当該アンテナの一部が前記モ
ールド樹脂から露出されているという構成にした。Twelfth, with respect to the structure of the semiconductor module, the present invention has a structure in which an antenna is embedded in a mold resin in the first means for solving the problem, and a part of the antenna is exposed from the mold resin. .

【００３４】かように、モールド樹脂にアンテナを埋設
し、当該アンテナの一部を前記モールド樹脂から露出さ
せると、半導体モジュールと外部装置とをアンテナを介
して無線による通信ができるので、外部装置と非接触で
通信可能な無線タイプの半導体モジュールを得ることが
できる。As described above, when the antenna is embedded in the mold resin and a part of the antenna is exposed from the mold resin, the semiconductor module and the external device can communicate wirelessly via the antenna. A wireless semiconductor module capable of contactless communication can be obtained.

【００３５】本発明は、半導体モジュールの構成に関し
て、第１３に、第１２の課題解決手段における配線層を
構成する導体の一部をもってアンテナが形成されている
という構成にした。In the thirteenth aspect of the present invention, an antenna is formed with a part of a conductor constituting a wiring layer according to the twelfth aspect of the present invention.

【００３６】かように、配線層を構成する導体の一部を
もってアンテナを形成すると、配線層とアンテナとを同
一工程で形成できるので、配線層とアンテナの製造を簡
略化することができ、安価な半導体モジュールを得るこ
とができると共に、アンテナを平面状に形成することが
できるので、薄形の半導体モジュールを得ることができ
る。As described above, when the antenna is formed using a part of the conductor constituting the wiring layer, the wiring layer and the antenna can be formed in the same process, so that the manufacturing of the wiring layer and the antenna can be simplified and the cost can be reduced. Since a simple semiconductor module can be obtained and the antenna can be formed in a planar shape, a thin semiconductor module can be obtained.

【００３７】本発明は、半導体モジュールの構成に関し
て、第１４に、第１の課題解決手段における配線層を構
成する導体の一部をもって誘導性の表面線路が形成され
ているという構成にした。In the fourteenth aspect of the present invention, the semiconductor module has a configuration in which an inductive surface line is formed with a part of the conductor forming the wiring layer in the first means for solving the problems.

【００３８】かように、配線層を構成する導体の一部を
もって誘導性の表面線路を形成すると、誘導性の電子部
品の搭載を省略することができ、半導体モジュールに搭
載する電子部品数を減らすことができるので、小型かつ
薄形にして安価な半導体モジュールを得ることができ
る。As described above, when the inductive surface line is formed by using a part of the conductor forming the wiring layer, the mounting of the inductive electronic component can be omitted, and the number of electronic components mounted on the semiconductor module can be reduced. Therefore, a small, thin, and inexpensive semiconductor module can be obtained.

【００３９】本発明は、半導体モジュールの構成に関し
て、第１５に、第１の課題解決手段における配線層を構
成する導体の一部をもって容量性の表面線路が形成され
ているという構成にした。The fifteenth aspect of the present invention relates to the configuration of the semiconductor module, wherein a capacitive surface line is formed with a part of the conductor forming the wiring layer in the first means for solving the problems.

【００４０】かように、配線層を構成する導体の一部を
もって容量性の表面線路を形成すると、容量性の電子部
品の搭載を省略することができ、半導体モジュールに搭
載する電子部品数を減らすことができるので、小型かつ
薄形にして安価な半導体モジュールを得ることができ
る。また、配線層を構成する導体の一部をもって誘導性
の表面線路と容量性の表面線路の双方を形成した場合に
は、フィルタ、バラン又は方向性結合器等の機能を持つ
表面線路を形成することができるので、小型、薄形、安
価にして信頼性の高い半導体モジュールを得ることがで
きる。As described above, when a capacitive surface line is formed by using a part of the conductor constituting the wiring layer, the mounting of the capacitive electronic component can be omitted, and the number of electronic components mounted on the semiconductor module can be reduced. Therefore, a small, thin, and inexpensive semiconductor module can be obtained. When both the inductive surface line and the capacitive surface line are formed by using a part of the conductor forming the wiring layer, the surface line having a function such as a filter, a balun, or a directional coupler is formed. Therefore, a small, thin, inexpensive and highly reliable semiconductor module can be obtained.

【００４１】本発明は、半導体モジュールの構成に関し
て、第１６に、第１の課題解決手段におけるモールド樹
脂の表面の全部又は一部が金属膜で覆われているという
構成にした。Sixteenthly, with respect to the configuration of the semiconductor module, the sixteenth aspect of the present invention has a configuration in which the whole or a part of the surface of the mold resin in the first means for solving the problem is covered with a metal film.

【００４２】かように、モールド樹脂の表面の全部又は
一部を金属膜で覆うと、当該金属膜によって半導体チッ
プや他の搭載部品に作用する高周波雑音を低減すること
ができるので、信頼性の高い半導体モジュールを得るこ
とができる。As described above, when the entire or a part of the surface of the mold resin is covered with the metal film, the high frequency noise acting on the semiconductor chip and other mounted parts can be reduced by the metal film. A high semiconductor module can be obtained.

【００４３】本発明は、半導体モジュールの構成に関し
て、第１７に、第１の課題解決手段における保護樹脂層
表面の全部又は一部が金属膜で覆われているという構成
にした。Seventeenthly, the present invention relates to a configuration of a semiconductor module, in which the entirety or a part of the surface of the protective resin layer in the first means for solving the problem is covered with a metal film.

【００４４】かように、保護樹脂層表面の全部又は一部
を金属膜で覆うと、当該金属膜によって配線層の保護効
果をより一層高めることができると共に高周波雑音を低
減することができるので、信頼性の高い半導体モジュー
ルを得ることができる。As described above, when the whole or a part of the surface of the protective resin layer is covered with the metal film, the effect of protecting the wiring layer can be further enhanced by the metal film, and the high frequency noise can be reduced. A highly reliable semiconductor module can be obtained.

【００４５】本発明は、半導体モジュールの構成に関し
て、第１８に、第１の課題解決手段における保護樹脂層
の表面の一部が金属膜で覆われ、当該金属膜の全部又は
一部が前記配線層と電気的に接続され、当該配線層と電
気的に接続された前記金属膜に外部端子が設けられてい
るという構成にした。In the eighteenth aspect of the present invention, regarding the configuration of the semiconductor module, part of the surface of the protective resin layer in the first means for solving the problem is covered with a metal film, and all or part of the metal film is formed of the wiring. An external terminal is provided on the metal film electrically connected to the wiring layer and electrically connected to the wiring layer.

【００４６】かように、保護樹脂層の表面の一部を金属
膜で覆い、当該金属膜の全部又は一部を配線層と電気的
に接続し、当該配線層と電気的に接続された金属膜に外
部端子を設けると、高周波雑音を低減することができる
と共に、前記金属膜と外部端子との接続面での金属接合
を安定して形成できるため、安価にして信頼性の高い半
導体モジュールを得ることができる。As described above, a part of the surface of the protective resin layer is covered with the metal film, all or part of the metal film is electrically connected to the wiring layer, and the metal electrically connected to the wiring layer is formed. When an external terminal is provided on the film, high-frequency noise can be reduced, and a metal junction at the connection surface between the metal film and the external terminal can be formed stably. Obtainable.

【００４７】本発明は、半導体モジュールの構成に関し
て、第１９に、第１の課題解決手段における保護樹脂層
の外周部に金属膜の非形成部を設けるという構成にし
た。In the nineteenth aspect of the present invention, the semiconductor module has a nineteenth aspect in which a metal film non-forming portion is provided on the outer peripheral portion of the protective resin layer in the first means for solving the problems.

【００４８】半導体モジュールは、生産性を上げるため
に、通常、配線層と搭載部品との接続工程で仮基体上に
半導体モジュール複数個分の搭載部品を搭載し、モール
ド樹脂及び保護樹脂層並びに金属層の形成後に半導体モ
ジュールの個片を切り出すという製造方法がとられる。
個片の切り出しは、ダイシングによって行われるので、
切断部、即ち、切断によって形成される保護樹脂層の外
周部に金属膜が形成されていると、切断時に金属膜の剥
離やバリが生じやすく、良品の歩留まりが低下する。ま
た、製造方法の如何に関わらず、保護樹脂層の外周部に
金属膜が形成されていると、隣接に配置された他の電気
回路とショートするおそれもある。保護樹脂層の外周部
に金属膜の非形成部を設けておけば、かかる種々の不都
合を回避することができる。In order to increase the productivity of the semiconductor module, the mounting components for a plurality of semiconductor modules are usually mounted on a temporary base in a connection step between the wiring layer and the mounting components, and a molding resin, a protective resin layer, and a metal. A manufacturing method is used in which individual pieces of the semiconductor module are cut out after the formation of the layer.
Since individual pieces are cut out by dicing,
When the metal film is formed on the cut portion, that is, on the outer peripheral portion of the protective resin layer formed by the cutting, the metal film is easily peeled or burred at the time of cutting, and the yield of non-defective products is reduced. Further, regardless of the manufacturing method, if a metal film is formed on the outer peripheral portion of the protective resin layer, there is a possibility that a short circuit may occur with another electric circuit arranged adjacently. By providing a non-formed portion of the metal film on the outer peripheral portion of the protective resin layer, such various inconveniences can be avoided.

【００４９】本発明は、半導体モジュールの構成に関し
て、第２０に、第１６乃至第１９の課題解決手段におけ
る金属膜が軟磁性体で形成されているという構成にし
た。According to the present invention, in the twentieth aspect, the metal film according to the sixteenth to nineteenth aspects of the present invention is formed of a soft magnetic material.

【００５０】かように、金属膜を軟磁性体で形成する
と、軟磁性体は高周波雑音を低減する効果が特に高いの
で、高周波雑音を有効に低減することができ、信頼性の
高い半導体モジュールを得ることができる。As described above, when the metal film is formed of a soft magnetic material, the soft magnetic material has a particularly high effect of reducing high-frequency noise, so that high-frequency noise can be effectively reduced and a highly reliable semiconductor module can be obtained. Obtainable.

【００５１】本発明は、半導体モジュールの構成に関し
て、第２１に、第１７乃至第１９の課題解決手段におけ
る金属膜がニッケル又はニッケル合金で形成されている
という構成にした。According to the present invention, in the twenty-first aspect, the metal film in the seventeenth to nineteenth aspects of the present invention is formed of nickel or a nickel alloy.

【００５２】かように、金属膜をニッケル又はニッケル
合金で形成すると、ニッケルは高周波雑音の低減効果に
優れ、かつ、配線層を構成する銅や外部端子を構成する
はんだとの接合性が高いので、信頼性の高い外部端子付
きの半導体モジュールを得ることができる。As described above, when the metal film is formed of nickel or a nickel alloy, nickel has an excellent effect of reducing high-frequency noise and has a high bondability with copper forming the wiring layer and solder forming the external terminals. Thus, a highly reliable semiconductor module with external terminals can be obtained.

【００５３】一方、本発明は、前記の目的を達成するた
め、半導体モジュールの製造方法に関しては、第１に、
仮基体上に第１配線層を形成する工程と、前記第１配線
層上に第１開口部を有する第１絶縁層を形成する工程
と、前記第１絶縁層上に第２配線層を形成すると共に、
前記第１開口部を通して当該第２配線層と前記第１配線
層とを接続する接続部を形成する工程と、前記第２配線
層上に第２開口部を有する第２絶縁層を形成する工程
と、前記第２開口部を通して前記第２配線層に少なくと
も１つの半導体チップを含む１乃至複数の搭載部品を接
続する工程と、前記搭載部品並びに当該搭載部品と前記
第２配線層との接続部を樹脂封止する工程と、前記仮基
体を剥離する工程と、前記仮基体を剥離することによっ
て露出された前記第１配線層の外面に保護樹脂層を形成
する工程とを含んで半導体モジュールを製造するという
構成にした。On the other hand, in order to achieve the above object, the present invention relates to a method of manufacturing a semiconductor module.
Forming a first wiring layer on the temporary base, forming a first insulating layer having a first opening on the first wiring layer, and forming a second wiring layer on the first insulating layer Along with
Forming a connecting portion connecting the second wiring layer and the first wiring layer through the first opening, and forming a second insulating layer having a second opening on the second wiring layer; Connecting one or more mounting components including at least one semiconductor chip to the second wiring layer through the second opening; and connecting the mounting component and the mounting component to the second wiring layer. A resin module, a step of peeling off the temporary base, and a step of forming a protective resin layer on the outer surface of the first wiring layer exposed by peeling off the temporary base. It was configured to be manufactured.

【００５４】かように、仮基体を用いて、第１配線層の
形成から搭載部品等の樹脂封止までの各作業工程を実施
すると、仮基体の剛性を利用して各工程の作業を安定に
行うことができるので、複数の配線層と絶縁層とを有す
る半導体モジュールの製造を容易かつ高精度に行うこと
ができる。また、樹脂封止終了後、仮基体を剥離するの
で、薬品を用いて仮基体を除去する場合のように大掛か
りな装置や後処理を必要とせず、多層の配線層を有する
基板なし半導体モジュールの製造を容易かつ低コストに
行うことができる。また、第１配線層上に第１開口部を
有する第１絶縁層を形成した後、当該第１絶縁層上に第
２配線層を形成すると共に、第１開口部を通して当該第
２配線層と第１配線層とを接続する接続部を形成するの
で、第２配線層と接続部とを同一工程で形成することが
でき、多層の配線層を有する基板なし半導体モジュール
の製造を容易かつ低コストに行うことができる。さら
に、第２配線層上に第２開口部を有する第２絶縁層を形
成し、当該第２絶縁層に形成された第２開口部を通して
第２配線層と搭載部品との接続を行うので、第２絶縁層
形成後に第２開口部を形成する必要がなく、第２配線層
と搭載部品との接続を容易に行うことができることか
ら、１乃至複数の搭載部品が搭載された半導体モジュー
ルの製造を容易かつ低コストに行うことができる。As described above, when the work steps from the formation of the first wiring layer to the resin sealing of the mounted components and the like are performed using the temporary base, the work of each step is stabilized by utilizing the rigidity of the temporary base. Therefore, a semiconductor module having a plurality of wiring layers and an insulating layer can be easily and accurately manufactured. In addition, since the temporary base is peeled off after the resin sealing is completed, a large-scale apparatus or post-processing is not required as in the case of removing the temporary base using a chemical, and a semiconductor module without a substrate having a multilayer wiring layer is required. It can be manufactured easily and at low cost. Further, after forming a first insulating layer having a first opening on the first wiring layer, a second wiring layer is formed on the first insulating layer, and the second wiring layer is formed through the first opening. Since the connection portion for connecting to the first wiring layer is formed, the second wiring layer and the connection portion can be formed in the same step, and the manufacture of a substrateless semiconductor module having a multi-layer wiring layer is easy and low cost. Can be done. Further, a second insulating layer having a second opening is formed on the second wiring layer, and the connection between the second wiring layer and the mounted component is performed through the second opening formed in the second insulating layer. Since there is no need to form the second opening after the formation of the second insulating layer, and the connection between the second wiring layer and the mounted component can be easily performed, the manufacture of a semiconductor module having one or more mounted components mounted thereon Can be performed easily and at low cost.

【００５５】本発明は、半導体モジュールの製造方法に
関して、第２に、仮基体上に第１開口部を有する第１絶
縁層を形成する工程と、前記仮基体上の前記第１開口部
内に第１配線層を形成する工程と、前記第１絶縁層及び
前記第１配線層上に第２開口部を有する第２絶縁層を形
成する工程と、前記第２絶縁層上に第２配線層を形成す
ると共に、前記第２開口部を通して当該第２配線層と前
記第１配線層とを接続する接続部を形成する工程と、前
記第２配線層上に第３開口部を有する第３絶縁層を形成
する工程と、前記第３開口部を通して前記第２配線層に
少なくとも１つの半導体チップを含む１乃至複数の搭載
部品を接続する工程と、前記搭載部品並びに当該搭載部
品と前記第２配線層との接続部を樹脂封止する工程と、
前記仮基体を剥離する工程と、前記仮基体を剥離するこ
とによって露出された前記第１配線層の外面に保護樹脂
層を形成する工程とを含んで半導体モジュールを製造す
るという構成にした。The present invention relates to a method of manufacturing a semiconductor module. Second, a step of forming a first insulating layer having a first opening on a temporary base, and a step of forming a first insulating layer in the first opening on the temporary base. Forming a first wiring layer, forming a second insulating layer having a second opening on the first insulating layer and the first wiring layer, and forming a second wiring layer on the second insulating layer. Forming a connecting portion connecting the second wiring layer and the first wiring layer through the second opening, and a third insulating layer having a third opening on the second wiring layer Forming, and connecting one or more mounting components including at least one semiconductor chip to the second wiring layer through the third opening, the mounting component and the mounting component and the second wiring layer Resin sealing the connection portion with
A semiconductor module is manufactured including a step of peeling the temporary base and a step of forming a protective resin layer on the outer surface of the first wiring layer exposed by peeling the temporary base.

【００５６】かように、仮基体上に第１開口部を有する
第１絶縁層を形成した後に、前記仮基体上の第１開口部
内に第１配線層を形成すると、第１絶縁層が第１配線層
を形成する際のフォトレジストとして機能するので、半
導体モジュールの製造方法に関する第１の課題解決手段
の場合とは異なり、第１配線層を形成する際のフォトレ
ジストの形成や除去を省略することができて、多層の配
線層を有する基板なし半導体モジュールの製造を容易か
つ低コストに行うことができる。その他の作業工程につ
いては、第１の課題解決手段と同じであるので、前記と
同様の作用効果が発揮される。As described above, when the first wiring layer is formed in the first opening on the temporary base after forming the first insulating layer having the first opening on the temporary base, the first insulating layer becomes the first insulating layer. Since it functions as a photoresist when forming one wiring layer, unlike the case of the first means for solving the problem relating to the method of manufacturing a semiconductor module, the formation and removal of the photoresist when forming the first wiring layer are omitted. Therefore, it is possible to easily and inexpensively manufacture a semiconductor module without a substrate having multiple wiring layers. The other working steps are the same as those in the first means for solving the problems, and thus the same functions and effects as described above are exerted.

【００５７】本発明は、半導体モジュールの製造方法に
関して、第３に、仮基体上に配線層を形成する工程と、
前記配線層上に所要の開口部を有する絶縁層を形成する
工程と、前記開口部を通して前記配線層に少なくとも１
つの半導体チップを含む１乃至複数の搭載部品を接続す
る工程と、前記搭載部品並びに当該搭載部品と前記配線
層との接続部を樹脂封止する工程と、前記仮基体を剥離
する工程と、前記仮基体を剥離することによって露出さ
れた前記配線層の外面に保護樹脂層を形成する工程とを
含んで半導体モジュールを製造するという構成にした。The present invention relates to a method of manufacturing a semiconductor module, thirdly, a step of forming a wiring layer on a temporary base;
Forming an insulating layer having a required opening on the wiring layer; and forming at least one insulating layer on the wiring layer through the opening.
Connecting one or more mounting components including one semiconductor chip, sealing the mounting component and a connection portion between the mounting component and the wiring layer with a resin, removing the temporary base, Forming a protective resin layer on the outer surface of the wiring layer exposed by removing the temporary base.

【００５８】かように、仮基体を用いて、配線層の形成
から搭載部品等の樹脂封止までの各作業工程を実施する
と、仮基体の剛性を利用して各工程の作業を安定に行う
ことができるので、配線層と絶縁層とを有する半導体モ
ジュールの製造を容易かつ高精度に行うことができる。
また、樹脂封止終了後、仮基体を剥離するので、薬品を
用いて仮基体を除去する場合のように大掛かりな装置や
後処理を必要とせず、１層の配線層を有する基板なし半
導体モジュールの製造を容易かつ低コストに行うことが
できる。さらに、配線層上に開口部を有する絶縁層を形
成し、当該絶縁層に形成された開口部を通して配線層と
搭載部品との接続を行うので、絶縁層形成後に開口部を
形成する必要がなく、配線層と搭載部品との接続を容易
に行うことができることから、１乃至複数の搭載部品が
搭載された半導体モジュールの製造を容易かつ低コスト
に行うことができる。As described above, when the respective working steps from the formation of the wiring layer to the resin sealing of the mounted components and the like are performed using the temporary base, the work of each step is stably performed utilizing the rigidity of the temporary base. Therefore, a semiconductor module having a wiring layer and an insulating layer can be easily and accurately manufactured.
In addition, since the temporary base is peeled off after the resin sealing is completed, a large-scale device or post-processing is not required unlike the case where the temporary base is removed by using a chemical, and a semiconductor module without a substrate having one wiring layer is required. Can be manufactured easily and at low cost. Further, an insulating layer having an opening is formed over the wiring layer, and the connection between the wiring layer and the mounted component is performed through the opening formed in the insulating layer. Therefore, there is no need to form an opening after forming the insulating layer. Since the connection between the wiring layer and the mounted components can be easily performed, the manufacture of a semiconductor module on which one or more mounted components are mounted can be performed easily and at low cost.

【００５９】本発明は、半導体モジュールの製造方法に
関して、第４に、仮基体上に第１開口部を有する第１絶
縁層を形成する工程と、前記仮基体上の前記第１開口部
内に配線層を形成する工程と、前記第１絶縁層及び前記
配線層上に第２開口部を有する第２絶縁層を形成する工
程と、前記第２開口部を通して前記配線層に少なくとも
１つの半導体チップを含む１乃至複数の搭載部品を接続
する工程と、前記搭載部品並びに当該搭載部品と前記配
線層との接続部を樹脂封止する工程と、前記仮基体を剥
離する工程と、前記仮基体を剥離することによって露出
された前記配線層の外面に保護樹脂層を形成する工程と
を含んで半導体モジュールを製造するという構成にし
た。The present invention relates to a method of manufacturing a semiconductor module, fourthly, a step of forming a first insulating layer having a first opening on a temporary base, and a step of forming a wiring in the first opening on the temporary base. Forming a layer, forming a second insulating layer having a second opening on the first insulating layer and the wiring layer, and attaching at least one semiconductor chip to the wiring layer through the second opening. A step of connecting one or more mounted components including the above, a step of resin-sealing the mounted component and a connection portion between the mounted component and the wiring layer, a step of peeling the temporary base, and a step of peeling the temporary base And forming a protective resin layer on the exposed outer surface of the wiring layer.

【００６０】かように、仮基体上に第１開口部を有する
第１絶縁層を形成した後に、前記仮基体上の第１開口部
内に配線層を形成すると、第１絶縁層が配線層を形成す
る際のレジストパターンとして機能するので、半導体モ
ジュールの製造方法に関する第３の課題解決手段の場合
とは異なり、第１配線層を形成する際のレジストパター
ンの形成や除去を省略することができて、配線層を有す
る基板なし半導体モジュールの製造を容易かつ低コスト
に行うことができる。その他の作業工程については、第
３の課題解決手段と同じであるので、前記と同様の作用
効果が発揮される。As described above, after forming the first insulating layer having the first opening on the temporary base, and forming the wiring layer in the first opening on the temporary base, the first insulating layer forms the wiring layer. Since it functions as a resist pattern at the time of formation, unlike the case of the third problem solving means relating to the method of manufacturing a semiconductor module, the formation and removal of the resist pattern at the time of forming the first wiring layer can be omitted. As a result, it is possible to easily and inexpensively manufacture a semiconductor module without a substrate having a wiring layer. The other working steps are the same as those of the third means for solving the problems, and thus the same functions and effects as described above are exerted.

【００６１】本発明は、半導体モジュールの製造方法に
関して、第５に、仮基体上にニッケルめっき層を形成す
る工程と、前記ニッケルめっき層上に第１開口部を有す
る保護樹脂層を形成する工程と、前記ニッケルめっき層
上の前記第１開口部及び保護樹脂層上に第１配線層を形
成する工程と、前記保護樹脂層及び前記第１配線層上に
第２開口部を有する第１絶縁層を形成する工程と、当該
第１絶縁層上に第２配線層を形成すると共に、前記第２
開口部を通して当該第２配線層と前記第１配線層とを接
続する接続部を形成する工程と、前記第２配線層上に第
３開口部を有する第２絶縁層を形成する工程と、前記第
３開口部を通して前記第２配線層に少なくとも１つの半
導体チップを含む１乃至複数の搭載部品を接続する工程
と、前記搭載部品並びに当該搭載部品と前記第２配線層
との接続部を樹脂封止する工程と、前記仮基体を剥離し
て前記ニッケルめっき層を露出させる工程と、前記ニッ
ケルめっき層の一部を除去する工程とを含んで半導体モ
ジュールを製造するという構成にした。The present invention relates to a method for manufacturing a semiconductor module, fifthly, a step of forming a nickel plating layer on a temporary base and a step of forming a protective resin layer having a first opening on the nickel plating layer. Forming a first wiring layer on the first opening and the protective resin layer on the nickel plating layer; and forming a first insulating layer having a second opening on the protective resin layer and the first wiring layer. Forming a second wiring layer on the first insulating layer and forming the second wiring layer on the first insulating layer.
Forming a connecting portion for connecting the second wiring layer and the first wiring layer through the opening, forming a second insulating layer having a third opening on the second wiring layer, Connecting one or more mounting components including at least one semiconductor chip to the second wiring layer through a third opening; and sealing the mounting component and a connection between the mounting component and the second wiring layer with a resin. The semiconductor module is manufactured by including a step of stopping, a step of exposing the nickel plating layer by peeling the temporary base, and a step of removing a part of the nickel plating layer.

【００６２】かように、ニッケルめっき層が形成された
仮基体を用い、ニッケルめっき層上に第１開口部を有す
る保護樹脂層を形成し、所要部分の樹脂封止後に、仮基
体を剥離してニッケルめっき層を露出させると、その後
の工程でニッケルめっき層の一部を除去することによっ
て、第１配線層と電気的に接続された金属膜（ニッケル
膜）及び／又は第１配線層と電気的に接続されていない
金属膜（ニッケル膜）とを形成することができるので、
保護樹脂層の一部が金属膜で覆われ、かつ、多層の配線
層と外部端子とを有する半導体モジュールを容易に製造
することができる。その他の作業工程については、第１
の課題解決手段と同じであるので、前記と同様の作用効
果が発揮される。As described above, using the temporary base on which the nickel plating layer is formed, the protective resin layer having the first opening is formed on the nickel plating layer, and after the required portion is sealed with the resin, the temporary base is peeled off. And exposing the nickel plating layer to remove a portion of the nickel plating layer in a subsequent step, thereby forming a metal film (nickel film) electrically connected to the first wiring layer and / or the first wiring layer. Since a metal film (nickel film) that is not electrically connected can be formed,
A semiconductor module in which a part of the protective resin layer is covered with a metal film and which has a multilayer wiring layer and external terminals can be easily manufactured. For other work processes,
Therefore, the same functions and effects as those described above are exerted.

【００６３】本発明は、半導体モジュールの製造方法に
関して、第６に、仮基体上にニッケルめっき層を形成す
る工程と、前記ニッケルめっき層上に第１開口部を有す
る保護樹脂層を形成する工程と、前記ニッケルめっき層
上の前記第１開口部及び保護樹脂層上に配線層を形成す
る工程と、前記保護樹脂層及び前記配線層上に第２開口
部を有する絶縁層を形成する工程と、前記第２開口部を
通して前記配線層に少なくとも１つの半導体チップを含
む１乃至複数の搭載部品を接続する工程と、前記搭載部
品並びに当該搭載部品と前記配線層との接続部を樹脂封
止する工程と、前記仮基体を剥離して前記ニッケルめっ
き層を露出させる工程と、前記ニッケルめっき層の一部
を除去する工程とを含んで半導体モジュールを製造する
という構成にした。The present invention relates to a method for manufacturing a semiconductor module. Sixth, a step of forming a nickel plating layer on a temporary base and a step of forming a protective resin layer having a first opening on the nickel plating layer. Forming a wiring layer on the first opening and the protective resin layer on the nickel plating layer; and forming an insulating layer having a second opening on the protective resin layer and the wiring layer. Connecting one or more mounting components including at least one semiconductor chip to the wiring layer through the second opening, and sealing the mounting component and a connection portion between the mounting component and the wiring layer with a resin. A semiconductor module is manufactured including a step of exposing the nickel plating layer by peeling the temporary substrate, and a step of removing a part of the nickel plating layer.

【００６４】かように、ニッケルめっき層が形成された
仮基体を用い、ニッケルめっき層上に第１開口部を有す
る保護樹脂層を形成し、所要部分の樹脂封止後に、仮基
体を剥離してニッケルめっき層を露出させると、その後
の工程でニッケルめっき層の一部を除去することによっ
て、配線層と電気的に接続された金属膜（ニッケル膜）
及び／又は第１配線層と電気的に接続されていない金属
膜（ニッケル膜）とを形成することができるので、保護
樹脂層の一部が金属膜で覆われ、かつ、単層の配線層と
外部端子とを有する半導体モジュールを容易に製造する
ことができる。その他の作業工程については、第１の課
題解決手段と同じであるので、前記と同様の作用効果が
発揮される。As described above, using the temporary base on which the nickel plating layer is formed, a protective resin layer having a first opening is formed on the nickel plating layer. After exposing the nickel plating layer, a part of the nickel plating layer is removed in a subsequent step, thereby forming a metal film (nickel film) electrically connected to the wiring layer.
And / or a metal film (nickel film) not electrically connected to the first wiring layer can be formed, so that a part of the protective resin layer is covered with the metal film and a single-layer wiring layer is formed. And a semiconductor module having external terminals can be easily manufactured. The other working steps are the same as those in the first means for solving the problems, and thus the same functions and effects as described above are exerted.

【００６５】本発明は、半導体モジュールの製造方法に
関して、第７に、半導体モジュールの製造方法に関する
第１乃至第６の課題解決手段における配線層と搭載部品
との接続工程で、仮基体上に半導体モジュール複数個分
の搭載部品を搭載し、保護樹脂層の形成後、半導体モジ
ュールの個片を切り出すという構成にした。The present invention relates to a method of manufacturing a semiconductor module. Seventhly, in the first to sixth means for solving the problem of the method of manufacturing a semiconductor module, in the step of connecting a wiring layer and a mounted component, a semiconductor After mounting components for a plurality of modules and forming a protective resin layer, the semiconductor module is cut out individually.

【００６６】かように、配線層と搭載部品との接続工程
で、仮基体上に半導体モジュール複数個分の搭載部品を
搭載し、保護樹脂層の形成後、半導体モジュールの個片
を切り出すいう方法をとると、１サイクルの製造工程で
所要の半導体モジュールを多数個取りすることができる
ので、所要の半導体モジュールの製造を効率化、低コス
ト化することができる。As described above, in the step of connecting the wiring layer and the mounted components, the mounting components for a plurality of semiconductor modules are mounted on the temporary base, and after forming the protective resin layer, the individual pieces of the semiconductor module are cut out. In this case, a large number of required semiconductor modules can be obtained in one cycle of the manufacturing process, so that the required semiconductor modules can be manufactured efficiently and at low cost.

【００６７】本発明は、半導体モジュールの製造方法に
関して、第８に、半導体モジュールの製造方法に関する
第１乃至第６の課題解決手段における仮基体として、ス
テンレス鋼板を用いるという構成にした。Eighth, the present invention relates to a method for manufacturing a semiconductor module, wherein a stainless steel plate is used as a temporary base in the first to sixth means for solving the problem relating to the method for manufacturing a semiconductor module.

【００６８】かように、仮基体としてステンレス鋼板を
用いると、ステンレス鋼板は高剛性であるので、配線層
や第１絶縁層の形成から搭載部品等の樹脂封止までの各
作業工程を安定に行うことができ、配線層と絶縁層とを
有する半導体モジュールの製造を容易かつ高精度に行う
ことができる。また、ステンレス鋼板は高弾性の金属材
料で、配線層や第１絶縁層からの剥離を容易に行うこと
ができ、半導体モジュールの製造を高能率に行うことが
できる。As described above, when a stainless steel plate is used as the temporary base, the stainless steel plate has high rigidity, so that each operation process from the formation of the wiring layer and the first insulating layer to the resin sealing of the mounted components can be stably performed. Accordingly, a semiconductor module having a wiring layer and an insulating layer can be easily and accurately manufactured. Further, the stainless steel plate is a highly elastic metal material, and can be easily separated from the wiring layer and the first insulating layer, and the semiconductor module can be manufactured with high efficiency.

【００６９】本発明は、半導体モジュールの製造方法に
関して、第９に、半導体モジュールの製造方法に関する
第１乃至第６の課題解決手段における仮基体として、ニ
ッケルめっきが施されたステンレス鋼板を用いるという
構成にした。A ninth aspect of the present invention relates to a method of manufacturing a semiconductor module, wherein a nickel-plated stainless steel sheet is used as a temporary base in the first to sixth means for solving the problem of the semiconductor module manufacturing method. I made it.

【００７０】かように、仮基体としてニッケルめっきが
施されたステンレス鋼板を用いると、ニッケルは導電性
が高いので、仮基体上に配線層を形成する際の給電膜と
して利用することができる。また、ニッケルはステンレ
ス製の仮基体との剥離性が良好であるので、樹脂モール
ド後の仮基体の剥離を容易に行うことができる。As described above, when a nickel-plated stainless steel plate is used as the temporary base, nickel has high conductivity, and thus can be used as a power supply film when forming a wiring layer on the temporary base. In addition, since nickel has good releasability from a temporary substrate made of stainless steel, the temporary substrate after resin molding can be easily peeled off.

【００７１】本発明は、半導体モジュールの製造方法に
関して、第１０に、半導体モジュールの製造方法に関す
る第５又は第６の課題解決手段におけるニッケルめっき
層の一部を除去する工程で、前記保護樹脂層の外周部に
相当する部分のニッケルめっき層を除去するという構成
にした。According to a tenth aspect of the present invention, in a method of manufacturing a semiconductor module, in the fifth or sixth means for solving the problem of the semiconductor module manufacturing method, a step of removing a part of the nickel plating layer is performed. The nickel plating layer corresponding to the outer peripheral portion was removed.

【００７２】かように、ニッケルめっき層の一部を除去
する工程で、前記保護樹脂層の外周部に相当する部分の
ニッケルめっき層を除去しておけば、半導体モジュール
を多数個取りする場合においてもニッケルめっき層に剥
離やバリが発生しないので、良品を歩留まり良く製造す
ることができる。また、隣接に配置された他の電気回路
とショートしにくい半導体モジュールを製造することが
できる。As described above, in the step of removing a part of the nickel plating layer, if the nickel plating layer corresponding to the outer peripheral portion of the protective resin layer is removed, a large number of semiconductor modules can be obtained. Since no peeling or burrs are generated on the nickel plating layer, good products can be manufactured with high yield. Further, it is possible to manufacture a semiconductor module which is unlikely to be short-circuited with another electric circuit arranged adjacently.

【００７３】本発明は、半導体モジュールの製造方法に
関して、第１１に、半導体モジュールの製造方法に関す
る第１乃至第６の課題解決手段における配線層を形成す
る際の給電体として、前記仮基体を用いるという構成に
した。The present invention relates to a method of manufacturing a semiconductor module. Eleventh, the temporary substrate is used as a power supply when forming a wiring layer in the first to sixth means for solving the problem of the method of manufacturing a semiconductor module. Was configured.

【００７４】かように、配線層を形成する際の給電体と
して仮基体を用いると、配線層の形成に際して特別な給
電体を形成する必要がないので、配線層の形成を容易化
することができ、半導体モジュールの製造を低コストに
行うことができる。As described above, when the temporary base is used as the power supply when forming the wiring layer, it is not necessary to form a special power supply when forming the wiring layer, so that the formation of the wiring layer can be facilitated. Thus, the semiconductor module can be manufactured at low cost.

【００７５】本発明は、半導体モジュールの製造方法に
関して、第１２に、半導体モジュールの製造方法に関す
る第１乃至第６の課題解決手段における配線層を形成す
る際の給電体として、スパッタリングにより形成された
導電膜を用いるという構成にした。The present invention relates to a method of manufacturing a semiconductor module. Twelfth, the present invention is formed by sputtering as a power supply when forming a wiring layer in the first to sixth means for solving the problem of a method of manufacturing a semiconductor module. The configuration is such that a conductive film is used.

【００７６】かように、配線層を形成する際の給電体と
してスパッタリングにより形成された導電膜を用いる
と、仮基体と接触しない部分にも配線層を形成すること
ができるので、配線層を多層に配置することができる。As described above, when a conductive film formed by sputtering is used as a power supply when forming a wiring layer, the wiring layer can be formed even in a portion not in contact with the temporary substrate. Can be arranged.

【００７７】本発明は、半導体モジュールの製造方法に
関して、第１３に、半導体モジュールの製造方法に関す
る第５、第６、第９、第１０の課題解決手段における仮
基体として厚さが１ｍｍ以下のステンレス鋼板を用い、
当該ステンレス鋼板の片面に厚さが５μｍ以上２０μｍ
以下のニッケルめっき層を形成するという構成にした。The present invention relates to a method of manufacturing a semiconductor module, and thirteenth, the fifth, sixth, ninth, and tenth means for solving the problem of the semiconductor module manufacturing method, wherein the temporary base is made of stainless steel having a thickness of 1 mm or less. Using steel plate,
One side of the stainless steel plate has a thickness of 5 μm or more and 20 μm
The following nickel plating layer was formed.

【００７８】厚さが１ｍｍ以下のステンレス鋼板の片面
にニッケルめっき層を形成した場合、ニッケルめっき層
の厚さが薄すぎる場合には半導体モジュールの製造過程
で剥離が生じ、厚すぎる場合にはステンレス鋼板に反り
を生じて良好な半導体モジュールの製造が困難になる。
実験によると、ニッケルめっき層の厚さを５μｍ以上２
０μｍ以下に規制した場合には、ニッケルめっき層に不
正な剥離が発生せず、しかもステンレス鋼板の反りを良
好な半導体モジュールの製造に支障がない程度にするこ
とができた。よって、片面に厚さが５μｍ以上２０μｍ
以下のニッケルめっき層が形成された厚さが１ｍｍ以下
のステンレス鋼板を仮基体として用いることによって、
半導体モジュールの良品を歩留まり良く製造することが
できる。なお、ステンレス鋼板の厚さが１ｍｍ以上にな
ると、相対的に反りは発生しにくくなるが、ワークの重
量が大きくなるため、使用しがたい。When a nickel plating layer is formed on one side of a stainless steel plate having a thickness of 1 mm or less, if the thickness of the nickel plating layer is too thin, peeling occurs in the manufacturing process of the semiconductor module. Warpage occurs in the steel sheet, making it difficult to manufacture a good semiconductor module.
According to the experiment, the thickness of the nickel plating layer was set to 5 μm or more 2
In the case where the thickness is regulated to 0 μm or less, the nickel plating layer does not peel off illegally, and the warpage of the stainless steel plate can be reduced to a level that does not hinder the production of a good semiconductor module. Therefore, the thickness is 5 μm or more and 20 μm on one side.
By using a stainless steel sheet having a thickness of 1 mm or less on which the following nickel plating layer is formed as a temporary base,
A good semiconductor module can be manufactured with good yield. In addition, when the thickness of the stainless steel plate is 1 mm or more, warpage is relatively unlikely to occur, but the weight of the work increases, so that it is difficult to use.

【００７９】[0079]

【発明の実施の形態】〈半導体モジュールの第１例〉本
発明に係る半導体モジュールの第１例を、図１に基づい
て説明する。図１は第１実施形態例に係る半導体モジュ
ール１Ａの要部断面図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS <First Example of Semiconductor Module> A first example of a semiconductor module according to the present invention will be described with reference to FIG. FIG. 1 is a cross-sectional view of a main part of a semiconductor module 1A according to the first embodiment.

【００８０】図１から明らかなように、本例の半導体モ
ジュール１Ａは、第１配線層１、第１絶縁層２、第２配
線層３、第１配線層１と第２配線層３とを接続する接続
部３ａ、第２絶縁層４、半導体チップ５、他の搭載部品
６、第２配線層３と半導体チップ５とを接続する導体
７、第２配線層３と他の搭載部品６とを接続する導体
８、半導体チップ５と他の搭載部品６と導体７，８を一
体に封止するモールド樹脂９、第１配線層１の外面に局
部的に形成されたニッケル層（金属膜）１０、第１配線
層１の外面を覆う保護樹脂層１１、ニッケル層１０に形
成された外部端子１２から構成されている。As is clear from FIG. 1, the semiconductor module 1A of the present embodiment comprises a first wiring layer 1, a first insulating layer 2, a second wiring layer 3, and a first wiring layer 1 and a second wiring layer 3. The connecting portion 3a to be connected, the second insulating layer 4, the semiconductor chip 5, another mounting component 6, the conductor 7 connecting the second wiring layer 3 to the semiconductor chip 5, the second wiring layer 3 and the other mounting component 6, 8, a mold resin 9 for integrally sealing the semiconductor chip 5 and other mounting components 6 and the conductors 7, 8, and a nickel layer (metal film) locally formed on the outer surface of the first wiring layer 1. 10, a protective resin layer 11 covering the outer surface of the first wiring layer 1, and external terminals 12 formed on the nickel layer 10.

【００８１】第１配線層１、第２配線層３及び接続部３
ａは、銅又は銅合金を電気めっき（電解鋳造）すること
によって形成される。銅合金としては、耐腐食性や密着
性に優れることなどから、銅−ニッケル合金又は銅−ニ
ッケル−銀合金が特に適する。接続部３ａは、第１絶縁
層２に開設された第１開口部２ａ内に形成され、第１配
線層１と第２配線層３とを電気的に接続する。First Wiring Layer 1, Second Wiring Layer 3, and Connection 3
a is formed by electroplating (electrolytic casting) copper or a copper alloy. As the copper alloy, a copper-nickel alloy or a copper-nickel-silver alloy is particularly suitable because of its excellent corrosion resistance and adhesion. The connection part 3a is formed in the first opening 2a opened in the first insulating layer 2, and electrically connects the first wiring layer 1 and the second wiring layer 3.

【００８２】第１絶縁層２、第２絶縁層４及び保護樹脂
層１１は、絶縁性樹脂によって形成される。なお、絶縁
性樹脂としては、これら第１絶縁層２、第２絶縁層４及
び保護樹脂層１１の形成を容易にするため、感光性樹脂
を用いることもできる。第１絶縁層２には、接続部３ａ
を形成するための第１開口部２ａが所要の配列で形成さ
れ、第２絶縁層４には、導体７，８を貫通するための第
２開口部４ａが所要の配列で形成される。The first insulating layer 2, the second insulating layer 4, and the protective resin layer 11 are formed of an insulating resin. In addition, a photosensitive resin may be used as the insulating resin in order to easily form the first insulating layer 2, the second insulating layer 4, and the protective resin layer 11. The first insulating layer 2 includes a connection portion 3a
Are formed in a required arrangement, and second openings 4a for penetrating the conductors 7 and 8 are formed in the second insulating layer 4 in a required arrangement.

【００８３】半導体チップ５としては、公知に属する任
意の半導体チップを用いることができるが、半導体モジ
ュール１Ａの総厚を薄形化する場合には、シリコンウエ
ハに機械的又は化学的手段若しくはこれらの組み合わせ
による研磨加工が施され、所望の厚さまで薄形化された
ベアチップが用いられる。この半導体チップ５のパッド
部（入出力端子）には、導体７として金バンプが形成さ
れており、当該金バンプ７を介して半導体チップ５と第
２配線層３とが接続される。As the semiconductor chip 5, any well-known semiconductor chip can be used. However, when the total thickness of the semiconductor module 1A is reduced, mechanical or chemical means or a method using a silicon wafer is used. A bare chip that has been polished by the combination and thinned to a desired thickness is used. A gold bump is formed as a conductor 7 on a pad portion (input / output terminal) of the semiconductor chip 5, and the semiconductor chip 5 and the second wiring layer 3 are connected via the gold bump 7.

【００８４】他の搭載部品６としては、トランジスタ、
ダイオード、抵抗、インダクタ、コンデンサ、水晶発振
子、フィルタ、バラン、アンテナ、機能モジュールなど
のチップ部品や外部接続コネクタなどを搭載することが
できる。なお、前記機能モジュールには、ＶＣＯ、ＰＬ
Ｌ又は電源レギュレータなどが含まれる。The other mounting components 6 include transistors,
Chip components such as diodes, resistors, inductors, capacitors, crystal oscillators, filters, baluns, antennas, and functional modules, and external connectors can be mounted. The functional modules include VCO, PL
L or a power regulator.

【００８５】他の搭載部品６と第２配線層３とを接続す
る導体８としては、導電ペーストや異方性導電接着剤な
どを用いることもできるが、安価にして信頼性の高い接
続が可能であることから、はんだが特に適する。As the conductor 8 for connecting the other mounting component 6 and the second wiring layer 3, a conductive paste or an anisotropic conductive adhesive can be used. Therefore, solder is particularly suitable.

【００８６】モールド樹脂９は、前記半導体チップ５
と、他の搭載部品６と、これら各搭載部品５，６と第２
配線層３との接続部とを一体に樹脂封止するものであっ
て、従来より半導体チップの樹脂封止に適用されている
各種の樹脂材料を用いて形成することができる。[0086] The molding resin 9 is
And other mounting parts 6, and each of these mounting parts 5, 6 and the second
The resin is used to integrally seal the connection portion with the wiring layer 3 and can be formed using various resin materials conventionally applied to resin sealing of semiconductor chips.

【００８７】ニッケル層１０は、外部端子１２の形成を
容易にするものであって、外部端子１２を形成しようと
する第１配線層１の端子部に形成される。The nickel layer 10 facilitates the formation of the external terminals 12 and is formed on the terminal portion of the first wiring layer 1 where the external terminals 12 are to be formed.

【００８８】外部端子１２は、半導体モジュール１Ａを
外部装置、例えばプリント配線基板に接続するために使
用されるものであって、安価にして信頼性の高い接続が
容易に行えることから、はんだで形成することが特に好
ましい。The external terminals 12 are used to connect the semiconductor module 1A to an external device, for example, a printed wiring board. Since the external terminals 12 can be easily connected at low cost and with high reliability, they are formed by soldering. It is particularly preferred to do so.

【００８９】本例の半導体モジュール１Ａは、搭載部品
５，６の配線手段を配線層１，３と保護樹脂層２，４と
から構成したので、従来の多層基板のコア材に相当する
部分を省略することができ、薄形にして安価な半導体モ
ジュール１Ａを得ることができる。また、電気めっきに
よって形成される配線層１，３を備えたので、リードフ
レームや金属箔エッチング又は導電ペースト印刷により
形成された配線層を備えた基板を用いる場合に比べて配
線パターンの高密度化、高精度化、微小化及び均質化を
図ることができ、小型にして高周波対応性の高い半導体
モジュールを得ることができる。さらに、第１配線層１
及びこれと電気的に接続された第２配線層３とを２層に
形成したので、配線層１，３の形成面積を減少すること
ができ、半導体モジュール１Ａの小型化を図ることがで
きる。In the semiconductor module 1A of this embodiment, the wiring means for the mounted components 5 and 6 is composed of the wiring layers 1 and 3 and the protective resin layers 2 and 4. Therefore, a portion corresponding to the core material of the conventional multilayer substrate is used. It can be omitted, and a thin and inexpensive semiconductor module 1A can be obtained. Also, since the wiring layers 1 and 3 formed by electroplating are provided, the density of the wiring pattern can be increased as compared with the case where a lead frame or a substrate having a wiring layer formed by metal foil etching or conductive paste printing is used. It is possible to achieve high precision, miniaturization and homogenization, and to obtain a small-sized semiconductor module having high frequency compatibility. Further, the first wiring layer 1
Since the second wiring layer 3 and the second wiring layer 3 electrically connected thereto are formed in two layers, the formation area of the wiring layers 1 and 3 can be reduced, and the size of the semiconductor module 1A can be reduced.

【００９０】なお、前記実施形態例では、配線層を２層
に形成したが３層以上に形成することももちろん可能で
ある。Although the wiring layer is formed in two layers in the above embodiment, it is of course possible to form three or more wiring layers.

【００９１】〈半導体モジュールの第２例〉本発明に係
る半導体モジュールの第２例を、図２に基づいて説明す
る。図２は第２実施形態例に係る半導体モジュール１Ｂ
の要部断面図である。<Second Example of Semiconductor Module> A second example of the semiconductor module according to the present invention will be described with reference to FIG. FIG. 2 shows a semiconductor module 1B according to the second embodiment.
It is principal part sectional drawing of.

【００９２】図２から明らかなように、本例の半導体モ
ジュール１Ｂは、第１絶縁層１３、第１配線層１、第２
絶縁層１４、第２配線層３、第１配線層１と第２配線層
３とを接続する接続部３ａ、第３絶縁層１５、半導体チ
ップ５、他の搭載部品６、第２配線層３と半導体チップ
５とを接続する導体７、第２配線層３と他の搭載部品６
とを接続する導体８、半導体チップ５と他の搭載部品６
と導体７，８を一体に封止するモールド樹脂９、第１配
線層１の外面に局部的に形成されたニッケル層１０、第
１配線層１及び第１絶縁層１３の外面を覆う保護樹脂層
１１、ニッケル層１０に形成された外部端子１２から構
成されている。As is apparent from FIG. 2, the semiconductor module 1B of the present example has a first insulating layer 13, a first wiring layer 1,
Insulating layer 14, second wiring layer 3, connecting portion 3a connecting first wiring layer 1 and second wiring layer 3, third insulating layer 15, semiconductor chip 5, other mounted components 6, second wiring layer 3 , The second wiring layer 3 and other mounting components 6 for connecting the semiconductor chip 5 to the semiconductor chip 5
, Semiconductor chip 5 and other mounting components 6
Resin 9 that integrally seals and conductors 7 and 8, nickel layer 10 locally formed on the outer surface of first wiring layer 1, and protective resin that covers the outer surfaces of first wiring layer 1 and first insulating layer 13 It comprises a layer 11 and external terminals 12 formed on a nickel layer 10.

【００９３】第２絶縁層１４は、第１実施形態例に係る
半導体モジュール１Ａの第１絶縁層２に相当するもので
あって、第１実施形態例に係る半導体モジュール１Ａの
第１開口部２ａに相当する第２開口部１４ａが開設され
ており、当該第２開口部１４ａ内に第１配線層１と第２
配線層３とを接続する接続部３ａが形成されている。一
方、第３絶縁層１５は、第１実施形態例に係る半導体モ
ジュール１Ａの第２絶縁層４に相当するものであって、
第１実施形態例に係る半導体モジュール１Ａの第２開口
部４ａに相当する第３開口部１５ａが開設されており、
当該第３開口部１５ａ内に配置された導体７，８を介し
て、第２配線層３と半導体チップ５及び第２配線層３と
他の搭載部品６とが接続されている。The second insulating layer 14 corresponds to the first insulating layer 2 of the semiconductor module 1A according to the first embodiment, and corresponds to the first opening 2a of the semiconductor module 1A according to the first embodiment. A second opening 14a corresponding to the first wiring layer 1 and the second opening 14a is formed in the second opening 14a.
A connection portion 3a for connecting to the wiring layer 3 is formed. On the other hand, the third insulating layer 15 corresponds to the second insulating layer 4 of the semiconductor module 1A according to the first embodiment,
A third opening 15a corresponding to the second opening 4a of the semiconductor module 1A according to the first embodiment is opened,
The second wiring layer 3, the semiconductor chip 5, and the second wiring layer 3 and the other mounting components 6 are connected via conductors 7, 8 arranged in the third opening 15a.

【００９４】第１絶縁層１３は、第２絶縁層１４及び第
３絶縁層１５と同種又は異種の絶縁樹脂をもって形成さ
れており、図２から明らかなように、第１配線層１と同
一平面上に配置されている。その他の部分については、
第１実施形態例に係る半導体モジュール１Ａと同様に構
成される。The first insulating layer 13 is formed of the same or different insulating resin as the second insulating layer 14 and the third insulating layer 15, and as is clear from FIG. Is placed on top. For other parts,
The configuration is the same as that of the semiconductor module 1A according to the first embodiment.

【００９５】本例の半導体モジュール１Ｂも、第１実施
形態例に係る半導体モジュール１Ａと同様の効果を有す
る。The semiconductor module 1B of this example has the same effects as the semiconductor module 1A of the first embodiment.

【００９６】〈半導体モジュールの第３例〉本発明に係
る半導体モジュールの第３例を、図３に基づいて説明す
る。図３は第３実施形態例に係る半導体モジュール１Ｃ
の要部断面図である。<Third Example of Semiconductor Module> A third example of the semiconductor module according to the present invention will be described with reference to FIG. FIG. 3 shows a semiconductor module 1C according to the third embodiment.
It is principal part sectional drawing of.

【００９７】図３から明らかなように、本例の半導体モ
ジュール１Ｃは、配線層１６、絶縁層１７、半導体チッ
プ５、他の搭載部品６、第２配線層３と半導体チップ５
とを接続する導体７、第２配線層３と他の搭載部品６と
を接続する導体８、半導体チップ５と他の搭載部品６と
導体７，８を一体に封止するモールド樹脂９、第１配線
層１の外面に局部的に形成されたニッケル層１０、第１
配線層１及び第１絶縁層１３の外面を覆う保護樹脂層１
１、ニッケル層１０に形成された外部端子１２から構成
されている。As is clear from FIG. 3, the semiconductor module 1C of the present embodiment has the wiring layer 16, the insulating layer 17, the semiconductor chip 5, the other mounting components 6, the second wiring layer 3, and the semiconductor chip 5.
, A conductor 8 for connecting the second wiring layer 3 to another mounted component 6, a mold resin 9 for integrally sealing the semiconductor chip 5 and the other mounted components 6 and the conductors 7, 8, Nickel layer 10 locally formed on the outer surface of
Protective resin layer 1 covering outer surfaces of wiring layer 1 and first insulating layer 13
1. It is composed of external terminals 12 formed on a nickel layer 10.

【００９８】配線層１６は、第１実施形態例に係る半導
体モジュール１Ａの第１配線層１に相当するものであっ
て、当該第１配線層１と同様に形成される。一方、絶縁
層１７は、第１実施形態例に係る半導体モジュール１Ａ
の第２絶縁層４に相当するものであって、第１実施形態
例に係る半導体モジュール１Ａの第２開口部４ａに相当
する開口部１７ａが開設されており、当該開口部１７ａ
内に配置された導体７，８を介して、配線層１６と半導
体チップ５及び配線層１６と他の搭載部品６とが接続さ
れている。その他の部分については、第１実施形態例に
係る半導体モジュール１Ａと同様に構成される。The wiring layer 16 corresponds to the first wiring layer 1 of the semiconductor module 1A according to the first embodiment, and is formed similarly to the first wiring layer 1. On the other hand, the insulating layer 17 is formed of the semiconductor module 1A according to the first embodiment.
An opening 17a corresponding to the second insulating layer 4 and corresponding to the second opening 4a of the semiconductor module 1A according to the first embodiment is opened.
The wiring layer 16 and the semiconductor chip 5 and the wiring layer 16 and the other mounted components 6 are connected via the conductors 7 and 8 disposed therein. Other parts are configured in the same manner as the semiconductor module 1A according to the first embodiment.

【００９９】本例の半導体モジュール１Ｃも、配線層が
１層であることを除いて、第１実施形態例に係る半導体
モジュール１Ａと同様の効果を有する。The semiconductor module 1C of this example has the same effect as the semiconductor module 1A of the first embodiment, except that the wiring layer is one layer.

【０１００】〈半導体モジュールの第４例〉本発明に係
る半導体モジュールの第４例を、図４に基づいて説明す
る。図４は第４実施形態例に係る半導体モジュール１Ｄ
の要部断面図である。<Fourth Example of Semiconductor Module> A fourth example of a semiconductor module according to the present invention will be described with reference to FIG. FIG. 4 shows a semiconductor module 1D according to the fourth embodiment.
It is principal part sectional drawing of.

【０１０１】図４から明らかなように、本例の半導体モ
ジュール１Ｄは、第１絶縁層１３、配線層１６、絶縁層
１７、半導体チップ５、他の搭載部品６、第２配線層３
と半導体チップ５とを接続する導体７、第２配線層３と
他の搭載部品６とを接続する導体８、半導体チップ５と
他の搭載部品６と導体７，８を一体に封止するモールド
樹脂９、第１配線層１の外面に局部的に形成されたニッ
ケル層１０、配線層１６及び第１絶縁層１３の外面を覆
う保護樹脂層１１、ニッケル層１０に形成された外部端
子１２から構成されている。As is clear from FIG. 4, the semiconductor module 1D of the present example has a first insulating layer 13, a wiring layer 16, an insulating layer 17, a semiconductor chip 5, other mounted components 6, and a second wiring layer 3.
For connecting the semiconductor chip 5 to the semiconductor chip 5, the conductor 8 for connecting the second wiring layer 3 to another mounted component 6, and a mold for integrally sealing the semiconductor chip 5 and the other mounted components 6 with the conductors 7, 8. From the resin 9, the nickel layer 10 formed locally on the outer surface of the first wiring layer 1, the protective resin layer 11 covering the outer surfaces of the wiring layer 16 and the first insulating layer 13, and the external terminals 12 formed on the nickel layer 10 It is configured.

【０１０２】第１絶縁層１３は、絶縁層１７と同種又は
異種の絶縁樹脂をもって形成されており、図４から明ら
かなように、配線層１６と同一平面上に配置されてい
る。配線層１６は、第１実施形態例に係る半導体モジュ
ール１Ａの第１配線層１に相当するものであって、当該
第１配線層１と同様に形成される。一方、絶縁層１７
は、第１実施形態例に係る半導体モジュール１Ａの第２
絶縁層４に相当するものであって、第１実施形態例に係
る半導体モジュール１Ａの第２開口部４ａに相当する開
口部１７ａが開設されており、当該開口部１７ａ内に配
置された導体７，８を介して、配線層１６と半導体チッ
プ５及び配線層１６と他の搭載部品６とが接続されてい
る。その他の部分については、第１実施形態例に係る半
導体モジュール１Ａと同様に構成される。The first insulating layer 13 is formed of the same or different insulating resin as the insulating layer 17, and is arranged on the same plane as the wiring layer 16, as is apparent from FIG. The wiring layer 16 corresponds to the first wiring layer 1 of the semiconductor module 1A according to the first embodiment, and is formed in the same manner as the first wiring layer 1. On the other hand, the insulating layer 17
Is the second of the semiconductor module 1A according to the first embodiment.
An opening 17a corresponding to the insulating layer 4 and corresponding to the second opening 4a of the semiconductor module 1A according to the first embodiment is opened, and the conductor 7 disposed in the opening 17a is provided. , 8, the wiring layer 16 and the semiconductor chip 5, and the wiring layer 16 and the other mounted components 6 are connected. Other parts are configured in the same manner as the semiconductor module 1A according to the first embodiment.

【０１０３】本例の半導体モジュール１Ｄも、配線層が
１層であることを除いて、第１実施形態例に係る半導体
モジュール１Ａと同様の効果を有する。The semiconductor module 1D of this example has the same effect as the semiconductor module 1A of the first embodiment except that the wiring layer is one layer.

【０１０４】〈半導体モジュールの第５例〉本発明に係
る半導体モジュールの第５例を、図５に基づいて説明す
る。図５は第５実施形態例に係る半導体モジュール１Ｅ
の平面方向から見た透視図及び裏面図並びに側面方向か
ら見た透視図である。<Fifth Example of Semiconductor Module> A fifth example of the semiconductor module according to the present invention will be described with reference to FIG. FIG. 5 shows a semiconductor module 1E according to the fifth embodiment.
3A and 3B are a perspective view, a rear view, and a perspective view as viewed from a plane direction.

【０１０５】図５（ａ），（ｂ），（ｃ）から明らかな
ように、本例の半導体モジュール１Ｅは、１個の半導体
チップ５と８個のチップ部品６を搭載したことを特徴と
する。その他の部分については、前記各実施形態例に係
る半導体モジュール１Ａ，１Ｂ，１Ｃ，１Ｄのいずれか
と同様に構成される。As is clear from FIGS. 5A, 5B and 5C, the semiconductor module 1E of this embodiment is characterized in that one semiconductor chip 5 and eight chip parts 6 are mounted. I do. Other portions are configured in the same manner as any of the semiconductor modules 1A, 1B, 1C, and 1D according to the above embodiments.

【０１０６】本例の半導体モジュール１Ｅは、半導体チ
ップ５のほかに８個のチップ部品６を搭載したので、前
記各実施形態例に係る半導体モジュール１Ａ，１Ｂ，１
Ｃ，１Ｄと同様の効果を有するほか、より多機能にして
高性能という効果を有する。In the semiconductor module 1E of this embodiment, since eight chip components 6 are mounted in addition to the semiconductor chip 5, the semiconductor modules 1A, 1B, 1
In addition to having the same effects as C and 1D, it has the effect of having more functions and higher performance.

【０１０７】〈半導体モジュールの第６例〉本発明に係
る半導体モジュールの第６例を、図６に基づいて説明す
る。図６は第６実施形態例に係る半導体モジュール１Ｆ
の平面方向から見た透視図及び側面方向から見た透視図
である。<Sixth Example of Semiconductor Module> A sixth example of the semiconductor module according to the present invention will be described with reference to FIG. FIG. 6 shows a semiconductor module 1F according to the sixth embodiment.
3A and 3B are a perspective view seen from a plane direction and a perspective view seen from a side direction.

【０１０８】図６（ａ），（ｂ）から明らかなように、
本例の半導体モジュール１Ｆは、半導体チップ５と、８
個のチップ部品６と、１個の１端子外部接続コネクタ２
１と、１個の３２端子外部接続コネクタ２２とを搭載し
たことを特徴とする。その他の部分については、前記各
実施形態例に係る半導体モジュール１Ａ，１Ｂ，１Ｃ，
１Ｄのいずれかと同様に構成される。As is clear from FIGS. 6A and 6B,
The semiconductor module 1F according to the present embodiment includes semiconductor chips 5 and 8
Chip components 6 and one 1-terminal external connection connector 2
1 and one 32-terminal external connection connector 22 are mounted. For other parts, the semiconductor modules 1A, 1B, 1C,
1D.

【０１０９】本例の半導体モジュール１Ｆは、半導体チ
ップ５及び８個のチップ部品６のほかに、それぞれ１個
の１端子外部接続コネクタ２１と３２端子外部接続コネ
クタ２２とを搭載したので、前記第５実施形態例に係る
半導体モジュール１Ｅと同様の効果を有するほか、外部
装置と外部接続コネクタ２１，２２を介して接続可能な
外付けタイプの半導体モジュールを得ることができる。In the semiconductor module 1F of this embodiment, in addition to the semiconductor chip 5 and the eight chip components 6, one one-terminal external connection connector 21 and one 32-terminal external connection connector 22 are mounted, respectively. In addition to having the same effects as the semiconductor module 1E according to the fifth embodiment, an external-type semiconductor module that can be connected to an external device via the external connection connectors 21 and 22 can be obtained.

【０１１０】〈半導体モジュールの第７例〉本発明に係
る半導体モジュールの第７例を、図７に基づいて説明す
る。図７は第７実施形態例に係る半導体モジュール１Ｇ
の平面方向から見た透視図及び側面方向から見た透視図
である。<Seventh Example of Semiconductor Module> A seventh example of the semiconductor module according to the present invention will be described with reference to FIG. FIG. 7 shows a semiconductor module 1G according to the seventh embodiment.
3A and 3B are a perspective view seen from a plane direction and a perspective view seen from a side direction.

【０１１１】図７（ａ），（ｂ）から明らかなように、
本例の半導体モジュール１Ｇは、半導体チップ５と、８
個のチップ部品６と、１個の３２端子外部接続コネクタ
２２と、１個のチップアンテナ２３を搭載したことを特
徴とする。その他の部分については、前記各実施形態例
に係る半導体モジュール１Ａ，１Ｂ，１Ｃ，１Ｄのいず
れかと同様に構成される。As is clear from FIGS. 7A and 7B,
The semiconductor module 1 </ b> G of the present example has semiconductor chips 5 and 8.
It is characterized by mounting one chip component 6, one 32-terminal external connector 22, and one chip antenna 23. Other portions are configured in the same manner as any of the semiconductor modules 1A, 1B, 1C, and 1D according to the above embodiments.

【０１１２】本例の半導体モジュール１Ｇは、半導体チ
ップ５及び８個のチップ部品６のほかに、それぞれ１個
の３２端子外部接続コネクタ２２とチップアンテナ２３
を搭載したので、前記第５実施形態例に係る半導体モジ
ュール１Ｅと同様の効果を有するほか、外部装置と外部
接続コネクタ２２及びチップアンテナ２３を介して接続
可能な接触式及び非接触式兼用の半導体モジュールを得
ることができる。The semiconductor module 1G of the present embodiment has a 32-terminal external connector 22 and a chip antenna 23 in addition to the semiconductor chip 5 and the eight chip components 6, respectively.
, Which has the same effects as the semiconductor module 1E according to the fifth embodiment, and which can be connected to an external device via the external connection connector 22 and the chip antenna 23. You can get a module.

【０１１３】〈半導体モジュールの第８例〉本発明に係
る半導体モジュールの第８例を、図８に基づいて説明す
る。図８は第８実施形態例に係る半導体モジュール１Ｈ
の平面方向から見た透視図及び側面方向から見た透視図
である。<Eighth Example of Semiconductor Module> An eighth example of the semiconductor module according to the present invention will be described with reference to FIG. FIG. 8 shows a semiconductor module 1H according to the eighth embodiment.
3A and 3B are a perspective view seen from a plane direction and a perspective view seen from a side direction.

【０１１４】図８（ａ），（ｂ）から明らかなように、
本例の半導体モジュール１Ｈは、半導体チップ５と、８
個のチップ部品６と、１個の３２端子外部接続コネクタ
２２とを搭載すると共に、第１配線層１及び第２配線層
３の形成工程で、Ｆ字形の導電パターンからなる平面ア
ンテナ（誘導性及び容量性の表面線路）２４を形成した
ことを特徴とする。その他の部分については、前記第１
実施形態例に係る半導体モジュール１Ａ又は第２実施形
態例に係る半導体モジュール１Ｂのいずれかと同様に構
成される。As is clear from FIGS. 8A and 8B,
The semiconductor module 1H of the present example includes semiconductor chips 5 and 8
Chip component 6 and one 32-terminal external connection connector 22 are mounted, and in the process of forming the first wiring layer 1 and the second wiring layer 3, a planar antenna (inductive And a capacitive surface line) 24 are formed. For other parts, the first
It is configured similarly to either the semiconductor module 1A according to the embodiment or the semiconductor module 1B according to the second embodiment.

【０１１５】本例の半導体モジュール１Ｈは、外部接続
用のアンテナを平面アンテナ２４をもって形成したの
で、第７実施形態例に係る半導体モジュール１Ｇと同様
の効果を有するほか、チップ部品の搭載数を減少するこ
とができ、製造コストの低減を図ることができる。ま
た、平面アンテナ２４を第１配線層１及び第２配線層３
の形成工程で形成したので、平面アンテナ２４に共振用
の静電容量を付加することができ、この点からもチップ
部品の減少による製造コストの低減を図ることができ
る。In the semiconductor module 1H of this embodiment, since the antenna for external connection is formed by the planar antenna 24, the same effects as those of the semiconductor module 1G according to the seventh embodiment are obtained, and the number of mounted chip components is reduced. And the manufacturing cost can be reduced. Further, the planar antenna 24 is connected to the first wiring layer 1 and the second wiring layer 3.
In this case, the capacitance for resonance can be added to the planar antenna 24, and the manufacturing cost can be reduced by reducing the number of chip components.

【０１１６】〈半導体モジュールの第９例〉本発明に係
る半導体モジュールの第９例を、図９に基づいて説明す
る。図９は第９実施形態例に係る半導体モジュール１Ｉ
の側面方向から見た透視図である。<Ninth Example of Semiconductor Module> A ninth example of a semiconductor module according to the present invention will be described with reference to FIG. FIG. 9 shows a semiconductor module 1I according to the ninth embodiment.
It is the perspective view seen from the side surface of FIG.

【０１１７】図９から明らかなように、本例の半導体モ
ジュール１Ｉは、モールド樹脂９の表面にシールド用の
金属膜２５を形成したことを特徴とする。その他の部分
については、前記各実施形態例に係る半導体モジュール
１Ａ，１Ｂ，１Ｃ，１Ｄのいずれかと同様に構成され
る。As is clear from FIG. 9, the semiconductor module 1I of this embodiment is characterized in that a metal film 25 for shielding is formed on the surface of the mold resin 9. Other portions are configured in the same manner as any of the semiconductor modules 1A, 1B, 1C, and 1D according to the above embodiments.

【０１１８】本例の半導体モジュール１Ｉは、モールド
樹脂９の表面にシールド用の金属膜２５を形成したの
で、前記第１乃至第８実施形態例に係る半導体モジュー
ル１Ａ〜１Ｈと同様の効果を有するほか、当該金属膜２
５によって半導体チップ５及び他の搭載部品６に作用す
る高周波雑音を低減することができ、信頼性の高い半導
体モジュールを得ることができる。The semiconductor module 1I of this embodiment has the same effects as the semiconductor modules 1A to 1H according to the first to eighth embodiments, since the metal film 25 for shielding is formed on the surface of the mold resin 9. In addition, the metal film 2
5, the high-frequency noise acting on the semiconductor chip 5 and other mounting components 6 can be reduced, and a highly reliable semiconductor module can be obtained.

【０１１９】〈半導体モジュールの第１０例〉本発明に
係る半導体モジュールの第１０例を、図１０に基づいて
説明する。図１０は第１０実施形態例に係る半導体モジ
ュール１Ｊの平面方向から見た透視図及び側面方向から
見た透視図である。<Tenth Example of Semiconductor Module> A tenth example of a semiconductor module according to the present invention will be described with reference to FIG. FIG. 10 is a perspective view of the semiconductor module 1J according to the tenth embodiment when viewed from the plane and a side view.

【０１２０】図１０（ａ），（ｂ）から明らかなよう
に、本例の半導体モジュール１Ｊは、モールド樹脂９の
表面及び側面、それに保護樹脂層１１の表面にシールド
用の金属膜２５を形成したことを特徴とする。その他の
部分については、前記各実施形態例に係る半導体モジュ
ール１Ａ，１Ｂ，１Ｃ，１Ｄのいずれかと同様に構成さ
れる。As is clear from FIGS. 10A and 10B, in the semiconductor module 1J of this embodiment, a metal film 25 for shielding is formed on the surface and side surfaces of the mold resin 9 and the surface of the protective resin layer 11. It is characterized by having done. Other portions are configured in the same manner as any of the semiconductor modules 1A, 1B, 1C, and 1D according to the above embodiments.

【０１２１】本例の半導体モジュール１Ｊは、モールド
樹脂９の表面及び側面、それに保護樹脂層１１の表面に
シールド用の金属膜２５を形成したので、前記第９実施
形態例に係る半導体モジュール１Ｉよりもさらに半導体
チップ５及び他の搭載部品６に作用する高周波雑音を有
効に低減することができ、信頼性の高い半導体モジュー
ルを得ることができる。In the semiconductor module 1J of the present embodiment, the shielding metal film 25 is formed on the surface and side surfaces of the mold resin 9 and on the surface of the protective resin layer 11, so that the semiconductor module 1I according to the ninth embodiment can be modified. Furthermore, high-frequency noise acting on the semiconductor chip 5 and other mounting components 6 can be effectively reduced, and a highly reliable semiconductor module can be obtained.

【０１２２】なお、第７実施形態例に係る半導体モジュ
ール１Ｇ及び第８実施形態例に係る半導体モジュール１
Ｈのように回路中に非接触通信用のアンテナ２３又は２
４を有する半導体モジュールについては、アンテナ２３
又は２４の設定部分を除く部分に金属膜２５が形成され
る。The semiconductor module 1G according to the seventh embodiment and the semiconductor module 1 according to the eighth embodiment
H for antenna 23 or 2 for non-contact communication in the circuit
4 for the semiconductor module having
Alternatively, the metal film 25 is formed in a portion excluding the set portion of 24.

【０１２３】〈半導体モジュールの第１１例〉本発明に
係る半導体モジュールの第１１例を、図１１及び図１２
に基づいて説明する。図１１は第１１実施形態例に係る
半導体モジュール１Ｋの要部断面図、図１２は第１１実
施形態例に係る半導体モジュール１Ｋの裏面図である。<Eleventh Example of Semiconductor Module> An eleventh example of a semiconductor module according to the present invention will be described with reference to FIGS.
It will be described based on. FIG. 11 is a sectional view of a principal part of a semiconductor module 1K according to the eleventh embodiment, and FIG. 12 is a rear view of the semiconductor module 1K according to the eleventh embodiment.

【０１２４】これらの図より明らかなように、本例の半
導体モジュール１Ｋは、第１絶縁層１３の表面の一部に
ニッケル層１０（又は、ニッケル層１０及び１０ａ）を
形成し、ニッケル層１０の一部に外部端子１２を設けた
ことを特徴とする。As is clear from these figures, the semiconductor module 1K of this example has the nickel layer 10 (or the nickel layers 10 and 10a) formed on a part of the surface of the first insulating layer 13 and the nickel layer 10K. Is characterized in that an external terminal 12 is provided in a part of.

【０１２５】図１１及び図１２（ａ）は、第１絶縁層１
３の表面の外部端子１２の設定部にのみニッケル層１０
を設けた場合の例を示す図であり、ニッケル層１０は、
図１１に示すように、第１絶縁層１３に開設された第１
開口部１３ａを貫通する接続部１ａを介して第１配線層
１と電気的に接続されている。また、図１２（ｂ）〜
（ｅ）は、第１絶縁層１３の表面の外部端子１２の設定
部に第１のニッケル層１０を設けると共に、外部端子１
２の設定部外に第２のニッケル層１０ａを設けた場合の
例を示す図であり、ニッケル層１０のみが第１絶縁層１
３に開設された第１開口部１３ａを貫通する接続部１ａ
を介して第１配線層１と電気的に接続されている（図１
１参照）。FIGS. 11 and 12A show the first insulating layer 1.
The nickel layer 10 only on the setting portion of the external terminal 12 on the surface
FIG. 4 is a diagram illustrating an example in which a nickel layer is provided.
As shown in FIG. 11, the first insulating layer 13
It is electrically connected to the first wiring layer 1 via the connection portion 1a penetrating the opening 13a. In addition, FIG.
(E) shows a case where the first nickel layer 10 is provided on the setting portion of the external terminal 12 on the surface of the first insulating layer 13 and
FIG. 4 is a diagram showing an example in which a second nickel layer 10a is provided outside a setting portion of a second insulating layer 1;
3 is a connecting portion 1a passing through the first opening 13a
1 and electrically connected to the first wiring layer 1 (FIG. 1).
1).

【０１２６】このうち、図１２（ｃ），（ｄ）は、外部
端子１２の設定部外に設けられた第２のニッケル層１０
ａの外周辺を第１絶縁層１３の外周辺内に止め、第２の
ニッケル層１０ａの外周辺と第１絶縁層１３の外周辺と
の間にニッケル層１０ａの非形成部１０ｂを設けたこと
を特徴とする。図１２（ｃ），（ｄ）に例示したよう
に、第２のニッケル層１０ａの外周辺と第１絶縁層１３
の外周辺との間にニッケル層１０ａの非形成部１０ｂを
形成すると、複数個の半導体モジュールを近接して配置
する場合などにおいて、隣接に配置された他の半導体モ
ジュールや電気回路との間のショートを防止することが
できるので、半導体モジュールの信頼性を高めることが
できる。FIGS. 12C and 12D show the second nickel layer 10 provided outside the setting portion of the external terminal 12.
The outer periphery of a is stopped within the outer periphery of the first insulating layer 13, and the non-formed portion 10b of the nickel layer 10a is provided between the outer periphery of the second nickel layer 10a and the outer periphery of the first insulating layer 13. It is characterized by the following. As illustrated in FIGS. 12C and 12D, the outer periphery of the second nickel layer 10a and the first insulating layer 13
When the non-forming portion 10b of the nickel layer 10a is formed between the semiconductor module and the outer periphery of the semiconductor module, when a plurality of semiconductor modules are arranged close to each other, the portion between the other semiconductor modules and the electric circuit arranged adjacent to each other can be prevented. Since the short circuit can be prevented, the reliability of the semiconductor module can be improved.

【０１２７】なお、第７実施形態例に係る半導体モジュ
ール１Ｇ及び第８実施形態例に係る半導体モジュール１
Ｈのように回路中に非接触通信用のアンテナ２３又は２
４を有する半導体モジュールについては、アンテナ２３
又は２４の設定部分を除く部分にニッケル層１０，１０
ａが形成される。The semiconductor module 1G according to the seventh embodiment and the semiconductor module 1 according to the eighth embodiment
H for antenna 23 or 2 for non-contact communication in the circuit
4 for the semiconductor module having
Or nickel layers 10, 10 except for the 24 setting portions.
a is formed.

【０１２８】図１１は、２層の配線層を有し、かつ外部
端子１２の設定部にのみニッケル層１０を設けた場合の
例を示す図であって、１は第１配線層、３は第２配線
層、３ａは第１配線層１と第２配線層３とを接続する接
続部、５は半導体チップ、６は他の搭載部品、７は第２
配線層３と半導体チップ５とを接続する導体、８は第２
配線層３と他の搭載部品６とを接続する導体、９は半導
体チップ５と他の搭載部品６と導体７，８とを一体に封
止するモールド樹脂、１３は第１絶縁層、１４は第２絶
縁層、１５は第３絶縁層を示している。もちろん、本実
施例は、図１１の構成の半導体モジュールだけでなく、
配線層を１層のみ備えるものなど、他の構成の半導体モ
ジュールにも応用することができる。また、ニッケル層
１０，１０ａに代えて、他の金属材料からなる金属膜を
形成することもできる。FIG. 11 is a diagram showing an example in which two wiring layers are provided and the nickel layer 10 is provided only on the setting portion of the external terminal 12, where 1 is the first wiring layer, and 3 is the first wiring layer. The second wiring layer, 3a is a connecting portion for connecting the first wiring layer 1 and the second wiring layer 3, 5 is a semiconductor chip, 6 is another mounted component, and 7 is the second
A conductor connecting the wiring layer 3 and the semiconductor chip 5;
A conductor for connecting the wiring layer 3 and the other mounted components 6, 9 is a mold resin for integrally sealing the semiconductor chip 5 and the other mounted components 6 and the conductors 7 and 8, 13 is a first insulating layer, 14 is A second insulating layer 15 indicates a third insulating layer. Of course, this embodiment is not limited to the semiconductor module having the configuration of FIG.
The present invention can be applied to a semiconductor module having another configuration, such as one having only one wiring layer. Further, instead of the nickel layers 10 and 10a, a metal film made of another metal material can be formed.

【０１２９】本例の半導体モジュール１Ｋは、第１絶縁
層１３の表面の一部をニッケル層１０，１０ａで覆った
ので、第１配線層１の保護効果をより一層高めることが
できると共に、半導体チップ５及び他の搭載部品６に作
用する高周波雑音をシールドすることができ、半導体モ
ジュールの信頼性を高めることができる。また、ニッケ
ル層１０を第１配線層１と電気的に接続し、当該第１配
線層１と電気的に接続されたニッケル層１０に外部端子
１２を設けたので、ニッケル層１０の表面を保護樹脂層
１１の表面より突出させることができ、かつ、ニッケル
層１０の表面積を任意に設定できることから、外部端子
１２の形成を容易なものにすることができる。In the semiconductor module 1K of the present embodiment, since a part of the surface of the first insulating layer 13 is covered with the nickel layers 10 and 10a, the protection effect of the first wiring layer 1 can be further enhanced, and the semiconductor module 1K can be further improved. High-frequency noise acting on the chip 5 and other mounting components 6 can be shielded, and the reliability of the semiconductor module can be improved. Further, since the nickel layer 10 is electrically connected to the first wiring layer 1 and the external terminals 12 are provided on the nickel layer 10 electrically connected to the first wiring layer 1, the surface of the nickel layer 10 is protected. Since the protrusion can be made to protrude from the surface of the resin layer 11 and the surface area of the nickel layer 10 can be set arbitrarily, the external terminals 12 can be easily formed.

【０１３０】なお、ニッケル層１０，１０ａに代えて、
他の金属材料からなる金属膜を形成することもできる。Note that, instead of the nickel layers 10 and 10a,
A metal film made of another metal material can also be formed.

【０１３１】〈半導体モジュールの製造方法の第１例〉
以下、本発明に係る半導体モジュールの製造方法の第１
例を図１３及び図１４２に基づいて説明する。<First Example of Semiconductor Module Manufacturing Method>
Hereinafter, a first method of manufacturing a semiconductor module according to the present invention will be described.
An example will be described with reference to FIGS.

【０１３２】まず、図１３（ａ）に示すように、表面に
ニッケルめっき層３１が形成されたステンレス鋼板から
なる仮基体３２を用意する。仮基体３２の厚さは０．３
ｍｍ、ニッケルめっき層３１の厚さは１０μｍとした。First, as shown in FIG. 13A, a temporary base 32 made of a stainless steel sheet having a nickel plating layer 31 formed on the surface is prepared. The thickness of the temporary base 32 is 0.3
mm, and the thickness of the nickel plating layer 31 was 10 μm.

【０１３３】次に、図１３（ｂ）に示すように、ニッケ
ルめっき３１上に、所要のパターンを有する第１配線層
１を形成する。この第１配線層１の形成は、ニッケルめ
っき３１上にフォトレジスト膜を均一に塗布した後、当
該フォトレジスト膜を第１配線層１のパターンに露光
し、露光部を現像処理にて除去した後、ニッケルめっき
３１を給電膜として銅又は銅合金をめっきすることによ
り行うことができる。Next, as shown in FIG. 13B, a first wiring layer 1 having a required pattern is formed on the nickel plating 31. The first wiring layer 1 was formed by uniformly applying a photoresist film on the nickel plating 31, exposing the photoresist film to a pattern of the first wiring layer 1, and removing the exposed portion by a development process. Thereafter, the plating can be performed by plating copper or a copper alloy using the nickel plating 31 as a power supply film.

【０１３４】次に、図１３（ｃ）に示すように、前記ニ
ッケルめっき３１の表面及び第１配線層１の表面に、所
要のパターンで第１開口部２ａが開設された第１絶縁層
２を形成する。この第１絶縁層２の形成は、前記ニッケ
ルめっき３１の表面及び第１配線層１の表面に感光性樹
脂を均一に塗布した後、第１開口部２ａに対応する部分
を露光し、この露光部を現像処理にて除去することによ
り行うことができる。なお、この段階で所要の半導体チ
ップ５及び他の搭載部品６を第１配線層１と接続し、こ
れら半導体チップ５と、他の搭載部品６と、これらの各
搭載部品５，６と第１配線層１との接続部を樹脂モール
ドすれば、図３に示した第３実施形態例に係る半導体モ
ジュール１Ｃを製造することができる。Next, as shown in FIG. 13C, a first insulating layer 2 having a first opening 2a in a required pattern is formed on the surface of the nickel plating 31 and the surface of the first wiring layer 1. To form The first insulating layer 2 is formed by uniformly applying a photosensitive resin on the surface of the nickel plating 31 and the surface of the first wiring layer 1 and then exposing a portion corresponding to the first opening 2a. It can be carried out by removing the part by a developing process. At this stage, the required semiconductor chip 5 and other mounting components 6 are connected to the first wiring layer 1, and the semiconductor chip 5, the other mounting components 6, these mounting components 5, 6 and the first If the connection part with the wiring layer 1 is resin-molded, the semiconductor module 1C according to the third embodiment shown in FIG. 3 can be manufactured.

【０１３５】次に、図１３（ｄ）に示すように、前記第
１絶縁層２上に第２配線層３を形成すると共に、第１開
口部２ａ内に接続部３ａを形成する。第２配線層３及び
接続部３ａの形成は、第１絶縁層２上及び第１開口部２
ａ内に銅又は銅合金からなる給電膜をスパッタリングし
た後、当該給電膜に通電して銅又は銅合金を電鋳するこ
とにより行うことができる。Next, as shown in FIG. 13D, a second wiring layer 3 is formed on the first insulating layer 2, and a connection portion 3a is formed in the first opening 2a. The formation of the second wiring layer 3 and the connecting portion 3a is performed on the first insulating layer 2 and the first opening 2
After a power supply film made of copper or a copper alloy is sputtered in a, the power supply film is energized to electroform copper or a copper alloy.

【０１３６】次に、図１３（ｅ）に示すように、前記第
２配線層３及び接続部３ａ並びに第１絶縁層２の表面
に、所要のパターンで第２開口部４ａが開設された第２
絶縁層４を形成する。この第２絶縁層４の形成は、前記
第２配線層３及び接続部３ａ並びに第１絶縁層２の表面
に感光性樹脂を均一に塗布した後、第２開口部４ａに対
応する部分を露光し、この露光部を現像処理にて除去す
ることにより行うことができる。なお、第１配線層１及
び第２配線層３を形成する工程で所要の平面アンテナ２
４を形成すれば、第８実施形態例に係る半導体モジュー
ル１Ｈを得ることができる。Next, as shown in FIG. 13 (e), a second opening 4a having a required pattern in the surface of the second wiring layer 3, the connecting portion 3a and the first insulating layer 2 is formed. 2
An insulating layer 4 is formed. The second insulating layer 4 is formed by uniformly applying a photosensitive resin on the surface of the second wiring layer 3 and the connecting portion 3a and the surface of the first insulating layer 2 and then exposing a portion corresponding to the second opening 4a. The removal can be performed by removing the exposed portion by a development process. In the step of forming the first wiring layer 1 and the second wiring layer 3, the required planar antenna 2
By forming No. 4, the semiconductor module 1H according to the eighth embodiment can be obtained.

【０１３７】次に、図１４（ａ）に示すように、第２配
線層３と半導体チップ５との接続及び第２配線層３と他
の搭載部品６との接続を行う。第２配線層３と半導体チ
ップ５との接続は、半導体チップ５のパッド部に形成さ
れた金バンプ７を第２絶縁層４に開設された第２開口部
４ａに挿入した後、第２配線層３と半導体チップ５との
間に所要の熱と加圧力とを作用することによって行うこ
とができる。また、第２配線層３と他の搭載部品６との
接続は、前記第２開口部４ａに挿入されたはんだ８を介
して第２配線層３と他の搭載部品６の端子部とを対向さ
せ、これら第２配線層３と他の搭載部品６との間に所要
の熱を作用することによって行うことができる。Next, as shown in FIG. 14A, connection between the second wiring layer 3 and the semiconductor chip 5 and connection between the second wiring layer 3 and other mounting components 6 are performed. The connection between the second wiring layer 3 and the semiconductor chip 5 is performed by inserting a gold bump 7 formed on a pad portion of the semiconductor chip 5 into a second opening 4 a formed in the second insulating layer 4, and then connecting the second wiring layer 3 with the second wiring layer 3. This can be performed by applying required heat and pressure between the layer 3 and the semiconductor chip 5. Further, the connection between the second wiring layer 3 and the other mounting component 6 is performed by facing the second wiring layer 3 and the terminal portion of the other mounting component 6 via the solder 8 inserted into the second opening 4a. Then, it can be performed by applying required heat between the second wiring layer 3 and the other mounted components 6.

【０１３８】次に、図１４（ｂ）に示すように、半導体
チップ５と、他の搭載部品６と、これらの各搭載部品
５，６と第２配線層３との接続部をモールド樹脂９にて
モールドする。Next, as shown in FIG. 14B, the semiconductor chip 5, the other mounting parts 6, and the connection parts between these mounting parts 5, 6 and the second wiring layer 3 are formed by molding resin 9. Mold with.

【０１３９】次に、図１４（ｃ）に示すように、ニッケ
ルめっき３１とステンレス製の仮基体３２との界面を剥
離し、ニッケルめっき３１を露出させる。Next, as shown in FIG. 14 (c), the interface between the nickel plating 31 and the stainless steel temporary base 32 is peeled off to expose the nickel plating 31.

【０１４０】以下、図１４（ｄ）に示すように、ニッケ
ルめっき３１をパターニングしてのニッケル層１０の形
成と、当該ニッケル層１０の形成部を除く第１配線層１
の表面への保護樹脂層１１の形成と、ニッケル層１０へ
の外部端子１２の形成を行う。ニッケル層１０の形成
は、ニッケルめっき３１の表面にフォトレジストを均一
に塗布した後、ニッケル層１０に対応する部分のみを選
択的に露光し、現像処理によって非露光部を除去した
後、エッチング処理によって非露光部に対応するニッケ
ルめっき３１を除去することにより行うことができる。
これによって、第１実施形態例に係る半導体モジュール
１Ａ及び第５実施形態例に係る半導体モジュール１Ｅを
製造することができる。Hereinafter, as shown in FIG. 14D, the nickel layer 31 is formed by patterning the nickel plating 31 and the first wiring layer 1 excluding the portion where the nickel layer 10 is formed.
Of the protective resin layer 11 on the surface of the substrate and formation of the external terminals 12 on the nickel layer 10. The nickel layer 10 is formed by uniformly applying a photoresist on the surface of the nickel plating 31, selectively exposing only a portion corresponding to the nickel layer 10, removing a non-exposed portion by a development process, and then performing an etching process. By removing the nickel plating 31 corresponding to the non-exposed portion.
Thus, the semiconductor module 1A according to the first embodiment and the semiconductor module 1E according to the fifth embodiment can be manufactured.

【０１４１】本例の半導体モジュール製造方法は、仮基
体３２を用いて第１配線層１の形成から搭載部品５，６
等の樹脂封止までの各作業工程を実施するので、仮基体
３２の剛性を利用して各工程の作業を安定に行うことが
でき、１乃至複数の配線層１，３と絶縁層２，４とを有
する半導体モジュール１Ａ，１Ｃ，１Ｅ，１Ｈの製造を
容易かつ高精度に行うことができる。また、樹脂封止終
了後に仮基体３２を剥離するので、薬品を用いて仮基体
を除去する場合のように大掛かりな装置や後処理を必要
とせず、１乃至複数の配線層を有する基板なし半導体モ
ジュールの製造を容易かつ低コストに行うことができ
る。また、第１配線層１上に第１開口部２ａを有する第
１絶縁層２を形成した後、当該第１絶縁層２上に第２配
線層３を形成すると共に、第１開口部２ａを通して当該
第２配線層３と第１配線層１とを接続する接続部３ａを
形成するので、第２配線層３と接続部３ａとを同一工程
で形成することができ、多層の配線層を有する基板なし
半導体モジュールの製造を容易かつ低コストに行うこと
ができる。さらに、第２配線層３上に第２開口部４ａを
有する第２絶縁層４を形成し、当該第２絶縁層４に形成
された第２開口部４ａを通して第２配線層４と搭載部品
５，６との接続を行うので、第２絶縁層４の形成後に第
２開口部４ａを形成する必要がなく、第２配線層４と搭
載部品５，６との接続を容易に行うことができて、１乃
至複数の搭載部品が搭載された半導体モジュールの製造
を容易かつ低コストに行うことができる。加えて、仮基
体３２として、高弾性のステンレス鋼板を用いると共
に、当該ステンレス鋼板の表面に導電性が高く、配線層
及び絶縁層との剥離性が良好なニッケルめっきを施した
ので、各作業を特に安定に行うことができ、基板なし半
導体モジュールの製造を容易かつ高精度に行うことがで
きる。In the method of manufacturing a semiconductor module according to the present embodiment, the provision of the first wiring layer
Since each operation step up to resin encapsulation is performed, the operation of each step can be performed stably using the rigidity of the temporary base 32, and one or more wiring layers 1 and 3 and the insulating layer 2 4 can be easily and accurately performed. In addition, since the temporary base 32 is peeled off after the resin sealing is completed, a large-scale device or post-processing is not required unlike the case where the temporary base is removed by using a chemical, and a semiconductor without a substrate having one or more wiring layers is required. The module can be manufactured easily and at low cost. After the first insulating layer 2 having the first opening 2a is formed on the first wiring layer 1, the second wiring layer 3 is formed on the first insulating layer 2, and the first insulating layer 2 is formed through the first opening 2a. Since the connecting portion 3a for connecting the second wiring layer 3 and the first wiring layer 1 is formed, the second wiring layer 3 and the connecting portion 3a can be formed in the same step, and have a multilayer wiring layer. It is possible to manufacture a semiconductor module without a substrate easily and at low cost. Further, a second insulating layer 4 having a second opening 4a is formed on the second wiring layer 3, and the second wiring layer 4 and the mounting component 5 are formed through the second opening 4a formed in the second insulating layer 4. , 6 are connected, so that it is not necessary to form the second opening 4a after the formation of the second insulating layer 4, and the connection between the second wiring layer 4 and the mounted components 5, 6 can be easily performed. Accordingly, it is possible to easily and inexpensively manufacture a semiconductor module on which one or a plurality of mounting components are mounted. In addition, a stainless steel sheet having high elasticity was used as the temporary base 32, and nickel plating was applied to the surface of the stainless steel sheet with high conductivity and good peeling properties from the wiring layer and the insulating layer. In particular, it can be performed stably, and a semiconductor module without a substrate can be manufactured easily and with high accuracy.

【０１４２】厚さが０．３ｍｍのステンレス鋼板からな
る仮基体３２の表面に厚さが１０μｍのニッケルめっき
層３１を形成した場合、ニッケルめっき層３１が形成さ
れたステンレス製の仮基体３２に反りが発生せず、半導
体モジュールの製造を何らの不都合もなく行うことがで
きた。また、ニッケルめっき層３１とステンレス製の仮
基体３２との界面を剥離する工程においても、ニッケル
めっき層３１に、割れ、はがれ、剥離残り等の不都合が
一切発生せず、良品を高能率に製造することができた。When a nickel plating layer 31 having a thickness of 10 μm is formed on the surface of a temporary base 32 made of a stainless steel plate having a thickness of 0.3 mm, the temporary base 32 made of stainless steel on which the nickel plating layer 31 is formed is warped. No semiconductor module was produced, and the semiconductor module could be manufactured without any inconvenience. In the step of peeling off the interface between the nickel plating layer 31 and the stainless steel temporary base 32, the nickel plating layer 31 is free from any inconveniences such as cracking, peeling, and peeling off, and a non-defective product is efficiently manufactured. We were able to.

【０１４３】実験によると、厚さが０．３ｍｍのステン
レス鋼板３２の片面にニッケルめっき層３１を形成した
場合、その厚さが薄すぎる場合には半導体モジュールの
製造過程で割れやはがれ等の不都合が生じ、厚すぎる場
合にはニッケルめっきのめっき工程又はその後の工程で
ステンレス鋼板に反りを生じて良好な半導体モジュール
の製造が困難になる。According to an experiment, when the nickel plating layer 31 is formed on one surface of the stainless steel plate 32 having a thickness of 0.3 mm, if the thickness is too small, inconvenience such as cracking or peeling in the manufacturing process of the semiconductor module is caused. If the thickness is too large, the stainless steel plate is warped in a nickel plating plating step or a subsequent step, and it becomes difficult to manufacture a good semiconductor module.

【０１４４】図１５に、厚さが０．３ｍｍのステンレス
鋼板３２の片面に種々の厚さでニッケルめっき層３１を
形成した場合における不都合の有無を示す。図中の○印
は何らの不都合も発生せず半導体モジュールの製造を実
行できた場合を示し、Ｘ印はニッケルめっき層３２に生
じた何らかの不都合によって半導体モジュールの製造を
正常に実行できなかった場合を示し、△印はニッケルめ
っき層３２の一部に何らかの不都合を生じたが良好な半
導体モジュールの製造は実行できた場合を示している。
この図から明らかなように、厚さが０．３ｍｍのステン
レス鋼板３２の片面にニッケルめっき層３１を形成した
場合、ニッケルめっき層３２の厚さを５μｍ以上２０μ
ｍ以下に規制することによって、良好な半導体モジュー
ルの製造を実行できることが判った。FIG. 15 shows the presence or absence of inconvenience when the nickel plating layer 31 having various thicknesses is formed on one surface of the stainless steel plate 32 having a thickness of 0.3 mm. In the figure, the mark ○ indicates the case where the manufacture of the semiconductor module could be performed without any inconvenience, and the mark X indicates the case where the manufacture of the semiconductor module could not be normally performed due to some inconvenience generated in the nickel plating layer 32. The symbol “場合” indicates the case where some problems occurred in a part of the nickel plating layer 32, but a good semiconductor module was successfully manufactured.
As is apparent from this figure, when the nickel plating layer 31 is formed on one surface of the stainless steel plate 32 having a thickness of 0.3 mm, the thickness of the nickel plating layer 32 is 5 μm to 20 μm.
It has been found that by regulating the value to m or less, a good semiconductor module can be manufactured.

【０１４５】なお、本実施形態例においては、ニッケル
めっき３１が施された仮基体３２を用いたが、第１配線
層１及び第１絶縁層２の密着性が良好である場合には、
ニッケルめっき３１を有しないステンレス製の仮基体３
２を用いることができる。また、ニッケルめっき３１に
代えて、ニッケル合金のめっきが施された仮基体３２を
用いた場合にも、同様の効果を得ることができる。In this embodiment, the temporary base 32 on which the nickel plating 31 is applied is used. However, when the adhesion between the first wiring layer 1 and the first insulating layer 2 is good,
Temporary substrate 3 made of stainless steel without nickel plating 31
2 can be used. The same effect can be obtained when a temporary base 32 plated with a nickel alloy is used instead of the nickel plating 31.

【０１４６】また、外部端子１２が形成されない第６実
施形態例に係る半導体モジュール１Ｆ、第７実施形態例
に係る半導体モジュール１Ｇ、第８実施形態例に係る半
導体モジュール１Ｈ及び第１０実施形態例に係る半導体
モジュール１Ｊの製造に際しては、ニッケル層１０が不
要であるため、ニッケルめっき３１を有しないステンレ
ス製の仮基体３２が用いられる。The semiconductor module 1F according to the sixth embodiment, the semiconductor module 1G according to the seventh embodiment, the semiconductor module 1H according to the eighth embodiment, and the semiconductor module 1H according to the tenth embodiment in which the external terminal 12 is not formed. When manufacturing such a semiconductor module 1J, the nickel layer 10 is unnecessary, so a stainless steel temporary base 32 having no nickel plating 31 is used.

【０１４７】さらに、モールド樹脂９の形成後に、当該
モールド樹脂９の表面に金属膜２５をスパッタリングな
どで形成すれば、第９実施形態例に係る半導体モジュー
ル１Ｉを製造することができ、モールド樹脂９及び保護
樹脂層１１の形成後に、これらモールド樹脂９及び保護
樹脂層１１の表面に金属膜２５をスパッタリングなどで
形成すれば、第１０実施形態例に係る半導体モジュール
１Ｊを製造することができる。Further, if the metal film 25 is formed on the surface of the molding resin 9 by sputtering or the like after the molding resin 9 is formed, the semiconductor module 1I according to the ninth embodiment can be manufactured. If the metal film 25 is formed on the surfaces of the mold resin 9 and the protective resin layer 11 by sputtering or the like after the formation of the protective resin layer 11, the semiconductor module 1J according to the tenth embodiment can be manufactured.

【０１４８】その他、前記実施形態例においては、半導
体モジュール１個分の製造方法について説明したが、半
導体モジュールの製造の効率化及び低コスト化を図るた
め、仮基体３２上に配線層１，３及び絶縁層２，４を形
成する工程において、半導体モジュール複数個分の配線
層１，３及び絶縁層２，４を形成すると共に、搭載部品
５，６の搭載工程において、半導体モジュール複数個分
の搭載部品を搭載し、保護樹脂層の形成後、複数個の半
導体モジュールの個片を切り出すようにすることももち
ろん可能である。In the above-described embodiment, the method for manufacturing one semiconductor module has been described. However, in order to improve the efficiency and reduce the cost of manufacturing the semiconductor module, the wiring layers 1 and 3 are formed on the temporary base 32. In the step of forming the insulating layers 2 and 4, the wiring layers 1 and 3 and the insulating layers 2 and 4 for a plurality of semiconductor modules are formed. Of course, it is also possible to cut out a plurality of semiconductor modules after mounting components and forming the protective resin layer.

【０１４９】この製造方法をとる場合には、ニッケルめ
っき層３１をパターニングしてニッケル層１０を形成す
る際に、図１６に鎖線で示されている切断予定部分のニ
ッケルめっき層３１を予め除去しておくことが好まし
い。このようにすると、所望の半導体モジュールを切断
によって多数個取りしても、ニッケルめっき層３１に切
断によるバリやはがれが発生しないので、良品を歩留ま
り良く製造することができる。この方法によれば、図１
２（ｃ），（ｄ）に示した半導体モジュールを製造する
ことができる。In this manufacturing method, when the nickel plating layer 31 is patterned and the nickel layer 10 is formed, the nickel plating layer 31 in a portion to be cut indicated by a chain line in FIG. It is preferable to keep it. In this way, even if a large number of desired semiconductor modules are cut by cutting, no burrs or peeling are generated in the nickel plating layer 31 by cutting, so that good products can be manufactured with high yield. According to this method, FIG.
2 (c) and 2 (d) can be manufactured.

【０１５０】〈半導体モジュールの製造方法の第２例〉
以下、本発明に係る半導体モジュールの製造方法の第２
例を図１７に基づいて説明する。<Second Example of Semiconductor Module Manufacturing Method>
Hereinafter, a second method of manufacturing the semiconductor module according to the present invention will be described.
An example will be described with reference to FIG.

【０１５１】まず、図１７（ａ）に示すように、表面に
ニッケルめっき３１が施された厚さが約０．３ｍｍのス
テンレス鋼板からなる仮基体３２を用意する。First, as shown in FIG. 17 (a), a temporary base 32 made of a stainless steel plate having a thickness of about 0.3 mm and having a surface plated with nickel plating 31 is prepared.

【０１５２】次に、図１７（ｂ）に示すように、ニッケ
ルめっき３１上に、第１開口部１３ａを有する第１絶縁
層１３を形成する。この第１絶縁層１３の形成は、前記
ニッケルめっき３１の表面に感光性樹脂を均一に塗布し
た後、当該感光性樹脂層の第１開口部１３ａに対応する
部分を露光し、露光部を現像処理で除去することにより
行うことができる。Next, as shown in FIG. 17B, a first insulating layer 13 having a first opening 13a is formed on the nickel plating 31. The first insulating layer 13 is formed by uniformly applying a photosensitive resin on the surface of the nickel plating 31, exposing a portion corresponding to the first opening 13 a of the photosensitive resin layer, and developing the exposed portion. It can be carried out by removing by processing.

【０１５３】次に、図１７（ｃ）に示すように、ニッケ
ルめっき３１の表面に、第１配線層１を形成する。第１
配線層１の形成は、ニッケルめっき３１を給電膜として
使用し、ニッケルめっき３１上に銅又は銅合金をめっき
することにより行うことができる。かように、本例によ
ると、第１絶縁層１３が第１配線層１を形成する際のマ
スクとして機能するので、第１配線層１の形成に際して
フォトレジスト膜の形成、露光、現像を行う必要がな
く、工程を簡略化することができる。Next, as shown in FIG. 17C, the first wiring layer 1 is formed on the surface of the nickel plating 31. First
The wiring layer 1 can be formed by plating the nickel plating 31 with copper or a copper alloy using the nickel plating 31 as a power supply film. As described above, according to the present embodiment, the first insulating layer 13 functions as a mask when forming the first wiring layer 1, and thus the formation, exposure, and development of a photoresist film are performed when forming the first wiring layer 1. It is not necessary, and the process can be simplified.

【０１５４】次に、図１７（ｄ）に示すように、前記第
１絶縁層１３の表面及び第１配線層１の表面に、所要の
パターンで第２開口部１４ａが開設された第２絶縁層１
４を形成する。この第２絶縁層１４の形成は、前記第１
絶縁層１３の表面及び第１配線層１の表面に感光性樹脂
を均一に塗布した後、第２開口部１４ａに対応する部分
を露光し、この露光部を現像処理にて除去することによ
り行うことができる。なお、この段階で所要の半導体チ
ップ５及び他の搭載部品６を第１配線層１と接続し、こ
れら半導体チップ５と、他の搭載部品６と、これらの各
搭載部品５，６と第１配線層１との接続部を樹脂モール
ドすれば、図４に示した第４実施形態例に係る半導体モ
ジュール１Ｄを製造することができる。Next, as shown in FIG. 17 (d), a second insulating layer 14a having a second opening 14a in a required pattern is formed on the surface of the first insulating layer 13 and the surface of the first wiring layer 1. Tier 1
4 is formed. The formation of the second insulating layer 14 is based on the first
After the photosensitive resin is uniformly applied to the surface of the insulating layer 13 and the surface of the first wiring layer 1, the portion corresponding to the second opening 14a is exposed, and the exposed portion is removed by a developing process. be able to. At this stage, the required semiconductor chip 5 and other mounting components 6 are connected to the first wiring layer 1, and the semiconductor chip 5, the other mounting components 6, these mounting components 5, 6 and the first If the connection portion with the wiring layer 1 is resin-molded, the semiconductor module 1D according to the fourth embodiment shown in FIG. 4 can be manufactured.

【０１５５】次に、図１７（ｅ）に示すように、前記第
２絶縁層１４上に第２配線層３を形成すると共に、第２
開口部１４ａ内に接続部３ａを形成する。第２配線層３
及び接続部３ａの形成は、第２絶縁層１４上及び第２開
口部１４ａ内に銅又は銅合金からなる給電膜をスパッタ
リングした後、当該給電膜に通電して銅又は銅合金をめ
っきすることにより行うことができる。Next, as shown in FIG. 17E, a second wiring layer 3 is formed on the second insulating layer 14 and a second wiring layer 3 is formed.
The connecting portion 3a is formed in the opening 14a. Second wiring layer 3
The formation of the connection portion 3a is performed by sputtering a power supply film made of copper or a copper alloy on the second insulating layer 14 and in the second opening portion 14a, and then energizing the power supply film to plate copper or a copper alloy. Can be performed.

【０１５６】次に、図１７（ｆ）に示すように、前記第
２配線層３及び接続部３ａ並びに第２絶縁層１４の表面
に、所要のパターンで第３開口部１５ａが開設された第
３絶縁層１５を形成する。この第３絶縁層１５の形成
は、前記第２配線層３及び接続部３ａ並びに第２絶縁層
１４の表面に感光性樹脂を均一に塗布した後、第３開口
部１５ａに対応する部分を露光し、この露光部を現像処
理にて除去することにより行うことができる。以下、第
１実施形態例に係る製造方法と同様の工程を経ることに
よって、図２に示した第２実施形態例に係る半導体モジ
ュール１Ｂを製造することができる。その他について
は、前記第１例に係る半導体モジュールの製造方法と同
じであるので、説明を省略する。Next, as shown in FIG. 17F, a third opening 15a having a required pattern is formed on the surface of the second wiring layer 3, the connecting portion 3a, and the second insulating layer 14. The three insulating layers 15 are formed. The third insulating layer 15 is formed by uniformly applying a photosensitive resin to the surface of the second wiring layer 3 and the connection portion 3a and the surface of the second insulating layer 14, and then exposing the portion corresponding to the third opening 15a. The removal can be performed by removing the exposed portion by a development process. Hereinafter, the semiconductor module 1B according to the second embodiment shown in FIG. 2 can be manufactured through the same steps as the manufacturing method according to the first embodiment. The other points are the same as those in the method of manufacturing the semiconductor module according to the first example, and the description is omitted.

【０１５７】本例の製造方法は、前記第１例に係る半導
体モジュールの製造方法と同様の効果を有するほか、第
１絶縁層１３の形成後に第１配線層１を形成するので、
第１絶縁層１３を第１配線層形成時のマスクとして機能
させることができ、第１配線層１の形成に際してフォト
レジスト膜の形成、露光、現像を行う必要がないので、
所要の半導体モジュールの製造をより簡略化することが
できる。The manufacturing method of this example has the same effects as the method of manufacturing the semiconductor module according to the first example, and the first wiring layer 1 is formed after the first insulating layer 13 is formed.
Since the first insulating layer 13 can function as a mask when forming the first wiring layer, it is not necessary to form, expose, and develop a photoresist film when forming the first wiring layer 1.
Manufacture of a required semiconductor module can be further simplified.

【０１５８】〈半導体モジュールの製造方法の第３例〉
以下、本発明に係る半導体モジュールの製造方法の第３
例を図１８及び図１９に基づいて説明する。<Third Example of Manufacturing Method of Semiconductor Module>
Hereinafter, the third method of manufacturing the semiconductor module according to the present invention will be described.
An example will be described with reference to FIGS.

【０１５９】まず、図１８（ａ）に示すように、表面に
ニッケルめっき３１が施された厚さが約０．３ｍｍのス
テンレス鋼板からなる仮基体３２を用意する。First, as shown in FIG. 18A, a temporary base 32 made of a stainless steel plate having a thickness of about 0.3 mm and having a surface plated with nickel plating 31 is prepared.

【０１６０】次に、図１８（ｂ）に示すように、ニッケ
ルめっき３１上に、第１開口部１３ａを有する第１絶縁
層１３を形成する。この第１絶縁層１３の形成は、前記
ニッケルめっき３１の表面に感光性樹脂を均一に塗布し
た後、当該感光性樹脂層の第１開口部１３ａに対応する
部分を露光し、露光部を現像処理で除去することにより
行うことができる。Next, as shown in FIG. 18B, a first insulating layer 13 having a first opening 13a is formed on the nickel plating 31. The first insulating layer 13 is formed by uniformly applying a photosensitive resin on the surface of the nickel plating 31, exposing a portion corresponding to the first opening 13 a of the photosensitive resin layer, and developing the exposed portion. It can be carried out by removing by processing.

【０１６１】次に、図１８（ｃ）に示すように、ニッケ
ルめっき３１の表面に、第１配線層１を形成する。この
第１配線層１の形成は、第１絶縁層１３上及び第１開口
部１３ａ内にクロムと銅の合金からなる給電膜をスパッ
タリングした後、当該給電膜上にフォトレジスト膜を均
一に塗布し、当該フォトレジスト膜を第１配線層１のパ
ターンに露光して露光部を現像処理にて除去し、次いで
前記給電膜に通電して銅又は銅合金をめっきした後、不
要なフォトレジスト膜及び給電膜を除去することにより
行うことができる。Next, as shown in FIG. 18C, the first wiring layer 1 is formed on the surface of the nickel plating 31. The first wiring layer 1 is formed by sputtering a power supply film made of an alloy of chromium and copper on the first insulating layer 13 and in the first opening 13a, and then uniformly applying a photoresist film on the power supply film. Then, the photoresist film is exposed to a pattern of the first wiring layer 1 to remove exposed portions by a development process, and then the power supply film is energized to plate copper or a copper alloy. And removing the power supply film.

【０１６２】次に、図１８（ｄ）に示すように、前記第
１絶縁層１３の表面及び第１配線層１の表面に、所要の
パターンで第２開口部１４ａが開設された第２絶縁層１
４を形成する。この第２絶縁層１４の形成は、前記第１
絶縁層１３の表面及び第１配線層１の表面に感光性樹脂
を均一に塗布した後、第２開口部１４ａに対応する部分
を露光し、この露光部を現像処理にて除去することによ
り行うことができる。なお、この段階で所要の半導体チ
ップ５及び他の搭載部品６を第１配線層１と接続し、こ
れら半導体チップ５と、他の搭載部品６と、これらの各
搭載部品５，６と第１配線層１との接続部を樹脂モール
ドすれば、図４に示した第４実施形態例に係る半導体モ
ジュール１Ｄを製造することができる。Next, as shown in FIG. 18D, a second insulating layer 14a having a second opening 14a in a required pattern is formed on the surface of the first insulating layer 13 and the surface of the first wiring layer 1. Tier 1
4 is formed. The formation of the second insulating layer 14 is based on the first
After the photosensitive resin is uniformly applied to the surface of the insulating layer 13 and the surface of the first wiring layer 1, the portion corresponding to the second opening 14a is exposed, and the exposed portion is removed by a developing process. be able to. At this stage, the required semiconductor chip 5 and other mounting components 6 are connected to the first wiring layer 1, and the semiconductor chip 5, the other mounting components 6, these mounting components 5, 6 and the first If the connection portion with the wiring layer 1 is resin-molded, the semiconductor module 1D according to the fourth embodiment shown in FIG. 4 can be manufactured.

【０１６３】次に、図１８（ｅ）に示すように、前記第
２絶縁層１４上に第２配線層３を形成すると共に、第２
開口部１４ａ内に接続部３ａを形成する。この第２配線
層３及び接続部３ａの形成は、第２絶縁層１４上及び第
２開口部１４ａ内にクロムと銅の合金からなる給電膜を
スパッタリングした後、当該給電膜上にフォトレジスト
膜を均一に塗布し、当該フォトレジスト膜を第２配線層
３のパターンに露光して露光部を現像処理にて除去し、
次いで前記給電膜に通電して銅及びニッケルの合金をめ
っきした後、不要なフォトレジスト膜及び給電膜を除去
することにより行うことができる。Next, as shown in FIG. 18E, the second wiring layer 3 is formed on the second insulating layer 14 and the second wiring layer 3 is formed.
The connecting portion 3a is formed in the opening 14a. The second wiring layer 3 and the connection portion 3a are formed by sputtering a power supply film made of an alloy of chromium and copper on the second insulating layer 14 and in the second opening 14a, and then forming a photoresist film on the power supply film. Is uniformly applied, the photoresist film is exposed to a pattern of the second wiring layer 3, and the exposed portions are removed by a development process.
Then, after energizing the power supply film and plating an alloy of copper and nickel, the unnecessary photoresist film and the power supply film can be removed.

【０１６４】次に、図１８（ｆ）に示すように、前記第
２配線層３及び接続部３ａ並びに第２絶縁層１４の表面
に、所要のパターンで第３開口部１５ａが開設された第
３絶縁層１５を形成する。この第３絶縁層１５の形成
は、前記第２配線層３及び接続部３ａ並びに第２絶縁層
１４の表面に感光性樹脂を均一に塗布した後、第３開口
部１５ａに対応する部分を露光し、この露光部を現像処
理にて除去することにより行うことができる。Next, as shown in FIG. 18 (f), a third opening 15a having a required pattern is formed on the surface of the second wiring layer 3, the connecting portion 3a and the surface of the second insulating layer 14. The three insulating layers 15 are formed. The third insulating layer 15 is formed by uniformly applying a photosensitive resin to the surface of the second wiring layer 3 and the connection portion 3a and the surface of the second insulating layer 14, and then exposing the portion corresponding to the third opening 15a. The removal can be performed by removing the exposed portion by a development process.

【０１６５】次に、図１９（ａ）に示すように、第２配
線層３と半導体チップ５との接続及び第２配線層３と他
の搭載部品６との接続を行う。第２配線層３と半導体チ
ップ５との接続は、半導体チップ５のパッド部に形成さ
れた金バンプ７を第２絶縁層４に開設された第２開口部
４ａに挿入した後、第２配線層３と半導体チップ５との
間に所要の熱と加圧力とを作用することによって行うこ
とができる。また、第２配線層３と他の搭載部品６との
接続は、前記第２開口部４ａに挿入されたはんだ８を介
して第２配線層３と他の搭載部品６の端子部とを対向さ
せ、これら第２配線層３と他の搭載部品６との間に所要
の熱を作用することによって行うことができる。Next, as shown in FIG. 19A, connection between the second wiring layer 3 and the semiconductor chip 5 and connection between the second wiring layer 3 and other mounting components 6 are performed. The connection between the second wiring layer 3 and the semiconductor chip 5 is performed by inserting a gold bump 7 formed on a pad portion of the semiconductor chip 5 into a second opening 4 a formed in the second insulating layer 4, and then connecting the second wiring layer 3 with the second wiring layer 3. This can be performed by applying required heat and pressure between the layer 3 and the semiconductor chip 5. Further, the connection between the second wiring layer 3 and the other mounting component 6 is performed by facing the second wiring layer 3 and the terminal portion of the other mounting component 6 via the solder 8 inserted into the second opening 4a. Then, it can be performed by applying required heat between the second wiring layer 3 and the other mounted components 6.

【０１６６】次に、図１９（ｂ）に示すように、半導体
チップ５と、他の搭載部品６と、これらの各搭載部品
５，６と第２配線層３との接続部をモールド樹脂９にて
モールドする。Next, as shown in FIG. 19B, the semiconductor chip 5, the other mounting components 6, and the connection portions between these mounting components 5, 6 and the second wiring layer 3 are formed by molding resin 9. Mold with.

【０１６７】次に、図１９（ｃ）に示すように、ニッケ
ルめっき３１とステンレス製の仮基体３２との界面を剥
離し、ニッケルめっき３１を露出させる。Next, as shown in FIG. 19 (c), the interface between the nickel plating 31 and the stainless steel temporary base 32 is peeled off to expose the nickel plating 31.

【０１６８】以下、図１９（ｄ）に示すように、ニッケ
ルめっき３１をパターニングし、所要のニッケル層１
０，１０ａを形成する。当該ニッケル層１０，１０ａの
形成は、ニッケルめっき３１の表面にフォトレジストを
均一に塗布した後、ニッケル層１０，１０ａに対応する
部分のみを選択的に露光し、現像処理によって非露光部
を除去した後、エッチング処理によって非露光部に対応
するニッケルめっき３１を除去することにより行うこと
ができる。これによって、第１１実施形態例に係る半導
体モジュール１Ｋを製造することができる。その他につ
いては、前記第１例に係る半導体モジュールの製造方法
と同じであるので、説明を省略する。Thereafter, as shown in FIG. 19D, the nickel plating 31 is patterned to form a desired nickel layer 1.
0, 10a are formed. The nickel layers 10 and 10a are formed by uniformly applying a photoresist on the surface of the nickel plating 31, selectively exposing only portions corresponding to the nickel layers 10 and 10a, and removing unexposed portions by a development process. After that, the etching can be performed by removing the nickel plating 31 corresponding to the non-exposed portion. Thereby, the semiconductor module 1K according to the eleventh embodiment can be manufactured. The other points are the same as those in the method of manufacturing the semiconductor module according to the first example, and the description is omitted.

【０１６９】本例の製造方法は、前記第１例に係る半導
体モジュールの製造方法と同様の効果を有するほか、ニ
ッケルめっき３１上に第１絶縁層１３と第１配線層１と
をこの順に形成し、第１絶縁層１３を第１配線層１の保
護膜として機能させるので、第１配線層１の保護膜を別
途形成する必要がなく、所要の半導体モジュールの製造
をより簡略化することができる。The manufacturing method of the present example has the same effects as the method of manufacturing the semiconductor module according to the first example, and also forms the first insulating layer 13 and the first wiring layer 1 on the nickel plating 31 in this order. Since the first insulating layer 13 functions as a protective film for the first wiring layer 1, there is no need to separately form a protective film for the first wiring layer 1, and the manufacturing of the required semiconductor module can be further simplified. it can.

【０１７０】[0170]

【発明の効果】請求項１に記載の発明は、搭載部品の配
線手段を配線層と保護樹脂層とから構成したので、従来
の多層基板のコア材に相当する部分を省略することがで
き、薄形にして安価な半導体モジュールを得ることがで
きる。また、配線層を形成したので、リードフレームや
金属箔エッチング又は導電ペースト印刷により形成され
た配線層を備えた基板を用いた場合に比べて配線パター
ンを著しく高密度化、高精度化、微小化及び均質化する
ことができ、配線長が短かく小型の半導体モジュールが
得られると共に、浮遊容量の悪影響を受けにくい高周波
対応性の高い半導体モジュールを得ることができる。According to the first aspect of the present invention, since the wiring means of the mounted components is constituted by the wiring layer and the protective resin layer, a portion corresponding to the core material of the conventional multilayer board can be omitted. An inexpensive semiconductor module can be obtained by making it thin. In addition, since the wiring layer is formed, the wiring pattern is significantly increased in density, precision, and miniaturization as compared with the case of using a substrate having a lead frame or a wiring layer formed by metal foil etching or conductive paste printing. In addition, a small-sized semiconductor module having a short wiring length and a short wiring length can be obtained, and a high-frequency-compatible semiconductor module that is not easily affected by stray capacitance can be obtained.

【０１７１】請求項２に記載の発明は、少なくとも１つ
の半導体チップのほかに、トランジスタ、ダイオード、
抵抗、インダクタ、コンデンサ、水晶発振子、フィル
タ、バラン、アンテナ、機能モジュール又はコネクタの
いずれか、若しくはこれらの組み合わせを搭載したの
で、各種の用途に適用可能な多機能な半導体モジュール
を得ることができる。According to a second aspect of the present invention, in addition to at least one semiconductor chip, a transistor, a diode,
Either a resistor, an inductor, a capacitor, a crystal oscillator, a filter, a balun, an antenna, a functional module or a connector, or a combination thereof is mounted, so that a multifunctional semiconductor module applicable to various uses can be obtained. .

【０１７２】請求項３に記載の発明は、配線層を多層に
形成したので、配線層の形成面積を減少することがで
き、小型の半導体モジュールを得ることができる。According to the third aspect of the present invention, since the wiring layers are formed in multiple layers, the formation area of the wiring layers can be reduced, and a small semiconductor module can be obtained.

【０１７３】請求項４に記載の発明は、配線層を保護樹
脂層の片面に１層だけ形成したので、配線層の形成工程
を簡略化することができ、安価な半導体モジュールを得
ることができる。According to the fourth aspect of the present invention, since only one wiring layer is formed on one side of the protective resin layer, the process of forming the wiring layer can be simplified, and an inexpensive semiconductor module can be obtained. .

【０１７４】請求項５に記載の発明は、保護樹脂層の表
面に前記配線層と電気的に接続された複数の外部端子を
設けたので、半導体モジュールと他の電気装置、例えば
プリント配線基板との接続を容易化することができ、他
装置への適用が容易な半導体モジュールを得ることがで
きる。According to the fifth aspect of the present invention, a plurality of external terminals electrically connected to the wiring layer are provided on the surface of the protective resin layer. Can be easily connected, and a semiconductor module which can be easily applied to other devices can be obtained.

【０１７５】請求項６に記載の発明は、配線層の全部又
は一部を銅で形成したので、高周波に対応可能で電気特
性の良好な半導体モジュールを得ることができる。According to the sixth aspect of the present invention, since all or a part of the wiring layer is formed of copper, it is possible to obtain a semiconductor module which can cope with a high frequency and has good electric characteristics.

【０１７６】請求項７に記載の発明は、配線層の全部又
は一部を銅で形成し、かつ、これら各配線層を接続する
接続部の全部又は一部を銅で形成したので、配線層とこ
れに接続される接続部とを同一工程で形成でき、配線部
分の製造を簡略化することができることから、安価な半
導体モジュールを得ることができる。また、配線層の全
部又は一部と接続部を銅で形成したので、高周波に対応
可能で電気特性の良好な半導体モジュールを得ることが
できる。According to the seventh aspect of the present invention, all or a part of the wiring layer is formed of copper, and all or a part of a connection portion connecting these wiring layers is formed of copper. Can be formed in the same step, and the manufacture of the wiring portion can be simplified, so that an inexpensive semiconductor module can be obtained. In addition, since all or a part of the wiring layer and the connection portion are formed of copper, a semiconductor module which can cope with high frequency and has good electric characteristics can be obtained.

【０１７７】請求項８に記載の発明は、配線層と搭載部
品の端子とをはんだで接続したので、安価で信頼性の高
い半導体モジュールを得ることができる。According to the eighth aspect of the present invention, since the wiring layer and the terminals of the mounted components are connected by solder, an inexpensive and highly reliable semiconductor module can be obtained.

【０１７８】請求項９に記載の発明は、配線層と搭載部
品の端子とを金で接続したので、耐久性及び信頼性の高
い半導体モジュールを得ることができる。According to the ninth aspect of the present invention, since the wiring layer and the terminals of the mounted components are connected by gold, a semiconductor module having high durability and high reliability can be obtained.

【０１７９】請求項１０に記載の発明は、保護樹脂層の
表面にはんだで形成された端子を設けたので、半導体モ
ジュールと他の電気装置との接続を容易化することがで
き、他装置への適用が容易な半導体モジュールを得るこ
とができる。According to the tenth aspect of the present invention, since terminals formed of solder are provided on the surface of the protective resin layer, the connection between the semiconductor module and other electric devices can be facilitated, and the connection to other devices can be facilitated. Can be obtained easily.

【０１８０】請求項１１に記載の発明は、モールド樹脂
に外部接続コネクタを埋設し、当該外部接続コネクタの
一部を前記モールド樹脂から露出させたので、半導体モ
ジュールと外部装置とを接続コネクタを介して接続する
ことができ、外部装置に対して着脱可能な外付けタイプ
の半導体モジュールを得ることができる。According to the eleventh aspect of the present invention, since the external connection connector is embedded in the mold resin and a part of the external connection connector is exposed from the mold resin, the semiconductor module and the external device are connected via the connection connector. And an external type semiconductor module that can be attached to and detached from an external device.

【０１８１】請求項１２に記載の発明は、モールド樹脂
にアンテナを埋設し、当該アンテナの一部を前記モール
ド樹脂から露出させたので、半導体モジュールと外部装
置とをアンテナを介して無線による通信ができ、外部装
置と非接触で通信可能な無線タイプの半導体モジュール
を得ることができる。According to the twelfth aspect of the present invention, since the antenna is embedded in the molding resin and a part of the antenna is exposed from the molding resin, wireless communication between the semiconductor module and the external device via the antenna can be achieved. Thus, a wireless semiconductor module capable of communicating with an external device in a non-contact manner can be obtained.

【０１８２】請求項１３に記載の発明は、配線層を構成
する導体の一部をもってアンテナを形成したので、配線
層とアンテナとを同一工程で形成することができ、配線
層とアンテナの製造を簡略化できることから、安価な半
導体モジュールを得ることができる。また、アンテナを
平面状に形成することができることから、薄形の半導体
モジュールを得ることができる。According to the thirteenth aspect of the present invention, since the antenna is formed with a part of the conductor constituting the wiring layer, the wiring layer and the antenna can be formed in the same step, and the manufacturing of the wiring layer and the antenna can be performed. Since it can be simplified, an inexpensive semiconductor module can be obtained. Further, since the antenna can be formed in a planar shape, a thin semiconductor module can be obtained.

【０１８３】請求項１４に記載の発明は、配線層を構成
する導体の一部をもって誘導性の表面線路を形成したの
で、誘導性の電子部品の搭載を省略することができて、
半導体モジュールに搭載する電子部品数を減らすことが
でき、小型かつ薄形にして安価な半導体モジュールを得
ることができる。According to the fourteenth aspect of the present invention, since the inductive surface line is formed with a part of the conductor forming the wiring layer, the mounting of the inductive electronic component can be omitted.
The number of electronic components mounted on the semiconductor module can be reduced, and a small, thin, and inexpensive semiconductor module can be obtained.

【０１８４】請求項１５に記載の発明は、配線層を構成
する導体の一部をもって容量性の表面線路を形成したの
で、容量性の電子部品の搭載を省略することができて、
半導体モジュールに搭載する電子部品数を減らすことが
でき、小型かつ薄形にして安価な半導体モジュールを得
ることができる。また、配線層を構成する導体の一部を
もって誘導性の表面線路と容量性の表面線路の双方を形
成した場合には、フィルタ、バラン又は方向性結合器等
の機能を持つ表面線路を形成することができるので、小
型、薄形、安価にして信頼性の高い半導体モジュールを
得ることができる。According to the fifteenth aspect, since the capacitive surface line is formed with a part of the conductor forming the wiring layer, the mounting of the capacitive electronic component can be omitted.
The number of electronic components mounted on the semiconductor module can be reduced, and a small, thin, and inexpensive semiconductor module can be obtained. When both the inductive surface line and the capacitive surface line are formed by using a part of the conductor forming the wiring layer, the surface line having a function such as a filter, a balun, or a directional coupler is formed. Therefore, a small, thin, inexpensive and highly reliable semiconductor module can be obtained.

【０１８５】請求項１６に記載の発明は、モールド樹脂
の表面の全部又は一部を金属膜で覆ったので、当該金属
膜によって高周波の雑音を低減することができ、信頼性
の高い半導体モジュールを得ることができる。According to the sixteenth aspect of the present invention, since all or a part of the surface of the mold resin is covered with the metal film, high-frequency noise can be reduced by the metal film, and a highly reliable semiconductor module can be obtained. Obtainable.

【０１８６】請求項１７に記載の発明は、保護樹脂層表
面の全部又は一部を金属膜で覆ったので、当該金属膜に
よって高周波の雑音を低減することができ、信頼性の高
い半導体モジュールを得ることができる。According to the seventeenth aspect of the present invention, since all or a part of the surface of the protective resin layer is covered with the metal film, high frequency noise can be reduced by the metal film, and a highly reliable semiconductor module can be obtained. Obtainable.

【０１８７】請求項１８に記載の発明は、保護樹脂層の
表面の一部を金属膜で覆い、当該金属膜の全部又は一部
を配線層と電気的に接続し、当該配線層と電気的に接続
された金属膜に外部端子を設けたので、高周波雑音を低
減することができると共に、前記金属膜と外部端子との
接続面での金属接合を安定して形成することができ、安
価にして信頼性の高い半導体モジュールを得ることがで
きる。According to the eighteenth aspect of the present invention, a part of the surface of the protective resin layer is covered with a metal film, and all or a part of the metal film is electrically connected to the wiring layer. Since the external terminals are provided on the metal film connected to the semiconductor device, high-frequency noise can be reduced, and the metal junction at the connection surface between the metal film and the external terminals can be formed stably, and the cost can be reduced. And a highly reliable semiconductor module can be obtained.

【０１８８】請求項１９に記載の発明は、保護樹脂層の
外周部に金属膜の非形成部を設けたので、個片に切り出
す際の歩留りが良く、隣接に配置された他の半導体モジ
ュールや電気回路との間でショートを発生しにくく、半
導体モジュールの信頼性を高めることができる。According to the nineteenth aspect of the present invention, since the non-formed portion of the metal film is provided on the outer peripheral portion of the protective resin layer, the yield when cutting into individual pieces is good, and other semiconductor modules and adjacent semiconductor modules can be cut. Short circuit hardly occurs with the electric circuit, and the reliability of the semiconductor module can be improved.

【０１８９】請求項２０に記載の発明は、高周波雑音低
減用の金属膜を高周波雑音低減効果が特に高い軟磁性体
で形成したので、高周波雑音を有効に低減することがで
き、信頼性の高い半導体モジュールを得ることができ
る。According to the twentieth aspect of the present invention, since the metal film for reducing high frequency noise is formed of a soft magnetic material having a particularly high effect of reducing high frequency noise, high frequency noise can be effectively reduced and high reliability can be obtained. A semiconductor module can be obtained.

【０１９０】請求項２１に記載の発明は、請求項１８に
記載の金属膜を高周波雑音の低減効果に優れ、かつ、配
線層を構成する銅や外部端子を構成するはんだとの接合
性が高いニッケル又はニッケル合金で形成したので、信
頼性の高い外部端子付きの半導体モジュールを得ること
ができる。According to the twenty-first aspect of the present invention, the metal film according to the eighteenth aspect is excellent in the effect of reducing high-frequency noise, and has high bondability with copper constituting the wiring layer and solder constituting the external terminals. Since it is formed of nickel or a nickel alloy, a highly reliable semiconductor module with external terminals can be obtained.

【０１９１】請求項２２に記載の発明は、仮基体を用い
て第１配線層の形成から搭載部品等の樹脂封止までの各
作業工程を実施するので、仮基体の剛性を利用して各工
程の作業が安定に行われ、複数の配線層と絶縁層とを有
する半導体モジュールの製造を容易かつ高精度に行うこ
とができる。また、樹脂封止終了後、仮基体を剥離する
ので、薬品を用いて仮基体を除去する場合のように大掛
かりな装置や後処理を必要とせず、多層の配線層を有す
る基板なし半導体モジュールの製造を容易かつ低コスト
に行うことができる。また、第１配線層上に第１開口部
を有する第１絶縁層を形成した後、当該第１絶縁層上に
第２配線層を形成すると共に、第１開口部を通して当該
第２配線層と第１配線層とを接続する接続部を形成する
ので、第２配線層と接続部とを同一工程で形成すること
ができ、多層の配線層を有する基板なし半導体モジュー
ルの製造を容易かつ低コストに行うことができる。さら
に、第２配線層上に第２開口部を有する第２絶縁層を形
成し、当該第２絶縁層に形成された第２開口部を通して
第２配線層と搭載部品との接続を行うので、第２絶縁層
形成後に第２開口部を形成する必要がなく、第２配線層
と搭載部品との接続を容易に行うことができることか
ら、１乃至複数の搭載部品が搭載された半導体モジュー
ルの製造を容易かつ低コストに行うことができる。According to the twenty-second aspect of the present invention, since each work process from the formation of the first wiring layer to the resin sealing of the mounted parts and the like is performed using the temporary base, each work is performed by utilizing the rigidity of the temporary base. The work of the process is performed stably, and the manufacture of a semiconductor module having a plurality of wiring layers and insulating layers can be easily and accurately performed. In addition, since the temporary base is peeled off after the resin sealing is completed, a large-scale apparatus or post-processing is not required as in the case of removing the temporary base using a chemical, and a semiconductor module without a substrate having a multilayer wiring layer is required. It can be manufactured easily and at low cost. Further, after forming a first insulating layer having a first opening on the first wiring layer, a second wiring layer is formed on the first insulating layer, and the second wiring layer is formed through the first opening. Since the connection portion for connecting to the first wiring layer is formed, the second wiring layer and the connection portion can be formed in the same step, and the manufacture of a substrateless semiconductor module having a multi-layer wiring layer is easy and low cost. Can be done. Further, a second insulating layer having a second opening is formed on the second wiring layer, and the connection between the second wiring layer and the mounted component is performed through the second opening formed in the second insulating layer. Since there is no need to form the second opening after the formation of the second insulating layer, and the connection between the second wiring layer and the mounted component can be easily performed, the manufacture of a semiconductor module having one or more mounted components mounted thereon Can be performed easily and at low cost.

【０１９２】請求項２３に記載の発明は、請求項２２に
記載の発明と同様の効果を有するほか、仮基体上に第１
開口部を有する第１絶縁層を形成した後に、前記仮基体
上の第１開口部内に第１配線層を形成するので、第１絶
縁層が第１配線層を形成する際のフォトレジストとして
機能し、その他の特別なフォトレジストの形成や除去を
省略することができて、多層の配線層を有する基板なし
半導体モジュールの製造を容易かつ低コストに行うこと
ができる。The invention according to claim 23 has the same effect as the invention according to claim 22, and also has the first effect on the temporary base.
After the first insulating layer having the opening is formed, the first wiring layer is formed in the first opening on the temporary base, so that the first insulating layer functions as a photoresist when the first wiring layer is formed. However, the formation and removal of other special photoresists can be omitted, and the manufacture of a semiconductor module without a substrate having multiple wiring layers can be performed easily and at low cost.

【０１９３】請求項２４に記載の発明は、仮基体を用い
て配線層の形成から搭載部品等の樹脂封止までの各作業
工程を実施するので、仮基体の剛性を利用して各工程の
作業を安定に行うことができ、配線層と絶縁層とを有す
る半導体モジュールの製造を容易かつ高精度に行うこと
ができる。また、樹脂封止終了後、仮基体を剥離するの
で、薬品を用いて仮基体を除去する場合のように大掛か
りな装置や後処理を必要とせず、１層の配線層を有する
基板なし半導体モジュールの製造を容易かつ低コストに
行うことができる。さらに、配線層上に開口部を有する
絶縁層を形成し、当該絶縁層に形成された開口部を通し
て配線層と搭載部品との接続を行うので、絶縁層形成後
に開口部を形成する必要がなく、配線層と搭載部品との
接続を容易に行うことができることから、１乃至複数の
搭載部品が搭載された半導体モジュールの製造を容易か
つ低コストに行うことができる。According to the twenty-fourth aspect of the present invention, since each operation process from the formation of the wiring layer to the resin sealing of the mounted parts and the like is performed using the temporary base, the rigidity of the temporary base is used for each operation. Work can be performed stably, and a semiconductor module having a wiring layer and an insulating layer can be easily and accurately manufactured. In addition, since the temporary base is peeled off after the resin sealing is completed, a large-scale device or post-processing is not required unlike the case where the temporary base is removed by using a chemical, and a semiconductor module without a substrate having one wiring layer is required. Can be manufactured easily and at low cost. Further, an insulating layer having an opening is formed over the wiring layer, and the connection between the wiring layer and the mounted component is performed through the opening formed in the insulating layer. Therefore, there is no need to form an opening after forming the insulating layer. Since the connection between the wiring layer and the mounted components can be easily performed, the manufacture of a semiconductor module on which one or more mounted components are mounted can be performed easily and at low cost.

【０１９４】請求項２５に記載の発明は、請求項２２に
記載の発明と同様の効果を有するほか、仮基体上に第１
開口部を有する第１絶縁層を形成した後に、前記仮基体
上の第１開口部内に配線層を形成するので、第１絶縁層
が配線層を形成する際のマスクとして機能し、その他の
特別なマスクの形成や除去を省略することができて、配
線層を有する基板なし半導体モジュールの製造を容易か
つ低コストに行うことができる。The invention according to claim 25 has the same effect as the invention according to claim 22, and also has the first effect on the temporary base.
After forming the first insulating layer having the opening, the wiring layer is formed in the first opening on the temporary base, so that the first insulating layer functions as a mask when forming the wiring layer, and other special The formation and removal of a simple mask can be omitted, and a semiconductor module without a substrate having a wiring layer can be manufactured easily and at low cost.

【０１９５】請求項２６に記載の発明は、ニッケルめっ
き層が形成された仮基体を用い、ニッケルめっき層上に
第１開口部を有する保護樹脂層を形成し、所要部分の樹
脂封止後に、仮基体を剥離してニッケルめっき層を露出
させるので、その後の工程でニッケルめっき層の一部を
除去することによって、第１配線層と電気的に接続され
た金属膜（ニッケル膜）及び／又は第１配線層と電気的
に接続されていない金属膜（ニッケル膜）とを形成する
ことができ、保護樹脂層の一部が金属膜で覆われ、か
つ、多層の配線層と外部端子とを有する半導体モジュー
ルを容易に製造することができる。According to a twenty-sixth aspect of the present invention, a protective resin layer having a first opening is formed on a nickel plating layer using a temporary substrate having a nickel plating layer formed thereon, and after a desired portion is sealed with a resin, Since the nickel plating layer is exposed by peeling off the temporary base, by removing a part of the nickel plating layer in a subsequent step, a metal film (nickel film) electrically connected to the first wiring layer and / or A metal film (nickel film) that is not electrically connected to the first wiring layer can be formed, a part of the protective resin layer is covered with the metal film, and the multilayer wiring layer and the external terminals are connected. Semiconductor module can be easily manufactured.

【０１９６】請求項２７に記載の発明は、ニッケルめっ
き層が形成された仮基体を用い、ニッケルめっき層上に
第１開口部を有する保護樹脂層を形成し、所要部分の樹
脂封止後に、仮基体を剥離してニッケルめっき層を露出
させると、その後の工程でニッケルめっき層の一部を除
去することによって、配線層と電気的に接続された金属
膜（ニッケル膜）及び／又は第１配線層と電気的に接続
されていない金属膜（ニッケル膜）とを形成することが
できるので、保護樹脂層の一部が金属膜で覆われ、か
つ、単層の配線層と外部端子とを有する半導体モジュー
ルを容易に製造することができる。According to a twenty-seventh aspect of the present invention, a protective resin layer having a first opening is formed on a nickel plating layer using a temporary base having a nickel plating layer formed thereon. When the temporary base is peeled off to expose the nickel plating layer, a part of the nickel plating layer is removed in a subsequent step, so that the metal film (nickel film) electrically connected to the wiring layer and / or the first film is removed. Since a metal film (nickel film) that is not electrically connected to the wiring layer can be formed, a part of the protective resin layer is covered with the metal film, and a single-layer wiring layer and external terminals are connected. Semiconductor module can be easily manufactured.

【０１９７】請求項２８に記載の発明は、配線層と搭載
部品との接続工程で、仮基体上に半導体モジュール複数
個分の搭載部品を搭載し、保護樹脂層の形成後、半導体
モジュールの個片を切り出すので、１サイクルの製造工
程で所要の半導体モジュールを多数個取りすることがで
き、所要の半導体モジュールの製造を効率化及び低コス
ト化することができる。According to a twenty-eighth aspect of the present invention, in the step of connecting the wiring layer and the mounted components, the mounted components for a plurality of semiconductor modules are mounted on the temporary base, and after the protective resin layer is formed, the individual components of the semiconductor module are mounted. Since the pieces are cut out, a large number of required semiconductor modules can be obtained in one cycle of the manufacturing process, and the required semiconductor modules can be manufactured efficiently and at low cost.

【０１９８】請求項２９に記載の発明は、仮基体として
高剛性かつ高弾性のステンレス鋼板を用いるので、配線
層や第１絶縁層の形成から搭載部品等の樹脂封止までの
各作業工程を安定に行うことができると共に、配線層や
第１絶縁層からの仮基体の剥離を容易に行うことがで
き、半導体モジュールの製造を高能率に行うことができ
る。According to the twenty-ninth aspect of the present invention, since a stainless steel plate having high rigidity and high elasticity is used as the temporary base, each work process from the formation of the wiring layer and the first insulating layer to the resin sealing of the mounted components and the like is performed. In addition to being able to be performed stably, the temporary base can be easily separated from the wiring layer and the first insulating layer, and the semiconductor module can be manufactured with high efficiency.

【０１９９】請求項３０に記載の発明は、仮基体として
導電性が高くかつ金属材料や樹脂材料との剥離性が良好
なニッケルめっきが施されたステンレス鋼板を用いたの
で、請求項２８に記載の発明と同様の効果を有するほ
か、ニッケルめっきを仮基体上に配線層を形成する際の
給電膜として利用することができると共に、樹脂モール
ド後の仮基体の剥離を容易に行うことができ、半導体モ
ジュールの製造を低コスト化することができる。According to a thirty-first aspect of the present invention, a nickel-plated stainless steel plate having high conductivity and good releasability from a metal material or a resin material is used as a temporary base. In addition to having the same effect as the invention, the nickel plating can be used as a power supply film when forming a wiring layer on the temporary base, and the temporary base can be easily peeled off after resin molding, The manufacturing cost of the semiconductor module can be reduced.

【０２００】請求項３１に記載の発明は、ニッケルめっ
き層の一部を除去する工程で保護樹脂層の外周部に相当
する部分のニッケルめっき層を除去するので、半導体モ
ジュールを多数個取りする場合においてもニッケルめっ
き層に剥離やバリが発生せず、良品を歩留まり良く製造
することができる。According to the thirty-first aspect, in the step of removing a part of the nickel plating layer, the nickel plating layer corresponding to the outer peripheral portion of the protective resin layer is removed. Also, no peeling or burrs occur in the nickel plating layer, and a good product can be manufactured with high yield.

【０２０１】請求項３２に記載の発明は、配線層を形成
する際の給電体として仮基体を用いたので、配線層の形
成に際して特別な給電体を形成する必要がなく、配線層
の形成を容易化することができて、半導体モジュールの
製造を低コストに行うことができる。In the invention according to claim 32, since the temporary base is used as the power supply when forming the wiring layer, there is no need to form a special power supply when forming the wiring layer. As a result, the semiconductor module can be manufactured at low cost.

【０２０２】請求項３３に記載の発明は、配線層を形成
する際の給電体としてスパッタリングにより形成された
導電膜を用いるので、導電性の仮基体に接していない部
分にも配線層を形成することができで、多層の配線層を
有する半導体モジュールを製造することができる。According to the invention of claim 33, since a conductive film formed by sputtering is used as a power supply when forming a wiring layer, the wiring layer is formed also in a portion not in contact with the conductive temporary base. As a result, a semiconductor module having multiple wiring layers can be manufactured.

【０２０３】請求項３４に記載の発明は、仮基体として
厚さが１ｍｍ以下のステンレス鋼板を用い、当該ステン
レス鋼板の片面に厚さが５μｍ以上２０μｍ以下のニッ
ケルめっき層を形成したので、ニッケルめっき層の形成
工程及びその後の工程で仮基体に過大な反りが発生せ
ず、半導体モジュールの製造を良好に行うことができ
る。また、ニッケルめっき層とステンレス製の仮基体と
の界面を剥離する工程においても、ニッケルめっき層
に、割れ、はがれ、剥離残り等の不都合が一切発生しな
いので、良品を高能率に製造することができる。According to a thirty-fourth aspect of the present invention, a stainless steel plate having a thickness of 1 mm or less is used as a temporary base, and a nickel plating layer having a thickness of 5 μm or more and 20 μm or less is formed on one surface of the stainless steel plate. Excessive warpage does not occur in the temporary substrate in the layer forming step and the subsequent steps, and the semiconductor module can be favorably manufactured. Also, in the step of peeling off the interface between the nickel plating layer and the temporary stainless steel base, there are no inconveniences such as cracks, peeling, and peeling remaining in the nickel plating layer, so that a good product can be manufactured with high efficiency. it can.

【図面の簡単な説明】[Brief description of the drawings]

【図１】第１実施形態例に係る半導体モジュールの要部
断面図である。FIG. 1 is a sectional view of a main part of a semiconductor module according to a first embodiment.

【図２】第２実施形態例に係る半導体モジュールの要部
断面図である。FIG. 2 is a sectional view of a main part of a semiconductor module according to a second embodiment;

【図３】第３実施形態例に係る半導体モジュールの要部
断面図である。FIG. 3 is a sectional view of a main part of a semiconductor module according to a third embodiment;

【図４】第４実施形態例に係る半導体モジュールの要部
断面図である。FIG. 4 is a sectional view of a main part of a semiconductor module according to a fourth embodiment;

【図５】第５実施形態例に係る半導体モジュールの構造
図である。FIG. 5 is a structural diagram of a semiconductor module according to a fifth embodiment.

【図６】第６実施形態例に係る半導体モジュールの構造
図である。FIG. 6 is a structural diagram of a semiconductor module according to a sixth embodiment.

【図７】第７実施形態例に係る半導体モジュールの構造
図である。FIG. 7 is a structural diagram of a semiconductor module according to a seventh embodiment.

【図８】第８実施形態例に係る半導体モジュールの構造
図である。FIG. 8 is a structural diagram of a semiconductor module according to an eighth embodiment.

【図９】第９実施形態例に係る半導体モジュールの構造
図である。FIG. 9 is a structural view of a semiconductor module according to a ninth embodiment.

【図１０】第１０実施形態例に係る半導体モジュールの
構造図である。FIG. 10 is a structural diagram of a semiconductor module according to a tenth embodiment.

【図１１】第１１実施形態例に係る半導体モジュール１
Ｋの要部断面図である。FIG. 11 shows a semiconductor module 1 according to an eleventh embodiment.
It is principal part sectional drawing of K.

【図１２】第１１実施形態例に係る半導体モジュール１
Ｋの裏面図である。FIG. 12 shows a semiconductor module 1 according to an eleventh embodiment.
It is a rear view of K.

【図１３】半導体モジュール製造方法の第１例を示す工
程図である。FIG. 13 is a process chart showing a first example of a method for manufacturing a semiconductor module.

【図１４】半導体モジュール製造方法の第１例を示す工
程図である。FIG. 14 is a process chart showing a first example of a semiconductor module manufacturing method.

【図１５】厚さが０．３ｍｍのステンレス鋼板の片面に
種々の厚さのニッケルめっき層を形成した場合における
不都合の有無を示す表図である。FIG. 15 is a table showing the presence or absence of inconvenience when nickel plating layers of various thicknesses are formed on one surface of a stainless steel plate having a thickness of 0.3 mm.

【図１６】半導体モジュールを多数個取りする場合のニ
ッケルめっき層のパターニング例を示す仮基体の平面図
である。FIG. 16 is a plan view of a temporary base showing an example of patterning of a nickel plating layer when a large number of semiconductor modules are taken.

【図１７】半導体モジュール製造方法の第２例を示す工
程図である。FIG. 17 is a process chart showing a second example of the semiconductor module manufacturing method.

【図１８】半導体モジュール製造方法の第３例を示す工
程図である。FIG. 18 is a process chart showing a third example of the semiconductor module manufacturing method.

【図１９】半導体モジュール製造方法の第３例を示す工
程図である。FIG. 19 is a process chart showing a third example of the semiconductor module manufacturing method.

【図２０】第１従来例に係る半導体装置の構造図であ
る。FIG. 20 is a structural diagram of a semiconductor device according to a first conventional example.

【図２１】第２従来例に係る半導体装置の構造図であ
る。FIG. 21 is a structural diagram of a semiconductor device according to a second conventional example.

【図２２】第３従来例に係る半導体装置の構造図であ
る。FIG. 22 is a structural diagram of a semiconductor device according to a third conventional example.

【図２３】第４従来例に係る半導体装置の構造図であ
る。FIG. 23 is a structural diagram of a semiconductor device according to a fourth conventional example.

【符号の説明】[Explanation of symbols]

１Ａ〜１Ｊ 半導体モジュール １ 第１配線層 ２ 第１絶縁層 ３ 第２配線層 ４ 第２絶縁層 ５ 半導体チップ ６ 他の搭載部品 ７，８ 導体 ９ モールド樹脂 １０，１０ａ ニッケル層 １１ 保護樹脂層 １２ 外部端子 １３ 第１絶縁層 １４ 第２絶縁層 １５ 第３絶縁層 １６ 配線層 １７ 絶縁層 ３１ ニッケルめっき ３２ 仮基体 1A to 1J Semiconductor module 1 First wiring layer 2 First insulating layer 3 Second wiring layer 4 Second insulating layer 5 Semiconductor chip 6 Other mounted parts 7,8 Conductor 9 Mold resin 10,10a Nickel layer 11 Protective resin layer 12 External terminal 13 First insulating layer 14 Second insulating layer 15 Third insulating layer 16 Wiring layer 17 Insulating layer 31 Nickel plating 32 Temporary base

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 浩司 大阪府茨木市丑寅一丁目１番88号 日立マ クセル株式会社内 (72)発明者 塚本 博之 大阪府茨木市丑寅一丁目１番88号 日立マ クセル株式会社内 (72)発明者 山下 勇司 大阪府茨木市丑寅一丁目１番88号 日立マ クセル株式会社内 (72)発明者 菊地 裕二 大阪府茨木市丑寅一丁目１番88号 日立マ クセル株式会社内 (72)発明者 金井 友範 大阪府茨木市丑寅一丁目１番88号 日立マ クセル株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Koji Yamaguchi 1-88 Ushitora, Ibaraki-shi, Osaka Prefecture Inside Hitachi Maxell Co., Ltd. (72) Hiroyuki Tsukamoto 1-188 Ushitora 1-City, Ibaraki-shi, Hitachi Hitachi Within Maxell, Inc. (72) Inventor Yuji Yamashita 1-1-88 Ushitora, Ibaraki City, Osaka Prefecture Inside Hitachi Maxell Co., Ltd. (72) Yuji Kikuchi 1-188, Ushitora, Ibaraki City, Osaka Hitachi Maxell (72) Inventor Tomonori Kanai 1-1-88 Ushitora, Ibaraki-shi, Osaka Hitachi Maxell Co., Ltd.

Claims (34)

【特許請求の範囲】[Claims] 【請求項１】 少なくとも１つの半導体チップを含む１
乃至複数の搭載部品と、当該搭載部品と電気的に接続さ
れた配線層と、前記搭載部品並びに当該搭載部品と前記
配線層との接続部を封止するモールド樹脂と、前記配線
層の外面を覆う保護樹脂層とを備えたことを特徴とする
半導体モジュール。1. A semiconductor device comprising at least one semiconductor chip.
A plurality of mounting components, a wiring layer electrically connected to the mounting component, a molding resin for sealing the mounting portion and a connection portion between the mounting component and the wiring layer, and an outer surface of the wiring layer. A semiconductor module comprising a protective resin layer that covers the semiconductor module. 【請求項２】 前記半導体チップを除く前記搭載部品
が、トランジスタ、ダイオード、抵抗、インダクタ、コ
ンデンサ、水晶発振子、フィルタ、バラン、アンテナ、
機能モジュール又はコネクタのいずれか、若しくはこれ
らの組み合わせであることを特徴とする請求項１に記載
の半導体モジュール。2. The mounting component other than the semiconductor chip includes a transistor, a diode, a resistor, an inductor, a capacitor, a crystal oscillator, a filter, a balun, an antenna,
The semiconductor module according to claim 1, wherein the semiconductor module is one of a functional module and a connector, or a combination thereof. 【請求項３】 前記配線層が絶縁層を介して多層に形成
され、各層の配線層の一部が接続部を介して電気的に接
続されていることを特徴とする請求項１に記載の半導体
モジュール。3. The wiring according to claim 1, wherein the wiring layers are formed in multiple layers with an insulating layer interposed therebetween, and a part of the wiring layers of each layer is electrically connected through a connection portion. Semiconductor module. 【請求項４】 前記配線層が前記保護樹脂層の片面に１
層だけ形成されていることを特徴とする請求項１に記載
の半導体モジュール。4. The method according to claim 1, wherein the wiring layer is provided on one side of the protective resin layer.
The semiconductor module according to claim 1, wherein only the layer is formed. 【請求項５】 前記保護樹脂層の表面に複数の外部端子
が設けられ、これら各外部端子と前記配線層とが前記保
護樹脂層を貫通する導体を介して電気的に接続されてい
ることを特徴とする請求項１に記載の半導体モジュー
ル。5. A method according to claim 1, wherein a plurality of external terminals are provided on a surface of said protective resin layer, and each of said external terminals is electrically connected to said wiring layer via a conductor penetrating through said protective resin layer. The semiconductor module according to claim 1, wherein: 【請求項６】 前記多層に形成された配線層の全部又は
一部が銅で形成されていることを特徴とする請求項３に
記載の半導体モジュール。6. The semiconductor module according to claim 3, wherein all or a part of the multi-layered wiring layer is formed of copper. 【請求項７】 前記多層に形成された配線層の全部又は
一部が銅で形成され、かつ、これら各配線層を接続する
接続部の全部又は一部が銅で形成されていることを特徴
とする請求項３に記載の半導体モジュール。7. The semiconductor device according to claim 1, wherein all or a part of the multi-layered wiring layer is formed of copper, and all or a part of a connection portion connecting these wiring layers is formed of copper. The semiconductor module according to claim 3, wherein 【請求項８】 前記配線層と前記搭載部品の端子とがは
んだで接続されていることを特徴とする請求項１に記載
の半導体モジュール。8. The semiconductor module according to claim 1, wherein the wiring layer and terminals of the mounted component are connected by solder. 【請求項９】 前記配線層と前記搭載部品の端子とが金
で接続されていることを特徴とする請求項１に記載の半
導体モジュール。9. The semiconductor module according to claim 1, wherein said wiring layer and terminals of said mounted component are connected by gold. 【請求項１０】 前記保護樹脂層の表面に設けられる外
部端子がはんだで形成されていることを特徴とする請求
項５に記載の半導体モジュール。10. The semiconductor module according to claim 5, wherein an external terminal provided on a surface of said protective resin layer is formed of solder. 【請求項１１】 前記モールド樹脂に外部接続コネクタ
が埋設され、当該外部接続コネクタの一部が前記モール
ド樹脂から露出されていることを特徴とする請求項１に
記載の半導体モジュール。11. The semiconductor module according to claim 1, wherein an external connection connector is embedded in the mold resin, and a part of the external connection connector is exposed from the mold resin. 【請求項１２】 前記モールド樹脂にアンテナが埋設さ
れ、当該アンテナの一部が前記モールド樹脂から露出さ
れていることを特徴とする請求項１に記載の半導体モジ
ュール。12. The semiconductor module according to claim 1, wherein an antenna is embedded in the molding resin, and a part of the antenna is exposed from the molding resin. 【請求項１３】 前記配線層を構成する導体の一部をも
ってアンテナが形成されていることを特徴とする請求項
１に記載の半導体モジュール。13. The semiconductor module according to claim 1, wherein an antenna is formed with a part of a conductor forming the wiring layer. 【請求項１４】 前記配線層を構成する導体の一部をも
って誘導性の表面線路が形成されていることを特徴とす
る請求項１に記載の半導体モジュール。14. The semiconductor module according to claim 1, wherein an inductive surface line is formed with a part of the conductor forming the wiring layer. 【請求項１５】 前記配線層を構成する導体の一部をも
って容量性の表面線路が形成されていることを特徴とす
る請求項１に記載の半導体モジュール。15. The semiconductor module according to claim 1, wherein a capacitive surface line is formed with a part of the conductor forming the wiring layer. 【請求項１６】 前記モールド樹脂の表面の全部又は一
部が金属膜で覆われていることを特徴とする請求項１に
記載の半導体モジュール。16. The semiconductor module according to claim 1, wherein the whole or a part of the surface of the mold resin is covered with a metal film. 【請求項１７】 前記保護樹脂層の表面の全部又は一部
が金属膜で覆われていることを特徴とする請求項１に記
載の半導体モジュール。17. The semiconductor module according to claim 1, wherein a whole or a part of the surface of the protective resin layer is covered with a metal film. 【請求項１８】 前記保護樹脂層の表面の一部が金属膜
で覆われ、当該金属膜の全部又は一部が前記配線層と電
気的に接続され、当該配線層と電気的に接続された前記
金属膜に外部端子が設けられていることを特徴とする請
求項１に記載の半導体モジュール。18. A part of the surface of the protective resin layer is covered with a metal film, and all or a part of the metal film is electrically connected to the wiring layer and electrically connected to the wiring layer. The semiconductor module according to claim 1, wherein an external terminal is provided on the metal film. 【請求項１９】 前記保護樹脂層の外周部に前記金属膜
の非形成部を設けたことを特徴とする請求項１７又は１
８に記載の半導体モジュール。19. The non-formed portion of the metal film is provided on an outer peripheral portion of the protective resin layer.
9. The semiconductor module according to 8. 【請求項２０】 前記金属膜が軟磁性体で形成されてい
ることを特徴とする請求項１６乃至１９のいずれかに記
載の半導体モジュール。20. The semiconductor module according to claim 16, wherein said metal film is formed of a soft magnetic material. 【請求項２１】 前記金属膜がニッケル又はニッケル合
金で形成されていることを特徴とする請求項１７乃至１
９のいずれかに記載の半導体モジュール。21. The method according to claim 17, wherein the metal film is formed of nickel or a nickel alloy.
10. The semiconductor module according to any one of 9. 【請求項２２】 仮基体上に第１配線層を形成する工程
と、前記第１配線層上に第１開口部を有する第１絶縁層
を形成する工程と、前記第１絶縁層上に第２配線層を形
成すると共に、前記第１開口部を通して当該第２配線層
と前記第１配線層とを接続する接続部を形成する工程
と、前記第２配線層上に第２開口部を有する第２絶縁層
を形成する工程と、前記第２開口部を通して前記第２配
線層に少なくとも１つの半導体チップを含む１乃至複数
の搭載部品を接続する工程と、前記搭載部品並びに当該
搭載部品と前記第２配線層との接続部を樹脂封止する工
程と、前記仮基体を剥離する工程と、前記仮基体を剥離
することによって露出された前記第１配線層の外面に保
護樹脂層を形成する工程とを含むことを特徴とする半導
体モジュールの製造方法。22. A step of forming a first wiring layer on the temporary substrate, a step of forming a first insulating layer having a first opening on the first wiring layer, and a step of forming a first insulating layer on the first insulating layer. Forming a second wiring layer, forming a connecting portion connecting the second wiring layer and the first wiring layer through the first opening, and having a second opening on the second wiring layer Forming a second insulating layer; connecting one or more mounting components including at least one semiconductor chip to the second wiring layer through the second opening; A step of resin-sealing a connection portion with the second wiring layer, a step of peeling the temporary base, and forming a protective resin layer on an outer surface of the first wiring layer exposed by peeling the temporary base. And a method for manufacturing a semiconductor module. Law. 【請求項２３】 仮基体上に第１開口部を有する第１絶
縁層を形成する工程と、前記仮基体上の前記第１開口部
内に第１配線層を形成する工程と、前記第１絶縁層及び
前記第１配線層上に第２開口部を有する第２絶縁層を形
成する工程と、前記第２絶縁層上に第２配線層を形成す
ると共に、前記第２開口部を通して当該第２配線層と前
記第１配線層とを接続する接続部を形成する工程と、前
記第２配線層上に第３開口部を有する第３絶縁層を形成
する工程と、前記第３開口部を通して前記第２配線層に
少なくとも１つの半導体チップを含む１乃至複数の搭載
部品を接続する工程と、前記搭載部品並びに当該搭載部
品と前記第２配線層との接続部を樹脂封止する工程と、
前記仮基体を剥離する工程と、前記仮基体を剥離するこ
とによって露出された前記第１配線層の外面に保護樹脂
層を形成する工程とを含むことを特徴とする半導体モジ
ュールの製造方法。23. A step of forming a first insulating layer having a first opening on a temporary base; a step of forming a first wiring layer in the first opening on the temporary base; Forming a second insulating layer having a second opening on the layer and the first wiring layer, forming a second wiring layer on the second insulating layer, and forming the second insulating layer through the second opening. Forming a connecting portion for connecting a wiring layer to the first wiring layer, forming a third insulating layer having a third opening on the second wiring layer, and forming the connection portion through the third opening. A step of connecting one or more mounting components including at least one semiconductor chip to the second wiring layer, and a step of resin-sealing the mounting components and a connection portion between the mounting component and the second wiring layer;
A method for manufacturing a semiconductor module, comprising: a step of peeling off the temporary base; and a step of forming a protective resin layer on an outer surface of the first wiring layer exposed by peeling off the temporary base. 【請求項２４】 仮基体上に配線層を形成する工程と、
前記配線層上に所要の開口部を有する絶縁層を形成する
工程と、前記開口部を通して前記配線層に少なくとも１
つの半導体チップを含む１乃至複数の搭載部品を接続す
る工程と、前記搭載部品並びに当該搭載部品と前記配線
層との接続部を樹脂封止する工程と、前記仮基体を剥離
する工程と、前記仮基体を剥離することによって露出さ
れた前記配線層の外面に保護樹脂層を形成する工程とを
含むことを特徴とする半導体モジュールの製造方法。24. A step of forming a wiring layer on a temporary base;
Forming an insulating layer having a required opening on the wiring layer; and forming at least one insulating layer on the wiring layer through the opening.
Connecting one or more mounting components including one semiconductor chip, sealing the mounting component and a connection portion between the mounting component and the wiring layer with a resin, removing the temporary base, Forming a protective resin layer on the outer surface of the wiring layer exposed by peeling off the temporary base. 【請求項２５】 仮基体上に第１開口部を有する第１絶
縁層を形成する工程と、前記仮基体上の前記第１開口部
内に配線層を形成する工程と、前記第１絶縁層及び前記
配線層上に第２開口部を有する第２絶縁層を形成する工
程と、前記第２開口部を通して前記配線層に少なくとも
１つの半導体チップを含む１乃至複数の搭載部品を接続
する工程と、前記搭載部品並びに当該搭載部品と前記配
線層との接続部を樹脂封止する工程と、前記仮基体を剥
離する工程と、前記仮基体を剥離することによって露出
された前記配線層の外面に保護樹脂層を形成する工程と
を含むことを特徴とする半導体モジュールの製造方法。25. A step of forming a first insulating layer having a first opening on a temporary base; a step of forming a wiring layer in the first opening on the temporary base; Forming a second insulating layer having a second opening on the wiring layer; connecting one or more mounting components including at least one semiconductor chip to the wiring layer through the second opening; A step of resin-sealing the mounting component and a connection portion between the mounting component and the wiring layer, a step of peeling the temporary base, and protecting an outer surface of the wiring layer exposed by peeling the temporary base. Forming a resin layer. 【請求項２６】 仮基体上にニッケルめっき層を形成す
る工程と、前記ニッケルめっき層上に第１開口部を有す
る保護樹脂層を形成する工程と、前記ニッケルめっき層
上の前記第１開口部及び保護樹脂層上に第１配線層を形
成する工程と、前記保護樹脂層及び前記第１配線層上に
第２開口部を有する第１絶縁層を形成する工程と、当該
第１絶縁層上に第２配線層を形成すると共に、前記第２
開口部を通して当該第２配線層と前記第１配線層とを接
続する接続部を形成する工程と、前記第２配線層上に第
３開口部を有する第２絶縁層を形成する工程と、前記第
３開口部を通して前記第２配線層に少なくとも１つの半
導体チップを含む１乃至複数の搭載部品を接続する工程
と、前記搭載部品並びに当該搭載部品と前記第２配線層
との接続部を樹脂封止する工程と、前記仮基体を剥離し
て前記ニッケルめっき層を露出させる工程と、前記ニッ
ケルめっき層の一部を除去する工程とを含むことを特徴
とする半導体モジュールの製造方法。26. A step of forming a nickel plating layer on a temporary base, a step of forming a protective resin layer having a first opening on the nickel plating layer, and a step of forming the first opening on the nickel plating layer. Forming a first wiring layer on the protective resin layer, forming a first insulating layer having a second opening on the protective resin layer and the first wiring layer, and forming a first insulating layer on the first insulating layer. Forming a second wiring layer on the
Forming a connecting portion for connecting the second wiring layer and the first wiring layer through the opening, forming a second insulating layer having a third opening on the second wiring layer, Connecting one or more mounting components including at least one semiconductor chip to the second wiring layer through a third opening; and sealing the mounting component and a connection between the mounting component and the second wiring layer with a resin. A method of manufacturing a semiconductor module, comprising: stopping the temporary substrate, exposing the nickel plating layer by exposing the temporary base, and removing a part of the nickel plating layer. 【請求項２７】 仮基体上にニッケルめっき層を形成す
る工程と、前記ニッケルめっき層上に第１開口部を有す
る保護樹脂層を形成する工程と、前記ニッケルめっき層
上の前記第１開口部及び保護樹脂層上に配線層を形成す
る工程と、前記保護樹脂層及び前記配線層上に第２開口
部を有する絶縁層を形成する工程と、前記第２開口部を
通して前記配線層に少なくとも１つの半導体チップを含
む１乃至複数の搭載部品を接続する工程と、前記搭載部
品並びに当該搭載部品と前記配線層との接続部を樹脂封
止する工程と、前記仮基体を剥離して前記ニッケルめっ
き層を露出させる工程と、前記ニッケルめっき層の一部
を除去する工程とを含むことを特徴とする半導体モジュ
ールの製造方法。27. A step of forming a nickel plating layer on a temporary base, a step of forming a protective resin layer having a first opening on the nickel plating layer, and a step of forming the first opening on the nickel plating layer. Forming a wiring layer on the protective resin layer; forming an insulating layer having a second opening on the protective resin layer and the wiring layer; and forming at least one wiring layer on the wiring layer through the second opening. Connecting one or more mounting components including one semiconductor chip, sealing the mounting component and a connection portion between the mounting component and the wiring layer with a resin, and peeling off the temporary base to form the nickel plating. A method for manufacturing a semiconductor module, comprising: exposing a layer; and removing a portion of the nickel plating layer. 【請求項２８】 前記配線層と搭載部品との接続工程で
前記仮基体上に半導体モジュール複数個分の搭載部品を
搭載し、前記保護樹脂層の形成後、半導体モジュールの
個片を切り出すことを特徴とする請求項２２乃至請求項
２７のいずれかに記載の半導体モジュールの製造方法。28. A method according to claim 28, wherein in the step of connecting the wiring layer and the mounted component, mounting components for a plurality of semiconductor modules are mounted on the temporary base, and after forming the protective resin layer, individual pieces of the semiconductor module are cut out. A method for manufacturing a semiconductor module according to any one of claims 22 to 27. 【請求項２９】 前記仮基体としてステンレス板を用い
ることを特徴とする請求項２２乃至請求項２８のいずれ
かに記載の半導体モジュールの製造方法。29. The method according to claim 22, wherein a stainless steel plate is used as the temporary base. 【請求項３０】 前記仮基体として、表面にニッケルめ
っき層が形成されたステンレス板を用いることを特徴と
する請求項２２乃至請求項２５のいずれかに記載の半導
体モジュールの製造方法。30. The method for manufacturing a semiconductor module according to claim 22, wherein a stainless steel plate having a nickel plating layer formed on a surface thereof is used as the temporary base. 【請求項３１】 前記ニッケルめっき層の一部を除去す
る工程で、前記保護樹脂層の外周部に相当する部分の前
記ニッケルめっき層を除去することを特徴とする請求項
２６又は請求項２７に記載の半導体モジュールの製造方
法。31. The method according to claim 26, wherein in the step of removing a part of the nickel plating layer, a portion of the nickel plating layer corresponding to an outer peripheral portion of the protective resin layer is removed. A manufacturing method of the semiconductor module according to the above. 【請求項３２】 前記配線層を形成する際の給電体とし
て、前記仮基体を用いることを特徴とする請求項２２乃
至請求項２７のいずれかに記載の半導体モジュールの製
造方法。32. The method of manufacturing a semiconductor module according to claim 22, wherein said temporary base is used as a power supply when said wiring layer is formed. 【請求項３３】 前記配線層を形成する際の給電体とし
て、スパッタリングにより形成された導電膜を用いるこ
とを特徴とする請求項２２乃至請求項２７のいずれかに
記載の半導体モジュールの製造方法。33. The method for manufacturing a semiconductor module according to claim 22, wherein a conductive film formed by sputtering is used as a power supply when forming the wiring layer. 【請求項３４】 前記仮基体として厚さが１ｍｍ以下の
ステンレス鋼板を用い、当該ステンレス板の片面に厚さ
が５μｍ以上２０μｍ以下のニッケルめっき層を形成し
たことを特徴とする請求項２６，２７，３０，３１のい
ずれかに記載の半導体モジュールの製造方法。34. A stainless steel plate having a thickness of 1 mm or less as the temporary base, and a nickel plating layer having a thickness of 5 μm or more and 20 μm or less is formed on one surface of the stainless steel plate. , 30, and 31.
JP2001172643A 2000-07-12 2001-06-07 Semiconductor module and manufacturing method therefor Withdrawn JP2002343927A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001172643A JP2002343927A (en) 2000-07-12 2001-06-07 Semiconductor module and manufacturing method therefor

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2000212068 2000-07-12
JP2000-212068 2000-07-12
JP2000-343688 2000-11-10
JP2000343688 2000-11-10
JP2001074590 2001-03-15
JP2001-74590 2001-03-15
JP2001172643A JP2002343927A (en) 2000-07-12 2001-06-07 Semiconductor module and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2002343927A true JP2002343927A (en) 2002-11-29

Family

ID=27481446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001172643A Withdrawn JP2002343927A (en) 2000-07-12 2001-06-07 Semiconductor module and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2002343927A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006514785A (en) * 2003-02-28 2006-05-11 シーメンス　アクチエンゲゼルシヤフト Connection technology for power semiconductors
US7323778B2 (en) 2002-11-08 2008-01-29 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
JP2010538463A (en) * 2007-08-29 2010-12-09 フリースケール セミコンダクター インコーポレイテッド Interconnects in multi-element packages
JP2011503832A (en) * 2006-12-14 2011-01-27 インテル・コーポレーション Ceramic package substrate with recessed device
US7989935B2 (en) 2005-09-27 2011-08-02 Ricoh Company, Ltd. Semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323778B2 (en) 2002-11-08 2008-01-29 Oki Electric Industry Co., Ltd. Semiconductor device with improved design freedom of external terminal
JP2006514785A (en) * 2003-02-28 2006-05-11 シーメンス　アクチエンゲゼルシヤフト Connection technology for power semiconductors
US7855451B2 (en) 2003-02-28 2010-12-21 Siemens Aktiengesellschaft Device having a contacting structure
JP4763463B2 (en) * 2003-02-28 2011-08-31 シーメンス アクチエンゲゼルシヤフト Apparatus comprising substrate and power electronics element and method for manufacturing the same
US7989935B2 (en) 2005-09-27 2011-08-02 Ricoh Company, Ltd. Semiconductor device
JP2011503832A (en) * 2006-12-14 2011-01-27 インテル・コーポレーション Ceramic package substrate with recessed device
JP2010538463A (en) * 2007-08-29 2010-12-09 フリースケール セミコンダクター インコーポレイテッド Interconnects in multi-element packages

Similar Documents

Publication Publication Date Title
KR100924510B1 (en) Semiconductor device, its manufacturing method, and electronic apparatus
JP3691993B2 (en) Semiconductor device and manufacturing method thereof, carrier substrate and manufacturing method thereof
KR100437437B1 (en) Semiconductor package manufacturing method and semiconductor package
JP3609737B2 (en) Circuit device manufacturing method
JP4400802B2 (en) Lead frame, manufacturing method thereof, and semiconductor device
US6569712B2 (en) Structure of a ball-grid array package substrate and processes for producing thereof
JPH11163022A (en) Semiconductor and manufacture of the same and electronic equipment
US20040136123A1 (en) Circuit devices and method for manufacturing the same
JP2004071898A (en) Circuit device and its producing process
KR100611291B1 (en) Circuit device, circuit module, and manufacturing method of the circuit device
JP3561683B2 (en) Circuit device manufacturing method
JP4073308B2 (en) Circuit device manufacturing method
JP2002343927A (en) Semiconductor module and manufacturing method therefor
JP2740977B2 (en) Semiconductor device
JP2002343923A (en) Semiconductor module and manufacturing method therefor
JP4663172B2 (en) Manufacturing method of semiconductor device
JP3280243B2 (en) Manufacturing method of BGA type semiconductor device
JP3600137B2 (en) Circuit device manufacturing method
JP3778783B2 (en) Circuit device and manufacturing method thereof
JP3643764B2 (en) Circuit device manufacturing method
JP4036603B2 (en) Semiconductor device and manufacturing method thereof
KR100575868B1 (en) method of fabricating chip scale package
JP4471559B2 (en) Circuit device manufacturing method
JP2666569B2 (en) Manufacturing method of substrate with lead for semiconductor mounting
CN101740424B (en) Manufacturing process for a chip package structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080304

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080407