JP2002335420A - Field discrimination device - Google Patents

Field discrimination device

Info

Publication number
JP2002335420A
JP2002335420A JP2001139695A JP2001139695A JP2002335420A JP 2002335420 A JP2002335420 A JP 2002335420A JP 2001139695 A JP2001139695 A JP 2001139695A JP 2001139695 A JP2001139695 A JP 2001139695A JP 2002335420 A JP2002335420 A JP 2002335420A
Authority
JP
Japan
Prior art keywords
field
pulse
signal
odd
horizontal synchronizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001139695A
Other languages
Japanese (ja)
Inventor
Hideki Aiba
英樹 相羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2001139695A priority Critical patent/JP2002335420A/en
Publication of JP2002335420A publication Critical patent/JP2002335420A/en
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Television Systems (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a field discrimination device that can discriminate odd number and even number fields even when number of scanning lines of one frame indicates an even number interlace signals. SOLUTION: A line counter 4 counts number of scanning lines of 1050 interlace signals and a comparator 5 compares the count with a value 1048, and when the comparison indicates 1048, the comparator 5 provides an output of '0'. An AND gate circuit 6 loses the 1048th horizontal synchronizing signal (HD 2 pulse) to provide an output of an HD2' pulse. A field discrimination circuit 120 uses the HD2' pulse and a vertical synchronizing signal (VD pulse) to discriminate an odd number field or an even number field depending on whether or not number of horizontal synchronizing pulses included in one field is an odd number or an even number.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、1フレームの走査
線数が偶数のインターレース方式のテレビジョン信号で
あっても、奇数フィールドと偶数フィールドとを判別す
ることができるフィールド判別装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field discriminating apparatus capable of discriminating between odd and even fields even if the number of scanning lines in one frame is an even interlaced television signal.

【0002】[0002]

【従来の技術】現在、NTSCやHDTV等のテレビジ
ョン信号は、インターレース方式が主流である。最近、
これらのインターレース方式の信号を高画質で表示させ
たり、液晶表示装置(LCD)やプラズマディスプレイ
装置(PDP)等のマトリクス型表示装置に表示させる
ために信号処理によってノンインターレース方式に変換
したり、拡大や縮小する技術が必要になってきている。
2. Description of the Related Art At present, interlace systems are mainly used for television signals such as NTSC and HDTV. Recently,
These interlaced signals are converted into a non-interlaced signal by signal processing or displayed on a matrix type display device such as a liquid crystal display device (LCD) or a plasma display device (PDP) to be displayed with high image quality or enlarged. And the technology to shrink is needed.

【0003】このようにインターレース方式のテレビジ
ョン信号を信号処理する場合、奇数フィールドであるか
偶数フィールドであるかを判別するフィールド判別回路
が必要になることが多い。フィールド判別回路は、一般
的に、水平同期信号(水平同期パルス)と垂直同期信号
(垂直同期パルス)との関係から、奇数フィールドと偶
数フィールドとを判別する。
[0003] When signal processing is performed on an interlaced television signal in this way, a field discriminating circuit for discriminating between an odd field and an even field is often required. The field discriminating circuit generally discriminates an odd field and an even field from a relationship between a horizontal synchronizing signal (horizontal synchronizing pulse) and a vertical synchronizing signal (vertical synchronizing pulse).

【0004】図4は一般的なフィールド判別回路を示す
ブロック図であり、図5はその動作を説明するための波
形図である。図4に示すフィールド判別回路1は、1ビ
ットカウンタ11とフリップフロップ12とより構成さ
れる。ここでは、フィールド判別の対象となっているテ
レビジョン信号が、図5(C)に示す1フレーム当たり
走査線数525本(1フィールド当たり262.5本)
のテレビジョン信号(映像信号)である場合について説
明する。
FIG. 4 is a block diagram showing a general field discriminating circuit, and FIG. 5 is a waveform chart for explaining its operation. 4 includes a 1-bit counter 11 and a flip-flop 12. Here, the television signal to be subjected to field discrimination includes 525 scanning lines per frame (262.5 lines per field) shown in FIG. 5C.
Will be described below.

【0005】図4において、1ビットカウンタ11のク
ロック端子(CK)には、図5(B)に示す周波数1
5.75kHzの水平同期パルス(HDパルス)が入力
され、クリア端子(CLR)には、図5(A)に示す周
波数60Hzの垂直同期パルス(VDパルス)が入力さ
れる。1ビットカウンタ11は、VDパルスを同期クリ
アとしてHDパルスの立ち上がりでカウントし、図5
(D)に示すカウント値CNT.Qを出力する。1ビッ
トカウンタ11より出力されたカウント値CNT.Q
は、フリップフロップ12に入力される。フリップフロ
ップ12のクロック端子(CK)には、VDパルスが入
力される。
In FIG. 4, a clock terminal (CK) of the 1-bit counter 11 has a frequency 1 shown in FIG.
A 5.75 kHz horizontal synchronization pulse (HD pulse) is input, and a clear terminal (CLR) receives a vertical synchronization pulse (VD pulse) having a frequency of 60 Hz shown in FIG. The 1-bit counter 11 counts at the rising edge of the HD pulse with the VD pulse synchronously cleared.
(D). Output Q. The count value CNT. Q
Is input to the flip-flop 12. The clock terminal (CK) of the flip-flop 12 receives a VD pulse.

【0006】フリップフロップ12は、カウント値CN
T.QをVDパルスの立ち上がりによってラッチする。
1ビットカウンタ11より出力されたカウント値CN
T.Qは、VDパルス毎に、カウントするHDパルスの
数が奇数(263本)となったり偶数(262本)とな
ったりする。従って、フリップフロップ12からは、奇
数フィールドと偶数フィールドとでハイとローが切り換
わる図5(E)に示すフィールドインデックス信号FI
が出力されることになる。これによって、図4に示すフ
ィールド判別回路1は、奇数フィールドと偶数フィール
ドとを判別することができる。
The flip-flop 12 has a count value CN
T. Q is latched by the rising edge of the VD pulse.
Count value CN output from 1-bit counter 11
T. For Q, the number of HD pulses to be counted is odd (263) or even (262) for each VD pulse. Therefore, from the flip-flop 12, the field index signal FI shown in FIG.
Is output. Thereby, the field discriminating circuit 1 shown in FIG. 4 can discriminate between the odd field and the even field.

【0007】[0007]

【発明が解決しようとする課題】従来のフィールド判別
回路1は、1フレームの走査線数が奇数(例では525
本)である場合には、フィールド判別が可能である。し
かしながら、1フレームの走査線数が偶数(例えば10
50本)の場合には同じ方法でフィールド判別をするこ
とができないという問題点があった。
In the conventional field discriminating circuit 1, the number of scanning lines in one frame is odd (525 in the example).
In the case of (book), field discrimination is possible. However, the number of scanning lines in one frame is an even number (for example, 10
In the case of (50 lines), there is a problem that the field cannot be determined by the same method.

【0008】本発明はこのような問題点に鑑みなされた
ものであり、1フレームの走査線数が偶数のインターレ
ース信号であっても、奇数フィールドと偶数フィールド
とを判別することができるフィールド判別装置を提供す
ることを目的とする。
The present invention has been made in view of such a problem, and a field discriminating apparatus capable of discriminating between odd and even fields even when the number of scanning lines in one frame is an even interlaced signal. The purpose is to provide.

【0009】[0009]

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、奇数フィールドと偶数フ
ィールドとよりなる1フレームの走査線数が偶数で、イ
ンターレース方式のテレビジョン信号のフィールドを判
別するフィールド判別装置において、前記テレビジョン
信号の水平同期信号である第1の水平同期信号を基にし
て、前記奇数フィールドの水平同期パルス数と前記偶数
フィールドの水平同期パルス数との間に奇数個の差が生
じるように、前記奇数フィールドまたは前記偶数フィー
ルドにおける水平同期パルスを少なくとも1つ消失させ
た第2の水平同期信号を生成する生成手段(4〜6)
と、前記第2の水平同期信号と前記テレビジョン信号の
垂直同期信号とを用いて、1つのフィールドに含まれる
水平同期パルス数が奇数であるか偶数であるかによって
フィールドを判別するフィールド判別手段(120)とを
備えて構成したことを特徴とするフィールド判別装置を
提供するものである。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems of the prior art, the present invention has an even number of scanning lines in one frame composed of an odd field and an even field, and outputs an interlaced television signal. In a field discriminating device for discriminating a field, the number of horizontal sync pulses in the odd field and the number of horizontal sync pulses in the even field are determined based on a first horizontal sync signal which is a horizontal sync signal of the television signal. Generating means for generating a second horizontal synchronizing signal in which at least one horizontal synchronizing pulse in the odd field or the even field has disappeared so that an odd number of differences occur in the horizontal field.
Field discriminating means for discriminating a field based on whether the number of horizontal sync pulses included in one field is odd or even using the second horizontal sync signal and the vertical sync signal of the television signal (1 20 ) A field discriminating apparatus characterized by comprising:

【0010】[0010]

【発明の実施の形態】以下、本発明のフィールド判別装
置について、添付図面を参照して説明する。図1は本発
明のフィールド判別装置の一実施例を示すブロック図、
図2は図1に示す一実施例の動作を説明するための波形
図、図3は他の実施例の動作を説明するための波形図で
ある。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A field discriminating apparatus according to the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a block diagram showing an embodiment of a field discriminating apparatus of the present invention.
FIG. 2 is a waveform chart for explaining the operation of one embodiment shown in FIG. 1, and FIG. 3 is a waveform chart for explaining the operation of another embodiment.

【0011】図1に示す本実施例は、走査線数525本
のインターレース信号を走査線数1050本のインター
レース信号に倍速変換する映像処理回路10と、走査線
数1050本のインターレース信号を信号処理する映像
処理回路20とを組み合わせた構成に、本発明のフィー
ルド判別装置を設けたものである。本発明のフィールド
判別装置は、図1の構成に限定されるものではない。
The embodiment shown in FIG. 1 is a video processing circuit 10 for converting an interlace signal having 525 scanning lines into an interlace signal having 1050 scanning lines at a double speed, and a signal processing circuit for processing an interlace signal having 1050 scanning lines. A field discriminating apparatus according to the present invention is provided in a configuration in which the image processing circuit 20 is combined with the video processing circuit 20. The field determination device of the present invention is not limited to the configuration shown in FIG.

【0012】図1において、走査線数525本のインタ
ーレース信号である映像信号は、映像処理回路10中の
倍速処理回路2に入力される。倍速処理回路2には、走
査線数525本のインターレース信号である映像信号の
HDパルス(図5(B)参照)とVDパルス(図1
(A)参照)も入力される。逓倍回路3は、周波数1
5.75kHzのHDパルスを、その2倍の周波数3
1.5kHzのパルス(HD2パルス)に変換する。こ
のHD2パルスは、倍速処理回路2とラインカウンタ4
とANDゲート回路6に入力される。
In FIG. 1, a video signal which is an interlace signal having 525 scanning lines is input to a double speed processing circuit 2 in a video processing circuit 10. The double speed processing circuit 2 includes an HD pulse (see FIG. 5B) and a VD pulse (see FIG. 1) of a video signal which is an interlace signal having 525 scanning lines.
(See (A)). The frequency multiplier 3 has a frequency 1
The 5.75 kHz HD pulse is doubled in frequency 3
It is converted into a 1.5 kHz pulse (HD2 pulse). This HD2 pulse is output from the double speed processing circuit 2 and the line counter 4
Is input to the AND gate circuit 6.

【0013】映像処理回路10中のフィールド判別回路
10は、図4で説明したフィールド判別回路1と全く同
じ構成であり、HDパルスとVDパルスとを用いて奇数
フィールドと偶数フィールドとを判別して、フィールド
インデックス信号FI(図5(E)参照)を出力する。
フィールド判別回路110は、フィールド判別の対象とな
っている信号が走査線数525本のインターレース信号
であるため、何らの問題もなくフィールドを判別するこ
とができる。フィールドインデックス信号FIは、倍速
処理回路2とラインカウンタ4に入力される。
[0013] The video processing circuit field discriminating circuit 1 10 in 10 is the same structure as the field determination circuit 1 described in FIG. 4, to determine the odd and even fields by using the HD pulse and VD pulse And outputs a field index signal FI (see FIG. 5E).
Field determination circuit 1 10, since the signal of interest in the field determination is interlace signal having 525 scanning lines, it is possible to determine the field without any problems. The field index signal FI is input to the double speed processing circuit 2 and the line counter 4.

【0014】倍速処理回路2は、倍速メモリ等のよく知
られた回路構成により、入力された上記の各信号を用い
て、走査線数525本のインターレース信号を走査線数
1050本のインターレース信号に変換する。図2
(C)に示す走査線数1050本のインターレース信号
に変換された映像信号は、映像処理回路20中の信号処
理回路7に入力される。
The double-speed processing circuit 2 converts the interlaced signal having 525 scanning lines into an interlaced signal having 1050 scanning lines by using a well-known circuit configuration such as a double-speed memory by using the above-mentioned input signals. Convert. FIG.
The video signal converted into an interlace signal having 1050 scanning lines shown in (C) is input to the signal processing circuit 7 in the video processing circuit 20.

【0015】ラインカウンタ4は、HD2パルスをカウ
ントし、ライン番号(走査線番号)を比較器5に供給す
る。比較器5は、入力されたライン番号が1048でな
ければ1を出力し、入力されたライン番号が1048で
あれば0を出力する。なお、1048は単なる一例であ
り、これに限定されるものではない。比較器5の出力
は、ANDゲート回路6に入力される。よって、AND
ゲート回路6からは、図1(B)に示すように、HD2
パルスの1048本目が破線で示すように消失したHD
2′パルスが出力されることになる。ラインカウンタ4
と比較器5とANDゲート回路6は、第1の水平同期信
号(HD2パルス)の1048本目を消失させて第2の
水平同期信号(HD2′パルス)を生成する生成手段と
なっている。
The line counter 4 counts HD2 pulses and supplies a line number (scanning line number) to the comparator 5. The comparator 5 outputs 1 if the input line number is not 1048, and outputs 0 if the input line number is 1048. Note that 1048 is merely an example, and the present invention is not limited to this. The output of the comparator 5 is input to an AND gate circuit 6. Therefore, AND
From the gate circuit 6, as shown in FIG.
HD where the 1048th pulse disappeared as shown by the broken line
A 2 'pulse will be output. Line counter 4
And the comparator 5 and the AND gate circuit 6 serve as generating means for generating the second horizontal synchronizing signal (HD2 'pulse) by eliminating the 1048th line of the first horizontal synchronizing signal (HD2 pulse).

【0016】映像処理回路20中のフィールド判別回路
20も、図4で説明したフィールド判別回路1と全く同
じ構成である。このフィールド判別回路120には、AN
Dゲート回路6より出力されたHD2′パルスと、VD
パルスが入力され、HD2′パルスとVDパルスとを用
いて奇数フィールドと偶数フィールドとを判別して、図
1(E)に示すフィールドインデックス信号FIを出力
する。フィールド判別回路120を構成する1ビットカウ
ンタ11より出力されるカウント値CNT.Qは、図1
(D)に示す通りである。
[0016] Also the field determination circuit 1 20 in the video processing circuit 20 is exactly the same configuration as the field determination circuit 1 described in FIG. The field discrimination circuit 1 20, AN
The HD2 'pulse output from the D gate circuit 6 and the VD
The pulse is input, the odd field and the even field are discriminated using the HD2 'pulse and the VD pulse, and the field index signal FI shown in FIG. 1E is output. Count value CNT output from the 1-bit counter 11 of the field determination circuit 1 20. Q is shown in FIG.
(D).

【0017】映像処理回路20中のフィールド判別回路
20は、フィールド判別の対象となっている信号が走査
線数1050本のインターレース信号であるが、入力さ
れる水平同期信号が、図1(B)に示すように、HD2
パルスの1048本目が消失したHD2′パルスとなっ
ているので、走査線数525本のインターレース信号の
場合と全く同様、何らの問題もなくフィールドを判別す
ることができる。具体的には、奇数フィールドの走査線
数は525本とカウントされて、1ビットカウンタ11
は奇数判定となり、偶数フィールドの走査線数は524
本分しかカウントされないため偶数判定となる。よっ
て、フィールド判別が可能である。
The video processing circuit field determination circuit 1 20 in 20, which signals are subject to the field determination is interlace signal having 1050 scanning lines, the horizontal synchronizing signal to be input is, FIG. 1 (B ), HD2
Since the 1048th pulse is the HD2 'pulse that has disappeared, the field can be determined without any problem just as in the case of the interlace signal having 525 scanning lines. Specifically, the number of scanning lines in the odd field is counted as 525, and the 1-bit counter 11
Is odd, and the number of scanning lines in the even field is 524.
Since only the actual number is counted, an even-number determination is performed. Therefore, field discrimination is possible.

【0018】信号処理回路7には、倍速処理回路2より
出力された映像信号の他、ANDゲート回路6より出力
されたHD2′パルスと、VDパルスと、フィールド判
別回路120より出力されたフィールドインデックス信号
FIが入力される。信号処理回路7は、これらの各信号
を用いて、入力された映像信号に所定の信号処理を施し
出力する。信号処理回路7における信号処理は任意であ
る。信号処理回路7における信号処理としては、画素数
変換やさらなる倍速処理、倍フィールド処理等である。
[0018] The signal processing circuit 7, in addition to the video signal output from the double speed processing circuit 2, HD2 'and pulse outputted from the AND gate circuit 6, and the VD pulse, outputted from the field discrimination circuit 1 20 Field The index signal FI is input. The signal processing circuit 7 performs predetermined signal processing on the input video signal using these signals, and outputs the processed video signal. The signal processing in the signal processing circuit 7 is optional. The signal processing in the signal processing circuit 7 includes pixel number conversion, further double speed processing, double field processing, and the like.

【0019】図1及び図2の実施例では、図2(B)に
示すように、奇数フィールドではHD2パルスをそのま
ま出力し、偶数フィールドでは1048本目のHD2パ
ルスを消失させて、HD2′パルスとしたが、消失させ
るパルスの位置や本数は、図1及び図2の実施例に限定
されるものではない。
In the embodiment shown in FIGS. 1 and 2, as shown in FIG. 2B, the HD2 pulse is output as it is in the odd field, and the 1048th HD2 pulse is eliminated in the even field, and the HD2 'pulse is removed. However, the position and the number of pulses to be eliminated are not limited to the embodiment of FIGS.

【0020】図3は、奇数フィールドでは、HD2パル
スを524〜525ライン目の2ライン分消失させ、偶
数フィールドでは、HD2パルスを1048〜1050
ライン目の3ライン分消失させた例を示している。図3
(B)に示すように、奇数フィールドで2ライン分、偶
数フィールドで3ライン分、破線で示すようにパルスを
消失させた水平同期信号をHD2″パルスと称すること
とする。
FIG. 3 shows that, in the odd field, the HD2 pulse is erased for two lines from the 524th to 525th lines, and in the even field, the HD2 pulse is changed from 1048 to 1050.
An example is shown in which three lines have been erased. FIG.
As shown in (B), a horizontal synchronizing signal in which pulses are eliminated as shown by broken lines for two lines in an odd field and three lines in an even field is referred to as an HD2 ″ pulse.

【0021】この図3(B)に示すHD2″パルスを生
成するための回路構成は図1とほとんど同じであり、比
較器5において、入力されたライン番号が524,52
5,1048,1049,1050であれば0を出力す
るようにすればよい。この比較器5における変更は、極
めて簡単である。よって、消失させるパルスの位置や本
数を変更することは容易である。図3の例では、奇数フ
ィールドで偶数本分、偶数フィールドで奇数本分、パル
スを消失させたが、逆であってもよい。
The circuit configuration for generating the HD2 ″ pulse shown in FIG. 3B is almost the same as that of FIG. 1, and in the comparator 5, the input line numbers are 524 and 52.
In the case of 5, 1048, 1049, and 1050, 0 may be output. The change in the comparator 5 is very simple. Therefore, it is easy to change the position and the number of pulses to be eliminated. In the example of FIG. 3, even-numbered pulses are eliminated in odd-numbered fields and odd-numbered pulses are eliminated in even-numbered fields.

【0022】要するに、1フレーム(奇数フィールドと
偶数フィールドの合計)の走査線数が偶数である場合、
奇数フィールドと偶数フィールドのライン数が等しい場
合、奇数フィールドと偶数フィールドのHDパルス(H
D2パルスを含む)との間に、パルス数として奇数個の
差を生じさせるようにすればよい。HDパルスを消失さ
せるタイミングは、有効走査期間以外(ブランキング期
間)とすることが好ましい。
In short, when the number of scanning lines in one frame (the sum of the odd field and the even field) is even,
If the number of lines in the odd field and the even field is equal, the HD pulse (H
(Including D2 pulse), an odd number of differences may be generated as the number of pulses. It is preferable that the timing of erasing the HD pulse be outside the effective scanning period (blanking period).

【0023】図4に示すフィールド判別回路1(110
20を含む)では、走査線数525本のインターレース
信号のとき、奇数フィールドでハイ、偶数フィールドで
ローを出力する。奇数フィールドにおけるパルス数を奇
数本、偶数フィールドにおけるパルス数を偶数本とすれ
ば、フィールド判別回路1より出力される信号のハイ・
ローと奇数フィールド・偶数フィールドとの関係は変わ
らないので、奇数フィールドにおけるパルス数を奇数
本、偶数フィールドにおけるパルス数を偶数本とする方
が好ましい。奇数フィールドにおけるパルス数を偶数
本、偶数フィールドにおけるパルス数を奇数本とする
と、ハイとローが逆転するが、必要であれば、反転すれ
ばよい。
The field discriminating circuit 1 (1 10 , 1 10 ) shown in FIG.
In including) 1 20, when the 525 scanning lines of the interlaced signal, high in the odd field, and outputs a low in the even field. If the number of pulses in the odd field is an odd number and the number of pulses in the even field is an even number, the signal output from the field discriminating circuit 1 is high.
Since the relationship between the row and the odd field / even field does not change, it is preferable that the number of pulses in the odd field is odd and the number of pulses in the even field is even. If the number of pulses in the odd field is an even number and the number of pulses in the even field is an odd number, the high and the low are reversed.

【0024】ところで、図1に構成において、一見する
と、映像処理回路10中のフィールド判別回路110で得
たフィールドインデックス信号FIをそのまま映像処理
回路20に供給すればよいように思われる。しかしなが
ら、映像処理回路20は、集積回路として構成される場
合が多く、RGBまたはYUV等のコンポーネント映像
信号と、HDパルス(HD2パルスを含む)及びVDパ
ルスしか映像処理回路20に入力できない。
At first glance, in the configuration shown in FIG. 1, it seems that the field index signal FI obtained by the field discriminating circuit 110 in the video processing circuit 10 may be supplied to the video processing circuit 20 as it is. However, the video processing circuit 20 is often configured as an integrated circuit, and can input only a component video signal such as RGB or YUV, an HD pulse (including an HD2 pulse), and a VD pulse to the video processing circuit 20.

【0025】本発明によれば、集積回路として構成され
る映像処理回路20に変更を加えることなく、1フレー
ムの走査線数が偶数のインターレース信号のフィールド
を判別することができる。走査線数が奇数本であるか偶
数本であるかによってフィールドを判別する既存のフィ
ールド判別回路1を用いて、1フレームの走査線数が偶
数のインターレース信号のフィールド判別が可能となる
ので、1フレームの走査線数が偶数のインターレース信
号をフィールド判別するための特別の構成を設ける必要
がなく、信号処理装置のコストを上昇させることはな
い。
According to the present invention, a field of an interlace signal having an even number of scanning lines in one frame can be determined without changing the video processing circuit 20 formed as an integrated circuit. Using the existing field discriminating circuit 1 for discriminating fields depending on whether the number of scanning lines is an odd number or an even number, it becomes possible to discriminate a field of an interlace signal having an even number of scanning lines in one frame. There is no need to provide a special configuration for field-determining an interlaced signal having an even number of scanning lines in a frame, and the cost of the signal processing device is not increased.

【0026】[0026]

【発明の効果】以上詳細に説明したように、本発明のフ
ィールド判別装置は、テレビジョン信号の水平同期信号
である第1の水平同期信号を基にして、奇数フィールド
の水平同期パルス数と偶数フィールドの水平同期パルス
数との間に奇数個の差が生じるように、奇数フィールド
または偶数フィールドにおける水平同期パルスを少なく
とも1つ消失させた第2の水平同期信号を生成する生成
手段と、第2の水平同期信号とテレビジョン信号の垂直
同期信号とを用いて、1つのフィールドに含まれる水平
同期パルス数が奇数であるか偶数であるかによってフィ
ールドを判別するフィールド判別手段とを備えて構成し
たので、1フレームの走査線数が偶数のインターレース
信号であっても、奇数フィールドと偶数フィールドとを
判別することができる。
As described above in detail, the field discriminating apparatus according to the present invention uses the first horizontal synchronizing signal which is the horizontal synchronizing signal of the television signal and the number of horizontal synchronizing pulses of the odd field and the number of even synchronizing pulses. Generating means for generating a second horizontal synchronizing signal in which at least one horizontal synchronizing pulse in an odd field or an even field has disappeared so that an odd number of differences from the number of horizontal synchronizing pulses in the field occur; And a field discriminating means for discriminating a field according to whether the number of horizontal sync pulses included in one field is an odd number or an even number using the horizontal synchronizing signal and the vertical synchronizing signal of the television signal. Therefore, even if the number of scanning lines in one frame is an even-numbered interlace signal, it is possible to distinguish between an odd-numbered field and an even-numbered field. That.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

【図2】図1に示す一実施例の動作を説明するための波
形図である。
FIG. 2 is a waveform chart for explaining the operation of the embodiment shown in FIG. 1;

【図3】他の実施例の動作を説明するための波形図であ
る。
FIG. 3 is a waveform chart for explaining the operation of another embodiment.

【図4】一般的なフィールド判別回路を示すブロック図
である。
FIG. 4 is a block diagram showing a general field discrimination circuit.

【図5】図4の動作を説明するための波形図である。FIG. 5 is a waveform chart for explaining the operation of FIG.

【符号の説明】[Explanation of symbols]

1,110,120 フィールド判別回路(フィールド判別
手段) 2 倍速処理回路 3 逓倍回路 4 ラインカウンタ(生成手段) 5 比較器(生成手段) 6 ANDゲート回路(生成手段) 7 信号処理回路 10,20 映像処理回路
1, 1 10 , 1 20 field discriminating circuit (field discriminating means) 2 double speed processing circuit 3 multiplier circuit 4 line counter (generating means) 5 comparator (generating means) 6 AND gate circuit (generating means) 7 signal processing circuit 10, 20 Video processing circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】奇数フィールドと偶数フィールドとよりな
る1フレームの走査線数が偶数で、インターレース方式
のテレビジョン信号のフィールドを判別するフィールド
判別装置において、 前記テレビジョン信号の水平同期信号である第1の水平
同期信号を基にして、前記奇数フィールドの水平同期パ
ルス数と前記偶数フィールドの水平同期パルス数との間
に奇数個の差が生じるように、前記奇数フィールドまた
は前記偶数フィールドにおける水平同期パルスを少なく
とも1つ消失させた第2の水平同期信号を生成する生成
手段と、 前記第2の水平同期信号と前記テレビジョン信号の垂直
同期信号とを用いて、1つのフィールドに含まれる水平
同期パルス数が奇数であるか偶数であるかによってフィ
ールドを判別するフィールド判別手段とを備えて構成し
たことを特徴とするフィールド判別装置。
1. A field discriminating apparatus for discriminating a field of an interlaced television signal in which the number of scanning lines of one frame including an odd field and an even field is even, and wherein a first synchronizing signal of the television signal is used. 1 horizontal synchronizing signal, so that an odd number of differences between the number of horizontal synchronizing pulses of the odd field and the number of horizontal synchronizing pulses of the even field occur. Generating means for generating a second horizontal synchronizing signal in which at least one pulse has disappeared; and using the second horizontal synchronizing signal and a vertical synchronizing signal of the television signal, a horizontal synchronizing signal included in one field. Field discriminating means for discriminating a field depending on whether the number of pulses is odd or even. Field determination apparatus characterized by being configured Ete.
【請求項2】前記水平同期パルスを消失させるタイミン
グを、有効走査期間以外としたことを特徴とする請求項
1記載のフィールド判別装置。
2. The field discriminating apparatus according to claim 1, wherein the timing at which the horizontal synchronizing pulse disappears is set outside the effective scanning period.
JP2001139695A 2001-05-10 2001-05-10 Field discrimination device Pending JP2002335420A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001139695A JP2002335420A (en) 2001-05-10 2001-05-10 Field discrimination device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001139695A JP2002335420A (en) 2001-05-10 2001-05-10 Field discrimination device

Publications (1)

Publication Number Publication Date
JP2002335420A true JP2002335420A (en) 2002-11-22

Family

ID=18986429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001139695A Pending JP2002335420A (en) 2001-05-10 2001-05-10 Field discrimination device

Country Status (1)

Country Link
JP (1) JP2002335420A (en)

Similar Documents

Publication Publication Date Title
AU733582B2 (en) Video display apparatus and video display method
US20050001929A1 (en) Video signal converting apparatus and method
KR100246088B1 (en) The conversion device of pixel number
EP1056285A2 (en) Video display apparatus capable of displaying video signals of a plurality of types with different specifications
US5831684A (en) Subpicture image signal vertical compression circuit
KR100620519B1 (en) Method and apparatus for compensating for interlace type video signal
US5047849A (en) Image display apparatus with image turbulence suppression
JP2002335420A (en) Field discrimination device
JP2006295607A (en) Video signal processing apparatus and display device provided therewith
JP3259628B2 (en) Scanning line converter
KR100620931B1 (en) Image signal processing circuit
JP2002135681A (en) Video display device
JPH08171364A (en) Liquid crystal driving device
KR0164161B1 (en) FIElD SEPARATOR OF TELEVISION
JP2707650B2 (en) Television receiver
KR100269227B1 (en) Apparatus and method for converting interlaced scanning to non-interlaced scanning
JP3710358B2 (en) Screen display control method and apparatus
JPH08140021A (en) Drive circuit for liquid crystal display device
KR100245791B1 (en) Apparatus for adaptively generating vertical blank of video signals in pdp tv
JP3043198B2 (en) Scan conversion circuit
JPH0951490A (en) Vertical compression circuit for sub image video signal
JP4432154B2 (en) Field inversion pulse generator for interlaced drive panel
JPH0856322A (en) Liquid crystal display device
JP2748201B2 (en) LCD panel drive circuit
JP2001296832A (en) Conversion circuit and picture processor using the same