JP2002334581A - マルチポートsramセル及びそれを有する半導体集積回路 - Google Patents

マルチポートsramセル及びそれを有する半導体集積回路

Info

Publication number
JP2002334581A
JP2002334581A JP2001140635A JP2001140635A JP2002334581A JP 2002334581 A JP2002334581 A JP 2002334581A JP 2001140635 A JP2001140635 A JP 2001140635A JP 2001140635 A JP2001140635 A JP 2001140635A JP 2002334581 A JP2002334581 A JP 2002334581A
Authority
JP
Japan
Prior art keywords
store node
bit line
transistor
line
sram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001140635A
Other languages
English (en)
Inventor
Zenzo Oda
善造 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001140635A priority Critical patent/JP2002334581A/ja
Publication of JP2002334581A publication Critical patent/JP2002334581A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Static Random-Access Memory (AREA)

Abstract

(57)【要約】 【課題】 接続するビットラインの数を減少させること
により、コストを低減することができるSRAMセル等
を提供する。 【解決手段】 入力がストアノードN1に、出力がスト
アノードN2にそれぞれ接続された反転回路INV1
と、入力がストアノードN2に、出力がストアノードN
1にそれぞれ接続された反転回路INV2と、ストアノ
ードN1とビットラインBL1aとの間に接続され、ワ
ードラインWL1a上の信号に従ってストアノードN1
をビットラインBL1aに接続するトランジスタQN1
と、ストアノードN1とビットラインBL1bとの間に
接続され、ワードラインWL1b上の信号に従ってスト
アノードN1をビットラインBL1bに接続するトラン
ジスタQN2と、ストアノードN2と接地電位VSSとの
間に接続され、リセットラインR11上の信号に従って
ストアノードN2を接地電位VSSに接続するトランジス
タQN3とを含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数のポートを有
するスタティックランダムアクセスメモリ(SRAM)
セルに関し、さらに、そのようなSRAMセルを有する
半導体集積回路に関する。
【0002】
【従来の技術】通常の2ポートSRAMセルの構成につ
いて、図4を参照しながら説明する。図4に示すよう
に、SRAMセル111は、反転回路INV11、IN
V12と、NチャネルMOSトランジスタQN11〜Q
N14とを含んでいる。反転回路INV11は、入力が
第1のストアノードN11に、出力が第2のストアノー
ドN12に、それぞれ接続されている。また、反転回路
INV12は、入力が第2のストアノードN12に、出
力が第1のストアノードN11に、それぞれ接続されて
いる。
【0003】トランジスタQN11、QN12のソース
〜ドレイン経路は、第1及び第2のストアノードN1
1、N12と一対のビットラインBL1a、BL1aバ
ーとの間にそれぞれ接続されている。また、トランジス
タQN11及びQN12のゲートは、ワードラインWL
1aに接続されている。トランジスタQN13、QN1
4のソース〜ドレイン経路は、第1及び第2のストアノ
ードN11、N12と一対のビットラインBL1b、B
L1bバーとの間にそれぞれ接続されている。また、ト
ランジスタQN13及びQN14のゲートは、ワードラ
インWL1bに接続されている。SRAMセル111に
おいて、トランジスタQN11、QN12が、第1のポ
ート(Aポート)を構成し、トランジスタQN13、Q
N14が、第2のポート(Bポート)を構成する。
【0004】このように構成されたSRAMセル111
においては、第1のストアノードN11がハイレベルと
なり第2のストアノードN12がローレベルとなる第1
の状態と、第1のストアノードN11がローレベルとな
り第2のストアノードN12がハイレベルとなる第2の
状態との内の一方を記憶することができる。即ち、1つ
のSRAMセルによって1ビット相当の情報を記憶する
ことができる。また、SRAMセルに記憶された情報
を、ビットラインBL1a、BL1aバー、又は、ビッ
トラインBL1b、BL1bバーを介して読み出すこと
ができる。
【0005】図5に、上記のようなSRAMセルを有す
る半導体集積回路2の一部を示す。図5においては、メ
モリセルアレイを形成する複数のSRAMセルの内の4
個が図示されている。図5に示すSRAMセル112、
121、及び、122の回路構成は、図4に示すSRA
Mセル111の回路構成と同様である。図5に示すよう
に、メモリセルアレイの第1行を形成するSRAMセル
111、112、・・・は、ワードラインWL1a及び
WL1bに接続され、メモリセルアレイの第2行を形成
するSRAMセル121、122、・・・は、ワードラ
インWL2a及びWL2bに接続されている。また、メ
モリセルアレイの第1列を形成するSRAMセル11
1、121、・・・は、ビットラインBL1a、BL1
aバー、BL1b、及び、BL1bバーに接続され、メ
モリセルアレイの第2列を形成するSRAMセル11
2、122、・・・は、ビットラインBL2a、BL2
aバー、BL2b、及び、BL2bバーに接続されてい
る。
【0006】
【発明が解決しようとする課題】図4に示すように、従
来の2ポートSRAMセル111は、2対、すなわち4
本のビット線と接続する必要があるため、セルサイズが
大きくなり、コストが高いという問題があった。
【0007】また、従来の半導体集積回路2において
は、ビットラインBL1a、BL1aバーを介してのS
RAMセル111からのデータの読み出しと、ビットラ
インBL1b、BL1bバーを介してのSRAMセル1
21へのデータの書き込みとが同時に行われる場合に、
SRAMセル121へのデータの書き込みによるビット
ラインBL1b、BL1bバーの電位の変動が、ビット
ライン間の結合容量によりクロストークノイズとなって
ビットラインBL1a、BL1aバーに伝播するため、
SRAMセル111からのデータを正しく読み出すこと
ができないという問題があった。
【0008】このような読み出し時の誤動作を防止する
ため、図6に示すように、ビットラインBL1aとビッ
トラインBL1aバーとを交差させ、ビットラインBL
2aとビットラインBL2aバーとを交差させることが
行われている。ところが、図6に示すようにビットライ
ンを交差させると、SRAMセルとビットラインとの間
(例えば、SRAMセル121とビットラインBL1
a、BL1aバーとの間)でデータの反転が生ずるた
め、何らかの対策が必要となる。このようなデータの反
転に対する対策としては、例えば、(a)データの反転
が生じないように、SRAMセル121内の配線を変更
すること、(b)ビットラインの交差の前後で反転する
アドレスと排他的論理和をとってデータの読み出し又は
書き込みを行うこと、等が挙げられる。しかしながら、
いずれの対策も、コストアップを招くこととなる。
【0009】そこで、上記の点に鑑み、本発明は、接続
するビットラインの数を低減したマルチポートSRAM
セルを提供することを目的とする。さらに、本発明は、
そのようなSRAMセルを有する半導体集積回路を提供
することを目的とする。
【0010】
【課題を解決するための手段】以上の課題を解決するた
め、本発明に係るSRAMセルは、第1のストアノード
に2つの取り得る状態の内の1つを記憶すると共に、第
2のストアノードに2つの取り得る状態の内の他の1つ
を記憶するマルチポートSRAMセルであって、入力が
第1のストアノードに、出力が第2のストアノードにそ
れぞれ接続された第1の反転回路と、入力が第2のスト
アノードに、出力が第1のストアノードにそれぞれ接続
された第2の反転回路と、第1のストアノードと第1の
ビットラインとの間にソース〜ドレイン経路が接続さ
れ、第1のワードラインにゲートが接続され、第1のワ
ードライン上の信号に従って、第1のストアノードを第
1のビットラインに接続する第1のトランジスタと、第
1のストアノードと第2のビットラインとの間にソース
〜ドレイン経路が接続され、第2のワードラインにゲー
トが接続され、第2のワードライン上の信号に従って、
第1のストアノードを第2のビットラインに接続する第
2のトランジスタと、第2のストアノードと所定の電位
との間にソース〜ドレイン経路が接続され、1本のリセ
ットラインにゲートが接続され、1本のリセットライン
上の信号に従って、第2のストアノードを所定の電位に
接続する第3のトランジスタとを具備する。
【0011】ここで、所定の電位が、接地電位であるこ
ととしても良い。本発明に係るマルチポートSRAMセ
ルによれば、接続するビットラインの数を減少させるこ
とにより、コストを低減することができる。
【0012】また、本発明に係る半導体集積回路は、M
個(Mは自然数)の上記SRAMセルと、M個のSRA
Mセルの第1のトランジスタのソース又はドレインに接
続された第1のビットラインと、M個のSRAMセルの
第2のトランジスタのソース又はドレインに接続された
第2のビットラインと、第1のビットラインと第2のビ
ットラインとの間に配置され、何れかの電源電位に接続
された電源ラインとをN組有する。
【0013】本発明に係る半導体集積回路によれば、ビ
ットライン間のクロストークを低減することにより、読
み出し時の誤動作を防止することができる。
【0014】
【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態について説明する。なお、同一の構成要素には
同一の参照番号を付して、説明を省略する。図1は、本
発明の一実施形態に係るSRAMセルを示す回路図であ
る。本実施形態においては、例としてCMOSトランジ
スタを使用したSRAMセルについて説明するが、本発
明はこれに限定されず、SRAMセル全般に適用するこ
とができる。
【0015】図1において、SRAMセル11は、反転
回路INV1、INV2と、NチャネルMOSトランジ
スタQN1〜QN3とを含んでいる。反転回路INV1
は、入力が第1のストアノードN1に、出力が第2のス
トアノードN2に、それぞれ接続されている。また、反
転回路INV2は、入力が第2のストアノードN2に、
出力が第1のストアノードN1に、それぞれ接続されて
いる。
【0016】トランジスタQN1のソース〜ドレイン経
路は、第1のストアノードN1とビットラインBL1a
との間に接続されている。また、トランジスタQN1の
ゲートは、ワードラインWL1aに接続されている。ト
ランジスタQN2のソース〜ドレイン経路は、第1のス
トアノードN1とビットラインBL1bとの間に接続さ
れている。また、トランジスタQN2のゲートは、ワー
ドラインWL1bに接続されている。トランジスタQN
3のドレインは、第2のストアノードN2に接続され、
トランジスタQN3のソースは、低電位側の電源電位V
SS(本実施形態においては接地電位)に接続されてい
る。また、トランジスタQN3のゲートは、リセットラ
インR11に接続されている。
【0017】このように構成されたSRAMセル11に
おいては、第1のストアノードN1がハイレベルとなり
第2のストアノードN2がローレベルとなる第1の状態
と、第1のストアノードN1がローレベルとなり第2の
ストアノードN2がハイレベルとなる第2の状態との内
の一方を記憶することができる。即ち、1つのSRAM
セルによって1ビット相当の情報を記憶することができ
る。
【0018】次に、SRAMセル11へのデータの書き
込みについて、図1及び図2を参照しながら説明する。
図2は、SRAMセル11へのデータの書き込みのタイ
ミングを示すタイミングチャートである。ここでは、ビ
ットラインBL1a及びトランジスタQN1(Aポー
ト)を介してのデータの書き込みについて説明する。
【0019】まず、時刻t1において、リセットライン
R11上にハイレベルの信号が供給されると、トランジ
スタQN3がオンとなり、ストアノードN2はローレベ
ルとされる。従って、ストアノードN1は、時刻t1
ら所定の時間経過後にハイレベルとなる。このように、
ストアノードN1、N2は、第1の状態、第2の状態の
いずれの状態であったとしても、リセットラインR11
上にハイレベルの信号が出力されることにより、第1の
状態にリセットされる。その後、リセットラインR11
上の信号は、ローレベルとなる。
【0020】次に、時刻t2において、ワードラインW
L1a上にハイレベルの信号が供給されるとともに、ビ
ットラインBL1a上に記憶すべきデータ信号(ハイレ
ベル又はローレベル)が供給される。ワードラインWL
1a上にハイレベルの信号が供給されるとトランジスタ
QN1がオンとなり、ストアノードN1はビットライン
BL1a上の信号と同一のレベルとなる。従って、スト
アノードN2は、時刻t2から所定の時間経過後に、ス
トアノードN1のレベルを反転したレベルとなる。次
に、時刻t3において、ワードラインWL1a上の信号
はローレベルとなり、その後、ビットラインBL1a上
の信号はハイレベルとなる。このようにして、SRAM
セル11に情報を記憶させることができる。
【0021】以上においては、SRAMセル11のAポ
ートを介してのデータの書き込みについて説明したが、
同様に、ビットラインBL1b及びトランジスタQN2
(Bポート)を介してのデータの書き込みを行うことも
できる。さらに、SRAMセルに記憶された情報を、A
ポート又はBポートを介して読み出すことができる。
【0022】また、本実施形態に係るSRAMセル11
においては、ストアノードN1に2個のトランジスタQ
N1、QN2を接続することにより、2ポートSRAM
セルとしているが、ストアノードN1に3個以上のトラ
ンジスタを接続することにより、Kポート(Kは、3以
上の整数)のSRAMセルとすることもできる。
【0023】次に、本発明の一実施形態に係る半導体集
積回路について、図3を参照しながら説明する。図3
は、本実施形態に係る半導体集積回路の一部を示す図で
ある。図3においては、メモリセルアレイを形成する複
数のSRAMセルの内の6個が図示されている。図3に
示すSRAMセル12、13、21、22、及び、23
の回路構成は、図1に示すSRAMセル11の回路構成
と同様である。
【0024】図3に示すように、半導体集積回路1にお
いて、メモリセルアレイの第1行を形成するSRAMセ
ル11、12、13、・・・は、ワードラインWL1a
及びWL1bに接続され、メモリセルアレイの第2行を
形成するSRAMセル21、22、23、・・・は、ワ
ードラインWL2a及びWL2bに接続されている。ま
た、メモリセルアレイの第1列を形成するSRAMセル
11、21、・・・は、ビットラインBL1a及びBL
1bに接続され、メモリセルアレイの第2列を形成する
SRAMセル12、22、・・・は、ビットラインBL
2a及びBL2bに接続され、メモリセルアレイの第3
列を形成するSRAMセル13、23、・・・は、ビッ
トラインBL3a及びBL3bに接続されている。
【0025】本実施形態に係る半導体集積回路1におい
ては、ビットラインBL1aとビットラインBL1bと
の間、ビットラインBL2aとビットラインBL2bと
の間、及び、ビットラインBL3aとビットラインBL
3bとの間に、何れかの電源電位(本実施形態において
は高電位側の電源電位VDD)に接続された電源ラインV
L1〜VL3が配置されている。
【0026】このように、ビットラインBL1aとビッ
トラインBL1bとの間、ビットラインBL2aとビッ
トラインBL2bとの間、及び、ビットラインBL3a
とビットラインBL3bとの間に電源ラインVL1〜V
L3を配置したことにより、ビットラインBL1aとビ
ットラインBL1bとの間、ビットラインBL2aとビ
ットラインBL2bとの間、及び、ビットラインBL3
aとビットラインBL3bとの間のクロストークを低減
することができる。なお、本実施形態においては、電源
ラインVL1〜VL3が高電位側の電源電位VDDに接続
されているが、低電位側の電源電位VSS(本実施形態に
おいては接地電位)に接続されることとしても良い。
【0027】また、図3に示すように、電源ラインVL
1〜VL3を配置したことにより、ビットライン同士が
隣接しているのは、ビットラインBL1bとビットライ
ンBL2b、及び、ビットラインBL2aとビットライ
ンBL3aの2組である。ビットラインBL1bとビッ
トラインBL2bは、いずれもSRAMセルのBポート
に接続されており、ビットラインBL2aとビットライ
ンBL3aは、いずれもSRAMセルのAポートに接続
されている。
【0028】このように、同一ポートのビットラインが
隣接するように配置することにより、書き込み動作中の
ビットラインと読み出し動作中のビットラインとが隣接
しないので、読み出し時の誤動作を防止することができ
る。なお、読み出し動作中のビットライン同士が隣接し
ていても、電圧変動が小さいため、クロストークは小さ
く、読み出し時の誤動作を招くことはない。
【0029】このように、本実施形態に係る半導体集積
回路によれば、図6に示すようにビットラインを交差さ
せることなく読み出し時の誤動作を防止できるので、先
に説明したようなコストアップを招く対策を不要とする
ことが可能である。
【0030】
【発明の効果】以上述べた様に、本発明に係るSRAM
セルによれば、接続するビットラインの数を減少させる
ことにより、コストを低減することができる。また、本
発明に係る半導体集積回路によれば、ビットライン間の
クロストークを低減することにより、読み出し時の誤動
作を防止することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係るSRAMセルを
示す回路図である。
【図2】図1のSRAMセルへのデータ書き込みのタイ
ミングを示すタイミングチャートである。
【図3】本発明の一実施形態に係る半導体集積回路の一
部を示す図である。
【図4】従来のSRAMセルを示す回路図である。
【図5】従来の半導体集積回路の一部を示す図である。
【図6】従来の半導体集積回路の一部を示す図である。
【符号の説明】
1〜3 半導体集積回路 11、12、・・・、21、22、・・・ SRAMセ
ル N1〜N12 ストアノード QN1〜QN14 NチャネルMOSトランジスタ INV1〜INV12 反転回路 WL1a〜WL3bバー ワードライン BL1a〜BL3b ビットライン R11、R12、・・・、R21、R22、・・・ リ
セットライン VL1〜VL3 電源ライン

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 第1のストアノードに2つの取り得る状
    態の内の1つを記憶すると共に、第2のストアノードに
    2つの取り得る状態の内の他の1つを記憶するマルチポ
    ートSRAMセルであって、 入力が第1のストアノードに、出力が第2のストアノー
    ドにそれぞれ接続された第1の反転回路と、 入力が第2のストアノードに、出力が第1のストアノー
    ドにそれぞれ接続された第2の反転回路と、 第1のストアノードと第1のビットラインとの間にソー
    ス〜ドレイン経路が接続され、第1のワードラインにゲ
    ートが接続され、前記第1のワードライン上の信号に従
    って、第1のストアノードを前記第1のビットラインに
    接続する第1のトランジスタと、 第1のストアノードと第2のビットラインとの間にソー
    ス〜ドレイン経路が接続され、第2のワードラインにゲ
    ートが接続され、前記第2のワードライン上の信号に従
    って、第1のストアノードを前記第2のビットラインに
    接続する第2のトランジスタと、 第2のストアノードと所定の電位との間にソース〜ドレ
    イン経路が接続され、1本のリセットラインにゲートが
    接続され、前記1本のリセットライン上の信号に従っ
    て、第2のストアノードを前記所定の電位に接続する第
    3のトランジスタと、を具備するマルチポートSRAM
    セル。
  2. 【請求項2】 前記所定の電位が、接地電位であること
    を特徴とする請求項1記載のマルチポートSRAMセ
    ル。
  3. 【請求項3】 請求項1又は2記載のM個(Mは自然
    数)のSRAMセルと、 前記M個のSRAMセルの第1のトランジスタのソース
    又はドレインに接続された第1のビットラインと、 前記M個のSRAMセルの第2のトランジスタのソース
    又はドレインに接続された第2のビットラインと、 前記第1のビットラインと前記第2のビットラインとの
    間に配置され、何れかの電源電位に接続された電源ライ
    ンと、をN組有する半導体集積回路。
JP2001140635A 2001-05-10 2001-05-10 マルチポートsramセル及びそれを有する半導体集積回路 Pending JP2002334581A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001140635A JP2002334581A (ja) 2001-05-10 2001-05-10 マルチポートsramセル及びそれを有する半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001140635A JP2002334581A (ja) 2001-05-10 2001-05-10 マルチポートsramセル及びそれを有する半導体集積回路

Publications (1)

Publication Number Publication Date
JP2002334581A true JP2002334581A (ja) 2002-11-22

Family

ID=18987212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001140635A Pending JP2002334581A (ja) 2001-05-10 2001-05-10 マルチポートsramセル及びそれを有する半導体集積回路

Country Status (1)

Country Link
JP (1) JP2002334581A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013032010A (ja) * 2007-02-19 2013-02-14 Oki Data Corp 駆動回路、ドライバicチップ、駆動装置、プリントヘッド、画像形成装置、表示装置及び制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013032010A (ja) * 2007-02-19 2013-02-14 Oki Data Corp 駆動回路、ドライバicチップ、駆動装置、プリントヘッド、画像形成装置、表示装置及び制御方法

Similar Documents

Publication Publication Date Title
US7630230B2 (en) Static random access memory architecture
US6445638B1 (en) Folded-bitline dual-port DRAM architecture system
US8009459B2 (en) Circuit for high speed dynamic memory
US7319629B2 (en) Method of operating a dynamic random access memory cell
JP5179496B2 (ja) メモリ回路及びメモリの書き込み方法
KR100241079B1 (ko) 병렬 데이터 초기화기능을 가진 멀티포트 메모리셀및 메모리
US7613032B2 (en) Semiconductor memory device and control method thereof
KR100702355B1 (ko) 은닉 리프레시를 지원하는 듀얼 포트 셀을 구비한 반도체메모리
JP2009238332A (ja) 半導体記憶装置
US7430134B2 (en) Memory cell structure of SRAM
KR101251676B1 (ko) 향상된 셀 안정성을 갖는 sram 및 그 방법
US6738306B2 (en) SRAM cell with single-ended and differential read/write ports
US5243558A (en) Dynamic random access memory device with bit lines partially shared between sense amplifier circuits
US5862072A (en) Memory array architecture and method for dynamic cell plate sensing
JP2009087427A (ja) 半導体記憶装置
US7692990B2 (en) Memory cell access circuit
US7352648B2 (en) Semiconductor memory
JP4130638B2 (ja) 半導体集積回路装置
US7142465B2 (en) Semiconductor memory
JP2002334581A (ja) マルチポートsramセル及びそれを有する半導体集積回路
JPH01185896A (ja) 半導体記億装置
JP5442562B2 (ja) 半導体記憶装置
JP3106686B2 (ja) 半導体記憶装置
KR20080071815A (ko) 정적 노이즈 마진을 줄일 수 있는 반도체 메모리 장치
JP2003085976A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070717