JP2002330356A - 固体撮像装置とその駆動方法 - Google Patents
固体撮像装置とその駆動方法Info
- Publication number
- JP2002330356A JP2002330356A JP2002045583A JP2002045583A JP2002330356A JP 2002330356 A JP2002330356 A JP 2002330356A JP 2002045583 A JP2002045583 A JP 2002045583A JP 2002045583 A JP2002045583 A JP 2002045583A JP 2002330356 A JP2002330356 A JP 2002330356A
- Authority
- JP
- Japan
- Prior art keywords
- marker signal
- solid
- marker
- state imaging
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 高解像度と高速読み出しの両立を図った固体
撮像装置の出力特性を補正するための構造を提供する。 【解決手段】 短冊形にブロック分割された撮像部10
3と、ブロック毎の読み出しアンプ130とを備えた並
列読み出し可能な固体撮像素子に、インプットソース1
01と、読み出しアンプ130の出力補正用のマーカー
信号を生成するためのマーカー信号生成部102とを更
に設ける。マーカー信号生成部102は、インプットソ
ース101の電位に応じた量の電荷を蓄積するためのキ
ャパシタで構成されたマーカー電荷蓄積部104を有す
る。マーカー信号生成部102で生成した同一電荷量の
マーカー信号を、互いに隣接する2ブロックの各々の垂
直CCD114,115、水平CCD110,111及
び読み出しアンプ130を順次介して読み出す。
撮像装置の出力特性を補正するための構造を提供する。 【解決手段】 短冊形にブロック分割された撮像部10
3と、ブロック毎の読み出しアンプ130とを備えた並
列読み出し可能な固体撮像素子に、インプットソース1
01と、読み出しアンプ130の出力補正用のマーカー
信号を生成するためのマーカー信号生成部102とを更
に設ける。マーカー信号生成部102は、インプットソ
ース101の電位に応じた量の電荷を蓄積するためのキ
ャパシタで構成されたマーカー電荷蓄積部104を有す
る。マーカー信号生成部102で生成した同一電荷量の
マーカー信号を、互いに隣接する2ブロックの各々の垂
直CCD114,115、水平CCD110,111及
び読み出しアンプ130を順次介して読み出す。
Description
【0001】
【発明の属する技術分野】本発明は、撮像部をブロック
分割した並列読み出し可能な固体撮像装置とその駆動方
法に関するものである。
分割した並列読み出し可能な固体撮像装置とその駆動方
法に関するものである。
【0002】
【従来の技術】セキュリティ分野及びデジタルスチルカ
メラ分野において、高精細な撮像と高速な読み出しとを
同時に実現するために、並列読み出し形固体撮像装置が
要望されている。この種の撮像装置では、複数の出力間
のばらつきを補正することが必要である。
メラ分野において、高精細な撮像と高速な読み出しとを
同時に実現するために、並列読み出し形固体撮像装置が
要望されている。この種の撮像装置では、複数の出力間
のばらつきを補正することが必要である。
【0003】高速読み出し動作を実現する複数の水平C
CD(Charge-Coupled Device)を用いた先例として、
特開昭60−157800号公報(従来例1)の並列読
み出し形固体撮像装置が知られている。また、出力信号
ばらつきの補正方法として、特開平2−78382号公
報(従来例2)及び特開平4−96480号公報(従来
例3)の技術が知られている。
CD(Charge-Coupled Device)を用いた先例として、
特開昭60−157800号公報(従来例1)の並列読
み出し形固体撮像装置が知られている。また、出力信号
ばらつきの補正方法として、特開平2−78382号公
報(従来例2)及び特開平4−96480号公報(従来
例3)の技術が知られている。
【0004】
【発明が解決しようとする課題】上記従来例1の技術で
は、信号電荷が水平CCDの中心から水平CCDの両端
に向かう、つまり互いに逆方向に転送される構成となっ
ており、読み出し位置は最大値が4隅に限定されるた
め、これ以上の分割による高速化は実現できない。
は、信号電荷が水平CCDの中心から水平CCDの両端
に向かう、つまり互いに逆方向に転送される構成となっ
ており、読み出し位置は最大値が4隅に限定されるた
め、これ以上の分割による高速化は実現できない。
【0005】一方、上記従来例2及び3の技術では、2
チャネル以上の水平CCDからの出力特性の補正に関し
て記載されているものの、水平CCDの構成は垂直転送
方向に複数チャネル並べられた構造であり、本来水平方
向にだけ電荷転送すべき水平CCD内を垂直方向にも電
荷転送できるようにしているため、転送劣化が生じやす
く、実用上問題となることが知られている。
チャネル以上の水平CCDからの出力特性の補正に関し
て記載されているものの、水平CCDの構成は垂直転送
方向に複数チャネル並べられた構造であり、本来水平方
向にだけ電荷転送すべき水平CCD内を垂直方向にも電
荷転送できるようにしているため、転送劣化が生じやす
く、実用上問題となることが知られている。
【0006】これに対し、撮像部を短冊形にブロック分
割し、各ブロックに水平CCDを設けて並列に出力すれ
ば、実績のある基本構造を保ちながらも、水平方向の転
送段数を少なくする構成がとれるため動作速度は向上す
る。しかしながら、上記従来例2及び3の技術では出力
信号ばらつきを補正することは不可能であった。
割し、各ブロックに水平CCDを設けて並列に出力すれ
ば、実績のある基本構造を保ちながらも、水平方向の転
送段数を少なくする構成がとれるため動作速度は向上す
る。しかしながら、上記従来例2及び3の技術では出力
信号ばらつきを補正することは不可能であった。
【0007】本発明の目的は、撮像部をブロック分割し
た構成において、ブロック間の再生画像を均質にするた
めの補正信号(以下、マーカー信号という。)をマーカ
ー信号生成部において生成し、このマーカー信号を利用
してブロック間の出力特性のばらつきを補正するための
固体撮像装置の構成とその駆動方法とを実現することに
ある。
た構成において、ブロック間の再生画像を均質にするた
めの補正信号(以下、マーカー信号という。)をマーカ
ー信号生成部において生成し、このマーカー信号を利用
してブロック間の出力特性のばらつきを補正するための
固体撮像装置の構成とその駆動方法とを実現することに
ある。
【0008】
【課題を解決するための手段】本発明によれば、ブロッ
ク分割された撮像部と、ブロック毎の読み出しアンプと
を備えた並列読み出し可能な固体撮像装置において、所
要量の電荷を供給するためのマーカー信号源と、このマ
ーカー信号源から供給された電荷を用いて撮像部の互い
に隣接する2ブロックへそれぞれ送り込むべき同一電荷
量のマーカー信号を生成するためのマーカー信号生成部
とを更に備え、撮像部の各ブロックは、マーカー信号生
成部により送り込まれたマーカー信号が当該ブロックの
読み出しアンプの出力補正用に当該読み出しアンプを介
して読み出されるように、当該マーカー信号を転送する
ように構成する。
ク分割された撮像部と、ブロック毎の読み出しアンプと
を備えた並列読み出し可能な固体撮像装置において、所
要量の電荷を供給するためのマーカー信号源と、このマ
ーカー信号源から供給された電荷を用いて撮像部の互い
に隣接する2ブロックへそれぞれ送り込むべき同一電荷
量のマーカー信号を生成するためのマーカー信号生成部
とを更に備え、撮像部の各ブロックは、マーカー信号生
成部により送り込まれたマーカー信号が当該ブロックの
読み出しアンプの出力補正用に当該読み出しアンプを介
して読み出されるように、当該マーカー信号を転送する
ように構成する。
【0009】例えば、撮像部を短冊形にブロック分割し
た並列読み出し可能な固体撮像装置において撮像部の上
部にマーカー信号生成部を設け、このマーカー信号生成
部で生成したマーカー信号を、撮像部を通じて各ブロッ
ク下部の水平CCDより読み出す。
た並列読み出し可能な固体撮像装置において撮像部の上
部にマーカー信号生成部を設け、このマーカー信号生成
部で生成したマーカー信号を、撮像部を通じて各ブロッ
ク下部の水平CCDより読み出す。
【0010】本発明によれば、同一電荷量を有したマー
カー信号がフレーム周期あるいはフィールド周期で、あ
るいは後者よりも短い周期で隣り合うブロックの出力と
して交互に読み出され、後段の補正回路を用いてアンプ
の入出力特性のばらつきの校正を行うことで、ブロック
間での境界部の目立ちを無くする作用を実現する。
カー信号がフレーム周期あるいはフィールド周期で、あ
るいは後者よりも短い周期で隣り合うブロックの出力と
して交互に読み出され、後段の補正回路を用いてアンプ
の入出力特性のばらつきの校正を行うことで、ブロック
間での境界部の目立ちを無くする作用を実現する。
【0011】
【発明の実施の形態】以下、本発明の実施形態について
図面を用いて詳細に説明する。
図面を用いて詳細に説明する。
【0012】図1は、本発明に係る固体撮像装置におけ
る撮像素子の構成例を示している。これは、CCDを用
いた4ブロック構成の並列出力構成例である。図1の固
体撮像素子100は、インプットソース(IS)101
と、マーカー信号生成部102と、マーカー電荷蓄積部
(キャパシタ)104と、撮像部103をなすブロック
A〜D(106〜109)と、水平CCD110〜11
3と、読み出しアンプ(信号電荷検出部)130とから
構成される。マーカー信号生成部102は、マーカー電
荷蓄積部104と垂直CCD114,115から構成さ
れる。インプットソース101は所要量の電荷をマーカ
ー信号生成部102へ供給するためのマーカー信号源で
あり、マーカー信号生成部102において隣接するブロ
ックの境界でマーカー信号を生成し、生成したマーカー
信号を隣接する2つのブロックに周期的に振り分ける。
る撮像素子の構成例を示している。これは、CCDを用
いた4ブロック構成の並列出力構成例である。図1の固
体撮像素子100は、インプットソース(IS)101
と、マーカー信号生成部102と、マーカー電荷蓄積部
(キャパシタ)104と、撮像部103をなすブロック
A〜D(106〜109)と、水平CCD110〜11
3と、読み出しアンプ(信号電荷検出部)130とから
構成される。マーカー信号生成部102は、マーカー電
荷蓄積部104と垂直CCD114,115から構成さ
れる。インプットソース101は所要量の電荷をマーカ
ー信号生成部102へ供給するためのマーカー信号源で
あり、マーカー信号生成部102において隣接するブロ
ックの境界でマーカー信号を生成し、生成したマーカー
信号を隣接する2つのブロックに周期的に振り分ける。
【0013】図1によれば、マーカー信号生成部102
の垂直CCD114,115の上端にpn接合で形成さ
れたインプットソース101を設け、一方の不純物層へ
の印加電圧を制御することで、垂直CCD114,11
5に流し込む電荷量をコントロールする。ブロックAと
ブロックBとの境界の撮像部103に近いマーカー信号
生成部102においては、撮像部103のPD(Photo
Diode)に相当するマーカー電荷蓄積部104を用い
て、一度、マーカー信号を蓄え、次に、これをフィール
ド単位、あるいはフレーム単位にて、左右のブロックに
交互に読み出す。
の垂直CCD114,115の上端にpn接合で形成さ
れたインプットソース101を設け、一方の不純物層へ
の印加電圧を制御することで、垂直CCD114,11
5に流し込む電荷量をコントロールする。ブロックAと
ブロックBとの境界の撮像部103に近いマーカー信号
生成部102においては、撮像部103のPD(Photo
Diode)に相当するマーカー電荷蓄積部104を用い
て、一度、マーカー信号を蓄え、次に、これをフィール
ド単位、あるいはフレーム単位にて、左右のブロックに
交互に読み出す。
【0014】図2は、図1中の読み出しアンプ130の
等価回路図である。水平CCDの読み出しアンプとして
一般的に用いられるFDA(Floating Diffusion Ampli
fier)とそのソースフォロアを示しており、検出容量1
31、浮遊容量132、ドライブトランジスタ133、
負荷トランジスタ134、ゲート電圧135、入力端子
136、出力端子137から構成される。同じ設計条
件、同じプロセスを用いた場合にも、当該アンプ130
の入出力特性はばらつきをもつ。このばらつきの原因
は、検出容量131自体のばらつき、配線に関わる浮遊
容量132のばらつき、ソースフォロアアンプ(ドライ
ブトランジスタ133、負荷トランジスタ134、ゲー
ト電圧135)の相互コンダクタンス(gm)値のばら
つき等、多種多様であり、全ての要因を完全に揃えて入
出力特性を均一に揃えることは困難である。読み出しア
ンプ間において絶対値の校正を行うため、既知の信号電
荷量を有するマーカー信号をマーカー信号生成部102
内にて生成し、これを利用することで、各読み出しアン
プ130の入出力特性を補正することが必須となる。
等価回路図である。水平CCDの読み出しアンプとして
一般的に用いられるFDA(Floating Diffusion Ampli
fier)とそのソースフォロアを示しており、検出容量1
31、浮遊容量132、ドライブトランジスタ133、
負荷トランジスタ134、ゲート電圧135、入力端子
136、出力端子137から構成される。同じ設計条
件、同じプロセスを用いた場合にも、当該アンプ130
の入出力特性はばらつきをもつ。このばらつきの原因
は、検出容量131自体のばらつき、配線に関わる浮遊
容量132のばらつき、ソースフォロアアンプ(ドライ
ブトランジスタ133、負荷トランジスタ134、ゲー
ト電圧135)の相互コンダクタンス(gm)値のばら
つき等、多種多様であり、全ての要因を完全に揃えて入
出力特性を均一に揃えることは困難である。読み出しア
ンプ間において絶対値の校正を行うため、既知の信号電
荷量を有するマーカー信号をマーカー信号生成部102
内にて生成し、これを利用することで、各読み出しアン
プ130の入出力特性を補正することが必須となる。
【0015】図3A〜図3Cは、図1中のマーカー電荷
蓄積部104上の4相ゲートφV4_B、φV3_B、
φV2_B、φV1_Bの形成過程を示している。φV
4_Bは1層目の、φV3_B及びφV1_Bは2層目
の、φV2_Bは3層目のそれぞれポリシリコンで形成
される。このうち、φV3_B及びφV1_Bは、垂直
CCD114,115からマーカー電荷蓄積部104へ
の電荷の流入と、マーカー電荷蓄積部104から垂直C
CD114,115への電荷の流出とを司るゲートであ
る。なお、図示していないが、マーカー電荷蓄積部10
4は上部を金属遮光膜で覆い、入射光の影響を受けない
よう考慮している。
蓄積部104上の4相ゲートφV4_B、φV3_B、
φV2_B、φV1_Bの形成過程を示している。φV
4_Bは1層目の、φV3_B及びφV1_Bは2層目
の、φV2_Bは3層目のそれぞれポリシリコンで形成
される。このうち、φV3_B及びφV1_Bは、垂直
CCD114,115からマーカー電荷蓄積部104へ
の電荷の流入と、マーカー電荷蓄積部104から垂直C
CD114,115への電荷の流出とを司るゲートであ
る。なお、図示していないが、マーカー電荷蓄積部10
4は上部を金属遮光膜で覆い、入射光の影響を受けない
よう考慮している。
【0016】図4は、図1の固体撮像素子100におけ
るマーカー信号の生成方法を示すタイミングチャート図
である。また、図5A及び図5Bは、図4に対応した垂
直CCD114,115内のポテンシャル図である。
るマーカー信号の生成方法を示すタイミングチャート図
である。また、図5A及び図5Bは、図4に対応した垂
直CCD114,115内のポテンシャル図である。
【0017】先に述べたように、マーカー電荷蓄積部1
04に予めマーカー信号を蓄えておく必要がある。垂直
CCD114,115は、マーカー信号生成部102に
おいてはφV_LSTに加えて、φV4_B、φV3_
B、φV2_B、φV1_Bの4相ゲートで、撮像部1
03のブロックA〜DにおいてはφV4_A、φV3_
A、φV2_A、φV1_Aの4相ゲートでそれぞれ駆
動される。図4には、初期状態、電荷注入、T−1から
T−161までの連続動作と、フィールドAにおける読
み出しA、T−A1、フィールドBにおける読み出し
B、T−B1についてそれぞれ記載している。
04に予めマーカー信号を蓄えておく必要がある。垂直
CCD114,115は、マーカー信号生成部102に
おいてはφV_LSTに加えて、φV4_B、φV3_
B、φV2_B、φV1_Bの4相ゲートで、撮像部1
03のブロックA〜DにおいてはφV4_A、φV3_
A、φV2_A、φV1_Aの4相ゲートでそれぞれ駆
動される。図4には、初期状態、電荷注入、T−1から
T−161までの連続動作と、フィールドAにおける読
み出しA、T−A1、フィールドBにおける読み出し
B、T−B1についてそれぞれ記載している。
【0018】まず、電荷注入のタイミングでφV_LS
Tをオン(0V)することにより、電荷をインプットソ
ース101から垂直CCD114,115に流し込んで
おく。同時に、φV1_B、φV3_Bには15Vの電
圧を印加することにより、これらのゲートを開いてお
く。
Tをオン(0V)することにより、電荷をインプットソ
ース101から垂直CCD114,115に流し込んで
おく。同時に、φV1_B、φV3_Bには15Vの電
圧を印加することにより、これらのゲートを開いてお
く。
【0019】φV_LSTのゲート電圧がインプットソ
ース101に対して十分に低い電位を持つため、信号電
荷はインプットソース101から垂直CCD114,1
15を通じてマーカー電荷蓄積部104内に流れ込み、
インプットソース101とマーカー電荷蓄積部104の
電位は同一となる。つまり、マーカー電荷蓄積部104
の蓄積電荷量はインプットソース101の電位でコント
ロールされることとなる。次にT−1のタイミングで読
み出しゲートφV1_B、φV3_Bを閉じ、ゲートφ
V_LSTをオフ(−8V)する。続いて、T−1から
T−161までのタイミングでLow(−8V)、Hi
gh(0V)のパルスを順次与え、マーカー信号生成部
102から撮像部103まで電荷転送を行い、マーカー
電荷蓄積部104に隣接する垂直CCD114,115
内の電荷を掃き出す。一連のポテンシャルの時系列変化
を図5AのT−1からT−161までに示す。以上の過
程を通じて、マーカー電荷蓄積部104にマーカー信号
が用意されたことになる。
ース101に対して十分に低い電位を持つため、信号電
荷はインプットソース101から垂直CCD114,1
15を通じてマーカー電荷蓄積部104内に流れ込み、
インプットソース101とマーカー電荷蓄積部104の
電位は同一となる。つまり、マーカー電荷蓄積部104
の蓄積電荷量はインプットソース101の電位でコント
ロールされることとなる。次にT−1のタイミングで読
み出しゲートφV1_B、φV3_Bを閉じ、ゲートφ
V_LSTをオフ(−8V)する。続いて、T−1から
T−161までのタイミングでLow(−8V)、Hi
gh(0V)のパルスを順次与え、マーカー信号生成部
102から撮像部103まで電荷転送を行い、マーカー
電荷蓄積部104に隣接する垂直CCD114,115
内の電荷を掃き出す。一連のポテンシャルの時系列変化
を図5AのT−1からT−161までに示す。以上の過
程を通じて、マーカー電荷蓄積部104にマーカー信号
が用意されたことになる。
【0020】マーカー電荷蓄積部104に蓄えられたマ
ーカー信号は、フィールドAでは読み出しAのタイミン
グでφV1_Bにより左側に隣接する垂直CCD114
に読み出され、フィールドBでは読み出しBのタイミン
グでφV3_Bにより右側に隣接する垂直CCD115
に読み出される。このようにして、フィールドAでは左
側のブロックAから、フィールドBでは右側のブロック
Bから、それぞれ同一電荷量のマーカー信号が読み出さ
れることになる。
ーカー信号は、フィールドAでは読み出しAのタイミン
グでφV1_Bにより左側に隣接する垂直CCD114
に読み出され、フィールドBでは読み出しBのタイミン
グでφV3_Bにより右側に隣接する垂直CCD115
に読み出される。このようにして、フィールドAでは左
側のブロックAから、フィールドBでは右側のブロック
Bから、それぞれ同一電荷量のマーカー信号が読み出さ
れることになる。
【0021】なお、マーカー信号を転送するための3層
のポリシリコンゲートを垂直CCD114,115に用
いた場合をここでは想定しているが、これら垂直CCD
上の各電極に個別にコンタクトをとっても、あるいは、
更にポリシリコンの層数を増やす、あるいは減らす等の
構成を用いても何ら問題はない。
のポリシリコンゲートを垂直CCD114,115に用
いた場合をここでは想定しているが、これら垂直CCD
上の各電極に個別にコンタクトをとっても、あるいは、
更にポリシリコンの層数を増やす、あるいは減らす等の
構成を用いても何ら問題はない。
【0022】また、垂直CCD114,115の左右に
読み出すタイミングの周期はフレーム毎でもよいし、フ
ィールド毎でもよい。更に、説明では4相クロックを用
いたが、読み出しゲートの相数を増やし、垂直方向に隣
接する2画素の4つの読み出しゲートをそれぞれ独立の
タイミングで動作(6相駆動)させても、1水平ライン
毎に左右のブロックにマーカー信号を振り分けて読み出
すことは可能である。
読み出すタイミングの周期はフレーム毎でもよいし、フ
ィールド毎でもよい。更に、説明では4相クロックを用
いたが、読み出しゲートの相数を増やし、垂直方向に隣
接する2画素の4つの読み出しゲートをそれぞれ独立の
タイミングで動作(6相駆動)させても、1水平ライン
毎に左右のブロックにマーカー信号を振り分けて読み出
すことは可能である。
【0023】図6は、図1の固体撮像素子100におい
て各々単位電荷量を有する複数のマーカー信号を垂直C
CD114,115内で加算する方法を示している。こ
こでは、インプットソース電位は一定のままで複数のマ
ーカー信号を生成する。より具体的には、マーカー信号
生成部102の垂直CCD114,115内に作られる
電荷転送用パケットを用いてマーカー信号を生成し、こ
れをブロック分割された撮像部103のブロック境界部
の垂直CCD114,115内で加算すれば、複数のマ
ーカー信号を一度に得ることができるわけである。この
動作は、前述のマーカー電荷蓄積部104を経由させず
ともよく、垂直CCD114,115のみを用いても実
現することができる。しかしながら、ブロック間におい
てより均質なマーカー信号を生成するためには、マーカ
ー電荷蓄積部104に一旦電荷を蓄えてから、これを読
み出す際に図6のような加算を実行するのがよい。
て各々単位電荷量を有する複数のマーカー信号を垂直C
CD114,115内で加算する方法を示している。こ
こでは、インプットソース電位は一定のままで複数のマ
ーカー信号を生成する。より具体的には、マーカー信号
生成部102の垂直CCD114,115内に作られる
電荷転送用パケットを用いてマーカー信号を生成し、こ
れをブロック分割された撮像部103のブロック境界部
の垂直CCD114,115内で加算すれば、複数のマ
ーカー信号を一度に得ることができるわけである。この
動作は、前述のマーカー電荷蓄積部104を経由させず
ともよく、垂直CCD114,115のみを用いても実
現することができる。しかしながら、ブロック間におい
てより均質なマーカー信号を生成するためには、マーカ
ー電荷蓄積部104に一旦電荷を蓄えてから、これを読
み出す際に図6のような加算を実行するのがよい。
【0024】図1に示したように、個別の垂直CCD
(例えば114,115)において、マーカー信号生成
部102ではφV4_B、φV3_B、φV2_B、φ
V1_Bの4相ゲートを、撮像部103ではφV4_
A、φV3_A、φV2_A、φV1_Aの4相ゲート
を、インプットソース101とマーカー信号生成部10
2との間では独立ゲートφV_LSTをそれぞれ用い
る。図6によれば、各ブロック内において、垂直CCD
114,115の上端に設けられたインプットソース1
01より電位コントロールされた信号電荷を垂直CCD
114,115に流し込む。図6には、T=t0に示
す、独立に運ばれてきたマーカー信号Q,Q,QをT=
t1からt3に示すように、マーカー信号生成部102
と撮像部103との境界部で加算し、それぞれのタイミ
ングで、Q,2Q,3Qを生成する様子を示している。
なお、マーカー信号生成部102と撮像部103のPD
以外の部分とは、金属遮光膜140で覆われている。
(例えば114,115)において、マーカー信号生成
部102ではφV4_B、φV3_B、φV2_B、φ
V1_Bの4相ゲートを、撮像部103ではφV4_
A、φV3_A、φV2_A、φV1_Aの4相ゲート
を、インプットソース101とマーカー信号生成部10
2との間では独立ゲートφV_LSTをそれぞれ用い
る。図6によれば、各ブロック内において、垂直CCD
114,115の上端に設けられたインプットソース1
01より電位コントロールされた信号電荷を垂直CCD
114,115に流し込む。図6には、T=t0に示
す、独立に運ばれてきたマーカー信号Q,Q,QをT=
t1からt3に示すように、マーカー信号生成部102
と撮像部103との境界部で加算し、それぞれのタイミ
ングで、Q,2Q,3Qを生成する様子を示している。
なお、マーカー信号生成部102と撮像部103のPD
以外の部分とは、金属遮光膜140で覆われている。
【0025】図7は、図6の方法で生成された複数のマ
ーカー信号の出力特性図である。Q,2Q,3Q,…,
7Qのマーカー信号をそれぞれ独立に、順次出力すれ
ば、図7に示すような複数のマーカー信号を出力するこ
とができる。ここで、黒丸はブロックA出力、白丸はブ
ロックB出力を示す。これら複数のマーカー信号は、1
フィールドで生成しても、あるいは数フィールドに渡っ
て生成してもよいことは自明である。この加算動作は、
垂直CCDから水平CCDへの電荷転送時に実施しても
よい。
ーカー信号の出力特性図である。Q,2Q,3Q,…,
7Qのマーカー信号をそれぞれ独立に、順次出力すれ
ば、図7に示すような複数のマーカー信号を出力するこ
とができる。ここで、黒丸はブロックA出力、白丸はブ
ロックB出力を示す。これら複数のマーカー信号は、1
フィールドで生成しても、あるいは数フィールドに渡っ
て生成してもよいことは自明である。この加算動作は、
垂直CCDから水平CCDへの電荷転送時に実施しても
よい。
【0026】図8は、図6の方法によるマーカー信号の
生成方法を説明するためのタイミングチャート図であ
る。また、図9A及び図9Bは、図8に対応した垂直C
CD114,115内のポテンシャル図である。ここで
は、マーカー信号生成部102と撮像部103との境界
部でマーカー信号の加算を実行する。
生成方法を説明するためのタイミングチャート図であ
る。また、図9A及び図9Bは、図8に対応した垂直C
CD114,115内のポテンシャル図である。ここで
は、マーカー信号生成部102と撮像部103との境界
部でマーカー信号の加算を実行する。
【0027】まず図8を用いて、Qの生成に関して説明
する。マーカー信号生成部102内の動作に関しては、
初期状態、電荷注入、T−1からT−161までの連続
動作で示す。この間、ブロック分割された撮像部10
3、例えばブロックA、ブロックBの垂直CCD11
4,115はパケットを生成したまま静止状態を保つ。
更に、T−162からT−170まででは、逆に、マー
カー信号生成部102内の動作が静止し、ブロック分割
された撮像部103、例えばブロックA、ブロックBの
垂直CCD114,115が転送動作を行う。
する。マーカー信号生成部102内の動作に関しては、
初期状態、電荷注入、T−1からT−161までの連続
動作で示す。この間、ブロック分割された撮像部10
3、例えばブロックA、ブロックBの垂直CCD11
4,115はパケットを生成したまま静止状態を保つ。
更に、T−162からT−170まででは、逆に、マー
カー信号生成部102内の動作が静止し、ブロック分割
された撮像部103、例えばブロックA、ブロックBの
垂直CCD114,115が転送動作を行う。
【0028】ここで、T−162からT−170までの
動作を1回行う間に、初期状態から電荷注入、T−1か
らT−161までの一連の動作を2回行えば2Qのマー
カー信号を、3回行えば3Qのマーカー信号をそれぞれ
生成することができる。
動作を1回行う間に、初期状態から電荷注入、T−1か
らT−161までの一連の動作を2回行えば2Qのマー
カー信号を、3回行えば3Qのマーカー信号をそれぞれ
生成することができる。
【0029】なお、以上の動作を行うタイミング周期は
フレーム毎でもよいし、フィールド毎でもよい。更に、
説明では4相クロックを用いたが、読み出しゲートの相
数を増やし、垂直方向に隣接する2画素の4つの読み出
しゲートをそれぞれ独立のタイミングで動作(6相駆
動)させても、1水平ライン毎に左右のブロックに振り
分けて読み出すことは可能である。
フレーム毎でもよいし、フィールド毎でもよい。更に、
説明では4相クロックを用いたが、読み出しゲートの相
数を増やし、垂直方向に隣接する2画素の4つの読み出
しゲートをそれぞれ独立のタイミングで動作(6相駆
動)させても、1水平ライン毎に左右のブロックに振り
分けて読み出すことは可能である。
【0030】あるいは、図3A〜図3Cで示したような
各キャパシタ(マーカー電荷蓄積部)104を用いて、
マーカー信号をキャパシタ104の個数分だけ予め生成
しておき、垂直CCD内114,115を順次転送され
る信号電荷パケットが読み出し位置に来ると、そのパケ
ットにキャパシタ104からマーカー信号を読み出し、
このマーカー信号は垂直CCD114,115によって
2番目のキャパシタ位置に転送され、この2番目のキャ
パシタ位置にあったマーカー信号をこのパケットに重ね
て読み出すことで、垂直方向において異なる位置のキャ
パシタ104に蓄積されていたマーカー信号を次々と加
算して読み出すことも可能である。
各キャパシタ(マーカー電荷蓄積部)104を用いて、
マーカー信号をキャパシタ104の個数分だけ予め生成
しておき、垂直CCD内114,115を順次転送され
る信号電荷パケットが読み出し位置に来ると、そのパケ
ットにキャパシタ104からマーカー信号を読み出し、
このマーカー信号は垂直CCD114,115によって
2番目のキャパシタ位置に転送され、この2番目のキャ
パシタ位置にあったマーカー信号をこのパケットに重ね
て読み出すことで、垂直方向において異なる位置のキャ
パシタ104に蓄積されていたマーカー信号を次々と加
算して読み出すことも可能である。
【0031】図10は、図1中のインプットソース10
1の電位を変更することにより垂直CCD114,11
5内のマーカー信号の電荷量を制御することができるこ
とを示している。図10には、図5A及び図9Aの電荷
注入時においてφV4_B、φV3_B、φV2_B、
φV1_Bを全てHigh(0V)にした場合の、イン
プットソース101と、それに繋がる垂直CCD11
4,115内の各ゲート下のポテンシャルを示す。φV
_LSTへの印加電圧を十分大きくとり、そのゲート下
のチャネル電位がφV4_B、φV3_B、φV2_
B、φV1_B下のチャネル電位よりも大きい場合に
は、インプットソース101の電位VISでφV4_
B、φV3_B、φV2_B、φV1_B下の電荷をコ
ントロールすることが可能となり、垂直CCD114,
115内に生成する電荷の総量を任意にコントロールす
ることができるのである。前述のマーカー信号加算方法
と図10のVIS制御とを組み合わせれば、更に大きさ
の異なる多くのマーカー信号を取り扱え、より細かな入
出力特性の校正が可能となる。
1の電位を変更することにより垂直CCD114,11
5内のマーカー信号の電荷量を制御することができるこ
とを示している。図10には、図5A及び図9Aの電荷
注入時においてφV4_B、φV3_B、φV2_B、
φV1_Bを全てHigh(0V)にした場合の、イン
プットソース101と、それに繋がる垂直CCD11
4,115内の各ゲート下のポテンシャルを示す。φV
_LSTへの印加電圧を十分大きくとり、そのゲート下
のチャネル電位がφV4_B、φV3_B、φV2_
B、φV1_B下のチャネル電位よりも大きい場合に
は、インプットソース101の電位VISでφV4_
B、φV3_B、φV2_B、φV1_B下の電荷をコ
ントロールすることが可能となり、垂直CCD114,
115内に生成する電荷の総量を任意にコントロールす
ることができるのである。前述のマーカー信号加算方法
と図10のVIS制御とを組み合わせれば、更に大きさ
の異なる多くのマーカー信号を取り扱え、より細かな入
出力特性の校正が可能となる。
【0032】図11は、図1中のあるブロックにおい
て、互いに異なる電荷量を有する複数のマーカー信号を
マーカー信号生成部102と撮像部103との境界部で
同時に生成するための構成を示している。ここでは便宜
上、垂直方向にマーカー信号生成部102及び撮像部1
03にそれぞれ3画素ずつ、水平方向に7画素を示して
いるが、これらの数値に限定されるものではない。
て、互いに異なる電荷量を有する複数のマーカー信号を
マーカー信号生成部102と撮像部103との境界部で
同時に生成するための構成を示している。ここでは便宜
上、垂直方向にマーカー信号生成部102及び撮像部1
03にそれぞれ3画素ずつ、水平方向に7画素を示して
いるが、これらの数値に限定されるものではない。
【0033】図11によれば、マーカー信号生成部10
2の垂直CCD201と撮像部103の垂直CCD20
2とは互いに繋がり、マーカー信号生成部102の垂直
CCD203と撮像部103の垂直CCD204とは互
いに繋がっており、マーカー信号生成部102から撮像
部103にマーカー信号を転送することが可能となって
いる。マーカー信号生成部102内では、水平方向にお
いて垂直CCD201,203の幅を数種類に渡って変
化させている。加算側である撮像部103の垂直CCD
202,204の幅を、マーカー信号生成部102の垂
直CCD201,203の幅よりも広くしておくと、垂
直方向の転送劣化を生じることなく、互いに異なる電荷
量を有する複数のマーカー信号を同時に発生させること
が可能となる。具体的には、マーカー信号生成部102
の垂直CCD201,203の幅は0.45μmから
1.4μmまで大きくしている。これにより、マーカー
信号が含まれる1水平ラインを読み出す際、7種類のマ
ーカー信号を読み出すことができる。更に前述の各方法
と組み合わせ、垂直方向においては、撮像部103との
境界で加算するパケット数を2、3と増やすことで、信
号電荷量の種類も2倍、3倍と増やすことが可能とな
る。したがって、図7の例より一層細かなマーカー信号
の生成が可能となる。
2の垂直CCD201と撮像部103の垂直CCD20
2とは互いに繋がり、マーカー信号生成部102の垂直
CCD203と撮像部103の垂直CCD204とは互
いに繋がっており、マーカー信号生成部102から撮像
部103にマーカー信号を転送することが可能となって
いる。マーカー信号生成部102内では、水平方向にお
いて垂直CCD201,203の幅を数種類に渡って変
化させている。加算側である撮像部103の垂直CCD
202,204の幅を、マーカー信号生成部102の垂
直CCD201,203の幅よりも広くしておくと、垂
直方向の転送劣化を生じることなく、互いに異なる電荷
量を有する複数のマーカー信号を同時に発生させること
が可能となる。具体的には、マーカー信号生成部102
の垂直CCD201,203の幅は0.45μmから
1.4μmまで大きくしている。これにより、マーカー
信号が含まれる1水平ラインを読み出す際、7種類のマ
ーカー信号を読み出すことができる。更に前述の各方法
と組み合わせ、垂直方向においては、撮像部103との
境界で加算するパケット数を2、3と増やすことで、信
号電荷量の種類も2倍、3倍と増やすことが可能とな
る。したがって、図7の例より一層細かなマーカー信号
の生成が可能となる。
【0034】図12は、本発明に係る固体撮像装置の全
体構成例を示している。ここでは撮像素子100の撮像
部を4つのブロックに分割した例を用いているが、その
分割数はこれに限定されるものではない。
体構成例を示している。ここでは撮像素子100の撮像
部を4つのブロックに分割した例を用いているが、その
分割数はこれに限定されるものではない。
【0035】一例として、ブロックA及びBからの信号
の補正に関して、以下説明する。各水平CCD110,
111から読み出しアンプ130を介して出力されたマ
ーカー信号は、マーカー信号メモリ301の内部に設け
られたテーブル(図示せず)に蓄積され、補正回路30
2によってブロック間のアンプ特性ばらつきに起因する
信号ばらつきが補正される。その後、画像合成回路30
3によって1枚の画像として再生して画像出力304さ
れる。
の補正に関して、以下説明する。各水平CCD110,
111から読み出しアンプ130を介して出力されたマ
ーカー信号は、マーカー信号メモリ301の内部に設け
られたテーブル(図示せず)に蓄積され、補正回路30
2によってブロック間のアンプ特性ばらつきに起因する
信号ばらつきが補正される。その後、画像合成回路30
3によって1枚の画像として再生して画像出力304さ
れる。
【0036】図13は、図12の固体撮像装置における
読み出しアンプ130の出力補正方法の一例を示してい
る。次に示す補正式の一部あるいは全部を補正回路30
2で用いて入出力特性を合わせ込み、4つの出力特性を
揃えることが可能となる。以下、図13に示すように入
力レンジに対する補正区間を4つ設けた場合について説
明する。ただし、区間数、及び各区間における補正式は
これに限るものではない。
読み出しアンプ130の出力補正方法の一例を示してい
る。次に示す補正式の一部あるいは全部を補正回路30
2で用いて入出力特性を合わせ込み、4つの出力特性を
揃えることが可能となる。以下、図13に示すように入
力レンジに対する補正区間を4つ設けた場合について説
明する。ただし、区間数、及び各区間における補正式は
これに限るものではない。
【0037】各ブロックのマーカー信号として入力値X
とアンプ出力値Yとを用いて、ブロックAに関しては
(0,Yosa),(X1,Y1a),(X2,Y2a),
(X3,Y3a),(X4,Y4a)が、ブロックBに関して
は(0,Yosb),(X1,Y1b),(X2,Y2b),
(X3,Y3b),(X4,Y4b)がそれぞれマーカー信号
メモリ301内のテーブル(図示せず)にメモリされ
る。ここでX1,X2,X3,X4はそれぞれ実際測定した
電荷量、あるいは電圧でもよく、それに準じた任意の値
でもよい。水平CCD110〜113から出力された画
像信号に対して、各々下記補正が施される。
とアンプ出力値Yとを用いて、ブロックAに関しては
(0,Yosa),(X1,Y1a),(X2,Y2a),
(X3,Y3a),(X4,Y4a)が、ブロックBに関して
は(0,Yosb),(X1,Y1b),(X2,Y2b),
(X3,Y3b),(X4,Y4b)がそれぞれマーカー信号
メモリ301内のテーブル(図示せず)にメモリされ
る。ここでX1,X2,X3,X4はそれぞれ実際測定した
電荷量、あるいは電圧でもよく、それに準じた任意の値
でもよい。水平CCD110〜113から出力された画
像信号に対して、各々下記補正が施される。
【0038】ブロックAからの出力Yは、 区間0≦Y<Y1aにおいて; (Y−Yosa)×{X1/(Y1a−Yosa)}×α 区間Y1a≦Y<Y2aにおいて; (Y−Y1a)×{(X2−X1)/(Y2a−Y1a)}×α
+αX1 区間Y2a≦Y<Y3aにおいて; (Y−Y2a)×{(X3−X2)/(Y3a−Y2a)}×α
+αX2 区間Y3a≦Y<Y4aにおいて; (Y−Y3a)×{(X4−X3)/(Y4a−Y3a)}×α
+αX3 と、補正回路302で補正を受ける。これにより、ブロ
ックAの出力YがY=αXをほぼ満たすこととなる。
+αX1 区間Y2a≦Y<Y3aにおいて; (Y−Y2a)×{(X3−X2)/(Y3a−Y2a)}×α
+αX2 区間Y3a≦Y<Y4aにおいて; (Y−Y3a)×{(X4−X3)/(Y4a−Y3a)}×α
+αX3 と、補正回路302で補正を受ける。これにより、ブロ
ックAの出力YがY=αXをほぼ満たすこととなる。
【0039】一方、ブロックBからの出力Yは、 区間0≦Y<Y1bにおいて; (Y−Yosb)×{X1/(Y1b−Yosb)}×α 区間Y1b≦Y<Y2bにおいて; (Y−Y1b)×{(X2−X1)/(Y2b−Y1b)}×α
+αX1 区間Y2b≦Y<Y3bにおいて; (Y−Y2b)×{(X3−X2)/(Y3b−Y2b)}×α
+αX2 区間Y3b≦Y<Y4bにおいて; (Y−Y3b)×{(X4−X3)/(Y4b−Y3b)}×α
+αX3 と、補正回路302で補正を受ける。これにより、ブロ
ックBの出力YもまたY=αXをほぼ満たすこととな
る。
+αX1 区間Y2b≦Y<Y3bにおいて; (Y−Y2b)×{(X3−X2)/(Y3b−Y2b)}×α
+αX2 区間Y3b≦Y<Y4bにおいて; (Y−Y3b)×{(X4−X3)/(Y4b−Y3b)}×α
+αX3 と、補正回路302で補正を受ける。これにより、ブロ
ックBの出力YもまたY=αXをほぼ満たすこととな
る。
【0040】図14は、本発明に係る固体撮像装置にお
ける撮像素子の他の構成例を示している。図1の固体撮
像素子100においては、インプットソース101から
マーカー信号生成部102の垂直CCD114,115
へ流し込まれた電荷は、その先に設けられたマーカー電
荷蓄積部104に一旦蓄えられ、このマーカー電荷蓄積
部104から得られるマーカー信号電荷はフィールド単
位、あるいはフレーム単位にて、再び垂直CCD11
4,115に流し出されることで、左右のブロックA及
びBに交互に読み出された。ここで、マーカー電荷蓄積
部104から垂直CCD114,115へのマーカー信
号の読み出しは転送効率的に問題ないが、マーカー電荷
蓄積部104に流し込んだ後、垂直CCD114,11
5のゲートφV1_B及びφV3_Bをオフする際、こ
れらのゲート下の電荷はマーカー電荷蓄積部104と垂
直CCD114,115に振り分けられるが、ゲート面
積が大きくなると、この変動分が大きくなる。また、垂
直CCD114,115側にも電荷が残りやすくなる。
そこで、図14の固体撮像素子100aは、必要な駆動
パルス数は増えるものの、垂直CCD114,115の
ゲートオフの際の問題点を改善できるようにしたもので
ある。
ける撮像素子の他の構成例を示している。図1の固体撮
像素子100においては、インプットソース101から
マーカー信号生成部102の垂直CCD114,115
へ流し込まれた電荷は、その先に設けられたマーカー電
荷蓄積部104に一旦蓄えられ、このマーカー電荷蓄積
部104から得られるマーカー信号電荷はフィールド単
位、あるいはフレーム単位にて、再び垂直CCD11
4,115に流し出されることで、左右のブロックA及
びBに交互に読み出された。ここで、マーカー電荷蓄積
部104から垂直CCD114,115へのマーカー信
号の読み出しは転送効率的に問題ないが、マーカー電荷
蓄積部104に流し込んだ後、垂直CCD114,11
5のゲートφV1_B及びφV3_Bをオフする際、こ
れらのゲート下の電荷はマーカー電荷蓄積部104と垂
直CCD114,115に振り分けられるが、ゲート面
積が大きくなると、この変動分が大きくなる。また、垂
直CCD114,115側にも電荷が残りやすくなる。
そこで、図14の固体撮像素子100aは、必要な駆動
パルス数は増えるものの、垂直CCD114,115の
ゲートオフの際の問題点を改善できるようにしたもので
ある。
【0041】具体的に説明すると、図14の固体撮像素
子100aは、マーカー信号生成部102をマーカー信
号転送部121とマーカー信号分岐部122とで構成
し、インプットソース101から、マーカー信号転送部
121に設けた垂直CCD116を用いて、マーカー信
号分岐部122の垂直CCD114,115に一方向に
マーカー信号を流してゆくものである。この固体撮像素
子100aもやはり、図1で示したようなCCDを用い
た4ブロック構成の並列出力構成例である。異なる点
は、インプットソース101からマーカー信号分岐部1
22の間で電荷を運ぶために専用のマーカー信号転送部
121、ここでは垂直CCD116を用いているところ
にある。マーカー信号転送部121はゲートφV_LS
Tに加えて、φV4_B、φV3_B、φV2_B、φ
V1_Bの4相ゲートで、マーカー信号分岐部122は
φV3_R、φV3_L、φV2_C、φV1_Cの4
相ゲートで、撮像部103のブロックA〜DはφV4_
A、φV3_A、φV2_A、φV1_Aの4相ゲート
でそれぞれ駆動される。
子100aは、マーカー信号生成部102をマーカー信
号転送部121とマーカー信号分岐部122とで構成
し、インプットソース101から、マーカー信号転送部
121に設けた垂直CCD116を用いて、マーカー信
号分岐部122の垂直CCD114,115に一方向に
マーカー信号を流してゆくものである。この固体撮像素
子100aもやはり、図1で示したようなCCDを用い
た4ブロック構成の並列出力構成例である。異なる点
は、インプットソース101からマーカー信号分岐部1
22の間で電荷を運ぶために専用のマーカー信号転送部
121、ここでは垂直CCD116を用いているところ
にある。マーカー信号転送部121はゲートφV_LS
Tに加えて、φV4_B、φV3_B、φV2_B、φ
V1_Bの4相ゲートで、マーカー信号分岐部122は
φV3_R、φV3_L、φV2_C、φV1_Cの4
相ゲートで、撮像部103のブロックA〜DはφV4_
A、φV3_A、φV2_A、φV1_Aの4相ゲート
でそれぞれ駆動される。
【0042】図15A〜図15Cは、図14中の3本の
垂直CCD114〜116の形成過程を示す図である。
図15Aは垂直CCD114〜116を形成するための
不純物注入部を、図15Bはこの上にポリシリコンで形
成された多相ゲートを、図15Cは更にこの上にポリシ
リコンで形成された他の多相ゲートをそれぞれ示してい
る。φV_LSTは、インプットソース101から垂直
CCD116への電荷注入ゲートである。φV3_Lは
垂直CCD116から左側の垂直CCD114への、φ
V3_Rは垂直CCD116から右側の垂直CCD11
5へのそれぞれ分岐を構成するものである。なお、図示
していないが、マーカー信号転送部121及びマーカー
信号分岐部122は上部を金属遮光膜で覆い、入射光の
影響を受けないよう考慮している。
垂直CCD114〜116の形成過程を示す図である。
図15Aは垂直CCD114〜116を形成するための
不純物注入部を、図15Bはこの上にポリシリコンで形
成された多相ゲートを、図15Cは更にこの上にポリシ
リコンで形成された他の多相ゲートをそれぞれ示してい
る。φV_LSTは、インプットソース101から垂直
CCD116への電荷注入ゲートである。φV3_Lは
垂直CCD116から左側の垂直CCD114への、φ
V3_Rは垂直CCD116から右側の垂直CCD11
5へのそれぞれ分岐を構成するものである。なお、図示
していないが、マーカー信号転送部121及びマーカー
信号分岐部122は上部を金属遮光膜で覆い、入射光の
影響を受けないよう考慮している。
【0043】図16は、図14の固体撮像素子100a
におけるマーカー信号の生成方法を示すタイミングチャ
ート図である。また、図17A及び図17Bは、図16
に対応した垂直CCD114〜116内のポテンシャル
図である。
におけるマーカー信号の生成方法を示すタイミングチャ
ート図である。また、図17A及び図17Bは、図16
に対応した垂直CCD114〜116内のポテンシャル
図である。
【0044】インプットソース101から1本の垂直C
CD116にマーカー信号を導入し、これを2本の垂直
CCD114,115に振り分ける動作を、図16のタ
イミングチャート図を用いて説明する。図16には、初
期状態、電荷注入、T−1からT−6までの連続動作
と、フィールドBにおける右側の垂直CCD115への
振り分け動作としてT−7RからT−12R、これに続
く通常転送としてT−13からT−15、フィールドA
における左側の垂直CCD114への振り分け動作とし
てT−7LからT−12L、これに続く通常転送として
T−13からT−15についてそれぞれ記載している。
CD116にマーカー信号を導入し、これを2本の垂直
CCD114,115に振り分ける動作を、図16のタ
イミングチャート図を用いて説明する。図16には、初
期状態、電荷注入、T−1からT−6までの連続動作
と、フィールドBにおける右側の垂直CCD115への
振り分け動作としてT−7RからT−12R、これに続
く通常転送としてT−13からT−15、フィールドA
における左側の垂直CCD114への振り分け動作とし
てT−7LからT−12L、これに続く通常転送として
T−13からT−15についてそれぞれ記載している。
【0045】まず、電荷注入のタイミングでφV_LS
Tをオン(0V)することにより、電荷をインプットソ
ース101から垂直CCD116に流し込んでおく。こ
のとき、φV4_B、φV3_Bのゲートもオン(0
V)としておく。次に、T−1のタイミングでφV_L
STをオフ(−8V)する。続いて、T−2からT−6
までのタイミングでφV4_BからφV1_Bのゲート
にLow(−8V)、High(0V)のパルスを順次
与えることにより、マーカー信号電荷をマーカー信号分
岐部122まで転送する。
Tをオン(0V)することにより、電荷をインプットソ
ース101から垂直CCD116に流し込んでおく。こ
のとき、φV4_B、φV3_Bのゲートもオン(0
V)としておく。次に、T−1のタイミングでφV_L
STをオフ(−8V)する。続いて、T−2からT−6
までのタイミングでφV4_BからφV1_Bのゲート
にLow(−8V)、High(0V)のパルスを順次
与えることにより、マーカー信号電荷をマーカー信号分
岐部122まで転送する。
【0046】マーカー信号分岐部122では、フィール
ドBのT−7RからT−9Rにかけて読み出し電圧(1
5V)をφV3_Rに印加することにより、右側の垂直
CCD115にマーカー信号電荷を読み出す。読み出さ
れたマーカー信号電荷は、T−13からT−15にかけ
て撮像部103の上部にまで転送される。これ以降、公
知の垂直CCD電荷転送が行われる。フィールドAで
は、T−7LからT−9LのタイミングでφV3_Lを
用いることにより、マーカー信号電荷が左側の垂直CC
D114に読み出される。更に、T−10LからT−1
2Lまでの転送動作が行われる。これ以降は、フィール
ドBの場合と同様である。
ドBのT−7RからT−9Rにかけて読み出し電圧(1
5V)をφV3_Rに印加することにより、右側の垂直
CCD115にマーカー信号電荷を読み出す。読み出さ
れたマーカー信号電荷は、T−13からT−15にかけ
て撮像部103の上部にまで転送される。これ以降、公
知の垂直CCD電荷転送が行われる。フィールドAで
は、T−7LからT−9LのタイミングでφV3_Lを
用いることにより、マーカー信号電荷が左側の垂直CC
D114に読み出される。更に、T−10LからT−1
2Lまでの転送動作が行われる。これ以降は、フィール
ドBの場合と同様である。
【0047】以上の一連のポテンシャル時系列変化の結
果、マーカー信号転送部121によって転送されたマー
カー信号電荷は、フィールドBでは右側のブロックBか
ら、フィールドAでは左側のブロックAから、それぞれ
同一電荷量のマーカー信号が読み出されることになる。
果、マーカー信号転送部121によって転送されたマー
カー信号電荷は、フィールドBでは右側のブロックBか
ら、フィールドAでは左側のブロックAから、それぞれ
同一電荷量のマーカー信号が読み出されることになる。
【0048】なお、マーカー信号を転送するための2層
のポリシリコンゲートを垂直CCD114〜116に用
いた場合をここでは想定しているが、これら垂直CCD
上の各電極に個別にコンタクトをとっても、あるいは、
更にポリシリコンの層数を増やす、あるいは減らす等の
構成を用いても何ら問題はない。
のポリシリコンゲートを垂直CCD114〜116に用
いた場合をここでは想定しているが、これら垂直CCD
上の各電極に個別にコンタクトをとっても、あるいは、
更にポリシリコンの層数を増やす、あるいは減らす等の
構成を用いても何ら問題はない。
【0049】また、垂直CCD114,115の左右に
読み出すタイミングの周期はフレーム毎でもよいし、フ
ィールド毎でも、またフィールド内でもよい。更に、説
明では12相クロックを用いたが、ゲート電極を共通に
して相数を減らしても、左右のブロックにマーカー信号
を振り分けて読み出すことは可能である。
読み出すタイミングの周期はフレーム毎でもよいし、フ
ィールド毎でも、またフィールド内でもよい。更に、説
明では12相クロックを用いたが、ゲート電極を共通に
して相数を減らしても、左右のブロックにマーカー信号
を振り分けて読み出すことは可能である。
【0050】また、図14の固体撮像素子100aにお
いても図10のようなVIS制御を実施することができ
る。もちろん、図12中の固体撮像素子100を図14
の固体撮像素子100aに置き換えることができる。
いても図10のようなVIS制御を実施することができ
る。もちろん、図12中の固体撮像素子100を図14
の固体撮像素子100aに置き換えることができる。
【0051】更に、図1、図10、図11及び図14の
いずれの構成においても、インプットソース101を水
平CCDに置き換え、この水平CCDへ所要量の電荷を
供給するための小面積のインプットソースを別に設ける
ようにしてもよい。
いずれの構成においても、インプットソース101を水
平CCDに置き換え、この水平CCDへ所要量の電荷を
供給するための小面積のインプットソースを別に設ける
ようにしてもよい。
【0052】
【発明の効果】以上のように本発明により、並列読み出
しの読み出しアンプ間のばらつきが補正用マーカー信号
の利用で容易に改善できる。
しの読み出しアンプ間のばらつきが補正用マーカー信号
の利用で容易に改善できる。
【図1】本発明に係る固体撮像装置における撮像素子の
構成例を示す平面図である。
構成例を示す平面図である。
【図2】図1中の読み出しアンプの等価回路図である。
【図3A】図1中のマーカー電荷蓄積部の1相ゲートを
拡大して示す平面図である。
拡大して示す平面図である。
【図3B】図3Aの1相ゲート上に形成された他の2相
のゲートを示す平面図である。
のゲートを示す平面図である。
【図3C】図3Bの2相ゲート上に形成された更に他の
1相のゲートを示す平面図である。
1相のゲートを示す平面図である。
【図4】図1の固体撮像素子におけるマーカー信号の生
成方法を説明するためのタイミングチャート図である。
成方法を説明するためのタイミングチャート図である。
【図5A】図4に対応した垂直CCD内のポテンシャル
図である。
図である。
【図5B】図5Aに続くポテンシャル図である。
【図6】図1の固体撮像素子において各々単位電荷量を
有する複数のマーカー信号を垂直CCD内で加算する方
法を説明するためのポテンシャル図である。
有する複数のマーカー信号を垂直CCD内で加算する方
法を説明するためのポテンシャル図である。
【図7】図6の方法で生成された複数のマーカー信号の
出力特性図である。
出力特性図である。
【図8】図6の方法によるマーカー信号の生成方法を説
明するためのタイミングチャート図である。
明するためのタイミングチャート図である。
【図9A】図8に対応した垂直CCD内のポテンシャル
図である。
図である。
【図9B】図9Aに続くポテンシャル図である。
【図10】図1中のインプットソースの電位を変更する
ことにより垂直CCD内のマーカー信号の電荷量を制御
することができることを示すポテンシャル図である。
ことにより垂直CCD内のマーカー信号の電荷量を制御
することができることを示すポテンシャル図である。
【図11】図1中のあるブロックにおいて互いに異なる
電荷量を有する複数のマーカー信号を同時に生成するた
めの構成を示す平面図である。
電荷量を有する複数のマーカー信号を同時に生成するた
めの構成を示す平面図である。
【図12】本発明に係る固体撮像装置の全体構成例を示
すブロック図である。
すブロック図である。
【図13】図12の固体撮像装置における読み出しアン
プの出力補正方法の一例を示す図である。
プの出力補正方法の一例を示す図である。
【図14】本発明に係る固体撮像装置における撮像素子
の他の構成例を示す平面図である。
の他の構成例を示す平面図である。
【図15A】図14中の垂直CCDを形成するための不
純物注入部を拡大して示す平面図である。
純物注入部を拡大して示す平面図である。
【図15B】図15Aの不純物注入部上に形成された多
相ゲートを示す平面図である。
相ゲートを示す平面図である。
【図15C】図15Bの多相ゲート上に形成された他の
多相ゲートを示す平面図である。
多相ゲートを示す平面図である。
【図16】図14の固体撮像素子におけるマーカー信号
の生成方法を説明するためのタイミングチャート図であ
る。
の生成方法を説明するためのタイミングチャート図であ
る。
【図17A】図16に対応した垂直CCD内のポテンシ
ャル図である。
ャル図である。
【図17B】図17Aに続くポテンシャル図である。
100,100a 固体撮像素子 101 インプットソース(マーカー信号源) 102 マーカー信号生成部 103 撮像部 104 マーカー電荷蓄積部 106 ブロックA 107 ブロックB 108 ブロックC 109 ブロックD 110〜113 水平CCD 114〜116 垂直CCD 121 マーカー信号転送部 122 マーカー信号分岐部 130 読み出しアンプ 131 検出容量 132 浮遊容量 133 ドライブトランジスタ 134 負荷トランジスタ 135 ゲート電圧 136 入力端子 137 出力端子 140 遮光膜 201〜204 垂直CCD 301 マーカー信号メモリ 302 補正回路 303 画像合成回路 304 画像出力
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤井 俊哉 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 猪熊 一行 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 4M118 AA06 AB01 BA13 CA02 DD09 FA02 FA06 FA42 FA44 5C024 CX01 CY46 GY01 GZ27 GZ42 JX27
Claims (13)
- 【請求項1】 ブロック分割された撮像部と、ブロック
毎の読み出しアンプとを備えた並列読み出し可能な固体
撮像装置であって、 所要量の電荷を供給するためのマーカー信号源と、 前記マーカー信号源から供給された電荷を用いて、前記
撮像部の互いに隣接する2ブロックへそれぞれ送り込む
べき同一電荷量のマーカー信号を生成するためのマーカ
ー信号生成部とを更に備え、 前記撮像部の各ブロックは、前記マーカー信号生成部に
より送り込まれたマーカー信号が当該ブロックの読み出
しアンプの出力補正用に当該読み出しアンプを介して読
み出されるように、当該マーカー信号を転送することを
特徴とする固体撮像装置。 - 【請求項2】 請求項1記載の固体撮像装置において、 前記マーカー信号生成部は、 前記マーカー信号源から供給された電荷を蓄積するため
のマーカー電荷蓄積部と、 前記マーカー電荷蓄積部に蓄積された電荷から前記撮像
部の互いに隣接する2ブロックへそれぞれ送り込むべき
マーカー信号を生成するための手段とを有することを特
徴とする固体撮像装置。 - 【請求項3】 請求項1記載の固体撮像装置において、 前記マーカー信号生成部は、 前記マーカー信号源から供給された電荷を共通のマーカ
ー信号として転送するためのマーカー信号転送部と、 前記マーカー信号転送部により転送された共通のマーカ
ー信号を前記撮像部の互いに隣接する2ブロックへそれ
ぞれ送り込むためのマーカー信号分岐部とを有すること
を特徴とする固体撮像装置。 - 【請求項4】 請求項1記載の固体撮像装置において、 前記ブロック毎の読み出しアンプにそれぞれ結合された
ブロック毎の水平CCDを更に備え、 前記撮像部は垂直CCDを有し、かつ前記マーカー信号
生成部と前記ブロック毎の水平CCDとの間に位置する
ことを特徴とする固体撮像装置。 - 【請求項5】 請求項1記載の固体撮像装置において、 前記マーカー信号生成部は遮光されていることを特徴と
する固体撮像装置。 - 【請求項6】 請求項1記載の固体撮像装置において、 各々単位電荷量を有する複数のマーカー信号を加算する
ための手段を更に備えたことを特徴とする固体撮像装
置。 - 【請求項7】 請求項1記載の固体撮像装置において、 前記マーカー信号源は、与えられた電位に応じた量の電
荷を供給するためのインプットソースを有することを特
徴とする固体撮像装置。 - 【請求項8】 請求項7記載の固体撮像装置において、 前記インプットソースの電位を変更するための手段を更
に備えたことを特徴とする固体撮像装置。 - 【請求項9】 請求項4記載の固体撮像装置において、 前記マーカー信号生成部は垂直CCDを有し、かつ当該
マーカー信号生成部の垂直CCDの幅は、前記撮像部の
垂直CCDの幅以下であることを特徴とする固体撮像装
置。 - 【請求項10】 請求項1記載の固体撮像装置におい
て、 前記ブロック毎のマーカー信号を記録するためのマーカ
ー信号メモリと、 前記マーカー信号メモリの記録に従って前記読み出しア
ンプの画像出力を補正するための補正回路とを更に備え
たことを特徴とする固体撮像装置。 - 【請求項11】 請求項10記載の固体撮像装置におい
て、 前記補正回路は、前記画像出力の区間毎の線形変換によ
り非線形補正を達成するように構成されたことを特徴と
する固体撮像装置。 - 【請求項12】 ブロック分割された撮像部と、ブロッ
ク毎の読み出しアンプとを備えた並列読み出し可能な固
体撮像装置の駆動方法であって、 前記読み出しアンプの出力補正用のマーカー信号を生成
するステップと、 前記生成した同一電荷量のマーカー信号を、互いに隣接
する2ブロックの各々の読み出しアンプを介して読み出
すステップと、 各々単位電荷量を有する複数のマーカー信号を加算する
ことで他のマーカー信号を生成するステップとを備えた
ことを特徴とする固体撮像装置の駆動方法。 - 【請求項13】 請求項12記載の固体撮像装置の駆動
方法において、 前記マーカー信号の加算を垂直CCD内において実行す
るステップを更に備えたことを特徴とする固体撮像装置
の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002045583A JP2002330356A (ja) | 2001-02-28 | 2002-02-22 | 固体撮像装置とその駆動方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001053555 | 2001-02-28 | ||
JP2001-53555 | 2001-02-28 | ||
JP2002045583A JP2002330356A (ja) | 2001-02-28 | 2002-02-22 | 固体撮像装置とその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002330356A true JP2002330356A (ja) | 2002-11-15 |
Family
ID=26610257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002045583A Pending JP2002330356A (ja) | 2001-02-28 | 2002-02-22 | 固体撮像装置とその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002330356A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006262192A (ja) * | 2005-03-17 | 2006-09-28 | Victor Co Of Japan Ltd | 撮像装置 |
JP2007235856A (ja) * | 2006-03-03 | 2007-09-13 | Fujifilm Corp | 固体撮像装置 |
CN100346639C (zh) * | 2003-10-03 | 2007-10-31 | 松下电器产业株式会社 | 驱动摄像元件的驱动装置 |
US7511746B2 (en) | 2003-11-14 | 2009-03-31 | Fujifilm Corporation | Digital camera and solid state imaging device |
-
2002
- 2002-02-22 JP JP2002045583A patent/JP2002330356A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100346639C (zh) * | 2003-10-03 | 2007-10-31 | 松下电器产业株式会社 | 驱动摄像元件的驱动装置 |
US7511746B2 (en) | 2003-11-14 | 2009-03-31 | Fujifilm Corporation | Digital camera and solid state imaging device |
JP2006262192A (ja) * | 2005-03-17 | 2006-09-28 | Victor Co Of Japan Ltd | 撮像装置 |
JP4548163B2 (ja) * | 2005-03-17 | 2010-09-22 | 日本ビクター株式会社 | 撮像装置 |
JP2007235856A (ja) * | 2006-03-03 | 2007-09-13 | Fujifilm Corp | 固体撮像装置 |
JP4723401B2 (ja) * | 2006-03-03 | 2011-07-13 | 富士フイルム株式会社 | 固体撮像装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100352757B1 (ko) | 고속도 동작 고체 촬상 장치 | |
US8797435B2 (en) | Signal reading apparatus and image pickup system using the signal reading apparatus | |
NL192285C (nl) | Beeldopneeminrichting van het solid-state type. | |
US5631704A (en) | Active pixel sensor and imaging system having differential mode | |
JP3213529B2 (ja) | 撮像装置 | |
US20020001033A1 (en) | Solid state image pickup apparatus | |
US6377304B1 (en) | Solid-state image-pickup devices exhibiting faster video-frame processing rates, and associated methods | |
JPH0416949B2 (ja) | ||
US4626916A (en) | Solid state image pickup device | |
JPS5984466A (ja) | 電荷転送デバイス | |
US4553167A (en) | Image signal processing device | |
JP2002330356A (ja) | 固体撮像装置とその駆動方法 | |
EP1241872A2 (en) | Solid-state image pickup apparatus and method for driving the same | |
EP0876053B1 (en) | Method for driving a solid state image sensor | |
JP2773787B2 (ja) | 固体撮像装置の駆動方法と固体撮像装置 | |
JPH11191863A (ja) | 固体撮像装置、固体撮像装置の駆動方法、固体撮像素子および固体撮像素子の駆動方法 | |
JP2721603B2 (ja) | 固体撮像装置の駆動方法と固体撮像装置 | |
JP4303950B2 (ja) | 電荷転送素子の駆動方法及び固体撮像素子の駆動方法 | |
JP3397151B2 (ja) | 固体撮像素子の駆動方法 | |
US6677997B1 (en) | Amplifying solid-state imaging device, and method for driving the same | |
JP2004200592A (ja) | 固体撮像素子の駆動方法 | |
JP2809903B2 (ja) | 固体撮像装置の駆動方法と固体撮像装置 | |
JP3392607B2 (ja) | 固体撮像素子の駆動方法 | |
JP3416309B2 (ja) | 撮像装置及び撮像素子の駆動方法 | |
JPH0336454B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050726 |