JP2002329969A - Method of manufacturing multilayer ceramic wiring board - Google Patents
Method of manufacturing multilayer ceramic wiring boardInfo
- Publication number
- JP2002329969A JP2002329969A JP2001130449A JP2001130449A JP2002329969A JP 2002329969 A JP2002329969 A JP 2002329969A JP 2001130449 A JP2001130449 A JP 2001130449A JP 2001130449 A JP2001130449 A JP 2001130449A JP 2002329969 A JP2002329969 A JP 2002329969A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- conductor
- printed
- wiring board
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、主として電子部品
の実装用基板として使用される多層セラミック配線板の
製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a multilayer ceramic wiring board mainly used as a substrate for mounting electronic components.
【０００２】[0002]
【従来の技術】多層セラミック配線板は、通常、グリー
ンテープと呼ばれるセラミックテープを多数枚積層して
熱圧着することにより製造される。2. Description of the Related Art A multilayer ceramic wiring board is usually manufactured by laminating a plurality of ceramic tapes called green tapes and thermocompression bonding.
【０００３】図５（ａ）及び（ｂ）は、一般的な多層セ
ラミック配線板の製造方法を工程毎に説明する断面図で
あり、（ａ）は各セラミックテープを積層する前の状
態、（ｂ）は各セラミックテープを積層した後の状態
を、それぞれ示している。FIGS. 5A and 5B are cross-sectional views for explaining a general method of manufacturing a multilayer ceramic wiring board for each process. FIG. 5A shows a state before each ceramic tape is laminated. b) shows a state after each ceramic tape is laminated.
【０００４】多層セラミック配線板を製造するには、ま
ず、図５（ａ）に示すように、中間層に配置されるセラ
ミックテープ１０（約２００μｍ）の所定位置にビア
（貫通孔）を設け、このビア内にビア導体１１を印刷に
よって形成した後に、このセラミックテープ１０上に配
線パターンとなる導体１２（約１０〜２０μｍ）を印刷
する。また、最下層に配置されるセラミックテープ１０
の表面上に配線パターンとなる導体１２を印刷し、この
セラミックテープ１０上に中間層のセラミックテープ１
０を重ね、さらにこのセラミックテープ１０上に、表面
に導体を印刷していない生セラミックテープ１０を重ね
る。In order to manufacture a multilayer ceramic wiring board, first, as shown in FIG. 5A, a via (through hole) is provided at a predetermined position of a ceramic tape 10 (about 200 μm) arranged in an intermediate layer. After a via conductor 11 is formed in the via by printing, a conductor 12 (about 10 to 20 μm) serving as a wiring pattern is printed on the ceramic tape 10. Further, the ceramic tape 10 disposed at the lowermost layer
A conductor 12 serving as a wiring pattern is printed on the surface of the ceramic tape 10, and the ceramic tape 1 of the intermediate layer is formed on the ceramic tape 10.
0, and a green ceramic tape 10 having no conductor printed on its surface is further laminated on the ceramic tape 10.
【０００５】その後、図５（ｂ）に示すように、各セラ
ミックテープ１０を熱圧着して積層し、外層表面に配線
パターンとなる導体を印刷した後に、焼成することによ
り、一体となった多層セラミック配線板が製造される。[0005] Thereafter, as shown in FIG. 5 (b), the ceramic tapes 10 are laminated by thermocompression bonding, a conductor to be a wiring pattern is printed on the outer layer surface, and then fired to form an integrated multilayer. A ceramic wiring board is manufactured.
【０００６】また、各セラミックテープ１０を積層した
後に焼成し、その後、外層表面に配線パターンとなる導
体を印刷して、外層の焼成を行う方法もある。There is also a method in which the ceramic tapes 10 are laminated and fired, and thereafter, a conductor serving as a wiring pattern is printed on the surface of the outer layer, and the outer layer is fired.
【０００７】さらに、特開平６−６０３９号公報には、
外層表面に導体を印刷した後に、各セラミックテープ１
０を熱圧着して積層し、焼成を行う方法が記載されてい
る。Further, Japanese Patent Application Laid-Open No. 6-6039 discloses that
After printing the conductor on the outer layer surface, each ceramic tape 1
No. 0 are laminated by thermocompression bonding, followed by firing.
【０００８】[0008]
【発明が解決しようとする課題】従来の多層セラミック
配線板では、導体１２が設けられた部分が厚く、導体１
２が設けられていない部分が薄くなる。このために、多
数枚のセラミックテープ１０を積層した後に外層表面に
導体を印刷する場合には、印刷された導体（配線パター
ン）に、かすれ等が生じる原因となる。また、印刷によ
って導体が形成されても、にじみ等が生じるおそれもあ
る。このような不具合は、焼成した後に導体を印刷する
場合にも同様に起こり得る。In the conventional multilayer ceramic wiring board, the portion where the conductor 12 is provided is thick, and the conductor 1
The portion where 2 is not provided becomes thin. For this reason, when a conductor is printed on the outer layer surface after laminating many ceramic tapes 10, the printed conductor (wiring pattern) may be blurred. Further, even if the conductor is formed by printing, bleeding or the like may occur. Such a problem can also occur when a conductor is printed after firing.
【０００９】さらに、特開平６−６０３９号公報に記載
されているように、外層表面に導体の印刷を行ってから
熱圧着して積層しても、各セラミックテープ１０の表面
に印刷された導体１２の全てをセラミックテープ１０に
埋め込むには限界があり、この場合にも、内層の導体１
２によって、その部分が厚くなるという問題がある。Further, as described in JP-A-6-6039, even if a conductor is printed on the outer layer surface and then laminated by thermocompression bonding, the conductor printed on the surface of each ceramic tape 10 can be obtained. There is a limit in embedding all of the conductors 12 in the ceramic tape 10.
2, there is a problem that the portion becomes thick.
【００１０】本発明は、上記課題を解決するためになさ
れたものであり、多数枚のセラミックテープを積層して
も基板表面に凹凸が形成されず、最外層に印刷する場合
ににじみ等の発生を低減することができる多層セラミッ
ク配線板の製造方法を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems. Even when a large number of ceramic tapes are laminated, no irregularities are formed on the surface of the substrate, and bleeding or the like occurs when printing is performed on the outermost layer. It is an object of the present invention to provide a method for manufacturing a multilayer ceramic wiring board capable of reducing the number of layers.
【００１１】[0011]
【課題を解決するための手段】上記課題を解決するた
め、本発明の多層セラミック配線板の製造方法は、複数
枚の第１のセラミックテープの表面上に導体をそれぞれ
印刷する工程と、導体が印刷された各セラミックテープ
の間に、該導体を埋め込んだ状態にし得る柔軟性を有す
る第２のセラミックテープを積層してプレスして、各導
体を積層した第２のセラミックテープ内に埋め込んだ状
態にする工程と、導体が印刷されたセラミックテープ同
士を、第２のセラミックテープを介在させて積層して熱
圧着した後に、焼成する工程と、を包含するものであ
る。In order to solve the above-mentioned problems, a method of manufacturing a multilayer ceramic wiring board according to the present invention comprises the steps of printing conductors on the surfaces of a plurality of first ceramic tapes, respectively; A state in which a second ceramic tape having flexibility capable of embedding the conductor is laminated between the printed ceramic tapes and pressed, and the conductor is embedded in the laminated second ceramic tape. And laminating the ceramic tapes on which the conductors are printed with the second ceramic tape interposed therebetween, thermocompression bonding, and then firing.
【００１２】上記本発明の多層セラミック配線板の製造
方法において、前記第２のセラミックテープは、前記第
１のセラミックテープよりもレジンを含む割合が高くな
っていることが好ましい。In the method of manufacturing a multilayer ceramic wiring board according to the present invention, it is preferable that the second ceramic tape has a higher resin content than the first ceramic tape.
【００１３】また、本発明の多層セラミック配線板の製
造方法は、複数枚のセラミックテープの表面上に導体を
それぞれ印刷し、導体が印刷された各セラミックテープ
を積層した後に焼成することにより、各セラミックテー
プを一体化する多層セラミック配線板の製造方法であっ
て、各セラミックテープを焼成して一体化する前に、導
体が印刷された各セラミックテープを、予め、プレスす
ることにより表面を平坦化することを特徴とするもので
ある。In the method for manufacturing a multilayer ceramic wiring board according to the present invention, conductors are printed on the surfaces of a plurality of ceramic tapes, and the ceramic tapes on which the conductors are printed are laminated and fired. This is a method for manufacturing a multilayer ceramic wiring board in which ceramic tapes are integrated. Before firing and integrating the ceramic tapes, the ceramic tapes on which conductors are printed are pre-pressed to flatten the surface. It is characterized by doing.
【００１４】また、本発明の多層セラミック配線板の製
造方法は、複数枚のセラミックテープの表面上に導体を
それぞれ印刷し、導体が印刷された各セラミックテープ
を積層した後に焼成することにより、各セラミックテー
プを一体化する多層セラミック配線板の製造方法であっ
て、各セラミックテープに印刷される導体のパターン
が、相互に重ならないように、導体を形成して、導体が
形成された各セラミックテープ同士を積層してプレスし
た後に、焼成することを特徴とするものである。In the method for manufacturing a multilayer ceramic wiring board according to the present invention, conductors are printed on the surfaces of a plurality of ceramic tapes, and the ceramic tapes on which the conductors are printed are laminated and fired. A method for manufacturing a multilayer ceramic wiring board integrating ceramic tapes, wherein conductors are formed such that conductor patterns printed on the ceramic tapes do not overlap each other, and the ceramic tapes on which the conductors are formed are formed. It is characterized by baking after laminating and pressing each other.
【００１５】[0015]
【発明の実施の形態】以下、本発明の多層セラミック配
線板の製造方法について、図面に基づいて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method for manufacturing a multilayer ceramic wiring board according to the present invention will be described with reference to the drawings.
【００１６】（実施の形態１）図１（ａ）及び（ｂ）
は、実施の形態１の多層セラミック配線板の製造方法を
工程毎に説明する断面図であり、（ａ）は、各セラミッ
クテープを積層する前の状態、（ｂ）は、各セラミック
テープを積層した状態を示している。(Embodiment 1) FIGS. 1 (a) and 1 (b)
FIGS. 3A and 3B are cross-sectional views illustrating a method for manufacturing the multilayer ceramic wiring board according to the first embodiment for each process, in which FIG. 3A illustrates a state before each ceramic tape is laminated, and FIG. FIG.
【００１７】本実施の形態１の多層セラミック配線板の
製造方法には、導体が印刷されるセラミックテープ１
と、導体が印刷された各セラミックテープ１の間に配置
される第２のセラミックテープ４が用いられる。セラミ
ックテープ１は、一般的に使用されるグリーン（生）セ
ラミックテープであって、約１５％のレジンを含むもの
が用いられる。これに対して、第２のセラミックテープ
４は、セラミックテープ１より柔軟性をもたせるために
レジンの割合が高いセラミックテープ、例えば、２０〜
３０％のレジンを含むグリーン（生）セラミックテープ
が用いられる。The method for manufacturing a multilayer ceramic wiring board according to the first embodiment includes a ceramic tape 1 on which a conductor is printed.
And a second ceramic tape 4 disposed between the ceramic tapes 1 on which the conductors are printed. The ceramic tape 1 is a generally used green (raw) ceramic tape containing about 15% resin. On the other hand, the second ceramic tape 4 is a ceramic tape having a higher resin ratio in order to give more flexibility than the ceramic tape 1, for example, 20 to 20.
A green (green) ceramic tape containing 30% resin is used.
【００１８】本実施の形態１の多層セラミック配線板の
製造方法では、まず、最下層となるセラミックテープ１
の上面に導体３を印刷し、中間層に配置されるセラミッ
クテープ１には、所定位置にビア（貫通孔）を設け、設
けられたビア内にビア導体２を印刷によって形成した後
に、その中間層のセラミックテープ１の上面に配線パタ
ーンとなる導体３を印刷によって形成する。In the method for manufacturing a multilayer ceramic wiring board according to the first embodiment, first, the ceramic tape 1 as the lowermost layer
After the conductor 3 is printed on the upper surface of the ceramic tape 1 and the ceramic tape 1 disposed in the intermediate layer is provided with a via (through hole) at a predetermined position, the via conductor 2 is formed in the provided via by printing, A conductor 3 serving as a wiring pattern is formed on the upper surface of the ceramic tape 1 by printing.
【００１９】また、最下層のセラミックテープ１の上面
に配置される第２のセラミックテープ４には、中間層の
セラミックテープ１に設けられたビアに対応する位置に
同様にビアを設けて、このビア内にビア導体２を印刷に
よって形成する。In the second ceramic tape 4 disposed on the upper surface of the lowermost ceramic tape 1, vias are similarly provided at positions corresponding to the vias provided in the ceramic tape 1 of the intermediate layer. Via conductors 2 are formed in the vias by printing.
【００２０】次に、最下層のセラミックテープ１上にビ
ア導体が印刷された第２のセラミックテープ４、中間層
のセラミックテープ１、ビア導体２が印刷されていない
第２のセラミックテープ４を順次重ねて、最上層に、導
体が印刷されていない生セラミックテープ１を配置す
る。Next, a second ceramic tape 4 having a via conductor printed on the lowermost ceramic tape 1, a ceramic tape 1 of the intermediate layer, and a second ceramic tape 4 having no via conductor 2 printed thereon are successively placed. The raw ceramic tape 1 on which the conductor is not printed is placed on the uppermost layer.
【００２１】そして、このように導体３が設けられたセ
ラミックテープ１上に、導体が設けられていない第２の
セラミックテープ４を積層して熱圧着することにより、
セラミックテープ１上に印刷された導体３が、上側に配
置された第２のセラミックテープ４に埋め込まれた状態
となる。その結果、内部に多数の導体３が重ねて配置さ
れていても、図１（ｂ）に示すように、最上層の表面が
凹凸のない平坦になった多層セラミック配線板が製造さ
れる。Then, the second ceramic tape 4 having no conductor is laminated on the ceramic tape 1 having the conductor 3 as described above, and thermocompression-bonded.
The conductor 3 printed on the ceramic tape 1 is embedded in the second ceramic tape 4 disposed on the upper side. As a result, as shown in FIG. 1B, a multilayer ceramic wiring board in which the surface of the uppermost layer is flat and has no unevenness even when a large number of conductors 3 are arranged in an overlapping manner.
【００２２】その後、この平坦になった表面に配線パタ
ーンとなる導体３が印刷によって形成される。この場
合、表面が平坦になっているために、表面に形成される
導体がかすれたり、にじむおそれがない。Thereafter, a conductor 3 serving as a wiring pattern is formed on the flattened surface by printing. In this case, since the surface is flat, there is no possibility that the conductor formed on the surface is blurred or blurred.
【００２３】なお、本実施の形態１では、５層のセラミ
ックテープにより多層セラミック配線板を製造している
が、本発明の多層セラミック配線板の製造方法は、５層
構造に限られるものではない。In the first embodiment, a multilayer ceramic wiring board is manufactured using a five-layer ceramic tape. However, the method for manufacturing a multilayer ceramic wiring board of the present invention is not limited to a five-layer structure. .
【００２４】（実施の形態２）図２（ａ）〜（ｃ）は、
実施の形態２の多層セラミック配線板の製造方法を工程
毎に説明する断面図である。(Embodiment 2) FIGS. 2 (a) to 2 (c)
FIG. 10 is a cross-sectional view for explaining a method for manufacturing the multilayer ceramic wiring board of the second embodiment for each process.
【００２５】本実施の形態２の多層セラミック配線板の
製造方法では、まず、図２（ａ）に示すように、最下層
となるセラミックテープ５の上面に配線パターンとなる
導体７を印刷によって形成する。また、中間層に配置さ
れるセラミックテープ５には、所定位置にビアを設け
て、設けられたビア内にビア導体６を印刷によって形成
した後に、そのセラミックテープ５表面に導体７を印刷
によって形成する。さらには、最上層として、導体が設
けられていないセラミックテープ５を準備する。In the method for manufacturing a multilayer ceramic wiring board according to the second embodiment, first, as shown in FIG. 2A, a conductor 7 serving as a wiring pattern is formed on the upper surface of a ceramic tape 5 serving as a lowermost layer by printing. I do. Further, a via is provided at a predetermined position on the ceramic tape 5 disposed in the intermediate layer, a via conductor 6 is formed in the provided via by printing, and then a conductor 7 is formed on the surface of the ceramic tape 5 by printing. I do. Further, as the uppermost layer, a ceramic tape 5 provided with no conductor is prepared.
【００２６】次に、図２（ｂ）に示すように、最下層及
び中間層に配置されるセラミックテープ５を導体７とと
もに、それぞれプレスし、導体７がセラミックテープ５
内にそれぞれ埋め込まれて、それぞれの表面を平坦状と
する。Next, as shown in FIG. 2B, the ceramic tapes 5 arranged on the lowermost layer and the intermediate layer are pressed together with the conductors 7, and the conductors 7 are
Each is buried in the inside to make each surface flat.
【００２７】そして、最下層及び中間層における導体７
が印刷されたセラミックテープ５、最上層の生セラミッ
クテープ５を積層した状態で熱圧着する。これにより、
図２（ｃ）に示すように、表面が凹凸のない平坦な多層
セラミック配線板を製造することができる。The conductors 7 in the lowermost layer and the intermediate layer
Are thermocompressed in a state in which the ceramic tape 5 on which is printed and the uppermost green ceramic tape 5 are laminated. This allows
As shown in FIG. 2C, a flat multilayer ceramic wiring board having no uneven surface can be manufactured.
【００２８】なお、本実施の形態２では、３層のセラミ
ックテープ５により多層セラミック配線板を製造してい
るが、本発明の多層セラミック配線板の製造方法は、３
層構造に限られるものではない。In the second embodiment, the multilayer ceramic wiring board is manufactured using the three-layer ceramic tape 5, but the manufacturing method of the multilayer ceramic wiring board of the present invention is as follows.
It is not limited to a layer structure.
【００２９】したがって、この場合も、平坦になった外
層表面に導体を印刷しても、導体がかすれたり、にじむ
おそれがない。Therefore, also in this case, even if the conductor is printed on the flattened outer layer surface, there is no possibility that the conductor is blurred or blurred.
【００３０】（実施の形態３）図３（ａ）及び（ｂ）
は、それぞれ、実施の形態３の多層セラミック配線板の
製造方法を各工程毎に説明する断面図であり、（ａ）
は、各セラミックテープを積層する前の状態、（ｂ）
は、各セラミックテープを積層した後の状態を、それぞ
れ示している。図４は、図３に示すセラミックテープ８
上に印刷される導体９のパターンを示す平面図であり、
（ａ）は上層側のセラミックテープ上に形成された導体
９のパターン、（ｂ）は下層側のセラミックテープに印
刷される導体９のパターンをそれぞれ示している。(Embodiment 3) FIGS. 3A and 3B
9A and 9B are cross-sectional views illustrating a method for manufacturing a multilayer ceramic wiring board according to Embodiment 3 for each step.
Is the state before laminating each ceramic tape, (b)
Shows the state after each ceramic tape is laminated. FIG. 4 shows the ceramic tape 8 shown in FIG.
It is a top view showing the pattern of the conductor 9 printed on the top,
(A) shows the pattern of the conductor 9 formed on the upper ceramic tape, and (b) shows the pattern of the conductor 9 printed on the lower ceramic tape.
【００３１】本実施の形態３の多層セラミック配線板の
製造方法では、まず、最下層となるセラミックテープ８
上に図４（ｂ）に示すパターンの導体９を印刷によって
形成し、中間層となるセラミックテープ８上に図４
（ａ）に示すパターンの導体９を印刷によって形成す
る。中間層となるセラミックテープ８上に形成された導
体９のパターンは、中央部の矩形状の領域及びこの領域
に連なる１つのコーナー部における矩形状の領域を除く
全面に形成されている。また、最下層となるセラミック
テープ８上に形成された導体９のパターンは、中間層と
なるセラミックテープ８上に形成されたパターンに重な
らないように、そのパターンにて囲まれた中央部の領域
に対向した領域において、中間層となるセラミックテー
プ８上のパターンの内縁に沿った形状に形成されてい
る。In the method of manufacturing a multilayer ceramic wiring board according to the third embodiment, first, the ceramic tape 8 as the lowermost layer is formed.
A conductor 9 having the pattern shown in FIG. 4B is formed thereon by printing, and the conductor 9 shown in FIG.
The conductor 9 having the pattern shown in FIG. The pattern of the conductor 9 formed on the ceramic tape 8 serving as the intermediate layer is formed over the entire surface except for a rectangular region at the center and a rectangular region at one corner connected to this region. In addition, the pattern of the conductor 9 formed on the ceramic tape 8 as the lowermost layer is not overlapped with the pattern formed on the ceramic tape 8 as the intermediate layer, so that the central region surrounded by the pattern is formed. Is formed in a shape along the inner edge of the pattern on the ceramic tape 8 as the intermediate layer.
【００３２】次に、導体９が印刷された最下層及び中間
層のセラミックテープ８同士を重ねるとともに、最上層
に、導体が設けられていない生セラミックテープ８を重
ねて熱圧着する。これにより、中間層のセラミックテー
プ８に印刷された導体９と、最下層のセラミックテープ
８に印刷された導体９とが重なり合うことがないため
に、中間層のセラミックテープ８が最下層に設けられた
導体９によって盛り上がっても、その盛り上がった部分
が中間層のセラミックテープ８上に設けられた導体９内
に嵌合された状態になる。その結果、中間層のセラミッ
クテープ８上に積層された最上層のセラミックテープ８
の表面は平坦になる。Next, the lowermost and intermediate ceramic tapes 8 on which the conductors 9 are printed are overlapped with each other, and the raw ceramic tapes 8 having no conductors are overlaid on the uppermost layer and thermocompression-bonded. Thereby, the conductor 9 printed on the ceramic tape 8 of the intermediate layer and the conductor 9 printed on the ceramic tape 8 of the lowermost layer do not overlap, so that the ceramic tape 8 of the intermediate layer is provided on the lowermost layer. Even when the conductor 9 is raised by the conductor 9, the raised portion is fitted into the conductor 9 provided on the ceramic tape 8 of the intermediate layer. As a result, the uppermost ceramic tape 8 laminated on the intermediate ceramic tape 8
Has a flat surface.
【００３３】なお、本実施の形態３では、３層のセラミ
ックテープにより多層セラミック配線板を製造している
が、本発明の多層セラミック配線板の製造方法は、３層
構造に限られるものではない。In the third embodiment, a multilayer ceramic wiring board is manufactured by using a three-layer ceramic tape. However, the method for manufacturing a multilayer ceramic wiring board of the present invention is not limited to a three-layer structure. .
【００３４】[0034]
【発明の効果】本発明の多層セラミック配線板の製造方
法は、導体が印刷された各セラミックテープの間に、焼
成時にセラミックテープ上の導体を埋め込んだ状態にす
ることができる第２のセラミックテープを設け、また
は、各セラミックテープを積層して焼成する前に、プレ
スすることにより、予め、平坦状にし、または、各セラ
ミックテープに印刷される導体のパターンが相互に重な
らないように、各導体を形成することにより、積層後に
焼成して一体化しても、多層セラミック配線板の内層の
導体が形成された部分に盛り上がりが生じることがな
く、多層セラミック配線板の外表面に導体を印刷により
形成する場合に、かすれやにじみが発生することがな
い。この結果、携帯機器用の小型電源等にも適用しやす
い多層セラミック配線板を製造することができる。According to the method for manufacturing a multilayer ceramic wiring board of the present invention, the second ceramic tape is capable of embedding the conductor on the ceramic tape during firing between the ceramic tapes on which the conductor is printed. Or, before laminating and firing each ceramic tape, by pressing, beforehand, flattened, or each conductor so that the pattern of conductors printed on each ceramic tape do not overlap each other By forming, the conductor is formed on the outer surface of the multilayer ceramic wiring board by printing without the swelling occurring at the portion where the conductor of the inner layer of the multilayer ceramic wiring board is formed, even when firing and integrating after lamination. In this case, no blurring or bleeding occurs. As a result, it is possible to manufacture a multilayer ceramic wiring board that can be easily applied to a small power supply or the like for a portable device.
【図１】本発明の実施の形態１の多層セラミック配線板
の製造方法を示す断面図であり、（ａ）は、各セラミッ
クテープを積層する前の状態、（ｂ）は、各セラミック
テープを積層した後の状態を示している。FIGS. 1A and 1B are cross-sectional views illustrating a method for manufacturing a multilayer ceramic wiring board according to Embodiment 1 of the present invention, in which FIG. 1A shows a state before each ceramic tape is laminated, and FIG. The state after lamination is shown.
【図２】（ａ）〜（ｃ）は、それぞれ、本発明の実施の
形態２の多層セラミック配線板の製造方法を工程毎に示
す断面図である。FIGS. 2A to 2C are cross-sectional views illustrating a method for manufacturing a multilayer ceramic wiring board according to Embodiment 2 of the present invention for each step.
【図３】本発明の実施の形態３の多層セラミック配線板
の製造方法を示す断面図であり、（ａ）は、各セラミッ
クテープを積層する前の状態、（ｂ）は、各セラミック
テープを積層した後の状態を示している。3A and 3B are cross-sectional views illustrating a method for manufacturing a multilayer ceramic wiring board according to Embodiment 3 of the present invention, wherein FIG. 3A illustrates a state before each ceramic tape is laminated, and FIG. The state after lamination is shown.
【図４】（ａ）、（ｂ）は、それぞれ、実施の形態３の
セラミックテープに印刷される導体の形成パターンを示
す平面図であり、（ａ）は、上層側のセラミックテープ
に印刷される導体、（ｂ）は、下層側のセラミックテー
プに印刷される導体を示している。FIGS. 4A and 4B are plan views showing conductor forming patterns printed on a ceramic tape according to a third embodiment, respectively, and FIG. 4A is a plan view showing a pattern printed on an upper ceramic tape; (B) shows the conductor printed on the lower ceramic tape.
【図５】従来の多層セラミック配線板の製造方法を示す
断面図であり、（ａ）は、各セラミックテープを積層す
る前の状態、（ｂ）は、各セラミックテープを積層した
後の状態を示している。5A and 5B are cross-sectional views illustrating a conventional method for manufacturing a multilayer ceramic wiring board, wherein FIG. 5A shows a state before each ceramic tape is laminated, and FIG. 5B shows a state after each ceramic tape is laminated. Is shown.
１ セラミックテープ ２ ビア導体 ３ 導体 ４ 第２のセラミックテープ ５ セラミックテープ ６ ビア導体 ７ 導体 ８ セラミックテープ ９ 導体 Reference Signs List 1 ceramic tape 2 via conductor 3 conductor 4 second ceramic tape 5 ceramic tape 6 via conductor 7 conductor 8 ceramic tape 9 conductor
Claims (4)
上に導体をそれぞれ印刷する工程と、 導体が印刷された各セラミックテープの間に、該導体を
埋め込んだ状態にし得る柔軟性を有する第２のセラミッ
クテープを積層してプレスして、各導体を積層した第２
のセラミックテープ内に埋め込んだ状態にする工程と、 導体が印刷されたセラミックテープ同士を、第２のセラ
ミックテープを介在させて積層して熱圧着した後に、焼
成する工程と、 を包含する多層セラミック配線板の製造方法。1. A step of printing conductors on the surfaces of a plurality of first ceramic tapes, respectively; and a conductor having a flexibility capable of embedding the conductors between the ceramic tapes on which the conductors are printed. The second ceramic tape was laminated and pressed, and the respective conductors were laminated.
A ceramic tape having conductors printed thereon, and laminating and thermocompression bonding the ceramic tapes on which the conductors are printed with a second ceramic tape interposed therebetween, followed by firing. Manufacturing method of wiring board.
１のセラミックテープよりもレジンを含む割合が高くな
っている、請求項１に記載の多層セラミック配線板の製
造方法。2. The method for manufacturing a multilayer ceramic wiring board according to claim 1, wherein the second ceramic tape has a higher resin-containing ratio than the first ceramic tape.
体をそれぞれ印刷し、導体が印刷された各セラミックテ
ープを積層した後に焼成することにより、各セラミック
テープを一体化する多層セラミック配線板の製造方法で
あって、 各セラミックテープを焼成して一体化する前に、導体が
印刷された各セラミックテープを、予め、プレスするこ
とにより表面を平坦化することを特徴とする多層セラミ
ック配線板の製造方法。3. A multilayer ceramic wiring board in which conductors are printed on the surfaces of a plurality of ceramic tapes, and the ceramic tapes on which the conductors are printed are laminated and fired to integrate the ceramic tapes. A method of manufacturing a multilayer ceramic wiring board, comprising: before firing and integrating each ceramic tape, flattening the surface by pressing each ceramic tape on which a conductor is printed in advance. Method.
体をそれぞれ印刷し、導体が印刷された各セラミックテ
ープを積層した後に焼成することにより、各セラミック
テープを一体化する多層セラミック配線板の製造方法で
あって、 各セラミックテープに印刷される導体のパターンが、相
互に重ならないように、導体を形成して、導体が形成さ
れた各セラミックテープ同士を積層してプレスした後
に、焼成することを特徴とする多層セラミック配線板の
製造方法。4. A multilayer ceramic wiring board in which conductors are printed on the surfaces of a plurality of ceramic tapes, and the ceramic tapes on which the conductors are printed are laminated and fired to integrate the ceramic tapes. A method, comprising: forming a conductor so that the conductor patterns printed on each ceramic tape do not overlap each other; laminating and pressing each of the ceramic tapes on which the conductor is formed; and firing. A method for manufacturing a multilayer ceramic wiring board, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001130449A JP2002329969A (en) | 2001-04-26 | 2001-04-26 | Method of manufacturing multilayer ceramic wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001130449A JP2002329969A (en) | 2001-04-26 | 2001-04-26 | Method of manufacturing multilayer ceramic wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002329969A true JP2002329969A (en) | 2002-11-15 |
Family
ID=18978822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001130449A Pending JP2002329969A (en) | 2001-04-26 | 2001-04-26 | Method of manufacturing multilayer ceramic wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002329969A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011138949A1 (en) * | 2010-05-07 | 2011-11-10 | 旭硝子株式会社 | Substrate on which element is to be mounted, and process for production thereof |
-
2001
- 2001-04-26 JP JP2001130449A patent/JP2002329969A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011138949A1 (en) * | 2010-05-07 | 2011-11-10 | 旭硝子株式会社 | Substrate on which element is to be mounted, and process for production thereof |
| JP5857956B2 (en) * | 2010-05-07 | 2016-02-10 | 旭硝子株式会社 | Device mounting substrate and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6730183B2 (en) | Laminated ceramic electronic components and manufacturing method therefor | |
| JPH1167554A (en) | Laminated coil component and its manufacture | |
| JP3554784B2 (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
| JP2000151112A (en) | Wiring board and its manufacture | |
| JP2001284811A (en) | Multilayered ceramic electronic component, its manufacturing method and electronic device | |
| US6627021B2 (en) | Method of manufacturing laminated ceramic electronic component and method of manufacturing laminated inductor | |
| JP2002329969A (en) | Method of manufacturing multilayer ceramic wiring board | |
| JP2758603B2 (en) | Manufacturing method of ceramic multilayer wiring board | |
| JP2001319822A (en) | Manufacturing method of laminated ceramic electronic part | |
| JP2004335934A (en) | Flexible circuit board and its producing process, flexible multilaler wiring circuit board and its producing process | |
| JP3932827B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
| JP2000068149A (en) | Laminated electronic component and manufacture therefor | |
| JP2001257473A (en) | Multilayer ceramic board and manufacturing method thereof | |
| JPH01298796A (en) | Hybrid integrated circuit | |
| JPH06252558A (en) | Multilayered glass ceramic cavity substrate | |
| JPH06338682A (en) | Manufacture of multilayer substrate | |
| JP2001267448A (en) | Multilayer ceramic substrate and method of production and electronic device | |
| JP2005347542A (en) | Multilayer coil and method for manufacturing the same | |
| JPH06252556A (en) | Multilayered ceramic substrate | |
| JP2001267467A (en) | Multilayer ceramic substrate, its manufacturing method and electronic device | |
| JPH0631174U (en) | VIA structure of thick film ceramic multilayer substrate | |
| JPH03283595A (en) | Manufacture of ceramic multilayer circuit board | |
| JP2843401B2 (en) | Multilayer structure wiring board | |
| JP2002050533A (en) | Method of manufacturing laminated chip component | |
| JP2003332132A (en) | Laminated chip component and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060320 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060324 |
|
| A521 | Written amendment |
Effective date: 20060519 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061214 |