JP2002329947A - 配線基板の配線検査方法および配線基板の製造方法 - Google Patents

配線基板の配線検査方法および配線基板の製造方法

Info

Publication number
JP2002329947A
JP2002329947A JP2002038934A JP2002038934A JP2002329947A JP 2002329947 A JP2002329947 A JP 2002329947A JP 2002038934 A JP2002038934 A JP 2002038934A JP 2002038934 A JP2002038934 A JP 2002038934A JP 2002329947 A JP2002329947 A JP 2002329947A
Authority
JP
Japan
Prior art keywords
wiring
ceramic
current
circuit
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002038934A
Other languages
English (en)
Other versions
JP3722760B2 (ja
Inventor
Kozo Yamazaki
耕三 山崎
Hideo Sato
秀雄 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2002038934A priority Critical patent/JP3722760B2/ja
Publication of JP2002329947A publication Critical patent/JP2002329947A/ja
Application granted granted Critical
Publication of JP3722760B2 publication Critical patent/JP3722760B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

(57)【要約】 【目的】 配線基板の配線中に潜在化していて検出困難
な疑似断線状態等の異常高抵抗部分を、簡易な方法によ
り顕在化させて、確実で簡易に検査・選別するための配
線処理方法及び検査方法を提供し、配線基板の配線の信
頼性を向上させること。および、配線基板の処理がで
き、しかも配線基板の正常な配線に影響を与えない、簡
易で安価な回路を提供すること。 【構成】配線基板に設けられた配線に、電流を流して該
配線中の異常高抵抗部分を開放状態とすることを特徴と
する配線基板の配線処理方法により電流を流す工程と、
その後に該配線の導通を検査する工程とからなることを
特徴とする配線基板の配線検査方法。及び、コンデンサ
を充電し、該コンデンサに蓄積した電荷を、配線基板の
配線中の異常高抵抗部分を開放状態とする電流に用いる
ことを特徴とする配線基板の配線処理用回路。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、セラミック配線基板に
設けられた配線の処理及び検査の方法、並びにかかる処
理に適する処理回路に関する。更に詳しくは、セラミッ
ク配線基板に形成された配線の内、欠陥を有しているも
のの導通検査や抵抗値検査等では確実には検出できず、
市場において開放不良となる危険性のある欠陥を、セラ
ミック配線基板の製造段階等で強制的に開放不良に変化
させて、導通検査等で欠陥を検出できるようにする配線
の処理方法及び検査方法、並びにかかる処理に適する配
線処理回路に関する。
【0002】
【従来の技術】一般にセラミック配線基板は、以下のよ
うな方法により制作される。まず、アルミナ等のセラミ
ック粉末に有機樹脂等のバインダーと溶剤および可塑剤
等を粉砕混合し泥漿を得た後、ドクターブレード法等に
よりグリーンテープに成形される。次に、これらのグリ
ーンテープを所望の形状に打ち抜いた後、このテープ上
に回路配線及び必要によりビアホールを形成する。その
後、テープを積層圧着して成形し、焼成炉で溶剤やバイ
ンダーを除去した後に焼結され、内部及び表面に配線を
有するセラミック配線基板となる。中には、更にこのセ
ラミック配線基板の表面上に、厚膜印刷技術、薄膜形成
技術やフォトリソグラフィー技術等により、ガラスやポ
リイミド等からなる絶縁層及び銅や銀等からなる内部及
び表面の配線を形成して、単層あるいは多層配線層を設
ける場合もある。また、内層となるグリーンテープには
回路配線を形成しないためにセラミック基板内部には配
線が無く、セラミック表面にのみ単層や多層の配線層を
形成するものもある。
【0003】ところで、上記のグリーンテープ上の回路
配線の形成は、一般にコストや製造の容易さなどから、
メタライズペーストを用いたスクリーン印刷法、即ち厚
膜印刷法が用いられる。例えば、最も一般的なアルミナ
セラミックの場合はメタライズ成分としてタングステン
やモリブテンを含有したペーストが用いられる。一方、
近年の半導体部品等の高集積化や高密度実装化に伴い、
印刷する厚膜配線の幅や配線ピッチはますます微細化が
進み、印刷条件や印刷環境によっては、印刷された厚膜
配線の断線あるいは隣接配線との短絡などが生じる場合
がある。即ち、印刷スクリーンの目詰りや乾燥、ペース
ト中の異物等によるペーストのかすれやにじみ、グリー
ンテープ上に付着したごみ、ほこり等の異物、セラミッ
クとペーストとの焼成収縮率の差による配線のクラック
などによる厚膜配線の断線や隣接配線間の短絡が生じる
場合がある。
【0004】かかる厚膜配線の欠陥が有る場合には、正
常に集積回路等が動作しない。従って、セラミック配線
基板の製造工程等において、厳しく検査・選別除去され
ることとなる。この厚膜配線欠陥の検査および選別方法
としては、例えば、焼成後のセラミック配線基板の厚膜
配線部分の導通の有無や抵抗値を検査したり、厚膜配線
間の静電容量を測定したり、あるいは、特開昭63−2
02997号公報に示されているように、導通していれ
ば配線上に電解メッキが可能であることを利用して、電
解メッキによるメッキ膜形成の有無により判定する方法
などが、一般に利用されている。
【0005】
【発明が解決しようとする課題】上記に例示した検査方
法は、厚膜配線が途中で完全に切れた状態の開放(完全
断線)状態や隣接配線間の短絡に対しては有効である。
ところで、例えば図11に示すように、異物の大きさ等
によっては、セラミック配線基板103上に設けられた
厚膜配線104の一部104aが欠落して、その部分の
幅が狭小となっているが、全体としては依然として導通
が取れている状態(以下、疑似断線状態という)となっ
ている場合がある。この疑似断線状態は、この他にスク
リーンの目詰りやかすれ、クラックが厚膜配線の途中ま
で進行している場合等にも発生すると考えられる。かか
る疑似断線状態の厚膜配線は、セラミック配線基板に集
積回路等を搭載するときなどにかかる熱や、集積回路等
の動作時に発生する熱、厚膜配線に電流が流れる時に発
生する熱、あるいは基板にかかる応力などにより、集積
回路等を組付ける工程や市場において断線し、動作不具
合を生じる危険性がある。
【0006】しかし、厚膜配線が疑似断線状態になって
いるだけでは、厚膜配線の導通が保たれている。したが
って、単に導通・非導通を検査する導通検査では、導通
即ち合格と判定されるので、これを検出できない。ま
た、同様に配線間の静電容量を測定しても、正常な場合
と同じ静電容量値が表示されるので、これを検出できな
い。そこで、狭小部分は抵抗が他の部分よりも高くなる
ので、厚膜配線の抵抗値を精密に測定して判別する方法
も考えられるが、厚膜配線のごく一部にのみ狭小部分が
ある等の欠陥では、欠陥部分の抵抗値が全体の厚膜配線
の抵抗値に及ぼす影響は小さい。しかも、正常な厚膜配
線であっても、厚膜配線の抵抗値には10〜20%程度
のばらつきがあるため、確実に疑似断線状態の厚膜配線
だけを検出することは困難であり、完全を期しがたい。
【0007】また上記問題点は、厚膜印刷による厚膜配
線形成において疑似断線状態となっている平面的な厚膜
配線のみに特有ではない。即ち、セラミック配線基板の
内部や表面に形成されたビアホールやスルーホール自体
の欠陥やこれらと厚膜配線との接続、厚膜配線と薄膜配
線との接続、薄膜配線の欠陥、薄膜配線とビアホールと
の接続等のセラミック配線基板の表面や内部、あるいは
セラミック配線基板上に形成された多層配線層などに存
在する配線全体について同様なことが起こりうる。例え
ば、ビアホールへのメタライズペーストの充填不十分の
ために厚膜配線との接続が不確実である場合や薄膜配線
形成時の異物付着の場合等が挙げられる。かかる場合に
は、いずれも欠陥部分は導通が制限されるため、正常な
場合よりも抵抗が高い。従って、以下、疑似断線状態や
接続不良状態等となっている欠陥部分を、異常高抵抗部
分ということとする。
【0008】本発明は、上記した問題点に鑑みてなされ
たものであって、潜在化していて検出困難な疑似断線状
態等の異常高抵抗部分を、簡易な方法により顕在化させ
て、確実で簡易に検査・選別するための配線処理方法及
び検査方法を提供し、もって市場に提供されるセラミッ
ク配線基板の配線の信頼性を向上させる事を目的とす
る。また他の目的は、かかる配線の処理にあたり、セラ
ミック配線基板の処理が出来て、しかもセラミック配線
基板の正常な配線に影響を与えない、簡易で安価な回路
を提供することにある。
【0009】
【課題を解決するための手段】しかしてその手段は、セ
ラミック配線基板に設けられた配線に電流を流して該配
線中の異常高抵抗部分を開放状態とすることを特徴とす
るセラミック配線基板の配線処理方法にある。ここで、
配線の少なくとも一部がセラミック配線基板の内部配線
である場合には、この内部配線部分では外観検査によっ
て配線の欠陥を検出することは困難であるので、本発明
を適用することは特に好ましい。また、配線が接する絶
縁層がセラミックまたはガラスからなる場合には、電流
が流れるときに生ずる熱によって、絶縁層が変質するこ
とが少ないため、流す電流を大きくでき、処理の確実性
が増して好ましい。
【0010】また、電流を流すにあたり、セラミック配
線基板に搭載する回路素子との接続端部をこの配線の一
端とし、この配線における外部回路との接続端部をこの
配線の他端とし、この配線のこの一端とこの他端間に前
記した電流を流す場合には、配線に電流を流すための処
理回路との接続部分が回路素子及び外部回路との接続端
部としてセラミック配線基板の外部に露出しているため
接続が容易である。更に、複数の回路素子との接続端部
を導電性部材で導通し、この複数の回路素子との接続端
部のうちの1つを配線の一端とし、この配線における外
部回路との接続端部をこの配線の他端とし、この配線の
この一端とこの他端間に電流を流し、その後に複数の回
路素子との接続端部のうちの他の1つを他の配線の一端
とし、この他の配線における外部回路との他の接続端部
をこの他の配線の他端とし、この他の配線のこの他の一
端とこの他の他端間に電流を流す場合には、一般に接続
端部の間隔が狭く、また損傷しやすく、損傷により回路
素子との接続性が悪くなり易い回路素子との接続端部
を、一度に複数個まとめて導電性部材と接続して導通を
取るため、この回路素子との接続端部の損傷がすくなく
なり、また細かく位置決めして導通接続する必要が無
く、処理が容易となって好ましい。
【0011】セラミック配線基板に設けられた配線に、
上記のようなセラミック配線基板の処理方法により電流
を流す工程と、その後にこの配線の導通を検査する工程
とからなることを特徴とするセラミック配線基板の配線
検査方法にあっては、異常高抵抗部分は上記処理によっ
て開放状態に変化させられるため、精密に抵抗を測定す
るまでもなく簡易に導通しているか否かを判断するのみ
で、異常高抵抗部分を有するセラミック配線基板を検査
・除去できる。
【0012】ここで、コンデンサを充電し、このコンデ
ンサに蓄積した電荷を、セラミック配線基板の配線中の
異常高抵抗部分を開放状態とする電流に用いることを特
徴とするセラミック配線基板の配線処理用回路にあって
は、コンデンサに蓄えた電荷量を適当に制御することに
より、配線に流れる総電荷量即ち配線に加えられるエネ
ルギーをコントロールすることが出来る。
【0013】また、コンデンサを充電し、このコンデン
サの一方の極をセラミック配線基板の配線の一端に接続
し、このコンデンサの他方の極をこのセラミック配線基
板のこの配線の他端に接続することにより、この配線中
の異常高抵抗部分を開放状態とする電流をこの配線に流
すことを特徴とする上記したセラミック配線基板の配線
処理用回路にあっては、回路構成が簡単で安価に回路を
作製できる効果を有する。更に、少なくとも電流制限回
路及び配線両端間電圧制限回路のいずれかを介して電流
をセラミック配線基板の配線へ流すことを特徴とする上
記したセラミック配線基板の配線処理用回路にあって
は、配線に加えられる電流または電圧を制限して正常な
配線が劣化したり断線したりするのを防止できる。
【0014】
【作用】前記したようにセラミック配線基板の配線中の
疑似断線状態や接続不良状態等の欠陥部分は、正常部分
に比較して抵抗値が高くなる。即ちこのような欠陥部分
は、異常高抵抗を示す。しかし、このような配線につい
て導通試験を行っても、導通有りと判定されて欠陥を有
する配線(従って、セラミック配線基板)を除去するこ
とは出来ない。また、配線の抵抗値測定しても、極端に
高い抵抗を示す配線は欠陥有りとして除去出来るが、欠
陥が僅かな場合には抵抗はさほど変わらず、欠陥有りと
判定することは困難である。
【0015】ところで、このような欠陥部分を有する配
線に電流を流すと、この配線の中でも正常な部分に比
べ、欠陥部分では高い抵抗成分による発熱が多くなる。
従って、十分に大きい電流を流せば、発熱により異常高
抵抗部分が焼き切れ(焼損し)て、異常高抵抗部分を有
する配線は、開放(完全断線)状態となる。即ち、疑似
断線状態等であった配線を、電流により完全断線状態に
変化することが出来る。さすれば、焼き切れる前には多
少抵抗が高い程度で、欠陥の有無の判定が困難で欠陥が
潜在していた配線が、焼き切れた後には欠陥が顕在化し
て、導通試験により簡単に開放(断線)と判定できる。
即ち、簡易で安価な導通検査回路にて欠陥を有する配
線、従って欠陥を有するセラミック配線基板を検査・選
別することが可能となる。
【0016】ここで、配線に電流を流すための2ヶ所の
端子としては、その間の配線中に欠陥の有無を調査した
い部分を含むならば、配線中のいずれの場所を選んでも
良い。しかし、電流を流すための端子として配線の途中
部分を用いるとすると、通常の配線においては、一般に
処理回路のプローブ(電流導入端子)を接触させる配線
即ち端子部分が細いので、接触のための位置決めが困難
である。更に、プローブで配線を傷つけた場合に断線を
引き起こす可能性が高くなる。また、本発明により処理
・検査しようとする配線が外部に露出していない内部配
線の場合には、プローブとの接続のためにのみ配線の一
部を外部に露出させることは、セラミック配線基板の設
計上配線を複雑にして、コストアップや特性低下等の原
因となる。
【0017】そこで、処理する配線の一端として、集積
回路やその他の回路素子と配線とを接続するために配線
の端部に設けられるボンディングパッドやフリップチッ
プ接続用のパッド、バンプ等の接続端部を用いることが
好ましい。かかる部分は、その性質上、セラミック配線
基板の表面に露出して形成され、しかもその大きさが配
線の途中部分よりも大きいことが多いので、プローブの
位置決めが容易で接触しやすく、また接触のために別段
の設計変更等を要せず、傷ついて断線等する可能性も低
いからである。ここで、本発明による配線の処理・検査
は上記接続端部をNiやAuメッキする前に行うことが
好ましい。プローブの接触によって接続端部が傷ついた
としても、検査後にNiやAuメッキをするので、ボン
ディング性等の低下が少ないからである。しかもこの場
合には、メッキという付加価値をつけ加える前に欠陥を
有するセラミック配線基板を除去することが出来るので
結局コストダウンにもなる。更に、集積回路等との接続
端部であるボンディングパッドなどは、隣接するパッド
間の距離が短く密集しているため、例えば導電性ゴム等
の導電性部材をプローブとして用いて、一度に複数のパ
ッド(回路素子との接続端部)を、接触・導通すれば、
他端を適宜選択することで、パッド側(回路素子との接
続端部側)は、1回づつ位置決め(移動)してパッドを
接触しなくとも複数の配線を処理でき、更には処理のた
めの時間を短縮できる利点もある。
【0018】また、配線の他端としては、外部回路との
接続端部、例えばピンやリード、ボールボンディング用
パッド等の接続端子やこれらを形成するためのパッド、
リードレスチップキャリヤ等における外部接続端部など
を用いることが好ましい。かかる外部回路との接続端部
も、その性質上、セラミック配線基板の表面に露出して
形成されるものであり、しかもその大きさが配線の途中
部分よりも大きいのが通常である。従って、プローブで
の接触が容易で、プローブとの接触のために別段の設計
変更も要しないからである。特に、本発明による処理を
ピンやリードを固着する前に行えば、ピン等の固着、更
にはピン等のメッキなどの付加価値をつける前に欠陥を
有するセラミック配線基板を除去できて、結果としてよ
りコストダウンになる。
【0019】その他、異常高抵抗部分を有する配線に電
流を流す回路として、コンデンサに蓄積(充電)した電
荷を配線に流すようにすると、コンデンサに蓄積する電
荷量は、コンデンサの端子間電圧でコントロールできる
ので、配線に加えるエネルギーを容易にコントロールで
きる。また、コンデンサの内部抵抗は低いので、電流の
最大値がこの内部抵抗に影響されることが少なく、一時
に比較的大きな電流を配線に流すことが出来て、異常高
抵抗部分を開放状態とするのに適当である。なお、ここ
に用いるコンデンサとしては、必要な静電容量と耐電圧
を有していれば足りるが、瞬間的に放電をするため、及
び端子間電圧が大きく変動するため、フィルムコンデン
サや金属フィルムコンデンサなどの、充放電に適し内部
抵抗の小さいコンデンサが好ましい。また、その回路の
一例としては、コンデンサの一方の極を配線の一端に、
他方の極を配線の他端に接続するものが挙げられる。か
かる回路は、最も簡単に回路構成が出来て、処理用回路
として安価に提供できる。更に、配線へ過剰な電流が流
れると、正常な配線を有している場合も熱により配線や
絶縁層が損傷(劣化)して、信頼性の低下をきたすこと
が考えられるため、配線に流す電流の制限回路や配線の
両端間にかかる電圧の制限回路を設けることで、処理後
のセラミック配線基板の信頼性を高めることができる。
【0020】
【実施例】以下に、本発明の実施例について説明する。
本発明は、印刷の不具合等に起因する配線の疑似断線状
態等に適用されるものであるが、かかる状態となってい
るかどうかをセラミック配線基板を破壊せずに判断し、
しかもある程度の数量まとめて疑似断線状態等になって
いるセラミック配線基板を入手することは困難である。
従って、以下においてはセラミック配線基板の製造工程
中において、人工的に疑似断線状態を起こさせたものを
製作し、そのサンプルについて調査した。
【0021】まず、アルミナ90%のセラミック粉末に
有機樹脂等のバインダーと溶剤および可塑剤を粉砕混合
し泥漿を得た後、ドクターブレード法によりシート成形
し、所定の形状に打ち抜いてグリーンテープ1を得た。
次に、メタライズ成分としてタングステンを用い、この
粉末に樹脂および有機溶剤を混合したメタライズペース
トを得た後、これをスクリーン印刷法を用いてグリーン
テープ上に配線2を印刷する。(図1参照)その後、図
2に示すように、配線2の内から選択した特定の配線2
a1の中央部に、欠損無し(配線残り率100%)、
欠損率30%(配線残り率70%)、欠損率50%
(配線残り率50%)、欠損率70%(配線残り率3
0%)、欠損率90%(配線残り率10%)となるよ
うに、配線長手方向に矩形状にナイフで削って切り欠き
2b1を設け、人工的に印刷不良状態を再現した。な
お、この配線及び切り欠き部分は、焼成収縮により、焼
成時に約20%収縮するが、配線の長手方向および幅方
向ともに同一割合で収縮するため、焼成後も欠損率(配
線残り率)は変化しない。
【0022】次に、これらのグリーンシートを積層し、
所定形状に切断・圧着等の加工をし、バインダーを除去
した後に、温度1550℃の還元雰囲気にて3時間焼成
し、図3および4に示すように、内部配線4を有するセ
ラミック配線基板3を得た。尚、セラミック配線基板3
は、略正方形で、一方の面の中央部には凹部3aが集積
回路(図示しない)を固着するために設けられている。
この凹部3aの側面3bは階段状にされ、階段部3b上
面には内部配線4が延在するようにしてボンディングパ
ッド部4c(長さ1.5mm、幅0.15mm、隣接間
隔0.08mm)が露出して多数設けられている。ま
た、セラミック配線基板3の凹部3aの周囲部(外周
部)3cには、外部回路との接続ピンを固着するため
に、セラミック配線基板に設けられたピン接続用パッド
4d(1.5mmφ)がビアホール4eを介して多数設
けられている。
【0023】ここで、前記した切り欠きを設けた配線2
a1は、図5に示すように焼成後には内部配線4a1となり
配線5a1の一部となる(他の配線については記載を省略
する)。この内部配線4a1は、長さ15mm、幅0.1
5mmで、前記凹部3aの階段部3b上面に形成された
ボンディングパッド4c1を端部として有し、その途中に
疑似断線状態となる長手方向の長さ約0.85mmで、
欠損率(配線残り率)がそれぞれ前記した割合の切り欠
き部4b1を有している。そしてこの配線5a1は更にφ
0.2mm×高さ0.5mmのビアホール4e1を通じて
ピン接合用パッド4d1を他方の端部としている。
【0024】図6は処理の対象となる配線14に電流を
流すための回路である。定電圧電源11のプラス極11
a及びマイナス極11bは、静電容量Cの金属フィルム
コンデンサ12の2つの極12a、12bに接続してい
る。更に、コンデンサ12のプラス極12aは、スイッ
チ(リレー)13を介して配線14の一方の端部にプロ
ーブ15aを接触して接続する。また、コンデンサ12
のマイナス極12bは、処理しようとするセラミック配
線基板3の配線14の他方の端部にプローブ15bを接
触して接続する。ここで、電流を流すには、まず、スイ
ッチ13をオフにして状態で、コンデンサ12を定電圧
電源11により電圧Eに充電する。その後、スイッチ1
3をオン(投入)して、コンデンサに蓄積した電荷を内
部配線14に流す。
【0025】このときの、配線14を流れる電流I(A)
の様子を図7に示す。ここで、定電圧電源11の特性
は、出力電圧E=5V、最大出力電流Ip=0.2Aで
あり、負荷が小さいために最大出力電流Ipより多くの
電流が流れうる場合には、最大出力電流(=0.2A)
で定電流動作に移るようにされている。コンデンサ12
の静電容量C=4700μF、配線14の有する抵抗を
R=2Ωとし、コンデンサ12の内部抵抗及び回路配線
及びプローブ15の抵抗を無視すれば、スイッチ13投
入の瞬間(t=t0)には、I=E/R=2.5Aの電流
が流れ、時定数τ=CR=0.01(sec)のカーブで減衰
し、スイッチ13の投入から5τ=0.05(sec)程度で
ほぼコンデンサの電荷は放電され、これ以降は、定電圧
電源からの最大出力電流Ip=0.2Aのみが流れる。
【0026】かかる放電により、配線14が正常である
場合とその一部に異常高抵抗部分がある場合とでは、以
下の違いが生ずる。即ち、正常である場合には、配線の
一部に抵抗の高い部分が存在しないので、電流Iにより
配線14全体が発熱するため、一部に熱が集中せず、配
線14は断線や劣化する事がない。一方、配線の一部に
異常高抵抗部分がある場合には、電流Iが流れると、こ
の欠陥部分が特に発熱する。この熱は電流を流した一瞬
(上記例では0.05sec程度の時間)のみ発生するが、
蓄積した電荷が十分多ければ、発熱によって配線14の
メタライズは欠陥部分のみ局所的に融けるかあるいは蒸
発して、発熱部分から除去される。即ち、配線が焼き切
れると考えられる。これにより、配線の異常高抵抗部分
は、電流Iにより疑似断線状態等から完全断線(開放)
状態に変化することとなる。従って、かかる方法によ
り、疑似断線状態等の欠陥を有する配線を処理すれば、
検査の容易な完全断線(開放)状態に変えることが出来
る。
【0027】これを確認するため、処理の対象となる配
線14として、切り欠きにより人工的に疑似断線状態を
有する上記内部配線4a1を有する配線5a1について、上
記回路にて電流を流す処理を1回のみ行った。電源11
の電圧E=5Vとして、切り欠きによって残された配線
残り率(%)と初期抵抗値、及び処理後の状態につい
て、各状態のサンプル各30ケについて調査した。結果
を表1に示す。表1より、本実施例の場合においては、
4700μFのコンデンサを5Vに充電し、この電荷を
配線に流せば、配線残り率50%(=欠損率50%)の
状態までの配線の欠陥に関しては、疑似断線状態を完全
断線(開放)状態に変化させ得ることが確認できた。
【0028】表1において初期抵抗値を比べると、正常
な場合(配線残り率100%)に対して、欠陥の有る場
合(配線残り率50%以下)には、約13%高い(2.42
/2.14ラ100=113)が、その差が少ない上、絶対値が2Ω
程度といずれも低いため、初期抵抗値のみで欠陥の有無
を明確に判断することは困難である。その上、本実施例
では、切り欠きの長さを0.85mmと比較的長く取っ
たが、実際の印刷工程における印刷不良等に起因する切
り欠き等の欠陥はもっと短く、従って、配線全体の抵抗
に与える影響が少ない場合も多いと考えられる。このよ
うな場合には、抵抗値で判断することはますます困難と
なると予想される。一方、本発明によれば、欠陥部分が
小さいほど発熱部分が集中して、欠陥部分が焼き切れ易
くなる。従って、本発明によれば、判断の困難で不確実
な抵抗値検査を行わなくとも、簡単で安価な装置で足り
る導通検査のみで容易に判断できるように、配線の異常
高抵抗部分を変化させることが出来る。尚、本発明によ
る処理を行った後に抵抗値検査や静電容量検査を行って
も同様に検査できることは明らかである。
【0029】ところで、配線残り率70%の場合は、電
流を流しても非断線となり、正常な配線と同様になっ
た。かかる場合には、欠陥のある配線を有するセラミッ
ク配線基板が検査によっても正常品として混入すること
を示しているように見える。しかし、本実施例に用いた
配線5a1のような配線は信号配線であって、大きな電流
が流れることはなく、その値は例えば数10mA程度で
ある。一方、本実施例では配線5a1(従って内部配線4
a1)にその10倍以上の電流を流している。従って、十
分に大きい電流を流しても断線しない程度の欠陥は、セ
ラミック配線基板に集積回路等が組み付けられ、市場で
使用されても、これらの場合に掛かる熱や応力によって
は断線しない程度の僅かな欠陥に過ぎないと理解して良
い。即ち、かかるセラミック配線基板は、市場等におい
て断線等の不具合を起こすことは無いと考えられる。
【0030】本実施例においては、図8に示すように、
配線5a1の接続端部として、一端はボンディングパッド
4c1を使用し、他端はピン接続用パッド4d1を使用し
た。またボンディングパッド4c1と処理用回路との接続
のためのプローブ15aは、前記したセラミック配線基
板3に形成された凹部3aにはまり合う凸形状とした導
電性ゴムシート15a’を用いた。この導電性ゴムシー
トからなるプローブ15a’によれば、凹部3aに形成
された複数のボンディングパッド4cを一挙に接触・導
通できるようになる。一方、ピン接続用パッド4d1と処
理用回路との接続のためのプローブ15bは、先端が半
球状でφ0.8×25mmのコンタクトプローブを用
い、ピン接合用パッド4d1と接触させて用いた。このよ
うにすることで、ピン接合用パッド4d1に比べて寸法の
小さいボンディングパッド4c1に正確に位置決めしてプ
ローブ15a(コンタクトプローブ)を接触させる必要
が無くなる。また、プローブ15aによりボンディング
パッドを傷つけることも無くなるので、傷によりワイヤ
ボンディング性が低下する危険性も無くなる。尚、プロ
ーブ15a’には、導電性ゴムシート以外に導電性プラ
スチックシートや金属とプラスチック等との複合材を用
いても同様な利点を得ることが出来る。一方、ピン接合
用パッド4d(4d1)の寸法は、比較的大きいので位置
決めもしやすく、多少の傷が生じたとしても、ピンをろ
う付けする事でこの傷は埋められてしまうので都合が良
い。
【0031】次いで、正常な(欠陥のない)配線に本発
明の電流を流すことで、抵抗値の劣化等の悪影響が生じ
ないがどうかについて、繰り返し電流を流した後に抵抗
値を測定してその影響を調査した。図9に正常な内部配
線4a1(配線残り率100%)を含む配線5a1に、印加
した電圧の波形を示す。前述の処理用回路を用い、最高
電圧E=5Vとし、0.05秒間スイッチ13をオンし
て、配線5a1にコンデンサ12に充電した電荷を流し、
次いで0.2秒間スイッチ13をオフする。この間定電
圧電源11からコンデンサ12に充電する。これを繰り
返した後、配線5a1の抵抗値を測定して、その変化を調
査した。その結果を表2に示す。表2の結果より、この
程度の電圧・電流を印加しても、正常な内部配線4a1の
抵抗値は変化が無く、配線が劣化する等の問題は無いこ
とが判った。従って、本発明により、疑似断線状態を有
する配線を完全断線に変化することができ、しかも正常
な配線に影響を及ぼすことはないことが確認された。
【0032】尚、以上において本発明の実施例について
説明したが、本発明はこうした実施例に何ら限定される
ものではなく、本発明の要旨を逸脱しない範囲におい
て、様々なる態様にて実施しうる事は勿論である。例え
ば、実施例ではセラミック配線基板として凹部を有する
PGA型集積回路パッケージを示したが、セラミック配
線基板の形態は平板状等のものであっても良い。また、
欠陥として配線の幅が局所的に狭くなった場合を人工的
に再現して、調査を行ったが、実際の欠陥には、配線の
幅が局所的に狭くなる場合の他、配線のかすれや、配線
の厚みが局所的に薄くなる場合や、ビアホールと配線と
の接続不十分、その他の場合も考えられる。しかし本発
明は配線の抵抗値が局所的に高くなる場合ならばいずれ
の場合にも適用できることは明らかである。
【0033】また、実施例では印加電圧を5Vとし、従
って最高で約2.5A(=5V/2Ω)程度の電流を流
したが、これに限定されるものではなく、配線の材質や
幅、厚み等、配線の有する抵抗値、絶縁層の材質、通常
の使用によって配線に用いられる電圧や電流等によって
適宜選択されるべきものであり、潜在している異常高抵
抗部分を有する配線を、電流を流すことによって完全断
線状態として顕在化させるものであれば良い。また、内
部配線に欠陥がある場合について調査を行ったが、セラ
ミック配線基板の表面のみや表面と内部の両方に形成さ
れた配線に適用しても良い。さらには、セラミック配線
基板の表面にガラスやポリイミドからなる絶縁層とCu
やAg等からなる配線でもって形成した多層配線層を有
するセラミック配線基板において、多層配線層に本発明
を適用しても良い。多層配線層における欠陥が有る場合
に、同様にこれを除去できることは明らかだからであ
る。尚、この場合、絶縁層としてガラスを用いている場
合は、セラミックを絶縁層とする上記実施例と同様に耐
熱性が高いため絶縁層が変質・劣化するおそれがなく、
ポリイミド等の有機絶縁材料を用いた場合より大きな電
流を流して、確実に処理できる点で都合がよい。
【0034】配線に電流を流すには、直流あるいは交流
電源を検査したい配線につなげば良い。しかし、直流定
電圧電源によってコンデンサを充電しておき、この電荷
を用いて配線に電流を流せば、電圧によりコンデンサに
蓄積する電荷即ち配線に流すエネルギーを簡便にコント
ロールできるので都合が良い。しかも、比較的時間をか
けて徐々にエネルギーをコンデンサに蓄えてき、配線に
は電流を比較的短時間に流せる。従って、電源の最大出
力電流が小さくとも足りるので、小さな電源即ち安価な
電源で足りる点でも都合がよい。また、かかる方法とし
ては、本発明の実施例のように、コンデンサと直流定電
圧電源は接続しておいて、スイッチのオン・オフにより
配線とコンデンサ及び電源を接続・断線する方法でも良
いが、コンデンサをスイッチにより電源と配線に交互に
接続するようにしても良い。尚、これらの処理回路にお
いて、配線に流す電流や印加する電圧を制限するために
電流制限回路や電圧制限回路を介して配線に接続するよ
うにすることが好ましい。この電流制限回路および電圧
制限回路としては、通常用いられている回路構成で足
り、例えば、図10に示すように、トランジスタのベー
ス入力を直流増幅器で適当な値にすることで、トランジ
スタを流れる電流を制御する回路とか、配線の両端子間
に並列にアレスタや定電圧ダイオードを挿入する等の回
路構成が挙げられる。
【0035】
【表1】
【0036】
【表2】
【0037】
【発明の効果】上記より明らかなように、配線の一部に
異常高抵抗部分が有る場合に、電流を流すことにより、
正常品には影響を与えることなく、かかる欠陥部分を焼
き切って完全断線(開放)状態に変化させることが出来
る。従って、この後に導通試験を行えば、処理前には判
別困難であったものを、簡単に判別でき、もって市場等
において断線不良となることの無い、信頼性の高いセラ
ミック配線基板が提供できる。また、正常な配線に影響
を与えることなく配線の処理ができるうえ、簡単で安価
な回路を提供することが出来る。
【図面の簡単な説明】
【図1】グリーンシートにペーストで配線を形成した状
態を示す斜視図である。
【図2】配線に人工的に狭小部分を形成した状態を示す
平面図である。
【図3】セラミック配線基板の外観斜視図である。
【図4】図3に示したセラミック配線基板のA−A’断
面図である。
【図5】図3、4に示したセラミック配線基板の内部配
線の様子を示す斜視拡大図である。
【図6】配線に電流を流す処理用回路の回路図である
【図7】配線に流れる電流の様子を示すグラフである。
【図8】プローブとして導電性ゴムシートを使用したと
きのセラミック配線基板の様子を示す断面図である。
【図9】配線に繰り返して電流を流すときの電圧の様子
を示すグラフである。
【図10】電流制限回路を介して配線に電流を流す場合
の回路の一例を示す回路図である。
【図11】配線の幅が狭小となっている部分を示す斜視
図である。
【符号の説明】
1、グリーンシート 2、焼成前の配線 2b1、配線中の狭小部分(欠陥部分) 3、セラミック配線基板 3a、凹部 3b、凹部の側面 4、4a1、内部配線 4b1、狭小部分(欠陥部分) 4c、4c1、ボンディングパッド 4d、4d1、ピンパッド 4e、4e1ビアホール 5a1、配線 11、直流定電圧電源 12、コンデンサ 13、スイッチ(リレー) 14、配線 15、プローブ 103、セラミック配線基板 104、配線 104a、配線中の狭小部分
【手続補正書】
【提出日】平成14年3月11日(2002.3.1
1)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 配線基板の配線検査方法および配
線基板の製造方法
【特許請求の範囲】
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、配線基板に設けられた
配線の処理及び検査の方法、並びにかかる処理に適する
処理回路に関する。更に詳しくは、配線基板に形成され
た配線の内、欠陥を有しているものの導通検査や抵抗値
検査等では確実には検出できず、市場において開放不良
となる危険性のある欠陥を、配線基板の製造段階等で強
制的に開放不良に変化させて、導通検査等で欠陥を検出
できるようにする配線の処理方法及び検査方法、並びに
かかる処理に適する配線処理回路に関する。
【0002】
【従来の技術】一般にセラミック配線基板は、以下のよ
うな方法により制作される。まず、アルミナ等のセラミ
ック粉末に有機樹脂等のバインダーと溶剤および可塑剤
等を粉砕混合し泥漿を得た後、ドクターブレード法等に
よりグリーンテープに成形される。次に、これらのグリ
ーンテープを所望の形状に打ち抜いた後、このテープ上
に回路配線及び必要によりビアホールを形成する。その
後、テープを積層圧着して成形し、焼成炉で溶剤やバイ
ンダーを除去した後に焼結され、内部及び表面に配線を
有するセラミック配線基板となる。中には、更にこのセ
ラミック配線基板の表面上に、厚膜印刷技術、薄膜形成
技術やフォトリソグラフィー技術等により、ガラスやポ
リイミド等からなる絶縁層及び銅や銀等からなる内部及
び表面の配線を形成して、単層あるいは多層配線層を設
ける場合もある。また、内層となるグリーンテープには
回路配線を形成しないためにセラミック基板内部には配
線が無く、セラミック表面にのみ単層や多層の配線層を
形成するものもある。
【0003】ところで、上記のグリーンテープ上の回路
配線の形成は、一般にコストや製造の容易さなどから、
メタライズペーストを用いたスクリーン印刷法、即ち厚
膜印刷法が用いられる。例えば、最も一般的なアルミナ
セラミックの場合はメタライズ成分としてタングステン
やモリブテンを含有したペーストが用いられる。一方、
近年の半導体部品等の高集積化や高密度実装化に伴い、
印刷する厚膜配線の幅や配線ピッチはますます微細化が
進み、印刷条件や印刷環境によっては、印刷された厚膜
配線の断線あるいは隣接配線との短絡などが生じる場合
がある。即ち、印刷スクリーンの目詰りや乾燥、ペース
ト中の異物等によるペーストのかすれやにじみ、グリー
ンテープ上に付着したごみ、ほこり等の異物、セラミッ
クとペーストとの焼成収縮率の差による配線のクラック
などによる厚膜配線の断線や隣接配線間の短絡が生じる
場合がある。
【0004】かかる厚膜配線の欠陥が有る場合には、正
常に集積回路等が動作しない。従って、セラミック配線
基板の製造工程等において、厳しく検査・選別除去され
ることとなる。この厚膜配線欠陥の検査および選別方法
としては、例えば、焼成後のセラミック配線基板の厚膜
配線部分の導通の有無や抵抗値を検査したり、厚膜配線
間の静電容量を測定したり、あるいは、特開昭63−2
02997号公報に示されているように、導通していれ
ば配線上に電解メッキが可能であることを利用して、電
解メッキによるメッキ膜形成の有無により判定する方法
などが、一般に利用されている。
【0005】
【発明が解決しようとする課題】上記に例示した検査方
法は、厚膜配線が途中で完全に切れた状態の開放(完全
断線)状態や隣接配線間の短絡に対しては有効である。
ところで、例えば図11に示すように、異物の大きさ等
によっては、セラミック配線基板103上に設けられた
厚膜配線104の一部104aが欠落して、その部分の
幅が狭小となっているが、全体としては依然として導通
が取れている状態(以下、疑似断線状態という)となっ
ている場合がある。この疑似断線状態は、この他にスク
リーンの目詰りやかすれ、クラックが厚膜配線の途中ま
で進行している場合等にも発生すると考えられる。かか
る疑似断線状態の厚膜配線は、セラミック配線基板に集
積回路等を搭載するときなどにかかる熱や、集積回路等
の動作時に発生する熱、厚膜配線に電流が流れる時に発
生する熱、あるいは基板にかかる応力などにより、集積
回路等を組付ける工程や市場において断線し、動作不具
合を生じる危険性がある。
【0006】しかし、厚膜配線が疑似断線状態になって
いるだけでは、厚膜配線の導通が保たれている。したが
って、単に導通・非導通を検査する導通検査では、導通
即ち合格と判定されるので、これを検出できない。ま
た、同様に配線間の静電容量を測定しても、正常な場合
と同じ静電容量値が表示されるので、これを検出できな
い。そこで、狭小部分は抵抗が他の部分よりも高くなる
ので、厚膜配線の抵抗値を精密に測定して判別する方法
も考えられるが、厚膜配線のごく一部にのみ狭小部分が
ある等の欠陥では、欠陥部分の抵抗値が全体の厚膜配線
の抵抗値に及ぼす影響は小さい。しかも、正常な厚膜配
線であっても、厚膜配線の抵抗値には10〜20%程度
のばらつきがあるため、確実に疑似断線状態の厚膜配線
だけを検出することは困難であり、完全を期しがたい。
【0007】また上記問題点は、厚膜印刷による厚膜配
線形成において疑似断線状態となっている平面的な厚膜
配線のみに特有ではない。即ち、配線基板の内部や表面
に形成されたビアホールやスルーホール自体の欠陥やこ
れらと厚膜配線との接続、厚膜配線と薄膜配線との接
続、薄膜配線の欠陥、薄膜配線とビアホールとの接続等
の配線基板の表面や内部、あるいは配線基板上に形成さ
れた多層配線層などに存在する配線全体について同様な
ことが起こりうる。例えば、ビアホールへのメタライズ
ペーストの充填不十分のために厚膜配線との接続が不確
実である場合や薄膜配線形成時の異物付着の場合等が挙
げられる。かかる場合には、いずれも欠陥部分は導通が
制限されるため、正常な場合よりも抵抗が高い。従っ
て、以下、疑似断線状態や接続不良状態等となっている
欠陥部分を、異常高抵抗部分ということとする。
【0008】本発明は、上記した問題点に鑑みてなされ
たものであって、潜在化していて検出困難な疑似断線状
態等の異常高抵抗部分を、簡易な方法により顕在化させ
て、確実で簡易に検査・選別するための配線処理方法及
び検査方法を提供し、もって市場に提供される配線基板
の配線の信頼性を向上させる事を目的とする。また他の
目的は、かかる配線の処理にあたり、配線基板の処理が
出来て、しかも配線基板の正常な配線に影響を与えな
い、簡易で安価な回路を提供することにある。
【0009】
【課題を解決するための手段】しかしてその手段は、配
線基板に設けられた配線に電流を流して該配線中の異常
高抵抗部分を開放状態とすることを特徴とする配線基板
の配線処理方法にある。ここで、配線の少なくとも一部
がセラミック配線基板の内部配線である場合には、この
内部配線部分では外観検査によって配線の欠陥を検出す
ることは困難であるので、本発明を適用することは特に
好ましい。また、配線が接する絶縁層がセラミックまた
はガラスからなる場合には、電流が流れるときに生ずる
熱によって、絶縁層が変質することが少ないため、流す
電流を大きくでき、処理の確実性が増して好ましい。
【0010】また、電流を流すにあたり、配線基板に搭
載する回路素子との接続端部をこの配線の一端とし、こ
の配線における外部回路との接続端部をこの配線の他端
とし、この配線のこの一端とこの他端間に前記した電流
を流す場合には、配線に電流を流すための処理回路との
接続部分が回路素子及び外部回路との接続端部として配
線基板の外部に露出しているため接続が容易である。更
に、複数の回路素子との接続端部を導電性部材で導通
し、この複数の回路素子との接続端部のうちの1つを配
線の一端とし、この配線における外部回路との接続端部
をこの配線の他端とし、この配線のこの一端とこの他端
間に電流を流し、その後に複数の回路素子との接続端部
のうちの他の1つを他の配線の一端とし、この他の配線
における外部回路との他の接続端部をこの他の配線の他
端とし、この他の配線のこの他の一端とこの他の他端間
に電流を流す場合には、一般に接続端部の間隔が狭く、
また損傷しやすく、損傷により回路素子との接続性が悪
くなり易い回路素子との接続端部を、一度に複数個まと
めて導電性部材と接続して導通を取るため、この回路素
子との接続端部の損傷がすくなくなり、また細かく位置
決めして導通接続する必要が無く、処理が容易となって
好ましい。
【0011】配線基板に設けられた配線に、上記のよう
な配線基板の処理方法により電流を流す工程と、その後
にこの配線の導通を検査する工程とからなることを特徴
とする配線基板の配線検査方法にあっては、異常高抵抗
部分は上記処理によって開放状態に変化させられるた
め、精密に抵抗を測定するまでもなく簡易に導通してい
るか否かを判断するのみで、異常高抵抗部分を有する配
線基板を検査・除去できる。
【0012】ここで、コンデンサを充電し、このコンデ
ンサに蓄積した電荷を、配線基板の配線中の異常高抵抗
部分を開放状態とする電流に用いることを特徴とする配
線基板の配線処理用回路にあっては、コンデンサに蓄え
た電荷量を適当に制御することにより、配線に流れる総
電荷量即ち配線に加えられるエネルギーをコントロール
することが出来る。
【0013】また、コンデンサを充電し、このコンデン
サの一方の極を配線基板の配線の一端に接続し、このコ
ンデンサの他方の極をこの配線基板のこの配線の他端に
接続することにより、この配線中の異常高抵抗部分を開
放状態とする電流をこの配線に流すことを特徴とする上
記した配線基板の配線処理用回路にあっては、回路構成
が簡単で安価に回路を作製できる効果を有する。更に、
少なくとも電流制限回路及び配線両端間電圧制限回路の
いずれかを介して電流を配線基板の配線へ流すことを特
徴とする上記した配線基板の配線処理用回路にあって
は、配線に加えられる電流または電圧を制限して正常な
配線が劣化したり断線したりするのを防止できる。
【0014】
【作用】前記したように配線基板の配線中の疑似断線状
態や接続不良状態等の欠陥部分は、正常部分に比較して
抵抗値が高くなる。即ちこのような欠陥部分は、異常高
抵抗を示す。しかし、このような配線について導通試験
を行っても、導通有りと判定されて欠陥を有する配線
(従って、配線基板)を除去することは出来ない。ま
た、配線の抵抗値測定しても、極端に高い抵抗を示す配
線は欠陥有りとして除去出来るが、欠陥が僅かな場合に
は抵抗はさほど変わらず、欠陥有りと判定することは困
難である。
【0015】ところで、このような欠陥部分を有する配
線に電流を流すと、この配線の中でも正常な部分に比
べ、欠陥部分では高い抵抗成分による発熱が多くなる。
従って、十分に大きい電流を流せば、発熱により異常高
抵抗部分が焼き切れ(焼損し)て、異常高抵抗部分を有
する配線は、開放(完全断線)状態となる。即ち、疑似
断線状態等であった配線を、電流により完全断線状態に
変化することが出来る。さすれば、焼き切れる前には多
少抵抗が高い程度で、欠陥の有無の判定が困難で欠陥が
潜在していた配線が、焼き切れた後には欠陥が顕在化し
て、導通試験により簡単に開放(断線)と判定できる。
即ち、簡易で安価な導通検査回路にて欠陥を有する配
線、従って欠陥を有する配線基板を検査・選別すること
が可能となる。
【0016】ここで、配線に電流を流すための2ヶ所の
端子としては、その間の配線中に欠陥の有無を調査した
い部分を含むならば、配線中のいずれの場所を選んでも
良い。しかし、電流を流すための端子として配線の途中
部分を用いるとすると、通常の配線においては、一般に
処理回路のプローブ(電流導入端子)を接触させる配線
即ち端子部分が細いので、接触のための位置決めが困難
である。更に、プローブで配線を傷つけた場合に断線を
引き起こす可能性が高くなる。また、本発明により処理
・検査しようとする配線が外部に露出していない内部配
線の場合には、プローブとの接続のためにのみ配線の一
部を外部に露出させることは、配線基板の設計上配線を
複雑にして、コストアップや特性低下等の原因となる。
【0017】そこで、処理する配線の一端として、集積
回路やその他の回路素子と配線とを接続するために配線
の端部に設けられるボンディングパッドやフリップチッ
プ接続用のパッド、バンプ等の接続端部を用いることが
好ましい。かかる部分は、その性質上、配線基板の表面
に露出して形成され、しかもその大きさが配線の途中部
分よりも大きいことが多いので、プローブの位置決めが
容易で接触しやすく、また接触のために別段の設計変更
等を要せず、傷ついて断線等する可能性も低いからであ
る。ここで、本発明による配線の処理・検査は上記接続
端部をNiやAuメッキする前に行うことが好ましい。
プローブの接触によって接続端部が傷ついたとしても、
検査後にNiやAuメッキをするので、ボンディング性
等の低下が少ないからである。しかもこの場合には、メ
ッキという付加価値をつけ加える前に欠陥を有する配線
基板を除去することが出来るので結局コストダウンにも
なる。更に、集積回路等との接続端部であるボンディン
グパッドなどは、隣接するパッド間の距離が短く密集し
ているため、例えば導電性ゴム等の導電性部材をプロー
ブとして用いて、一度に複数のパッド(回路素子との接
続端部)を、接触・導通すれば、他端を適宜選択するこ
とで、パッド側(回路素子との接続端部側)は、1回づ
つ位置決め(移動)してパッドを接触しなくとも複数の
配線を処理でき、更には処理のための時間を短縮できる
利点もある。
【0018】また、配線の他端としては、外部回路との
接続端部、例えばピンやリード、ボールボンディング用
パッド等の接続端子やこれらを形成するためのパッド、
リードレスチップキャリヤ等における外部接続端部など
を用いることが好ましい。かかる外部回路との接続端部
も、その性質上、配線基板の表面に露出して形成される
ものであり、しかもその大きさが配線の途中部分よりも
大きいのが通常である。従って、プローブでの接触が容
易で、プローブとの接触のために別段の設計変更も要し
ないからである。特に、本発明による処理をピンやリー
ドを固着する前に行えば、ピン等の固着、更にはピン等
のメッキなどの付加価値をつける前に欠陥を有する配線
基板を除去できて、結果としてよりコストダウンにな
る。
【0019】その他、異常高抵抗部分を有する配線に電
流を流す回路として、コンデンサに蓄積(充電)した電
荷を配線に流すようにすると、コンデンサに蓄積する電
荷量は、コンデンサの端子間電圧でコントロールできる
ので、配線に加えるエネルギーを容易にコントロールで
きる。また、コンデンサの内部抵抗は低いので、電流の
最大値がこの内部抵抗に影響されることが少なく、一時
に比較的大きな電流を配線に流すことが出来て、異常高
抵抗部分を開放状態とするのに適当である。なお、ここ
に用いるコンデンサとしては、必要な静電容量と耐電圧
を有していれば足りるが、瞬間的に放電をするため、及
び端子間電圧が大きく変動するため、フィルムコンデン
サや金属フィルムコンデンサなどの、充放電に適し内部
抵抗の小さいコンデンサが好ましい。また、その回路の
一例としては、コンデンサの一方の極を配線の一端に、
他方の極を配線の他端に接続するものが挙げられる。か
かる回路は、最も簡単に回路構成が出来て、処理用回路
として安価に提供できる。更に、配線へ過剰な電流が流
れると、正常な配線を有している場合も熱により配線や
絶縁層が損傷(劣化)して、信頼性の低下をきたすこと
が考えられるため、配線に流す電流の制限回路や配線の
両端間にかかる電圧の制限回路を設けることで、処理後
の配線基板の信頼性を高めることができる。
【0020】
【実施例】以下に、本発明の実施例について説明する。
本発明は、印刷の不具合等に起因する配線の疑似断線状
態等に適用されるものであるが、かかる状態となってい
るかどうかを配線基板を破壊せずに判断し、しかもある
程度の数量まとめて疑似断線状態等になっている配線基
板を入手することは困難である。従って、以下において
は配線基板の製造工程中において、人工的に疑似断線状
態を起こさせたものを製作し、そのサンプルについて調
査した。
【0021】まず、アルミナ90%のセラミック粉末に
有機樹脂等のバインダーと溶剤および可塑剤を粉砕混合
し泥漿を得た後、ドクターブレード法によりシート成形
し、所定の形状に打ち抜いてグリーンテープ1を得た。
次に、メタライズ成分としてタングステンを用い、この
粉末に樹脂および有機溶剤を混合したメタライズペース
トを得た後、これをスクリーン印刷法を用いてグリーン
テープ上に配線2を印刷する。(図1参照)その後、図
2に示すように、配線2の内から選択した特定の配線2
a1の中央部に、欠損無し(配線残り率100%)、
欠損率30%(配線残り率70%)、欠損率50%
(配線残り率50%)、欠損率70%(配線残り率3
0%)、欠損率90%(配線残り率10%)となるよ
うに、配線長手方向に矩形状にナイフで削って切り欠き
2b1を設け、人工的に印刷不良状態を再現した。な
お、この配線及び切り欠き部分は、焼成収縮により、焼
成時に約20%収縮するが、配線の長手方向および幅方
向ともに同一割合で収縮するため、焼成後も欠損率(配
線残り率)は変化しない。
【0022】次に、これらのグリーンシートを積層し、
所定形状に切断・圧着等の加工をし、バインダーを除去
した後に、温度1550℃の還元雰囲気にて3時間焼成
し、図3および4に示すように、内部配線4を有するセ
ラミック配線基板3を得た。尚、セラミック配線基板3
は、略正方形で、一方の面の中央部には凹部3aが集積
回路(図示しない)を固着するために設けられている。
この凹部3aの側面3bは階段状にされ、階段部3b上
面には内部配線4が延在するようにしてボンディングパ
ッド部4c(長さ1.5mm、幅0.15mm、隣接間
隔0.08mm)が露出して多数設けられている。ま
た、セラミック配線基板3の凹部3aの周囲部(外周
部)3cには、外部回路との接続ピンを固着するため
に、セラミック配線基板に設けられたピン接続用パッド
4d(1.5mmφ)がビアホール4eを介して多数設
けられている。
【0023】ここで、前記した切り欠きを設けた配線2
a1は、図5に示すように焼成後には内部配線4a1となり
配線5a1の一部となる(他の配線については記載を省略
する)。この内部配線4a1は、長さ15mm、幅0.1
5mmで、前記凹部3aの階段部3b上面に形成された
ボンディングパッド4c1を端部として有し、その途中に
疑似断線状態となる長手方向の長さ約0.85mmで、
欠損率(配線残り率)がそれぞれ前記した割合の切り欠
き部4b1を有している。そしてこの配線5a1は更にφ
0.2mm×高さ0.5mmのビアホール4e1を通じて
ピン接合用パッド4d1を他方の端部としている。
【0024】図6は処理の対象となる配線14に電流を
流すための回路である。定電圧電源11のプラス極11
a及びマイナス極11bは、静電容量Cの金属フィルム
コンデンサ12の2つの極12a、12bに接続してい
る。更に、コンデンサ12のプラス極12aは、スイッ
チ(リレー)13を介して配線14の一方の端部にプロ
ーブ15aを接触して接続する。また、コンデンサ12
のマイナス極12bは、処理しようとするセラミック配
線基板3の配線14の他方の端部にプローブ15bを接
触して接続する。ここで、電流を流すには、まず、スイ
ッチ13をオフにして状態で、コンデンサ12を定電圧
電源11により電圧Eに充電する。その後、スイッチ1
3をオン(投入)して、コンデンサに蓄積した電荷を内
部配線14に流す。
【0025】このときの、配線14を流れる電流I(A)
の様子を図7に示す。ここで、定電圧電源11の特性
は、出力電圧E=5V、最大出力電流Ip=0.2Aで
あり、負荷が小さいために最大出力電流Ipより多くの
電流が流れうる場合には、最大出力電流(=0.2A)
で定電流動作に移るようにされている。コンデンサ12
の静電容量C=4700μF、配線14の有する抵抗を
R=2Ωとし、コンデンサ12の内部抵抗及び回路配線
及びプローブ15の抵抗を無視すれば、スイッチ13投
入の瞬間(t=t0)には、I=E/R=2.5Aの電流
が流れ、時定数τ=CR=0.01(sec)のカーブで減衰
し、スイッチ13の投入から5τ=0.05(sec)程度で
ほぼコンデンサの電荷は放電され、これ以降は、定電圧
電源からの最大出力電流Ip=0.2Aのみが流れる。
【0026】かかる放電により、配線14が正常である
場合とその一部に異常高抵抗部分がある場合とでは、以
下の違いが生ずる。即ち、正常である場合には、配線の
一部に抵抗の高い部分が存在しないので、電流Iにより
配線14全体が発熱するため、一部に熱が集中せず、配
線14は断線や劣化する事がない。一方、配線の一部に
異常高抵抗部分がある場合には、電流Iが流れると、こ
の欠陥部分が特に発熱する。この熱は電流を流した一瞬
(上記例では0.05sec程度の時間)のみ発生するが、
蓄積した電荷が十分多ければ、発熱によって配線14の
メタライズは欠陥部分のみ局所的に融けるかあるいは蒸
発して、発熱部分から除去される。即ち、配線が焼き切
れると考えられる。これにより、配線の異常高抵抗部分
は、電流Iにより疑似断線状態等から完全断線(開放)
状態に変化することとなる。従って、かかる方法によ
り、疑似断線状態等の欠陥を有する配線を処理すれば、
検査の容易な完全断線(開放)状態に変えることが出来
る。
【0027】これを確認するため、処理の対象となる配
線14として、切り欠きにより人工的に疑似断線状態を
有する上記内部配線4a1を有する配線5a1について、上
記回路にて電流を流す処理を1回のみ行った。電源11
の電圧E=5Vとして、切り欠きによって残された配線
残り率(%)と初期抵抗値、及び処理後の状態につい
て、各状態のサンプル各30ケについて調査した。結果
を表1に示す。表1より、本実施例の場合においては、
4700μFのコンデンサを5Vに充電し、この電荷を
配線に流せば、配線残り率50%(=欠損率50%)の
状態までの配線の欠陥に関しては、疑似断線状態を完全
断線(開放)状態に変化させ得ることが確認できた。
【0028】表1において初期抵抗値を比べると、正常
な場合(配線残り率100%)に対して、欠陥の有る場
合(配線残り率50%以下)には、約13%高い(2.42
/2.14×100=113)が、その差が少ない上、絶対値が2Ω
程度といずれも低いため、初期抵抗値のみで欠陥の有無
を明確に判断することは困難である。その上、本実施例
では、切り欠きの長さを0.85mmと比較的長く取っ
たが、実際の印刷工程における印刷不良等に起因する切
り欠き等の欠陥はもっと短く、従って、配線全体の抵抗
に与える影響が少ない場合も多いと考えられる。このよ
うな場合には、抵抗値で判断することはますます困難と
なると予想される。一方、本発明によれば、欠陥部分が
小さいほど発熱部分が集中して、欠陥部分が焼き切れ易
くなる。従って、本発明によれば、判断の困難で不確実
な抵抗値検査を行わなくとも、簡単で安価な装置で足り
る導通検査のみで容易に判断できるように、配線の異常
高抵抗部分を変化させることが出来る。尚、本発明によ
る処理を行った後に抵抗値検査や静電容量検査を行って
も同様に検査できることは明らかである。
【0029】ところで、配線残り率70%の場合は、電
流を流しても非断線となり、正常な配線と同様になっ
た。かかる場合には、欠陥のある配線を有するセラミッ
ク配線基板が検査によっても正常品として混入すること
を示しているように見える。しかし、本実施例に用いた
配線5a1のような配線は信号配線であって、大きな電流
が流れることはなく、その値は例えば数10mA程度で
ある。一方、本実施例では配線5a1(従って内部配線4
a1)にその10倍以上の電流を流している。従って、十
分に大きい電流を流しても断線しない程度の欠陥は、セ
ラミック配線基板に集積回路等が組み付けられ、市場で
使用されても、これらの場合に掛かる熱や応力によって
は断線しない程度の僅かな欠陥に過ぎないと理解して良
い。即ち、かかるセラミック配線基板は、市場等におい
て断線等の不具合を起こすことは無いと考えられる。
【0030】本実施例においては、図8に示すように、
配線5a1の接続端部として、一端はボンディングパッド
4c1を使用し、他端はピン接続用パッド4d1を使用し
た。またボンディングパッド4c1と処理用回路との接続
のためのプローブ15aは、前記したセラミック配線基
板3に形成された凹部3aにはまり合う凸形状とした導
電性ゴムシート15a’を用いた。この導電性ゴムシー
トからなるプローブ15a’によれば、凹部3aに形成
された複数のボンディングパッド4cを一挙に接触・導
通できるようになる。一方、ピン接続用パッド4d1と処
理用回路との接続のためのプローブ15bは、先端が半
球状でφ0.8×25mmのコンタクトプローブを用
い、ピン接合用パッド4d1と接触させて用いた。このよ
うにすることで、ピン接合用パッド4d1に比べて寸法の
小さいボンディングパッド4c1に正確に位置決めしてプ
ローブ15a(コンタクトプローブ)を接触させる必要
が無くなる。また、プローブ15aによりボンディング
パッドを傷つけることも無くなるので、傷によりワイヤ
ボンディング性が低下する危険性も無くなる。尚、プロ
ーブ15a’には、導電性ゴムシート以外に導電性プラ
スチックシートや金属とプラスチック等との複合材を用
いても同様な利点を得ることが出来る。一方、ピン接合
用パッド4d(4d1)の寸法は、比較的大きいので位置
決めもしやすく、多少の傷が生じたとしても、ピンをろ
う付けする事でこの傷は埋められてしまうので都合が良
い。
【0031】次いで、正常な(欠陥のない)配線に本発
明の電流を流すことで、抵抗値の劣化等の悪影響が生じ
ないがどうかについて、繰り返し電流を流した後に抵抗
値を測定してその影響を調査した。図9に正常な内部配
線4a1(配線残り率100%)を含む配線5a1に、印加
した電圧の波形を示す。前述の処理用回路を用い、最高
電圧E=5Vとし、0.05秒間スイッチ13をオンし
て、配線5a1にコンデンサ12に充電した電荷を流し、
次いで0.2秒間スイッチ13をオフする。この間定電
圧電源11からコンデンサ12に充電する。これを繰り
返した後、配線5a1の抵抗値を測定して、その変化を調
査した。その結果を表2に示す。表2の結果より、この
程度の電圧・電流を印加しても、正常な内部配線4a1の
抵抗値は変化が無く、配線が劣化する等の問題は無いこ
とが判った。従って、本発明により、疑似断線状態を有
する配線を完全断線に変化することができ、しかも正常
な配線に影響を及ぼすことはないことが確認された。
【0032】尚、以上において本発明の実施例について
説明したが、本発明はこうした実施例に何ら限定される
ものではなく、本発明の要旨を逸脱しない範囲におい
て、様々なる態様にて実施しうる事は勿論である。例え
ば、実施例では配線基板として凹部を有するPGA型集
積回路パッケージを示したが、配線基板の形態は平板状
等のものであっても良い。また、欠陥として配線の幅が
局所的に狭くなった場合を人工的に再現して、調査を行
ったが、実際の欠陥には、配線の幅が局所的に狭くなる
場合の他、配線のかすれや、配線の厚みが局所的に薄く
なる場合や、ビアホールと配線との接続不十分、その他
の場合も考えられる。しかし本発明は配線の抵抗値が局
所的に高くなる場合ならばいずれの場合にも適用できる
ことは明らかである。
【0033】また、実施例では印加電圧を5Vとし、従
って最高で約2.5A(=5V/2Ω)程度の電流を流
したが、これに限定されるものではなく、配線の材質や
幅、厚み等、配線の有する抵抗値、絶縁層の材質、通常
の使用によって配線に用いられる電圧や電流等によって
適宜選択されるべきものであり、潜在している異常高抵
抗部分を有する配線を、電流を流すことによって完全断
線状態として顕在化させるものであれば良い。また、内
部配線に欠陥がある場合について調査を行ったが、配線
基板の表面のみや表面と内部の両方に形成された配線に
適用しても良い。さらには、配線基板の表面にガラスや
ポリイミドからなる絶縁層とCuやAg等からなる配線
でもって形成した多層配線層を有する配線基板におい
て、多層配線層に本発明を適用しても良い。多層配線層
における欠陥が有る場合に、同様にこれを除去できるこ
とは明らかだからである。尚、この場合、絶縁層として
ガラスを用いている場合は、セラミックを絶縁層とする
上記実施例と同様に耐熱性が高いため絶縁層が変質・劣
化するおそれがなく、ポリイミド等の有機絶縁材料を用
いた場合より大きな電流を流して、確実に処理できる点
で都合がよい。
【0034】配線に電流を流すには、直流あるいは交流
電源を検査したい配線につなげば良い。しかし、直流定
電圧電源によってコンデンサを充電しておき、この電荷
を用いて配線に電流を流せば、電圧によりコンデンサに
蓄積する電荷即ち配線に流すエネルギーを簡便にコント
ロールできるので都合が良い。しかも、比較的時間をか
けて徐々にエネルギーをコンデンサに蓄えてき、配線に
は電流を比較的短時間に流せる。従って、電源の最大出
力電流が小さくとも足りるので、小さな電源即ち安価な
電源で足りる点でも都合がよい。また、かかる方法とし
ては、本発明の実施例のように、コンデンサと直流定電
圧電源は接続しておいて、スイッチのオン・オフにより
配線とコンデンサ及び電源を接続・断線する方法でも良
いが、コンデンサをスイッチにより電源と配線に交互に
接続するようにしても良い。尚、これらの処理回路にお
いて、配線に流す電流や印加する電圧を制限するために
電流制限回路や電圧制限回路を介して配線に接続するよ
うにすることが好ましい。この電流制限回路および電圧
制限回路としては、通常用いられている回路構成で足
り、例えば、図10に示すように、トランジスタのベー
ス入力を直流増幅器で適当な値にすることで、トランジ
スタを流れる電流を制御する回路とか、配線の両端子間
に並列にアレスタや定電圧ダイオードを挿入する等の回
路構成が挙げられる。
【0035】
【表1】
【0036】
【表2】
【0037】
【発明の効果】上記より明らかなように、配線の一部に
異常高抵抗部分が有る場合に、電流を流すことにより、
正常品には影響を与えることなく、かかる欠陥部分を焼
き切って完全断線(開放)状態に変化させることが出来
る。従って、この後に導通試験を行えば、処理前には判
別困難であったものを、簡単に判別でき、もって市場等
において断線不良となることの無い、信頼性の高い配線
基板が提供できる。また、正常な配線に影響を与えるこ
となく配線の処理ができるうえ、簡単で安価な回路を提
供することが出来る。
【図面の簡単な説明】
【図1】グリーンシートにペーストで配線を形成した状
態を示す斜視図である。
【図2】配線に人工的に狭小部分を形成した状態を示す
平面図である。
【図3】セラミック配線基板の外観斜視図である。
【図4】図3に示したセラミック配線基板のA−A’断
面図である。
【図5】図3、4に示したセラミック配線基板の内部配
線の様子を示す斜視拡大図である。
【図6】配線に電流を流す処理用回路の回路図である
【図7】配線に流れる電流の様子を示すグラフである。
【図8】プローブとして導電性ゴムシートを使用したと
きのセラミック配線基板の様子を示す断面図である。
【図9】配線に繰り返して電流を流すときの電圧の様子
を示すグラフである。
【図10】電流制限回路を介して配線に電流を流す場合
の回路の一例を示す回路図である。
【図11】配線の幅が狭小となっている部分を示す斜視
図である。
【符号の説明】 1、グリーンシート 2、焼成前の配線 2b1、配線中の狭小部分(欠陥部分) 3、セラミック配線基板 3a、凹部 3b、凹部の側面 4、4a1、内部配線 4b1、狭小部分(欠陥部分) 4c、4c1、ボンディングパッド 4d、4d1、ピンパッド 4e、4e1ビアホール 5a1、配線 11、直流定電圧電源 12、コンデンサ 13、スイッチ(リレー) 14、配線 15、プローブ 103、セラミック配線基板 104、配線 104a、配線中の狭小部分

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】セラミック配線基板に設けられた配線に電
    流を流して該配線中の異常高抵抗部分を開放状態とする
    ことを特徴とするセラミック配線基板の配線処理方法。
  2. 【請求項2】前記配線の少なくとも一部が前記セラミッ
    ク配線基板の内部配線であることを特徴とする請求項1
    に記載のセラミック配線基板の配線処理方法。
  3. 【請求項3】前記配線が接する絶縁層がセラミックまた
    はガラスからなることを特徴とする請求項1または2に
    記載のセラミック配線基板の配線処理方法。
  4. 【請求項4】前記電流を流すにあたり、前記セラミック
    配線基板に搭載する回路素子との接続端部を前記配線の
    一端とし、該配線における外部回路との接続端部を該配
    線の他端とし、該配線の該一端と該他端間に前記電流を
    流すことを特徴とする請求項1、2または3のいずれか
    に記載のセラミック配線基板の配線処理方法。
  5. 【請求項5】複数の前記回路素子との接続端部を導電性
    部材で導通し、該複数の回路素子との接続端部のうちの
    1つを前記配線の一端とし、該配線における前記外部回
    路との接続端部を該配線の他端とし、該配線の該一端と
    該他端間に前記電流を流し、その後に該複数の回路素子
    との接続端部のうちの他の1つを他の前記配線の一端と
    し、該他の配線における前記外部回路との他の接続端部
    を該他の配線の他端とし、該他の配線の該他の一端と該
    他の他端間に前記電流を流すことを特徴とする請求項4
    に記載のセラミック配線基板の配線処理方法。
  6. 【請求項6】セラミック配線基板に設けられた配線に請
    求項1から5のいずれかに記載のセラミック配線基板の
    配線処理方法により電流を流す工程と、その後に該配線
    の導通を検査する工程とからなることを特徴とするセラ
    ミック配線基板の配線検査方法。
  7. 【請求項7】コンデンサを充電し、該コンデンサに蓄積
    した電荷を、セラミック配線基板の配線中の異常高抵抗
    部分を開放状態とする電流に用いることを特徴とするセ
    ラミック配線基板の配線処理用回路。
  8. 【請求項8】コンデンサを充電し、該コンデンサの一方
    の極をセラミック配線基板の配線の一端に接続し、該コ
    ンデンサの他方の極を該セラミック配線基板の該配線の
    他端に接続することにより、該配線中の異常高抵抗部分
    を開放状態とする電流を該配線に流すことを特徴とする
    請求項7に記載のセラミック配線基板の配線処理用回
    路。
  9. 【請求項9】少なくとも電流制限回路及び配線両端間電
    圧制限回路のいずれかを介して前記電流を前記セラミッ
    ク配線基板の前記配線へ流すことを特徴とする請求項7
    または8に記載のセラミック配線基板の配線処理用回
    路。
JP2002038934A 2002-02-15 2002-02-15 配線基板の配線検査方法および配線基板の製造方法 Expired - Lifetime JP3722760B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002038934A JP3722760B2 (ja) 2002-02-15 2002-02-15 配線基板の配線検査方法および配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002038934A JP3722760B2 (ja) 2002-02-15 2002-02-15 配線基板の配線検査方法および配線基板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP17944094A Division JP3297965B2 (ja) 1994-07-06 1994-07-06 セラミック配線基板の配線検査方法

Publications (2)

Publication Number Publication Date
JP2002329947A true JP2002329947A (ja) 2002-11-15
JP3722760B2 JP3722760B2 (ja) 2005-11-30

Family

ID=19192652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002038934A Expired - Lifetime JP3722760B2 (ja) 2002-02-15 2002-02-15 配線基板の配線検査方法および配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP3722760B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278762A (ja) * 2005-03-29 2006-10-12 Tdk Corp 多層基板の検査方法および検査装置
WO2012133090A1 (ja) * 2011-03-28 2012-10-04 住友電気工業 株式会社 プリント配線板およびプリント配線板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278762A (ja) * 2005-03-29 2006-10-12 Tdk Corp 多層基板の検査方法および検査装置
WO2012133090A1 (ja) * 2011-03-28 2012-10-04 住友電気工業 株式会社 プリント配線板およびプリント配線板の製造方法
JP2012204803A (ja) * 2011-03-28 2012-10-22 Sumitomo Electric Ind Ltd プリント配線板およびプリント配線板の製造方法
CN102870505A (zh) * 2011-03-28 2013-01-09 住友电气工业株式会社 印刷配线板及印刷配线板的制造方法

Also Published As

Publication number Publication date
JP3722760B2 (ja) 2005-11-30

Similar Documents

Publication Publication Date Title
JP6112792B2 (ja) 電気接触子の使用方法及び電気接触子
KR101121644B1 (ko) 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법
JP3094069B2 (ja) セラミックパッケージ本体の製造方法
EP2860533A1 (en) Electrical contactor and socket for electrical part
US20170146570A1 (en) Probe card and multilayer circuit board this probe card includes
JP5114849B2 (ja) プリント配線板の電気検査方法
US20100230672A1 (en) Production of integrated circuits comprising different components
JP2004347591A (ja) 集積回路用プローブ・カード
JP2715793B2 (ja) 半導体装置及びその製造方法
JP3297965B2 (ja) セラミック配線基板の配線検査方法
JP3722760B2 (ja) 配線基板の配線検査方法および配線基板の製造方法
US7566575B2 (en) Mounting circuit and method for producing semiconductor-chip-mounting circuit
JP2006275579A (ja) 検査基板および検査装置
US20130162280A1 (en) Probe card and method of manufacturing the same
JPH0829475A (ja) 実装基板検査装置のコンタクトプローブ
JP2009158761A (ja) 電子部品検査装置用配線基板
JP2005347651A (ja) 配線基板および配線基板のクラック検出方法
Francisc Study of ceramic capacitor technology link to electro chemical migration in automotive electronics
JPH11126797A (ja) 配線基板の接続構造
JP4544236B2 (ja) Tabテープ
JPH10190181A (ja) プリント基板及びその検査方法
JPH10104301A (ja) パッケージ基板の検査方法
JP2000147043A (ja) 金属端子付き積層セラミックコンデンサの検査方法
Herzog Reliability of lead free solders joints and manufacturability during the SMT process
JPS631097A (ja) 電子部品搭載基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050913

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 7