JP2002314378A - サンプリング周波数変換器 - Google Patents

Abstract

(57)【要約】 【課題】 サンプリング周波数変換器において、消費電
力の増大や回路規模の増大を抑えながら、サンプリング
周波数変換によって生じるデータの誤差を低減し信号品
質の劣化を防ぐこと。 【解決手段】 サンプリング周波数ｆ１の入力信号をシ
フトレジスタ105に記憶し、サンプリング周波数ｆ１お
よびｆ２におけるサンプリング時刻をタイマ回路106で
求め、高次の補間多項式による入力信号の補間値を補間
回路107で算出し、サンプリング周波数ｆ２の信号とし
て出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル信号処
理のため使用するサンプリング周波数を変換するサンプ
リング周波数変換器に関する。

【０００２】

【従来の技術】携帯電話のような通信装置の受信機にお
いて、被変調波から得られるアナログ信号をＡＤ変換
し、ディジタル信号処理で復調する方法が用いられる。

【０００３】近年、ＱＰＳＫのようなディジタル変復調
技術を使ってディジタルデータを伝送する通信方式が広
く利用され、モデム（変復調器）には複雑かつ高精度な
信号処理が要求される。したがって、モデムはＤＳＰ
（Digital Signal Processor)などを用いてディジタル
信号処理で実現されることが多い。

【０００４】図７に、ディジタル信号処理で実現するモ
デムを用いた無線受信機のブロック図を示す。

【０００５】アンテナ701から入力されたアナログ信号
である被変調波は、ＲＦ部702およびＩＦ部703で増幅、
周波数変換などの処理が行われたのち、ＡＤ変換器704
により、サンプリングと量子化の処理を行って、ディジ
タル信号に変換される。

【０００６】ＲＦ部702やＩＦ部703で扱う被変調波の周
波数は比較的高い（例えば数百ＭＨｚ）ため、オーバー
サンプリングを行う場合には、ＡＤ変換器704のサンプ
リング周波数ｆｓにも被変調波の周波数以上の高い周波
数が必要となる。ｆｓの値の選定は、ＲＦ部702やＩＦ
部703で扱う被変調波の周波数に左右されたり、また、
同時に、スプリアスによる妨害を考慮する必要もあるな
ど、一定の制約を受ける。

【０００７】直交復調器705は、被変調波をＩ信号（同
相成分信号）とＱ信号（直交成分信号）とに分解し、ベ
ースバンド信号に変換する。直交復調器705は、アナロ
グ回路を用いてアナログ信号処理で実現することもでき
るが、図７の例のようにディジタル信号処理で実現する
と、信号処理の精度が向上し、ビットエラーレートが向
上するという利点がある。

【０００８】Ｉ信号とＱ信号は、比較的周波数の低いベ
ースバンド信号であるため、サンプリング周波数もそれ
ほど高い必要はない。このため、デシメータ706によっ
てサンプリング周波数をｆｓよりも低いｆ１へ変換する
ことによって、これ以降のディジタル信号処理部の回路
規模や消費電力を低減することができる。デシメータ70
6は、折り返し雑音を抑圧するフィルタリング処理と、
一定の間隔でデータを間引く間引き処理などによって実
現するから、一般にｆ１はｆｓの整数分の１の値とな
る。

【０００９】モデム708は、被変調波に乗せられていた
ディジタルデータを復調するため、ＩＱ信号の波形整形
やシンボルクロック再生、振幅レベルの識別などを行
う。このとき、ビットエラーレートを劣化させないため
には、復調アイパターンの収束点を高精度で検出する必
要がある。そのためには、復調信号処理のサンプリング
周波数ｆ２をシンボルレートの整数倍に選定することが
望ましい。

【００１０】以上のように、各部のサンプリング周波数
は、ｆｓは主にＲＦ部702、ＩＦ部703における必要条件
を満たすように選定され、ｆ２は主にモデム708を含む
ベースバンド処理部における必要条件を満たすように選
定される。ｆｓとｆ２の比が整数となった場合には、デ
シメータ706においてｆ１をｆ２と一致させるように間
引き処理を行えばよいが、そうでない場合、ｆ１からｆ
２へ非同期のサンプリング周波数変換を行うサンプリン
グ周波数変換器707が必要となる。一般に、上述のよう
にｆｓとｆ２とで値の選定の根拠が異なるため、このよ
うなサンプリング周波数変換器707を必要とする可能性
が高い。

【００１１】従来より、このような非同期のサンプリン
グ周波数変換の方法としては、以下の方法がある。
（１）まずｆ１とｆ２の最小公倍数となるサンプリング
周波数へｆ１を周波数アップ（インタポレーション）し
たのち、間引き処理によりｆ２へ再変換する。（２）ｆ
１でサンプリングされたデータを直線近似して補間デー
タを求め、ｆ２でのサンプリング時刻におけるデータを
得る。

【００１２】

【発明が解決しようとする課題】しかしながら、上記
（１）の方法においては、ｆ１やｆ２よりも高いサンプ
リング周波数で動作するインタポレーション用ディジタ
ルフィルタなどの信号処理回路が必要となる。非同期で
あるｆ１とｆ２の最小公倍数となるサンプリング周波数
は、ｆ１やｆ２に比べて非常に高くなる場合があり、フ
ィルタのタップ数も増大するため、消費電力や回路規模
が非常に大きくなる。

【００１３】また、上記（２）の方法においては、例え
ばｆ１でのサンプリングにおけるオーバーサンプリング
比が小さい場合や、サンプリングされる信号波形の変曲
点付近において補間する場合など、直線近似では精度の
高い補間データを得られないことがあり、ｆ２へサンプ
リング周波数を変換した際に、補間データの誤差が雑音
となって混入し信号の品質が劣化する。

【００１４】本発明は、上記従来の問題を解決するため
に考えられたもので、消費電力や回路規模の増大を極力
抑えながら精度の高い補間データを得ることができるサ
ンプリング周波数変換器を提供するものである。

【００１５】

【課題を解決するための手段】本発明の請求項１に記載
のサンプリング周波数変換器は、サンプリング周波数ｆ
１でサンプリングされた入力信号データ列のうちｍ＋１
個のデータを記憶するシフトレジスタと（ここでｍは後
記する補間多項式の次数でｍ≧２とする）、サンプリン
グ周波数ｆ１でのサンプリング時刻およびサンプリング
周波数ｆ２（ｆ２≠ｆ１）でのサンプリング時刻を求め
るタイマ回路と、該シフトレジスタ出力と該タイマー回
路出力とからサンプリング周波数ｆ２でのサンプリング
時刻における補間データを次数ｍの補間多項式（ｍ≧
２）を用いて算出する補間回路とを備えるものである。

【００１６】この構成により、ｆ１やｆ２よりも高いサ
ンプリング周波数を新たに発生せずに精度の高い補間デ
ータを得ることができるため、消費電力の増大、回路規
模の増大、信号品質の劣化を抑えることとなる。また、
本発明の請求項２に記載のサンプリング周波数変換器
は、サンプリング周波数ｆ１でサンプリングされた入力
信号データ列のうちｍ＋１個のデータを記憶するシフト
レジスタと（ここでｍは後記する補間多項式の次数でｍ
≧２とする）、サンプリング周波数ｆ２（ｆ２≠ｆ１）
でのサンプリング時刻を周波数ｆ２のクロックで計数す
ることにより求めるカウンタと、該シフトレジスタ出力
と該カウンタ出力とからサンプリング周波数ｆ２でのサ
ンプリング時刻における補間データを次数ｍの補間多項
式（ｍ≧２）を用いて算出する補間回路とを備えるもの
である。この構成により、サンプリング時刻を求める回
路や補間多項式の係数を求める演算回路が簡略化され、
回路規模の低減、消費電力の低減を図れることとなる。

【００１７】また、本発明の請求項３に記載のサンプリ
ング周波数変換器は、サンプリング周波数ｆ１でサンプ
リングされた入力信号データ列のうちｍ＋１個のデータ
を記憶するシフトレジスタ（ここでｍは後記する補間多
項式の次数でｍ≧２とする）と、サンプリング周波数ｆ
２（ｆ２≠ｆ１）でのサンプリング時刻を周波数ｆ２の
クロックで計数することにより求めるカウンタと、該カ
ウンタ出力をアドレスとして用いてデータが読み出さ
れ、かつ、サンプリング周波数ｆ２でのサンプリング時
刻における補間データとして次数ｍの補間多項式（ｍ≧
２）を用いて算出するための補間多項式の係数をデータ
として記憶したＲＯＭと、該シフトレジスタ出力と該Ｒ
ＯＭ出力との積を演算するｍ＋１個の乗算器と、該乗算
器のｍ＋１個の出力の和を演算する加算器とを備えるも
のである。この構成により、補間データの係数を求める
演算回路が不要となり、回路規模の低減、消費電力の低
減を図れることとなる。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。

【００１９】（第１の実施の形態）図１は、本発明のサ
ンプリング周波数変換器の第１の実施の形態の構成を示
すブロック図である。この周波数変換器はサンプリング
周波数がｆ１であるディジタル信号の入力端子101と、
サンプリング周波数がｆ２であるディジタル信号の出力
端子102とを具備する。また、周波数がｆ１であるクロ
ック信号の入力端子103と、周波数がｆ２であるクロッ
ク信号の入力端子104を具備する。ここではｆ１≠ｆ２
である。

【００２０】入力端子101へ入力された信号データ列の
うちｍ＋１個のデータを記憶するシフトレジスタ105、
サンプリング周波数ｆ１でのサンプリング時刻およびサ
ンプリング周波数ｆ２でのサンプリング時刻を求めるタ
イマ回路106、シフトレジスタ105の出力とタイマ回路10
6の出力とからサンプリング周波数ｆ２でのサンプリン
グ時刻における補間データを、次数ｍの補間多項式を用
いて算出する補間回路107とが設けられている。

【００２１】以上のように構成されたサンプリング周波
数変換器について、図２を用いてその動作を説明する。

【００２２】図２は、●で示したサンプリング周波数ｆ
１のデータ列Ａ（ｎ）が、○で示したサンプリング周波
数ｆ２のデータ列Ｂ（ｎ）へ変換される様子を表したタ
イミングチャートであり、周波数変換比が４／５（ｆ２
＝ｆ１×４／５）の場合の例である。

【００２３】サンプリング周期（各データ列の時間間
隔）Ｔ１およびＴ２はサンプリング周波数ｆ１およびｆ
２の逆数で表されるので、この例の場合、サンプリング
周期の変換比は５／４となる。したがって、Ａ（ｎ）の
周期Ｔ１を５／４倍したものがＢ（ｎ）の周期Ｔ２であ
る。

【００２４】図２において、Ａ（０）とＢ（０）はサン
プリング時刻ｔが一致しているが、データ列の次の値Ａ
（１）とＢ（１）との間には、サンプリング周期の差に
相当するＴ１／４だけサンプリング時刻に差が生じる。
さらに次の値Ａ（２）とＢ（２）との間の差は２×Ｔ１
／４、Ａ（３）とＢ（３）との間の差は３×Ｔ１／４と
なる。

【００２５】以上のように、Ｂ（ｎ）はサンプリング周
期Ｔ２ごとにＡ（ｎ）との相対時刻がＴ１／４ずつ変化
するが、その都度Ａ（ｎ）およびＢ（ｎ）のサンプリン
グ時刻ｔを求めれば、各データが座標（ｘ，ｙ）で表現
できることになる。図２から解るように、サンプリング
周波数ｆ２へ変換されたデータ列であるＢ（ｎ）は、サ
ンプリング周波数ｆ１でのデータ列であるＡ（ｎ）の補
間値である。各データの座標（ｘ，ｙ）をもとに、サン
プリング周波数ｆ２でのサンプリング時刻ごとにくり返
し補間値を算出することで、ｆ１からｆ２へのサンプリ
ング周波数変換が実現される。

【００２６】このようにして補間データを求めるため
に、図１のタイマー回路106では、Ａ（ｎ）のサンプリ
ング時刻とＢ（ｎ）のサンプリング時刻を求める。Ａ
（ｎ）の補間には、項数ｍの補間多項式（ｍ≧２）を用
いることで、直線近似と比較して精度の高い補間データ
を得ることができる。

【００２７】補間多項式としては、

【数１】

【数２】 のラグランジュの補間多項式が知られている。式
（１）、式（２）は、ｙ０、ｙ１、・・・、ｙｍのｍ＋
１個のデータから、各データの座標（ｘｉ，ｙｉ）を通
る次数ｍの多項式をつくり、これにｘを代入して補間値
ｙを算出するものである。ｙｉはＡ（ｎ）に相当し、ｘ
ｉはｎに相当する。

【００２８】例えば、次数２の補間多項式を用いる場
合、Ｂ（１）の値はＡ（０）、Ａ（１）、Ａ（２）の３
点のデータから求めることができる。各データのｘｉの
値をＡ（０）がｘｉ＝０、Ａ（１）がｘｉ＝１、Ａ
（２）がｘｉ＝２であると考えれば、ｘ＝１.２５にお
ける補間値Ａ（１.２５）を求めればよく、これがＢ
（１）の値に相当する。各ｘｉの値とｘ＝１.２５とか
ら式（２）を用いてＮｉが算出され、式（２）によって
Ａ（ｎ）とＮｉとのたたみ込み演算で補間値Ａ（１.２
５）、すなわちＢ（１）が算出される。

【００２９】ただし、ｘｉおよびｘの値には必ずしも上
記の値をそのまま用いなくてもよく、例えば、Ｂ（ｎ）
のサンプリング時刻がＡ（ｎ）のサンプリング周期を４
等分した位置にあることから、Ａ（ｎ）のサンプリング
周期Ｔ１を４とし、Ａ（０）がｘｉ＝０、Ａ（１）がｘ
ｉ＝４、Ａ（２）がｘｉ＝８であると考えれば、Ａ
（１.２５）はｘ＝５における補間値となる。このと
き、ｘｉおよびｘの値は整数となり、タイマ回路106の
構成やＮｉの算出が簡略化される。

【００３０】このようにして補間データを求めるため
に、図１のシフトレジスタ105では、データ列Ａ（ｎ）
のうちのｍ＋１個を記憶する。そして、補間回路107で
は、タイマ回路106の出力であるｘの値と、シフトレジ
スタ105の出力であるＡ（ｎ）の値とを参照し、Ａ
（ｎ）とＮｉとのたたみ込み演算で算出される補間値Ａ
（ｘ）、すなわちＢ（ｎ）を出力する。

【００３１】補間多項式の次数ｍには、２以上の任意の
整数を選ぶことができる。ｍを大きくすると補間値の精
度が向上するが、回路規模や演算量は増加する。ｍの値
は、それらのトレードオフを考慮して選定される。ただ
し、ｍ＝２程度でも、直線近似の場合と比較すると、補
間値の誤差は十分に低減することが可能である。

【００３２】以上で説明したように、本発明の第１の実
施の形態によれば、入力信号の値と、入力信号のサンプ
リング時刻の値と、出力信号のサンプリング時刻の値と
から、補間多項式を用いて入力信号の補間値を求め、サ
ンプリング時刻が変換された信号として出力することに
より、サンプリング周波数を必要以上に高くまで上げる
ことなく、かつ、データ精度の高いサンプリング周波数
変換を実現することができる。

【００３３】（第２の実施の形態）図３は、本発明のサ
ンプリング周波数変換器の第２の実施の形態のブロック
構成図を示す。図３に示すサンプリング周波数変換器
は、サンプリング周波数がｆ１であるディジタル信号の
入力端子301と、サンプリング周波数がｆ２であるディ
ジタル信号の出力端子302と、周波数がｆ１であるクロ
ック信号の入力端子303と、周波数がｆ２であるクロッ
ク信号の入力端子304と、入力端子301へ入力された信号
データ列のうちｍ＋１個のデータを記憶するシフトレジ
スタ305と、サンプリング周波数ｆ２でのサンプリング
時刻を求めるカウンタ306と、シフトレジスタ305の出力
とカウンタ306の出力とからサンプリング周波数ｆ２で
のサンプリング時刻における補間データを次数ｍの補間
多項式を用いて算出する補間回路307とで構成する。

【００３４】図１に示した構成では、サンプリング周波
数ｆ１でのサンプリング時刻と、サンプリング周波数ｆ
２でのサンプリング時刻を、タイマ回路106によって求
め、補間多項式へ代入するｘｉの値およびｘの値として
いた。

【００３５】しかしながら、ｘｉおよびｘには、タイマ
回路106で求められるような絶対時刻の値でなくても、
各データ間のサンプリング時刻の相対的な値が表現でき
ていればその値を代入してもよい。したがって、まず、
図２のタイミングチャートに示したサンプリング周波数
変換の例において、Ａ（０）がｘｉ＝−４、Ａ（１）が
ｘｉ＝０、Ａ（２）がｘｉ＝４であると考えれば、Ａ
（１.２５）はｘ＝１における補間値となる。そして、
Ｂ（ｎ）は、サンプリング周期Ｔ２ごとにＡ（ｎ）との
相対時刻が０、Ｔ１／４、２×Ｔ１／４、３×Ｔ１／
４、０と変化し、これをくり返すため、補間に用いる３
個のＡ（ｎ）を常にｘｉ＝−４、ｘｉ＝０、ｘｉ＝４と
考え、補間値を求めるｘの値を０、１、２、３、そして
再び０とくり返すことにする。これにより、サンプリン
グ周波数ｆ１におけるサンプリング時刻を算出する必要
はなくなり、また、サンプリング周波数ｆ２におけるサ
ンプリング時刻は２ビットのカウンタで算出できること
になる。

【００３６】以上で説明したように本発明の第２の実施
の形態によれば、入力信号データの補間値を多項の補間
多項式を用いて算出するために、入力信号のサンプリン
グ時刻と出力信号のサンプリング時刻との相対的な時間
の差だけをカウンタで計数して求めることにより、サン
プリング周波数変換器の回路規模を低減することができ
る。

【００３７】（第３の実施の形態）図４は、本発明のサ
ンプリング周波数変換器の第３の実施の形態を示すブロ
ック構成図を示す。図４に示すサンプリング周波数変換
器は、サンプリング周波数がｆ１であるディジタル信号
の入力端子401と、サンプリング周波数がｆ２であるデ
ィジタル信号の出力端子402と、周波数がｆ１であるク
ロック信号の入力端子403と、周波数がｆ２であるクロ
ック信号の入力端子404と、入力端子401へ入力された入
力信号データ列のうちｍ＋１個のデータを記憶するシフ
トレジスタ408と、サンプリング周波数ｆ２でのサンプ
リング時刻を求めるカウンタ409と、カウンタ409の出力
をアドレスとして用いてデータが読み出されるｍ＋１個
のＲＯＭ410〜412と、シフトレジスタ405の出力とＲＯ
Ｍ410〜412の出力との積を演算するｍ＋１個の乗算器41
3〜415、416は乗算器413〜415のｍ＋１個の出力の和を
演算する加算器である。

【００３８】図３に示した構成では、サンプリング周波
数ｆ２におけるサンプリング時刻をカウンタ306によっ
て求め、シフトレジスタ305の出力とカウンタ306の出力
とからサンプリング周波数ｆ２でのサンプリング時刻に
おける補間データを項数ｍの補間多項式を用いて算出し
ていた。

【００３９】しかしながら、図２のタイミングチャート
を例に説明すると、補間に用いる３個のＡ（ｎ）はつね
にｘｉ＝−４、ｘｉ＝０、ｘｉ＝４であり、また、補間
値を求めるｘの値は０、１、２、３をくり返すため、補
間多項式の係数Ｎｉの組み合わせはｘｉの３通りの組み
合わせとｘの４通りの組み合わせで決まる１２通りとな
る。したがって、Ｎｉの値をその都度演算しなくても、
あらかじめ求めてＲＯＭに記憶しておけば、演算に必要
な回路を削減することができる。

【００４０】以上のように構成されたサンプリング周波
数変換器について、図４を用いてその動作を説明する。
サンプリング周波数がｆ１である入力データ列Ａ（ｎ）
は、クロックｆ１でトリガされることによって順次シフ
トレジスタ405に記憶される。また、カウンタ409は、ク
ロックｆ２でトリガされることによって計数動作し、補
間値を求めるｘを表す値としてアドレスをＲＯＭ410〜4
12へ出力する。ＲＯＭ410〜412には、各ｘの値に対応す
る補間多項式の係数Ｎｉが記憶されており、カウンタ40
9が出力するアドレスによってｘの値が指定され、対応
するＮｉが読み出される。シフトレジスタ405の出力は
シリアル−パラレル変換された入力データ列Ａ（ｎ）で
あり、このＡ（ｎ）とＲＯＭ410〜412が出力するＮｉと
のたたみ込み演算が乗算器413〜415と加算器416によっ
て行われ、補間多項式で算出された補間値Ｂ（ｎ）とし
て出力される。

【００４１】図５は、第３の実施の形態を示す図４にお
いて、ラッチを更に設けた場合を示すブロック構成図で
ある。図６は図５の構成図におけるタイミングチャート
である。図５は、項数２の補間多項式による補間値を得
る場合の例であり、図６のタイミングチャートをわかり
やすくするために、図４の構成に加えて３個のラッチ５
１７〜５１９を挿入してある。そして、図６のタイミン
グチャートには、Ａ（０）、Ａ（１）、Ａ（２）の３個
の入力データから補間値Ｂ（１）が得られる過程を網か
けで示した。

【００４２】以上で説明したように本発明の第３の実施
の形態によれば、入力信号データの補間値を多項の補間
多項式を用いて算出するために、入力信号のサンプリン
グ時刻と出力信号のサンプリング時刻との相対的な時間
の差だけをカウンタで計数して求め、その値に対応する
補間多項式の係数をＲＯＭから読み出すようにすること
により、補間多項式の係数を算出する演算回路が不要と
なり、サンプリング周波数変換器の回路規模を低減する
ことができる。

【００４３】

【発明の効果】以上で説明したように、本発明は入力信
号の値をシフトレジスタに記憶し、入力信号のサンプリ
ング時刻の値と出力信号のサンプリング時刻の値とをタ
イマ回路によって求め、それらの値から出力信号のサン
プリング時刻における入力信号の補間値を多項の補間多
項式を用いて算出することによって、消費電力の増大や
回路規模の増大を抑えながらデータ精度の高いすぐれた
サンプリング周波数変換器を提供することができるもの
である。

【００４４】また、本発明は入力信号の値をシフトレジ
スタに記憶し、入力信号のサンプリング時刻を基準とし
た出力信号のサンプリング時刻の相対的な値のみをカウ
ンタによって求め、それらの値から出力信号のサンプリ
ング時刻における入力信号の補間値を次数ｍの補間多項
式（ｍ≧２）を用いて算出することによって、高いデー
タ精度を維持し、かつ、回路規模の小さいすぐれたサン
プリング周波数変換器を提供することができるものであ
る。

【００４５】また、本発明は入力信号の値をシフトレジ
スタに記憶し、入力信号のサンプリング時刻を基準とし
た出力信号のサンプリング時刻の相対的な値のみをカウ
ンタによって求め、その値をアドレスとして用いて次数
ｍの補間多項式（ｍ≧２）の係数をあらかじめ記憶した
ＲＯＭから係数を読み出し、出力信号のサンプリング時
刻における入力信号の補間値を算出することによって、
高いデータ精度を維持し、且つ、回路規模の小さい優れ
たサンプリング周波数変換器を提供することができるも
のである。

【図面の簡単な説明】

【図１】本発明の第１の実施形態のサンプリング周波数
変換器のブロック図、

【図２】サンプリング周波数変換動作を説明するタイミ
ングチャート、

【図３】本発明の第２の実施形態のサンプリング周波数
変換器の構成を示すブロック図、

【図４】本発明の第３の実施形態のサンプリング周波数
変換器の構成を示すブロック図、

【図５】図４に示すサンプリング周波数変換器について
の具体的構成を示す図、

【図６】図５に示すサンプリング周波数変換器の動作例
のタイミングチャート、

【図７】ディジタル信号処理で実現するモデムを用いた
無線受信機の例のブロック図である。

【符号の説明】

101、301、401、501 サンプリング周波数がｆ１である
データ入力端子 102、302、402、502 サンプリング周波数がｆ２に変換
されたデータ出力端子 103、303、403、503 クロックｆ１の入力端子 104、304、404、504 クロックｆ２の入力端子 105、305、405、505 入力データを記憶するシフトレジ
スタ 106 サンプリング時刻を求めるタイマ回路 107、307 入力データの補間値を算出する補間回路 306、409、509 カウンタ

Claims (3)

【特許請求の範囲】
1. 【請求項１】サンプリング周波数ｆ１でサンプリングさ
   れた入力信号データ列のうちｍ＋１個のデータを記憶す
   るシフトレジスタと（ここでｍは後記する補間多項式の
   次数でｍ≧２とする）、 サンプリング周波数ｆ１でのサンプリング時刻およびサ
   ンプリング周波数ｆ２（ｆ２≠ｆ１）でのサンプリング
   時刻を求めるタイマ回路と、 該シフトレジスタ出力と該タイマ回路出力とからサンプ
   リング周波数ｆ２でのサンプリング時刻における補間デ
   ータを次数ｍの補間多項式（ｍ≧２）を用いて算出する
   補間回路とを備えることを特徴とするサンプリング周波
   数変換器。
2. 【請求項２】サンプリング周波数ｆ１でサンプリングさ
   れた入力信号データ列のうちｍ＋１個のデータを記憶す
   るシフトレジスタと（ここでｍは後記する補間多項式の
   次数でｍ≧２とする）、 周波数ｆ２のクロックで計数することによりサンプリン
   グ周波数ｆ２（ｆ２≠ｆ１）でのサンプリング時刻を求
   めるカウンタと、 該シフトレジスタ出力と該カウンタ出力とからサンプリ
   ング周波数ｆ２でのサンプリング時刻における補間デー
   タを次数ｍの補間多項式（ｍ≧２）を用いて算出する補
   間回路とを備えることを特徴とするサンプリング周波数
   変換器。
3. 【請求項３】サンプリング周波数ｆ１でサンプリングさ
   れた入力信号データ列のうちｍ＋１個のデータを記憶す
   るシフトレジスタと（ここでｍは後記する補間多項式の
   次数でｍ≧２とする）、 周波数ｆ２のクロックで計数することによりサンプリン
   グ周波数ｆ２（ｆ２≠ｆ１）でのサンプリング時刻を求
   めるカウンタと、 該カウンタ出力をアドレスとして用いてデータを読み出
   し、かつ、サンプリング周波数ｆ２でのサンプリング時
   刻における補間データとして次数ｍの補間多項式（ｍ≧
   ２）を用いて算出するための補間多項式の係数をデータ
   として記憶したＲＯＭと、 該シフトレジスタ出力と該ＲＯＭ出力との積を演算する
   ｍ＋１個の乗算器と、 該乗算器のｍ＋１個の出力の和を演算する加算器とを備
   えることを特徴とするサンプリング周波数変換器。