JP2002305556A - ドライバ回路及びデータ通信装置 - Google Patents
ドライバ回路及びデータ通信装置Info
- Publication number
- JP2002305556A JP2002305556A JP2002021824A JP2002021824A JP2002305556A JP 2002305556 A JP2002305556 A JP 2002305556A JP 2002021824 A JP2002021824 A JP 2002021824A JP 2002021824 A JP2002021824 A JP 2002021824A JP 2002305556 A JP2002305556 A JP 2002305556A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- driver circuit
- optical transceiver
- high impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0427—Electrical excitation ; Circuits therefor for applying modulation to the laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
- H01S5/06209—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes in single-section lasers
- H01S5/06213—Amplitude modulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【課題】 光ケーブルを用いた通信及び電気ケーブルを
用いた通信のいずれにも使用することができるドライバ
回路を提供する。 【解決手段】ドライバ回路として、入力された信号に応
じて差動信号を生成し、電気ケーブル又は光トランシー
バに出力する駆動部と、駆動部が電気ケーブル及び光ト
ランシーバのうちのいずれを駆動するかを選択する選択
信号、識別信号、及びデータ信号を入力とし、これらの
信号に応じた信号を生成して駆動部に出力する制御部と
を備える。制御部は、識別信号によって示された所定の
期間においては、データ信号に従った差動信号を出力す
るように、また、それ以外の期間においては、選択信号
が電気ケーブルを選択するものである場合は、駆動部の
出力を高インピーダンス状態にし、選択信号が光トラン
シーバを選択するものである場合は、駆動部の出力を高
インピーダンス状態にしないで所定の差動信号を出力す
るように、駆動部を制御する。
用いた通信のいずれにも使用することができるドライバ
回路を提供する。 【解決手段】ドライバ回路として、入力された信号に応
じて差動信号を生成し、電気ケーブル又は光トランシー
バに出力する駆動部と、駆動部が電気ケーブル及び光ト
ランシーバのうちのいずれを駆動するかを選択する選択
信号、識別信号、及びデータ信号を入力とし、これらの
信号に応じた信号を生成して駆動部に出力する制御部と
を備える。制御部は、識別信号によって示された所定の
期間においては、データ信号に従った差動信号を出力す
るように、また、それ以外の期間においては、選択信号
が電気ケーブルを選択するものである場合は、駆動部の
出力を高インピーダンス状態にし、選択信号が光トラン
シーバを選択するものである場合は、駆動部の出力を高
インピーダンス状態にしないで所定の差動信号を出力す
るように、駆動部を制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、シリアルデータ伝
送システムに用いられるドライバ回路及びデータ通信装
置に関する。
送システムに用いられるドライバ回路及びデータ通信装
置に関する。
【０００２】
【従来の技術】高速シリアルデータ伝送の規格として、
ＩＥＥＥ Ｐ１３９４ｂ（P1394b draft standard for
a high performance serial bus）が知られている。こ
の規格は、伝送路として、電気ケーブル（メタルケーブ
ル）及び光ケーブルの双方をサポートしている。この規
格においては、スピードネゴシエーション期間が終了し
た後に、通常のデータのやり取りを行うノーマルモード
期間が開始される。
ＩＥＥＥ Ｐ１３９４ｂ（P1394b draft standard for
a high performance serial bus）が知られている。こ
の規格は、伝送路として、電気ケーブル（メタルケーブ
ル）及び光ケーブルの双方をサポートしている。この規
格においては、スピードネゴシエーション期間が終了し
た後に、通常のデータのやり取りを行うノーマルモード
期間が開始される。
【０００３】電気ケーブルを用いて通信を行う場合に
は、一対の差動信号線のうちの一方の信号線の電位が高
電位（以下では、“１”と表記する）であり、他方の電
位が低電位（以下では、“０”と表記する）である状
態、この状態の２本の信号線の電位を入れ換えた状態、
及び、差動信号線対の線間電圧が所定の値以下である状
態（差動信号線を駆動するドライバ回路の出力が高イン
ピーダンスである状態）の３つの状態が用いられる。
は、一対の差動信号線のうちの一方の信号線の電位が高
電位（以下では、“１”と表記する）であり、他方の電
位が低電位（以下では、“０”と表記する）である状
態、この状態の２本の信号線の電位を入れ換えた状態、
及び、差動信号線対の線間電圧が所定の値以下である状
態（差動信号線を駆動するドライバ回路の出力が高イン
ピーダンスである状態）の３つの状態が用いられる。
【０００４】スピードネゴシエーション期間では、ケー
ブルを介して接続された通信装置の間でデータ伝送スピ
ードの調停が行われる。このときには、ケーブルを駆動
するドライバ回路は、その出力を高インピーダンス状態
に保つ期間と、２本の信号線の電位を変化させて５０Ｍ
Ｈｚクロックを送信する期間とを繰り返す。一方、ノー
マルモード期間では、ドライバ回路は、２本の信号線の
電位を“１”又は“０”に変化させて、通常の８Ｂ１０
Ｂ符号化されたデータを送信する。
ブルを介して接続された通信装置の間でデータ伝送スピ
ードの調停が行われる。このときには、ケーブルを駆動
するドライバ回路は、その出力を高インピーダンス状態
に保つ期間と、２本の信号線の電位を変化させて５０Ｍ
Ｈｚクロックを送信する期間とを繰り返す。一方、ノー
マルモード期間では、ドライバ回路は、２本の信号線の
電位を“１”又は“０”に変化させて、通常の８Ｂ１０
Ｂ符号化されたデータを送信する。
【０００５】つまり、ドライバ回路は、ノーマルモード
期間においては、“１”又は“０”を出力するのみであ
るが、スピードネゴシエーション期間においては、出力
をそのどちらでもない状態とする（すなわち、出力を高
インピーダンス状態とする）期間が存在する。
期間においては、“１”又は“０”を出力するのみであ
るが、スピードネゴシエーション期間においては、出力
をそのどちらでもない状態とする（すなわち、出力を高
インピーダンス状態とする）期間が存在する。
【０００６】
【発明が解決しようとする課題】光ケーブルを用いて通
信を行うには、光ケーブルを駆動する光トランシーバを
用い、ドライバ回路がこの光トランシーバを駆動する必
要がある。しかしながら、多くの光トランシーバは、そ
の入力に接続されたドライバ回路の出力が高インピーダ
ンス状態となることを許容していない。このため、ＩＥ
ＥＥ Ｐ１３９４ｂのような規格に従った、ドライバ回
路の出力が高インピーダンス状態となりうるデータ伝送
システムにおいて光ケーブルによる通信を行う場合に
は、単に従来のドライバ回路に光トランシーバを接続し
ただけでは、ドライバ回路の出力が高インピーダンス状
態になった場合において不具合が生じる可能性がある。
したがって、光トランシーバを用いた光ケーブルによる
通信を行う場合と、電気ケーブルによる通信を行う場合
とでは、ドライバ回路を共用することはできなかった。
信を行うには、光ケーブルを駆動する光トランシーバを
用い、ドライバ回路がこの光トランシーバを駆動する必
要がある。しかしながら、多くの光トランシーバは、そ
の入力に接続されたドライバ回路の出力が高インピーダ
ンス状態となることを許容していない。このため、ＩＥ
ＥＥ Ｐ１３９４ｂのような規格に従った、ドライバ回
路の出力が高インピーダンス状態となりうるデータ伝送
システムにおいて光ケーブルによる通信を行う場合に
は、単に従来のドライバ回路に光トランシーバを接続し
ただけでは、ドライバ回路の出力が高インピーダンス状
態になった場合において不具合が生じる可能性がある。
したがって、光トランシーバを用いた光ケーブルによる
通信を行う場合と、電気ケーブルによる通信を行う場合
とでは、ドライバ回路を共用することはできなかった。
【０００７】本発明は、シリアルデータ伝送システムに
おいて、光ケーブルを用いた通信及び電気ケーブルを用
いた通信のいずれにも使用することができるドライバ回
路を提供することを目的とする。
おいて、光ケーブルを用いた通信及び電気ケーブルを用
いた通信のいずれにも使用することができるドライバ回
路を提供することを目的とする。
【０００８】
【課題を解決するための手段】前記課題を解決するた
め、請求項１の発明が講じた手段は、ドライバ回路とし
て、入力された識別信号によって示された所定の期間に
おいては、入力されたデータ信号に従って差動信号を出
力し、前記所定の期間以外の期間においては、その出力
を高インピーダンス状態にするか、又はその出力を高イ
ンピーダンス状態にしないで所定の差動信号を出力する
か、を選択することができるように構成されたものであ
る。
め、請求項１の発明が講じた手段は、ドライバ回路とし
て、入力された識別信号によって示された所定の期間に
おいては、入力されたデータ信号に従って差動信号を出
力し、前記所定の期間以外の期間においては、その出力
を高インピーダンス状態にするか、又はその出力を高イ
ンピーダンス状態にしないで所定の差動信号を出力する
か、を選択することができるように構成されたものであ
る。
【０００９】請求項１の発明によると、ドライバ回路の
出力が高インピーダンス状態になり得るか否かを選択す
ることができる。したがって、入力される差動信号が微
小であることを許さない光トランシーバをドライバ回路
に直接接続することが可能になり、光トランシーバ及び
電気ケーブルのいずれをも駆動することができるドライ
バ回路を実現することができる。
出力が高インピーダンス状態になり得るか否かを選択す
ることができる。したがって、入力される差動信号が微
小であることを許さない光トランシーバをドライバ回路
に直接接続することが可能になり、光トランシーバ及び
電気ケーブルのいずれをも駆動することができるドライ
バ回路を実現することができる。
【００１０】また、請求項２の発明は、ドライバ回路と
して、入力された信号に応じて差動信号を生成し、電気
ケーブル又は光トランシーバに出力する駆動部と、前記
駆動部に電気ケーブル及び光トランシーバのうちのいず
れを駆動させるかを選択する選択信号、前記駆動部の出
力を制御する識別信号、及びデータ信号を入力とし、こ
れらの信号に応じた信号を生成して前記駆動部に出力す
る制御部とを備えるものである。前記制御部は、前記識
別信号によって示された所定の期間においては、前記デ
ータ信号に従った差動信号を出力するように、また、前
記所定の期間以外の期間においては、前記選択信号が電
気ケーブルを選択するものである場合は、前記駆動部の
出力を高インピーダンス状態にし、前記選択信号が光ト
ランシーバを選択するものである場合は、前記駆動部の
出力を高インピーダンス状態にしないで所定の差動信号
を出力するように、前記駆動部を制御するものである。
して、入力された信号に応じて差動信号を生成し、電気
ケーブル又は光トランシーバに出力する駆動部と、前記
駆動部に電気ケーブル及び光トランシーバのうちのいず
れを駆動させるかを選択する選択信号、前記駆動部の出
力を制御する識別信号、及びデータ信号を入力とし、こ
れらの信号に応じた信号を生成して前記駆動部に出力す
る制御部とを備えるものである。前記制御部は、前記識
別信号によって示された所定の期間においては、前記デ
ータ信号に従った差動信号を出力するように、また、前
記所定の期間以外の期間においては、前記選択信号が電
気ケーブルを選択するものである場合は、前記駆動部の
出力を高インピーダンス状態にし、前記選択信号が光ト
ランシーバを選択するものである場合は、前記駆動部の
出力を高インピーダンス状態にしないで所定の差動信号
を出力するように、前記駆動部を制御するものである。
【００１１】請求項２の発明によると、選択信号が光ト
ランシーバを選択するものである場合は、駆動部の出力
が高インピーダンス状態にならず、駆動部は所定の差動
信号を出力する。したがって、入力される差動信号が微
小であることを許さない光トランシーバをドライバ回路
に直接接続することが可能になる。一方、選択信号が電
気ケーブルを選択するものである場合は、駆動部の出力
が高インピーダンス状態になるようにすることができ
る。したがって、光トランシーバ及び電気ケーブルのい
ずれをも駆動することができるドライバ回路を実現する
ことができる。
ランシーバを選択するものである場合は、駆動部の出力
が高インピーダンス状態にならず、駆動部は所定の差動
信号を出力する。したがって、入力される差動信号が微
小であることを許さない光トランシーバをドライバ回路
に直接接続することが可能になる。一方、選択信号が電
気ケーブルを選択するものである場合は、駆動部の出力
が高インピーダンス状態になるようにすることができ
る。したがって、光トランシーバ及び電気ケーブルのい
ずれをも駆動することができるドライバ回路を実現する
ことができる。
【００１２】また、ドライバ回路にデータを供給するデ
ジタル回路のロジックを、光トランシーバを用いる場合
と電気ケーブルを用いる場合とで変更する必要がなくな
る。したがってデジタル回路を光トランシーバの場合と
電気ケーブルの場合とで兼用でき、送信のための回路の
設計期間の短縮を図ることができる。
ジタル回路のロジックを、光トランシーバを用いる場合
と電気ケーブルを用いる場合とで変更する必要がなくな
る。したがってデジタル回路を光トランシーバの場合と
電気ケーブルの場合とで兼用でき、送信のための回路の
設計期間の短縮を図ることができる。
【００１３】また、請求項３の発明は、請求項２に記載
のドライバ回路において、前記駆動部の出力には終端抵
抗が接続されており、前記駆動部の出力が高インピーダ
ンス状態の際には、前記終端抵抗に生じる電圧の大きさ
が所定の値以下であるものである。
のドライバ回路において、前記駆動部の出力には終端抵
抗が接続されており、前記駆動部の出力が高インピーダ
ンス状態の際には、前記終端抵抗に生じる電圧の大きさ
が所定の値以下であるものである。
【００１４】また、請求項４の発明は、請求項２に記載
のドライバ回路において、前記選択信号が予め定められ
た論理レベルに固定されているものである。
のドライバ回路において、前記選択信号が予め定められ
た論理レベルに固定されているものである。
【００１５】請求項４の発明によると、同一の回路を光
トランシーバ専用のドライバ回路、又は電気ケーブル専
用のドライバ回路として提供することができる。
トランシーバ専用のドライバ回路、又は電気ケーブル専
用のドライバ回路として提供することができる。
【００１６】また、請求項５の発明では、請求項２に記
載のドライバ回路において、前記制御部は、前記選択信
号が光トランシーバを選択するものである場合に、前記
所定の差動信号を指定することができるように構成され
ているものである。
載のドライバ回路において、前記制御部は、前記選択信
号が光トランシーバを選択するものである場合に、前記
所定の差動信号を指定することができるように構成され
ているものである。
【００１７】請求項５の発明によると、ドライバ回路の
汎用性を高めることができる。
汎用性を高めることができる。
【００１８】また、請求項６の発明は、請求項２に記載
のドライバ回路において、外部より読み書き可能なレジ
スタを更に備え、前記レジスタが格納する情報に基づい
て生成された信号を前記選択信号として用いるものであ
る。
のドライバ回路において、外部より読み書き可能なレジ
スタを更に備え、前記レジスタが格納する情報に基づい
て生成された信号を前記選択信号として用いるものであ
る。
【００１９】請求項６の発明によると、ソフトウェアを
実行してレジスタの内容を書き換えることによって、デ
ータ伝送に光トランシーバ及び電気ケーブルのいずれを
用いるかを選択することが可能となる。
実行してレジスタの内容を書き換えることによって、デ
ータ伝送に光トランシーバ及び電気ケーブルのいずれを
用いるかを選択することが可能となる。
【００２０】また、請求項７の発明は、請求項２に記載
のドライバ回路において、前記駆動部が出力する差動信
号には所定の同相電圧が与えられており、前記同相電圧
と所定の基準電圧とを比較し、その結果を前記選択信号
として前記制御部に出力する判断部を更に備えるもので
ある。
のドライバ回路において、前記駆動部が出力する差動信
号には所定の同相電圧が与えられており、前記同相電圧
と所定の基準電圧とを比較し、その結果を前記選択信号
として前記制御部に出力する判断部を更に備えるもので
ある。
【００２１】請求項７の発明によると、判断部の出力を
選択信号として用いることにより、ドライバ回路に電気
ケーブルと光トランシーバとのどちらが接続されたのか
を自動的に判定することができる。
選択信号として用いることにより、ドライバ回路に電気
ケーブルと光トランシーバとのどちらが接続されたのか
を自動的に判定することができる。
【００２２】また、請求項８の発明は、データ通信装置
として、前記ドライバ回路と、電気ケーブル又は光トラ
ンシーバから差動信号を受信するレシーバ回路と、前記
レシーバ回路へ入力された差動信号の同相電圧と所定の
基準電圧とを比較し、その結果を前記選択信号として前
記制御部に出力する判断部とを備えるものである。
として、前記ドライバ回路と、電気ケーブル又は光トラ
ンシーバから差動信号を受信するレシーバ回路と、前記
レシーバ回路へ入力された差動信号の同相電圧と所定の
基準電圧とを比較し、その結果を前記選択信号として前
記制御部に出力する判断部とを備えるものである。
【００２３】請求項８の発明によると、判断部の出力を
選択信号として用いることにより、ドライバ回路に電気
ケーブルと光トランシーバとのどちらが接続されたのか
を、レシーバ回路への入力信号から自動的に判定するこ
とができる。
選択信号として用いることにより、ドライバ回路に電気
ケーブルと光トランシーバとのどちらが接続されたのか
を、レシーバ回路への入力信号から自動的に判定するこ
とができる。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。以下では、信号のレベル
が論理的に低電位（“ＬＯＷ”）であることを“０”、
論理的に高電位（“ＨＩＧＨ”）であることを“１”と
表記する。また、差動信号については、電位が低い方の
信号であることを“０”、電位が高い方の信号であるこ
とを“１”と表記する。
て、図面を参照して説明する。以下では、信号のレベル
が論理的に低電位（“ＬＯＷ”）であることを“０”、
論理的に高電位（“ＨＩＧＨ”）であることを“１”と
表記する。また、差動信号については、電位が低い方の
信号であることを“０”、電位が高い方の信号であるこ
とを“１”と表記する。
【００２５】図１（ａ）は、本発明の実施形態に係るシ
リアルデータ伝送システムの構成例を、伝送路として電
気ケーブル（メタルケーブル）３Ａ，３Ｂを用いる場合
について示すブロック図である。図１（ｂ）は、本発明
の実施形態に係るシリアルデータ伝送システムの構成例
を、伝送路として光ケーブル７を用いる場合について示
すブロック図である。図１（ａ），（ｂ）においては、
終端抵抗は省略してある。
リアルデータ伝送システムの構成例を、伝送路として電
気ケーブル（メタルケーブル）３Ａ，３Ｂを用いる場合
について示すブロック図である。図１（ｂ）は、本発明
の実施形態に係るシリアルデータ伝送システムの構成例
を、伝送路として光ケーブル７を用いる場合について示
すブロック図である。図１（ａ），（ｂ）においては、
終端抵抗は省略してある。
【００２６】図１（ａ）において、送信側のデータ通信
装置のドライバ回路１００は、差動信号線対である電気
ケーブル３Ａ，３Ｂを介して、受信側のデータ通信装置
のレシーバ回路１７０と接続されている。ドライバ回路
１００は、電気ケーブル３Ａ，３Ｂを駆動し、レシーバ
回路１７０に対して信号を伝送する。
装置のドライバ回路１００は、差動信号線対である電気
ケーブル３Ａ，３Ｂを介して、受信側のデータ通信装置
のレシーバ回路１７０と接続されている。ドライバ回路
１００は、電気ケーブル３Ａ，３Ｂを駆動し、レシーバ
回路１７０に対して信号を伝送する。
【００２７】図１（ｂ）において、送信側のデータ通信
装置５は、ドライバ回路１００と光トランシーバ１３０
とを備えている。受信側のデータ通信装置６は、レシー
バ回路１７０と光トランシーバ１８０とを備えている。
ドライバ回路１００は、差動信号を光トランシーバ１３
０に出力する。光トランシーバ１３０は、入力された電
気信号を光信号に変換し、光ケーブル７を介して光トラ
ンシーバ１８０に送信する。光トランシーバ１８０は、
受信した光信号を差動信号に変換し、レシーバ回路１７
０に出力する。
装置５は、ドライバ回路１００と光トランシーバ１３０
とを備えている。受信側のデータ通信装置６は、レシー
バ回路１７０と光トランシーバ１８０とを備えている。
ドライバ回路１００は、差動信号を光トランシーバ１３
０に出力する。光トランシーバ１３０は、入力された電
気信号を光信号に変換し、光ケーブル７を介して光トラ
ンシーバ１８０に送信する。光トランシーバ１８０は、
受信した光信号を差動信号に変換し、レシーバ回路１７
０に出力する。
【００２８】図２は、本発明の実施形態に係るドライバ
回路１００の構成を示すブロック図である。図２のドラ
イバ回路１００は、制御部１０と駆動部２０とを備えて
いる。このドライバ回路１００は、小振幅の差動電流信
号を出力する高速動作に適したドライバ回路であって、
光トランシーバ１３０及び電気ケーブル３Ａ，３Ｂをい
ずれも接続可能である。
回路１００の構成を示すブロック図である。図２のドラ
イバ回路１００は、制御部１０と駆動部２０とを備えて
いる。このドライバ回路１００は、小振幅の差動電流信
号を出力する高速動作に適したドライバ回路であって、
光トランシーバ１３０及び電気ケーブル３Ａ，３Ｂをい
ずれも接続可能である。
【００２９】制御部１０には、データ信号Ｄ，ＮＤ、光
／電気モード選択信号ＯＰＴ、及び識別信号ＨＩＺが入
力されている。データ信号Ｄとデータ信号ＮＤとは、互
いに反対の論理レベルの信号である。制御部１０は、こ
れらの信号に応じた信号を生成して出力し、駆動部２０
を制御する。駆動部２０は、信号ＴＤ，ＮＴＤを出力し
ており、差動信号線対の一方の信号線に一定の大きさの
電流を流し込むとともに、他方の信号線からほぼ同一の
大きさの電流を引き込む。信号ＴＤと信号ＮＴＤとは、
１つの差動信号を構成している。
／電気モード選択信号ＯＰＴ、及び識別信号ＨＩＺが入
力されている。データ信号Ｄとデータ信号ＮＤとは、互
いに反対の論理レベルの信号である。制御部１０は、こ
れらの信号に応じた信号を生成して出力し、駆動部２０
を制御する。駆動部２０は、信号ＴＤ，ＮＴＤを出力し
ており、差動信号線対の一方の信号線に一定の大きさの
電流を流し込むとともに、他方の信号線からほぼ同一の
大きさの電流を引き込む。信号ＴＤと信号ＮＴＤとは、
１つの差動信号を構成している。
【００３０】駆動部２０の出力ノード間には、図２のよ
うに終端抵抗４１，４２が直列に接続されている。終端
抵抗４１及び４２の抵抗値はほぼ等しいとする。駆動部
２０は、終端抵抗４１，４２に電流を流すことで所定電
圧を出力に接続された差動信号線間に発生させる。この
電圧を、電気ケーブル３Ａ，３Ｂで信号を伝送する場合
は受信側のレシーバ回路１７０が受信し、光ケーブル７
で信号を伝送する場合は送信側の光トランシーバ１３０
が受ける。
うに終端抵抗４１，４２が直列に接続されている。終端
抵抗４１及び４２の抵抗値はほぼ等しいとする。駆動部
２０は、終端抵抗４１，４２に電流を流すことで所定電
圧を出力に接続された差動信号線間に発生させる。この
電圧を、電気ケーブル３Ａ，３Ｂで信号を伝送する場合
は受信側のレシーバ回路１７０が受信し、光ケーブル７
で信号を伝送する場合は送信側の光トランシーバ１３０
が受ける。
【００３１】識別信号ＨＩＺは、電気ケーブル３Ａ，３
Ｂを用いた通信である場合に、ドライバ回路の出力を高
インピーダンス（High-Z）状態にする期間（以下では、
高インピーダンス期間と称する）であるか否かを識別す
る信号である。識別信号ＨＩＺ＝１であるときは、高イ
ンピーダンス期間であることを表し、識別信号ＨＩＺ＝
０であるときは、高インピーダンス期間以外の期間であ
ることを表す。
Ｂを用いた通信である場合に、ドライバ回路の出力を高
インピーダンス（High-Z）状態にする期間（以下では、
高インピーダンス期間と称する）であるか否かを識別す
る信号である。識別信号ＨＩＺ＝１であるときは、高イ
ンピーダンス期間であることを表し、識別信号ＨＩＺ＝
０であるときは、高インピーダンス期間以外の期間であ
ることを表す。
【００３２】電気ケーブル３Ａ，３Ｂで信号を伝送する
電気モード時においては、選択信号ＯＰＴが“０”に設
定される。この場合、ドライバ回路１００は、識別信号
ＨＩＺ＝０である期間においては、入力されるデータ信
号Ｄ，ＮＤをそれぞれそのまま信号ＴＤ，ＮＴＤとして
出力する。例えば、データ信号Ｄ，ＮＤがそれぞれ
“１”，“０”である場合は、ドライバ回路１００は、
ＴＤ＝１，ＮＴＤ＝０である差動信号を出力する。デー
タ信号Ｄ，ＮＤは、互いに異なるレベルの信号であるの
で、終端抵抗４１，４２に電流が流れ、終端抵抗４１，
４２には比較的大きな電圧が生じる。
電気モード時においては、選択信号ＯＰＴが“０”に設
定される。この場合、ドライバ回路１００は、識別信号
ＨＩＺ＝０である期間においては、入力されるデータ信
号Ｄ，ＮＤをそれぞれそのまま信号ＴＤ，ＮＴＤとして
出力する。例えば、データ信号Ｄ，ＮＤがそれぞれ
“１”，“０”である場合は、ドライバ回路１００は、
ＴＤ＝１，ＮＴＤ＝０である差動信号を出力する。デー
タ信号Ｄ，ＮＤは、互いに異なるレベルの信号であるの
で、終端抵抗４１，４２に電流が流れ、終端抵抗４１，
４２には比較的大きな電圧が生じる。
【００３３】一方、識別信号ＨＩＺ＝１である期間にお
いては、ドライバ回路１００は、その出力を高インピー
ダンス状態とし、電流を出力しない。このため、終端抵
抗４１，４２に生じる電圧は非常に小さい。本実施形態
においては、ドライバ回路の出力が高インピーダンス状
態の際には、終端抵抗４１，４２に生じる電圧の和は２
０ｍＶ以下であるものとする。
いては、ドライバ回路１００は、その出力を高インピー
ダンス状態とし、電流を出力しない。このため、終端抵
抗４１，４２に生じる電圧は非常に小さい。本実施形態
においては、ドライバ回路の出力が高インピーダンス状
態の際には、終端抵抗４１，４２に生じる電圧の和は２
０ｍＶ以下であるものとする。
【００３４】また、光ケーブル７で信号を伝送する光モ
ード時においては、選択信号ＯＰＴが“１”に設定され
る。この場合、ドライバ回路１００は、識別信号ＨＩＺ
＝０である期間においては、データ信号Ｄ，ＮＤをそれ
ぞれそのまま信号ＴＤ，ＮＴＤとして出力する。一方、
識別信号ＨＩＺ＝１である期間であっても、ドライバ回
路１００は、その出力を高インピーダンス状態にはせ
ず、信号ＴＤ，ＮＴＤをそれぞれ“０”，“１”に固定
する。
ード時においては、選択信号ＯＰＴが“１”に設定され
る。この場合、ドライバ回路１００は、識別信号ＨＩＺ
＝０である期間においては、データ信号Ｄ，ＮＤをそれ
ぞれそのまま信号ＴＤ，ＮＴＤとして出力する。一方、
識別信号ＨＩＺ＝１である期間であっても、ドライバ回
路１００は、その出力を高インピーダンス状態にはせ
ず、信号ＴＤ，ＮＴＤをそれぞれ“０”，“１”に固定
する。
【００３５】このように、ドライバ回路１００は、識別
信号ＨＩＺ＝０である期間においては、選択信号ＯＰＴ
の論理レベルに関わらず、データ信号Ｄ，ＮＤをそれぞ
れ同じ論理値の信号ＴＤ，ＮＴＤとして出力する。ま
た、ドライバ回路１００は、この期間以外の期間（識別
信号ＨＩＺ＝１である高インピーダンス期間）において
は、選択信号ＯＰＴの論理レベルを設定することによ
り、その出力を高インピーダンス状態にするか、又はそ
の出力を高インピーダンス状態にせず、所定の差動信号
を出力するか、を選択することができる以下に制御部１
０及び駆動部２０について詳細に説明する。図３は、図
２の駆動部２０の構成の例を示す回路図である。駆動部
２０は、ＰＭＯＳ（ｐ形 metaloxide semiconductor）
トランジスタ２１，２２，２３，２４，２５と、ＮＭＯ
Ｓ（ｎ形ＭＯＳ）トランジスタ３１，３２，３３，３
４，３５，３６，３７と、インバータ２８とを備えてい
る。図４は、図２の駆動部２０の入出力信号の関係を表
す真理値表を示す説明図である。
信号ＨＩＺ＝０である期間においては、選択信号ＯＰＴ
の論理レベルに関わらず、データ信号Ｄ，ＮＤをそれぞ
れ同じ論理値の信号ＴＤ，ＮＴＤとして出力する。ま
た、ドライバ回路１００は、この期間以外の期間（識別
信号ＨＩＺ＝１である高インピーダンス期間）において
は、選択信号ＯＰＴの論理レベルを設定することによ
り、その出力を高インピーダンス状態にするか、又はそ
の出力を高インピーダンス状態にせず、所定の差動信号
を出力するか、を選択することができる以下に制御部１
０及び駆動部２０について詳細に説明する。図３は、図
２の駆動部２０の構成の例を示す回路図である。駆動部
２０は、ＰＭＯＳ（ｐ形 metaloxide semiconductor）
トランジスタ２１，２２，２３，２４，２５と、ＮＭＯ
Ｓ（ｎ形ＭＯＳ）トランジスタ３１，３２，３３，３
４，３５，３６，３７と、インバータ２８とを備えてい
る。図４は、図２の駆動部２０の入出力信号の関係を表
す真理値表を示す説明図である。
【００３６】ＰＭＯＳトランジスタ２１のゲートには、
ほぼ一定の基準バイアス電圧ＶＲＥＦが与えられてい
る。ＰＭＯＳトランジスタ２１，２２、ＮＭＯＳトラン
ジスタ３１，３２はカレントミラー回路を構成してお
り、ＰＭＯＳトランジスタ２２のドレイン電圧がバイア
ス電圧ＰＢＩＡＳとして、ＮＭＯＳトランジスタ３１の
ドレイン電圧がバイアス電圧ＮＢＩＡＳとして得られ
る。
ほぼ一定の基準バイアス電圧ＶＲＥＦが与えられてい
る。ＰＭＯＳトランジスタ２１，２２、ＮＭＯＳトラン
ジスタ３１，３２はカレントミラー回路を構成してお
り、ＰＭＯＳトランジスタ２２のドレイン電圧がバイア
ス電圧ＰＢＩＡＳとして、ＮＭＯＳトランジスタ３１の
ドレイン電圧がバイアス電圧ＮＢＩＡＳとして得られ
る。
【００３７】バイアス電圧ＰＢＩＡＳは、ＰＭＯＳトラ
ンジスタ２４，２５のゲートに与えられ、バイアス電圧
ＮＢＩＡＳは、ＮＭＯＳトランジスタ３４，３５のゲー
トに与えられている。ＰＭＯＳトランジスタ２４，２５
のソースには電源電圧ＶＤＤが与えられ、ＮＭＯＳトラ
ンジスタ３４，３５のソースには接地電圧ＶＳＳが与え
られている。
ンジスタ２４，２５のゲートに与えられ、バイアス電圧
ＮＢＩＡＳは、ＮＭＯＳトランジスタ３４，３５のゲー
トに与えられている。ＰＭＯＳトランジスタ２４，２５
のソースには電源電圧ＶＤＤが与えられ、ＮＭＯＳトラ
ンジスタ３４，３５のソースには接地電圧ＶＳＳが与え
られている。
【００３８】ＮＭＯＳトランジスタ３６，３７のオン、
オフを制御することにより、信号ＴＤ，ＮＴＤを制御す
ることができるようになっている。ＰＭＯＳトランジス
タ２４，２５及びＮＭＯＳトランジスタ３４，３５は、
信号ＴＤ，ＮＴＤとして定電流を流すために用いられて
いる。
オフを制御することにより、信号ＴＤ，ＮＴＤを制御す
ることができるようになっている。ＰＭＯＳトランジス
タ２４，２５及びＮＭＯＳトランジスタ３４，３５は、
信号ＴＤ，ＮＴＤとして定電流を流すために用いられて
いる。
【００３９】ＰＭＯＳトランジスタ２３のソースには電
源電圧ＶＤＤが、ドレインにはバイアス電圧ＰＢＩＡＳ
が与えられている。ＮＭＯＳトランジスタ３３のソース
には接地電圧ＶＳＳが、ドレインにはバイアス電圧ＮＢ
ＩＡＳが与えられている。ＰＭＯＳトランジスタ２３の
ゲート及びインバータ２８には、ドライバ出力制御信号
ＴＣＥが入力されている。ＮＭＯＳトランジスタ３３の
ゲートには、インバータ２８の出力が与えられている。
源電圧ＶＤＤが、ドレインにはバイアス電圧ＰＢＩＡＳ
が与えられている。ＮＭＯＳトランジスタ３３のソース
には接地電圧ＶＳＳが、ドレインにはバイアス電圧ＮＢ
ＩＡＳが与えられている。ＰＭＯＳトランジスタ２３の
ゲート及びインバータ２８には、ドライバ出力制御信号
ＴＣＥが入力されている。ＮＭＯＳトランジスタ３３の
ゲートには、インバータ２８の出力が与えられている。
【００４０】駆動部２０は、制御信号ＴＣＥの論理レベ
ルに従って、定電流源として動作するＰＭＯＳトランジ
スタ２４及び２５、並びにＮＭＯＳトランジスタ３４及
び３５をオンにしたりオフにしたりすることにより、出
力の状態をノーマルな状態と高インピーダンス状態との
いずれかに切り替えることが可能である。
ルに従って、定電流源として動作するＰＭＯＳトランジ
スタ２４及び２５、並びにＮＭＯＳトランジスタ３４及
び３５をオンにしたりオフにしたりすることにより、出
力の状態をノーマルな状態と高インピーダンス状態との
いずれかに切り替えることが可能である。
【００４１】制御信号ＴＣＥ＝１のときは、ＰＭＯＳト
ランジスタ２３及びＮＭＯＳトランジスタ３３はともに
オフである。このとき、駆動部２０はノーマルモードで
動作する。駆動部２０は、基準バイアス電圧ＶＲＥＦに
よりコントロールされた一定電流を、信号ＤＩＮ，ＮＤ
ＩＮのレベルに対応する方向にコントロールして電気ケ
ーブル３Ａ，３Ｂに流し込む。
ランジスタ２３及びＮＭＯＳトランジスタ３３はともに
オフである。このとき、駆動部２０はノーマルモードで
動作する。駆動部２０は、基準バイアス電圧ＶＲＥＦに
よりコントロールされた一定電流を、信号ＤＩＮ，ＮＤ
ＩＮのレベルに対応する方向にコントロールして電気ケ
ーブル３Ａ，３Ｂに流し込む。
【００４２】すなわち、信号ＤＩＮ＝１（ＮＤＩＮ＝
０）ならば、ＮＭＯＳトランジスタ３６がオフ、ＮＭＯ
Ｓトランジスタ３７がオンであるので、駆動部２０は、
信号ＴＤとして“１”を出力し、信号ＴＤのノードから
信号ＮＴＤのノードへ電流が流れる。信号ＤＩＮ＝０
（ＮＤＩＮ＝１）ならば、ＮＭＯＳトランジスタ３６が
オン、ＮＭＯＳトランジスタ３７がオフであるので、駆
動部２０は、信号ＴＤとして“０”を出力し、信号ＮＴ
Ｄのノードから信号ＴＤのノードへ電流が流れる。
０）ならば、ＮＭＯＳトランジスタ３６がオフ、ＮＭＯ
Ｓトランジスタ３７がオンであるので、駆動部２０は、
信号ＴＤとして“１”を出力し、信号ＴＤのノードから
信号ＮＴＤのノードへ電流が流れる。信号ＤＩＮ＝０
（ＮＤＩＮ＝１）ならば、ＮＭＯＳトランジスタ３６が
オン、ＮＭＯＳトランジスタ３７がオフであるので、駆
動部２０は、信号ＴＤとして“０”を出力し、信号ＮＴ
Ｄのノードから信号ＴＤのノードへ電流が流れる。
【００４３】制御信号ＴＣＥ＝０のときは、ＰＭＯＳト
ランジスタ２３及びＮＭＯＳトランジスタ３３はともに
オンであり、ＰＭＯＳトランジスタ２４及び２５、並び
にＮＭＯＳトランジスタ３４及び３５がオフになる。こ
のため、駆動部２０の出力は高インピーダンス状態にな
る。つまり、駆動部２０は高インピーダンスモードで動
作する。
ランジスタ２３及びＮＭＯＳトランジスタ３３はともに
オンであり、ＰＭＯＳトランジスタ２４及び２５、並び
にＮＭＯＳトランジスタ３４及び３５がオフになる。こ
のため、駆動部２０の出力は高インピーダンス状態にな
る。つまり、駆動部２０は高インピーダンスモードで動
作する。
【００４４】このように、駆動部２０は、制御信号ＴＣ
Ｅが“１”のときは、入力された信号ＤＩＮ，ＮＤＩＮ
をそれぞれ同じ論理値の信号ＴＤ，ＮＴＤとして出力
し、制御信号ＴＣＥが“０”のときは、出力を高インピ
ーダンス状態にする。
Ｅが“１”のときは、入力された信号ＤＩＮ，ＮＤＩＮ
をそれぞれ同じ論理値の信号ＴＤ，ＮＴＤとして出力
し、制御信号ＴＣＥが“０”のときは、出力を高インピ
ーダンス状態にする。
【００４５】図５は、図２の制御部１０の構成の例を示
す回路図である。制御部１０は、ＮＡＮＤゲート１１，
１２と、ＡＮＤゲート１３，１４，１５と、ＯＲゲート
１６とを備えている。
す回路図である。制御部１０は、ＮＡＮＤゲート１１，
１２と、ＡＮＤゲート１３，１４，１５と、ＯＲゲート
１６とを備えている。
【００４６】制御部１０には、データ信号Ｄ，ＮＤ、光
／電気モード選択信号ＯＰＴ、及び高インピーダンス期
間を識別する識別信号ＨＩＺが入力されている。制御部
１０は、これらの信号に従って、信号ＤＩＮ，ＮＤＩ
Ｎ、及びドライバ出力制御信号ＴＣＥを生成し、駆動部
２０に出力する。
／電気モード選択信号ＯＰＴ、及び高インピーダンス期
間を識別する識別信号ＨＩＺが入力されている。制御部
１０は、これらの信号に従って、信号ＤＩＮ，ＮＤＩ
Ｎ、及びドライバ出力制御信号ＴＣＥを生成し、駆動部
２０に出力する。
【００４７】図６は、図２の制御部１０の入出力信号の
関係を表す真理値表を示す説明図である。図６の真理値
表の通り、電気モード（ＯＰＴ＝０）の場合は、制御部
１０は、識別信号ＨＩＺ＝１の期間においては制御信号
ＴＣＥ＝０とし、駆動部２０を高インピーダンスモード
で動作させる。このとき、ドライバ回路１００の出力、
すなわち、駆動部２０の出力は高インピーダンス状態と
なる。一方、識別信号ＨＩＺ＝０のときは、制御部１０
は、制御信号ＴＣＥ＝１とし、駆動部２０をノーマルモ
ードで動作させる。このとき、制御部１０は、信号ＤＩ
Ｎ＝Ｄ、ＮＤＩＮ＝ＮＤとし、入力されたデータ信号
Ｄ，ＮＤが、それぞれ同じ論理値の信号ＴＤ，ＮＴＤと
して出力されるようにする。
関係を表す真理値表を示す説明図である。図６の真理値
表の通り、電気モード（ＯＰＴ＝０）の場合は、制御部
１０は、識別信号ＨＩＺ＝１の期間においては制御信号
ＴＣＥ＝０とし、駆動部２０を高インピーダンスモード
で動作させる。このとき、ドライバ回路１００の出力、
すなわち、駆動部２０の出力は高インピーダンス状態と
なる。一方、識別信号ＨＩＺ＝０のときは、制御部１０
は、制御信号ＴＣＥ＝１とし、駆動部２０をノーマルモ
ードで動作させる。このとき、制御部１０は、信号ＤＩ
Ｎ＝Ｄ、ＮＤＩＮ＝ＮＤとし、入力されたデータ信号
Ｄ，ＮＤが、それぞれ同じ論理値の信号ＴＤ，ＮＴＤと
して出力されるようにする。
【００４８】光モード（ＯＰＴ＝１）の場合は、制御部
１０は、識別信号ＨＩＺ＝１の期間においては、ドライ
バ回路１００の出力を高インピーダンス状態とすること
なく、ＴＤ＝０、ＮＴＤ＝１である差動信号を出力す
る。つまり制御部１０は、駆動部２０をノーマルモード
で動作させるために、制御信号ＴＣＥ＝１とし、同時に
信号ＤＩＮ＝０、ＮＤＩＮ＝１とする。一方、識別信号
ＨＩＺ＝０のときは、制御部１０は、電気モードの場合
と同様に動作する。
１０は、識別信号ＨＩＺ＝１の期間においては、ドライ
バ回路１００の出力を高インピーダンス状態とすること
なく、ＴＤ＝０、ＮＴＤ＝１である差動信号を出力す
る。つまり制御部１０は、駆動部２０をノーマルモード
で動作させるために、制御信号ＴＣＥ＝１とし、同時に
信号ＤＩＮ＝０、ＮＤＩＮ＝１とする。一方、識別信号
ＨＩＺ＝０のときは、制御部１０は、電気モードの場合
と同様に動作する。
【００４９】図７は、電気モード時のスピードネゴシエ
ーション期間におけるドライバ回路１００の各部の波形
を示すグラフである。また、図８は、光モード時のスピ
ードネゴシエーション期間におけるドライバ回路１００
の各部の波形を示すグラフである。図７及び図８におい
て、“Ｘ”は入力信号の論理レベルが任意であることを
示す。また、ここで例として示したスピードネゴシエー
ション期間以外においても同様に、ドライバ回路１００
は、光モード時にはその出力を高インピーダンス状態に
はしない。
ーション期間におけるドライバ回路１００の各部の波形
を示すグラフである。また、図８は、光モード時のスピ
ードネゴシエーション期間におけるドライバ回路１００
の各部の波形を示すグラフである。図７及び図８におい
て、“Ｘ”は入力信号の論理レベルが任意であることを
示す。また、ここで例として示したスピードネゴシエー
ション期間以外においても同様に、ドライバ回路１００
は、光モード時にはその出力を高インピーダンス状態に
はしない。
【００５０】以上の説明においては、ドライバ回路１０
０は、光トランシーバを接続した時（光モード時）は、
識別信号ＨＩＺ＝１の期間において、信号ＴＤを“０”
に固定した差動信号を出力する（制御部１０が、信号Ｄ
ＩＮ＝０，ＮＤＩＮ＝１とする）としたが、この期間に
おいて、信号ＴＤを“１”に固定した差動信号を出力す
る（制御部１０が、信号ＤＩＮ＝１，ＮＤＩＮ＝０とす
る）ようにすることも可能である。
０は、光トランシーバを接続した時（光モード時）は、
識別信号ＨＩＺ＝１の期間において、信号ＴＤを“０”
に固定した差動信号を出力する（制御部１０が、信号Ｄ
ＩＮ＝０，ＮＤＩＮ＝１とする）としたが、この期間に
おいて、信号ＴＤを“１”に固定した差動信号を出力す
る（制御部１０が、信号ＤＩＮ＝１，ＮＤＩＮ＝０とす
る）ようにすることも可能である。
【００５１】このように、制御部１０は、光／電気モー
ド選択信号ＯＰＴと、識別信号ＨＩＺと、データ信号
Ｄ，ＮＤとを入力とし、これらの信号に基づいて、ドラ
イバ出力制御信号ＴＣＥ等の駆動部２０を制御する信号
を生成し、駆動部２０を制御する。そして、ドライバ回
路１００は、光トランシーバが接続された時（ＯＰＴ＝
１）は、識別信号ＨＩＺの論理レベルにかかわらず、出
力が高インピーダンス状態とはならないようにし、一
方、電気ケーブルが接続された時（ＯＰＴ＝０）は、識
別信号ＨＩＺの論理レベルに従って出力が高インピーダ
ンス状態となり得るようにする。これにより、光ケーブ
ル及び電気ケーブルに兼用可能なドライバ回路を提供す
ることが可能になる。
ド選択信号ＯＰＴと、識別信号ＨＩＺと、データ信号
Ｄ，ＮＤとを入力とし、これらの信号に基づいて、ドラ
イバ出力制御信号ＴＣＥ等の駆動部２０を制御する信号
を生成し、駆動部２０を制御する。そして、ドライバ回
路１００は、光トランシーバが接続された時（ＯＰＴ＝
１）は、識別信号ＨＩＺの論理レベルにかかわらず、出
力が高インピーダンス状態とはならないようにし、一
方、電気ケーブルが接続された時（ＯＰＴ＝０）は、識
別信号ＨＩＺの論理レベルに従って出力が高インピーダ
ンス状態となり得るようにする。これにより、光ケーブ
ル及び電気ケーブルに兼用可能なドライバ回路を提供す
ることが可能になる。
【００５２】（第１の変形例）図９は、第１の変形例に
係るドライバ回路２００の構成を示すブロック図であ
る。図９のドライバ回路２００は、図２のドライバ回路
１００において、光／電気モード選択信号ＯＰＴとして
電源電圧ＶＤＤを与えたものである。この場合、光／電
気モード選択信号ＯＰＴが“１”に固定されるので、ド
ライバ回路２００は光トランシーバ専用の回路となる。
また、光／電気モード選択信号ＯＰＴとして接地電圧Ｖ
ＳＳを与えるようにしてもよい。この場合、光／電気モ
ード選択信号ＯＰＴが“０”に固定されるので、ドライ
バ回路は電気ケーブル専用の回路となる。
係るドライバ回路２００の構成を示すブロック図であ
る。図９のドライバ回路２００は、図２のドライバ回路
１００において、光／電気モード選択信号ＯＰＴとして
電源電圧ＶＤＤを与えたものである。この場合、光／電
気モード選択信号ＯＰＴが“１”に固定されるので、ド
ライバ回路２００は光トランシーバ専用の回路となる。
また、光／電気モード選択信号ＯＰＴとして接地電圧Ｖ
ＳＳを与えるようにしてもよい。この場合、光／電気モ
ード選択信号ＯＰＴが“０”に固定されるので、ドライ
バ回路は電気ケーブル専用の回路となる。
【００５３】このように、第１の変形例によると、光／
電気モード選択信号ＯＰＴとして与える電圧を変えるの
みで、同一の回路を光トランシーバ専用のドライバ回
路、又は電気ケーブル専用のドライバ回路として提供す
ることができる。また、ドライバ回路をパッケージ化す
る場合に、光／電気モード選択信号ＯＰＴのためのピン
を設ける必要がない。
電気モード選択信号ＯＰＴとして与える電圧を変えるの
みで、同一の回路を光トランシーバ専用のドライバ回
路、又は電気ケーブル専用のドライバ回路として提供す
ることができる。また、ドライバ回路をパッケージ化す
る場合に、光／電気モード選択信号ＯＰＴのためのピン
を設ける必要がない。
【００５４】（第２の変形例）図１０は、第２の変形例
に係るドライバ回路３００の構成を示すブロック図であ
る。図１０のドライバ回路３００は、図２のドライバ回
路１００において、制御部１０に代えて制御部３１０を
備えたものである。図１１は、図１０の制御部３１０の
入出力信号の関係を表す真理値表を示す説明図である。
制御部３１０は、出力する信号ＤＩＮ，ＮＤＩＮの論理
レベルを指定する信号ＳＴＡＴＥを入力としている。図
１１において、“Ｘ”は入力信号の論理レベルが任意で
あることを示す。図１０の制御部３１０は、図５の制御
部１０の回路にわずかな変更を加えたものであって、当
業者であれば図１１の真理値表に基づいて容易に構成す
ることができるので、その回路図は省略する。
に係るドライバ回路３００の構成を示すブロック図であ
る。図１０のドライバ回路３００は、図２のドライバ回
路１００において、制御部１０に代えて制御部３１０を
備えたものである。図１１は、図１０の制御部３１０の
入出力信号の関係を表す真理値表を示す説明図である。
制御部３１０は、出力する信号ＤＩＮ，ＮＤＩＮの論理
レベルを指定する信号ＳＴＡＴＥを入力としている。図
１１において、“Ｘ”は入力信号の論理レベルが任意で
あることを示す。図１０の制御部３１０は、図５の制御
部１０の回路にわずかな変更を加えたものであって、当
業者であれば図１１の真理値表に基づいて容易に構成す
ることができるので、その回路図は省略する。
【００５５】図１１に示すように、ドライバ回路３００
が光トランシーバを駆動し（光／電気モード選択信号Ｏ
ＰＴ＝１）、識別信号ＨＩＺ＝１である場合において、
制御部３１０は、信号ＳＴＡＴＥ＝０のときは信号ＤＩ
Ｎ＝０、ＮＤＩＮ＝１を出力し、信号ＳＴＡＴＥ＝１の
ときは信号ＤＩＮ＝１、ＮＤＩＮ＝０を出力する。この
場合、ドライバ出力制御信号ＴＣＥ＝１であるので、駆
動部２０は、信号ＴＤ，ＮＴＤとして、それぞれ信号Ｄ
ＩＮ，ＮＤＩＮと同じ論理値を有する信号を出力する。
その他の場合については、制御部３１０は、図２の制御
部１０と同様の動作をする。
が光トランシーバを駆動し（光／電気モード選択信号Ｏ
ＰＴ＝１）、識別信号ＨＩＺ＝１である場合において、
制御部３１０は、信号ＳＴＡＴＥ＝０のときは信号ＤＩ
Ｎ＝０、ＮＤＩＮ＝１を出力し、信号ＳＴＡＴＥ＝１の
ときは信号ＤＩＮ＝１、ＮＤＩＮ＝０を出力する。この
場合、ドライバ出力制御信号ＴＣＥ＝１であるので、駆
動部２０は、信号ＴＤ，ＮＴＤとして、それぞれ信号Ｄ
ＩＮ，ＮＤＩＮと同じ論理値を有する信号を出力する。
その他の場合については、制御部３１０は、図２の制御
部１０と同様の動作をする。
【００５６】このように、第２の変形例によると、光ト
ランシーバ及び光ケーブルを用いた通信をする場合に、
高インピーダンス期間（識別信号ＨＩＺ＝１である期
間）において、ドライバ回路が出力する差動信号を指定
することができる。ユーザが、ドライバ回路が出力する
差動信号を場合に応じて指定することができるので、ド
ライバ回路の汎用性を高めることができる。
ランシーバ及び光ケーブルを用いた通信をする場合に、
高インピーダンス期間（識別信号ＨＩＺ＝１である期
間）において、ドライバ回路が出力する差動信号を指定
することができる。ユーザが、ドライバ回路が出力する
差動信号を場合に応じて指定することができるので、ド
ライバ回路の汎用性を高めることができる。
【００５７】（第３の変形例）図１２は、第３の変形例
に係るドライバ回路４００の構成を示すブロック図であ
る。図１２のドライバ回路４００は、図２のドライバ回
路１００と、情報を蓄えるレジスタ６４と、レジスタ参
照部６０とを有している。レジスタ参照部６０は、レジ
スタ６４の特定ビットに蓄えられた“０”又は“１”で
表された情報に応じた論理レベルの信号を、光／電気モ
ード選択信号ＯＰＴとしてドライバ回路１００に出力す
る。このレジスタ６４は外部のＣＰＵ（central proces
sing unit）６６から読み書き可能となっている。ＣＰ
Ｕ６６は、レジスタ６４のアドレスを指定したソフトウ
ェアを実行して、レジスタ６４の内容を書き換える。
に係るドライバ回路４００の構成を示すブロック図であ
る。図１２のドライバ回路４００は、図２のドライバ回
路１００と、情報を蓄えるレジスタ６４と、レジスタ参
照部６０とを有している。レジスタ参照部６０は、レジ
スタ６４の特定ビットに蓄えられた“０”又は“１”で
表された情報に応じた論理レベルの信号を、光／電気モ
ード選択信号ＯＰＴとしてドライバ回路１００に出力す
る。このレジスタ６４は外部のＣＰＵ（central proces
sing unit）６６から読み書き可能となっている。ＣＰ
Ｕ６６は、レジスタ６４のアドレスを指定したソフトウ
ェアを実行して、レジスタ６４の内容を書き換える。
【００５８】光ケーブル及び電気ケーブルのいずれを用
いるかを予めソフトウェアに記述しておけば、ＣＰＵ６
６にソフトウェアを実行させるのみで、光モード及び電
気モードのいずれかを適切に選択し、通信を行うことが
可能となる。
いるかを予めソフトウェアに記述しておけば、ＣＰＵ６
６にソフトウェアを実行させるのみで、光モード及び電
気モードのいずれかを適切に選択し、通信を行うことが
可能となる。
【００５９】なお、ＣＰＵ６６に代えて、ソフトウェア
に従って動作するＤＳＰ（digitalsignal processor）
等によってレジスタ６４を書き換えるようにしてもよ
い。
に従って動作するＤＳＰ（digitalsignal processor）
等によってレジスタ６４を書き換えるようにしてもよ
い。
【００６０】（第４の変形例）図１３は、第４の変形例
に係るドライバ回路５００の構成を示すブロック図であ
る。図１３のドライバ回路５００は、制御部１０と駆動
部２０とを備える図２のドライバ回路１００と、送信側
の差動信号の同相電圧ＴＣＭＴのレベル判定を行う判断
部５０とを備えている。駆動部２０が出力する差動信号
には、同相電圧ＴＣＭＴとして終端電位ＶＴＥＲＭが与
えられている。
に係るドライバ回路５００の構成を示すブロック図であ
る。図１３のドライバ回路５００は、制御部１０と駆動
部２０とを備える図２のドライバ回路１００と、送信側
の差動信号の同相電圧ＴＣＭＴのレベル判定を行う判断
部５０とを備えている。駆動部２０が出力する差動信号
には、同相電圧ＴＣＭＴとして終端電位ＶＴＥＲＭが与
えられている。
【００６１】図１４は、図１３の判断部５０の構成を示
す回路図である。判断部５０は比較器５１を有してお
り、比較器５１は、基準電圧ＶＲＥＦ２と同相電圧ＴＣ
ＭＴを比較し、その結果を光／電気モード選択信号ＯＰ
Ｔとして制御部１０に出力する。比較器５１は、同相電
圧ＴＣＭＴが基準電圧ＶＲＥＦ２より大きいときは
“１”を出力し、同相電圧ＴＣＭＴが基準電圧ＶＲＥＦ
２より小さいときは“０”を出力する。同相電圧ＴＣＭ
Ｔは、終端抵抗４１と終端抵抗４２との間の接続点に与
えられる終端電位ＶＴＥＲＭにより決まる。ここで、例
えば、終端電位ＶＴＥＲＭのレベルが、光ケーブルの場
合はＶＴＥＲＭ＞ＶＲＥＦ２とし、電気ケーブルの場合
はＶＴＥＲＭ＜ＶＲＥＦ２とするという規約に従うよう
にしておく。
す回路図である。判断部５０は比較器５１を有してお
り、比較器５１は、基準電圧ＶＲＥＦ２と同相電圧ＴＣ
ＭＴを比較し、その結果を光／電気モード選択信号ＯＰ
Ｔとして制御部１０に出力する。比較器５１は、同相電
圧ＴＣＭＴが基準電圧ＶＲＥＦ２より大きいときは
“１”を出力し、同相電圧ＴＣＭＴが基準電圧ＶＲＥＦ
２より小さいときは“０”を出力する。同相電圧ＴＣＭ
Ｔは、終端抵抗４１と終端抵抗４２との間の接続点に与
えられる終端電位ＶＴＥＲＭにより決まる。ここで、例
えば、終端電位ＶＴＥＲＭのレベルが、光ケーブルの場
合はＶＴＥＲＭ＞ＶＲＥＦ２とし、電気ケーブルの場合
はＶＴＥＲＭ＜ＶＲＥＦ２とするという規約に従うよう
にしておく。
【００６２】この規約に基づくことにより、比較器５１
の出力を光／電気モード選択信号ＯＰＴとすると、電気
ケーブルと光トランシーバとのどちらがドライバ回路５
００に接続されたのかが判定され、光／電気モード選択
信号ＯＰＴの設定が自動化される。これにより、マニュ
アルによるスイッチング作業が不要となる。
の出力を光／電気モード選択信号ＯＰＴとすると、電気
ケーブルと光トランシーバとのどちらがドライバ回路５
００に接続されたのかが判定され、光／電気モード選択
信号ＯＰＴの設定が自動化される。これにより、マニュ
アルによるスイッチング作業が不要となる。
【００６３】（第５の変形例）図１５は、第５の変形例
に係るデータ通信装置の構成を示すブロック図である。
図１５のデータ通信装置は、図２のドライバ回路１００
と、相手側からのデータを差動信号線対を介して受ける
レシーバ回路６７０と、このレシーバ回路６７０に入力
される、信号ＲＤ，ＮＲＤで構成される差動信号の同相
電圧ＴＣＭＲの大きさを判断する判断部５０と、終端抵
抗４１，４２，４６，４７とを備えている。レシーバ回
路６７０には、図１（ａ），（ｂ）のレシーバ回路１７
０と同様に、ドライバ回路に駆動された電気ケーブル、
又は受信側の光トランシーバが接続されている。終端抵
抗４６及び４７の抵抗値はほぼ等しいとする。
に係るデータ通信装置の構成を示すブロック図である。
図１５のデータ通信装置は、図２のドライバ回路１００
と、相手側からのデータを差動信号線対を介して受ける
レシーバ回路６７０と、このレシーバ回路６７０に入力
される、信号ＲＤ，ＮＲＤで構成される差動信号の同相
電圧ＴＣＭＲの大きさを判断する判断部５０と、終端抵
抗４１，４２，４６，４７とを備えている。レシーバ回
路６７０には、図１（ａ），（ｂ）のレシーバ回路１７
０と同様に、ドライバ回路に駆動された電気ケーブル、
又は受信側の光トランシーバが接続されている。終端抵
抗４６及び４７の抵抗値はほぼ等しいとする。
【００６４】判断部５０は、図１４の比較器５１を有
し、比較器５１は、受信側の同相電圧ＴＣＭＲと基準電
圧ＶＲＥＦ３とを比較して、電気ケーブルと光トランシ
ーバとのどちらが接続されているのかを判定するので、
光／電気モード選択信号ＯＰＴの設定を自動化すること
ができる。
し、比較器５１は、受信側の同相電圧ＴＣＭＲと基準電
圧ＶＲＥＦ３とを比較して、電気ケーブルと光トランシ
ーバとのどちらが接続されているのかを判定するので、
光／電気モード選択信号ＯＰＴの設定を自動化すること
ができる。
【００６５】電気ケーブルを用いる場合には、電気ケー
ブルは送信側のドライバ回路が有するＬＳＩ（large-sc
ale integration）によって駆動される。通常、このＬ
ＳＩはＣＭＯＳ（complementary metal oxide semicond
uctor）回路で構成されている。ここで、送信側では、
電気ケーブルに終端電位を与えないものとする。光ケー
ブルを用いる場合には、受信側の光トランシーバが、受
信した光信号を差動信号に変換してレシーバ回路６７０
に出力する。通常、光トランシーバは、電源電圧が５Ｖ
であり、バイポーラトランジスタで構成されている。光
トランシーバの出力は、ＰＥＣＬ（pseudo emitter cou
pled logic）信号として得られるので、その同相電圧
は、通常、ＣＭＯＳ回路であるＬＳＩが出力する差動信
号の同相電圧よりも高い値である。また、光トランシー
バの出力の同相電圧が、送信側のＬＳＩが出力する差動
信号の同相電圧よりも常に高い値となるように、光トラ
ンシーバを構成しておくこともできる。
ブルは送信側のドライバ回路が有するＬＳＩ（large-sc
ale integration）によって駆動される。通常、このＬ
ＳＩはＣＭＯＳ（complementary metal oxide semicond
uctor）回路で構成されている。ここで、送信側では、
電気ケーブルに終端電位を与えないものとする。光ケー
ブルを用いる場合には、受信側の光トランシーバが、受
信した光信号を差動信号に変換してレシーバ回路６７０
に出力する。通常、光トランシーバは、電源電圧が５Ｖ
であり、バイポーラトランジスタで構成されている。光
トランシーバの出力は、ＰＥＣＬ（pseudo emitter cou
pled logic）信号として得られるので、その同相電圧
は、通常、ＣＭＯＳ回路であるＬＳＩが出力する差動信
号の同相電圧よりも高い値である。また、光トランシー
バの出力の同相電圧が、送信側のＬＳＩが出力する差動
信号の同相電圧よりも常に高い値となるように、光トラ
ンシーバを構成しておくこともできる。
【００６６】したがって、レシーバ回路６７０に入力さ
れる差動信号の同相電圧ＴＣＭＲによって、電気ケーブ
ルと光トランシーバとのどちらが接続されたのかの判定
が行なえる。この場合は、図１４を参照して説明したよ
うな、終端電位ＶＴＥＲＭと基準電圧ＶＲＥＦ２との間
の規約は必要としないので、このデータ通信装置を使用
したシステムにおける設計の自由度が増す。
れる差動信号の同相電圧ＴＣＭＲによって、電気ケーブ
ルと光トランシーバとのどちらが接続されたのかの判定
が行なえる。この場合は、図１４を参照して説明したよ
うな、終端電位ＶＴＥＲＭと基準電圧ＶＲＥＦ２との間
の規約は必要としないので、このデータ通信装置を使用
したシステムにおける設計の自由度が増す。
【００６７】
【発明の効果】以上のように本発明によると、ドライバ
回路の出力が高インピーダンス状態となることを許さな
い光トランシーバもドライバ回路に直接接続可能にな
る。１つのドライバ回路で光ケーブルを用いた通信も電
気ケーブルを用いた通信も可能となるので、データ伝送
システムのコスト削減につながる。また、後のメディア
変更（電気ケーブルから光ケーブルへの伝送ケーブルの
変更等）にも対応可能となり、システム設計の柔軟性が
増す。
回路の出力が高インピーダンス状態となることを許さな
い光トランシーバもドライバ回路に直接接続可能にな
る。１つのドライバ回路で光ケーブルを用いた通信も電
気ケーブルを用いた通信も可能となるので、データ伝送
システムのコスト削減につながる。また、後のメディア
変更（電気ケーブルから光ケーブルへの伝送ケーブルの
変更等）にも対応可能となり、システム設計の柔軟性が
増す。
【図１】（ａ）は、本発明の実施形態に係るシリアルデ
ータ伝送システムの構成例を、伝送路として電気ケーブ
ルを用いる場合について示すブロック図である。（ｂ）
は、本発明の実施形態に係るシリアルデータ伝送システ
ムの構成例を、伝送路として光ケーブルを用いる場合に
ついて示すブロック図である。
ータ伝送システムの構成例を、伝送路として電気ケーブ
ルを用いる場合について示すブロック図である。（ｂ）
は、本発明の実施形態に係るシリアルデータ伝送システ
ムの構成例を、伝送路として光ケーブルを用いる場合に
ついて示すブロック図である。
【図２】本発明の実施形態に係るドライバ回路の構成を
示すブロック図である。
示すブロック図である。
【図３】図２の駆動部の構成の例を示す回路図である。
【図４】図２の駆動部の入出力信号の関係を表す真理値
表を示す説明図である。
表を示す説明図である。
【図５】図２の制御部の構成の例を示す回路図である。
【図６】図２の制御部の入出力信号の関係を表す真理値
表を示す説明図である。
表を示す説明図である。
【図７】電気モード時のスピードネゴシエーション期間
におけるドライバ回路の各部の波形を示すグラフであ
る。
におけるドライバ回路の各部の波形を示すグラフであ
る。
【図８】光モード時のスピードネゴシエーション期間に
おけるドライバ回路の各部の波形を示すグラフである。
おけるドライバ回路の各部の波形を示すグラフである。
【図９】第１の変形例に係るドライバ回路の構成を示す
ブロック図である。
ブロック図である。
【図１０】第２の変形例に係るドライバ回路の構成を示
すブロック図である。
すブロック図である。
【図１１】図１０の制御部の入出力信号の関係を表す真
理値表を示す説明図である。
理値表を示す説明図である。
【図１２】第３の変形例に係るドライバ回路の構成を示
すブロック図である。
すブロック図である。
【図１３】第４の変形例に係るドライバ回路の構成を示
すブロック図である。
すブロック図である。
【図１４】図１３の判断部の構成を示す回路図である。
【図１５】第５の変形例に係るデータ通信装置の構成を
示すブロック図である。
示すブロック図である。
３Ａ，３Ｂ 電気ケーブル ７ 光ケーブル １０，３１０ 制御部 ２０ 駆動部 ４１，４２ 終端抵抗 ５０ 判断部 ６４ レジスタ １００，２００，３００，４００，５００ ドライバ回
路 １３０，１８０ 光トランシーバ １７０，６７０ レシーバ回路 ＨＩＺ 識別信号 ＯＰＴ 光／電気モード選択信号（選択信号） Ｄ，ＮＤ データ信号 ＴＤ／ＮＴＤ，ＲＤ／ＮＲＤ 差動信号 ＴＣＭＴ，ＴＣＭＲ 同相電圧 ＶＲＥＦ２，ＶＲＥＦ３ 基準電圧
路 １３０，１８０ 光トランシーバ １７０，６７０ レシーバ回路 ＨＩＺ 識別信号 ＯＰＴ 光／電気モード選択信号（選択信号） Ｄ，ＮＤ データ信号 ＴＤ／ＮＴＤ，ＲＤ／ＮＲＤ 差動信号 ＴＣＭＴ，ＴＣＭＲ 同相電圧 ＶＲＥＦ２，ＶＲＥＦ３ 基準電圧
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5K029 AA18 CC01 CC04 GG07
Claims (8)
- 【請求項１】 入力された識別信号によって示された所
定の期間においては、入力されたデータ信号に従って差
動信号を出力し、前記所定の期間以外の期間において
は、その出力を高インピーダンス状態にするか、又はそ
の出力を高インピーダンス状態にしないで所定の差動信
号を出力するか、を選択することができるように構成さ
れたドライバ回路。 - 【請求項２】 入力された信号に応じて差動信号を生成
し、電気ケーブル又は光トランシーバに出力する駆動部
と、 前記駆動部に電気ケーブル及び光トランシーバのうちの
いずれを駆動させるかを選択する選択信号、前記駆動部
の出力を制御する識別信号、及びデータ信号を入力と
し、これらの信号に応じた信号を生成して前記駆動部に
出力する制御部とを備え、 前記制御部は、 前記識別信号によって示された所定の期間においては、
前記データ信号に従った差動信号を出力するように、ま
た、前記所定の期間以外の期間においては、前記選択信
号が電気ケーブルを選択するものである場合は、前記駆
動部の出力を高インピーダンス状態にし、前記選択信号
が光トランシーバを選択するものである場合は、前記駆
動部の出力を高インピーダンス状態にしないで所定の差
動信号を出力するように、前記駆動部を制御するもので
あるドライバ回路。 - 【請求項３】 請求項２に記載のドライバ回路におい
て、 前記駆動部の出力には終端抵抗が接続されており、 前記駆動部の出力が高インピーダンス状態の際には、前
記終端抵抗に生じる電圧の大きさが所定の値以下である
ことを特徴とするドライバ回路。 - 【請求項４】 請求項２に記載のドライバ回路におい
て、 前記選択信号が予め定められた論理レベルに固定されて
いることを特徴とするドライバ回路。 - 【請求項５】 請求項２に記載のドライバ回路におい
て、 前記制御部は、 前記選択信号が光トランシーバを選択するものである場
合に、前記所定の差動信号を指定することができるよう
に構成されていることを特徴とするドライバ回路。 - 【請求項６】 請求項２に記載のドライバ回路におい
て、 外部より読み書き可能なレジスタを更に備え、 前記レジスタが格納する情報に基づいて生成された信号
を前記選択信号として用いることを特徴とするドライバ
回路。 - 【請求項７】 請求項２に記載のドライバ回路におい
て、 前記駆動部が出力する差動信号には所定の同相電圧が与
えられており、 前記同相電圧と所定の基準電圧とを比較し、その結果を
前記選択信号として前記制御部に出力する判断部を更に
備えることを特徴とするドライバ回路。 - 【請求項８】 請求項２に記載のドライバ回路と、 電気ケーブル又は光トランシーバから差動信号を受信す
るレシーバ回路と、 前記レシーバ回路へ入力された差動信号の同相電圧と所
定の基準電圧とを比較し、その結果を前記選択信号とし
て前記制御部に出力する判断部とを備えるデータ通信装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002021824A JP3558618B2 (ja) | 2001-02-02 | 2002-01-30 | ドライバ回路及びデータ通信装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001027501 | 2001-02-02 | ||
| JP2001-27501 | 2001-02-02 | ||
| JP2002021824A JP3558618B2 (ja) | 2001-02-02 | 2002-01-30 | ドライバ回路及びデータ通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002305556A true JP2002305556A (ja) | 2002-10-18 |
| JP3558618B2 JP3558618B2 (ja) | 2004-08-25 |
Family
ID=26608879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002021824A Expired - Fee Related JP3558618B2 (ja) | 2001-02-02 | 2002-01-30 | ドライバ回路及びデータ通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3558618B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004059931A1 (ja) * | 2002-12-25 | 2004-07-15 | Matsushita Electric Industrial Co., Ltd. | データ伝送システムおよびデータ伝送装置 |
| WO2016060133A1 (ja) * | 2014-10-15 | 2016-04-21 | 株式会社フジクラ | 光送信器、アクティブ光ケーブル、及び光送信方法 |
| JP2016144094A (ja) * | 2015-02-03 | 2016-08-08 | ファナック株式会社 | 通信システム |
-
2002
- 2002-01-30 JP JP2002021824A patent/JP3558618B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004059931A1 (ja) * | 2002-12-25 | 2004-07-15 | Matsushita Electric Industrial Co., Ltd. | データ伝送システムおよびデータ伝送装置 |
| WO2016060133A1 (ja) * | 2014-10-15 | 2016-04-21 | 株式会社フジクラ | 光送信器、アクティブ光ケーブル、及び光送信方法 |
| JPWO2016060133A1 (ja) * | 2014-10-15 | 2017-04-27 | 株式会社フジクラ | 光送信器、アクティブ光ケーブル、及び光送信方法 |
| JP2017208838A (ja) * | 2014-10-15 | 2017-11-24 | 株式会社フジクラ | アクティブ光ケーブル |
| US10097278B2 (en) | 2014-10-15 | 2018-10-09 | Fujikura Ltd. | Optical transmitter, active optical cable, and optical transmission method |
| US10122469B2 (en) | 2014-10-15 | 2018-11-06 | Fujikura Ltd. | Optical transmitter, active optical cable, and optical transmission method |
| JP2016144094A (ja) * | 2015-02-03 | 2016-08-08 | ファナック株式会社 | 通信システム |
| US9654214B2 (en) | 2015-02-03 | 2017-05-16 | Fanuc Corporation | Communication system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3558618B2 (ja) | 2004-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0167471B1 (ko) | Cmos 동시 전송 양방향 구동기/수신기 | |
| US6836149B2 (en) | Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit | |
| US7538588B2 (en) | Dual-function drivers | |
| US7228116B2 (en) | Combined transmitter | |
| JP4960833B2 (ja) | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路 | |
| US8026891B2 (en) | Flat panel display including transceiver circuit for digital interface | |
| US6566911B1 (en) | Multiple-mode CMOS I/O cell | |
| JP4169402B2 (ja) | デュアルゲートトランジスタデバイスを持つ定電流ｃｍｏｓ出力ドライバ回路 | |
| US7701262B2 (en) | Transmission line drivers and serial interface data transmission devices including the same | |
| US8154323B2 (en) | Output driver operable over wide range of voltages | |
| US6339622B1 (en) | Data transmission device | |
| JP2005109897A (ja) | Ｌｖｄｓドライバー回路 | |
| JP2011223430A (ja) | 半導体装置 | |
| CN107872218B (zh) | 电流模式逻辑电路 | |
| US7016423B2 (en) | Driver circuit and data communication device | |
| US20050088428A1 (en) | Combined output driver | |
| JP5632390B2 (ja) | Ｃｏｇアプリケーションのためのインターフェースシステム | |
| JP2002305556A (ja) | ドライバ回路及びデータ通信装置 | |
| TW201421905A (zh) | 低電壓差動信號驅動電路以及相容於有線傳輸之電子裝置 | |
| US6774700B1 (en) | Current-mode logic differential signal generation circuit employing squelch | |
| JP2008250725A (ja) | インターフェース回路 | |
| JP2018207195A (ja) | 回路装置及び電子機器 | |
| US6366126B1 (en) | Input circuit, output circuit, and input/output circuit and signal transmission system using the same input/output circuit | |
| US7227381B2 (en) | Input buffer and semiconductor device including the same | |
| JP2001160717A (ja) | バッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040518 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3558618 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |