JP2002305450A - １０進数を２進数にエンコード／デコードする方法 - Google Patents
１０進数を２進数にエンコード／デコードする方法Info
- Publication number
- JP2002305450A JP2002305450A JP2002017981A JP2002017981A JP2002305450A JP 2002305450 A JP2002305450 A JP 2002305450A JP 2002017981 A JP2002017981 A JP 2002017981A JP 2002017981 A JP2002017981 A JP 2002017981A JP 2002305450 A JP2002305450 A JP 2002305450A
- Authority
- JP
- Japan
- Prior art keywords
- decimal
- binary bits
- bits
- digits
- binary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
- H03M7/12—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word having two radices, e.g. binary-coded-decimal code
Abstract
(57)【要約】 （修正有）
【課題】１０進ディジットを２進ビットに変換する方法
を提供する。 【解決手段】１０進数から２進数に及びその逆にエンコ
ードするためのシステム及び方法が提供される。そのコ
ーディングは３個の１０進ディジットを１０個の２進ビ
ットとして表すことに基づいており、チェン／ホーのア
ルゴリズムを発展させたものである。本発明のエンコー
ディングを採用すると、先行の（最上位の）１０進ディ
ジットが０である場合、２進出力のうちの最初の３ビッ
トが０である。最初の２個の１０進ディジットが０であ
る場合、２進出力のうちの最初の６ビットが０である。
従って、２個の１０進ディジットを７個の２進ビットに
及び１個の１０進ディジットを４個の２進ビットにコー
ド化するために同じコーディングが柔軟に使用可能であ
る。
を提供する。 【解決手段】１０進数から２進数に及びその逆にエンコ
ードするためのシステム及び方法が提供される。そのコ
ーディングは３個の１０進ディジットを１０個の２進ビ
ットとして表すことに基づいており、チェン／ホーのア
ルゴリズムを発展させたものである。本発明のエンコー
ディングを採用すると、先行の（最上位の）１０進ディ
ジットが０である場合、２進出力のうちの最初の３ビッ
トが０である。最初の２個の１０進ディジットが０であ
る場合、２進出力のうちの最初の６ビットが０である。
従って、２個の１０進ディジットを７個の２進ビットに
及び１個の１０進ディジットを４個の２進ビットにコー
ド化するために同じコーディングが柔軟に使用可能であ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、特にコンピュータ
・システム等において使用するための１０進数から２進
数への変換及びその逆の変換に関するものである。
・システム等において使用するための１０進数から２進
数への変換及びその逆の変換に関するものである。
【０００２】
【従来の技術】恐らく我々が両手の各々に５本の指を持
っているという生物学的な事実（又は、偶然）のため
に、人間による数学は、多分に１０進方式に基づいてい
る。それとは対照的に、物理的な理由のために、現代の
ディジタル・コンピュータ・システムは、信号の存在に
より１が表され且つ信号の不在により０が表されること
（或いは、その逆）でもって、それらの内部処理に対し
ては２進数を使用する。従って、ほとんどの数値入力デ
ータは１０進形式でコンピュータに与えられるであろ
う。これは、その後に処理のために２進数に変換され、
出力のために１０進数に逆変換されなければならない。
っているという生物学的な事実（又は、偶然）のため
に、人間による数学は、多分に１０進方式に基づいてい
る。それとは対照的に、物理的な理由のために、現代の
ディジタル・コンピュータ・システムは、信号の存在に
より１が表され且つ信号の不在により０が表されること
（或いは、その逆）でもって、それらの内部処理に対し
ては２進数を使用する。従って、ほとんどの数値入力デ
ータは１０進形式でコンピュータに与えられるであろ
う。これは、その後に処理のために２進数に変換され、
出力のために１０進数に逆変換されなければならない。
【０００３】１０進数を２進数として表すいくつかの既
知の方法が存在する。我々が整数だけを考察する場合、
明らかに１０進整数から２進整数へのダイレクト・マッ
ピングが存在する（例えば、２３５は１１１０１０１１
になる）。実数に話を進めると、恐らく、最も自然な方
法は、小数点の右の第１ディジットが１／２を表し、ｎ
番目のディジットが１／２nを表すように、小数点を２
進数に導入することである。この方法の場合の１つの問
題点は、０.１（１０進数）が２進数では連分数であ
り、従って、正確には表され得ないということである。
これは、１０進数から２進数への及びその逆への反復し
た変換によってまるめ誤差が増幅する可能性に通じる。
知の方法が存在する。我々が整数だけを考察する場合、
明らかに１０進整数から２進整数へのダイレクト・マッ
ピングが存在する（例えば、２３５は１１１０１０１１
になる）。実数に話を進めると、恐らく、最も自然な方
法は、小数点の右の第１ディジットが１／２を表し、ｎ
番目のディジットが１／２nを表すように、小数点を２
進数に導入することである。この方法の場合の１つの問
題点は、０.１（１０進数）が２進数では連分数であ
り、従って、正確には表され得ないということである。
これは、１０進数から２進数への及びその逆への反復し
た変換によってまるめ誤差が増幅する可能性に通じる。
【０００４】それとはわずか異なる方法は、整数の累乗
指数を使用して小数点位置を別個に記録することにより
実数でもって対処するように整数表示を拡張することで
ある（これは、固定小数点実数ではなく浮動小数点実数
と呼ばれる）。従って、２３５は、指数の値に従って２
３.５、２.３５、０.２３５等になり得る。これは上記
の連分数の問題点を克服するが、依然として十分に満足
し得るものではない。２進数と１０進数との間の変換は
ハードウエア設計に関しては特に簡単というわけではな
い（この種の機構は、ほとんど常に、速度の関係でハー
ドウエアによって与えられ）。これの理由は、一般的に
云えば、そのような変換が単純なビット操作ではない２
進数の加算を必要とするということである。また、出力
のためには１０進数を切り捨て又は丸めなければならな
いことが割に一般的であり、このコーディング技法でも
ってそのような切り捨て又は丸めを行う（即ち、数値全
体の変換を最初に行うことなく行う）という速い方法が
ない。例えば、適当な指数と共に１.２７を表す０１１
１１１１１は１.３に丸められるし、１.２４を表す０１
１１１１００は１.２に丸められる。
指数を使用して小数点位置を別個に記録することにより
実数でもって対処するように整数表示を拡張することで
ある（これは、固定小数点実数ではなく浮動小数点実数
と呼ばれる）。従って、２３５は、指数の値に従って２
３.５、２.３５、０.２３５等になり得る。これは上記
の連分数の問題点を克服するが、依然として十分に満足
し得るものではない。２進数と１０進数との間の変換は
ハードウエア設計に関しては特に簡単というわけではな
い（この種の機構は、ほとんど常に、速度の関係でハー
ドウエアによって与えられ）。これの理由は、一般的に
云えば、そのような変換が単純なビット操作ではない２
進数の加算を必要とするということである。また、出力
のためには１０進数を切り捨て又は丸めなければならな
いことが割に一般的であり、このコーディング技法でも
ってそのような切り捨て又は丸めを行う（即ち、数値全
体の変換を最初に行うことなく行う）という速い方法が
ない。例えば、適当な指数と共に１.２７を表す０１１
１１１１１は１.３に丸められるし、１.２４を表す０１
１１１１００は１.２に丸められる。
【０００５】これらの問題点を回避する１つの方法は２
進化１０進数を使用することである。この場合、各１０
進ディジット（０−９）は対応する４ビットの２進数に
よってエンコードされるので、一連の１０進ディジット
は４ビットの２進数を連結することによって表され得
る。これは任意の所与の１０進ディジットを他のディジ
ットと無関係に素速く検索することを可能にし、従っ
て、簡単な丸め及び切り捨てを行うことを可能にする。
しかし、これは、記憶装置の効率を大きく失うという犠
牲を払って達せられた。潜在的には、４ビットは０−９
よりも０−１５を記憶することができる。
進化１０進数を使用することである。この場合、各１０
進ディジット（０−９）は対応する４ビットの２進数に
よってエンコードされるので、一連の１０進ディジット
は４ビットの２進数を連結することによって表され得
る。これは任意の所与の１０進ディジットを他のディジ
ットと無関係に素速く検索することを可能にし、従っ
て、簡単な丸め及び切り捨てを行うことを可能にする。
しかし、これは、記憶装置の効率を大きく失うという犠
牲を払って達せられた。潜在的には、４ビットは０−９
よりも０−１５を記憶することができる。
【０００６】底ｒを使用して整数Ｘを記憶するために必
要とするディジットの数ＮrがＮr≒logr(X) となるとい
うことを留意することによって、我々は記憶効率を形式
的に測定することができる。従って、漸近的には（即
ち、非常に大きい数に対しては）所与の数の２進数記憶
のために使用されるディジット対その数の１０進数記憶
のために使用されるディジットの比率は次のようにな
る。 Ｎ2/Ｎ10≒log2(X)/log10(X)≒(log10(X)/log10(2))/lo
g10(X)≒１/log10(2)≒３.３２２
要とするディジットの数ＮrがＮr≒logr(X) となるとい
うことを留意することによって、我々は記憶効率を形式
的に測定することができる。従って、漸近的には（即
ち、非常に大きい数に対しては）所与の数の２進数記憶
のために使用されるディジット対その数の１０進数記憶
のために使用されるディジットの比率は次のようにな
る。 Ｎ2/Ｎ10≒log2(X)/log10(X)≒(log10(X)/log10(2))/lo
g10(X)≒１/log10(2)≒３.３２２
【０００７】２進化１０進数は２進ディジットの数及び
１０進ディジットの数の間で４の比率を有するので、こ
れはわずか ３.３２２/４＝０.８３ という効率を与え
るに過ぎない。別の方法で表現すれば、理論的には ４,
２９４,９６７,２９５ を２進整数として記憶し得る３
２ビットのシステムは、今や、９９,９９９,９９９を１
０進整数として記憶することができるだけであり、最大
数の観点では係数≒４０の減少である。
１０進ディジットの数の間で４の比率を有するので、こ
れはわずか ３.３２２/４＝０.８３ という効率を与え
るに過ぎない。別の方法で表現すれば、理論的には ４,
２９４,９６７,２９５ を２進整数として記憶し得る３
２ビットのシステムは、今や、９９,９９９,９９９を１
０進整数として記憶することができるだけであり、最大
数の観点では係数≒４０の減少である。
【０００８】この欠点を克服するために、チェン（Che
n）氏及びホー（Ho）氏によって一種のハイブリッド・
アルゴリズムが開発された（Communications of the AC
M, January 1975, v18/1, p49-52 参照）。これは、２1
0＝１０２４≒１０3 という事実に基づいている（勿
論、この対応関係はすべてのコンピュータ記憶装置のサ
イズの基礎になっており、従って、実際には８Ｋバイト
は８０００バイトではなく、８＊１０２４に対応してい
る）。従って、チェン／ホーのアルゴリズムは３個の１
０進ディジットを取り、それらを１０個の２進ビットに
エンコードする。これは、対応する１０個の２進ビット
を単にデコードすることによって任意の所与のロケーシ
ョンにおける１０進ディジットの比較的速い検索を可能
にするが、３.３２２/（１０/３）＝９９.６６％ とい
う高い（漸近最大値の）記憶効率を保持する。
n）氏及びホー（Ho）氏によって一種のハイブリッド・
アルゴリズムが開発された（Communications of the AC
M, January 1975, v18/1, p49-52 参照）。これは、２1
0＝１０２４≒１０3 という事実に基づいている（勿
論、この対応関係はすべてのコンピュータ記憶装置のサ
イズの基礎になっており、従って、実際には８Ｋバイト
は８０００バイトではなく、８＊１０２４に対応してい
る）。従って、チェン／ホーのアルゴリズムは３個の１
０進ディジットを取り、それらを１０個の２進ビットに
エンコードする。これは、対応する１０個の２進ビット
を単にデコードすることによって任意の所与のロケーシ
ョンにおける１０進ディジットの比較的速い検索を可能
にするが、３.３２２/（１０/３）＝９９.６６％ とい
う高い（漸近最大値の）記憶効率を保持する。
【０００９】チェン／ホーのアルゴリズムは、３個の１
０進ディジット（その各々が４個の２進ビットによって
表される）に対応した１２ビットを有する１０進化２進
数から１０ビットの２進数へのマッピングとして最もよ
く理解される。従って、そのアルゴリズムへの入力は、
(abcd),(efgh),(ijkl)と書かれ得るものである。この場
合、各括弧で括られた４文字のグループは１０進ディジ
ットに等価の１０進化２進数表示に対応する。１０個の
出力ビットは pqrstuvwxy として示され得る。入力スト
リングから出力ストリングへのマッピングの詳細が下記
の表１に示される。
０進ディジット（その各々が４個の２進ビットによって
表される）に対応した１２ビットを有する１０進化２進
数から１０ビットの２進数へのマッピングとして最もよ
く理解される。従って、そのアルゴリズムへの入力は、
(abcd),(efgh),(ijkl)と書かれ得るものである。この場
合、各括弧で括られた４文字のグループは１０進ディジ
ットに等価の１０進化２進数表示に対応する。１０個の
出力ビットは pqrstuvwxy として示され得る。入力スト
リングから出力ストリングへのマッピングの詳細が下記
の表１に示される。
【００１０】
【表１】
【００１１】チェン／ホーのアルゴリズムは、１０進デ
ィジット０−７が３個の２進ビットでエンコードされ得
るという観点に基づいている。従って、これらの１０進
ディジットは「小」と見なされ、一方１０進ディジット
８及び９は「大」と見なされる。１０進ディジットが小
である場合、それの第１ビット（２進数で表された時の
第１ビット）は０であり、それが大である場合にはそれ
の第１ビットは１であるが次の２ビットはいつも０であ
る（それは、１０進方式では９を越える個々の数が必要
ないためである）。従って、各２進化１０進数に対する
第１ビットは、その数が小（０）であるか又は大（１）
であるかを決定する。それは、インジケータ・ビットと
して知られている。３個の１０進ディジットに関して
は、３個のインジケータ・ビットに関して合計２3＝８
個の可能性が存在し、これらは表１における８つの行に
対応する。換言すれば、マッピングを行うためにその表
におけるどの行が使用されるかはインジケータ・ビット
の値に依存する。
ィジット０−７が３個の２進ビットでエンコードされ得
るという観点に基づいている。従って、これらの１０進
ディジットは「小」と見なされ、一方１０進ディジット
８及び９は「大」と見なされる。１０進ディジットが小
である場合、それの第１ビット（２進数で表された時の
第１ビット）は０であり、それが大である場合にはそれ
の第１ビットは１であるが次の２ビットはいつも０であ
る（それは、１０進方式では９を越える個々の数が必要
ないためである）。従って、各２進化１０進数に対する
第１ビットは、その数が小（０）であるか又は大（１）
であるかを決定する。それは、インジケータ・ビットと
して知られている。３個の１０進ディジットに関して
は、３個のインジケータ・ビットに関して合計２3＝８
個の可能性が存在し、これらは表１における８つの行に
対応する。換言すれば、マッピングを行うためにその表
におけるどの行が使用されるかはインジケータ・ビット
の値に依存する。
【００１２】表１における第１行に対応して３個の１０
進ディジットすべてが小である場合（５１.２％の可能
性）、これはｐ出力位置における０によって表される。
残りの９ビットは３個の３のグループに分けられ、１０
進ディジットの各々の値を標準形式で表す（１０進ディ
ジットがすべて小であるので、これらはすべて０−７の
範囲になければならない）。
進ディジットすべてが小である場合（５１.２％の可能
性）、これはｐ出力位置における０によって表される。
残りの９ビットは３個の３のグループに分けられ、１０
進ディジットの各々の値を標準形式で表す（１０進ディ
ジットがすべて小であるので、これらはすべて０−７の
範囲になければならない）。
【００１３】１０進ディジットのうちの１個だけが大で
ある場合（３４.８％の可能性）、ｐは１にセットされ
る。次の２ビット（ｑ及びｒ）は、３個の１０進ディジ
ットのうちのどれが大であるか（それぞれ、第１、第
２、又は第３）を表すために００、０１、又は１０にセ
ットされる。残りの７ビットは、２個の小ディジットを
エンコードするための２個の３のグループ及び大ディジ
ットをエンコードするための１個の更なるビットに分け
られる。（大の１０進数である８又は９に対しては２つ
の可能性しか存在しないので、実際の値は、２進化１０
進数における最後のビットに対応する１個のビット、即
ち、適宜ｄ、ｈ、又はｌによって表され得ることは明ら
かである）。
ある場合（３４.８％の可能性）、ｐは１にセットされ
る。次の２ビット（ｑ及びｒ）は、３個の１０進ディジ
ットのうちのどれが大であるか（それぞれ、第１、第
２、又は第３）を表すために００、０１、又は１０にセ
ットされる。残りの７ビットは、２個の小ディジットを
エンコードするための２個の３のグループ及び大ディジ
ットをエンコードするための１個の更なるビットに分け
られる。（大の１０進数である８又は９に対しては２つ
の可能性しか存在しないので、実際の値は、２進化１０
進数における最後のビットに対応する１個のビット、即
ち、適宜ｄ、ｈ、又はｌによって表され得ることは明ら
かである）。
【００１４】１０進ディジットのうちの２個が大である
場合（９.６％の可能性）、ｐ、ｑ及びｒはすべて１に
セットされる。１個の小の１０進ディジットの位置（第
１、第２、又は第３ディジット）を表すために更なる２
ビット（ｔ及びｕ）が００、０１、１０にセットされ
る。これは最後の５ビットを残しており、その５ビット
のうちの３ビットは１個の小ディジットをエンコードす
るために使用され、残りの２ビットの各々は２個の大デ
ィジットの１個に割り当てられる。
場合（９.６％の可能性）、ｐ、ｑ及びｒはすべて１に
セットされる。１個の小の１０進ディジットの位置（第
１、第２、又は第３ディジット）を表すために更なる２
ビット（ｔ及びｕ）が００、０１、１０にセットされ
る。これは最後の５ビットを残しており、その５ビット
のうちの３ビットは１個の小ディジットをエンコードす
るために使用され、残りの２ビットの各々は２個の大デ
ィジットの１個に割り当てられる。
【００１５】最後に、３個の１０進ディジットすべてが
大である場合（０.８％の可能性）、ｐ、ｑ、ｒ、ｔ及
びｕはすべて１にセットされる。残りの５ビットのうち
の３ビットは３個の大ディジットの各１個をエンコード
するために使用され、残りの２ビット（ｗ及びｘ）は０
にセットされる。
大である場合（０.８％の可能性）、ｐ、ｑ、ｒ、ｔ及
びｕはすべて１にセットされる。残りの５ビットのうち
の３ビットは３個の大ディジットの各１個をエンコード
するために使用され、残りの２ビット（ｗ及びｘ）は０
にセットされる。
【００１６】チェン／ホーの値から２進化１０進数に戻
るための適当なデコード・アルゴリズムは表１の内容を
逆に使うことによって簡単な方法で効率的に得られ、そ
れは彼らの論文に示されている。この目的のためには、
表のどの行がそのエンコードのために使用されたかを決
定することが先ず必要であるということに留意してほし
い。これは、最初にｐビットの値を見ることによって、
及びこれが１である場合にはｑ及びｒビットの値を見る
ことによって、及びこれらが共に１である場合にはｔ及
びｕビットの値を見ることによって確認され得る。従っ
て、ｐビットは一次インジケータ・フィールドと見なさ
れ、ｑ、ｒ、ｔ及びｕビットは二次インジケータ・フィ
ールドとして見なされ得る。
るための適当なデコード・アルゴリズムは表１の内容を
逆に使うことによって簡単な方法で効率的に得られ、そ
れは彼らの論文に示されている。この目的のためには、
表のどの行がそのエンコードのために使用されたかを決
定することが先ず必要であるということに留意してほし
い。これは、最初にｐビットの値を見ることによって、
及びこれが１である場合にはｑ及びｒビットの値を見る
ことによって、及びこれらが共に１である場合にはｔ及
びｕビットの値を見ることによって確認され得る。従っ
て、ｐビットは一次インジケータ・フィールドと見なさ
れ、ｑ、ｒ、ｔ及びｕビットは二次インジケータ・フィ
ールドとして見なされ得る。
【００１７】チェン及びホーは、それらのインジケータ
・フィールドがハフマン・コードの形式である見なすこ
とができる。このコードでは、それは、最も可能性の高
いデータ値に対しては最短であって、可能性の低い値が
益々大きい長さを有するという可変長を持っている。更
に、インジケータ・フィールドの値は、それらがいつも
相互に適正に区別されるように注意深く選択される。し
かし、チェン／ホーのアルゴリズム全体は、無効のビッ
ト組み合わせの２進化１０進値を除去することによって
それが働くというハフマン圧縮の形ではない。（対照的
に、ハフマン圧縮は短いコードを共通の記号に割り当
て、長いコードを生の記号に割り当て、統計的に平均し
たコード長により総合的な恩恵を受けている。）
・フィールドがハフマン・コードの形式である見なすこ
とができる。このコードでは、それは、最も可能性の高
いデータ値に対しては最短であって、可能性の低い値が
益々大きい長さを有するという可変長を持っている。更
に、インジケータ・フィールドの値は、それらがいつも
相互に適正に区別されるように注意深く選択される。し
かし、チェン／ホーのアルゴリズム全体は、無効のビッ
ト組み合わせの２進化１０進値を除去することによって
それが働くというハフマン圧縮の形ではない。（対照的
に、ハフマン圧縮は短いコードを共通の記号に割り当
て、長いコードを生の記号に割り当て、統計的に平均し
たコード長により総合的な恩恵を受けている。）
【００１８】チェン／ホーのアルゴリズムの重要な利点
は、３個のインジケータ・ビット（ａ、ｅ及びｉ）のテ
ストに基づいて、２進シフト、挿入及び削除しか存在し
ないということである。更に、インジケータ・フィール
ドの外のビット割り当てが、できるだけビット・マッピ
ングを単純化するように設計されていたことは明らかで
あろう。従って、ビットｄ、ｈ及びｌ（各入力１０進デ
ィジットにおける最下位ビット）は、それぞれビット
ｓ、ｖ及びｙにいつもそのままマップしている。従っ
て、全体的には、コーディングの非常に速い効率的なハ
ードウエア・インプリメンテーションが可能である。
は、３個のインジケータ・ビット（ａ、ｅ及びｉ）のテ
ストに基づいて、２進シフト、挿入及び削除しか存在し
ないということである。更に、インジケータ・フィール
ドの外のビット割り当てが、できるだけビット・マッピ
ングを単純化するように設計されていたことは明らかで
あろう。従って、ビットｄ、ｈ及びｌ（各入力１０進デ
ィジットにおける最下位ビット）は、それぞれビット
ｓ、ｖ及びｙにいつもそのままマップしている。従っ
て、全体的には、コーディングの非常に速い効率的なハ
ードウエア・インプリメンテーションが可能である。
【００１９】
【発明が解決しようとする課題】３個の１０進ディジッ
トを１０個の２進ディジットにエンコードするための別
の方法もこの分野では知られていることに留意してほし
い。米国特許第３,６１８,０４７号は、チェン／ホーの
アルゴリズムに非常に類似した原理に基づくコーディン
グ方式を開示している。３個の１０進ディジットの各々
を０−９９９の範囲における整数として単純に扱い、対
応する２進整数に変換することが可能であるということ
はスミス（Smith）氏によっても指摘されている（Commu
nications of ACM, August 1975, v18/8, p463 参
照）。これは、１０進数から２進数への及びその逆の変
換を概念的には非常に簡単なものにする。しかし、１０
進化２進数から圧縮２進数への変換及びそれを戻す変換
に伴う操作はチェン／ホーのアルゴリズムに必要なもの
よりもかなり複雑である。
トを１０個の２進ディジットにエンコードするための別
の方法もこの分野では知られていることに留意してほし
い。米国特許第３,６１８,０４７号は、チェン／ホーの
アルゴリズムに非常に類似した原理に基づくコーディン
グ方式を開示している。３個の１０進ディジットの各々
を０−９９９の範囲における整数として単純に扱い、対
応する２進整数に変換することが可能であるということ
はスミス（Smith）氏によっても指摘されている（Commu
nications of ACM, August 1975, v18/8, p463 参
照）。これは、１０進数から２進数への及びその逆の変
換を概念的には非常に簡単なものにする。しかし、１０
進化２進数から圧縮２進数への変換及びそれを戻す変換
に伴う操作はチェン／ホーのアルゴリズムに必要なもの
よりもかなり複雑である。
【００２０】チェン／ホー氏及びスミス氏による上記２
つの論文は可変長コーディング、換言すれば、Ｎ個の１
０進ディジットが可変長の２進ストリングにエンコード
されるコーディングの可能性も検討している。しかし、
そのような方法は標準的なコンピュータ・システムに組
み込むことが難しく、本願ではこれ以上検討されないで
あろう。
つの論文は可変長コーディング、換言すれば、Ｎ個の１
０進ディジットが可変長の２進ストリングにエンコード
されるコーディングの可能性も検討している。しかし、
そのような方法は標準的なコンピュータ・システムに組
み込むことが難しく、本願ではこれ以上検討されないで
あろう。
【００２１】上記のチェン／ホーのアルゴリズムによる
１つの欠点は、それが３個の１０進ディジットのグルー
プから１０個の２進ビットへの変換に関して働くだけで
あるということである。しかし、コンピュータ・システ
ムはほぼ２の累乗の大きさに作られ（１６ビット、３２
ビット、６４ビット）、従って、これらの大きさは実際
には１０で直接に割り切れないであろう。上記のチェン
／ホーのアルゴリズムをそのまま使用することは残りの
ビットをすべて単純に無駄にすることになろう。例え
ば、６４ビットのシステムでは、６４個の利用可能なビ
ットのうちの６０個を使用して、６＊３＝１８個の１０
進ディジットが記憶され得るだけである。確かにこれは
２進化１０進数によって得られる１６個の１０進ディジ
ットに関する改良ではあるけれども、実用上の記憶効率
は、理論的な最大値よりもかなり低い３.３２２／（６
４／１８）≒０.９３に減少している。
１つの欠点は、それが３個の１０進ディジットのグルー
プから１０個の２進ビットへの変換に関して働くだけで
あるということである。しかし、コンピュータ・システ
ムはほぼ２の累乗の大きさに作られ（１６ビット、３２
ビット、６４ビット）、従って、これらの大きさは実際
には１０で直接に割り切れないであろう。上記のチェン
／ホーのアルゴリズムをそのまま使用することは残りの
ビットをすべて単純に無駄にすることになろう。例え
ば、６４ビットのシステムでは、６４個の利用可能なビ
ットのうちの６０個を使用して、６＊３＝１８個の１０
進ディジットが記憶され得るだけである。確かにこれは
２進化１０進数によって得られる１６個の１０進ディジ
ットに関する改良ではあるけれども、実用上の記憶効率
は、理論的な最大値よりもかなり低い３.３２２／（６
４／１８）≒０.９３に減少している。
【００２２】事実、チェン／ホーのアルゴリズム（上記
の同じ論文におけるもの）及び米国特許第３,６１８,０
４７号の両方とも２個の１０進ディジットを７個のビッ
トにコード化するアルゴリズムも開示している。それ
は、上記３ディジットから１０ビットへの変換アルゴリ
ズム（大／小の１０進数に従って分離するもの）と同じ
原理に基づいている。更に、米国特許第３,６１８,０４
７号は、１１個の１０進ディジットが３ディジットの３
グループ及び２ディジットの１グループに分解され得る
ことを提案した３及び２ディジット・アルゴリズムを結
合しようとするものである。もう１つの例として、６４
ビット空間が（５＊１０）＋（２＊７）として分割可能
であり、１９個の１０進ディジットのコーディングを可
能にす。同じ数の１０進ディジットが６４ビット空間を
（６＊１０）＋（１＊４）として分割することによって
も得られる。但し、その４ビット・コーディングは単に
標準的な２進化１０進コーディングである。実際には、
６４ビットにおいてエンコードされ得る完全な１０進デ
ィジットの最大の可能な数は１９であり（それは、６４
＊log10(2)＝１９.２７であるため、即ち、２０よりも
小さいためであり）、従って、これらの方法は理論的に
は最適である。
の同じ論文におけるもの）及び米国特許第３,６１８,０
４７号の両方とも２個の１０進ディジットを７個のビッ
トにコード化するアルゴリズムも開示している。それ
は、上記３ディジットから１０ビットへの変換アルゴリ
ズム（大／小の１０進数に従って分離するもの）と同じ
原理に基づいている。更に、米国特許第３,６１８,０４
７号は、１１個の１０進ディジットが３ディジットの３
グループ及び２ディジットの１グループに分解され得る
ことを提案した３及び２ディジット・アルゴリズムを結
合しようとするものである。もう１つの例として、６４
ビット空間が（５＊１０）＋（２＊７）として分割可能
であり、１９個の１０進ディジットのコーディングを可
能にす。同じ数の１０進ディジットが６４ビット空間を
（６＊１０）＋（１＊４）として分割することによって
も得られる。但し、その４ビット・コーディングは単に
標準的な２進化１０進コーディングである。実際には、
６４ビットにおいてエンコードされ得る完全な１０進デ
ィジットの最大の可能な数は１９であり（それは、６４
＊log10(2)＝１９.２７であるため、即ち、２０よりも
小さいためであり）、従って、これらの方法は理論的に
は最適である。
【００２３】しかし、このような異なるコーディング
（及びデコーディング）パターンの結合は、チェン／ホ
ーのアルゴリズムの主要な初期の魅力ある点の１つであ
った簡便性を含むものである。
（及びデコーディング）パターンの結合は、チェン／ホ
ーのアルゴリズムの主要な初期の魅力ある点の１つであ
った簡便性を含むものである。
【００２４】
【課題を解決するための手段】従って、本発明は１０進
ディジットを２進ビットに変換する方法を提供する。そ
の方法は、１個、２個、又は３個の１０進ディジットを
受け取るステップと、１個の１０進ディジットが存在す
る場合には最初の６個の２進ビットは０であり、２個の
１０進ディジットが存在する場合には最初の３個の２進
ビットが０であるというようなエンコード方式を使用し
て前記１０進ディジットを１０個の２進ビットにエンコ
ードするステップと、前記１０個の２進ビットを出力す
るステップと、を含む。
ディジットを２進ビットに変換する方法を提供する。そ
の方法は、１個、２個、又は３個の１０進ディジットを
受け取るステップと、１個の１０進ディジットが存在す
る場合には最初の６個の２進ビットは０であり、２個の
１０進ディジットが存在する場合には最初の３個の２進
ビットが０であるというようなエンコード方式を使用し
て前記１０進ディジットを１０個の２進ビットにエンコ
ードするステップと、前記１０個の２進ビットを出力す
るステップと、を含む。
【００２５】上記のエンコード方式の使用は、任意の数
の１０進ディジットをコード化するために単一の効率的
な方式が使用されることを可能にする。１個、２個、又
は３個の１０進ディジットを自動的にエンコードするた
めに同じ方式が使用可能である。なお、更に大きい数の
１０進ディジットは３個のグループ（及び１個又は２個
の残り）に分解される。一般には、受け取られた１０進
ディジットは２進化１０進数の形式のものであることに
留意してほしい。
の１０進ディジットをコード化するために単一の効率的
な方式が使用されることを可能にする。１個、２個、又
は３個の１０進ディジットを自動的にエンコードするた
めに同じ方式が使用可能である。なお、更に大きい数の
１０進ディジットは３個のグループ（及び１個又は２個
の残り）に分解される。一般には、受け取られた１０進
ディジットは２進化１０進数の形式のものであることに
留意してほしい。
【００２６】望ましい実施例では、３個よりも少ない１
０進ディジットが受け取られる場合、これらは、３ディ
ジット（又は、２進化１０進数入力が使用される場合に
は１２ビット）の整合した入力サイズを与えるために０
でもってパッドされ得る。これは、エンコーディングが
固定のハードウエアにおいて行われる場合には特に有用
である。対照的に、そのようなパッディングは、そのコ
ーディングがソフトウエアで、例えば、ルックアップ・
テーブルを介して行われる場合には必要ないであろう。
０進ディジットが受け取られる場合、これらは、３ディ
ジット（又は、２進化１０進数入力が使用される場合に
は１２ビット）の整合した入力サイズを与えるために０
でもってパッドされ得る。これは、エンコーディングが
固定のハードウエアにおいて行われる場合には特に有用
である。対照的に、そのようなパッディングは、そのコ
ーディングがソフトウエアで、例えば、ルックアップ・
テーブルを介して行われる場合には必要ないであろう。
【００２７】本発明の望ましい実施例によれば、１０個
の２進ビットの出力は一次インジケータ・フィールドを
含んでいる。チェン／ホーのアルゴリズムのような従来
技術の方式とは反対に、この一次インジケータ・フィー
ルドは前記１０個の２進ビットの前に（即ち、最上位ビ
ット値の位置に）配置されず、むしろそのビット・シ−
ケンス内に配置される。下記の望ましいインプリメンテ
ーションでは、一次インジケータ・フィールドは１０ビ
ット・シーケンスにおける第７ビットである（これは、
１個又は２個の１０進ディジットしかエンコードされな
い場合には０にならなければならないビット位置セット
の外にそれがあることを意味することに留意してほし
い）。
の２進ビットの出力は一次インジケータ・フィールドを
含んでいる。チェン／ホーのアルゴリズムのような従来
技術の方式とは反対に、この一次インジケータ・フィー
ルドは前記１０個の２進ビットの前に（即ち、最上位ビ
ット値の位置に）配置されず、むしろそのビット・シ−
ケンス内に配置される。下記の望ましいインプリメンテ
ーションでは、一次インジケータ・フィールドは１０ビ
ット・シーケンスにおける第７ビットである（これは、
１個又は２個の１０進ディジットしかエンコードされな
い場合には０にならなければならないビット位置セット
の外にそれがあることを意味することに留意してほし
い）。
【００２８】一次インジケータ・フィールドの目的は、
３個の１０進ディジットがすべて小であるかどうかを表
すことである。この場合、それが０−７の範囲にあれば
小と見なされ、それが８又は９である（チェン／ホーの
方式に類似している）場合には大と見なされる。
３個の１０進ディジットがすべて小であるかどうかを表
すことである。この場合、それが０−７の範囲にあれば
小と見なされ、それが８又は９である（チェン／ホーの
方式に類似している）場合には大と見なされる。
【００２９】３個の１０進ディジットすべてが必ずしも
小ではない場合、１０個の２進ビットには２ビットの二
次インジケータ・フィールドが含まれる。このフィール
ドは、前記３個の１０進ディジットのうちの複数個が大
であることを表すための第１の値、並びに前記３個の１
０進ディジットのうちの１個だけが大である場合にそれ
らの１０進ディジットのどれが大であるかを表すための
第２、第３、及び第４の値を有する。望ましい実施例で
は、その二次インジケータの２ビットは前記１０個の２
進ビットの第８及び第９ビットを構成する（それらは、
再び、１個又は２個の１０進ディジットしかエンコード
されない場合に０にならなければならないビット位置セ
ットの外である）。
小ではない場合、１０個の２進ビットには２ビットの二
次インジケータ・フィールドが含まれる。このフィール
ドは、前記３個の１０進ディジットのうちの複数個が大
であることを表すための第１の値、並びに前記３個の１
０進ディジットのうちの１個だけが大である場合にそれ
らの１０進ディジットのどれが大であるかを表すための
第２、第３、及び第４の値を有する。望ましい実施例で
は、その二次インジケータの２ビットは前記１０個の２
進ビットの第８及び第９ビットを構成する（それらは、
再び、１個又は２個の１０進ディジットしかエンコード
されない場合に０にならなければならないビット位置セ
ットの外である）。
【００３０】２個以上の１０進ディジットが大である場
合、２個の更なるビットの三次インジケータ・フィール
ドが１０個の２進出力ビットに設けられる。このフィー
ルドは、前記１０進ディジットにおける３個のディジッ
トすべてが大であることを表すための第１の値、並びに
前記１０進ディジットのうちの１個だけが小である場合
にそれら１０進ディジットのどれが小であるかを表すた
めの第２、第３、及び第４の値を有する。望ましい実施
例では、三次インジケータ・フィールドの２ビットは、
前記１０個の２進ビットの第４及び第５ビットを構成す
る。
合、２個の更なるビットの三次インジケータ・フィール
ドが１０個の２進出力ビットに設けられる。このフィー
ルドは、前記１０進ディジットにおける３個のディジッ
トすべてが大であることを表すための第１の値、並びに
前記１０進ディジットのうちの１個だけが小である場合
にそれら１０進ディジットのどれが小であるかを表すた
めの第２、第３、及び第４の値を有する。望ましい実施
例では、三次インジケータ・フィールドの２ビットは、
前記１０個の２進ビットの第４及び第５ビットを構成す
る。
【００３１】本発明は、更に、２進ビットを１０進ディ
ジットに変換する（即ち、上記方向とは反対の方向にお
ける変換を行う）方法も提供する。これは、１０個の２
進ビットを受け取るステップ、上述のエンコーディング
とは反対の操作を行うことによって前記１０個の２進ビ
ットを３個の１０進ディジットにデコードするステッ
プ、及び前記３個の１０進ディジットを出力するステッ
プを伴う。前記デコードするステップにおける第１の論
理的ステップは、インジケータ・ビット（一次インジケ
ータ・フィールド）の値を調べるためのものであること
が望ましい。一般に、３個の１０進ディジットは２進化
１０進数の形で出力される（再び、これはハードウエア
実施例に対する事例であることが特に適している）。
ジットに変換する（即ち、上記方向とは反対の方向にお
ける変換を行う）方法も提供する。これは、１０個の２
進ビットを受け取るステップ、上述のエンコーディング
とは反対の操作を行うことによって前記１０個の２進ビ
ットを３個の１０進ディジットにデコードするステッ
プ、及び前記３個の１０進ディジットを出力するステッ
プを伴う。前記デコードするステップにおける第１の論
理的ステップは、インジケータ・ビット（一次インジケ
ータ・フィールド）の値を調べるためのものであること
が望ましい。一般に、３個の１０進ディジットは２進化
１０進数の形で出力される（再び、これはハードウエア
実施例に対する事例であることが特に適している）。
【００３２】本発明は、更に、上記の方法をインプリメ
ントするためのコンピュータ・プログラムを提供する。
そのようなプログラムは、ＣＤ−ＲＯＭ、ＤＶＤ、又は
ディスケットのような機械読み取り可能な記憶媒体の中
にエンコードされたプログラム命令のセットを表すコン
ピュータ・プログラム製品として供給され得る。この場
合、それらの命令は記憶媒体から読み取ることによって
コンピュータ又は他のホスト装置にロードされ、その方
法の処理をコンピュータ又はホスト装置に実行させる。
そのような命令はコンピュータにプリロードされる（例
えば、ＲＯＭ上にエンコードされる）ことが可能であ
り、或いは、インターネットのようなネットワーク、ロ
ーカル・エリア・ネットワーク、無線リンク、又は他の
任意の適当な接続形式を介してコンピュータにダウンロ
ードされることも可能であるということに留意してほし
い。
ントするためのコンピュータ・プログラムを提供する。
そのようなプログラムは、ＣＤ−ＲＯＭ、ＤＶＤ、又は
ディスケットのような機械読み取り可能な記憶媒体の中
にエンコードされたプログラム命令のセットを表すコン
ピュータ・プログラム製品として供給され得る。この場
合、それらの命令は記憶媒体から読み取ることによって
コンピュータ又は他のホスト装置にロードされ、その方
法の処理をコンピュータ又はホスト装置に実行させる。
そのような命令はコンピュータにプリロードされる（例
えば、ＲＯＭ上にエンコードされる）ことが可能であ
り、或いは、インターネットのようなネットワーク、ロ
ーカル・エリア・ネットワーク、無線リンク、又は他の
任意の適当な接続形式を介してコンピュータにダウンロ
ードされることも可能であるということに留意してほし
い。
【００３３】本発明のエンコード方法に対応して、１０
進ディジットを２進ビットに変換するためのシステムが
更に提供される。そのシステムは、１個、２個、又は３
個の１０進ディジットを受け取るための手段と、１個の
１０進ディジットが存在する場合には最初の６個の２進
ビットが０であり、２個の１０進ディジットが存在する
場合には最初の３個の２進ビットが０であるというよう
なエンコード方式を使用して、前記３個の１０進ディジ
ットを１０個の２進ビットにエンコードするための手段
と、前記１０個の２進ビットを出力するための手段と、
を含む。
進ディジットを２進ビットに変換するためのシステムが
更に提供される。そのシステムは、１個、２個、又は３
個の１０進ディジットを受け取るための手段と、１個の
１０進ディジットが存在する場合には最初の６個の２進
ビットが０であり、２個の１０進ディジットが存在する
場合には最初の３個の２進ビットが０であるというよう
なエンコード方式を使用して、前記３個の１０進ディジ
ットを１０個の２進ビットにエンコードするための手段
と、前記１０個の２進ビットを出力するための手段と、
を含む。
【００３４】本発明のデコード方法に対応して、２進ビ
ットを１０進ディジットに変換するためのシステムが更
に提供される。そのシステムは、１０個の２進ビットを
受け取るための手段と、上述のエンコードとは反対の操
作を行うことによって前記１０個の２進ビットを３個の
１０進ディジットにデコードするための手段（前記デコ
ードするための手段における第１の論理的ステップは前
記１０個の２進ビットの前に配置されてないインジケー
タ・ビットの値を調べることである）と、前記３個の１
０進ディジットを出力するための手段と、を含む。
ットを１０進ディジットに変換するためのシステムが更
に提供される。そのシステムは、１０個の２進ビットを
受け取るための手段と、上述のエンコードとは反対の操
作を行うことによって前記１０個の２進ビットを３個の
１０進ディジットにデコードするための手段（前記デコ
ードするための手段における第１の論理的ステップは前
記１０個の２進ビットの前に配置されてないインジケー
タ・ビットの値を調べることである）と、前記３個の１
０進ディジットを出力するための手段と、を含む。
【００３５】
【発明の実施の形態】次に、本発明の望ましい実施例を
単なる例として詳しく説明することにする。
単なる例として詳しく説明することにする。
【００３６】本発明のコーディング方式は、表２に示さ
れたビット・マッピングに基づいている。表２における
表記法は表１において使用された表記法と同じであり、
３個の２進化１０進ディジット(abcd)、(efgh)、(ijkl)
が１０ビットの出力ストリング(pqrstuvwxy)にエンコー
ドされる。
れたビット・マッピングに基づいている。表２における
表記法は表１において使用された表記法と同じであり、
３個の２進化１０進ディジット(abcd)、(efgh)、(ijkl)
が１０ビットの出力ストリング(pqrstuvwxy)にエンコー
ドされる。
【００３７】
【表２】
【００３８】表１のエンコーディング方式では、１個又
は２個の１０進ディジットからそれぞれ４個又は７個の
ビットへの圧縮は３ディジット・コーディングの右揃え
されたサブセットとして得られる。これは、任意の数の
１０進ディジットが効果的にエンコードされることを可
能にする。単に０ビットでもってパッドすることによっ
て、短い１０進数が長いフィールドに拡張され得る。
は２個の１０進ディジットからそれぞれ４個又は７個の
ビットへの圧縮は３ディジット・コーディングの右揃え
されたサブセットとして得られる。これは、任意の数の
１０進ディジットが効果的にエンコードされることを可
能にする。単に０ビットでもってパッドすることによっ
て、短い１０進数が長いフィールドに拡張され得る。
【００３９】例えば、３８個の１０進ディジットは１２
８個のビットにエンコードされ得る（３８＝１２＊３＋
１＊２は符号のための１ビットを残して１２７ビットに
対応する）。１つの望ましい実施例では、本発明のエン
コーディングを使用して、３３ディジットの１０進数及
び指数が１２８ビット・フィールドに記憶される（注
意：とりわけ、ＣＯＢＯＬのような或る種の言語は３２
ディジット計算を必要とするので、これを１２８ビット
・レジスタに適合させる機能が特に有用である）。
８個のビットにエンコードされ得る（３８＝１２＊３＋
１＊２は符号のための１ビットを残して１２７ビットに
対応する）。１つの望ましい実施例では、本発明のエン
コーディングを使用して、３３ディジットの１０進数及
び指数が１２８ビット・フィールドに記憶される（注
意：とりわけ、ＣＯＢＯＬのような或る種の言語は３２
ディジット計算を必要とするので、これを１２８ビット
・レジスタに適合させる機能が特に有用である）。
【００４０】表２のビット・マッピングに関してこれら
の特性を維持する多くの変形が存在することは明らかで
あろう。次の３つの主要なカテゴリを考察する。 （ａ）冗長ビット：１０ビットが１０２４を表すことが
でき、我々が３個の１０進ディジットに対して１０００
個の可能性しか必要としないものと仮定すると、事実、
或る２進の組み合わせは冗長であり、従って、交換可能
である。例えば、その表の最終行では、ビットａ及びｂ
の値は勝手に０にセットされたが、コードに影響を与え
ることなく任意の値を持つことが可能である（その最終
行は、３個の１０進ディジットすべてが大、即ち、８又
は９であるという状況にしか関係ないので、ここでは先
行の０は必要ない）。 （ｂ）ビット反転：或るビット・マッピングを反転する
ことは明らかにあり得ることである。例えば、ビットｙ
は、常に又は選択された行のみ対して、ダイレクト・マ
ッピングとしてではなくビットｌの反転となり得る。同
様に、インジケータ・フィールドの或るコンポーネント
は、一次インジケータ・フィールドｖ又は二次インジケ
ータ・ビットｗ及びｘ（これらは１つのペアとして反転
されなければならないであろう）のような示された値か
らも常に反転可能である。ビットｖ、ｗ及びｘはすべて
最後の４位置内にあるので、３個よりも少ない１０進値
がマップされ場合、それらの値は先行の０の部分にはな
らないであろうということに留意してほしい。 （ｃ）ビット再配置：表２の第１行を考察する。３個よ
りも小さい１０進ディジットに対して先行の０にインパ
クトを与えることなくビットｗ、ｘ、及びｙのいずれに
おいてもビットｊ、ｋ、及びｌを記憶することが可能で
あることは明らかであろう（例えば、ｊ、ｋ、及びｌが
それぞれビットｘ、ｗ、及びｙにマップする）。更に、
或る種の結合ロジックを使用した更に複雑なビット・マ
ッピングも使用可能である。
の特性を維持する多くの変形が存在することは明らかで
あろう。次の３つの主要なカテゴリを考察する。 （ａ）冗長ビット：１０ビットが１０２４を表すことが
でき、我々が３個の１０進ディジットに対して１０００
個の可能性しか必要としないものと仮定すると、事実、
或る２進の組み合わせは冗長であり、従って、交換可能
である。例えば、その表の最終行では、ビットａ及びｂ
の値は勝手に０にセットされたが、コードに影響を与え
ることなく任意の値を持つことが可能である（その最終
行は、３個の１０進ディジットすべてが大、即ち、８又
は９であるという状況にしか関係ないので、ここでは先
行の０は必要ない）。 （ｂ）ビット反転：或るビット・マッピングを反転する
ことは明らかにあり得ることである。例えば、ビットｙ
は、常に又は選択された行のみ対して、ダイレクト・マ
ッピングとしてではなくビットｌの反転となり得る。同
様に、インジケータ・フィールドの或るコンポーネント
は、一次インジケータ・フィールドｖ又は二次インジケ
ータ・ビットｗ及びｘ（これらは１つのペアとして反転
されなければならないであろう）のような示された値か
らも常に反転可能である。ビットｖ、ｗ及びｘはすべて
最後の４位置内にあるので、３個よりも少ない１０進値
がマップされ場合、それらの値は先行の０の部分にはな
らないであろうということに留意してほしい。 （ｃ）ビット再配置：表２の第１行を考察する。３個よ
りも小さい１０進ディジットに対して先行の０にインパ
クトを与えることなくビットｗ、ｘ、及びｙのいずれに
おいてもビットｊ、ｋ、及びｌを記憶することが可能で
あることは明らかであろう（例えば、ｊ、ｋ、及びｌが
それぞれビットｘ、ｗ、及びｙにマップする）。更に、
或る種の結合ロジックを使用した更に複雑なビット・マ
ッピングも使用可能である。
【００４１】従って、上記の原理に基づいて、及び可能
性のある異なるカテゴリの変形を結合して又は他の変形
を採用して、当業者は、１個、２個、又は３個の１０進
ディジットを同時に処理する能力を持った種々の別のマ
ッピングを表２から発展させることができるであろう。
換言すれば、表２に示された特定のコーディング方式は
独特のものではなく、本発明を説明するだけのものであ
る。
性のある異なるカテゴリの変形を結合して又は他の変形
を採用して、当業者は、１個、２個、又は３個の１０進
ディジットを同時に処理する能力を持った種々の別のマ
ッピングを表２から発展させることができるであろう。
換言すれば、表２に示された特定のコーディング方式は
独特のものではなく、本発明を説明するだけのものであ
る。
【００４２】それにも関わらず、表２のマッピングは、
それが２つの更なる利点を有するので、望ましい実施例
において使用される。第１に、そのビット・マッピング
は比較的簡単であり（常にｙに直接にマップするｌのよ
うに）、それによってハードウエアの複雑さ及びコスト
を縮小している。第２に、表２の最初の２行だけを利用
する０から７９までのすべての数が、１２ビットから１
０ビットになるように先行の０を単に落とすことによっ
て、効果的にそれらの２進化１０進値から直接マップす
る（対照的に、チェン／ホーの方法は、５までの数に対
してはそのような直接的なマッピングを行うだけであ
る）。従って、小さい数（ごく一般的となる傾向があ
る）に関する変換は特に簡単に行われ得る。
それが２つの更なる利点を有するので、望ましい実施例
において使用される。第１に、そのビット・マッピング
は比較的簡単であり（常にｙに直接にマップするｌのよ
うに）、それによってハードウエアの複雑さ及びコスト
を縮小している。第２に、表２の最初の２行だけを利用
する０から７９までのすべての数が、１２ビットから１
０ビットになるように先行の０を単に落とすことによっ
て、効果的にそれらの２進化１０進値から直接マップす
る（対照的に、チェン／ホーの方法は、５までの数に対
してはそのような直接的なマッピングを行うだけであ
る）。従って、小さい数（ごく一般的となる傾向があ
る）に関する変換は特に簡単に行われ得る。
【００４３】表２のエンコーディングから２進化１０進
数にマップ・バックするための対応するデコード方式が
表３に示される（なお、この表における"."は無関係を
意味する）。
数にマップ・バックするための対応するデコード方式が
表３に示される（なお、この表における"."は無関係を
意味する）。
【００４４】
【表３】
【００４５】上記表２のマッピングに従って出力ビット
を取り出すための論理演算は次のように表される（な
お、その論理演算では、"&"＝ＡＮＤ、"|"＝ＯＲ、及
び"-"＝ＮＯＴである）。
を取り出すための論理演算は次のように表される（な
お、その論理演算では、"&"＝ＡＮＤ、"|"＝ＯＲ、及
び"-"＝ＮＯＴである）。
【００４６】 p=(b & -a)|(j & a & -i)|(f & a & -e & i) q=(c & -a)|(k & a & -i)|(g & a & -e & i) r=d s=(f & -e & -(a & i))|(j &(-a & e & -i))|(e & i) t=(g & -e & -(a & i))|(k &(-a & e & -i))|(a & i) u=h v=a | e | i w=a |(e & i)|(j & -e & -i) x=e |(a & i)|(k & -a & -i) y=l
【００４７】１０個の２進ビット（pqrstuvwxy）から標
準的な２進化１０進数（abcd）、（efgh）、(ijkl)に変
換するためのデコード操作、即ち、表３のマッピングは
次のように遂行され得る。
準的な２進化１０進数（abcd）、（efgh）、(ijkl)に変
換するためのデコード操作、即ち、表３のマッピングは
次のように遂行され得る。
【００４８】 a=(v & w) & (-x|-s|(s & t)) b=p &(-v|-w(v & w & x & s & -t)) c=q &(-v|-w(v & w & x & s & -t)) d=r e=v &((-w & x)|(w & x &(s | -t))) f=(s &(-v | (v & -x)))|(p & v & w & x & -s & t) g=(t &(-v | (v & -x)))|(q & v & w & x & -s & t) h=u i=v &((-w & -x)|(w & x &(s | t))) j=(w & -v)|(s & v & -w & x)|(p & v & w & (-x|(-s &
-t))) k=(x & -v)|(t & v & -w & x)|(q & v & w & (-x|(-s &
-t))) l=y
-t))) k=(x & -v)|(t & v & -w & x)|(q & v & w & (-x|(-s &
-t))) l=y
【００４９】エンコード及びデコードするためのこれら
の式が標準的なブール技法を使用して種々の論理等価物
に改変可能であることは明らかであろう。また、それら
の式が、指定された入力／出力と接続された適切なゲー
トを含むハードウエア・エンコーダ／デコーダをそれぞ
れ効果的に定義することも明らかであろう。ソフトウエ
ア・インプリメンテーションに対しては、上記のマッピ
ングからルックアップ・テーブル（例えば、ハッシュ・
テーブル）を生成することがより速いかもしれない。こ
のルックアップ・テーブルが明らかに１０進コーディン
グから２進コーディングに直接に（中間ステップとして
２進化１０進数を使用することなく）変わり得ることに
留意してほしい。原理的には、これを行うハードウエア
を作ることも可能であるが、これは１０進数をそのまま
処理するように複雑なハードウエアを設計することを考
慮すればやりがいのあることではないであろう（換言す
れば、２進化１０進数への中間的変換は、一般には、ハ
ードウエア・インプリメンテーションにとって有益なこ
とであろう）。例えば、１０進数から２進化１０進数へ
のソフトウエア変換及びしかる後の表２において詳しい
圧縮によるハードウエア変換のようなソフトウエア／ハ
ードウエア結合インプリメンテーションが環境次第では
望ましいかもしれないことも明らかであろう。
の式が標準的なブール技法を使用して種々の論理等価物
に改変可能であることは明らかであろう。また、それら
の式が、指定された入力／出力と接続された適切なゲー
トを含むハードウエア・エンコーダ／デコーダをそれぞ
れ効果的に定義することも明らかであろう。ソフトウエ
ア・インプリメンテーションに対しては、上記のマッピ
ングからルックアップ・テーブル（例えば、ハッシュ・
テーブル）を生成することがより速いかもしれない。こ
のルックアップ・テーブルが明らかに１０進コーディン
グから２進コーディングに直接に（中間ステップとして
２進化１０進数を使用することなく）変わり得ることに
留意してほしい。原理的には、これを行うハードウエア
を作ることも可能であるが、これは１０進数をそのまま
処理するように複雑なハードウエアを設計することを考
慮すればやりがいのあることではないであろう（換言す
れば、２進化１０進数への中間的変換は、一般には、ハ
ードウエア・インプリメンテーションにとって有益なこ
とであろう）。例えば、１０進数から２進化１０進数へ
のソフトウエア変換及びしかる後の表２において詳しい
圧縮によるハードウエア変換のようなソフトウエア／ハ
ードウエア結合インプリメンテーションが環境次第では
望ましいかもしれないことも明らかであろう。
【００５０】本発明を使用する１つの例はデータベース
におけるものであり、その場合、データベースは１０進
ディジットをそれらの真正な形式で保持するように設計
され得る（特に、これらが、時には、単なる数量ではな
く口座番号等を表すことがあり得るということを心に留
めておいてほしい）。ここではエンコーディングはデー
タを、それの１０進数の性質を保ちながら効率的に（即
ち、できるだけ小さい記憶スペースを使用して）保存又
は記憶するように使用され得る。これらの環境において
は、エンコーディングはデータベースがデータ・ファイ
ルを記憶のために書き込む時に遂行され、デコーディン
グはデータベースが記憶されたデータ・ファイルを処理
のために読み出す時に遂行される。
におけるものであり、その場合、データベースは１０進
ディジットをそれらの真正な形式で保持するように設計
され得る（特に、これらが、時には、単なる数量ではな
く口座番号等を表すことがあり得るということを心に留
めておいてほしい）。ここではエンコーディングはデー
タを、それの１０進数の性質を保ちながら効率的に（即
ち、できるだけ小さい記憶スペースを使用して）保存又
は記憶するように使用され得る。これらの環境において
は、エンコーディングはデータベースがデータ・ファイ
ルを記憶のために書き込む時に遂行され、デコーディン
グはデータベースが記憶されたデータ・ファイルを処理
のために読み出す時に遂行される。
【００５１】処理するためのデコーディングはソフトウ
エアにおいて、例えば、Ｃルーチンのライブラリによっ
て又は適当なハードウエア構造によって遂行され得る。
一般には、処理の後、数値はその後の記憶のために、本
願において説明したように、エンコードされるであろ
う。ハードウエアが使用される場合、デコードされた数
値は特定の計算操作を行うために必要とされるだけであ
る。換言すれば、圧縮された形式が記憶装置からレジス
タに読み出され、関連の計算操作（例えば、加算）のた
めにデコードされる必要があるだけである。この操作の
結果は、レジスタへのその結果の書き戻し動作の部分で
再エンコードされ得る。
エアにおいて、例えば、Ｃルーチンのライブラリによっ
て又は適当なハードウエア構造によって遂行され得る。
一般には、処理の後、数値はその後の記憶のために、本
願において説明したように、エンコードされるであろ
う。ハードウエアが使用される場合、デコードされた数
値は特定の計算操作を行うために必要とされるだけであ
る。換言すれば、圧縮された形式が記憶装置からレジス
タに読み出され、関連の計算操作（例えば、加算）のた
めにデコードされる必要があるだけである。この操作の
結果は、レジスタへのその結果の書き戻し動作の部分で
再エンコードされ得る。
【００５２】本発明を使用するもう１つの例は、機械に
無関係に１０進数をエンコードすることである。これ
は、そのような数値を機械相互間で転送するために使用
され得る。わずかに類似したアプリケーションがインタ
ーネット又はワールドワイド・ウェブにおけるものであ
ろう。その場合、種々のクライアントの装置において処
理を行うことが望ましい。一例は、ｈｔｍｌページの一
部分として含まれた１０進数をＸＭＬ形式で処理するこ
とであろう。
無関係に１０進数をエンコードすることである。これ
は、そのような数値を機械相互間で転送するために使用
され得る。わずかに類似したアプリケーションがインタ
ーネット又はワールドワイド・ウェブにおけるものであ
ろう。その場合、種々のクライアントの装置において処
理を行うことが望ましい。一例は、ｈｔｍｌページの一
部分として含まれた１０進数をＸＭＬ形式で処理するこ
とであろう。
【００５３】本発明のコーディング方式が非常に広範囲
の装置に適用可能であることに留意してほしい。これ
は、パームトップからパーソナル・コンピュータ、ワー
クステーション、サーバ及びメインフレームまでのサイ
ズ範囲にあるコンピュータのみならず、ＰＯＳ端末、カ
ー・ナビゲーション・システム、パーソナル・ディジタ
ル・アシスタントのような１０進計算を行いたい他の装
置（一般には、マイクロプロセッサ又はＤＳＰベースの
もの）を含む。また、本発明に従ってエンコーディング
又はデコーディング（両方ではない）を行う特殊な装置
又はアプリケーションがあり得ることにも留意してほし
い。
の装置に適用可能であることに留意してほしい。これ
は、パームトップからパーソナル・コンピュータ、ワー
クステーション、サーバ及びメインフレームまでのサイ
ズ範囲にあるコンピュータのみならず、ＰＯＳ端末、カ
ー・ナビゲーション・システム、パーソナル・ディジタ
ル・アシスタントのような１０進計算を行いたい他の装
置（一般には、マイクロプロセッサ又はＤＳＰベースの
もの）を含む。また、本発明に従ってエンコーディング
又はデコーディング（両方ではない）を行う特殊な装置
又はアプリケーションがあり得ることにも留意してほし
い。
【００５４】従って、要約すると、本願において開示さ
れたコーディング方式は広範囲のアプリケーションを有
し、ハードウエア、ソフトウエア、又はその２つの組み
合わせにおいてインプリメントされ得る。エンコーディ
ングのための望ましいフォーマットは表２に示されてい
るが、これが単に例示的なものに過ぎないことは明らか
であろう。当業者は、特許請求の範囲において定義され
た本発明の技術的範囲内にある上記の適正なインプリメ
ンテーションに対する種々の修正を思い付くことであろ
う。
れたコーディング方式は広範囲のアプリケーションを有
し、ハードウエア、ソフトウエア、又はその２つの組み
合わせにおいてインプリメントされ得る。エンコーディ
ングのための望ましいフォーマットは表２に示されてい
るが、これが単に例示的なものに過ぎないことは明らか
であろう。当業者は、特許請求の範囲において定義され
た本発明の技術的範囲内にある上記の適正なインプリメ
ンテーションに対する種々の修正を思い付くことであろ
う。
【００５５】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００５６】（１）１０進ディジットを２進ビットに変
換する方法にして、１個、２個又は３個の１０進ディジ
ットを受け取るステップと、１個の１０進ディジットが
存在する場合には最初の６個の２進ビットが０であり、
２個の１０進ディジットが存在する場合には最初の３個
の２進ビットが０であるというようなエンコーディング
方式を使用して前記１０進ディジットを１０個の２進ビ
ットにエンコードするステップと、、前記１０個の２進
ビットを出力するステップと、を含む方法。 （２）前記エンコードするステップの前に、１個の１０
進ディジットが受け取られた場合には該受け取られた１
０進ディジットを２個の０でもってパッドするステップ
と、前記エンコードするステップの前に、２個の１０進
ディジットが受け取られた場合には該受け取られた１０
進ディジットを１個の０でもってパッドするステップ
と、を更に含む、上記（１）に記載の方法。 （３）前記１０個の２進ビットの出力は一次インジケー
タ・フィールドを含み、該一次インジケータ・フィール
ドは前記１０個の２進ビットのうちの第１ビットではな
い、上記（１）又は（２）に記載の方法。 （４）前記一次インジケータ・フィールドは前記１０個
の２進ビットのうちの最後のビットではない、上記
（３）に記載の方法。 （５）前記一次インジケータ・フィールドは前記１０個
の２進ビットのうちの第７ビットを含む、上記（４）に
記載の方法。 （６）前記一次インジケータ・フィールドは前記３個の
１０進ディジットがすべて小であるかどうかを表す、上
記（３）乃至（５）のいずれかに記載の方法。 （７）１０進ディジットが０−７の範囲にある場合には
該１０進ディジットは小であると見なされ、１０進ディ
ジットが８又は９である場合には該１０進ディジットは
大であると見なされる、上記（６）に記載の方法。 （８）前記３個の１０進ディジットが小ではないディジ
ットを含む場合、前記１０個の２進ビットは二次インジ
ケータ・フィールドを含む、上記（７）に記載の方法。 （９）前記二次インジケータ・フィールドは２個のビッ
トを含む、上記（８）に記載の方法。 （１０）前記二次インジケータ・フィールドは前記１０
進ディジットのうちの複数のディジットが大であること
を表すための第１の値及び前記１０進ディジットのうち
の１個のディジットだけが大である場合に前記３個の１
０進ディジットのうちのどれが大であるかを表すための
第２、第３及び第４の値を有する、上記（９）に記載の
方法。 （１１）前記二次インジケータ・フィールドの前記２個
のビットは前記１０個の２進ビットのうちの第８及び第
９ビットを含む、上記（８）又は（９）に記載の方法。 （１２）前記１０進ディジットのうちの２個以上のディ
ジットが大である場合、前記１０個の２進ビットは三次
インジケータ・フィールドを含む、上記（８）乃至（１
１）のいずれかに記載の方法。 （１３）前記三次インジケータ・フィールドは２個のビ
ットを含む、上記（１２）に記載の方法。 （１４）前記三次インジケータ・フィールドは前記３個
の１０進ディジットすべてが大であることを表すための
第１の値及び前記１０進ディジットのうちの１個のディ
ジットだけが小である場合に前記３個の１０進ディジッ
トのうちのどれが小であるかを表すための第２、第３及
び第４の値を有する、上記（１３）に記載の方法。 （１５）前記三次インジケータ・フィールドの前記２個
のビットは前記１０個の２進ビットの第４及び第５ビッ
トを含む、上記（１３又は１４）に記載の方法。 （１６）前記１０個の２進ビットは０−７９の範囲にお
けるすべての１０進数に対して前記１０進ディジットの
２進化１０進コーディングに対応する、上記（１）乃至
（１５）のいずれかに記載の方法。 （１７）前記受け取られた１０進ディジットは２進化１
０進数の形式である、上記（１）乃至（１６）のいずれ
かに記載の方法。 （１８）２進ビットを１０進ディジットに変換する方法
にして、１０個の２進ビットを受け取るステップと、上
記（１）乃至（１７）のいずれかにおけるエンコードす
るステップの反対の操作を行うことによって前記１０個
の２進ビットを３個の１０進ディジットにデコードする
ステップと、前記３個の１０進ディジットを出力するス
テップと、を含む方法。 （１９）２進ビットを１０進ディジットに変換する方法
にして、１０個の２進ビットを受け取るステップと、前
記１０個の２進ビットを３個の１０進ディジットにデコ
ードするステップであって、前記１０個の２進ビットの
前に置かれていないインジケータ・ビットの値を調べる
第１の論理的ステップを含むステップと、前記３個の１
０進ディジットを出力するステップと、を含む方法。 （２０）前記インジケータ・ビットは前記１０個の２進
ビットの終わりには置かれていない、上記（１９）に記
載の方法。 （２１）前記インジケータ・ビットは前記１０個の２進
ビットのうちの第７ビットである、上記（２０）に記載
の方法。 （２２）前記３個の１０進ディジットは２進化１０進数
の形式である、上記（１８）乃至（２１）のいずれかに
記載の方法。 （２３）３個までの１０進ディジットを１０個の２進ビ
ットにエンコードする方法にして、前記エンコードは実
質的に表２におけるマッピングに従って行われる方法。 （２４）上記（１）至（２３）のいずれかの方法をコン
ピュータに実行させるためのコンピュータ・プログラ
ム。 （２５）１０進ディジットを２進ビットに変換するため
のシステムにして、１個、２個、又は３個の１０進ディ
ジットを受け取るための手段と、１個の１０進ディジッ
トが存在する場合には最初の６個の２進ビットが０であ
り、２個の１０進ディジットが存在する場合には最初の
３個の２進ビットが０であるというようなエンコーディ
ング方式を使用して前記１０進ディジットを１０個の２
進ビットにエンコードするための手段と、前記１０個の
２進ビットを出力するための手段と、を含むシステム。 （２６）前記エンコードする前に、１個の１０進ディジ
ットが受け取られた場合には該受け取られた１０進ディ
ジットを２個の０でもってパッドするための手段と、前
記エンコードする前に、２個の１０進ディジットが受け
取られた場合には該受け取られた１０進ディジットを１
個の０でもってパッドするための手段と、を更に含む、
上記（２５）に記載のシステム。 （２７）前記１０個の２進ビットの出力は一次インジケ
ータ・フィールドを含み、該一次インジケータ・フィー
ルドは前記１０個の２進ビットのうちの第１ビットでは
ない、上記（２５）又は（２６）に記載のシステム。 （２８）前記一次インジケータ・フィールドは前記１０
個の２進ビットのうちの最後のビットではない、上記
（２７）に記載のシステム。 （２９）前記一次インジケータ・フィールドは前記１０
個の２進ビットのうちの第７ビットを含む、上記（２
８）に記載のシステム。 （３０）前記一次インジケータ・フィールドは前記３個
の１０進ディジットがすべて小であるかどうかを表す、
上記（２７）乃至（２９）のいずれかに記載のシステ
ム。 （３１）１０進ディジットが０−７の範囲にある場合に
は該１０進ディジットは小であると見なされ、１０進デ
ィジットが８又は９である場合には該１０進ディジット
は大であると見なされる、上記（３０）に記載のシステ
ム。 （３２）前記３個の１０進ディジットが小ではないディ
ジットを含む場合、前記１０個の２進ビットは二次イン
ジケータ・フィールドを含む、上記（３１）に記載のシ
ステム。 （３３）前記二次インジケータ・フィールドは２個のビ
ットを含む、上記（２２）に記載のシステム。 （３４）前記二次インジケータ・フィールドは前記１０
進ディジットのうちの複数のディジットが大であること
を表すための第１の値及び前記１０進ディジットのうち
の１個のディジットだけが大である場合に前記３個の１
０進ディジットのうちのどれが大であるかを表すための
第２、第３及び第４の値を有する、上記（３３）に記載
のシステム。 （３５）前記二次インジケータ・フィールドの前記２個
のビットは前記１０個の２進ビットのうちの第８及び第
９ビットを含む、上記（３２）又は（３３）に記載のシ
ステム。 （３６）前記１０進ディジットのうちの２個以上のディ
ジットが大である場合、前記１０個の２進ビットは三次
インジケータ・フィールドを含む、上記（３２）乃至
（３５）のいずれかに記載のシステム。 （３７）前記三次インジケータ・フィールドは２個のビ
ットを含む、上記（３６）に記載のシステム。 （３８）前記三次インジケータ・フィールドは前記３個
の１０進ディジットすべてが大であることを表すための
第１の値及び前記１０進ディジットのうちの１個のディ
ジットだけが小である場合に前記３個の１０進ディジッ
トのうちのどれが小であるかを表すための第２、第３及
び第４の値を有する、上記（３７）に記載のシステム。 （３９）前記三次インジケータ・フィールドの前記２個
のビットは前記１０個の２進ビットの第４及び第５ビッ
トを含む、上記（３７）は（３８）に記載のシステム。 （４０）前記１０個の２進ビットは０−７９の範囲にお
けるすべての１０進数に対して前記１０進ディジットの
２進化１０進コーディングに対応する、上記（２５）乃
至（３９）のいずれかに記載のシステム。 （４１）前記受け取られた１０進ディジットは２進化１
０進数の形式である、上記（２５）乃至（４０）のいず
れかに記載のシステム。 （４２）２進ビットを１０進ディジットに変換するため
のシステムにして、１０個の２進ビットを受け取るため
の手段と、上記（２５）乃至（４１）のいずれかにおけ
るエンコードするステップの反対の操作を行うことによ
って前記１０個の２進ビットを３個の１０進ディジット
にデコードするための手段と、前記３個の１０進ディジ
ットを出力するための手段と、を含むシステム。 （４３）２進ビットを１０進ディジットに変換するため
のシステムにして、１０個の２進ビットを受け取るため
の手段と、前記１０個の２進ビットを３個の１０進ディ
ジットにデコードするための手段であって、前記１０個
の２進ビットの前に置かれていないインジケータ・ビッ
トの値を調べる第１の論理的手段を含む手段と、前記３
個の１０進ディジットを出力するための手段と、を含む
システム。 （４４）前記インジケータ・ビットは前記１０個の２進
ビットの終わりには置かれていない、上記（４３）に記
載のシステム。 （４５）前記インジケータ・ビットは前記１０個の２進
ビットのうちの第７ビットである、上記（４４）に記載
のシステム。 （４６）前記３個の１０進ディジットは２進化１０進数
の形式である、上記（４２乃至４５のいずれか）に記載
のシステム。 （４７） ３個までの１０進ディジットを１０個の２進
ビットにエンコードするシステムにして、前記エンコー
ドは実質的に表２におけるマッピングに従って行われる
システム。
換する方法にして、１個、２個又は３個の１０進ディジ
ットを受け取るステップと、１個の１０進ディジットが
存在する場合には最初の６個の２進ビットが０であり、
２個の１０進ディジットが存在する場合には最初の３個
の２進ビットが０であるというようなエンコーディング
方式を使用して前記１０進ディジットを１０個の２進ビ
ットにエンコードするステップと、、前記１０個の２進
ビットを出力するステップと、を含む方法。 （２）前記エンコードするステップの前に、１個の１０
進ディジットが受け取られた場合には該受け取られた１
０進ディジットを２個の０でもってパッドするステップ
と、前記エンコードするステップの前に、２個の１０進
ディジットが受け取られた場合には該受け取られた１０
進ディジットを１個の０でもってパッドするステップ
と、を更に含む、上記（１）に記載の方法。 （３）前記１０個の２進ビットの出力は一次インジケー
タ・フィールドを含み、該一次インジケータ・フィール
ドは前記１０個の２進ビットのうちの第１ビットではな
い、上記（１）又は（２）に記載の方法。 （４）前記一次インジケータ・フィールドは前記１０個
の２進ビットのうちの最後のビットではない、上記
（３）に記載の方法。 （５）前記一次インジケータ・フィールドは前記１０個
の２進ビットのうちの第７ビットを含む、上記（４）に
記載の方法。 （６）前記一次インジケータ・フィールドは前記３個の
１０進ディジットがすべて小であるかどうかを表す、上
記（３）乃至（５）のいずれかに記載の方法。 （７）１０進ディジットが０−７の範囲にある場合には
該１０進ディジットは小であると見なされ、１０進ディ
ジットが８又は９である場合には該１０進ディジットは
大であると見なされる、上記（６）に記載の方法。 （８）前記３個の１０進ディジットが小ではないディジ
ットを含む場合、前記１０個の２進ビットは二次インジ
ケータ・フィールドを含む、上記（７）に記載の方法。 （９）前記二次インジケータ・フィールドは２個のビッ
トを含む、上記（８）に記載の方法。 （１０）前記二次インジケータ・フィールドは前記１０
進ディジットのうちの複数のディジットが大であること
を表すための第１の値及び前記１０進ディジットのうち
の１個のディジットだけが大である場合に前記３個の１
０進ディジットのうちのどれが大であるかを表すための
第２、第３及び第４の値を有する、上記（９）に記載の
方法。 （１１）前記二次インジケータ・フィールドの前記２個
のビットは前記１０個の２進ビットのうちの第８及び第
９ビットを含む、上記（８）又は（９）に記載の方法。 （１２）前記１０進ディジットのうちの２個以上のディ
ジットが大である場合、前記１０個の２進ビットは三次
インジケータ・フィールドを含む、上記（８）乃至（１
１）のいずれかに記載の方法。 （１３）前記三次インジケータ・フィールドは２個のビ
ットを含む、上記（１２）に記載の方法。 （１４）前記三次インジケータ・フィールドは前記３個
の１０進ディジットすべてが大であることを表すための
第１の値及び前記１０進ディジットのうちの１個のディ
ジットだけが小である場合に前記３個の１０進ディジッ
トのうちのどれが小であるかを表すための第２、第３及
び第４の値を有する、上記（１３）に記載の方法。 （１５）前記三次インジケータ・フィールドの前記２個
のビットは前記１０個の２進ビットの第４及び第５ビッ
トを含む、上記（１３又は１４）に記載の方法。 （１６）前記１０個の２進ビットは０−７９の範囲にお
けるすべての１０進数に対して前記１０進ディジットの
２進化１０進コーディングに対応する、上記（１）乃至
（１５）のいずれかに記載の方法。 （１７）前記受け取られた１０進ディジットは２進化１
０進数の形式である、上記（１）乃至（１６）のいずれ
かに記載の方法。 （１８）２進ビットを１０進ディジットに変換する方法
にして、１０個の２進ビットを受け取るステップと、上
記（１）乃至（１７）のいずれかにおけるエンコードす
るステップの反対の操作を行うことによって前記１０個
の２進ビットを３個の１０進ディジットにデコードする
ステップと、前記３個の１０進ディジットを出力するス
テップと、を含む方法。 （１９）２進ビットを１０進ディジットに変換する方法
にして、１０個の２進ビットを受け取るステップと、前
記１０個の２進ビットを３個の１０進ディジットにデコ
ードするステップであって、前記１０個の２進ビットの
前に置かれていないインジケータ・ビットの値を調べる
第１の論理的ステップを含むステップと、前記３個の１
０進ディジットを出力するステップと、を含む方法。 （２０）前記インジケータ・ビットは前記１０個の２進
ビットの終わりには置かれていない、上記（１９）に記
載の方法。 （２１）前記インジケータ・ビットは前記１０個の２進
ビットのうちの第７ビットである、上記（２０）に記載
の方法。 （２２）前記３個の１０進ディジットは２進化１０進数
の形式である、上記（１８）乃至（２１）のいずれかに
記載の方法。 （２３）３個までの１０進ディジットを１０個の２進ビ
ットにエンコードする方法にして、前記エンコードは実
質的に表２におけるマッピングに従って行われる方法。 （２４）上記（１）至（２３）のいずれかの方法をコン
ピュータに実行させるためのコンピュータ・プログラ
ム。 （２５）１０進ディジットを２進ビットに変換するため
のシステムにして、１個、２個、又は３個の１０進ディ
ジットを受け取るための手段と、１個の１０進ディジッ
トが存在する場合には最初の６個の２進ビットが０であ
り、２個の１０進ディジットが存在する場合には最初の
３個の２進ビットが０であるというようなエンコーディ
ング方式を使用して前記１０進ディジットを１０個の２
進ビットにエンコードするための手段と、前記１０個の
２進ビットを出力するための手段と、を含むシステム。 （２６）前記エンコードする前に、１個の１０進ディジ
ットが受け取られた場合には該受け取られた１０進ディ
ジットを２個の０でもってパッドするための手段と、前
記エンコードする前に、２個の１０進ディジットが受け
取られた場合には該受け取られた１０進ディジットを１
個の０でもってパッドするための手段と、を更に含む、
上記（２５）に記載のシステム。 （２７）前記１０個の２進ビットの出力は一次インジケ
ータ・フィールドを含み、該一次インジケータ・フィー
ルドは前記１０個の２進ビットのうちの第１ビットでは
ない、上記（２５）又は（２６）に記載のシステム。 （２８）前記一次インジケータ・フィールドは前記１０
個の２進ビットのうちの最後のビットではない、上記
（２７）に記載のシステム。 （２９）前記一次インジケータ・フィールドは前記１０
個の２進ビットのうちの第７ビットを含む、上記（２
８）に記載のシステム。 （３０）前記一次インジケータ・フィールドは前記３個
の１０進ディジットがすべて小であるかどうかを表す、
上記（２７）乃至（２９）のいずれかに記載のシステ
ム。 （３１）１０進ディジットが０−７の範囲にある場合に
は該１０進ディジットは小であると見なされ、１０進デ
ィジットが８又は９である場合には該１０進ディジット
は大であると見なされる、上記（３０）に記載のシステ
ム。 （３２）前記３個の１０進ディジットが小ではないディ
ジットを含む場合、前記１０個の２進ビットは二次イン
ジケータ・フィールドを含む、上記（３１）に記載のシ
ステム。 （３３）前記二次インジケータ・フィールドは２個のビ
ットを含む、上記（２２）に記載のシステム。 （３４）前記二次インジケータ・フィールドは前記１０
進ディジットのうちの複数のディジットが大であること
を表すための第１の値及び前記１０進ディジットのうち
の１個のディジットだけが大である場合に前記３個の１
０進ディジットのうちのどれが大であるかを表すための
第２、第３及び第４の値を有する、上記（３３）に記載
のシステム。 （３５）前記二次インジケータ・フィールドの前記２個
のビットは前記１０個の２進ビットのうちの第８及び第
９ビットを含む、上記（３２）又は（３３）に記載のシ
ステム。 （３６）前記１０進ディジットのうちの２個以上のディ
ジットが大である場合、前記１０個の２進ビットは三次
インジケータ・フィールドを含む、上記（３２）乃至
（３５）のいずれかに記載のシステム。 （３７）前記三次インジケータ・フィールドは２個のビ
ットを含む、上記（３６）に記載のシステム。 （３８）前記三次インジケータ・フィールドは前記３個
の１０進ディジットすべてが大であることを表すための
第１の値及び前記１０進ディジットのうちの１個のディ
ジットだけが小である場合に前記３個の１０進ディジッ
トのうちのどれが小であるかを表すための第２、第３及
び第４の値を有する、上記（３７）に記載のシステム。 （３９）前記三次インジケータ・フィールドの前記２個
のビットは前記１０個の２進ビットの第４及び第５ビッ
トを含む、上記（３７）は（３８）に記載のシステム。 （４０）前記１０個の２進ビットは０−７９の範囲にお
けるすべての１０進数に対して前記１０進ディジットの
２進化１０進コーディングに対応する、上記（２５）乃
至（３９）のいずれかに記載のシステム。 （４１）前記受け取られた１０進ディジットは２進化１
０進数の形式である、上記（２５）乃至（４０）のいず
れかに記載のシステム。 （４２）２進ビットを１０進ディジットに変換するため
のシステムにして、１０個の２進ビットを受け取るため
の手段と、上記（２５）乃至（４１）のいずれかにおけ
るエンコードするステップの反対の操作を行うことによ
って前記１０個の２進ビットを３個の１０進ディジット
にデコードするための手段と、前記３個の１０進ディジ
ットを出力するための手段と、を含むシステム。 （４３）２進ビットを１０進ディジットに変換するため
のシステムにして、１０個の２進ビットを受け取るため
の手段と、前記１０個の２進ビットを３個の１０進ディ
ジットにデコードするための手段であって、前記１０個
の２進ビットの前に置かれていないインジケータ・ビッ
トの値を調べる第１の論理的手段を含む手段と、前記３
個の１０進ディジットを出力するための手段と、を含む
システム。 （４４）前記インジケータ・ビットは前記１０個の２進
ビットの終わりには置かれていない、上記（４３）に記
載のシステム。 （４５）前記インジケータ・ビットは前記１０個の２進
ビットのうちの第７ビットである、上記（４４）に記載
のシステム。 （４６）前記３個の１０進ディジットは２進化１０進数
の形式である、上記（４２乃至４５のいずれか）に記載
のシステム。 （４７） ３個までの１０進ディジットを１０個の２進
ビットにエンコードするシステムにして、前記エンコー
ドは実質的に表２におけるマッピングに従って行われる
システム。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル・フレデリック・コーリッショー イギリス国、シー・ブイ・４ ７／エル・ エイ ウォーリックシャー、コベントリ ー、クリフィールド・ハイツ 33
Claims (47)
- 【請求項１】１０進ディジットを２進ビットに変換する
方法にして、 １個、２個又は３個の１０進ディジットを受け取るステ
ップと、 １個の１０進ディジットが存在する場合には最初の６個
の２進ビットが０であり、２個の１０進ディジットが存
在する場合には最初の３個の２進ビットが０であるとい
うようなエンコーディング方式を使用して前記１０進デ
ィジットを１０個の２進ビットにエンコードするステッ
プと、 前記１０個の２進ビットを出力するステップと、 を含む方法。 - 【請求項２】前記エンコードするステップの前に、１個
の１０進ディジットが受け取られた場合には該受け取ら
れた１０進ディジットを２個の０でもってパッドするス
テップと、 前記エンコードするステップの前に、２個の１０進ディ
ジットが受け取られた場合には該受け取られた１０進デ
ィジットを１個の０でもってパッドするステップと、 を更に含む、請求項１に記載の方法。 - 【請求項３】前記１０個の２進ビットの出力は一次イン
ジケータ・フィールドを含み、該一次インジケータ・フ
ィールドは前記１０個の２進ビットのうちの第１ビット
ではない、請求項１又は２に記載の方法。 - 【請求項４】前記一次インジケータ・フィールドは前記
１０個の２進ビットのうちの最後のビットではない、請
求項３に記載の方法。 - 【請求項５】前記一次インジケータ・フィールドは前記
１０個の２進ビットのうちの第７ビットを含む、請求項
４に記載の方法。 - 【請求項６】前記一次インジケータ・フィールドは前記
３個の１０進ディジットがすべて小であるかどうかを表
す、請求項３乃至５のいずれかに記載の方法。 - 【請求項７】１０進ディジットが０−７の範囲にある場
合には該１０進ディジットは小であると見なされ、１０
進ディジットが８又は９である場合には該１０進ディジ
ットは大であると見なされる、請求項６に記載の方法。 - 【請求項８】前記３個の１０進ディジットが小ではない
ディジットを含む場合、前記１０個の２進ビットは二次
インジケータ・フィールドを含む、請求項７に記載の方
法。 - 【請求項９】前記二次インジケータ・フィールドは２個
のビットを含む、請求項８に記載の方法。 - 【請求項１０】前記二次インジケータ・フィールドは前
記１０進ディジットのうちの複数のディジットが大であ
ることを表すための第１の値及び前記１０進ディジット
のうちの１個のディジットだけが大である場合に前記３
個の１０進ディジットのうちのどれが大であるかを表す
ための第２、第３及び第４の値を有する、請求項９に記
載の方法。 - 【請求項１１】前記二次インジケータ・フィールドの前
記２個のビットは前記１０個の２進ビットのうちの第８
及び第９ビットを含む、請求項８又は９に記載の方法。 - 【請求項１２】前記１０進ディジットのうちの２個以上
のディジットが大である場合、前記１０個の２進ビット
は三次インジケータ・フィールドを含む、請求項８乃至
１１のいずれかに記載の方法。 - 【請求項１３】前記三次インジケータ・フィールドは２
個のビットを含む、請求項１２に記載の方法。 - 【請求項１４】前記三次インジケータ・フィールドは前
記３個の１０進ディジットすべてが大であることを表す
ための第１の値及び前記１０進ディジットのうちの１個
のディジットだけが小である場合に前記３個の１０進デ
ィジットのうちのどれが小であるかを表すための第２、
第３及び第４の値を有する、請求項１３に記載の方法。 - 【請求項１５】前記三次インジケータ・フィールドの前
記２個のビットは前記１０個の２進ビットの第４及び第
５ビットを含む、請求項１３又は１４に記載の方法。 - 【請求項１６】前記１０個の２進ビットは０−７９の範
囲におけるすべての１０進数に対して前記１０進ディジ
ットの２進化１０進コーディングに対応する、請求項１
乃至１５のいずれかに記載の方法。 - 【請求項１７】前記受け取られた１０進ディジットは２
進化１０進数の形式である、請求項１乃至１６のいずれ
かに記載の方法。 - 【請求項１８】２進ビットを１０進ディジットに変換す
る方法にして、 １０個の２進ビットを受け取るステップと、 請求項１乃至１７のいずれかにおけるエンコードするス
テップの反対の操作を行うことによって前記１０個の２
進ビットを３個の１０進ディジットにデコードするステ
ップと、 前記３個の１０進ディジットを出力するステップと、 を含む方法。 - 【請求項１９】２進ビットを１０進ディジットに変換す
る方法にして、 １０個の２進ビットを受け取るステップと、 前記１０個の２進ビットを３個の１０進ディジットにデ
コードするステップであって、前記１０個の２進ビット
の前に置かれていないインジケータ・ビットの値を調べ
る第１の論理的ステップを含むステップと、 前記３個の１０進ディジットを出力するステップと、 を含む方法。 - 【請求項２０】前記インジケータ・ビットは前記１０個
の２進ビットの終わりには置かれていない、請求項１９
に記載の方法。 - 【請求項２１】前記インジケータ・ビットは前記１０個
の２進ビットのうちの第７ビットである、請求項２０に
記載の方法。 - 【請求項２２】前記３個の１０進ディジットは２進化１
０進数の形式である、請求項１８乃至２１のいずれかに
記載の方法。 - 【請求項２３】３個までの１０進ディジットを１０個の
２進ビットにエンコードする方法にして、前記エンコー
ドは実質的に表２におけるマッピングに従って行われる
方法。 - 【請求項２４】請求項１乃至２３のいずれかの方法をコ
ンピュータに実行させるためのコンピュータ・プログラ
ム。 - 【請求項２５】１０進ディジットを２進ビットに変換す
るためのシステムにして、 １個、２個、又は３個の１０進ディジットを受け取るた
めの手段と、 １個の１０進ディジットが存在する場合には最初の６個
の２進ビットが０であり、２個の１０進ディジットが存
在する場合には最初の３個の２進ビットが０であるとい
うようなエンコーディング方式を使用して前記１０進デ
ィジットを１０個の２進ビットにエンコードするための
手段と、 前記１０個の２進ビットを出力するための手段と、 を含むシステム。 - 【請求項２６】前記エンコードする前に、１個の１０進
ディジットが受け取られた場合には該受け取られた１０
進ディジットを２個の０でもってパッドするための手段
と、 前記エンコードする前に、２個の１０進ディジットが受
け取られた場合には該受け取られた１０進ディジットを
１個の０でもってパッドするための手段と、 を更に含む、請求項２５に記載のシステム。 - 【請求項２７】前記１０個の２進ビットの出力は一次イ
ンジケータ・フィールドを含み、該一次インジケータ・
フィールドは前記１０個の２進ビットのうちの第１ビッ
トではない、請求項２５又は２６に記載のシステム。 - 【請求項２８】前記一次インジケータ・フィールドは前
記１０個の２進ビットのうちの最後のビットではない、
請求項２７に記載のシステム。 - 【請求項２９】前記一次インジケータ・フィールドは前
記１０個の２進ビットのうちの第７ビットを含む、請求
項２８に記載のシステム。 - 【請求項３０】前記一次インジケータ・フィールドは前
記３個の１０進ディジットがすべて小であるかどうかを
表す、請求項２７乃至２９のいずれかに記載のシステ
ム。 - 【請求項３１】１０進ディジットが０−７の範囲にある
場合には該１０進ディジットは小であると見なされ、１
０進ディジットが８又は９である場合には該１０進ディ
ジットは大であると見なされる、請求項３０に記載のシ
ステム。 - 【請求項３２】前記３個の１０進ディジットが小ではな
いディジットを含む場合、前記１０個の２進ビットは二
次インジケータ・フィールドを含む、請求項３１に記載
のシステム。 - 【請求項３３】前記二次インジケータ・フィールドは２
個のビットを含む、請求項２２に記載のシステム。 - 【請求項３４】前記二次インジケータ・フィールドは前
記１０進ディジットのうちの複数のディジットが大であ
ることを表すための第１の値及び前記１０進ディジット
のうちの１個のディジットだけが大である場合に前記３
個の１０進ディジットのうちのどれが大であるかを表す
ための第２、第３及び第４の値を有する、請求項３３に
記載のシステム。 - 【請求項３５】前記二次インジケータ・フィールドの前
記２個のビットは前記１０個の２進ビットのうちの第８
及び第９ビットを含む、請求項３２又は３３に記載のシ
ステム。 - 【請求項３６】前記１０進ディジットのうちの２個以上
のディジットが大である場合、前記１０個の２進ビット
は三次インジケータ・フィールドを含む、請求項３２乃
至３５のいずれかに記載のシステム。 - 【請求項３７】前記三次インジケータ・フィールドは２
個のビットを含む、請求項３６に記載のシステム。 - 【請求項３８】前記三次インジケータ・フィールドは前
記３個の１０進ディジットすべてが大であることを表す
ための第１の値及び前記１０進ディジットのうちの１個
のディジットだけが小である場合に前記３個の１０進デ
ィジットのうちのどれが小であるかを表すための第２、
第３及び第４の値を有する、請求項３７に記載のシステ
ム。 - 【請求項３９】前記三次インジケータ・フィールドの前
記２個のビットは前記１０個の２進ビットの第４及び第
５ビットを含む、請求項３７又は３８に記載のシステ
ム。 - 【請求項４０】前記１０個の２進ビットは０−７９の範
囲におけるすべての１０進数に対して前記１０進ディジ
ットの２進化１０進コーディングに対応する、請求項２
５乃至３９のいずれかに記載のシステム。 - 【請求項４１】前記受け取られた１０進ディジットは２
進化１０進数の形式である、請求項２５乃至４０のいず
れかに記載のシステム。 - 【請求項４２】２進ビットを１０進ディジットに変換す
るためのシステムにして、 １０個の２進ビットを受け取るための手段と、 請求項２５乃至４１のいずれかにおけるエンコードする
ステップの反対の操作を行うことによって前記１０個の
２進ビットを３個の１０進ディジットにデコードするた
めの手段と、 前記３個の１０進ディジットを出力するための手段と、 を含むシステム。 - 【請求項４３】２進ビットを１０進ディジットに変換す
るためのシステムにして、 １０個の２進ビットを受け取るための手段と、 前記１０個の２進ビットを３個の１０進ディジットにデ
コードするための手段であって、前記１０個の２進ビッ
トの前に置かれていないインジケータ・ビットの値を調
べる第１の論理的手段を含む手段と、 前記３個の１０進ディジットを出力するための手段と、
を含むシステム。 - 【請求項４４】前記インジケータ・ビットは前記１０個
の２進ビットの終わりには置かれていない、請求項４３
に記載のシステム。 - 【請求項４５】前記インジケータ・ビットは前記１０個
の２進ビットのうちの第７ビットである、請求項４４に
記載のシステム。 - 【請求項４６】前記３個の１０進ディジットは２進化１
０進数の形式である、請求項４２乃至４５のいずれかに
記載のシステム。 - 【請求項４７】３個までの１０進ディジットを１０個の
２進ビットにエンコードするシステムにして、前記エン
コードは実質的に表２におけるマッピングに従って行わ
れるシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB0102154.2A GB0102154D0 (en) | 2001-01-27 | 2001-01-27 | Decimal to binary coder/decoder |
| GB0102154.2 | 2001-01-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002305450A true JP2002305450A (ja) | 2002-10-18 |
| JP3588349B2 JP3588349B2 (ja) | 2004-11-10 |
Family
ID=9907638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002017981A Expired - Fee Related JP3588349B2 (ja) | 2001-01-27 | 2002-01-28 | １０進数を２進数にエンコード／デコードする方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6437715B1 (ja) |
| EP (1) | EP1231716B1 (ja) |
| JP (1) | JP3588349B2 (ja) |
| AT (1) | ATE377867T1 (ja) |
| DE (1) | DE60131247T2 (ja) |
| GB (1) | GB0102154D0 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9352417B2 (en) | 2002-04-19 | 2016-05-31 | Electro Scientific Industries, Inc. | Increasing die strength by etching during or after dicing |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6587070B2 (en) * | 2001-04-03 | 2003-07-01 | Raytheon Company | Digital base-10 logarithm converter |
| US6707652B2 (en) * | 2002-07-10 | 2004-03-16 | Eaton Corporation | Electrical switching apparatus including glowing contact protection |
| US7523150B2 (en) | 2004-10-28 | 2009-04-21 | Hewlett-Packard Development Company, L.P. | Binary representation of number based on processor word size |
| US7644115B2 (en) * | 2005-01-07 | 2010-01-05 | Sas Institute Inc. | System and methods for large-radix computer processing |
| US7471385B2 (en) * | 2005-01-13 | 2008-12-30 | Xerox Corporation | Systems and methods for selecting a reference database for determining a spectrum of an object based on fluorescence of the object |
| US8131709B2 (en) * | 2005-01-14 | 2012-03-06 | International Business Machines Corporation | Mechanism for providing efficient access to redundant number representations |
| US7660838B2 (en) * | 2005-02-09 | 2010-02-09 | International Business Machines Corporation | System and method for performing decimal to binary conversion |
| US20060179098A1 (en) * | 2005-02-09 | 2006-08-10 | International Business Machines Corporation | System and method for reduction of leading zero detect for decimal floating point numbers |
| US20060179090A1 (en) * | 2005-02-09 | 2006-08-10 | International Business Machines Corporation | System and method for converting binary to decimal |
| US7685214B2 (en) * | 2005-08-26 | 2010-03-23 | International Business Machines Corporation | Order-preserving encoding formats of floating-point decimal numbers for efficient value comparison |
| US8364734B2 (en) * | 2005-09-15 | 2013-01-29 | International Business Machines Corporation | Converting from decimal floating point into scaled binary coded decimal |
| US7698352B2 (en) * | 2005-09-15 | 2010-04-13 | International Business Machines Corporation | System and method for converting from scaled binary coded decimal into decimal floating point |
| US8051117B2 (en) * | 2007-04-26 | 2011-11-01 | International Business Machines Corporation | Shift significand of decimal floating point data |
| US20080270495A1 (en) * | 2007-04-26 | 2008-10-30 | International Business Machines Corporation | Insert/extract biased exponent of decimal floating point data |
| US8190664B2 (en) * | 2007-04-26 | 2012-05-29 | International Business Machines Corporation | Employing a mask field of an instruction to encode a sign of a result of the instruction |
| US8051118B2 (en) * | 2007-04-26 | 2011-11-01 | International Business Machines Corporation | Composition of decimal floating point data |
| US9710227B2 (en) | 2012-09-15 | 2017-07-18 | John W. Ogilvie | Formatting floating point numbers |
| US9143159B2 (en) | 2012-10-04 | 2015-09-22 | Silminds, Inc. | DPD/BCD to BID converters |
| US9134958B2 (en) | 2012-10-22 | 2015-09-15 | Silminds, Inc. | Bid to BCD/DPD converters |
| CN103236844B (zh) * | 2013-03-26 | 2016-06-01 | 合肥工业大学 | 一种电子标签编码压缩方法 |
| JP6801003B2 (ja) | 2016-01-18 | 2020-12-16 | ウェーヴシフト・エルエルシー | 電子ディスプレイの近視発生効果の評価および低減 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB777244A (en) * | 1953-01-30 | 1957-06-19 | British Tabulating Mach Co Ltd | Improvements in or relating to apparatus for translating a number from a first to a second notation |
| US3618047A (en) * | 1969-12-15 | 1971-11-02 | North American Rockwell | System for the compact storage of decimal numbers |
| US3842414A (en) * | 1973-06-18 | 1974-10-15 | Ibm | Binary coded decimal conversion apparatus |
| JPH0644714B2 (ja) * | 1985-02-16 | 1994-06-08 | ソニー株式会社 | コ−ド変換装置 |
| US4972187A (en) * | 1989-06-27 | 1990-11-20 | Digital Equipment Corporation | Numeric encoding method and apparatus for neural networks |
| JP3155499B2 (ja) * | 1997-11-26 | 2001-04-09 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 光ディスクのビット変換の方法、復調方法および装置 |
| US6011873A (en) * | 1998-04-29 | 2000-01-04 | Penware, Inc. | Method and apparatus for lossless compression of signature data |
| US6124811A (en) * | 1998-07-02 | 2000-09-26 | Intel Corporation | Real time algorithms and architectures for coding images compressed by DWT-based techniques |
| US6166664A (en) * | 1998-08-26 | 2000-12-26 | Intel Corporation | Efficient data structure for entropy encoding used in a DWT-based high performance image compression |
-
2001
- 2001-01-27 GB GBGB0102154.2A patent/GB0102154D0/en not_active Ceased
- 2001-08-17 US US09/932,352 patent/US6437715B1/en not_active Expired - Lifetime
- 2001-09-24 AT AT01308086T patent/ATE377867T1/de not_active IP Right Cessation
- 2001-09-24 EP EP01308086A patent/EP1231716B1/en not_active Expired - Lifetime
- 2001-09-24 DE DE60131247T patent/DE60131247T2/de not_active Expired - Lifetime
-
2002
- 2002-01-28 JP JP2002017981A patent/JP3588349B2/ja not_active Expired - Fee Related
- 2002-05-20 US US10/152,282 patent/US6525679B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9352417B2 (en) | 2002-04-19 | 2016-05-31 | Electro Scientific Industries, Inc. | Increasing die strength by etching during or after dicing |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1231716B1 (en) | 2007-11-07 |
| EP1231716A3 (en) | 2004-01-14 |
| US6525679B1 (en) | 2003-02-25 |
| ATE377867T1 (de) | 2007-11-15 |
| JP3588349B2 (ja) | 2004-11-10 |
| US6437715B1 (en) | 2002-08-20 |
| EP1231716A2 (en) | 2002-08-14 |
| DE60131247T2 (de) | 2008-08-28 |
| DE60131247D1 (de) | 2007-12-20 |
| GB0102154D0 (en) | 2001-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3588349B2 (ja) | １０進数を２進数にエンコード／デコードする方法 | |
| US11283464B2 (en) | Compression and decompression engines and compressed domain processors | |
| CN111708574B (zh) | 指令流压缩、解压缩方法及装置 | |
| Zavadskyi | Binary-coded ternary number representation in natural language text compression | |
| WO2007108395A1 (ja) | 可変長符号の復号装置および復号方法 | |
| CN112527951B (zh) | 整数数据的存储方法、装置及存储介质 | |
| US11362673B2 (en) | Entropy agnostic data encoding and decoding | |
| US6573847B1 (en) | Multi-table mapping for huffman code decoding | |
| Setia et al. | Enhanced LZW algorithm with less compression ratio | |
| CN113315523B (zh) | 硬件友好的数据解压缩 | |
| CN112738124B (zh) | 硬件友好的数据压缩方法、压缩器 | |
| JPH0974359A (ja) | 誤り訂正復号回路 | |
| JPH04280517A (ja) | データ圧縮および復元方式 | |
| Zavadskyi | Lossless text compression by means of binary-coded ternary number representation | |
| JPH08149016A (ja) | 文字列の符号化方法 | |
| TW201342813A (zh) | 資料編碼及解碼方法與裝置 | |
| JPH03262331A (ja) | データ圧縮方法およびデータ圧縮装置 | |
| KR20170142796A (ko) | 2진 유니버설 코드의 N진 복합 유니버설 코드로의 encoding 및 decoding방법 | |
| JPS58195316A (ja) | 符号化方法 | |
| JPH07106981A (ja) | 可変長符号デコード回路 | |
| KR20180000143A (ko) | 2진 유니버설 코드의 N진 유니버설 코드로의 encoding 및 decoding방법 | |
| Mathur et al. | A Novel Approach to Compress and Secure Human Genome Sequence | |
| JPH05218881A (ja) | データ圧縮処理方式及びデータ復元処理方式 | |
| JPH06149537A (ja) | データ圧縮方法及び復元方法 | |
| JPH03179520A (ja) | データデコーダ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040416 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040421 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040812 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |