JP2002305307A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JP2002305307A
JP2002305307A JP2002004261A JP2002004261A JP2002305307A JP 2002305307 A JP2002305307 A JP 2002305307A JP 2002004261 A JP2002004261 A JP 2002004261A JP 2002004261 A JP2002004261 A JP 2002004261A JP 2002305307 A JP2002305307 A JP 2002305307A
Authority
JP
Japan
Prior art keywords
wiring
film
film transistor
thin film
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002004261A
Other languages
English (en)
Other versions
JP2002305307A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002004261A priority Critical patent/JP2002305307A/ja
Publication of JP2002305307A publication Critical patent/JP2002305307A/ja
Publication of JP2002305307A5 publication Critical patent/JP2002305307A5/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 多層配線を有するアクティブマトリクス型の
液晶表示装置の作製時における不良の発生を抑制する。 【構成】 BMを構成する金属材料の表面に陽極酸化膜
を形成することで、BMとその上方の配線や電極とのシ
ョートを抑制する。また下層の配線を最終工程におい
て、際上層の配線のパターニング時に分断する。即ち、
最終工程まで下層配線が同電位となるように互いに接続
させた状態として、工程を進める。このようにすること
で、プラズマを用いた工程において、特定の領域に高密
度プラズマが集中し欠陥が発生することを抑制すること
ができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本明細書で開示する発明は、液晶
電気光学装置やEL型のフラットパネルディスプレイの
構成、およびその作製方法に関する。
【0002】
【従来の技術】フラットパネルディスプレイとして液晶
電気光学装置が知られている。また高い画質を表示でき
る液晶電気光学装置として、アクティブマトリクス型の
液晶電気光学装置が知られている。
【0003】アクティブマトリクス型の液晶電気光学装
置は、マトリクス状に配置された各画素にそれぞれ1つ
以上の薄膜トランジスタを個別に配置し、各画素電極に
出入りする電荷を薄膜トランジスタでもってスイッチン
グする構成を有している。
【0004】このような構成においては、表示コントラ
ストを確保するためと、各画素に配置された薄膜トラン
ジスタを遮光するためのブラックマトリクスという遮光
膜が必要とされる。
【0005】ブラックマトリクスとしては普通クロム等
の金属が利用されている。ブラックマトリクスに金属材
料が利用されるのは、作製のし易さや不純物の問題が無
いためである。
【0006】図9に従来より公知のアクティブマトリク
ス型の液晶表示装置の画素部分に配置される薄膜トラン
ジスタの作製工程を示す。まずガラス基板301上に下
地膜として酸化珪素膜302を成膜する。
【0007】さらにその上に後に活性層を構成する珪素
膜を形成する。珪素膜としてはCVD法で成膜した非晶
質珪素膜を加熱やレーザー光の照射によって結晶化した
結晶性珪素膜が用いられる。
【0008】この結晶性珪素膜をパターニングすること
により、薄膜トタンジスタの活性層303を得る。そし
てゲイト絶縁膜を構成する酸化珪素膜304を成膜し、
さらにゲイト電極305を金属材料やシリサイド材料で
もって構成する。こうして図3(A)に示す状態を得
る。
【0009】次に不純物イオンの注入を行うことによ
り、ソース領域とドレイン領域の形成を行う。この工程
は、(B)に示すようにゲイト電極305をマスクとし
て不純物イオンをプラズマドーピング法等を利用して加
速注入することによって行われる。
【0010】不純物イオンの注入後、レーザー光の照射
や強光の照射により、アニールを行い、ソース/ドレイ
ン領域の低抵抗化を促進させる。こうしてソース領域3
06とドレイン領域308が自己整合的に形成される。
またゲイト電極305がマスクとなり不純物イオンが注
入されなかった領域がチャネル形成領域307として自
己整合的に形成される。
【0011】次に(C)に示すように第1の層間絶縁膜
309を酸化珪素膜でもって構成する。さらにコンタク
トホールの形成を行い、ソース領域306へのコンタク
ト配線(ソース配線)310を形成する。そして、第2
の層間絶縁膜311を酸化珪素膜でもって形成する。
【0012】この酸化珪素膜311の上に金属膜でなる
ブラックマトリクス312を形成する。さらに第3の層
間絶縁膜313を酸化珪素膜で形成する。(図9
(D))
【0013】そしてコンタクトホールの形成を行った
後、画素電極を構成するITO電極314を形成する。
【0014】このような構成においては、3層目の層間
絶縁膜313に存在するピンホールが問題となる。IT
O膜は特に成膜時の回り込みが良く、ピンホール内に被
覆性よく成膜されてしまう。換言すれば、微小なピンホ
ール内に容易に充填されてしまう。
【0015】図9(D)において316で示されるのが
ピンホールである。そして315で示されるのが、IT
O材料が充填されてしまったピンホール部分である。
【0016】このような状態となると、ITO電極31
4とブラックマトリクス312とがショートしてしま
う。この問題を解決するには、層間絶縁膜313を必要
以上に厚く成膜する方法が考えられる。また、層間絶縁
膜313として特殊な多層膜を利用し、ピンホールの存
在を無視できる構成とする方法が考えられる。また、光
CVD法のようにピンホールの少ない膜質が得られる成
膜方法を利用する方法が考えられる。しかしこのような
方法は経済性の観点から好ましい手段であるとはいえな
い。
【0017】また図9に示すような多層配線を構成する
場合、プラズマを用いた成膜時やエッチング時に特定の
配線部分が電位を持ってしまい、局所的な破壊が生じて
しまうようなことが多々ある。このような現象は、装置
の生産歩留りを低下させる要因となる。
【0018】
【発明が解決しようとする課題】本明細書で開示する発
明は、図9に示すような多層配線を有する構成におい
て、上下間の配線のショートやプラズマを利用する工程
における不良の発生を抑制する構成を提供することを課
題とする。
【0019】さらに、金属材料を用いたブラックマトリ
クス上面に成膜される層間絶縁膜に存在するピンホール
によって、この層間絶縁膜上に形成される画素電極とブ
ラックマトリクスとがショートしてしまうことを防ぐ構
成を提供することを課題とする。また以上のような課題
を作製工程を煩雑化させずに実現することを課題とす
る。
【0020】
【課題を解決するための手段】本明細書で開示する発明
の一つは、絶縁表面を有した基板上に形成される薄膜ト
ランジスタと、前記薄膜トランジスタに接続される多層
配線と、前記多層配線を構成する材料を利用して形成さ
れた前記薄膜トランジスタを遮光する遮光膜と、を有す
ることを特徴とする。
【0021】特に上記構成において、遮光膜を構成する
材料は陽極酸化可能な金属材料またはその金属材料を主
成分とした材料で構成されており、その表面には陽極酸
化膜が形成されていることを特徴とする。
【0022】さらに上記構成において、遮光膜を構成す
る材料はアルミニウムまたはアルミニウムを主成分とす
る材料でもって構成されており、その表面には陽極酸化
膜が形成されていることを特徴とする。
【0023】さらに上記構成において、多層配線の最下
層の配線は、該配線上の上部配線が形成された後に分断
されていることを特徴とする。
【0024】他の発明の構成は、多層配線を有する半導
体装置の作製方法であって、陽極酸化可能な金属材料で
もって第1の配線を形成する工程と、前記第1の配線の
表面に陽極酸化膜を形成する工程と、前記第1の配線を
覆って絶縁膜を形成する工程と、前記第1の配線の上方
に陽極酸化可能な金属材料でもって第2の配線を形成す
る工程と、前記第2の配線の表面に陽極酸化膜を形成す
る工程と、前記第1の配線に到達する開口を形成する工
程と、前記開口を利用して前記第1の配線を分断する工
程と、を有することを特徴とする。
【0025】特に上記構成において、遮光膜を構成する
材料は陽極酸化可能な金属材料またはその金属材料を主
成分とした材料で構成されており、その表面には陽極酸
化膜が形成されていることを特徴とする。
【0026】また上記構成において、遮光膜を構成する
材料はアルミニウムまたはアルミニウムを主成分とする
材料でもって構成されており、その表面には陽極酸化膜
が形成されていることを特徴とする。
【0027】
【実施例】図1〜図8に本実施例に示す薄膜トランジス
タの作製工程を示す。本実施例では、アクティブマトリ
クス型の液晶表示装置の画素の一つの部分の構成を示す
ものである。また、同時に同一基板上に集積化される周
辺駆動回路部分の薄膜トランジスタと、配線部分の一部
についても同一図面上に示す。
【0028】まず図1(A)に示すようにガラス基板
(または石英基板)101上に下地膜として酸化珪素膜
102を3000Åの厚さに成膜する。成膜方法として
は、プラズマCVD法またはスパッタ法で用いればよ
い。この下地膜は、ガラス基板と後に成膜される半導体
層との間に働く応力の緩和やガラス基板からの不純物の
拡散を防止するために機能する。
【0029】次に非晶質珪素膜(アモルファスシリコン
膜)をプラズマCVD法または減圧熱CVD法でもって
成膜する。そして加熱処理またはレーザー光の照射、ま
たはその両方を併用した方法により非晶質珪素膜を結晶
化させる。こうして結晶性珪素膜100を得る。
【0030】次に図1(B)に示すように得られた結晶
性珪素膜103をパターニングし、薄膜トランジスタの
活性層103と104を形成する。103は周辺駆動回
路に配置される薄膜トランジスタの活性層であり、10
4は画素部分に配置される薄膜トランジスタの活性層で
ある。
【0031】また、105は後に周辺駆動回路と画素に
配置される薄膜トランジスタのゲイト電極から延在して
各薄膜トランジスタを電気的に接続するための配線部に
残存する半導体層である。また、106はゲイト電極か
ら延在したゲイト線(図示せず)からの取り出し電極が
設けられる部分に残存する半導体層である。
【0032】なお、残存する半導体層105と106
は、特に残存させくてもよい。この場合は、この領域に
おいて、下地膜103上にゲイト配線が形成される。
【0033】次に図1(C)に示すようにゲイト絶縁膜
を構成する酸化珪素膜107をプラズマCVD法によ
り、1000Åの厚さに成膜する。
【0034】次に図1(D)に示すように後にゲイト電
極およびそれから延在した配線を構成するためのアルミ
ニウム膜108を4000Åの厚さに成膜する。成膜方
法は、スパッタ法または電子ビーム蒸着法で用いればよ
い。
【0035】このアルミニウム膜108中には後の工程
においてヒロックやウィスカーの発生することを抑制す
るためにスカンジウムを0.1 〜1重量%程度含有させ
る。
【0036】ヒロックやウィスカーは加熱やレーザー光
の照射によってアルミニウムの異常成長が起こり、その
結果形成される針状あるいは刺状の突起物のことであ
る。ヒロックやウィスカーは、隣合う配線間のショート
や上下に隔たって存在する配線間のショートの原因とな
るのでその発生は抑制することが必要とされる。
【0037】さらにこのアルミニウム膜108を陽極と
した陽極酸化を電解溶液中で行うことにより、緻密な陽
極酸化膜109をアルミニウム膜108の表面に100
Åの厚さに成膜する。(図1(D))
【0038】この緻密な陽極酸化膜を形成するための陽
極酸化は、3%の酒石酸を含んだエチレングルコール溶
液をアンモニア水で中和したものを電解溶液として用い
る。この陽極酸化においては、緻密で固い酸化アルミニ
ウム膜を得ることができる。また膜厚の制御は印加電圧
によって制御することができる。
【0039】この陽極酸化膜は、アルミニウム膜108
の表面にヒロックやウィスカーが発生してしまうことを
抑制することに大きな効果がある。またこの後にアルミ
ニウム膜108上に配置されるレジストマスクの密着性
を高めるために非常に有用なものとなる。
【0040】そして図示しないレジストマスクを配置
し、図2(A)に示すようにこのアルミニウム膜108
をパターニングする。こうしてゲイト電極110と11
1、さらにそれから延在した配線112と113を形成
する。これらの電極や配線は便宜上1層目の配線と称さ
れる。
【0041】なお図示しないが、図2(A)に示す状態
においては、ゲイト電極110と111、さらにそれか
ら延在した配線112と113上にはパターニングのた
めに利用したレジスト膜が配置されている。
【0042】この図2(A)に示す状態において、ゲイ
ト電極110と111は、配線112によって接続され
た状態となっている。これは、後の陽極酸化時に両ゲイ
ト電極に同じように電流を流すためと、両電極を同電位
とし、プラズマを用いたエッチング工程や成膜工程にお
いて、特定の領域にプラズマダメージが集中しないよう
にするためである。
【0043】図2(A)に示す状態を得たら、ゲイト電
極110と111、さらにそれから延在した配線112
と113を陽極とした陽極酸化を行い、その側面に多孔
質状の陽極酸化膜を形成する。
【0044】図2(B)の114〜116で示されるの
が多孔質状の陽極酸化膜である。この陽極酸化膜は、3
%のシュウ酸水溶液を電解溶液として用いた陽極酸化に
よって行う。
【0045】この陽極酸化工程においては、露呈したゲ
イト電極110と111、さらにそれから延在した配線
112と113の側面のみにおいて行われる。
【0046】この工程で形成される多孔質状の陽極酸化
膜は、数μmまで成長させることができる。またその成
長距離は陽極酸化時間によって制御することができる。
【0047】図2(B)に示す状態を得た後、緻密な膜
質を有する陽極酸化膜109を除去する。この緻密な陽
極酸化膜109は極めて薄いのでバッファーフッ酸を用
いて容易に除去することができる。
【0048】次に再び緻密な陽極酸化膜の形成を行う。
即ち、3%の酒石酸を含んだエチレングルコール溶液を
アンモニア水で中和したものを電解溶液として用い、ゲ
イト電極110と111、さらに配線112と113を
陽極とした陽極酸化を行う。この工程においては、多孔
質状の陽極酸化膜中に電解液が侵入するので図2(C)
に示すように緻密な陽極酸化膜117が形成される。
【0049】この陽極酸化膜117は、ゲイト電極とゲ
イト配線がその上に形成される配線や電極、さらにはB
Mとショートすることを防ぐために機能する。この陽極
酸化膜の厚さは500Åとする。
【0050】これまでの工程においては、ゲイト電極1
10と111、さらにそれらから延在した配線112と
113は全て接続された状態となっている。換言すれ
ば、ゲイト電極110と111は配線112によって接
続された状態となっている。
【0051】これは陽極酸化時において、全てのゲイト
電極に陽極酸化用の電流を流す必要があること、さらに
ドライエッチングやプラズマを用いた成膜工程におい
て、全ての電極を同電位とし、特定の部分にプラズマダ
メージが集中しないようにするためである。
【0052】次に残存したゲイト電極および配線(即ち
1層目の配線)をマスクとして露呈した酸化珪素膜10
7を除去する。除去方法はドライエッチング法を利用す
ればよい。こうして図2(D)に示す状態を得る。ここ
で、118と119がゲイト絶縁膜として機能する残存
して酸化珪素膜となる。
【0053】なおこのエッチング工程において、1層目
の配線の全てが電気的に同電位となっているので、ドラ
イエッチングのためのプラズマが一部に集中したりする
ことがなく、均一なエッチングを行うことができる。
【0054】この工程の結果、図2(D)に示すように
活性層103と104の一部が露呈する。
【0055】次に図3(A)に示すようにソースおよび
ドレイン領域を形成するための不純物イオンの注入を行
う。この工程において、Pチャネル型の薄膜トランジス
タを形成するのであればBイオンをNチャネル型の薄膜
トランジスタを形成するのであればPイオンを注入す
る。また、Pチャネル型とNチャネル型を作り分けるの
であれば、レジストマスクを用いて、両方の不純物イオ
ンを選択的に所定に領域に注入する。
【0056】この不純物イオンの注入を行うことによっ
て、図3(A)に示すように高濃度に不純物イオンが注
入される領域120、123、124、127と、低濃
度に不純物イオンが注入される領域121、125、さ
らに不純物イオンが注入されない領域122と126が
同時に自己整合的に形成される。
【0057】これは、残存した酸化珪素膜118と11
9とが半透過なマスクとして機能するためである。
【0058】この不純物イオンの注入の結果、高濃度に
不純物イオンが注入された領域120、123、12
4、127がソースおよびドレイン領域となる。また低
濃度に不純物イオンが注入された領域121と125が
低濃度不純物領域となる。この低濃度不純物領域のドレ
イン領域側がLDD(ライトドープドレイン)領域と称
される領域となる。
【0059】不純物イオンの注入が終了した後、レーザ
ー光の照射を行うことにより、先に注入された不純物イ
オンの活性化と当該イオンの注入によって生じた活性層
の損傷のアニールを行う。
【0060】ここでレーザー光を照射する例を示した
が、赤外光等の強光の照射や加熱による方法を採用して
もよい。ただし、加熱処理の場合は基板の耐熱性に注意
する必要がある。
【0061】次に図3(B)に示すように第1の層間絶
縁膜128を4000Åの厚さに成膜する。この層間絶
縁膜128は酸化珪素膜でもって構成する。またその成
膜方法は、プラズマCVD法を用いて行う。
【0062】次に図3(B)に示すように2層目の配線
とBM(ブラックマトリクス)を形成するためのアルミ
ニウム膜129を成膜する。このアルミニウム膜には、
ヒロック防止のための添加物の他に後の陽極酸化工程に
おいて、析出物(陽極酸化物)が黒くなるように添加物
を添加する。このような技術は、アルミサッシ等の工業
製品の表面に着色した陽極酸化膜を形成する場合に利用
されている。
【0063】図3(B)に示す状態を得たら、アルミニ
ウム膜129パターニングして、BMとして機能する領
域130と、2層目の配線として機能する領域131を
残存させる。この2層目の配線131は、1層目の配線
間の接続や引出し、さらに後に形成される3層目の配線
と1層目の配線との接続や引回しに利用される。こうし
て図3(C)に示す状態を得る。
【0064】なお、この2層目の配線131は、全ての
領域につながッた状態としてパターニングされる。これ
は、後の陽極酸化工程において共通に電流を流すため
と、プラズマを用いた成膜やエッチング工程において、
特定の領域が電位を持ち、そこにプラズマダメージが集
中したり、成膜やエッチングのムラが生じたりしないよ
うにするためである。
【0065】次に図4に示すように残存したアルミニウ
ム膜130と131の露呈した表面に緻密な陽極酸化膜
132と133を形成する。この緻密な陽極酸化膜の形
成方法は先に示した方法に準じて行う。なお、その膜厚
は500Åとする。
【0066】132で示される陽極酸化膜は、130で
示されるBM領域の表面を遮光膜として適当な色に着色
(黒が好ましい)させ、さらにBM領域と後に上方に形
成される配線や電極との絶縁性を向上させるために機能
する。
【0067】また133で示される陽極酸化膜は、2層
目の配線131と後に上方に形成される配線との絶縁性
を向上させるために機能する。
【0068】なお、これらBM130や2層目の配線1
31と111で示されるような1層目の配線との絶縁は
1層目の配線の表面に形成された緻密な陽極酸化膜(例
えば117で示される)によって保たれる。
【0069】図4に示す状態を得たら、図5(A)に示
すように2層目の層間絶縁膜134を成膜する。この層
間絶縁膜は酸化珪素膜でもって構成する。またその厚さ
は5000Åとする。
【0070】次に図5(B)に示すように1層目の配線
と活性層に到達するコンタクトホールの形成を行う。
【0071】そして、チタン膜とアルミニウム膜とチタ
ン膜との3層でなる積層膜を形成し、さらにこれをパタ
ーニングすることによって各種取り出し電極と後の分断
工程に利用される充填部を形成する。
【0072】即ち、図5(B)で示す開口の形成におい
ては、コンタクトホールとして利用される開口の形成以
外に後に1層目と2層目の配線を分断する際に利用され
る開口の形成をも同時に行われる。
【0073】図5(C)において、135と137が周
辺駆動回路を構成する薄膜トランジスタのソースおよび
ドレイン領域である。また136がゲイト電極からの引
出し電極(または配線)である。
【0074】138は画素に配置される薄膜トランジス
タのソース電極(またはソース配線)である。139と
140は、後に1層目の配線112の分断を行うための
充填部である。この充填部を利用して、後に1層目の配
線同士を接続した配線112を必要とする領域で分断す
る。
【0075】141と143は2層目の配線131を必
要とする領域において分断するための充填部である。2
層目の配線131も全てつながった状態にあるので、最
終段階において必要とする箇所で分断される。
【0076】142は、2層目の配線131の引出し配
線である。144は1層目の配線からの引出し電極であ
る。
【0077】次に図6(A)に示すように第3の層間絶
縁膜145を形成する。この第3の層間絶縁膜は樹脂材
料を用いる。例えば透明なポリイミド樹脂やアクリル材
料を用いて構成する。このように樹脂材料を用いた場合
には、その表面を平坦にすることができる。
【0078】また、この第3の層間絶縁膜145の厚さ
は数μm(例えば2μm)とする。
【0079】次に図6(B)に示すように必要とするコ
ンタクトホールの形成を行う。
【0080】そして図7に示されるように全面に透明電
極を構成するITO膜146をスパッタ法でもって形成
する。
【0081】そして図8に示すように画素電極と必要と
する引出し電極部を残して、ITO膜を除去する。
【0082】図8において、147が画素電極である。
図8に示す構成においては、画素電極147が薄膜トラ
ンジスタを覆うように設けられている。一般にこのよう
な構成とすることは、寄生容量の問題から好ましもので
はない。しかし、本実施例においては第3の層間絶縁膜
が厚いので寄生容量の問題は無視することができる。
【0083】一方、画素電極147を図8に示すような
形状とすることによって、画素として機能する領域を最
大限大きくすることができ、開口率を大きくすることが
できる。
【0084】148と149の開口は、ITO膜146
(図7参照)のパターニング時にそのままエッチングを
進行させ、最終的に1層目の配線112を分断するため
のものである。
【0085】また150と152に開口は、ITO膜1
46(図7参照)のパターニング時にそのままエッチン
グを進行させ、最終的に2層目の配線131を分断する
ためのものである。
【0086】これらの配線の分断工程は、プラズマを利
用した成膜やエッチングの工程が全て終了した後に行わ
れる。従って、それまでの工程において、各層の配線や
電極を全て同電位とすることができ、特定の領域にプラ
ズマは集中したりすることを抑制することができる。ま
た、図示しないが、異なる層の配線を接続するコンタク
トを形成しておくことで、全て配線を同電位とすること
ができる。
【0087】151は2層目の配線131からの引出し
電極である。153は1層目の配線113からの引出し
電極である。
【0088】本実施例に示すような構成を採用した場
合、以下に示すような有意性を得ることができる。
【0089】(その1)途中の工程において、各電極お
よび配線を共通電位とすることができ、プラズマを用い
た工程において、局所的なプラズマの集中の問題を解決
することができる。
【0090】(その2)上記(その1)の有意性を得る
ために利用される配線の分断を最終工程の画素電極のパ
ターニングの際に同時に行うことができるので、新たに
マスクを増やす必要がなく、工程を簡略化することがで
きる。
【0091】(どの3)2層目のアルミニウム配線と同
時に形成されるアルミニウム膜を利用してBM(ブラッ
クマトリクス)を形成し、このBMを利用して画素の薄
膜トランジスタの遮光を実現することができる。特に薄
膜トランジスタの遮光膜としてアルミニウム膜を利用す
ることで、薄膜トランジスタが投射光によって加熱され
ることを抑制することができる。
【0092】(その4)BMの表面を陽極酸化すること
で、このBMと当該BMの上部に形成される配線とのシ
ョートを防ぐことができる。
【0093】本実施例においては明確に示さなかった
が、2層目の配線131をITO電極とが重なるように
配置することで、補助容量を形成することができる。
【0094】また、BMとITO電極との間で補助容量
を形成することもできる。
【0095】本実施例においては、層間絶縁膜として主
に酸化珪素膜を用いた場合の例を示した。しかし、酸化
珪素膜の代わりに窒化珪素膜や酸化窒化珪素膜を利用し
てもよい。また酸化珪素膜と窒化珪素膜の積層体や、さ
らに酸化窒化珪素膜を加えた積層体を利用するのでもよ
い。また、これら絶縁膜中に必要とする添加物を加える
のでもよい。
【0096】
【発明の効果】本明細書で開示する発明を利用すること
で、作製歩留りの高い工程でもってアクティブマトリク
ス型の液晶表示装置を得ることができる。また、配線の
形成と同時にブラックマトリクスを形成することができ
るので、工程を増やすことがないという作製工程上の有
意性を得ることができる。
【0097】特に多層配線を有する構成において、上下
間の配線のショートやプラズマを利用する工程における
不良の発生を抑制する構成を実現することができる。
【0098】さらに、層間絶縁膜上に形成される画素電
極とブラックマトリクスとがショートしてしまうことを
防ぐ構成を提供することができる。
【0099】本明細書で開示する発明は、液晶表示装置
のみではなく、EL素子を利用したアクティブマトリク
ス型のフラットパネルディスプレイにも利用できる。
【図面の簡単な説明】
【図1】 アクティブマトリクス型の液晶表示装置に利
用される薄膜トランジスタの作製工程を示す図。
【図2】 アクティブマトリクス型の液晶表示装置に利
用される薄膜トランジスタの作製工程を示す図。
【図3】 アクティブマトリクス型の液晶表示装置に利
用される薄膜トランジスタの作製工程を示す図。
【図4】 アクティブマトリクス型の液晶表示装置に利
用される薄膜トランジスタの作製工程を示す図。
【図5】 アクティブマトリクス型の液晶表示装置に利
用される薄膜トランジスタの作製工程を示す図。
【図6】 アクティブマトリクス型の液晶表示装置に利
用される薄膜トランジスタの作製工程を示す図。
【図7】 アクティブマトリクス型の液晶表示装置に利
用される薄膜トランジスタの作製工程を示す図。
【図8】 アクティブマトリクス型の液晶表示装置に利
用される薄膜トランジスタの作製工程を示す図。
【図9】 従来のアクティブマトリクス型の液晶表示装
置に利用される薄膜トランジスタの作製工程を示す図。
【符号の説明】
101 ガラス基板 102 下地膜(酸化珪素膜) 100 珪素膜 103、104 活性層 105、106 残存した珪素膜パターン 107 ゲイト絶縁膜(酸化珪素
膜) 108 アルミニウム膜 109 緻密な陽極酸化膜 110、111 ゲイト電極 112、113 配線 114、115、116 多孔質状の陽極酸化膜 117 緻密な陽極酸化膜 118、119 ゲイト絶縁膜 120、124 ソース領域(高濃度不純
物領域) 121、125 低濃度不純物領域 122 チャネル形成領域 123、127 ドレイン領域 128 層間絶縁膜 129 アルミニウム膜 130 BMを形成するためのア
ルミニウム膜 131 配線を形成するためのア
ルミニウム膜 132、133 緻密な陽極酸化膜 134 層間絶縁膜 135 ソース電極 136 ゲイト電極からの引出し
電極 137 ドレイン配線 138 ソース電極 139、140 配線112の分断を行う
ための充電部分 141、143 配線131の分断を行う
ための充電部分 142 配線131へのコンタク
ト電極 144 配線113へのコンタク
ト電極 145 樹脂でなる層間絶縁膜 146 ITO膜 147 画素電極 148、149 配線112を分断するた
めの開口 150、152 配線131を分断するた
めの開口 151 配線131からの引出し
電極 153 配線113からの引出し
電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/78 612D Fターム(参考) 2H091 FA34X FB08 FD01 GA13 LA02 LA08 LA12 LA30 2H092 GA11 GA12 GA17 GA24 GA25 GA26 GA35 GA39 GA43 JA24 JB01 JB21 JB24 JB33 JB51 JB52 JB61 JB64 JB66 JB67 JB69 JB79 NA16 NA27 NA29 5F110 AA16 AA22 AA26 BB02 CC01 DD02 DD03 DD13 EE03 EE06 EE34 EE43 EE44 FF02 FF30 GG02 GG13 GG45 GG47 HJ01 HJ13 HJ23 HL03 HL04 HL12 HM15 NN03 NN22 NN23 NN24 NN27 NN35 NN47 NN58 NN72 NN73 PP01 PP03 QQ11 QQ19

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】絶縁表面を有した同一基板上に周辺駆動回
    路に配置される薄膜トランジスタと画素に配置される薄
    膜トランジスタと、層間絶縁膜上にプラズマの集中を防
    ぐ配線と、前記層間絶縁膜上にプラズマの集中を防ぎ、
    且つ、前記画素に配置される薄膜トランジスタを遮光す
    る遮光膜とを有することを特徴とする半導体装置。
  2. 【請求項2】絶縁表面を有した同一基板上に周辺駆動回
    路に配置される薄膜トランジスタと画素に配置される薄
    膜トランジスタと、層間絶縁膜上にプラズマの集中を防
    ぐ配線と、前記層間絶縁膜上にプラズマの集中を防ぎ、
    且つ、前記画素に配置される薄膜トランジスタを遮光す
    る遮光膜と、前記画素に配置される薄膜トランジスタに
    接続された画素電極とを有し、 前記遮光膜と、前記画素電極との間で補助容量が形成さ
    れていることを特徴とする半導体装置。
  3. 【請求項3】絶縁表面を有した同一基板上に周辺駆動回
    路に配置される薄膜トランジスタと画素に配置される薄
    膜トランジスタと、 第1の層間絶縁膜上にプラズマの集中を防ぐ配線と、 前記第1の層間絶縁膜上にプラズマの集中を防ぎ、且
    つ、前記画素に配置される薄膜トランジスタを遮光する
    遮光膜と、 第2の層間絶縁膜と、第3の層間絶縁膜と、 前記第3の層間絶縁膜上に前記画素に配置される薄膜ト
    ランジスタに接続された画素電極とを有し、 前記プラズマの集中を防ぐ配線は、配線間の接続電極や
    引出し配線であることを特徴とする半導体装置。
  4. 【請求項4】請求項1乃至3のいずれか一において、前
    記プラズマの集中を防ぐ配線と、前記遮光膜は同一材料
    からなることを特徴とする半導体装置。
  5. 【請求項5】請求項1乃至4のいずれか一において、前
    記遮光膜は陽極酸化可能な金属材料またはその金属材料
    を主成分とした材料からなり、前記遮光膜の表面には陽
    極酸化膜が形成されていることを特徴とする半導体装
    置。
  6. 【請求項6】請求項1乃至5のいずれか一において、前
    記プラズマの集中を防ぐ配線を構成する材料は陽極酸化
    可能な金属材料またはその金属材料を主成分とした材料
    からなり、前記プラズマの集中を防ぐ配線の表面には陽
    極酸化膜が形成されていることを特徴とする半導体装
    置。
  7. 【請求項7】請求項1乃至6のいずれか一において、前
    記第3の層間絶縁膜は樹脂材料であり、その表面は平坦
    であることを特徴とする半導体装置。
  8. 【請求項8】多層配線を有する半導体装置の作製方法で
    あって、 陽極酸化可能な金属材料からなる第1の配線を形成する
    工程と、 前記第1の配線の表面に第1の陽極酸化膜を形成する工
    程と、 前記第1の配線を覆って絶縁膜を形成する工程と、 前記第1の配線の上方に陽極酸化可能な金属材料からな
    る第2の配線を形成する工程と、 前記第2の配線の表面に第2の陽極酸化膜を形成する工
    程と、 前記第2の配線を覆う絶縁膜を形成する工程と、 前記第1の配線に到達する開口を形成する工程と、 第3の配線を形成する工程と、 前記開口を利用して前記第1の配線を部分的に分断する
    工程と、 を有することを特徴とする半導体装置の作製方法。
  9. 【請求項9】請求項8において、前記第1の配線は、薄
    膜トランジスタのゲイト配線であることを特徴とする半
    導体装置の作製方法。
  10. 【請求項10】請求項8または請求項9において、前記
    第2の配線は、プラズマを用いた成膜やエッチングの際
    に生じるプラズマの集中を防ぐために形成されているこ
    とを特徴とする半導体装置の作製方法。
  11. 【請求項11】請求項8乃至10のいずれか一におい
    て、前記第2の配線は遮光膜、または前記第1の配線間
    の接続電極や引出し配線、または前記第3の配線と前記
    第1の配線との接続電極や引出し配線であることを特徴
    とする半導体装置の作製方法。
  12. 【請求項12】請求項8乃至11のいずれか一におい
    て、前記第3の配線は薄膜トランジスタと接続された画
    素電極、または引出し配線であることを特徴とする半導
    体装置の作製方法。
JP2002004261A 2002-01-11 2002-01-11 半導体装置およびその作製方法 Withdrawn JP2002305307A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002004261A JP2002305307A (ja) 2002-01-11 2002-01-11 半導体装置およびその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002004261A JP2002305307A (ja) 2002-01-11 2002-01-11 半導体装置およびその作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP30354195A Division JP3431741B2 (ja) 1995-10-27 1995-10-27 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004052885A Division JP4479994B2 (ja) 2004-02-27 2004-02-27 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2002305307A true JP2002305307A (ja) 2002-10-18
JP2002305307A5 JP2002305307A5 (ja) 2005-09-29

Family

ID=19190989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002004261A Withdrawn JP2002305307A (ja) 2002-01-11 2002-01-11 半導体装置およびその作製方法

Country Status (1)

Country Link
JP (1) JP2002305307A (ja)

Similar Documents

Publication Publication Date Title
KR100446272B1 (ko) 반도체 장치
JP3744980B2 (ja) 半導体装置
JPH07302912A (ja) 半導体装置
JPH0823100A (ja) 半導体装置およびその作製方法
JPH07106594A (ja) 半導体装置およびその作製方法
US5926735A (en) Method of forming semiconductor device
JPH09223804A (ja) 半導体装置
US5936698A (en) Manufacturing a display device using anodization
US5866444A (en) Integrated circuit and method of fabricating the same
JPH09197390A (ja) 表示装置
JP3452981B2 (ja) 半導体集積回路およびその作製方法
JP2001177097A (ja) 薄膜トランジスタ及びその製造方法
KR100297064B1 (ko) 반도체 장치의 제작방법
JP2001125510A (ja) アクティブマトリクス型el表示装置
JPH08321620A (ja) 回路基板
JP3431741B2 (ja) 半導体装置
JP3708837B2 (ja) 半導体装置
JP4479994B2 (ja) 半導体装置の作製方法
JP3141979B2 (ja) 半導体装置およびその作製方法
JP2002305307A (ja) 半導体装置およびその作製方法
JP4024326B2 (ja) 半導体装置の作製方法
JP4197270B2 (ja) 半導体集積回路の作製方法
JPH0936378A (ja) 半導体装置
JP3383616B2 (ja) 半導体装置
JP3383617B2 (ja) 液晶表示装置又はel型表示装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060516

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061205

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20061218