JP2002304386A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2002304386A
JP2002304386A JP2001107860A JP2001107860A JP2002304386A JP 2002304386 A JP2002304386 A JP 2002304386A JP 2001107860 A JP2001107860 A JP 2001107860A JP 2001107860 A JP2001107860 A JP 2001107860A JP 2002304386 A JP2002304386 A JP 2002304386A
Authority
JP
Japan
Prior art keywords
input
output
port
semiconductor device
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001107860A
Other languages
Japanese (ja)
Inventor
Kyoichi Shioda
京市 塩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001107860A priority Critical patent/JP2002304386A/en
Publication of JP2002304386A publication Critical patent/JP2002304386A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device capable of enhancing an input and output capability when it is in a microprocessor mode. SOLUTION: In the semiconductor device with input and output terminals having plural functional capabilities, as for a port incapable of inputting and outputting the data because the port is used for an address bus, a data bus and a control signal when it is in a microprocessor mode to access an outside memory, a resister 4 to hold the data is provided, and the contents of the resister 14 are inputted and outputted to and from plural ports other than the port in the used condition.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体装置、特
に、マイクロコンピュータからなる半導体集積回路にお
ける入出力端子のポートエミュレーション機能に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a port emulation function of input / output terminals in a semiconductor integrated circuit including a microcomputer.

【0002】[0002]

【従来の技術】図5は従来技術におけるマイクロプロセ
ッサーモード時のメモリ接続を示している。ここで、1
はCPU,ROM,RAM,タイマなど周辺回路を有す
るマイクロコンピュータ(以下、マイコンという)、2
はマイコン1外部に接続されている外部メモリ、3はア
ドレスバス、4はデータバス、5は制御信号回路を示し
ており、マイコン1と外部メモリ2は、アドレスバス
3,データバス4,制御信号回路5によって接続されて
いる。
2. Description of the Related Art FIG. 5 shows a memory connection in a microprocessor mode in the prior art. Where 1
Denotes a microcomputer having peripheral circuits such as a CPU, a ROM, a RAM, and a timer (hereinafter, referred to as a microcomputer);
Is an external memory connected to the outside of the microcomputer 1, 3 is an address bus, 4 is a data bus, 5 is a control signal circuit, and the microcomputer 1 and the external memory 2 are an address bus 3, a data bus 4, a control signal It is connected by a circuit 5.

【0003】図5の接続は外部メモリ2がROMの場合
の例である。マイコン1から出されたアドレスデータと
信号は、アドレスバス3、制御信号5を通じて、外部メ
モリ2が受け取り、外部メモリ2からデータバス4を介
してデータをマイコン1に伝えている。
The connection shown in FIG. 5 is an example when the external memory 2 is a ROM. Address data and signals output from the microcomputer 1 are received by the external memory 2 via the address bus 3 and the control signal 5, and data is transmitted from the external memory 2 to the microcomputer 1 via the data bus 4.

【0004】図6は従来技術におけるマイクロプロセッ
サーモード時の内部入出力機能の簡略図を示している。
図6ではCPUなどの内部回路を省略している。ここ
で、1はCPU,ROM,RAM,タイマなど周辺回路
を有するマイコン、3は外部接続されたアドレスバス、
4は外部接続されたデータバス、5は外部接続された制
御信号回路、6はアドレスバスとポート機能を有するマ
ルチファンクションの入出力ポート回路、7はデータバ
スとポート機能を有するマルチファンクションの入出力
ポート回路、8は制御信号回路とポート機能を有するマ
ルチファンクションの入出力ポート回路、9は通常の入
出力ポート回路、10は外部接続されたポートの入出力
回路、11は入出力ポート回路9内にあるデータを保持
するポートラッチと呼ばれるレジスタ、12はマイコン
内部のアドレスバス,データバス,制御信号回路で構成
されているシステムバスを示している。
FIG. 6 is a simplified diagram of an internal input / output function in a microprocessor mode in the prior art.
In FIG. 6, internal circuits such as a CPU are omitted. Here, 1 is a microcomputer having peripheral circuits such as a CPU, ROM, RAM, and timer, 3 is an externally connected address bus,
4 is an externally connected data bus, 5 is an externally connected control signal circuit, 6 is a multifunction input / output port circuit having an address bus and a port function, and 7 is a multifunction input / output having a data bus and a port function. A port circuit, 8 is a multi-function input / output port circuit having a control signal circuit and a port function, 9 is a normal input / output port circuit, 10 is an input / output circuit of an externally connected port, and 11 is an input / output port circuit 9. A register called a port latch for holding data, and a system bus 12 comprising an address bus, a data bus, and a control signal circuit inside the microcomputer.

【0005】マイコンの入出力動作としては、データを
出力する場合はCPUからシステムバス12を経由して
ポート回路9に与えられたデータをレジスタ11を経由
して外部10へ出力する。また、データを入力する場合
は、入力されたデータ10をポート回路9のレジスタ1
1に保持する。それぞれのポート回路9のレジスタ11
はアドレスが与えられており、CPUによってアドレス
を使ってレジスタ11を参照することによってデータを
取り込む。
[0005] As an input / output operation of the microcomputer, when data is output, data supplied to the port circuit 9 from the CPU via the system bus 12 is output to the outside 10 via the register 11. When inputting data, the input data 10 is stored in the register 1 of the port circuit 9.
Hold at 1. Register 11 of each port circuit 9
Is given an address, and the CPU fetches data by referring to the register 11 using the address.

【0006】マイクロプロセッサーモード時において
は、アドレスバスとポート機能を有するマルチファンク
ションの入出力ポート回路6は、強制的にシステムバス
12のアドレスバスと直結され、データバスとポート機
能を有するマルチファンクションの入出力ポート回路7
は、強制的にシステムバス12のデータバスと直結さ
れ、制御信号とポート機能を有するマルチファンクショ
ンの入出力ポート回路8は、強制的にシステムバス12
のデータバスと直結される。このため、これらマルチフ
ァンクション機能の入出力ポートは外部メモリとのアク
セスに使用され、通常のポートとしては使えなくなる。
In the microprocessor mode, the multi-function input / output port circuit 6 having an address bus and a port function is forcibly connected directly to the address bus of the system bus 12 to form a multi-function input / output circuit having a data bus and a port function. I / O port circuit 7
Is forcibly connected directly to the data bus of the system bus 12, and the multi-function input / output port circuit 8 having control signals and port functions is forcibly connected to the system bus 12.
Is directly connected to the data bus. Therefore, these input / output ports of the multifunction function are used for accessing an external memory and cannot be used as ordinary ports.

【0007】[0007]

【発明が解決しようとする課題】従来技術においては、
このように構成されているため、通常、シングルチップ
モードで客先使用されるマイコンについて、不良解析な
ど、マイクロプロセッサーモードの外付けROMで動作
確認をする場合、アドレスバス,データバスに割り当て
られている端子の出力を見ることが出来なかった。
In the prior art,
With such a configuration, when the operation of a microcomputer normally used in a single-chip mode by a customer is checked using an external ROM in a microprocessor mode, such as failure analysis, the microcomputer is assigned to an address bus and a data bus. I couldn't see the output of the terminal where it was.

【0008】この発明は、入出力端子に複数のファンク
ション機能を有するものにおいて、マイクロプロセッサ
ーモード時における入出力機能を向上できる半導体装置
を得ようとするものである。
An object of the present invention is to provide a semiconductor device having an input / output terminal having a plurality of function functions and capable of improving the input / output function in a microprocessor mode.

【0009】[0009]

【課題を解決するための手段】第1の発明に係る半導体
装置では、入出力端子に複数のファンクション機能を有
する半導体装置において、外部のメモリをアクセスする
ためのマイクロプロセッサーモード時にアドレスバス,
データバス,制御信号用として使用されているためデー
タの入出力ができないポートにつき、そのデータを保持
するためのレジスタ手段を設け、前記使用状態のポート
以外のポートから前記レジスタ手段の内容を入出力する
ようにしたものである。
According to a first aspect of the present invention, there is provided a semiconductor device having a plurality of function functions at input / output terminals.
For ports that cannot be used for data input / output because they are used as data buses and control signals, register means for holding the data is provided, and the contents of the register means are input / output from ports other than the ports in use. It is something to do.

【0010】第2の発明に係る半導体装置では、入出力
端子に複数のファンクション機能を有する半導体装置に
おいて、外部のメモリをアクセスするためのマイクロプ
ロセッサーモード時にアドレスバス,データバス,制御
信号用として使用されているためデータの入出力ができ
ないポートにつき、そのデータを保持するためのレジス
タ手段を設け、前記使用状態のポート以外の複数のポー
トから前記レジスタ手段の内容を入出力するようにした
ものである。
In a semiconductor device according to a second aspect of the present invention, a semiconductor device having a plurality of function functions at input / output terminals is used for an address bus, a data bus, and a control signal in a microprocessor mode for accessing an external memory. For ports that cannot input / output data because of the port being set, register means for holding the data is provided, and the contents of the register means are input / output from a plurality of ports other than the ports in use. is there.

【0011】第3の発明に係る半導体装置では、入出力
端子に複数のファンクション機能を有する半導体装置に
おいて、外部のメモリをアクセスするためのマイクロプ
ロセッサーモード時にアドレスバス,データバス,制御
信号用として使用されているためデータの入出力ができ
ないポートにつき、そのデータを保持するための複数の
レジスタ手段を設け、前記使用状態のポート以外の一つ
のポートから前記複数のレジスタ手段の内容を入出力す
るようにしたものである。
In a semiconductor device according to a third aspect of the present invention, a semiconductor device having a plurality of function functions at input / output terminals is used for an address bus, a data bus, and a control signal in a microprocessor mode for accessing an external memory. A plurality of register means for holding the data is provided for a port which cannot input / output data because the port has been set, and the contents of the plurality of register means are input / output from one port other than the port in use. It was made.

【0012】第4の発明に係る半導体装置では、入出力
端子に複数のファンクション機能を有し、シリアル入出
力手段を有する半導体装置において、外部のメモリをア
クセスするマイクロプロセッサーモード時にアドレスバ
ス,データバス,制御信号用として使用されているため
データの入出力ができないポートにつき、そのデータを
保持するためのレジスタ手段を設け、前記シリアル入出
力手段を用いて前記レジスタ手段の内容を入出力するよ
うにしたものである。
According to a fourth aspect of the present invention, in the semiconductor device having a plurality of function functions at the input / output terminals and having serial input / output means, the address bus and the data bus are provided in a microprocessor mode for accessing an external memory. A register means for holding data is provided for a port which cannot be used for data input / output because it is used for a control signal, and the contents of the register means are input / output using the serial input / output means. It was done.

【0013】第5の発明に係る半導体装置では、入出力
端子に複数のファンクション機能を有する半導体装置に
おいて、外部のメモリをアクセスするためのマイクロプ
ロセッサーモード時にアドレスバス,データバス,制御
信号用として使用されているためデータの入出力ができ
ないポートにつき、そのデータを保持するためのレジス
タ手段と、前記レジスタ手段に専用のシリアル入出力手
段とを設け、前記専用シリアル入出力手段から前記レジ
スタ手段の内容を入出力するようにしたものである。
According to a fifth aspect of the present invention, in the semiconductor device having a plurality of function functions at input / output terminals, the semiconductor device is used as an address bus, a data bus, and a control signal in a microprocessor mode for accessing an external memory. For a port that cannot input / output data because of the connection, register means for holding the data and dedicated serial input / output means are provided in the register means, and the contents of the register means are sent from the dedicated serial input / output means. Is input and output.

【0014】第6の発明に係る半導体装置では、入出力
端子に複数のファンクション機能を有する半導体装置に
おいて、外部のメモリをアクセスするためのマイクロプ
ロセッサーモード時にアドレスバス,データバス,制御
信号用として使用されているためデータの入出力ができ
ないポートにつき、入出力できないアドレスバス、デー
タバス、制御信号のシステムバス側データを保持するた
めのレジスタ手段を設け、前記使用状態のポート以外の
ポートから前記レジスタ手段の内容を入出力するととも
に、前記使用状態のポートから通常のポート入出力をそ
のまま入出力するようにしたものである。
According to a sixth aspect of the present invention, in the semiconductor device having a plurality of function functions at input / output terminals, the semiconductor device is used for an address bus, a data bus, and a control signal in a microprocessor mode for accessing an external memory. Register means for holding system bus side data of an address bus, a data bus, and a control signal which cannot be input / output with respect to a port which cannot input / output data because the port cannot be input / output. In addition to inputting / outputting the contents of the means, normal port input / output is directly input / output from the port in use.

【0015】第7の発明に係る半導体装置では、第1な
いし第6の発明におけるポートエミュレーション機能に
よる入出力動作へ移行するための設定をリセット時に実
行される端子設定により行うようにしたものである。
In the semiconductor device according to a seventh aspect, the setting for shifting to the input / output operation by the port emulation function according to the first to sixth aspects is performed by a terminal setting executed at the time of reset. .

【0016】第8の発明に係る半導体装置では、第3な
いし第5の発明における入出力できるポート選択の設定
について、入出力ポートの選択をリセット時に実行され
る端子設定により行うようにしたものである。
In the semiconductor device according to an eighth aspect of the present invention, the selection of the input / output ports in the third to fifth aspects is performed by the terminal setting executed at the time of resetting. is there.

【0017】第9の発明に係る半導体装置では、第1な
いし第6の発明におけるポートエミュレーション機能に
よる入出力動作へ移行するための設定をリセット時のコ
マンド入力の値により行うようにしたものである。
In the semiconductor device according to the ninth aspect, the setting for shifting to the input / output operation by the port emulation function in the first to sixth aspects is made by the value of the command input at the time of reset. .

【0018】第10の発明に係る半導体装置では、第3
ないし第5の発明における入出力できるポート選択の設
定を、リセット時のコマンド入力の値により行うように
したものである。
In the semiconductor device according to the tenth aspect, the third device
According to the fifth aspect of the present invention, the setting of the input / output port that can be input / output is performed by the value of the command input at the time of resetting.

【0019】第11の発明に係る半導体装置では、第3
ないし第6の発明における入出力できるポート選択の設
定は、未使用端子を使用してどのポートを入出力ポート
に設定するかを切り替えるようにしたものである。
In the semiconductor device according to the eleventh aspect, the third
According to the sixth aspect of the present invention, the setting of the input / output ports that can be input / output is such that the unused terminals are used to switch which port is set as the input / output port.

【0020】[0020]

【発明の実施の形態】実施の形態1.この発明による実
施の形態1を図1について説明する。図1は実施の形態
1におけるポートエミュレーション回路の構成を示す説
明図である。この実施の形態1は、第1および第2の発
明に対応するものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 Embodiment 1 of the present invention will be described with reference to FIG. FIG. 1 is an explanatory diagram showing the configuration of the port emulation circuit according to the first embodiment. Embodiment 1 corresponds to the first and second inventions.

【0021】図において、1はCPU,ROM,RA
M,タイマなど周辺回路を有するマイコン、3は外部接
続されたアドレスバス、4は外部接続されたデータバ
ス、5は外部接続された制御信号回路である。6はアド
レスバスとポート機能を有するマルチファンクションの
入出力ポート回路、7はデータバスとポート機能を有す
るマルチファンクションの入出力ポート回路、8は制御
信号とポート機能を有するマルチファンクションの入出
力ポート回路、9は通常の入出力ポート回路、10は外
部接続されたポートの入出力回路である。11は入出力
ポート回路9内にあるデータを保持するポートラッチと
呼ばれるレジスタ、12はマイコン内部のアドレスバ
ス,データバス,制御信号回路で構成されているシステ
ムバス、13は本発明を実現するために回路追加された
入出力ポート回路、14は本発明を実現するために追加
されたアドレスデコーダを有するレジスタを示してい
る。実施の形態1を示す図1では、図6に示す従来技術
に対し、入出力ポート回路13のレジスタ14が回路追
加されている。
In the figure, 1 is a CPU, ROM, RA
M, a microcomputer having a peripheral circuit such as a timer, 3 an externally connected address bus, 4 an externally connected data bus, and 5 an externally connected control signal circuit. 6 is a multifunction input / output port circuit having an address bus and a port function, 7 is a multifunction input / output port circuit having a data bus and a port function, and 8 is a multifunction input / output port circuit having a control signal and a port function. , 9 are ordinary input / output port circuits, and 10 is an input / output circuit of a port connected externally. Reference numeral 11 denotes a register called a port latch for holding data in the input / output port circuit 9, reference numeral 12 denotes a system bus comprising an address bus, data bus, and control signal circuit inside the microcomputer, and reference numeral 13 denotes a bus for realizing the present invention. 14 shows a register having an address decoder added to implement the present invention. In FIG. 1 showing the first embodiment, a register 14 of an input / output port circuit 13 is added to the conventional technology shown in FIG.

【0022】図1において、新しく追加されたレジスタ
14のアドレスデコーダはマルチファンクションの入出
力ポート6〜8にあるレジスタのアドレスデコーダと同
じアドレスがそれぞれに与えられており、マイコン内部
からの出力に対しては新しく追加されたレジスタ14に
も同じ値が書き込まれるが、外部からの入力時にデータ
がぶつかるため、通常は、新しく追加されたレジスタ1
4のアドレスデコーダは使用できない状態にある。
In FIG. 1, the address decoder of the newly added register 14 is given the same address as the address decoder of the register at the multi-function input / output ports 6 to 8, so that the output from the microcomputer is controlled. Although the same value is written to the newly added register 14, the data may collide with an external input.
4 is in an unusable state.

【0023】マイクロプロセッサーモード時に第1およ
び第2の発明による実施の形態が選択された場合、マル
チファンクションの入出力ポート回路6〜8は外部メモ
リとアクセスするために、アドレスバス制御信号として
使用され、マルチファンクションの入出力ポート回路6
〜8にあるレジスタのアドレスデコーダは使用不可とな
る。そして、新しく追加されたレジスタ14のアドレス
デコーダが使用可能となり、アドレスバス,データバス
制御信号として使用されたため入出力が出来ないポート
の機能を回路追加されたポート13から入出力する。た
だし、この場合、追加されたポート13から入出力する
ため、元からあるレジスタ11でデータを入出力するこ
とは出来ない。このように、実際の回路ではポート回路
部分にはアドレスデコーダを有するポートラッチを追加
し、元からあるポートラッチ11と新しく追加したポー
トラッチ14とを切り替えて使用することで、第1およ
び第2の発明による実施の形態を実現している。
When the first and second embodiments are selected in the microprocessor mode, the multifunction input / output port circuits 6 to 8 are used as address bus control signals for accessing an external memory. , Multifunction input / output port circuit 6
The address decoders of the registers of .about.8 cannot be used. Then, the address decoder of the newly added register 14 becomes usable, and the function of the port that cannot be used for input / output because it has been used as an address bus and data bus control signal is input / output from the port 13 to which the circuit is added. However, in this case, since input / output is performed through the added port 13, data cannot be input / output through the original register 11. As described above, in an actual circuit, a port latch having an address decoder is added to a port circuit portion, and the first and second port latches 11 and the newly added port latch 14 are switched and used. An embodiment according to the present invention is realized.

【0024】この発明による実施の形態1によれば、入
出力端子に複数のファンクション機能を有する半導体装
置において、外部のメモリをアクセスするためのマイク
ロプロセッサーモード時にアドレスバス,データバス,
制御信号用として使用されているためデータの入出力が
できないポートにつき、そのデータを保持するためのポ
ートラッチを構成するレジスタ手段14を設け、前記使
用状態のポート以外の複数のポートから前記レジスタ手
段14の内容を入出力するようにしたので、前記使用状
態のポート以外の複数のポートから前記レジスタ手段1
4の内容を入出力することにより、マイクロプロセッサ
ーモード時における入出力機能を向上できる半導体装置
を得ることができる。
According to the first embodiment of the present invention, in a semiconductor device having a plurality of function functions at input / output terminals, an address bus, a data bus, and a data bus are provided in a microprocessor mode for accessing an external memory.
For a port that cannot be used for data input / output because it is used for a control signal, register means 14 is provided which constitutes a port latch for holding the data. 14 so that the register means 1 can be accessed from a plurality of ports other than the ports in use.
By inputting and outputting the contents of No. 4, a semiconductor device capable of improving the input / output function in the microprocessor mode can be obtained.

【0025】実施の形態2.この発明による実施の形態
2を図2について説明する。図2は実施の形態2におけ
るポートエミュレーション回路の構成を示す説明図であ
る。この実施の形態2は、第3の発明に対応するもので
ある。
Embodiment 2 Embodiment 2 of the present invention will be described with reference to FIG. FIG. 2 is an explanatory diagram showing the configuration of the port emulation circuit according to the second embodiment. The second embodiment corresponds to the third invention.

【0026】図において、1はCPU,ROM,RA
M,タイマなど周辺回路を有するマイコン、3は外部接
続されたアドレスバス、4は外部接続されたデータバ
ス、5は外部接続された制御信号回路である。6はアド
レスバスとポート機能を有するマルチファンクションの
入出力ポート回路、7はデータバスとポート機能を有す
るマルチファンクションの入出力ポート回路、8は制御
信号とポート機能を有するマルチファンクションの入出
力ポート回路、9は通常の入出力ポート回路、10は外
部接続されたポートの入出力回路である。11は入出力
ポート回路9内にあるデータを保持するポートラッチと
呼ばれるレジスタ、12はマイコン内部のアドレスバ
ス、データバス、制御信号で構成されているシステムバ
ス、15は本発明を実現するために回路追加された入出
力ポート回路、16,17は本発明を実現するために追
加されたアドレスデコーダを有するレジスタを示してい
る。実施の形態2を示す図2では、図6に示す従来技術
に対し、入出力ポート回路15のレジスタ16,17が
回路追加されている。
In the figure, 1 is a CPU, ROM, RA
M, a microcomputer having a peripheral circuit such as a timer, 3 an externally connected address bus, 4 an externally connected data bus, and 5 an externally connected control signal circuit. 6 is a multifunction input / output port circuit having an address bus and a port function, 7 is a multifunction input / output port circuit having a data bus and a port function, and 8 is a multifunction input / output port circuit having a control signal and a port function. , 9 are ordinary input / output port circuits, and 10 is an input / output circuit of a port connected externally. Reference numeral 11 denotes a register called a port latch for holding data in the input / output port circuit 9, reference numeral 12 denotes a system bus constituted by an address bus, data bus, and control signals inside the microcomputer, and reference numeral 15 denotes a bus for realizing the present invention. Input / output port circuits 16 and 17 with additional circuits indicate registers having an address decoder added to implement the present invention. In FIG. 2 showing the second embodiment, registers 16 and 17 of an input / output port circuit 15 are added to the conventional technology shown in FIG.

【0027】図2において、新しく追加されたレジスタ
16,17のアドレスデコーダは、実施の形態1と同様
に、マルチファンクションの入出力ポート6〜8にある
レジスタのアドレスデコーダと同じアドレスがそれぞれ
に与えられており、マイコン内部からの出力に対しては
新しく追加されたレジスタ16,17にも同じ値が書き
込まれるが、外部からの入力時にデータがぶつかるた
め、通常は、新しく追加されたレジスタ14のアドレス
デコーダは使用できない状態にある。マイクロプロセッ
サーモード時に第3の発明による実施の形態が選択され
た場合、マルチファンクションの入出力ポート回路6〜
8は外部メモリとアクセスするために、アドレスバス制
御信号として使用され、マルチファンクションの入出力
ポート回路6〜8にあるレジスタのアドレスデコーダは
使用不可となる。そして、新しく追加されたレジスタ1
6,17のアドレスデコーダのうち一つが使用可能とな
り、アドレスバス,データバス制御信号として使用され
たため入出力が出来ないポートの機能を回路追加された
ポート15から入出力する。ただし、この場合、複数あ
るレジスタ11,16,17のうち使用できるのは選択
されたレジスタだけで、元からあるレジスタ11や選択
されていないレジスタの値を入出力することは出来な
い。このように、実際の回路ではポート回路部分にはア
ドレスデコーダを有するポートラッチを複数追加し、元
からあるポートラッチ11と新しく追加した複数のポー
トラッチ16,17とを切り替えて使用することで、第
3の発明による実施の形態を実現している。
In FIG. 2, similarly to the first embodiment, the address decoders of the newly added registers 16 and 17 are given the same addresses as the address decoders of the registers at the multifunction input / output ports 6 to 8, respectively. The same value is written to the newly added registers 16 and 17 for the output from the inside of the microcomputer. However, since data collide at the time of input from the outside, usually, the newly added register 14 is used. The address decoder cannot be used. When the embodiment according to the third invention is selected in the microprocessor mode, the multifunction input / output port circuits 6 to
Reference numeral 8 is used as an address bus control signal for accessing an external memory, and the address decoder of the register in the multifunction input / output port circuits 6 to 8 cannot be used. And the newly added register 1
One of the address decoders 6 and 17 can be used, and the function of a port that cannot be used for input / output because it is used as an address bus and data bus control signal is input / output from the port 15 to which a circuit is added. However, in this case, among the plurality of registers 11, 16, and 17, only the selected register can be used, and the value of the original register 11 and the value of the unselected register cannot be input / output. As described above, in the actual circuit, a plurality of port latches having an address decoder are added to the port circuit portion, and the port latch 11 which is originally provided and the plurality of newly added port latches 16 and 17 are switched and used. An embodiment according to the third invention is realized.

【0028】この発明による実施の形態2によれば、入
出力端子に複数のファンクション機能を有する半導体装
置において、外部のメモリをアクセスするためのマイク
ロプロセッサーモード時にアドレスバス,データバス,
制御信号用として使用されているためデータの入出力が
できないポートにつき、そのデータを保持するためのポ
ートラッチを構成する複数のレジスタ手段16,17を
設け、前記使用状態のポート以外の一つのポートから前
記複数のレジスタ手段16,17の内容を入出力するよ
うにしたので、前記使用状態のポート以外の一つのポー
トから前記複数のレジスタ手段16,17の内容を入出
力することにより、前記複数のレジスタ手段16,17
によりマイクロプロセッサーモード時における入出力機
能を向上できる半導体装置を得ることができる。
According to the second embodiment of the present invention, in a semiconductor device having a plurality of function functions at input / output terminals, an address bus, a data bus, and a data bus are provided in a microprocessor mode for accessing an external memory.
A plurality of register means 16 and 17 constituting a port latch for holding the data are provided for a port that cannot be used for data input / output because it is used for a control signal, and one port other than the used port is provided. The input / output of the contents of the plurality of register means 16 and 17 is performed by inputting / outputting the contents of the plurality of register means 16 and 17 from one port other than the port in use. Register means 16, 17
Accordingly, a semiconductor device capable of improving the input / output function in the microprocessor mode can be obtained.

【0029】実施の形態3.この発明による実施の形態
3を図3について説明する。図3は実施の形態3におけ
るポートエミュレーション回路の構成を示す説明図であ
る。この実施の形態3は、第4および第5の発明に対応
するものである。
Embodiment 3 Third Embodiment A third embodiment according to the present invention will be described with reference to FIG. FIG. 3 is an explanatory diagram showing the configuration of the port emulation circuit according to the third embodiment. The third embodiment corresponds to the fourth and fifth inventions.

【0030】図において、1はCPU,ROM,RA
M,タイマなど周辺回路を有するマイコン、3は外部接
続されたアドレスバス、4は外部接続されたデータバ
ス、5は外部接続された制御信号回路である。6はアド
レスバスとポート機能を有するマルチファンクションの
入出力ポート回路、7はデータバスとポート機能を有す
るマルチファンクションの入出力ポート回路、8は制御
信号とポート機能を有するマルチファンクションの入出
力ポート回路、9は通常の入出力ポート回路、10は外
部接続されたポートの入出力回路であ。11は入出力ポ
ート回路9内にあるデータを保持するポートラッチと呼
ばれるレジスタ、12はマイコン内部のアドレスバス、
データバス、制御信号で構成されているシステムバス、
18は本発明を実現するために使用されるI/O回路、
19は本発明を実現するために追加されたアドレスデコ
ーダを有するレジスタを示している。
In the figure, 1 is a CPU, ROM, RA
M, a microcomputer having a peripheral circuit such as a timer, 3 an externally connected address bus, 4 an externally connected data bus, and 5 an externally connected control signal circuit. 6 is a multifunction input / output port circuit having an address bus and a port function, 7 is a multifunction input / output port circuit having a data bus and a port function, and 8 is a multifunction input / output port circuit having a control signal and a port function. Reference numeral 9 denotes a normal input / output port circuit, and reference numeral 10 denotes an input / output circuit of an externally connected port. 11 is a register called a port latch for holding data in the input / output port circuit 9, 12 is an address bus inside the microcomputer,
A data bus, a system bus composed of control signals,
18 is an I / O circuit used to implement the present invention;
Reference numeral 19 denotes a register having an address decoder added to implement the present invention.

【0031】図3におけるシリアルI/O回路18は、
第4の発明による場合、ユーザー側で使用可能な既に内
蔵しているシリアルI/O回路であり、あらかじめアド
レスデコーダを有するレジスタ19を持っているものと
する。ただし、ユーザー側で全てのシリアルI/O回路
を使用している場合は、この方法は利用できないもので
ある。
The serial I / O circuit 18 in FIG.
According to the fourth aspect, it is assumed that the serial I / O circuit is a built-in serial I / O circuit that can be used by the user and has a register 19 having an address decoder in advance. However, if all serial I / O circuits are used on the user side, this method cannot be used.

【0032】また、第5の発明による場合は、アドレス
デコーダを有するレジスタ19を持ったシリアルI/O
回路を追加し、ユーザー側には公開せず、ユーザーが使
用できないシリアルI/O回路である。
According to the fifth aspect of the present invention, a serial I / O having a register 19 having an address decoder is provided.
This is a serial I / O circuit that cannot be used by a user without adding a circuit to the user.

【0033】第4の発明,第5の発明による実施の形態
は同じ回路であるが、シリアルI/O回路について、ユ
ーザー公開/非公開の違いがある。また、入出力する端
子は、第4の発明による場合は既にあるユーザー公開の
ものを使用し、第5の発明による場合は入出力する端子
を新たに設置する。
Although the fourth and fifth embodiments are the same circuit, there is a difference between the serial I / O circuit and the user open / closed state. In the case of the fourth aspect of the present invention, the input / output terminals are already open to the user, and in the case of the fifth aspect, the input / output terminals are newly provided.

【0034】図3において、シリアルI/O回路に追加
されたレジスタ19のアドレスデコーダは、実施の形態
1と同様に、マルチファンクションの入出力ポート6〜
8にあるレジスタのアドレスデコーダと同じアドレスが
それぞれに与えられており、マイコン内部からの出力に
対しては新しく追加されたレジスタ19にも同じ値が書
き込まれるが、外部からの入力時にデータがぶつかるた
め、通常は、新しく追加されたレジスタ14のアドレス
デコーダは使用できない状態にある。
In FIG. 3, the address decoder of the register 19 added to the serial I / O circuit has multi-function input / output ports 6 to similarly to the first embodiment.
8, the same address as that of the address decoder of the register 8 is given, and the same value is written in the newly added register 19 with respect to the output from the microcomputer, but the data hits at the time of input from the outside. Therefore, normally, the address decoder of the newly added register 14 cannot be used.

【0035】マイクロプロセッサーモード時に第4の発
明,第5の発明による実施の形態が選択された場合、マ
ルチファンクションの入出力ポート回路6〜8は外部メ
モリとアクセスするために、アドレスバス制御信号とし
て使用され、マルチファンクションの入出力ポート回路
6〜8にあるレジスタのアドレスデコーダは使用不可と
なる。そして、新しく追加されたレジスタ19のアドレ
スデコーダが有効となり、アドレスバス,データバス制
御信号として使用されたため入出力が出来ないポートの
一つあるいは複数のデータをシリアルI/O回路18か
ら入出力する。
When the embodiment according to the fourth or fifth aspect of the present invention is selected in the microprocessor mode, the multifunction input / output port circuits 6 to 8 are used as address bus control signals to access an external memory. The used address decoders of the registers in the multi-function input / output port circuits 6 to 8 are disabled. Then, the address decoder of the newly added register 19 becomes effective, and one or more data of one or more ports which cannot be used for input / output because they have been used as address bus and data bus control signals are input / output from the serial I / O circuit 18. .

【0036】第4の発明,第5の発明による実施の形態
では、シリアルI/O回路を使用するためリアルタイム
で高速なデータに入出力は不可能であるが、使用する端
子数が少なくて済む利点が有り、マイクロプロセッサー
モードで利用できる端子の数が多くなる。
In the fourth and fifth embodiments, since serial I / O circuits are used, high-speed data cannot be input / output in real time, but the number of terminals used is small. There are advantages and more pins are available in microprocessor mode.

【0037】このように、実際の回路では、マイコン内
部に設置されたシリアルI/O回路18にアドレスデコ
ーダを有するポートラッチ19を複数追加し、元からあ
るポートラッチ11と新しく追加した複数のポートラッ
チ19とを切り替えて使用することで、第4および第5
の発明による実施の形態を実現している。
As described above, in an actual circuit, a plurality of port latches 19 having an address decoder are added to the serial I / O circuit 18 installed inside the microcomputer, and the original port latch 11 and a plurality of newly added ports are added. By switching and using the latch 19, the fourth and fifth latches are used.
An embodiment according to the present invention is realized.

【0038】この発明による実施の形態3によれば、入
出力端子に複数のファンクション機能を有し、シリアル
入出力手段18を有する半導体装置において、外部のメ
モリをアクセスするマイクロプロセッサーモード時にア
ドレスバス,データバス,制御信号用として使用されて
いるためデータの入出力ができないポートにつき、その
データを保持するためのレジスタ手段19を設け、前記
シリアル入出力手段18を用いて前記レジスタ手段19
の内容を入出力するようにしたので、前記シリアル入出
力手段18を用いて前記レジスタ手段19の内容を入出
力することにより、マイクロプロセッサーモード時にお
ける入出力機能を向上できる半導体装置を得ることがで
きる。
According to the third embodiment of the present invention, in a semiconductor device having a plurality of function functions at the input / output terminals and having the serial input / output means 18, the address bus, the microprocessor, and the external memory are accessed in the microprocessor mode. For ports that cannot be used for data input / output because they are used for data buses and control signals, register means 19 for holding the data is provided.
Therefore, by inputting / outputting the contents of the register means 19 using the serial input / output means 18, it is possible to obtain a semiconductor device capable of improving the input / output function in the microprocessor mode. it can.

【0039】また、この発明による実施の形態3によれ
ば、入出力端子に複数のファンクション機能を有する半
導体装置において、外部のメモリをアクセスするための
マイクロプロセッサーモード時にアドレスバス,データ
バス,制御信号用として使用されているためデータの入
出力ができないポートにつき、そのデータを保持するた
めのレジスタ手段19と、前記レジスタ手段に専用のシ
リアル入出力手段18とを設け、前記専用シリアル入出
力手段18から前記レジスタ手段19の内容を入出力す
るようにしたので、前記専用シリアル入出力手段18か
ら前記レジスタ手段19の内容を入出力することによ
り、マイクロプロセッサーモード時における入出力機能
を向上できる半導体装置を得ることができる。
According to the third embodiment of the present invention, in a semiconductor device having a plurality of function functions at input / output terminals, an address bus, a data bus, and a control signal are provided in a microprocessor mode for accessing an external memory. For a port which cannot be used for data input / output because it is used for the purpose, a register means 19 for holding the data and a dedicated serial input / output means 18 are provided for the register means. The input / output of the contents of the register means 19 can be performed by inputting / outputting the contents of the register means 19 from the dedicated serial input / output means 18 to improve the input / output function in the microprocessor mode. Can be obtained.

【0040】実施の形態4.この発明による実施の形態
4を図4について説明する。図4は実施の形態3におけ
るポートエミュレーション回路の構成を示す説明図であ
る。この実施の形態4は、第6の発明に対応するもので
ある。
Embodiment 4 FIG. Embodiment 4 of the present invention will be described with reference to FIG. FIG. 4 is an explanatory diagram showing the configuration of the port emulation circuit according to the third embodiment. The fourth embodiment corresponds to the sixth invention.

【0041】図において、1はCPU,ROM,RA
M,タイマなど周辺回路を有するマイコン、3は外部接
続されたアドレスバス、4は外部接続されたデータバ
ス、5は外部接続された制御信号である。6はアドレス
バスとポート機能を有するマルチファンクションの入出
力ポート回路、7はデータバスとポート機能を有するマ
ルチファンクションの入出力ポート回路、8は制御信号
とポート機能を有するマルチファンクションの入出力ポ
ート回路、9は通常の入出力ポート回路、10は外部接
続されたポートの入出力回路である。11は入出力ポー
ト回路9内にあるデータを保持するポートラッチと呼ば
れるレジスタ、12はマイコン内部のアドレスバス、デ
ータバス、制御信号で構成されているシステムバス、2
0,21,22は本発明を実現するために回路追加され
たアドレスバス,データバス,制御信号が出力可能な入
出力ポート回路、23は本発明を実現するために追加さ
れたレジスタを示している。
In the figure, 1 is a CPU, ROM, RA
M, a microcomputer having peripheral circuits such as a timer, 3 an externally connected address bus, 4 an externally connected data bus, and 5 an externally connected control signal. 6 is a multifunction input / output port circuit having an address bus and a port function, 7 is a multifunction input / output port circuit having a data bus and a port function, and 8 is a multifunction input / output port circuit having a control signal and a port function. , 9 are ordinary input / output port circuits, and 10 is an input / output circuit of a port connected externally. Reference numeral 11 denotes a register called a port latch for holding data in the input / output port circuit 9, reference numeral 12 denotes a system bus constituted by an address bus, a data bus, and a control signal inside the microcomputer.
Reference numerals 0, 21, 22 denote address buses, data buses, and input / output port circuits capable of outputting control signals, which are added to realize the present invention. Reference numeral 23 denotes a register added to realize the present invention. I have.

【0042】実施の形態4を示す図4では、図6に示す
従来例に対し外部メモリをアクセスするアドレスバス,
データバス,制御信号を出力するポートが異なってお
り、それに対応した入出力ポート回路20,21,22
のレジスタ11が回路追加されている。
FIG. 4 showing the fourth embodiment is different from the conventional example shown in FIG. 6 in that an address bus for accessing an external memory,
Data buses and ports for outputting control signals are different, and corresponding input / output port circuits 20, 21, 22
Register 11 is added to the circuit.

【0043】図4において、新しく追加されレジスタ2
3はアドレスデコーダを有していない回路である。マイ
クロプロセッサーモード時には、システムバスに伝えら
れるアドレスバス,データバス,制御信号のデータがマ
ルチファンクション入出力ポート回路6〜8と同様に与
えられており、マイコン内部からの出力に対しては、新
しく追加されたレジスタ23にも同じ値が書き込まれる
が、外部からの入力時にデータがぶつかるため、通常
は、新しく追加されたレジスタ23は使用できない状態
にある。
In FIG. 4, the newly added register 2
Reference numeral 3 denotes a circuit having no address decoder. In the microprocessor mode, the address bus, data bus, and control signal data transmitted to the system bus are given in the same manner as the multifunction input / output port circuits 6 to 8, and the output from the microcomputer is newly added. The same value is also written to the registered register 23, but the data is collided at the time of input from the outside, so that the newly added register 23 is normally in an unusable state.

【0044】マイクロプロセッサーモード時に第6の発
明による実施の形態が選択された場合、追加されたアド
レスバスが出力可能な入出力ポート回路20はレジスタ
23を介して強制的にシステムバス12のアドレスバス
と直結され、追加されたデータバスが出力可能な入出力
ポート回路21はレジスタを介して強制的にシステムバ
ス12のデータバスと直結され、追加された制御信号が
出力可能な入出力ポート回路22はレジスタを介して強
制的にシステムバス12の制御信号と直結され、これら
のポートから外部メモリとのアクセスを行う。このと
き、マルチファンクションの入出力ポート回路6〜8は
外部メモリとアクセスするためのアドレスバス,データ
バス,制御信号としては使用不可能となり、通常のポー
トとしてのみ使用可能となる。ただし、この場合、シス
テムバスの信号を入出力するポート20,21,22
は、元からあるレジスタ11の値を入出力することはで
きなくなる。
When the embodiment according to the sixth invention is selected in the microprocessor mode, the input / output port circuit 20 capable of outputting the added address bus is forcibly set via the register 23 to the address bus of the system bus 12. The input / output port circuit 21 which is directly connected to the system bus 12 and can output the added data bus is forcibly connected directly to the data bus of the system bus 12 via a register, and is capable of outputting the added control signal. Are forcibly connected directly to the control signal of the system bus 12 via a register, and access to an external memory is made from these ports. At this time, the multifunction input / output port circuits 6 to 8 cannot be used as an address bus, a data bus, or a control signal for accessing an external memory, and can be used only as a normal port. However, in this case, the ports 20, 21, 22 for inputting / outputting the system bus signal are used.
Cannot input / output the value of the register 11 originally.

【0045】このように、実際の回路では、ポート回路
部分20,21,22にポートラッチ23を追加して、
外部メモリをアクセスするポートを切り替え可能なもの
として第6の発明による実施の形態を実現している。
As described above, in an actual circuit, the port latch 23 is added to the port circuit portions 20, 21, and 22,
The embodiment according to the sixth invention is realized as a switchable port for accessing an external memory.

【0046】この発明による実施の形態4によれば、入
出力端子に複数のファンクション機能を有する半導体装
置において、外部のメモリをアクセスするためのマイク
ロプロセッサーモード時にアドレスバス,データバス,
制御信号用として使用されているためデータの入出力が
できないポートにつき、入出力できないアドレスバス,
データバス,制御信号のシステムバス側データを保持す
るためのレジスタ手段23を設け、前記使用状態のポー
ト以外のポートから前記レジスタ手段23の内容を入出
力するとともに、前記使用状態のポートから通常のポー
ト入出力をそのまま入出力するようにしたので、前記使
用状態のポート以外のポートから前記レジスタ手段23
の内容を入出力するとともに、前記使用状態のポートか
ら通常のポート入出力をそのまま入出力することによ
り、マイクロプロセッサーモード時における入出力機能
を向上できる半導体装置を得ることができる。
According to the fourth embodiment of the present invention, in a semiconductor device having a plurality of function functions at input / output terminals, an address bus, a data bus, and a data bus are provided in a microprocessor mode for accessing an external memory.
For ports that cannot be used for data input / output because they are used for control signals,
Register means 23 for holding data bus and system bus side data of control signals is provided. The contents of the register means 23 are input / output from ports other than the ports in use, and normal ports are transmitted from the ports in use. Since the port input / output is directly input / output, the register means 23 is connected to a port other than the port in use.
By inputting / outputting the contents of the above, and inputting / outputting the normal port input / output from the port in use as it is, a semiconductor device capable of improving the input / output function in the microprocessor mode can be obtained.

【0047】実施の形態5.この発明による実施の形態
5を説明する。この実施の形態5は第7および第8の発
明に対応するものである。第7の発明による実施の形態
としては、ポートエミュレーション回路の存在する実施
の形態1〜実施の形態4における回路において、ある特
定の端子に対し、ポート回路にデータを保持するラッチ
回路を用意する。このラッチ回路は、リセット信号に対
して動作するものとし、マイコンのリセット状態ではラ
ッチ回路はデータ入力状態となり、端子に入力されてい
るデータを保持する。また、マイコンのリセット解除状
態ではラッチ回路はリセット状態のとき保持したデータ
を出力するものとして、ポートエミュレーション回路に
接続する回路構成を用いる。
Embodiment 5 Embodiment 5 of the present invention will be described. The fifth embodiment corresponds to the seventh and eighth inventions. As a seventh embodiment of the present invention, a latch circuit for holding data in a port circuit is provided for a specific terminal in the circuits in the first to fourth embodiments having a port emulation circuit. The latch circuit operates in response to a reset signal. When the microcomputer is in a reset state, the latch circuit is in a data input state and holds data input to a terminal. When the reset state of the microcomputer is released, the latch circuit outputs data held in the reset state and uses a circuit configuration connected to the port emulation circuit.

【0048】例えば、実施の形態1〜実施の形態4にお
いて、マイクロプロセッサーモードに設定されており、
さらに、上記、ラッチ回路を追加した端子が“L”入力
されている場合は、通常のマイクロプロセッサーモード
動作をし、端子が“H”入力されている場合は、第1な
いし第6の発明による実施の形態におけるポートエミュ
レーション動作を行う。
For example, in the first to fourth embodiments, the microprocessor mode is set,
Further, when the terminal to which the latch circuit is added is input at "L", a normal microprocessor mode operation is performed. When the terminal is input at "H", the first to sixth aspects of the present invention are applied. The port emulation operation according to the embodiment is performed.

【0049】また、出力するポートの選択が必要な場合
は、上記、ラッチ回路を複数端子に対して設置して、リ
セット状態時の端子設定で、どのポートを出力できるか
を設定できるものとする。
When it is necessary to select the output port, the above-mentioned latch circuit is provided for a plurality of terminals, and which port can be output can be set by the terminal setting in the reset state. .

【0050】この発明による実施の形態5によれば、前
記実施の形態1ないし実施の形態4のいずれかにおける
ポートエミュレーション機能による入出力動作へ移行す
るための設定をリセット時に実行される端子設定により
行うようにしたので、マイクロプロセッサーモード時に
おける入出力機能を向上できるとともに、ポートエミュ
レーション動作への移行を端子設定により的確に行える
半導体装置を得ることができる。
According to the fifth embodiment of the present invention, the setting for shifting to the input / output operation by the port emulation function in any one of the first to fourth embodiments is changed by the terminal setting executed at the time of reset. As a result, it is possible to improve the input / output function in the microprocessor mode, and to obtain a semiconductor device in which the transition to the port emulation operation can be performed more accurately by setting the terminals.

【0051】また、この発明による実施の形態5によれ
ば、実施の形態2または実施の形態3における入出力で
きるポート選択の設定について、入出力ポートの選択を
リセット時に実行される端子設定により行うようにした
ので、マイクロプロセッサーモード時における入出力機
能を向上できるとともに、入出力ポートの選択を端子設
定により的確に行える半導体装置を得ることができる。
According to the fifth embodiment of the present invention, the input / output port selection in the second or third embodiment is set by the terminal setting executed at the time of reset. As a result, an input / output function in the microprocessor mode can be improved, and a semiconductor device in which input / output ports can be selected more accurately by setting terminals can be obtained.

【0052】実施の形態6.この発明による実施の形態
6を説明する。この実施の形態6は第9の発明および第
10の発明に対応するものである。
Embodiment 6 FIG. Embodiment 6 of the present invention will be described. The sixth embodiment corresponds to the ninth and tenth aspects.

【0053】第9および第10の発明による実施の形態
としては、ポートエミュレーション回路の存在する実施
の形態1〜実施の形態4における回路において、ある特
定のポートに対して、それぞれの端子から繋がる信号線
を入力する複数のデコーダ回路を用意する。各デコーダ
回路の出力の立ち上がりエッジを検出して“H”出力を
するラッチ回路を繋ぎ、このラッチ回路の出力を次段の
デコーダ回路の入力の信号線の一つとして次段のデコー
ダ回路に追加して繋ぐ。同様に、数段のデコーダ回路を
繋いだ回路を設置する。この回路はポートに入力される
データが一致した場合、次段のデコーダ回路が有効にな
る。この複数のデコーダ回路の最終段に実施の形態5と
同様のラッチ回路を設置し、ポートエミュレーション回
路に接続する回路構成を用いる。
According to the ninth and tenth aspects of the present invention, in the circuits according to the first to fourth embodiments in which a port emulation circuit is present, a signal connected to a specific port from each terminal is provided. A plurality of decoder circuits for inputting lines are prepared. A latch circuit that detects the rising edge of the output of each decoder circuit and outputs "H" is connected, and the output of this latch circuit is added to the next-stage decoder circuit as one of the input signal lines of the next-stage decoder circuit Connect. Similarly, a circuit connecting several stages of decoder circuits is installed. In this circuit, if the data input to the ports match, the next-stage decoder circuit becomes valid. A latch circuit similar to that of the fifth embodiment is provided at the last stage of the plurality of decoder circuits, and a circuit configuration for connecting to a port emulation circuit is used.

【0054】例えば、実施の形態1〜実施の形態4にお
いて、マイクロプロセッサーモード設定で、さらに、リ
セット時に特定のポートに入力されるコマンドが全て一
致した場合、第1ないし第6の発明による実施の形態に
おけるポートエミュレーション動作を行う。また、コマ
ンドが一致しない場合は、通常のマイクロプロセッサー
モード動作を行う。また、出力するポートの選択がが必
要な場合は、コマンド内容でポートが選択できる回路を
追加するか、あるいは、デコーダ回路をツリー状に設置
して、リセット状態時のコマンド入力で、どのポートを
出力できるかを設定できるものとする。
For example, in the first to fourth embodiments, when all commands input to a specific port at the time of resetting match in the microprocessor mode setting, the first to sixth aspects of the present invention are implemented. The port emulation operation in the embodiment. If the commands do not match, a normal microprocessor mode operation is performed. If it is necessary to select a port to output, add a circuit that allows the port to be selected according to the command content, or install a decoder circuit in a tree shape and specify which port It can be set whether output is possible.

【0055】この発明による実施の形態6によれば、前
記実施の形態1ないし実施の形態4のいずれかにおける
ポートエミュレーション機能による入出力動作へ移行す
るための設定をリセット時のコマンド入力の値により行
うようにしたので、マイクロプロセッサーモード時にお
ける入出力機能を向上できるとともに、ポートエミュレ
ーション動作への移行をコマンド入力により的確に行え
る半導体装置を得ることができる。
According to the sixth embodiment of the present invention, the setting for shifting to the input / output operation by the port emulation function according to any one of the first to fourth embodiments is determined by the value of the command input at the time of resetting. As a result, it is possible to improve the input / output function in the microprocessor mode and obtain a semiconductor device capable of shifting to the port emulation operation more accurately by inputting a command.

【0056】また、この発明による実施の形態6によれ
ば、前記実施の形態3または実施の形態4における入出
力できるポート選択の設定を、リセット時のコマンド入
力の値により行うようにしたので、マイクロプロセッサ
ーモード時における入出力機能を向上できるとともに、
入出力できるポート選択の設定をマンド入力により的確
に行える半導体装置を得ることができる。
Further, according to the sixth embodiment of the present invention, the setting of the port selection for input / output in the third or fourth embodiment is performed by the value of the command input at the time of reset. In addition to improving the input / output function in microprocessor mode,
It is possible to obtain a semiconductor device in which the setting of port selection for input and output can be accurately performed by command input.

【0057】実施の形態7.この発明による実施の形態
7を説明する。この実施の形態7は第11の発明に対応
するものである。
Embodiment 7 FIG. Embodiment 7 of the present invention will be described. The seventh embodiment corresponds to the eleventh invention.

【0058】マイコンの発振回路は、発振子を用いた場
合、Xin,Xout端子の2端子を使用して発振する
が、直接パルス入力をする場合は、Xin端子のみの入
力で可能であり、Xout端子は使用されず、Xout
端子が未使用端子となる。また、サブクロックのあるマ
イコンでは、Xcin端子,Xcout端子を使用し、
パルス入力する場合は、Xcout端子が未使用端子に
なる、ユーザー側では発振子を使用して、マイコンを動
作させるが、不良解析など動作確認をするときは、直接
のパルス入力が可能である。
The oscillator circuit of the microcomputer oscillates using two terminals of the Xin and Xout terminals when an oscillator is used. However, when a pulse is directly input, it is possible to input only the Xin terminal. No terminal is used and Xout
The terminal becomes an unused terminal. In a microcomputer with a sub clock, the Xcin terminal and the Xcout terminal are used.
When a pulse is input, the Xcout terminal becomes an unused terminal. On the user side, the microcomputer is operated using an oscillator. However, when performing an operation check such as failure analysis, a direct pulse input is possible.

【0059】第11の発明による実施の形態としては、
ポートエミュレーション回路の存在する実施の形態1〜
実施の形態4における回路において、実施の形態5,実
施の形態6の設定方法にて、未使用となる端子を使用可
能な状態にする。そして、これら未使用端子を使用して
設定することにより、リアルタイムに出力するポートを
選択し切り替える。1端子使用した場合には2ポートの
リアルタイムな切り替えが可能になり、2端子使用した
場合には4ポートのリアルタイムな切り替えが可能にな
る。
As an embodiment according to the eleventh invention,
Embodiment 1 in which a port emulation circuit exists
In the circuit according to the fourth embodiment, the unused terminals are made usable by the setting method according to the fifth or sixth embodiment. Then, by setting using these unused terminals, a port for outputting in real time is selected and switched. When one terminal is used, two ports can be switched in real time. When two terminals are used, four ports can be switched in real time.

【0060】この発明による実施の形態7によれば、実
施の形態2ないし実施の形態4のいずれかにおける入出
力できるポート選択の設定は、未使用端子を使用してど
のポートを入出力ポートに設定するかを切り替えるよう
にしたので、マイクロプロセッサーモード時における入
出力機能を向上できるとともに、入出力できるポート選
択の設定を未使用端子により的確に行える半導体装置を
得ることができる。
According to the seventh embodiment of the present invention, the setting of the port that can be input / output in any one of the second to fourth embodiments is performed by selecting unused ports as input / output ports using unused terminals. Since the setting is switched, it is possible to improve the input / output function in the microprocessor mode, and to obtain a semiconductor device in which the setting of the port for input / output can be performed more accurately by the unused terminal.

【0061】この発明による実施の形態においては、マ
イクロプロセッサーモード時、入出力できないポートか
ら入出力するデータを保持するためのレジスタを用意し
て、マイクロプロセッサーモードで使用するアドレスバ
スデータバスなどの多ファンクション端子の入出力でき
ない機能について異なるポートで入出力可能にする。
In the embodiment according to the present invention, in the microprocessor mode, a register for holding data to be input / output from a port which cannot be input / output is prepared, and the address bus and the data bus used in the microprocessor mode are provided. Enable input / output on different ports for functions that cannot be input / output on function terminals.

【0062】また、マイクロプロセッサーモード時、設
定することや、出力内容を見ることが出来なかった端子
を使用することができるようになる。さらに、マイクロ
プロセッサーモードで行う不良品の解析や動作確認が不
可能であった場合についても対応可能となり、不良品の
解析や動作確認或いはテストの時間短縮と詳細調査が出
来るようになる。
Further, in the microprocessor mode, it is possible to make settings and to use terminals whose output contents could not be viewed. Furthermore, it is possible to cope with a case where it is impossible to analyze a defective product or check the operation in the microprocessor mode, and it is possible to shorten the time required for analyzing the defective product, checking the operation or testing, and performing a detailed investigation.

【0063】この発明による実施の形態によれば、次の
ような効果を奏する。この発明による実施の形態1,実
施の形態2,実施の形態4により、異なるポートからリ
アルタイムな内容をエミュレートに入出力することが可
能になり、マイクロプロセッサーモード時、設定するこ
とや、出力内容を見ることができなかった端子を使用す
ることができるようになる。
According to the embodiment of the present invention, the following effects can be obtained. According to the first, second, and fourth embodiments of the present invention, it is possible to input / output real-time contents from different ports in emulation mode. The terminal that could not be seen can be used.

【0064】この発明による実施の形態2,実施の形態
3により、必要なポートのデータ内容だけをエミュレー
トに入出力することが可能になり、少ない端子の使用で
も、マイクロプロセッサーモード時、設定することがで
きなかった端子の設定が可能になる。
According to the second and third embodiments of the present invention, it is possible to input / output only the data content of a necessary port for emulation, and even in the use of a small number of terminals, the setting can be made in the microprocessor mode. The setting of the terminal that could not be performed becomes possible.

【0065】この発明による実施の形態5,実施の形態
6により、リセット期間中に設定可能となり、リセット
解除時に実施の形態1〜4の動作が確保される。
According to the fifth and sixth embodiments of the present invention, the setting can be performed during the reset period, and the operations of the first to fourth embodiments are ensured when the reset is released.

【0066】この発明による実施の形態7により、リセ
ット解除時に実施の形態1〜4で使用可能なポートのリ
アルタイムな切り替えが可能になる。
According to the seventh embodiment of the present invention, the ports usable in the first to fourth embodiments can be switched in real time when reset is released.

【0067】[0067]

【発明の効果】第1の発明によれば、入出力端子に複数
のファンクション機能を有する半導体装置において、外
部のメモリをアクセスするためのマイクロプロセッサー
モード時にアドレスバス,データバス,制御信号用とし
て使用されているためデータの入出力ができないポート
につき、そのデータを保持するためのレジスタ手段を設
け、前記使用状態のポート以外のポートから前記レジス
タ手段の内容を入出力するようにしたので、前記使用状
態のポート以外のポートから前記レジスタ手段の内容を
入出力することにより、マイクロプロセッサーモード時
における入出力機能を向上できる半導体装置を得ること
ができる。
According to the first aspect of the present invention, in a semiconductor device having a plurality of function functions at input / output terminals, the semiconductor device is used for an address bus, a data bus, and a control signal in a microprocessor mode for accessing an external memory. For ports that cannot input / output data because of the use of a port, register means for holding the data is provided, and the contents of the register means are input / output from ports other than the ports in use. By inputting / outputting the contents of the register means from a port other than the port in the state, a semiconductor device capable of improving the input / output function in the microprocessor mode can be obtained.

【0068】第2の発明によれば、入出力端子に複数の
ファンクション機能を有する半導体装置において、外部
のメモリをアクセスするためのマイクロプロセッサーモ
ード時にアドレスバス,データバス,制御信号用として
使用されているためデータの入出力ができないポートに
つき、そのデータを保持するためのレジスタ手段を設
け、前記使用状態のポート以外の複数のポートから前記
レジスタ手段の内容を入出力するようにしたので、前記
使用状態のポート以外の複数のポートから前記レジスタ
手段の内容を入出力することにより、マイクロプロセッ
サーモード時における入出力機能を向上できる半導体装
置を得ることができる。
According to the second invention, in the semiconductor device having a plurality of function functions at the input / output terminals, the semiconductor device is used as an address bus, a data bus, and a control signal in a microprocessor mode for accessing an external memory. For ports that cannot input or output data, register means for holding the data is provided, and the contents of the register means are input and output from a plurality of ports other than the ports in use. By inputting / outputting the contents of the register means from a plurality of ports other than the port in the state, a semiconductor device capable of improving the input / output function in the microprocessor mode can be obtained.

【0069】第3の発明によれば、入出力端子に複数の
ファンクション機能を有する半導体装置において、外部
のメモリをアクセスするためのマイクロプロセッサーモ
ード時にアドレスバス,データバス,制御信号用として
使用されているためデータの入出力ができないポートに
つき、そのデータを保持するための複数のレジスタ手段
を設け、前記使用状態のポート以外の一つのポートから
前記複数のレジスタ手段の内容を入出力するようにした
ので、前記使用状態のポート以外の一つのポートから前
記複数のレジスタ手段の内容を入出力することにより、
マイクロプロセッサーモード時における入出力機能を向
上できる半導体装置を得ることができる。
According to the third aspect, in the semiconductor device having a plurality of function functions at the input / output terminals, the semiconductor device is used as an address bus, a data bus, and a control signal in a microprocessor mode for accessing an external memory. A plurality of register means for holding data is provided for a port that cannot input / output data because of the port, and the contents of the plurality of register means are input / output from one port other than the port in use. Therefore, by inputting / outputting the contents of the plurality of register means from one port other than the port in use,
A semiconductor device capable of improving the input / output function in the microprocessor mode can be obtained.

【0070】第4の発明によれば、入出力端子に複数の
ファンクション機能を有し、シリアル入出力手段を有す
る半導体装置において、外部のメモリをアクセスするマ
イクロプロセッサーモード時にアドレスバス,データバ
ス,制御信号用として使用されているためデータの入出
力ができないポートにつき、そのデータを保持するため
のレジスタ手段を設け、前記シリアル入出力手段を用い
て前記レジスタ手段の内容を入出力するようにしたの
で、前記シリアル入出力手段を用いて前記レジスタ手段
の内容を入出力することにより、マイクロプロセッサー
モード時における入出力機能を向上できる半導体装置を
得ることができる。
According to the fourth aspect of the present invention, in a semiconductor device having a plurality of function functions at input / output terminals and having serial input / output means, an address bus, a data bus, and a control are provided in a microprocessor mode for accessing an external memory. For ports that cannot be used for data input / output because they are used for signals, register means for holding the data are provided, and the contents of the register means are input / output using the serial input / output means. By inputting / outputting the contents of the register means using the serial input / output means, a semiconductor device capable of improving the input / output function in the microprocessor mode can be obtained.

【0071】第5の発明によれば、入出力端子に複数の
ファンクション機能を有する半導体装置において、外部
のメモリをアクセスするためのマイクロプロセッサーモ
ード時にアドレスバス,データバス,制御信号用として
使用されているためデータの入出力ができないポートに
つき、そのデータを保持するためのレジスタ手段と、前
記レジスタ手段に専用のシリアル入出力手段とを設け、
前記専用シリアル入出力手段から前記レジスタ手段の内
容を入出力するようにしたので、前記専用シリアル入出
力手段から前記レジスタ手段の内容を入出力することに
より、マイクロプロセッサーモード時における入出力機
能を向上できる半導体装置を得ることができる。
According to the fifth aspect, in a semiconductor device having a plurality of function functions at input / output terminals, the semiconductor device is used as an address bus, a data bus, and a control signal in a microprocessor mode for accessing an external memory. For a port that cannot input / output data because of the presence of a port, register means for holding the data, and dedicated serial input / output means for the register means are provided,
Since the content of the register means is input / output from the dedicated serial input / output means, the input / output function of the register means is input / output from the dedicated serial input / output means, thereby improving the input / output function in the microprocessor mode. A semiconductor device that can be obtained can be obtained.

【0072】第6の発明によれば、入出力端子に複数の
ファンクション機能を有する半導体装置において、外部
のメモリをアクセスするためのマイクロプロセッサーモ
ード時にアドレスバス,データバス,制御信号用として
使用されているためデータの入出力ができないポートに
つき、入出力できないアドレスバス,データバス,制御
信号のシステムバス側データを保持するためのレジスタ
手段を設け、前記使用状態のポート以外のポートから前
記レジスタ手段の内容を入出力するとともに、前記使用
状態のポートから通常のポート入出力をそのまま入出力
するようにしたので、前記使用状態のポート以外のポー
トから前記レジスタ手段の内容を入出力するとともに、
前記使用状態のポートから通常のポート入出力をそのま
ま入出力することにより、マイクロプロセッサーモード
時における入出力機能を向上できる半導体装置を得るこ
とができる。
According to the sixth aspect, in a semiconductor device having a plurality of function functions at input / output terminals, the semiconductor device is used for an address bus, a data bus, and a control signal in a microprocessor mode for accessing an external memory. Register means for holding the address bus, data bus, and control signal system bus side data which cannot be input / output for ports which cannot input / output data. While inputting / outputting the contents, normal port input / output is directly input / output from the port in use, so that the content of the register means is input / output from a port other than the port in use,
By directly inputting / outputting normal port input / output from the used port, a semiconductor device capable of improving the input / output function in the microprocessor mode can be obtained.

【0073】第7の発明によれば、前記第1ないし第6
の発明のいずれかにおけるポートエミュレーション機能
による入出力動作へ移行するための設定をリセット時に
実行される端子設定により行うようにしたので、ポート
エミュレーション動作への移行をリセット時に実行され
る端子設定により行うことによって、マイクロプロセッ
サーモード時における入出力機能を向上できるととも
に、ポートエミュレーション動作への移行を端子設定に
より的確に行える半導体装置を得ることができる。
According to the seventh aspect, the first to sixth aspects are described.
Since the setting for shifting to the input / output operation by the port emulation function according to any one of the inventions is made by the terminal setting executed at the time of reset, the shift to the port emulation operation is made by the terminal setting executed at the time of reset. Thus, it is possible to improve the input / output function in the microprocessor mode, and to obtain a semiconductor device in which the transition to the port emulation operation can be performed more accurately by setting the terminals.

【0074】第8の発明によれば、前記第3ないし第5
の発明のいずれかにおける入出力できるポート選択の設
定について、入出力ポートの選択をリセット時に実行さ
れる端子設定により行うようにしたので、入出力ポート
の選択をリセット時に実行される端子設定により行うこ
とによって、マイクロプロセッサーモード時における入
出力機能を向上できるとともに、入出力ポートの選択を
端子設定により的確に行える半導体装置を得ることがで
きる。
According to the eighth aspect, the third to fifth aspects are described.
In the setting of the port that can be input and output in any one of the inventions, the selection of the input / output port is performed by the terminal setting executed at the time of the reset. Accordingly, a semiconductor device can be obtained in which the input / output function in the microprocessor mode can be improved and the input / output port can be selected more accurately by setting the terminals.

【0075】第9の発明によれば、前記第1ないし第6
の発明のいずれかにおけるポートエミュレーション機能
による入出力動作へ移行するための設定をリセット時の
コマンド入力の値により行うようにしたので、ポートエ
ミュレーション動作へ移行するための設定をリセット時
のコマンド入力により行うことによって、マイクロプロ
セッサーモード時における入出力機能を向上できるとと
もに、ポートエミュレーション動作への移行をコマンド
入力により的確に行える半導体装置を得ることができ
る。
According to the ninth aspect, the first to sixth aspects are described.
The setting for shifting to the input / output operation by the port emulation function according to any one of the inventions of the inventions is made by the value of the command input at the time of resetting. By doing so, it is possible to improve the input / output function in the microprocessor mode and obtain a semiconductor device capable of shifting to the port emulation operation more accurately by inputting a command.

【0076】第10の発明によれば、前記第3ないし第
5の発明のいずれかにおける入出力できるポート選択の
設定を、リセット時のコマンド入力の値により行うよう
にしたので、入出力できるポート選択の設定を、リセッ
ト時のコマンド入力の値により行うことによって、マイ
クロプロセッサーモード時における入出力機能を向上で
きるとともに、入出力できるポート選択の設定をコマン
ド入力により的確に行える半導体装置を得ることができ
る。
According to the tenth aspect, the setting of the port selection for input / output in any one of the third to fifth aspects is performed by the value of the command input at the time of resetting. By setting the selection by the value of the command input at the time of resetting, it is possible to improve the input / output function in the microprocessor mode, and to obtain a semiconductor device in which the setting of the port selection for input / output can be made more accurately by the command input. it can.

【0077】第11の発明によれば、前記第3ないし第
6の発明のいずれかにおける入出力できるポート選択の
設定は、未使用端子を使用してどのポートを入出力ポー
トに設定するかを切り替えるようにしたので、入出力で
きるポート選択の設定を未使用端子を使用して切り替え
ることにより、マイクロプロセッサーモード時における
入出力機能を向上できるとともに、入出力できるポート
選択の設定を未使用端子により的確に行える半導体装置
を得ることができる。
According to the eleventh aspect, in the selection of a port capable of inputting / outputting in any one of the third to sixth aspects, the setting of which port is set as an input / output port using an unused terminal is performed. By switching the setting of the port selection that can be input and output using unused pins, the input / output function in the microprocessor mode can be improved, and the setting of the port selection that can be input and output can be changed by the unused pins. A semiconductor device which can be performed accurately can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明による実施の形態1の構成を示す説
明図。
FIG. 1 is an explanatory diagram showing a configuration of a first embodiment according to the present invention.

【図2】 この発明による実施の形態2の構成を示す説
明図。
FIG. 2 is an explanatory diagram showing a configuration of a second embodiment according to the present invention.

【図3】 この発明による実施の形態3の構成を示す説
明図。
FIG. 3 is an explanatory diagram showing a configuration of a third embodiment according to the present invention.

【図4】 この発明による実施の形態4の構成を示す説
明図。
FIG. 4 is an explanatory diagram showing a configuration of a fourth embodiment according to the present invention.

【図5】 従来技術におけるマイクロプロセッサーモー
ド時のメモリ接続を示すブロック図。
FIG. 5 is a block diagram showing a memory connection in a microprocessor mode according to the related art.

【図6】 従来技術におけるマイクロプロセッサーモー
ド時の内部入出力機能の簡略図。
FIG. 6 is a simplified diagram of an internal input / output function in a microprocessor mode in a conventional technique.

【符号の説明】[Explanation of symbols]

1 マイコン、2 外部メモリ、3 外部アドレスバ
ス、4 外部データバス、5 外部制御信号、6 マル
チファンクション入出力ポート回路(アドレスバス/ポ
ート)、7 マルチファンクション入出力ポート回路
(データバス/ポート)、8 マルチファンクション入
出力ポート回路(制御信号/ポート)、9通常の入出力
ポート回路、10 通常入出力ポートの外部入出力、1
1 追加されたレジスタ回路、12 内部システムバ
ス、13 レジスタ追加された入出力ポート回路、14
追加されたレジスタ回路、15 レジスタ追加された
入出力ポート回路、16,17 追加されたレジスタ回
路、18 シリアルI/O回路、19 追加されたレジ
スタ回路、20,21,22 レジスタ追加された入出
力ポート回路、23 追加されたレジスタ回路。
1 microcomputer, 2 external memory, 3 external address bus, 4 external data bus, 5 external control signal, 6 multifunction input / output port circuit (address bus / port), 7 multifunction input / output port circuit (data bus / port), 8 Multifunction input / output port circuit (control signal / port), 9 Normal input / output port circuit, 10 External input / output of normal input / output port, 1
1 added register circuit, 12 internal system bus, 13 input / output port circuit with added register, 14
Added register circuit, 15 register added I / O port circuit, 16, 17 added register circuit, 18 serial I / O circuit, 19 added register circuit, 20, 21, 22 added register I / O Port circuit, 23 Register circuit added.

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 入出力端子に複数のファンクション機能
を有する半導体装置において、外部のメモリをアクセス
するためのマイクロプロセッサーモード時にアドレスバ
ス,データバス,制御信号用として使用されているため
データの入出力ができないポートにつき、そのデータを
保持するためのレジスタ手段を設け、前記使用状態のポ
ート以外のポートから前記レジスタ手段の内容を入出力
するようにしたことを特徴とする半導体装置。
In a semiconductor device having a plurality of function functions at an input / output terminal, data is used for an address bus, a data bus, and a control signal in a microprocessor mode for accessing an external memory. 2. A semiconductor device, comprising: register means for holding data of a port which cannot be used, and inputting / outputting the contents of the register means from a port other than the port in use.
【請求項2】 入出力端子に複数のファンクション機能
を有する半導体装置において、外部のメモリをアクセス
するためのマイクロプロセッサーモード時にアドレスバ
ス,データバス,制御信号用として使用されているため
データの入出力ができないポートにつき、そのデータを
保持するためのレジスタ手段を設け、前記使用状態のポ
ート以外の複数のポートから前記レジスタ手段の内容を
入出力するようにしたことを特徴とする半導体装置。
2. A semiconductor device having a plurality of function functions at an input / output terminal, which is used as an address bus, a data bus, and a control signal in a microprocessor mode for accessing an external memory. 2. A semiconductor device, comprising: register means for holding data for a port which cannot be used, and inputting / outputting the contents of the register means from a plurality of ports other than the ports in use.
【請求項3】 入出力端子に複数のファンクション機能
を有する半導体装置において、外部のメモリをアクセス
するためのマイクロプロセッサーモード時にアドレスバ
ス,データバス,制御信号用として使用されているため
データの入出力ができないポートにつき、そのデータを
保持するための複数のレジスタ手段を設け、前記使用状
態のポート以外の一つのポートから前記複数のレジスタ
手段の内容を入出力するようにしたことを特徴とする半
導体装置。
3. A semiconductor device having a plurality of function functions at an input / output terminal, which is used as an address bus, a data bus, and a control signal in a microprocessor mode for accessing an external memory. A plurality of register means for holding data for a port which cannot be used, and the contents of the plurality of register means are input / output from one port other than the port in use. apparatus.
【請求項4】 入出力端子に複数のファンクション機能
を有し、シリアル入出力手段を有する半導体装置におい
て、外部のメモリをアクセスするマイクロプロセッサー
モード時にアドレスバス,データバス,制御信号用とし
て使用されているためデータの入出力ができないポート
につき、そのデータを保持するためのレジスタ手段を設
け、前記シリアル入出力手段を用いて前記レジスタ手段
の内容を入出力するようにしたことを特徴とする半導体
装置。
4. A semiconductor device having a plurality of function functions at an input / output terminal and having a serial input / output means, which is used for an address bus, a data bus, and a control signal in a microprocessor mode for accessing an external memory. A port for which data cannot be input / output because of the presence of the serial input / output means. .
【請求項5】 入出力端子に複数のファンクション機能
を有する半導体装置において、外部のメモリをアクセス
するためのマイクロプロセッサーモード時にアドレスバ
ス,データバス,制御信号用として使用されているため
データの入出力ができないポートにつき、そのデータを
保持するためのレジスタ手段と、前記レジスタ手段に専
用のシリアル入出力手段とを設け、前記専用シリアル入
出力手段から前記レジスタ手段の内容を入出力するよう
にしたことを特徴とする半導体装置。
5. A semiconductor device having a plurality of function functions at an input / output terminal, which is used as an address bus, a data bus, and a control signal in a microprocessor mode for accessing an external memory. Register means for holding the data of the port which cannot be provided, and dedicated serial input / output means provided for the register means, and the contents of the register means are input / output from the dedicated serial input / output means. A semiconductor device characterized by the above-mentioned.
【請求項6】 入出力端子に複数のファンクション機能
を有する半導体装置において、外部のメモリをアクセス
するためのマイクロプロセッサーモード時にアドレスバ
ス,データバス,制御信号用として使用されているため
データの入出力ができないポートにつき、入出力できな
いアドレスバス,データバス,制御信号のシステムバス
側データを保持するためのレジスタ手段を設け、前記使
用状態のポート以外のポートから前記レジスタ手段の内
容を入出力するとともに、前記使用状態のポートから通
常のポート入出力をそのまま入出力するようにしたこと
を特徴とする半導体装置。
6. A semiconductor device having a plurality of function functions at an input / output terminal is used for an address bus, a data bus, and a control signal in a microprocessor mode for accessing an external memory. Register means for holding the address bus, data bus, and system bus side data of control signals which cannot be input / output for ports which cannot be input / output, and input / output the contents of the register means from ports other than the ports in use. A semiconductor device wherein normal port input / output is directly input / output from the port in use.
【請求項7】 前記請求項1ないし請求項6のいずれか
におけるポートエミュレーション機能による入出力動作
へ移行するための設定をリセット時に実行される端子設
定により行うようにしたことを特徴とする半導体装置。
7. The semiconductor device according to claim 1, wherein the setting for shifting to the input / output operation by the port emulation function is performed by a terminal setting executed at reset. .
【請求項8】 請求項3ないし請求項5のいずれかにお
ける入出力できるポート選択の設定について、入出力ポ
ートの選択をリセット時に実行される端子設定により行
うようにしたことを特徴とする半導体装置。
8. The semiconductor device according to claim 3, wherein the input / output port selection is set by a terminal setting executed at the time of resetting. .
【請求項9】 前記請求項1ないし請求項6のいずれか
におけるポートエミュレーション機能による入出力動作
へ移行するための設定をリセット時のコマンド入力の値
により行うようにしたことを特徴とする半導体装置。
9. The semiconductor device according to claim 1, wherein the setting for shifting to the input / output operation by the port emulation function is performed by a value of a command input at the time of resetting. .
【請求項10】 前記請求項3ないし請求項5のいずれ
かにおける入出力できるポート選択の設定を、リセット
時のコマンド入力の値により行うようにしたことを特徴
とする半導体装置。
10. The semiconductor device according to claim 3, wherein the input / output port selection setting according to any one of claims 3 to 5 is performed by a value of a command input at reset.
【請求項11】 請求項3ないし請求項6のいずれかに
おける入出力できるポート選択の設定は、未使用端子を
使用してどのポートを入出力ポートに設定するかを切り
替えるようにしたことを特徴とする半導体装置。
11. The input / output port selection setting according to any one of claims 3 to 6, wherein an unused terminal is used to switch which port is set as an input / output port. Semiconductor device.
JP2001107860A 2001-04-06 2001-04-06 Semiconductor device Withdrawn JP2002304386A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001107860A JP2002304386A (en) 2001-04-06 2001-04-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001107860A JP2002304386A (en) 2001-04-06 2001-04-06 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2002304386A true JP2002304386A (en) 2002-10-18

Family

ID=18960110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001107860A Withdrawn JP2002304386A (en) 2001-04-06 2001-04-06 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2002304386A (en)

Similar Documents

Publication Publication Date Title
US20040130944A1 (en) Programming flash memory via a boundary scan register
JPH05108396A (en) Processor circuit
US6055651A (en) Emulator and corresponding trace control method
JP2002304386A (en) Semiconductor device
JP2009252307A (en) Semiconductor memory device and system using the semiconductor memory device
JP3094983B2 (en) System logic test circuit and test method
JP2000346905A (en) Semiconductor device and method for testing the same
JPS6331935B2 (en)
JP2000269420A (en) Semiconductor integrated circuit and verification method therefor
JP2877505B2 (en) LSI mounting board and data processing device
JP2002110925A (en) System lsi
JPH0241793B2 (en)
JPH05151017A (en) Microcomputer
JP3074978B2 (en) Emulation device
JP2935710B2 (en) Test equipment for processor integrated circuit devices
JP2861001B2 (en) I / O circuit
JPH0358141A (en) Integrated circuit with logic for user
JP2704935B2 (en) Processor with test function
JP3137089B2 (en) Microcomputer
US20040123194A1 (en) Systems and methods for testing tri-state bus drivers
JPH0618633A (en) Large scale integrated circuit device
JPH0370055A (en) Semiconductor integrated circuit device
JP2002148318A (en) Test mode circuit device for semiconductor integrated circuit
JPS6210389B2 (en)
JPH02163840A (en) Single chip microcomputer

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060123

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071101

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080701