JP2002299818A - Multilayer circuit board - Google Patents
Multilayer circuit boardInfo
- Publication number
- JP2002299818A JP2002299818A JP2001097945A JP2001097945A JP2002299818A JP 2002299818 A JP2002299818 A JP 2002299818A JP 2001097945 A JP2001097945 A JP 2001097945A JP 2001097945 A JP2001097945 A JP 2001097945A JP 2002299818 A JP2002299818 A JP 2002299818A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- circuit board
- insulating layer
- multilayer circuit
- insulating layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、複数の絶縁層を積
層し、内部に所定回路を形成した多層回路基板に関し、
特に、内部配線導体の配線ずれ、絶縁層の積層ずれを検
査できる位置決め用の貫通孔を備えた多層回路基板に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer circuit board in which a plurality of insulating layers are stacked and a predetermined circuit is formed inside the multilayer circuit board.
In particular, the present invention relates to a multilayer circuit board having a positioning through-hole capable of inspecting a wiring deviation of an internal wiring conductor and a lamination deviation of an insulating layer.
【０００２】[0002]
【従来の技術】近年、回路基板においては、実装される
機器の小型化に伴い、回路基板を絶縁層を積層して、回
路基板の高密度化を行い、占有面積を小さくした多層回
路基板が用いられている。この多層回路基板は、複数の
絶縁層が積層して成り、各絶縁層の層間に導体ペースト
の印刷により形成した内部配線導体と、各層間を貫くビ
アホール導体とが形成されている。2. Description of the Related Art In recent years, with the miniaturization of equipment to be mounted on a circuit board, a multilayer circuit board has been developed in which an insulating layer is laminated on the circuit board to increase the density of the circuit board and reduce the occupied area. Used. This multilayer circuit board is formed by laminating a plurality of insulating layers, and an internal wiring conductor formed by printing a conductive paste between layers of each insulating layer, and a via-hole conductor penetrating each layer.
【０００３】このような多層回路基板においては、製造
時の積層工程に絶縁層となるグリーンシートの積層順を
誤ったり、絶縁層となるグリーンシートの積層位置ず
れ、また、グリーンシートに形成した内部配線導体の印
刷ずれなどを外観上からは判別することは困難である。
このために、積層工程で発生する種々の誤りは製造後の
通電検査などで気付くことになり、この結果、製品歩留
まりや生産量の低下を招く原因となっていた。[0003] In such a multilayer circuit board, in the laminating step at the time of manufacturing, the laminating order of the green sheets to be the insulating layers is incorrect, the lamination position of the green sheets to be the insulating layers is misaligned, It is difficult to determine the printing deviation of the wiring conductor from the appearance.
For this reason, various errors generated in the laminating process are noticed in an energization test after manufacturing or the like, and as a result, the product yield and the production amount are reduced.
【０００４】上述の問題点を解決するために、図５に示
す位置決め用の検査窓６２を有する多層回路基板が、特
開２０００−３３２４１１に開示されている。同図によ
れば、複数の絶縁層１ａ〜１ｅを順次（例えば、最上層
の絶縁層を１ａ、最下層の絶縁層を１ｅとする）積層
し、各絶縁層１ａ〜１ｄの同一位置に同心となり、且つ
開口径が相違する位置決め用の貫通孔を形成すると共
に、絶縁層１ｄの貫通孔から露出する絶縁層１ｅ上に位
置ずれ識別パターン６０ｅを形成し、各絶縁層１ａ〜１
ｄの位置決め貫通孔の周囲に位置ずれ識別パターン６０
ａ〜６０ｄを形成していた。具体的には、貫通孔の開口
径は、積層した上側の絶縁層１ａから下側の絶縁層１ｄ
に向かって順次小さくなるようにすると共に、その貫通
孔６０ａ〜６０ｄから直下の絶縁層１ｂ〜１ｅに形成し
た各識別パターン６０ａ〜６０ｅが露出するようにす
る。そして、この位置ずれ認識パターン６０ａ〜６０ｅ
を例えば上側絶縁層から見た際に一直線上になるように
形成した。即ち、位置決め用検査窓６２は、絶縁層１ａ
〜１ｄに形成した複数の貫通孔から構成され、全体とし
てすり鉢状となっている。In order to solve the above-mentioned problem, a multilayer circuit board having a positioning inspection window 62 shown in FIG. 5 is disclosed in Japanese Patent Laid-Open No. 2000-332411. According to the drawing, a plurality of insulating layers 1a to 1e are sequentially laminated (for example, the uppermost insulating layer is 1a and the lowermost insulating layer is 1e), and concentric with the same position of each of the insulating layers 1a to 1d. In addition, a positioning through hole having a different opening diameter is formed, and a misregistration identification pattern 60e is formed on the insulating layer 1e exposed from the through hole of the insulating layer 1d.
A misalignment identification pattern 60 is formed around the positioning through hole d.
a to 60d were formed. More specifically, the opening diameter of the through-hole varies from the laminated upper insulating layer 1a to the lower insulating layer 1d.
, And the respective identification patterns 60a to 60e formed in the insulating layers 1b to 1e directly below the through holes 60a to 60d are exposed. Then, the position shift recognition patterns 60a to 60e
Was formed, for example, so as to be on a straight line when viewed from the upper insulating layer. That is, the positioning inspection window 62 is formed of the insulating layer 1a.
1 to 1d, and has a mortar shape as a whole.
【０００５】これにより、位置決め用検査窓６２の各貫
通孔の周囲に形成した識別パターン６０ａ〜６０ｅの直
線性を見るだけで、積層工程における絶縁層１ａ〜１ｅ
の積層位置ずれ、積層順序の誤り、ビアホール導体（ビ
アホール導体となる貫通孔）の位置ずれ、内部配線導体
の位置ずれを簡単に判断することができる。[0005] Thus, the insulating layers 1a to 1e in the laminating step can be obtained simply by checking the linearity of the identification patterns 60a to 60e formed around each through hole of the positioning inspection window 62.
Misalignment, misalignment of the lamination order, misalignment of via-hole conductors (through-holes serving as via-hole conductors), and misalignment of internal wiring conductors can be easily determined.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記位
置決め用検査窓によれば、所定回路のビアホール導体と
なる貫通孔を形成する際に、検査窓となる貫通孔も形成
し、その後、位置決め用貫通孔の周囲に識別パターン
を、所定内部配線導体の形成と同時に形成していた。特
に、位置決め用検査窓となる貫通孔を形成した識別パタ
ーンを形成していたため、識別パターンとなる導体（導
体ペースト）が貫通孔の内壁面に流れ落ちるため、位置
決め用検査窓６２を平面視した時、貫通孔部分で認識パ
ターンがにじんでしまい、積層ずれを正確に確認できな
いという問題点を有していた。However, according to the inspection window for positioning, when a through-hole serving as a via-hole conductor of a predetermined circuit is formed, a through-hole serving as an inspection window is also formed. The identification pattern is formed around the hole simultaneously with the formation of the predetermined internal wiring conductor. In particular, since the identification pattern in which the through hole serving as the positioning inspection window is formed is formed, the conductor (conductor paste) serving as the identification pattern flows down onto the inner wall surface of the through hole. In addition, the recognition pattern is blurred at the through-hole portion, and there has been a problem that the misalignment cannot be confirmed accurately.
【０００７】本発明は、上述の課題に鑑みて案出された
ものであり、その目的は、絶縁層の積層位置ずれ、ビア
ホール導体の位置ずれ、内部配線の位置ずれを正確に確
認することが可能な多層回路基板を提供するものであ
る。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and an object of the present invention is to accurately confirm the displacement of the insulating layer, the displacement of the via-hole conductor, and the displacement of the internal wiring. A possible multilayer circuit board is provided.
【０００８】[0008]
【課題を解決するための手段】本発明は、複数の絶縁層
を積層し、各絶縁層間に形成した内部配線導体及び各絶
縁層に形成したビアホール導体により所定回路網を構成
して成る多層回路基板において、前記各絶縁層の所定同
一位置を円心とする貫通孔を形成し、この貫通孔開口外
周から３０〜１５０μｍ離して識別パターンを形成する
とともに、前記積層状態の上層側の絶縁層を、その絶縁
層の貫通孔開口から下層に積層された絶縁層の貫通孔及
び前記識別パターンを露出するように積層したことを特
徴とする多層回路基板である。SUMMARY OF THE INVENTION The present invention provides a multilayer circuit in which a plurality of insulating layers are stacked, and a predetermined circuit network is formed by internal wiring conductors formed between the insulating layers and via-hole conductors formed in the insulating layers. On the substrate, a through hole is formed having a center at a predetermined same position of each of the insulating layers, an identification pattern is formed at a distance of 30 to 150 μm from an outer periphery of the through hole opening, and the upper insulating layer in the stacked state is formed. A multilayer circuit board, which is laminated so as to expose the through hole of the insulating layer and the identification pattern, which are laminated below, from the through hole opening of the insulating layer.
【０００９】また、前記貫通孔は、所定回路網のビアホ
ール導体となる貫通孔の形成と同時に形成される。ま
た、前記識別パターンは、前記所定回路網の内部配線導
体の形成と同時に形成される。The through-hole is formed simultaneously with the formation of the through-hole serving as a via-hole conductor of a predetermined circuit network. Further, the identification pattern is formed simultaneously with the formation of the internal wiring conductor of the predetermined circuit network.
【００１０】好ましくは、前記識別パターンは、貫通孔
開口に形成された幾何学的な図形を形成する。[0010] Preferably, the identification pattern forms a geometric figure formed in the opening of the through hole.
【００１１】[0011]
【発明の実施の形態】以下、本発明の多層回路基板を図
に基づいて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a multilayer circuit board according to the present invention will be described with reference to the drawings.
【００１２】図１は、本発明の多層回路基板の断面図で
ある。図２は、本発明の位置決め用の検査窓を説明する
図であり、（ａ）はその断面図であり、（ｂ）は検査窓
の平面図である。FIG. 1 is a sectional view of a multilayer circuit board according to the present invention. 2A and 2B are views for explaining a positioning inspection window of the present invention, wherein FIG. 2A is a cross-sectional view and FIG. 2B is a plan view of the inspection window.
【００１３】多層回路基板１０は絶縁層１ａ〜ｌｅが積
層された基体１と、基体１の一部に形成した位置決め用
の検査窓２で構成されている。以下、多層回路基板１０
について詳細に説明する。基体１を構成する絶縁層１ａ
〜ｌｅは、１層あたり例えば、５０〜３００μｍ程度の
厚みを有し、その材質としては、セラミック材料、低温
焼成化が可能な酸化物、低融点ガラス材料等が用いられ
る。具体的には、セラミック材料として、例えば、Ａ１
2Ｏ3、ＢａＯ−ＴｉＯ2系、ＣａＯ−ＴｉＯ2系、ＭｇＯ
−ＴｉＯ2系等が、また、低温焼成化が可能な酸化物と
しては、例えば、ＢｉＶＯ4、ＣｕＯ、Ｌｉ2Ｏ、Ｂ2Ｏ3
等が選ばれる。The multilayer circuit board 10 includes a base 1 on which insulating layers 1a to 1e are stacked, and a positioning inspection window 2 formed in a part of the base 1. Hereinafter, the multilayer circuit board 10
Will be described in detail. Insulating layer 1a constituting base 1
Ｌｅle has a thickness of, for example, about 50 to 300 μm per layer, and is made of a ceramic material, an oxide that can be fired at a low temperature, a glass material with a low melting point, or the like. Specifically, as a ceramic material, for example, A1
2 O 3 , BaO-TiO 2 , CaO-TiO 2 , MgO
Examples of oxides that can be fired at a low temperature include TiO 2 and the like, for example, BiVO 4 , CuO, Li 2 O, and B 2 O 3
Etc. are selected.
【００１４】絶縁層１ａ〜１ｅの各層の厚み方向に貫く
ビアホール導体３が形成されている。また、絶縁層１ａ
〜１ｅの層間には、容量を形成する容量電極、インダク
タンス成分を形成する導体、ストリップ線路を形成する
導体など所定回路網を形成する内部配線導体４が形成さ
れている。さらに、絶縁層１ａの表面には、電子部品素
子を搭載するための電極パッドや外部回路と接続する接
続端子を含む表面配線導体５が形成されている。尚、図
では、電子部品素子などを省略している。A via-hole conductor 3 is formed penetrating in the thickness direction of each of the insulating layers 1a to 1e. Also, the insulating layer 1a
Internal wiring conductors 4 forming a predetermined circuit network, such as a capacitor electrode forming a capacitor, a conductor forming an inductance component, and a conductor forming a strip line, are formed between the layers 1 to 1e. Further, on the surface of the insulating layer 1a, a surface wiring conductor 5 including an electrode pad for mounting an electronic component element and a connection terminal connected to an external circuit is formed. In the drawings, electronic component elements and the like are omitted.
【００１５】そして、表面配線導体５、ビアホール導体
３、内部配線導体４が所定回路網を構成すべく、互いに
接続されている。The surface wiring conductor 5, via hole conductor 3, and internal wiring conductor 4 are connected to each other so as to form a predetermined circuit network.
【００１６】ビアホール導体３は、基体１の絶縁層１ａ
〜１ｅとなるグリーンシートに回路用貫通孔を形成し、
この貫通孔に導体ペーストを充填することにより、ま
た、内部配線導体４は、絶縁層１ｂ〜１ｅとなるグリー
ンシート上に導体ペーストを印刷形成することにより、
さらに、表面配線導体５は、絶縁層１ａとなるグリーン
シート上に導体ペーストを印刷形成することにより、夫
々形成される。詳しくは、各グリーンシートの積層一体
化の後、焼成することにより実際に表面配線導体５、ビ
アホール導体３、内部配線導体４となる。The via-hole conductor 3 is formed on the insulating layer 1 a of the base 1.
A through hole for a circuit is formed in the green sheet of ~ 1e,
By filling the through-holes with the conductive paste, the internal wiring conductors 4 are formed by printing the conductive paste on the green sheets to be the insulating layers 1b to 1e.
Further, the surface wiring conductors 5 are respectively formed by printing and forming a conductor paste on a green sheet to be the insulating layer 1a. More specifically, after the green sheets are laminated and integrated, they are fired to actually become the surface wiring conductors 5, the via-hole conductors 3, and the internal wiring conductors 4.
【００１７】尚、上述の導体ペーストは、Ａｇ、Ｃｕ等
を主成分（Ａｇ単体又はＡｇ−Ｐｄ、Ａｇ−Ｐｔ等のＡ
ｇ合金、Ｃｕ単体又はＣｕ合金）とする導体ペーストか
ら成る。この導体ペーストは、例えば所定量のＡｇ粉末
と、必要に応じて所定量のホウケイ酸系低融点ガラス
と、エチルセルロース等の有機バインダーと、２，２，
４−トリメチル−１，３−ペンダジオールモノイソブチ
レート等の有機溶剤とを混合し、３本ロールミルで混練
して得られる。The above-mentioned conductor paste is mainly composed of Ag, Cu or the like (Ag alone or Ag-Pd, Ag-Pt, etc.).
(g alloy, simple Cu or Cu alloy). The conductor paste is, for example, a predetermined amount of Ag powder, and if necessary, a predetermined amount of a borosilicate low-melting glass, an organic binder such as ethyl cellulose,
It is obtained by mixing with an organic solvent such as 4-trimethyl-1,3-pendadiol monoisobutyrate and kneading with a three-roll mill.
【００１８】次に、多層回路基板１０のうち、所定回路
網とは関係内領域には、位置決め用検査窓２が形成され
ている。位置決め用検査窓２は、各絶縁層１ａ〜１ｄに
形成された貫通孔２ａ〜２ｄが複数重なって形成されて
いる。尚、最下層の絶縁層１ｅにも貫通孔を形成しても
よいが、この図では、省略した構造となっている。Next, a positioning inspection window 2 is formed in an area of the multi-layer circuit board 10 within a relationship with a predetermined circuit network. The positioning inspection window 2 is formed by overlapping a plurality of through holes 2a to 2d formed in the insulating layers 1a to 1d. Although a through hole may be formed in the lowermost insulating layer 1e, the structure is omitted in FIG.
【００１９】これらの貫通孔２ａ〜２ｄは、各絶縁層１
ａ〜１ｄで同一箇所に形成され、しかも、中心点を同一
位置として形成される。しかし、その貫通孔２ａ〜２ｄ
の開口径は夫々相違し、基体１の上側の絶縁層１ａから
下面の絶縁層１ｅに向って順次、小さくなるように形成
されている。即ち、全体として階段状のすり鉢形状を呈
している。例えば、絶縁層１ｄに形成した貫通孔２ｄか
らは、絶縁層１ｅの一部が露出しており、絶縁層１ｃに
形成した貫通孔２ｃからは、絶縁層１ｄの一部及び貫通
孔２ｄが露出している。即ち、１つの絶縁層に形成され
る貫通孔の周囲が直上の各絶縁層に形成した貫通孔の開
口から露出することで階段状になっている。ここで、上
層、例えば絶縁層１ａに形成された貫通孔２ａの開口径
は、その下層、例えば、絶縁層１ｂに形成された貫通孔
２ｂの開口径に比べて、２００〜４００μｍ大きいこと
が望ましい。These through holes 2a to 2d are formed in the respective insulating layers 1
a to 1d are formed at the same position, and the center point is formed at the same position. However, the through holes 2a to 2d
Are different from each other, and are formed so as to decrease in order from the upper insulating layer 1a of the base 1 to the lower insulating layer 1e. That is, it has a stepped mortar shape as a whole. For example, a part of the insulating layer 1e is exposed from the through hole 2d formed in the insulating layer 1d, and a part of the insulating layer 1d and the through hole 2d are exposed from the through hole 2c formed in the insulating layer 1c. are doing. That is, the periphery of the through-hole formed in one insulating layer is exposed from the opening of the through-hole formed in each insulating layer immediately above, so that the through-hole has a step-like shape. Here, the opening diameter of the through hole 2a formed in the upper layer, for example, the insulating layer 1a, is desirably 200 to 400 μm larger than the opening diameter of the lower layer, for example, the through hole 2b formed in the insulating layer 1b. .
【００２０】また、検査窓２の形状は、各絶縁層１ａ〜
１ｄの各貫通孔２ａ〜２ｄが同心形状（各貫通孔が相似
形状であれば形状は問わず、中心点が同じである形状を
いう）に形成し、その形成位置は、各絶縁層１ａ〜１ｅ
の同一位置に形成されている。ここで同一位置とは、検
査窓２の中心点が一致する位置を示し、例えば、図２
（ｂ）における各絶縁層１ａ〜１ｅの貫通孔２ａ〜２ｄ
を同心円状に形成する場合には、同心円の中心点のそれ
ぞれが一致する位置を同一位置としている。The shape of the inspection window 2 is determined by each of the insulating layers 1a to 1a.
The through holes 2a to 2d of 1d are formed in a concentric shape (regardless of the shape as long as the through holes are similar, the shape having the same center point). 1e
Are formed at the same position. Here, the same position indicates a position where the center point of the inspection window 2 coincides.
(B) Through-holes 2a to 2d of insulating layers 1a to 1e
Are formed concentrically, the position where each of the center points of the concentric circles coincides is the same position.
【００２１】また、検査窓２の各絶縁層１ａ〜１ｄに形
成された各貫通孔２ａ〜２ｄの周囲に所定形状の識別パ
ターンａ〜ｄが形成されている。そして、所定形状の識
別パターンａ〜ｄと貫通孔２ａ〜２ｄの周端との間に
は、認識パターンが一切形成されていない周囲領域１０
ａ〜１０ｄを有している。Further, identification patterns a to d having a predetermined shape are formed around the through holes 2a to 2d formed in the insulating layers 1a to 1d of the inspection window 2. Then, between the identification patterns a to d of a predetermined shape and the peripheral ends of the through holes 2a to 2d, a peripheral region 10 where no recognition pattern is formed is formed.
a to 10d.
【００２２】また、絶縁層１ｄ上に形成された貫通孔か
ら露出する絶縁層１ｅ上の部分にも、識別パターンｅが
形成されている。The identification pattern e is also formed on the portion of the insulating layer 1e exposed from the through hole formed on the insulating layer 1d.
【００２３】図２では、識別パターンａ〜ｅは、直線状
のパターンであり、多層回路基板１０の最上層の絶縁層
１ａ側から見たときに、図２（ｂ）に示すように検査窓
２に亘って、識別パターンａ〜ｅが全体として十字状に
並ぶように形成されている。In FIG. 2, the identification patterns a to e are linear patterns, and when viewed from the uppermost insulating layer 1a side of the multilayer circuit board 10, as shown in FIG. 2, the identification patterns a to e are formed so as to be arranged in a cross shape as a whole.
【００２４】また、検査窓２から見える識別パターンａ
〜ｅは、各絶縁層１ａ〜１ｅのグリーンシート上に形成
した内部配線導体４または表面配線導体５を形成する際
に、同じ印刷製版（スクリーン）により形成される。ま
た、貫通孔２ａ〜２ｄは各絶縁層１ａ〜１ｅのグリーン
シートに形成したビアホール導体３となる回路用貫通孔
を形成する際に同時に形成する。The identification pattern a seen from the inspection window 2
Are formed by the same printing plate (screen) when forming the internal wiring conductor 4 or the surface wiring conductor 5 formed on the green sheet of each of the insulating layers 1a to 1e. The through holes 2a to 2d are formed at the same time when the circuit through holes to be the via hole conductors 3 formed in the green sheets of the insulating layers 1a to 1e are formed.
【００２５】これにより、検査窓２から認識される識別
パターンａ〜ｅが全体として十字状に形成される場合
は、各絶縁層１ａ〜１ｅに形成された内部配線導体４、
表面配線導体５の形成において、印刷位置ずれがなく、
グリーンシートを積層した際に積層ずれがなく、ビアホ
ール導体３の位置ずれがないことが目視によっても容易
に知ることができる。Accordingly, when the identification patterns a to e recognized from the inspection window 2 are formed in a cross shape as a whole, the internal wiring conductors 4 formed on the insulating layers 1a to 1e,
In the formation of the surface wiring conductor 5, there is no printing position shift,
When the green sheets are stacked, there is no misalignment and no misalignment of the via-hole conductor 3 can be easily visually recognized.
【００２６】本発明の特徴的なことは、各絶縁層１ａ〜
１ｄに形成した貫通孔２ａ〜２ｄの周端と各絶縁層１ａ
〜１ｄに形成した認識パターンａ〜ｄとの間に、３０〜
１５０μｍの空白領域（周囲領域１０ａ〜１０ｄ）が形
成されていることである。The feature of the present invention is that each of the insulating layers 1a to 1a
1d and the peripheral ends of the through holes 2a to 2d and the respective insulating layers 1a.
30 to 30 between the recognition patterns a to d formed in
This means that a blank region (peripheral regions 10a to 10d) of 150 μm is formed.
【００２７】このため、識別パターンａ〜ｄを内部配線
導体４とともに、スクリーン印刷する際に、仮に、各グ
リーンシートの下面側から吸引した場合であっても、貫
通孔２ａ〜２ｄの周囲の導体ペーストが多くなることが
ないため、導体ペーストをスキージで掻き取った際に、
貫通孔の周囲の導電性ペーストが横に広がったり、ま
た、貫通孔２ａ〜２ｄの内壁面に導体ペーストが流れ落
ちることがない。即ち、識別パターンａ〜ｄのエッヂが
にじむことがない。このため、全体としては、十字状の
認識パターンは、断続的ではあるが、非常にシャープな
パターンとなり、各種位置ずれを正確に確認することが
できる。For this reason, when the identification patterns a to d are screen-printed together with the internal wiring conductors 4, the conductors around the through holes 2 a to 2 d even if they are sucked from the lower surface side of each green sheet. When the conductive paste is scraped off with a squeegee,
The conductive paste around the through hole does not spread horizontally, and the conductive paste does not flow down on the inner wall surfaces of the through holes 2a to 2d. That is, the edges of the identification patterns a to d do not bleed. For this reason, as a whole, the cross-shaped recognition pattern is intermittent but very sharp, and various positional deviations can be accurately confirmed.
【００２８】尚、ビアホール導体３となる回路用貫通孔
と検査窓２となる貫通孔２ａ〜２ｄを同時に形成するこ
とができるため、工程が簡単になり、またこのことによ
っても、検査窓２となる貫通孔２ａ〜２ｄの形成精度が
向上することから、絶縁層の積層ずれ等を正確に確認す
ることができる。Since the circuit through-hole serving as the via-hole conductor 3 and the through-holes 2a to 2d serving as the inspection window 2 can be formed at the same time, the process is simplified. Since the formation accuracy of the through holes 2a to 2d is improved, misalignment of the insulating layers and the like can be confirmed accurately.
【００２９】ここで、識別パターンａ〜ｄと貫通孔の間
の距離が３０μｍ未満の場合は、にじみを防ぐ効果が不
十分である。一方、１５０μｍより大きい場合は、検査
窓２の不必要な大型化してしまう。Here, if the distance between the identification patterns a to d and the through holes is less than 30 μm, the effect of preventing bleeding is insufficient. On the other hand, if it is larger than 150 μm, the inspection window 2 becomes unnecessarily large.
【００３０】また、図２で示した十字状の識別パターン
ａ〜ｅの幅は８０〜１５０μｍ、長さは２〜５ｍｍの範
囲にあることが望ましい。The width of the cross-shaped identification patterns a to e shown in FIG. 2 is preferably in the range of 80 to 150 μm and the length is in the range of 2 to 5 mm.
【００３１】尚、識別パターンａ〜ｂを内部配線導体４
の被着形成と同時に行うことにより、識別パターンａ〜
ｅの被着工程を容易にするばかりか、識別パターンａ〜
ｅの直線性を失っている場合には、ビアホール３や内部
配線導体４の位置がずれた可能性が高く電気的不良の製
品として推測することができる。It should be noted that the identification patterns a and b are
Of the identification patterns a to
e not only facilitates the deposition process of e, but also
When the linearity of e is lost, it is highly likely that the positions of the via holes 3 and the internal wiring conductors 4 are shifted, and it can be estimated that the product is an electrically defective product.
【００３２】このような検査窓２は、多層回路基板１０
の回路網領域以外の部分に、複数箇所、例えば、対角線
状に形成することが望ましい。また、多層回路基板１０
を複数抽出する大型基板においては、実際には、多層回
路基板１０として抽出されない領域に形成し、１つまた
は複数の検査窓２で、その大型基板から抽出されるすべ
ての多層回路基板１０の位置ずれの認識に用いても構わ
ない。The inspection window 2 is provided on the multilayer circuit board 10
It is desirable to form a plurality of portions, for example, diagonally, in a portion other than the circuit network region. Further, the multilayer circuit board 10
Is actually formed in a region that is not extracted as the multilayer circuit board 10 and the position of all the multilayer circuit boards 10 extracted from the large substrate is determined by one or more inspection windows 2. It may be used for recognition of a shift.
【００３３】次に本発明における多層回路基板１０の製
造方法及び積層ずれの検査・補正方法を説明する。先
ず、絶縁層１ａ〜１ｅとなるグリーンシートを作成す
る。例えば、無機物フィラー、アルキルメタクリレート
の有機バインダー、ＤＢＰ等の可塑剤、トルエン等の有
機溶剤等を混合し、ボールミルで４８時間混練してスラ
リーを作成する。このスラリーをドタターブレード法に
より、例えば厚さ１００μｍのテープ型に成型し、所定
寸法に切断してグリーンシートを作成する。Next, a method for manufacturing the multilayer circuit board 10 and a method for inspecting and correcting lamination displacement according to the present invention will be described. First, a green sheet to be the insulating layers 1a to 1e is prepared. For example, a slurry is prepared by mixing an inorganic filler, an organic binder of alkyl methacrylate, a plasticizer such as DBP, an organic solvent such as toluene, and kneading with a ball mill for 48 hours. This slurry is formed into a tape type having a thickness of, for example, 100 μm by a dutter blade method, and cut into a predetermined size to form a green sheet.
【００３４】次に、グリーンシートの予め決められた位
置にビアホール導体３となる貫通孔及び検査窓２となる
貫通孔を形成し、この貫通孔に導体ペーストを充填す
る。また、グリーンシートの表面には表面配線導体５、
内部配線導体４、識別パターンａ〜ｅを導電性ぺ一スト
により印刷形成する。Next, a through hole serving as a via hole conductor 3 and a through hole serving as an inspection window 2 are formed at predetermined positions of the green sheet, and the through holes are filled with a conductive paste. On the surface of the green sheet, a surface wiring conductor 5,
The internal wiring conductor 4 and the identification patterns a to e are formed by printing with a conductive paste.
【００３５】次に、各層１ａ〜１ｅを基体１の積層順序
に応じて積層し、未焼成状態の基体１を作成する。この
とき、基体１の表面側（絶縁層１ａ）から見た検査窓２
は、直線状に形成された２本の識別パターンａ〜ｅが最
下層の絶縁層ｌｅの中心で交わって、全体として十字状
になるように形成される。Next, the respective layers 1a to 1e are laminated in accordance with the laminating order of the substrate 1, thereby producing the unfired substrate 1. At this time, the inspection window 2 viewed from the surface side (insulating layer 1a) of the base 1
Is formed so that two identification patterns a to e formed in a straight line intersect at the center of the lowermost insulating layer le to form a cross shape as a whole.
【００３６】この積層工程で検査窓２の状態を目視また
は画像認識装置で十字状の識別パターンａ〜ｅを観察し
て直線性を見る。この時に直線性が得られていない識別
パターンａ〜ｅならば、積層工程をストップして各層１
ａ〜１ｅの微調整が行われる。それでも識別パターンａ
〜ｅの直線性が得られない場合には、導体ペーストの印
刷工程における内部配線導体４の位置ずれと判断してこ
の情報を印刷工程にフィードバックする。In this laminating step, the state of the inspection window 2 is visually observed or cross-shaped identification patterns a to e are observed with an image recognition device to check the linearity. At this time, if the identification patterns a to e do not have linearity, the stacking process is stopped and each layer 1
Fine adjustment of a to 1e is performed. Still identification pattern a
If the linearity of ~ e cannot be obtained, it is determined that the internal wiring conductor 4 is displaced in the printing process of the conductor paste, and this information is fed back to the printing process.
【００３７】次に、積層された基体１を一体的に８００
〜１０００℃で焼成して多層回路基板１０が完成する。
そして、完成後の多層回路基板１０における良・不良製
品のランク分けが検査窓２を用いて行われる。即ち、検
査窓２の識別パターンａ〜ｅが全体として直線になって
いるか否かが再度検査され、この情報を上述の積層工程
に再度フィードバックさせて、今後の製造工程に反映さ
せる。次に、電気テストが行われ、通電状態が検査さ
れ、合格した多層回路基板１０については表面処理が行
われる。例えば、表面配線導体５に厚膜の抵抗膜を焼き
付けたり、また、絶縁保護膜を被覆したりする。Next, the laminated substrate 1 is integrated with 800
The multilayer circuit board 10 is completed by firing at ~ 1000 ° C.
Then, the quality of the good / defective products in the completed multilayer circuit board 10 is classified using the inspection window 2. That is, it is checked again whether or not the identification patterns a to e of the inspection window 2 are linear as a whole, and this information is fed back to the above-mentioned laminating process again and reflected in the future manufacturing process. Next, an electrical test is performed to check the energization state, and the surface treatment is performed on the multilayer circuit board 10 that has passed. For example, a thick resistive film is baked on the surface wiring conductor 5, or an insulating protective film is coated.
【００３８】このようにして検査された多層回路基板１
０の中で不合格のものについては、検査窓２の積層状態
や通電テスト等の再検査が行われる。この情報を各製造
工程に再度フィードバックして高精度な多層回路基板１
０が製造される。The multilayer circuit board 1 thus inspected
Regarding the rejected ones among 0, a re-inspection such as a lamination state of the inspection window 2 and a conduction test is performed. This information is fed back to each manufacturing process again to obtain a highly accurate multilayer circuit board 1.
0 is produced.
【００３９】なお、本発明は上記の実施の形態例に限定
されるものではなく、本発明の要旨を逸脱しない範囲内
での種々の変更や改良等は何ら差し支えない。It should be noted that the present invention is not limited to the above embodiment, and various changes and improvements may be made without departing from the scope of the present invention.
【００４０】例えば、図３に示すように、識別パターン
ａ〜ｅの形状を円形にしてもよい。また、多層回路基板
１０の最下層の絶縁層１ｅに貫通孔を設けてもよい。For example, as shown in FIG. 3, the shapes of the identification patterns a to e may be circular. Further, a through hole may be provided in the lowermost insulating layer 1e of the multilayer circuit board 10.
【００４１】また、図４に示すように、識別パターンａ
〜ｅの形状を四角形にしてもよい。Further, as shown in FIG.
-E may be quadrangular.
【００４２】ここで、絶縁層の積層ずれ等を画像認識装
置で確認する場合には、図４、５に示すように、識別パ
ターンａ〜ｅの形状を貫通孔２ａ〜２ｄと概略同一形状
にする方が望ましい。すなわち、画像認識装置におい
て、個々の識別パターンａ〜ｅの全体形状を認識するの
に適している。この認識され情報にもと付いて、重心を
算出させる。各識別パターンａ〜ｅから求めた重心デー
タのばらつき度合いで、積層位置ずれ、印刷位置ずれ、
ビアホール導体３の位置ずれ等を機械的に把握できる。
即ち、十字状パターンのように、識別パターンａ〜ｅが
断続的なパターンであるより、個々の認識パターンａ〜
ｅで１つのパターンを形成する円形や多角形等のように
連続的な形状である方が、認識精度が高くなることによ
る。Here, when the displacement of the insulating layers is checked by an image recognition device, the shapes of the identification patterns a to e are made substantially the same as those of the through holes 2a to 2d as shown in FIGS. It is better to do. That is, the image recognition device is suitable for recognizing the entire shape of each of the identification patterns a to e. The center of gravity is calculated based on the recognized information. Depending on the degree of variation of the center-of-gravity data obtained from each of the identification patterns a to e, a stacking position shift, a printing position shift,
The displacement of the via-hole conductor 3 can be mechanically grasped.
That is, the identification patterns a to e are not intermittent patterns like the cross-shaped pattern, but the individual recognition patterns a to
This is because recognition accuracy is higher in a continuous shape such as a circle or a polygon forming one pattern with e.
【００４３】また、画像認識装置は、識別パターンａ〜
ｅをその内径・外径でなく、形状として読みとるため、
識別パターンａ〜ｅが円形や多角形等である場合、識別
パターンａ〜ｅ全体が露出することが必要である。Further, the image recognizing device is capable of identifying the identification patterns a to
In order to read e not as its inside diameter and outside diameter, but as a shape,
When the identification patterns a to e are circular or polygonal, it is necessary that the entire identification patterns a to e be exposed.
【００４４】仮に、従来の識別パターン６０ａ〜６０ｅ
を円形や多角形等で構成した場合、即ち、貫通孔の周端
部分までに認識パターンが形成されるならば、全体とし
て、認識パターンは一体化してしまい、検査が困難にな
る。It is assumed that the conventional identification patterns 60a to 60e
Is constituted by a circle, a polygon, or the like, that is, if the recognition pattern is formed up to the peripheral end portion of the through hole, the recognition pattern is integrated as a whole, and the inspection becomes difficult.
【００４５】一方、本発明では、各識別パターンａ〜ｅ
が、周囲領域１０ａ〜１０ｄによって独立して構成され
るため、色彩のコントラストにより、検査がしやすくな
る。On the other hand, in the present invention, each of the identification patterns a to e
However, since the peripheral regions 10a to 10d are independently configured, the inspection becomes easy due to the color contrast.
【００４６】[0046]
【発明の効果】本発明の多層回路基板によれば、複数の
絶縁層を積層し、各絶縁層間に形成した内部配線導体及
び各絶縁層に形成したビアホール導体により所定の回路
網を構成して成る多層回路基板において、各絶縁層の所
定の位置に上層の絶縁層から下側の絶縁層に向かって、
その開口径が順次小さくなる貫通孔を形成するととも
に、各絶縁層上に、貫通孔の周端から３０〜１５０μｍ
離して、識別パターンを形成した。このため、認識パタ
ーンが貫通孔の内壁面ににじんだように形成されること
なく、識別パターン自身のコントラストが向上する。こ
のため、絶縁層の積層ずれ、印刷ずれ等を正確に確認す
ることができ、しかも、画像認識装置による自動化の対
応も容易となる。According to the multilayer circuit board of the present invention, a plurality of insulating layers are stacked, and a predetermined circuit network is formed by the internal wiring conductors formed between the insulating layers and the via-hole conductors formed in the insulating layers. In the multilayer circuit board comprising, at a predetermined position of each insulating layer from the upper insulating layer to the lower insulating layer,
A through-hole whose opening diameter gradually decreases is formed, and 30 to 150 μm from the peripheral end of the through-hole is formed on each insulating layer.
Separated to form a discrimination pattern. For this reason, the contrast of the identification pattern itself is improved without the recognition pattern being formed on the inner wall surface of the through-hole. For this reason, the misalignment of the insulating layer, the misalignment of the printing, and the like can be accurately confirmed, and the automation of the image recognition apparatus can be easily performed.
【図１】本発明の多層回路基板の断面図である。FIG. 1 is a sectional view of a multilayer circuit board according to the present invention.
【図２】本発明の位置決め用の検査窓を説明する図であ
り、（ａ）はその断面図であり、（ｂ）は検査窓の平面
図である。FIGS. 2A and 2B are diagrams illustrating an inspection window for positioning according to the present invention, wherein FIG. 2A is a cross-sectional view and FIG. 2B is a plan view of the inspection window.
【図３】本発明の他の実施形態を示し、（ａ）は位置決
め用の検査窓の平面図であり、（ｂ）は断面図である。3A and 3B show another embodiment of the present invention, in which FIG. 3A is a plan view of a positioning inspection window, and FIG. 3B is a cross-sectional view.
【図４】本発明のさらに他の実施形態を示し、（ａ）は
位置決め用の検査窓の平面図であり、（ｂ）は断面図で
ある。4A and 4B show still another embodiment of the present invention, wherein FIG. 4A is a plan view of a positioning inspection window, and FIG. 4B is a cross-sectional view.
【図５】従来の位置決め用の検査窓であり、（ａ）は平
面図、（ｂ）は断面図である。5A and 5B are conventional inspection windows for positioning, wherein FIG. 5A is a plan view and FIG. 5B is a cross-sectional view.
１０ 多層回路基板 １ 基体 １ａ〜１ｅ 絶縁層 １０ａ〜１０ｅ 貫通孔周囲領域 ａ〜ｅ、６０ａ〜６０ｅ 識別パターン ２、６２ 検査窓 ３ ビアホール導体 ４ 内部配線導体 ５ 表面配線導体 DESCRIPTION OF SYMBOLS 10 Multilayer circuit board 1 Base | substrate 1a-1e Insulating layer 10a-10e Peripheral hole surrounding area ae, 60a-60e Identification pattern 2, 62 Inspection window 3 Via hole conductor 4 Internal wiring conductor 5 Surface wiring conductor
Claims (4)
成した内部配線導体及び各絶縁層に形成したビアホール
導体により所定回路網を構成して成る多層回路基板にお
いて、 前記各絶縁層の所定位置に、開口面積が上層側の絶縁層
から下層側の絶縁層にかけて順次小さくなる貫通孔を形
成し、各絶縁層の貫通孔の周囲に、開口外周端から３０
〜１５０μｍ離して識別パターンを形成するとともに、
前記積層状態の上層側の絶縁層の貫通孔開口から下層側
の絶縁層上の前記識別パターンを露出させたことを特徴
とする多層回路基板。1. A multi-layer circuit board comprising a plurality of insulating layers laminated, and a predetermined circuit network formed by internal wiring conductors formed between the insulating layers and via-hole conductors formed in the insulating layers. At predetermined positions, through-holes whose opening area gradually decreases from the upper insulating layer to the lower insulating layer are formed.
~ 150μm apart to form an identification pattern,
A multilayer circuit board, wherein the identification pattern on the lower insulating layer is exposed from a through hole opening of the upper insulating layer in the stacked state.
導体となる貫通孔の形成と同時に形成されることを特徴
とする請求項１記載の多層回路基板。2. The multilayer circuit board according to claim 1, wherein said through-hole is formed simultaneously with formation of a through-hole serving as a via-hole conductor of a predetermined circuit network.
内部配線導体の形成と同時に形成されることを特徴とす
る請求項１記載の多層回路基板。3. The multilayer circuit board according to claim 1, wherein the identification pattern is formed simultaneously with the formation of the internal wiring conductor of the predetermined circuit network.
された幾何学的な図形を形成することを特徴とする請求
項１記載の多層回路基板。4. The multi-layer circuit board according to claim 1, wherein the identification pattern forms a geometric figure formed in a through-hole opening.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001097945A JP2002299818A (en) | 2001-03-30 | 2001-03-30 | Multilayer circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001097945A JP2002299818A (en) | 2001-03-30 | 2001-03-30 | Multilayer circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002299818A true JP2002299818A (en) | 2002-10-11 |
Family
ID=18951650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001097945A Withdrawn JP2002299818A (en) | 2001-03-30 | 2001-03-30 | Multilayer circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002299818A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006185965A (en) * | 2004-12-24 | 2006-07-13 | Kyocera Corp | Multiple patterning wiring substrate and electronic device |
| JP2007036002A (en) * | 2005-07-28 | 2007-02-08 | Kyocera Corp | Multi-pattern wiring board |
| JP2008016766A (en) * | 2006-07-10 | 2008-01-24 | Cmk Corp | Multilayer printed circuit board with two or more individual wiring board and failure specification method for individual wiring board |
| JP2010041443A (en) * | 2008-08-06 | 2010-02-18 | Mitsubishi Electric Corp | Hollow layered structural body and waveguide structure employing hollow layered structural body, antenna, and on-vehicle radio radar |
| JP2013070025A (en) * | 2011-09-08 | 2013-04-18 | Ricoh Co Ltd | Package member and optical device |
| JP2014220355A (en) * | 2013-05-08 | 2014-11-20 | 三菱電機株式会社 | Multilayer ceramic substrate |
| CN110031749A (en) * | 2019-05-15 | 2019-07-19 | 星科金朋半导体（江阴）有限公司 | A kind of substrate layer aligns test-strips and its monitoring method partially |
| WO2023223562A1 (en) * | 2022-05-20 | 2023-11-23 | 株式会社Fuji | Manufacturing method and manufacturing device |
-
2001
- 2001-03-30 JP JP2001097945A patent/JP2002299818A/en not_active Withdrawn
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006185965A (en) * | 2004-12-24 | 2006-07-13 | Kyocera Corp | Multiple patterning wiring substrate and electronic device |
| JP4511336B2 (en) * | 2004-12-24 | 2010-07-28 | 京セラ株式会社 | Multi-cavity wiring board and method for manufacturing electronic device |
| JP4667150B2 (en) * | 2005-07-28 | 2011-04-06 | 京セラ株式会社 | Manufacturing method of multi-cavity wiring board |
| JP2007036002A (en) * | 2005-07-28 | 2007-02-08 | Kyocera Corp | Multi-pattern wiring board |
| JP2008016766A (en) * | 2006-07-10 | 2008-01-24 | Cmk Corp | Multilayer printed circuit board with two or more individual wiring board and failure specification method for individual wiring board |
| JP4672053B2 (en) * | 2008-08-06 | 2011-04-20 | 三菱電機株式会社 | Hollow laminated structure, waveguide structure using hollow laminated structure, antenna, and in-vehicle radio radar |
| JP2010041443A (en) * | 2008-08-06 | 2010-02-18 | Mitsubishi Electric Corp | Hollow layered structural body and waveguide structure employing hollow layered structural body, antenna, and on-vehicle radio radar |
| JP2013070025A (en) * | 2011-09-08 | 2013-04-18 | Ricoh Co Ltd | Package member and optical device |
| US9063004B2 (en) | 2011-09-08 | 2015-06-23 | Ricoh Company, Ltd. | Package member for electronic component and optical device including the package member |
| JP2014220355A (en) * | 2013-05-08 | 2014-11-20 | 三菱電機株式会社 | Multilayer ceramic substrate |
| CN110031749A (en) * | 2019-05-15 | 2019-07-19 | 星科金朋半导体（江阴）有限公司 | A kind of substrate layer aligns test-strips and its monitoring method partially |
| CN110031749B (en) * | 2019-05-15 | 2024-03-12 | 星科金朋半导体（江阴）有限公司 | Substrate layer offset alignment test strip and monitoring method thereof |
| WO2023223562A1 (en) * | 2022-05-20 | 2023-11-23 | 株式会社Fuji | Manufacturing method and manufacturing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101670980B1 (en) | Multilayer ceramic electronic component | |
| JP2009302509A (en) | Ceramic electronic component, manufacturing method for the same, and collective component | |
| EP1074524B1 (en) | Glass-ceramic composition, circuit substrate using the same and manufacture method thereof | |
| JP2002367833A (en) | Laminated chip inductor | |
| JP4518885B2 (en) | Ceramic electronic component and method for manufacturing the same | |
| US20040094834A1 (en) | Ceramic multilayer substrate and method for manufacturing the same | |
| JP2002299818A (en) | Multilayer circuit board | |
| WO2018042846A1 (en) | Electronic device and multilayer ceramic substrate | |
| JP2005322743A (en) | Manufacturing method of laminated coil component | |
| JP2007194387A (en) | Electronic component and method of manufacturing the same | |
| WO2018030192A1 (en) | Ceramic electronic component | |
| JP3076215B2 (en) | Ceramic multilayer substrate and method of manufacturing the same | |
| JP2010258189A (en) | Manufacturing method of electronic component mounting substrate, and manufacturing method of electronic component mounting motherboard | |
| JP2005311156A (en) | Ceramic multi-layer substrate housing capacitor | |
| JP7011563B2 (en) | Circuit boards and electronic components | |
| JPH1131881A (en) | Ceramics multilayered substrate | |
| JP2008159726A (en) | Multilayer wiring substrate | |
| JP2008186909A (en) | Ceramic multilayer plate board | |
| JPH1084184A (en) | Manufacturing method of ceramic multilayer board | |
| JP2000332378A (en) | Manufacture of wiring substrate | |
| JP2008159940A (en) | Multi-layer wiring substrate and manufacturing method therefor | |
| JPH10241997A (en) | Laminated composite electronic component | |
| JP2003332132A (en) | Laminated chip component and its manufacturing method | |
| JPH0918148A (en) | Production of low temperature fired multilayer ceramic circuit board | |
| JP2000332411A (en) | Multilayer circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20050126 |