JP2002299360A - Semiconductor device and manufacturing method therefor - Google Patents

Semiconductor device and manufacturing method therefor

Info

Publication number
JP2002299360A
JP2002299360A JP2001097487A JP2001097487A JP2002299360A JP 2002299360 A JP2002299360 A JP 2002299360A JP 2001097487 A JP2001097487 A JP 2001097487A JP 2001097487 A JP2001097487 A JP 2001097487A JP 2002299360 A JP2002299360 A JP 2002299360A
Authority
JP
Japan
Prior art keywords
resin
resin layer
semiconductor device
thickness
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001097487A
Other languages
Japanese (ja)
Inventor
Hitoshi Kawaguchi
均 川口
Hiroyuki Sawai
宏之 沢井
Toyomasa Takahashi
高橋  豊誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2001097487A priority Critical patent/JP2002299360A/en
Publication of JP2002299360A publication Critical patent/JP2002299360A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for minimizing troubles, caused by damage on a cutting surface during dicing of each chip by forming an insulation resin layer and a re-wiring circuit at one time on a wafer before dividing a semiconductor wafer into chips and thereafter dicing them, for realizing low cost for a wafer-level package. SOLUTION: An insulation resin layer at a dicing blade passing part is made thin, damages to a resin wafer interface is reduced, and it is shaped so that the thickness thereof changes smoothly to hardly raise stress concentration. Thereby, troubles caused by damages on a cutting surface is minimized.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関するものであり、更に詳しくは、半導体
装置の小型化及び低コスト化に寄与する、ウェハーレベ
ルのパッケージの製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a method of manufacturing a wafer-level package which contributes to miniaturization and cost reduction of a semiconductor device. .

【0002】[0002]

【従来の技術】近年の電子機器の高機能化並びに軽薄短
小化の要求に伴い、電子部品の高密度集積化、さらには
高密度実装化が進んできている。これらの電子機器に使
用される半導体パッケージは、小型化かつ多ピン化して
きており、また、半導体パッケージを含めた電子部品を
実装する、実装用基板も小型化してきている。さらには
電子機器への収納性を高めるため、リジット基板とフレ
キシブル基板を積層し一体化して、折り曲げを可能とし
たリジットフレックス基板が、実装用基板として使われ
るようになってきている。
2. Description of the Related Art In recent years, with the demand for higher functionality and lighter, thinner and smaller electronic devices, high-density integration and high-density mounting of electronic components have been progressing. Semiconductor packages used in these electronic devices have become smaller and have more pins, and mounting substrates for mounting electronic components including the semiconductor packages have also become smaller. Furthermore, in order to enhance the storage in electronic devices, a rigid-flex board, in which a rigid board and a flexible board are laminated and integrated to be bent, has been used as a mounting board.

【0003】半導体パッケージはその小型化に伴って、
従来のようなリードフレームを使用した形態のパッケー
ジでは、小型化に限界がきているため、最近では回路基
板上にチップを実装したものとして、BGA(Ball
Grid Array)や、CSP(Chip Sc
ale Package)と言った、エリア実装型の新
しいパッケージ方式が提案されている。これらの半導体
パッケージにおいて、半導体チップの電極と従来型半導
体パッケージのリードフレームの機能を有する、半導体
パッケージ用基板と呼ばれる、プラスチックやセラミッ
クス等各種材料を使って構成される、サブストレートの
端子との電気的接続方法として、ワイヤーボンディング
方式やTAB(Tape Automated Bon
ding)方式、さらにはFC(Frip Chip)
方式などが知られているが、最近では、半導体パッケー
ジの小型化に有利なFC接続方式を用いた、BGAやC
SPの構造が盛んに提案されている。しかし、これらの
パッケージは半導体チップを個片化した後に、1つ1つ
パッケージング及びテストを実施しなくてはならず、コ
ストを押し上げる要因となっていた。
[0003] With the miniaturization of semiconductor packages,
In a package using a conventional lead frame, the miniaturization has reached its limit. Recently, a BGA (Ball (Ball)) has been used in which a chip is mounted on a circuit board.
Grid Array), CSP (Chip Sc)
ALE Package) has been proposed. In these semiconductor packages, the electrical connection between the electrodes of the semiconductor chip and the terminals of the substrate, which are made of various materials such as plastics and ceramics, are called semiconductor package substrates and have the function of the lead frame of the conventional semiconductor package. As a typical connection method, a wire bonding method or TAB (Tape Automated Bon
ding) method, and furthermore, FC (Flip Chip)
Although there are known methods such as BGA and C
The structure of the SP has been actively proposed. However, these packages have to be individually packaged and tested after singulating the semiconductor chips, which is a factor that increases the cost.

【0004】このため、半導体チップを個片化する前
に、一括してパッケージング方法(ウェハーレベルパッ
ケージ)が各社より提案されている。その中でも、アン
ダーフィルなしで半導体装置をマザーボードに実装した
後に十分な信頼性を得るためには、ウェハー上に50〜
200μmの厚みの応力緩和層を設ける方式が効果的で
ある事が確認されている。
[0004] For this reason, various packaging methods (wafer level packages) have been proposed by various companies before semiconductor chips are separated into individual pieces. Among them, in order to obtain sufficient reliability after mounting a semiconductor device on a motherboard without underfill, 50 to 50
It has been confirmed that a method of providing a stress relaxation layer having a thickness of 200 μm is effective.

【0005】[0005]

【発明が解決しようとする課題】上記構造を有する半導
体装置は、ウェハー上で再配線の形成・絶縁層及び応力
緩和層の形成を行うため、これらの工程が完了した後、
半導体ウェハーと絶縁層及び応力緩和層をダイシングし
て個片化する必要があるが、シリコンからなる半導体ウ
ェハーと樹脂硬化物からなる絶縁層及び応力緩和層の特
性が大きく異なるため、一括してダイシングすると切断
面のシリコン・樹脂界面付近にダメージを受けやすく、
これが半導体装置の信頼性を低下させる要因となってい
た。
In a semiconductor device having the above structure, a rewiring and an insulating layer and a stress relaxation layer are formed on a wafer.
It is necessary to dice the semiconductor wafer, the insulating layer and the stress relieving layer into individual pieces.However, since the characteristics of the semiconductor wafer made of silicon and the insulating layer and the stress relieving layer made of a cured resin are significantly different, dicing is performed at once. Then, it is easy to receive damage near the silicon-resin interface on the cut surface,
This has been a factor in lowering the reliability of the semiconductor device.

【0006】本発明は、半導体チップの集合体である半
導体ウェハー活性層側表面(ウェハー表面)全体に絶縁
樹脂層が形成され、その表面、もしくは絶縁樹脂層とウ
ェハーの間に形成された半導体入出力端子とマザーボー
ドと接続するための端子とをつなぐ導体回路(再配線回
路)及び絶縁樹脂層を貫く柱上の導体回路(ピラー)を
有し、ウェハー上で半導体パッケージ製造の全工程を終
了した後、ダイシングブレードにより個片化して得られ
る半導体装置に関して、半導体装置の信頼性を向上させ
ることが可能な半導体装置の構造及びその製造方法を提
供する。
According to the present invention, an insulating resin layer is formed on the entire surface of an active layer (wafer surface) of a semiconductor wafer, which is an aggregate of semiconductor chips, and a semiconductor chip formed between the insulating resin layer and the wafer is formed. It has a conductor circuit (re-wiring circuit) that connects the output terminal and the terminal for connection to the motherboard, and a conductor circuit (pillar) on a pillar that penetrates the insulating resin layer, and completes the entire process of manufacturing a semiconductor package on a wafer. Thereafter, with respect to a semiconductor device obtained by singulation with a dicing blade, a structure of a semiconductor device capable of improving the reliability of the semiconductor device and a method for manufacturing the same are provided.

【0007】[0007]

【課題を解決するための手段】本発明者らは、ダイシン
グブレードが通過する部位の樹脂層の厚みを他の部位よ
り薄くすることにより、半導体ウェハー上に形成された
絶縁樹脂層及び応力緩和のための樹脂層(樹脂層)をダ
イシングする際に、その切断面のダメージを大きく低減
させることができることを見出し、本発明を完成するに
至った。
Means for Solving the Problems The present inventors have made the insulating resin layer formed on the semiconductor wafer and the stress relaxation layer thinner by making the thickness of the resin layer at the portion where the dicing blade passes through thinner than at other portions. It has been found that when dicing a resin layer (resin layer) for this purpose, it is possible to greatly reduce damage to the cut surface thereof, and have completed the present invention.

【0008】即ち、本発明は、半導体ウェハー活性層側
表面全体に絶縁樹脂層が形成され、前記絶縁樹脂層表面
又は前記絶縁樹脂層と前記半導体ウエハーとの間に形成
された、半導体入出力端子と、マザーボードと接続する
ための端子とをつなぐ導体回路(再配線回路)、及び絶
縁樹脂層を貫く柱上の導体回路(ピラー)を有する構造
物を形成し、ダイシングブレードにより個片化されるこ
とにより、半導体装置として供給される半導体装置にお
いて、個片化する際にダイシングブレードが通過する部
位の樹脂の厚みが他の部位よりも薄くなっていることを
特徴とする半導体装置である。
That is, according to the present invention, there is provided a semiconductor I / O terminal having an insulating resin layer formed on the entire surface of an active layer on a semiconductor wafer side and formed between the insulating resin layer surface or the insulating resin layer and the semiconductor wafer. And a conductor circuit (re-wiring circuit) connecting the terminal for connecting to the motherboard and a conductor circuit (pillar) on a pillar penetrating the insulating resin layer, and are singulated by a dicing blade. Accordingly, in the semiconductor device supplied as the semiconductor device, the thickness of the resin at a portion through which the dicing blade passes when the semiconductor device is singulated is thinner than other portions.

【0009】本発明で言うところのダイシングブレード
通過部位の樹脂層厚みは、0であることが理想的である
が、他の部位の樹脂層厚みの10%以下、好ましくは5
%以下であることが望ましい。
In the present invention, the thickness of the resin layer at the portion where the dicing blade passes is ideally 0, but is 10% or less, preferably 5% or less of the thickness of the resin layer at other portions.
% Is desirable.

【0010】更に、本発明は、第1の製造方法として、
金属板上に半導体ウェハー活性層側表面に形成される半
導体パッケージのダイシングブレード通過部位と鏡像関
係にある突起部を形成し、前記突起部を有する金属板上
に絶縁樹脂層を形成し、前記絶縁樹脂層面を半導体ウェ
ハー活性層側表面に貼り合わせ、前記金属板を薬液でエ
ッチング除去することを特徴とするものである。
Further, the present invention provides, as a first manufacturing method,
Forming a projection in a mirror image relationship with a dicing blade passage portion of a semiconductor package formed on a semiconductor wafer active layer side surface on a metal plate, forming an insulating resin layer on the metal plate having the projection, The resin layer surface is bonded to the semiconductor wafer active layer side surface, and the metal plate is removed by etching with a chemical solution.

【0011】第2の製造方法としては、半導体ウェハー
活性層側表面に感光性樹脂により絶縁樹脂層を形成し、
前記絶縁樹脂層のダイシングブレード通過部位を露光・
現像により、樹脂の厚みを調整してなることを特徴とす
るものである。
As a second manufacturing method, an insulating resin layer is formed of a photosensitive resin on the surface of the semiconductor wafer on the active layer side,
Exposure and exposure of the insulating resin layer through the dicing blade
It is characterized in that the thickness of the resin is adjusted by development.

【0012】また、第2の製造方法において、感光性樹
脂が、熱硬化性樹脂成分を含有し、露光・現像時の露光
量を制御することにより、熱硬化時に樹脂を流動させ、
最も樹脂厚みが薄くなるダイシングブレード通過部位か
らある一定の幅の樹脂厚みが、なだらかな形状にするこ
とを特徴とするものである。
In the second manufacturing method, the photosensitive resin contains a thermosetting resin component, and by controlling the amount of exposure during exposure and development, the resin is allowed to flow during thermosetting,
It is characterized in that the resin thickness having a certain width from the dicing blade passage portion where the resin thickness becomes the smallest becomes a gentle shape.

【0013】本発明に用いる絶縁樹脂層を形成するため
の樹脂としては、熱硬化性樹脂・熱可塑性樹脂・感光性
樹脂のいずれも使用することが可能であるが、第一の製
造方法ではエッチング液にて溶解除去可能な金属板上に
電解メッキ法により、ダイシングブレード通過部位と鏡
像関係になる様、金属板同様なエッチング液で除去可能
な金属突起部設け、この突起部付き金属板の上に樹脂層
を形成したものを樹脂層とウェハーが向き合うようにウ
ェハー上に貼りつけた後、金属板及び突起部をエッチン
グ液により除去することにより、ダイシングブレード通
過部を他の場所より薄くすることができる。
As the resin for forming the insulating resin layer used in the present invention, any of a thermosetting resin, a thermoplastic resin and a photosensitive resin can be used. A metal projection that can be removed with an etching solution similar to a metal plate is provided on a metal plate that can be dissolved and removed with a solution by an electrolytic plating method so as to have a mirror image relationship with the dicing blade passage portion. After applying the resin layer on the wafer so that the resin layer and the wafer face each other, remove the metal plate and protrusions with an etchant to make the dicing blade passage part thinner than other places. Can be.

【0014】この際の突起部厚みは、使用する樹脂の特
性により事前に突起部厚みとダイシングブレード通過部
の樹脂層厚みの関係を把握してやる必要があるが、少な
くとも樹脂層の厚みよりも少なくてはならない。 ま
た、樹脂層厚みが薄くなっている領域はプリント配線板
と電気的接続を取るための入出力端子の配置により制限
され、個片化され独立した半導体装置となった際に、入
出力端子が配置されている領域より外側の領域でなくて
はならない。
In this case, it is necessary to grasp the relationship between the thickness of the projection and the thickness of the resin layer in the dicing blade passage portion in advance according to the characteristics of the resin used. However, the thickness of the projection is at least smaller than the thickness of the resin layer. Not be. In addition, the area where the thickness of the resin layer is thin is limited by the arrangement of input / output terminals for making an electrical connection with the printed wiring board. It must be outside the area where it is located.

【0015】さらに、絶縁樹脂層に用いられる樹脂は、
熱硬化性樹脂及び感光性樹脂を使用する場合は完全硬化
前の状態であり、突起部付き銅板に層状に形成された際
に、ウェハー表面に対し、後工程でのハンドリングに十
分絶耐えられるだけの粘着性をもち、後工程でしかるべ
きエネルギーを受けて硬化した後、十分な接着性を有す
る必要があり、熱可塑性樹脂を使用する場合は、突起部
付き銅板に層状に形成された際に、それ自体に十分なウ
ェハーに対する接着性を有する必要がある。
Further, the resin used for the insulating resin layer is:
When thermosetting resin and photosensitive resin are used, they are in a state before complete curing, and when formed into a layer on a copper plate with projections, they can withstand the handling of the wafer surface sufficiently in the post-process. It is necessary to have sufficient adhesiveness after curing by receiving appropriate energy in the post-process, and when using a thermoplastic resin, when it is formed in a layer on a copper plate with protrusions Need to have sufficient adhesion to the wafer itself.

【0016】以下に述べる、第2の方法は感光性樹脂に
しか適用できないが、しかるべき方法によりウェハー上
に貼りつけられた感光性樹脂のダイシングブレード通過
部位を現像液に対して可溶となるように露光し、現像す
ることによりダイシングブレード通過部の樹脂層厚みを
他の部分より薄くする。これにより得られたダイシング
ブレード通過部の樹脂層厚みは、現像時間に依存する。
The second method, which will be described below, can be applied only to a photosensitive resin. However, the photosensitive resin affixed on the wafer through the dicing blade is made soluble in the developing solution by an appropriate method. By exposing and developing as described above, the thickness of the resin layer at the portion where the dicing blade passes is made thinner than other portions. The thickness of the resin layer passing through the dicing blade thus obtained depends on the development time.

【0017】また、絶縁樹脂層の厚みが薄い部分から厚
い部分に急激に変化すると、そのコーナー部に応力が集
中する傾向があり、半導体装置の信頼性向上の見地か
ら、できるだけコーナー部をなくすようにすることが好
ましい。
If the thickness of the insulating resin layer changes rapidly from a thin portion to a thick portion, stress tends to concentrate on the corner, and from the viewpoint of improving the reliability of the semiconductor device, the corner should be eliminated as much as possible. Is preferable.

【0018】熱硬化成分を有する感光性樹脂を用いる場
合は、露光量と硬化温度勾配を最適化することにより、
絶縁樹脂層の厚みが最も薄い部分からなだらかに絶縁樹
脂層厚みが変化する構造を得ることが可能となる。
When a photosensitive resin having a thermosetting component is used, by optimizing the exposure amount and the curing temperature gradient,
It is possible to obtain a structure in which the thickness of the insulating resin layer gradually changes from the thinnest portion of the insulating resin layer.

【0019】前述の絶縁樹脂層の厚みがなだらかに変化
している領域についても、プリント配線板と電気的接続
を取るための入出力端子の配置により制限され、個片化
され独立した半導体装置となった際に、入出力端子が配
置されている領域より外側の領域でなくてはならない。
以上の条件を満たしていれば、絶縁樹脂層の厚みがなだ
らかに変化している領域は広いほど効果が期待される。
また、熱硬化成分を有する感光性樹脂を用いる場合、
樹脂現像後、熱硬化の際に樹脂の変形を完全に止めるこ
とは困難であるため、適正な現像処理が行われれば、必
ず樹脂厚みが薄い部位から厚い部位に垂直に立ちあがる
ことはないため、いかなる場合でも厚みがなだらかに変
化しているといえるが、積極的に厚みをなだらかに変化
させる場合は、厚みが変化している領域の幅が樹脂の厚
みの25%以上であることが望ましい。
The above-mentioned region where the thickness of the insulating resin layer is gradually changed is also limited by the arrangement of input / output terminals for making an electrical connection with the printed wiring board. When this happens, it must be a region outside the region where the input / output terminals are arranged.
If the above conditions are satisfied, the effect is expected to increase as the area where the thickness of the insulating resin layer changes gradually is wide.
When using a photosensitive resin having a thermosetting component,
After resin development, it is difficult to completely stop the deformation of the resin during thermosetting, so if proper development processing is performed, the resin does not always rise vertically from a thin part to a thick part, In any case, it can be said that the thickness changes gradually. However, when the thickness is changed gradually positively, it is desirable that the width of the area where the thickness changes is 25% or more of the thickness of the resin.

【0020】上記方法によって得られた、ウェハー上に
絶縁樹脂層が形成された構造物は、ダイシングブレード
により絶縁樹脂層が薄くなった部位を切断され、独立し
た半導体装置となるが、その切断面、特に絶縁樹脂層に
近い部位に受けるダメージを減少させることが可能とな
り、それに起因する半導体装置の切断面ダメージによる
信頼性低下、半導体がプリント配線板に実装された後の
接続信頼性低下を抑制することが可能となる
The structure obtained by the above method, in which the insulating resin layer is formed on the wafer, is cut at a portion where the insulating resin layer is thinned by a dicing blade, and becomes an independent semiconductor device. In particular, it is possible to reduce damage to portions near the insulating resin layer, thereby suppressing a decrease in reliability due to damage to a cut surface of a semiconductor device and a decrease in connection reliability after a semiconductor is mounted on a printed wiring board. Will be able to

【0021】[0021]

【実施例】以下、実施例により本発明を具体的に説明す
るが、本発明はこれによって何ら限定されるものではな
い。
EXAMPLES The present invention will be described below in detail with reference to examples, but the present invention is not limited thereto.

【0022】(実施例1)ウェハーと同一サイズ・同一
形状に成形された厚さ70μmの42合金上に感光性メ
ッキレジスト層を形成し、露光現像により、ウェハーの
ダイシングブレード通過部と鏡像関係にある開口部を設
ける。開口部の幅は100μmとなるように設定した。
次に42合金を給電層として利用し、開口部を電解メッ
キ法を用いて、100μmの厚みになるまで銅の層を形
成する。この後、メッキレジスト層を3.0%水酸化ナ
トリウム溶液を用いて剥離することにより、突起部を有
する42合金の板を得た。
Example 1 A photosensitive plating resist layer was formed on a 70 μm thick 42 alloy molded to the same size and the same shape as a wafer, and exposed to light to develop a mirror image relationship with a dicing blade passage portion of the wafer. An opening is provided. The width of the opening was set to be 100 μm.
Next, a layer of copper is formed using the 42 alloy as a power supply layer and the opening is formed to a thickness of 100 μm by electrolytic plating. Thereafter, the plating resist layer was peeled off using a 3.0% sodium hydroxide solution to obtain a 42-alloy plate having protrusions.

【0023】この突起部付き金属板全体を覆うように、
可とう性エポキシ樹脂、可とう性硬化剤、フィラーから
なる印刷封止可能な半導体封止樹脂を厚み110μmと
なるように印刷する。 このようにして得られた構造物
を、前述の突起部がダイシングブレード通過部と一致す
るよう位置あわせ実施し、予め感光性ポリイミド樹脂に
より再配線用絶縁樹脂層が形成され、その表層にアディ
ティブ法により微細な再配線用回路及びプリント配線板
との入出力端子として利用する高さ100μmの厚みを
もつ先端部が薄く金メッキにより覆われた銅ポストが形
成されているウェハー表面に印刷封止樹脂が貼りつけら
れる様、ベクレル式真空ラミネーターにより貼り合わせ
た後、印刷封止樹脂を180℃1時間加熱して硬化す
る。
In order to cover the entire metal plate with the projections,
A printable semiconductor encapsulation resin made of a flexible epoxy resin, a flexible hardener, and a filler is printed so as to have a thickness of 110 μm. The structure obtained in this way is aligned so that the above-mentioned protrusions coincide with the dicing blade passage portions, and an insulating resin layer for rewiring is formed in advance with a photosensitive polyimide resin, and the surface layer is formed by an additive method. Print encapsulation resin is applied to the surface of the wafer on which a copper post with a thickness of 100 μm and a thin tip is used to be used as an input / output terminal with a finer circuit for rewiring and a printed wiring board. After bonding by a becquerel type vacuum laminator, the printing sealing resin is cured by heating at 180 ° C. for 1 hour.

【0024】この後、42合金および銅により形成され
た突起部をエッチングにより除去し、樹脂表面を銅ポス
ト先端が完全に露出するまで研磨し、ダイシングするこ
とにより、チップ片面に絶縁樹脂層が形成された構造を
持つ、個片化された半導体装置を得た。この際、ダイシ
ングブレード通過部の封止樹脂厚みは金属板貼り付け時
に樹脂が若干流動するため、2μm以下であった。この
ようにして得られた半導体装置は、入出力端子が半田ボ
ールを介してプリント配線板と接続され、半導体装置と
しての動作に支障がないことが確認された。
Thereafter, the protrusion formed of the 42 alloy and copper is removed by etching, the resin surface is polished until the tip of the copper post is completely exposed, and dicing is performed to form an insulating resin layer on one surface of the chip. To obtain a singulated semiconductor device having the structure described above. At this time, the thickness of the sealing resin in the dicing blade passage portion was 2 μm or less because the resin slightly flowed when the metal plate was attached. In the semiconductor device thus obtained, the input / output terminals were connected to the printed wiring board via the solder balls, and it was confirmed that the operation as the semiconductor device was not hindered.

【0025】(実施例2)ウェハーと同一サイズ・同一
形状に成形された厚さ70μmの42合金上に感光性メ
ッキレジスト層を形成し、露光現像により、ウェハーの
ダイシングブレード通過部と鏡像関係にある開口部を設
ける。開口部の幅は150μmとなるよう設定した。次
に42合金を給電層として利用し、開口部を電解メッキ
法を用いて、110μmの厚みになるまで銅の層を形成
する。この後、メッキレジスト層を3.0%水酸化ナト
リウム溶液を用いて剥離することにより、突起部を有す
る42合金の板を得た。
Example 2 A photosensitive plating resist layer was formed on a 70 μm-thick 42 alloy formed into the same size and the same shape as the wafer, and exposed to light to develop a mirror image relationship with the dicing blade passage portion of the wafer. An opening is provided. The width of the opening was set to be 150 μm. Next, a layer of copper is formed using the 42 alloy as a power supply layer and the opening is formed to a thickness of 110 μm by electrolytic plating. Thereafter, the plating resist layer was peeled off using a 3.0% sodium hydroxide solution to obtain a 42-alloy plate having protrusions.

【0026】この突起部付き金属板全体を覆うように、
シリコン変性ポリイミド-エポキシ樹脂からなる接着剤
のNMP溶液をスピンコーターにより塗工し、熱風乾燥
機で180℃15分間乾燥することを5回繰り返し、厚
さ130μmの樹脂層を形成した。このようにして得ら
れた構造物を、前述の突起部がダイシングブレード通過
部と一致するよう位置あわせ実施し、予め感光性ポリイ
ミド樹脂により再配線用絶縁樹脂層が形成され、その表
層にアディティブ法により微細な再配線用回路及びプリ
ント配線板との入出力端子として利用する高さ130μ
mの厚みをもつ先端部が薄く金メッキにより覆われた銅
ポストが形成されているウェハー表面に印刷封止樹脂が
貼りつけられる様、真空プレスにより貼り合わせる。
In order to cover the entire metal plate with projections,
An NMP solution of an adhesive composed of a silicon-modified polyimide-epoxy resin was applied by a spin coater and dried at 180 ° C. for 15 minutes with a hot air drier five times to form a resin layer having a thickness of 130 μm. The structure obtained in this way is aligned so that the above-mentioned protrusions coincide with the dicing blade passage portions, and an insulating resin layer for rewiring is formed in advance with a photosensitive polyimide resin, and the surface layer is formed by an additive method. 130μ height used as finer rewiring circuit and input / output terminal with printed wiring board
The printing encapsulation resin is adhered to the surface of the wafer on which the copper posts having the thickness of m with the thin end covered by gold plating are adhered by a vacuum press.

【0027】この後、42合金および銅により形成され
た突起部をエッチングにより除去し、樹脂表面を銅ポス
ト先端が完全に露出するまで過マンガン酸系デスミア液
によりデスミアした後、ダイシングすることにより、チ
ップ片面に絶縁樹脂層が形成された構造を持つ、個片化
された半導体装置を得た。この際、ダイシングブレード
通過部の封止樹脂厚みは金属板貼り付け時に樹脂が若干
流動するため、10μmであった。このようにして得ら
れた半導体装置は、入出力端子が半田ボールを介してプ
リント配線板と接続され、半導体装置としての動作に支
障がないことが確認された。
Thereafter, the protrusions formed of the 42 alloy and copper are removed by etching, and the resin surface is desmeared with a permanganate-based desmear liquid until the tip of the copper post is completely exposed, followed by dicing. An individualized semiconductor device having a structure in which an insulating resin layer was formed on one surface of a chip was obtained. At this time, the thickness of the sealing resin at the dicing blade passage portion was 10 μm because the resin slightly flowed when the metal plate was attached. In the semiconductor device thus obtained, the input / output terminals were connected to the printed wiring board via the solder balls, and it was confirmed that the operation as the semiconductor device was not hindered.

【0028】(実施例3)18μm厚の電解銅箔上に、
ノボラック系ポジ型感光性樹脂のMEK溶液を、バーコ
ーターにより流延塗布し、60℃で10分間、80℃で
10分間乾燥することにより、厚さ100μmのノボラ
ック系ポジ型感光性樹脂と銅箔からなるRCCを得た。
このRCCを、半導体ウェハー表面にロールラミネータ
ーにより貼付けし、構造物を得た。次に、この構造物の
上に、ロールラミネーターによりドライフィルムメッキ
レジストを貼付けて、メッキレジスト層を形成し、ワイ
ヤーボンドフィンガー、半田ボールパッド、およびそれ
らをつなぐための回路となるべき部位を、フォトリソグ
ラフィー手法により開口した後、ここに10μ厚の銅
層、5μm厚のニッケル層および、1μm厚の金層を電
解メッキにより形成した。この後、メッキレジストを3
%水酸化ナトリウム水溶液で剥離除去した後、金メッキ
層をレジストとして、RCCの銅箔をフラッシュエッチ
ングし、金メッキ層直下に導体回路を形成した。
Example 3 On an electrolytic copper foil having a thickness of 18 μm,
A novolak positive photosensitive resin having a thickness of 100 μm and a copper foil were coated by applying a MEK solution of the novolak positive photosensitive resin by a bar coater, and drying at 60 ° C. for 10 minutes and at 80 ° C. for 10 minutes. Was obtained.
This RCC was attached to the surface of a semiconductor wafer by a roll laminator to obtain a structure. Next, a dry film plating resist is stuck on this structure by a roll laminator to form a plating resist layer, and a wire bond finger, a solder ball pad, and a portion to be a circuit for connecting them are photo-formed. After opening by lithography, a 10 μm thick copper layer, a 5 μm thick nickel layer, and a 1 μm thick gold layer were formed here by electrolytic plating. After this, 3 times of plating resist
After stripping and removing with an aqueous solution of sodium hydroxide, the copper foil of RCC was flash-etched using the gold plating layer as a resist to form a conductor circuit immediately below the gold plating layer.

【0029】さらに、エッチングにより銅箔を除去され
た樹脂表面を、半導体素子の入出力端子上の部位及びダ
イシングブレード通過部が現像、開口できるように設計
された露光用マスクを用い、平行光露光機で紫外線を3
00mJ照射した後、2.38%TMAH水溶液にて所定
位置の樹脂を溶解除去した。ダイシングブレード通過部
の樹脂開口幅は120μmとなるよう設定した。その
後、ダイシングブレード通過部の樹脂開口部及び開口部
エッジから50μm幅の領域のみを遮光できる様に設計
されたマスクをもちいて樹脂表面に紫外線を500mJ
照射した後、150℃1時間加熱することにより、ウェ
ハー上に、ワイヤーボンディング用の樹脂開口部、単部
の樹脂厚みがなだらかに変化しているダイシングブレー
ド通過部の開口部、および金メッキで表面を被覆された
ワイヤーボンドフィンガー、半田ボールパッド、および
これらをつなぐ回路を持つ、完全硬化した厚み層厚97
μmの絶縁樹脂層を得た。
Further, the resin surface from which the copper foil has been removed by etching is subjected to parallel light exposure using an exposure mask designed so that portions on the input / output terminals of the semiconductor element and the dicing blade passage portion can be developed and opened. 3 UV light on the machine
After irradiation with 00 mJ, the resin at a predetermined position was dissolved and removed with a 2.38% TMAH aqueous solution. The width of the resin opening in the dicing blade passage portion was set to 120 μm. Thereafter, ultraviolet rays are applied to the resin surface by 500 mJ using a mask designed so as to shield only a region having a width of 50 μm from the resin opening and the opening edge of the dicing blade passage portion.
After the irradiation, by heating at 150 ° C. for 1 hour, the surface of the wafer is coated with a resin opening for wire bonding, an opening of a dicing blade passage where the resin thickness of a single part is gradually changed, and gold plating. Fully cured thick layer thickness 97 with coated wire bond fingers, solder ball pads, and circuits connecting them
A μm insulating resin layer was obtained.

【0030】このようにして得られた絶縁層付きチップ
は、絶縁樹脂およびその上に設けられた回路上にソルダ
ーレジストを設け、樹脂開口部を経由して金線によりチ
ップと絶縁樹脂上回路が接合された後、樹脂開口部およ
びワイヤーボンドフィンガー周辺が印刷封止樹脂により
封止された。更に、所定の位置に半田ボールが搭載さ
れ、半導体装置としての動作に支障のないことが確認さ
れた。
In the thus obtained chip with an insulating layer, a solder resist is provided on the insulating resin and the circuit provided thereon, and the chip and the circuit on the insulating resin are connected by a gold wire through the resin opening. After joining, the resin opening and the periphery of the wire bond finger were sealed with a printing sealing resin. Furthermore, it was confirmed that the solder ball was mounted at a predetermined position and did not hinder the operation as a semiconductor device.

【0031】[0031]

【発明の効果】本発明によれば、半導体チップの集合体
である半導体ウェハー上に絶縁樹脂層を設けた後に個片
化され、絶縁樹脂層上もしくはウェハーと絶縁樹脂層の
間に再配線回路を有する半導体装置の信頼性を向上する
ことが可能となる。
According to the present invention, an insulating resin layer is provided on a semiconductor wafer, which is an aggregate of semiconductor chips, and then singulated, and a rewiring circuit is formed on the insulating resin layer or between the wafer and the insulating resin layer. It is possible to improve the reliability of the semiconductor device having the above.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M109 AA01 CA26 DA01 EA09 EA15 EC04 5F061 AA01 CA26  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4M109 AA01 CA26 DA01 EA09 EA15 EC04 5F061 AA01 CA26

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 半導体ウェハー活性層側表面全体に絶縁
樹脂層が形成され、前記絶縁樹脂層表面又は前記絶縁樹
脂層と前記半導体ウエハーとの間に形成された、半導体
入出力端子と、マザーボードと接続するための端子とを
つなぐ導体回路(再配線回路)、及び絶縁樹脂層を貫く
柱上の導体回路(ピラー)を有する構造物を形成し、ダ
イシングブレードにより個片化されることにより半導体
装置として供給される半導体装置において、個片化する
際にダイシングブレードが通過する部位の樹脂の厚みが
他の部位よりも薄くなっていることを特徴とする半導体
装置。
An insulating resin layer formed on the entire surface of the semiconductor wafer on an active layer side; a semiconductor input / output terminal formed on the insulating resin layer surface or between the insulating resin layer and the semiconductor wafer; A semiconductor device is formed by forming a structure having a conductor circuit (re-wiring circuit) connecting to a terminal for connection and a conductor circuit (pillar) on a pillar penetrating an insulating resin layer, and singulated by a dicing blade. A semiconductor device provided as a semiconductor device, wherein a thickness of a resin at a portion through which a dicing blade passes when individualized is smaller than that of other portions.
【請求項2】 ダイシングブレード通過部位の樹脂の厚
みが、他の部位で最も厚い部位の10%以下であること
を特徴とする請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the thickness of the resin at the portion where the dicing blade passes is 10% or less of the thickest portion of the other portions.
【請求項3】 金属板上に半導体ウェハー活性層側表面
に形成される半導体パッケージのダイシングブレード通
過部位と鏡像関係にある突起部を形成し、前記突起部を
有する金属板上に絶縁樹脂層を形成し、前記絶縁樹脂層
面を半導体ウェハー活性層側表面に貼り合わせ、前記金
属板を薬液でエッチング除去することを特徴とする半導
体装置の製造方法。
3. A projection having a mirror image relationship with a dicing blade passage portion of a semiconductor package formed on a semiconductor wafer active layer side surface on a metal plate, and an insulating resin layer is formed on the metal plate having the projection. A method of manufacturing a semiconductor device, comprising: forming an insulating resin layer surface on a semiconductor wafer active layer side surface; and etching and removing the metal plate with a chemical solution.
【請求項4】 半導体ウェハー活性層側表面に感光性樹
脂により絶縁樹脂層を形成し、前記絶縁樹脂層のダイシ
ングブレード通過部位を露光・現像により、樹脂の厚み
を調整してなることを特徴とする半導体装置の製造方
法。
4. An insulating resin layer is formed on a semiconductor wafer active layer side surface by a photosensitive resin, and a thickness of the resin is adjusted by exposing and developing a portion of the insulating resin layer passing through a dicing blade. Semiconductor device manufacturing method.
【請求項5】 感光性樹脂が、熱硬化性樹脂成分を含有
し、露光・現像時の露光量を制御することにより、熱硬
化時に樹脂を流動させ、最も樹脂厚みが薄くなるダイシ
ングブレード通過部位からある一定の幅の樹脂厚み変化
が、なだらかな形状にすることを特徴とする請求項4記
載の半導体装置の製造方法。
5. A dicing blade passage portion where the photosensitive resin contains a thermosetting resin component and controls the amount of exposure during exposure and development to flow the resin during thermosetting and minimize the resin thickness. 5. The method of manufacturing a semiconductor device according to claim 4, wherein a change in the resin thickness having a certain width from the first step is a gentle shape.
JP2001097487A 2001-03-29 2001-03-29 Semiconductor device and manufacturing method therefor Pending JP2002299360A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001097487A JP2002299360A (en) 2001-03-29 2001-03-29 Semiconductor device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001097487A JP2002299360A (en) 2001-03-29 2001-03-29 Semiconductor device and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2002299360A true JP2002299360A (en) 2002-10-11

Family

ID=18951268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001097487A Pending JP2002299360A (en) 2001-03-29 2001-03-29 Semiconductor device and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2002299360A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123313A (en) * 2005-10-25 2007-05-17 Fuji Xerox Co Ltd Manufacturing method of surface emitting semiconductor laser

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123313A (en) * 2005-10-25 2007-05-17 Fuji Xerox Co Ltd Manufacturing method of surface emitting semiconductor laser

Similar Documents

Publication Publication Date Title
US8169065B2 (en) Stackable circuit structures and methods of fabrication thereof
US7868445B2 (en) Integrated structures and methods of fabrication thereof with fan-out metallization on a chips-first chip layer
KR101022942B1 (en) A printed circuit board having a flow preventing dam and a manufacturing method of the same
JP5207896B2 (en) Semiconductor device and manufacturing method thereof
US20070155049A1 (en) Method for Manufacturing Chip Package Structures
JP2000243876A (en) Semiconductor device and its manufacture
JP2001320013A (en) Semiconductor device and its manufacturing method
JP2008258621A (en) Semiconductor device package structure and formation method thereof
JPH07201918A (en) Semiconductor-device packaging method, lead-tape used therefor, and packaged semiconductor device
WO2003098687A1 (en) Semiconductor device and its manufacturing method
JP2003197655A (en) Method of manufacturing semiconductor device, mold for manufacturing semiconductor device, semiconductor device, and mounting method thereof
JP3291289B2 (en) Electronic component manufacturing method
US20060068332A1 (en) Method for fabricating carrier structure integrated with semiconductor element
JPH1092865A (en) Semiconductor device and its manufacture
JP2002110714A (en) Chip-integrating board, its manufacturing method, chip- like electronic component, its manufacturing method, and electronic equipment and its manufacturing method
JP3084021B1 (en) Electronic component manufacturing method
JP4206779B2 (en) Manufacturing method of semiconductor device
JP2002299360A (en) Semiconductor device and manufacturing method therefor
JP2004235612A (en) Method of manufacturing semiconductor device
JP2004158747A (en) Manufacture of semiconductor device
JP2004047725A (en) Semiconductor device and its manufacturing method
JP2004165234A (en) Semiconductor device and its manufacturing method
JP4513196B2 (en) Semiconductor device manufacturing method and semiconductor device
JP3359824B2 (en) Method of manufacturing BGA type semiconductor device
JP4461628B2 (en) Manufacturing method of semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100112