JP3084021B1 - Electronic component manufacturing method - Google Patents

Electronic component manufacturing method

Info

Publication number
JP3084021B1
JP3084021B1 JP11137857A JP13785799A JP3084021B1 JP 3084021 B1 JP3084021 B1 JP 3084021B1 JP 11137857 A JP11137857 A JP 11137857A JP 13785799 A JP13785799 A JP 13785799A JP 3084021 B1 JP3084021 B1 JP 3084021B1
Authority
JP
Japan
Prior art keywords
sealing resin
electronic component
post
stencil
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11137857A
Other languages
Japanese (ja)
Other versions
JP2000332034A (en
Inventor
敦史 奥野
典子 藤田
有紀 石川
紀隆 大山
Original Assignee
日本レック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本レック株式会社 filed Critical 日本レック株式会社
Priority to JP11137857A priority Critical patent/JP3084021B1/en
Priority to US09/572,210 priority patent/US6579748B1/en
Application granted granted Critical
Publication of JP3084021B1 publication Critical patent/JP3084021B1/en
Publication of JP2000332034A publication Critical patent/JP2000332034A/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/11001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

【要約】 【課題】 半導体基板を薄くすることにより更に電子部
品の小型化を図るとともに、電子回路として何らの問題
もなく動作し、更に携帯電子機器に用いられた場合でも
充分耐えうる堅牢性を有する電子部品を製造することの
できる電子部品の製造方法を提供する。 【解決手段】 ポストが形成された基板の、当該ポスト
が形成された面に封止樹脂を塗布する第1塗布工程(工
程S12)と、上記基板の裏面を研磨する裏面研磨工程
(工程S18)と、研磨後の上記基板の裏面に封止樹脂
を塗布する第2塗布工程(工程S20)と、上記基板を
上記封止樹脂とともに切断して個々の電子部品に分離す
る分離工程(工程S26)とを有する。
The present invention aims to further reduce the size of electronic components by making a semiconductor substrate thinner, to operate without any problem as an electronic circuit, and to have sufficient robustness even when used in a portable electronic device. Provided is a method for manufacturing an electronic component capable of manufacturing an electronic component having the same. SOLUTION: A first application step (step S12) of applying a sealing resin to a surface of the substrate on which the post is formed, on which the post is formed, and a back surface polishing step of polishing the back surface of the substrate (step S18). And a second application step of applying a sealing resin to the back surface of the substrate after polishing (step S20), and a separating step of cutting the substrate together with the sealing resin and separating into individual electronic components (step S26). And

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ダイオード、トラ
ンジスタ、IC(Integrated Circuit)、LSI(Larg
e Scale Integration)等の電子部品の製造方法に係
り、特に携帯電話、パソコン(パーソナルコンピュー
タ)、ノート型パソコン、コンピューターゲーム機、腕
時計、電子オルゴール、ナビゲーションシステム、小型
テレビ、カメラモジュール等の軽薄短小化を求められる
用途に使用される電子部品の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a diode, a transistor, an IC (Integrated Circuit), an LSI (Larg).
e Scale Integration) and other electronic components, especially mobile phones, personal computers (PCs), notebook computers, computer game machines, watches, electronic music boxes, navigation systems, small TVs, camera modules, etc. The present invention relates to a method for manufacturing an electronic component used for an application that requires the following.

【0002】[0002]

【従来の技術】従来、一般的に用いられていたIC等の
電子部品は、電子回路が形成された半導体素子をリード
フレーム上に搭載し、その電子回路の電極と外部接続用
の接続端子とをワイヤーボンド等によって接続し、その
後に金型内にて溶融した固形のエポキシ樹脂封止材を硬
化させることにより成型される。近年、携帯電話等のよ
うな小型・軽量が求められる機器の普及率が高くなって
いる。このような機器では、まず筐体のサイズ、重量、
デザイン等の仕様が決められてから、その仕様に収まる
ように電子回路、アンテナ等のを設計するのが一般化し
ている。このような用途を有する機器に用いられる電子
部品は、その外形寸法や重量が極めて制限される。
2. Description of the Related Art Conventionally, generally used electronic components such as ICs have a semiconductor element on which an electronic circuit is formed mounted on a lead frame, and electrodes of the electronic circuit and connection terminals for external connection are formed. Are connected by a wire bond or the like, and then molded by curing a solid epoxy resin sealing material melted in a mold. 2. Description of the Related Art In recent years, the penetration rate of devices requiring small size and light weight, such as mobile phones, has been increasing. In such equipment, the size, weight,
It is common to design electronic circuits, antennas, and the like so as to fit within the specifications after the specifications such as design are determined. The external dimensions and weight of electronic components used in equipment having such applications are extremely limited.

【0003】このように、近年の電子部品の軽薄短小化
につれて、当該電子部品の封止を行う際に、電子回路が
形成された半導体素子やフィルムをインターポーザとし
て用い、このインターポーザ上にワイヤーボンド又はバ
ンプにより接続搭載した後に上記の金型成型により封止
したり、液状のエポキシ樹脂封止材で封止する技術が案
出されている。この技術により作成された電子回路に
は、内部に形成された電子回路とマザーボードに形成さ
れた電子回路とを接続するために、電子部品に形成され
た電子回路と電気的に導通したハンダボールを形成した
形態のBGA(Ball Grid Array)や更に電子部品の小
型化を進めたCSP(Chip Size Package)のパッケー
ジ形態へと移行している。
As described above, as electronic components become lighter and thinner in recent years, when sealing the electronic components, a semiconductor element or a film on which an electronic circuit is formed is used as an interposer, and wire bonding or wire bonding is performed on the interposer. Techniques have been devised in which after connection and mounting by bumps, sealing is performed by the above-described mold molding, or sealing with a liquid epoxy resin sealing material. In order to connect the electronic circuit formed inside and the electronic circuit formed on the motherboard to the electronic circuit created by this technology, solder balls electrically connected to the electronic circuit formed on the electronic component are connected. There has been a shift to a BGA (Ball Grid Array) in a formed form and a CSP (Chip Size Package) package in which electronic components have been further miniaturized.

【0004】更に、近年、電子部品の小型化を進歩させ
たウェハサイズレベルのパッケージを得る技術が案出さ
れている。この技術では、ウェハそのものにポストを形
成して、ウェハ表面にプレーナ技術により形成された配
線上に樹脂で保護コートを行い、上記ポスト上にハンダ
ボールを形成させた後、ダイシングにより個々に切断し
てウェハサイズレベルのパッケージを得ている。尚、本
明細書中で用いる用語「ポスト」とは、電子部品に形成
された電子回路と、外部のマザーボード等に形成された
電子回路とを電気的に接続するものをいう。
Further, in recent years, a technique for obtaining a package of a wafer size level which has advanced the miniaturization of electronic components has been devised. In this technique, a post is formed on the wafer itself, a protective coating is applied with resin on the wiring formed on the wafer surface by a planar technique, and solder balls are formed on the post, and then cut individually by dicing. The package at the wafer size level is obtained. Note that the term “post” used in this specification refers to a device that electrically connects an electronic circuit formed on an electronic component and an electronic circuit formed on an external motherboard or the like.

【0005】この技術によれば、電子部品のパッケージ
の大きさは半導体素子そのものの大きさになり、電子部
品の外形寸法は最小となる。また、電子部品の厚さも封
止樹脂層がポストの高さ及び半導体基板の厚みを合わせ
た厚さに制限されるため極めて薄くなり、接続用のハン
ダボールと合わせた全体の厚さも従来の電子部品の厚さ
よりも極めて小さく抑えられる。この技術の詳細につい
ては、例えば特開平10−79362号公報を参照され
たい。
According to this technique, the size of the package of the electronic component is the size of the semiconductor element itself, and the external dimensions of the electronic component are minimized. In addition, the thickness of the electronic component is extremely thin because the sealing resin layer is limited to the thickness of the height of the post and the thickness of the semiconductor substrate. It can be kept much smaller than the thickness of the part. For details of this technique, refer to, for example, Japanese Patent Application Laid-Open No. 10-79362.

【0006】[0006]

【発明が解決しようとする課題】ところで、近年ウェア
ラブルコンピュータなるものが考えられている。このウ
ェアラブルコンピュータは、小型化されたコンピュータ
を衣服のように人間に取り付けて使用するコンピュータ
である。このような電子機器を実現するために、今後、
更に電子機器の小型・軽量化が要求されると考えられ
る。この小型・軽量化の要請に対して、更に電子部品の
小型化を図るためには、ウェハ自体の厚みを薄くするの
が1つの方法であると考えられる。
By the way, a wearable computer has recently been considered. This wearable computer is a computer that uses a miniaturized computer attached to a human like clothes. In order to realize such electronic devices,
Further, it is considered that the electronic device needs to be reduced in size and weight. In response to the demand for miniaturization and weight reduction, one way to further reduce the size of electronic components is to reduce the thickness of the wafer itself.

【0007】現在の半導体素子は、シリコン等のウェハ
を用いるのが一般的である。このウェハの厚さは400
ミクロン(0.4mm)以上ある。この程度の厚さを有
するウェハを用いるのは、シリコン等は厚さが薄いとガ
ラスのように脆い物質であるためである。つまり、プレ
ーナ技術では、基板の一部をn型又はp型不純物を添加
する工程、電子回路のパターンを形成するためにレジス
トを塗布してレジストを現像する工程、配線工程等の種
々の工程を経て半導体基板上に電子回路を形成するが、
あまり薄いウェハを用いると、これらの工程作業中にウ
ェハが割れてしまうからである。従って、厚さが0.4
mmより薄いウェハを取り扱うことは実質的に不可能で
ある。
[0007] At present, semiconductor devices generally use a wafer of silicon or the like. The thickness of this wafer is 400
Micron (0.4 mm) or more. The reason why a wafer having such a thickness is used is that silicon or the like is a brittle substance like glass when the thickness is small. That is, in the planar technology, various steps such as a step of adding an n-type or p-type impurity to a part of the substrate, a step of applying a resist to form a pattern of an electronic circuit and developing the resist, and a wiring step are performed. After forming an electronic circuit on the semiconductor substrate,
If a very thin wafer is used, the wafer will be broken during these steps. Therefore, if the thickness is 0.4
It is virtually impossible to handle wafers thinner than mm.

【0008】しかし、ウェハは一般に実質的には、電子
回路が形成されたウェハ表面から20ミクロン(0.0
2mm)程度の厚みがあれば、電子回路として問題なく
機能するといわれている。従って、電子回路が形成され
たウェハの厚さを0.4mmより薄くすることができれ
ば、電子部品を更に小型化する際に極めて有利である。
However, the wafer is generally substantially 20 microns (0.0 μm) from the surface of the wafer on which the electronic circuits are formed.
It is said that if it has a thickness of about 2 mm), it functions as an electronic circuit without any problem. Therefore, if the thickness of the wafer on which the electronic circuits are formed can be made smaller than 0.4 mm, it is extremely advantageous when the electronic components are further downsized.

【0009】本発明は、上記事情に鑑みてなされたもの
であり、半導体基板を薄くすることにより更に電子部品
の小型化を図るとともに、電子回路として何らの問題も
なく動作し、更に携帯電子機器に用いられた場合でも充
分耐えうる堅牢性を有する電子部品を製造することので
きる電子部品の製造方法を提供することを目的とする。
The present invention has been made in view of the above circumstances, and further reduces the size of electronic components by reducing the thickness of a semiconductor substrate, and operates as an electronic circuit without any problem. It is an object of the present invention to provide a method of manufacturing an electronic component capable of manufacturing an electronic component having robustness that can withstand even when used in a semiconductor device.

【0010】[0010]

【課題を解決するための手段】上記課題を解決するため
に、本発明は、ポストが形成された半導体基板の、当該
ポストが形成された面に封止樹脂を印刷によって塗布す
る第1塗布工程と、前記半導体基板の裏面を研磨する裏
面研磨工程と、研磨後の前記半導体基板の裏面に封止樹
脂を印刷によって塗布する第2塗布工程と、前記半導体
基板を前記封止樹脂とともに切断して個々の電子部品に
分離する分離工程とを有することを特徴とする。また、
本発明は、前記第1塗布工程によって塗布された封止樹
脂を硬化させる硬化工程を更に有することを特徴とす
る。また、本発明は、前記裏面研磨工程前に前記封止樹
脂が塗布された面を研磨する表面研磨工程を更に有する
ことを特徴とする。また、本発明は、前記第2塗布工程
によって塗布された封止樹脂を硬化させる硬化工程を更
に有することを特徴とする。また、本発明は、前記分離
工程前に前記ポストに対して接続ボールを形成する接続
ボール形成工程を更に有することを特徴とする。また、
本発明は、前記接続ボール形成工程が、ハンダペースト
を前記ポスト上に印刷する工程と、印刷したハンダペー
ストを溶融させた後、冷却させる工程とを有することを
特徴とする。また、本発明は、前記第2塗布工程に用い
られる印刷用の孔版の厚さは、前記第1塗布工程で用い
られる封止樹脂の硬化収縮率に応じて設定されることを
特徴とする。
In order to solve the above-mentioned problems, the present invention provides a first coating step of applying a sealing resin by printing to a surface of a semiconductor substrate on which a post is formed, on which the post is formed. When the a rear surface polishing step of polishing the back surface of the semiconductor substrate, a second coating step of coating by printing a sealing resin on the back surface of the semiconductor substrate after polishing, the sealing resin the semiconductor <br/> substrate And a separation step of cutting and separating into individual electronic components. Also,
The present invention is characterized by further comprising a curing step of curing the sealing resin applied in the first application step. Further, the present invention is characterized in that the method further comprises a surface polishing step of polishing the surface on which the sealing resin is applied before the back surface polishing step. Further, the present invention is characterized by further comprising a curing step of curing the sealing resin applied in the second application step. Further, the present invention is characterized by further comprising a connection ball forming step of forming a connection ball on the post before the separation step. Also,
The present invention is characterized in that the connection ball forming step includes a step of printing a solder paste on the post, a step of melting the printed solder paste, and then cooling the same . Further, the present invention is characterized in that the thickness of the stencil for printing used in the second coating step is set according to the curing shrinkage of the sealing resin used in the first coating step.

【0011】[0011]

【発明の実施の形態】以下、図面を参照して本発明の一
実施形態による電子回路の製造方法について詳細に説明
する。図1は、本発明の一実施形態による電子回路の製
造方法の工程手順を示す図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method for manufacturing an electronic circuit according to an embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 is a view showing a process procedure of a method of manufacturing an electronic circuit according to one embodiment of the present invention.

【0012】まず、プレーナ技術により電子回路が形成
されたウェハ上にポストを形成する工程が行われる(工
程S10)。図2は、プレーナ技術により電子回路が形
成されたウェハの一例を示す斜視図である。図2に示さ
れたように、ウェハ10の表面には、半導体素子12が
形成されている。通常、1つのウェハ10上には同一の
電子回路が形成された半導体素子12が複数形成されて
いる。ウェハ10の厚みは、0.4mm以上である。半
導体素子12各々の表面は、例えばシリコン酸化膜等に
よる絶縁膜が形成されているが、半導体素子12に形成
された電子回路と外部の電子回路とを接続する電極パッ
ドが形成された箇所は、シリコン酸化膜がエッチング等
により除去されて剥き出しになっている。
First, a step of forming a post on a wafer on which an electronic circuit is formed by a planar technique is performed (step S10). FIG. 2 is a perspective view showing an example of a wafer on which electronic circuits are formed by the planar technique. As shown in FIG. 2, a semiconductor element 12 is formed on the surface of the wafer 10. Usually, a plurality of semiconductor elements 12 on which the same electronic circuit is formed are formed on one wafer 10. The thickness of the wafer 10 is 0.4 mm or more. An insulating film such as a silicon oxide film is formed on the surface of each of the semiconductor elements 12, and a portion where an electrode pad for connecting an electronic circuit formed on the semiconductor element 12 to an external electronic circuit is formed, The silicon oxide film is removed by etching or the like and is exposed.

【0013】上記ポストはシリコン酸化膜がエッチング
等に除去されて剥き出しになっている箇所に形成され
る。図3は、ウェハ10の断面図である。図3に示され
たように、ウェハ10の半導体素子12には複数のポス
ト14が形成されている。ポスト14の形成方法は、特
に制限はないが、例えば半田ボールを転写法を用いて配
設する。
The post is formed at a location where the silicon oxide film is removed by etching or the like and is exposed. FIG. 3 is a sectional view of the wafer 10. As shown in FIG. 3, a plurality of posts 14 are formed on the semiconductor device 12 of the wafer 10. The method of forming the post 14 is not particularly limited. For example, a solder ball is provided by using a transfer method.

【0014】ポスト14が形成されると、次にポスト1
4が形成された面側に封止樹脂層を形成する工程が行わ
れる(工程S12)。図4は、ポスト14が形成された
面側に封止樹脂層を形成する工程を説明するための図で
ある。図4において、16は、孔版印刷を行うための孔
版であり、この孔版には、ウェハ10に形成された半導
体素子12を一度に印刷するための孔が形成されてい
る。この孔の直径は、ウェハ10の直径よりも僅かに小
さい径である。18は、封止を行う際に用いられる液状
の封止樹脂である。この液状の封止樹脂18は、硬化後
にウェハ10の反りが極めて少なくなるよう抑えられる
ものが好ましい。
After the post 14 is formed, the post 1
A step of forming a sealing resin layer on the surface on which 4 is formed is performed (step S12). FIG. 4 is a view for explaining a step of forming a sealing resin layer on the surface on which the post 14 is formed. 4, reference numeral 16 denotes a stencil for performing stencil printing. The stencil has a hole for printing the semiconductor element 12 formed on the wafer 10 at one time. The diameter of this hole is slightly smaller than the diameter of the wafer 10. Reference numeral 18 denotes a liquid sealing resin used for sealing. The liquid sealing resin 18 is preferably one that can suppress the warpage of the wafer 10 after curing to be extremely small.

【0015】例えば、直径が8インチであり、厚さが4
00μmのウェハの表面に液状の封止樹脂を塗布し、こ
の液状の封止樹脂を硬化させたときに、ウェハ10の反
りが1mm以下であることが好ましい。液状の封止樹脂
18としては、樹脂硬化成分中にシリカ粉末が80重量
%以上含まれ、硬化収縮率が0.1%以下であり、熱膨
張係数が12ppm以下である日本レック(株)のNP
R−785Nが最良である。また、20は、孔版16の
面内に往復運動が可能なスキージである。
For example, if the diameter is 8 inches and the thickness is 4
When a liquid sealing resin is applied to the surface of the 00 μm wafer and the liquid sealing resin is cured, the warpage of the wafer 10 is preferably 1 mm or less. The liquid encapsulating resin 18 is manufactured by Nippon Lec Co., Ltd., which has a resin curing component containing 80% by weight or more of silica powder, a curing shrinkage of 0.1% or less, and a thermal expansion coefficient of 12 ppm or less. NP
R-785N is best. Reference numeral 20 denotes a squeegee that can reciprocate in the plane of the stencil 16.

【0016】印刷を行う際には、まず、ウェハ10の上
面に孔版16を接触させて配置する。このとき、孔版1
6に形成された孔が半導体素子12の上方に位置するよ
う孔版16を配置する。つまり、孔版16が半導体素子
12を覆わないよう孔版16を配置する。次に、孔版1
6上に液状の封止樹脂18を滴下し、スキージ20を孔
版16に沿って図中符号D1が付された方法へ移動させ
る。スキージ20を孔版16に沿って移動させることに
より、液状の封止樹脂18が孔版16に形成された孔内
に流入するとともに、孔内に流入した液状の封止樹脂1
8の上面が孔版16と同一の高さになり、且つ上面が平
坦となる。
When printing, first, the stencil 16 is placed in contact with the upper surface of the wafer 10. At this time, stencil 1
The stencil 16 is arranged so that the hole formed in 6 is located above the semiconductor element 12. That is, the stencil 16 is arranged so that the stencil 16 does not cover the semiconductor element 12. Next, stencil 1
The liquid sealing resin 18 is dropped on the stencil 6, and the squeegee 20 is moved along the stencil 16 to the method indicated by reference numeral D1 in the figure. By moving the squeegee 20 along the stencil 16, the liquid sealing resin 18 flows into the holes formed in the stencil 16 and the liquid sealing resin 1 flowing into the holes.
8 has the same height as the stencil 16 and the upper surface is flat.

【0017】次に、液状の封止樹脂18の上面の位置を
規定する孔版16の厚さとポスト14の高さとの関係に
ついて説明する。図5は、孔版16の厚さとポスト14
の高さとの関係を説明するための図である。本実施形態
では、孔版16の厚さがポスト14の高さよりも厚いも
のに制限されない。例えば図5(a)は、ポスト14の
高さより厚さが厚い孔版16を用いて液状の封止樹脂1
8を封止した後の様子を示す断面図であり、図5(b)
は、ポスト14の高さと同程度の厚さを有する孔版16
を用いて液状の封止樹脂18を封止した後の様子を示す
断面図であり、図5(c)は、ポスト14の高さより厚
さが薄い孔版16を用いて液状の封止樹脂18を封止し
た後の様子を示す断面図である。
Next, the relationship between the thickness of the stencil 16 defining the position of the upper surface of the liquid sealing resin 18 and the height of the post 14 will be described. FIG. 5 shows the thickness of the stencil 16 and the post 14.
FIG. 6 is a diagram for explaining a relationship with the height of the image. In the present embodiment, the thickness of the stencil 16 is not limited to a thickness greater than the height of the post 14. For example, FIG. 5A shows a liquid sealing resin 1 using a stencil 16 having a thickness greater than the height of the post 14.
FIG. 5B is a cross-sectional view showing a state after sealing No. 8 and FIG.
Is a stencil 16 having a thickness approximately equal to the height of the post 14.
FIG. 5C is a cross-sectional view showing a state after the liquid sealing resin 18 is sealed by using a stencil 16 having a thickness smaller than the height of the post 14. FIG. 4 is a cross-sectional view showing a state after sealing is performed.

【0018】図5(c)に示したように、ポスト14の
高さよりも厚さが薄い孔版16を用いる場合には、スキ
ージ20は弾性変形するもの(例えばゴム製のもの)を
用いることによりポスト14が突出し、しかもポストの
周囲に封止樹脂が塗られるようにする。尚、工程S12
の工程でなされる印刷は、1回の印刷のみに制限される
訳ではなく、1つのウェハに対して複数回行っても良
い。また、封止樹脂18の印刷は、大気圧下で行うもの
でも真空状態におけるものでも良いが、真空状態におい
て印刷する方が好ましい。大気圧下で印刷を行う場合に
は、加熱しながら印刷を行うことが好ましい。なぜなら
ば、印刷を行う際に封止樹脂18に巻き込まれる気泡が
抜け易くなるからである。
As shown in FIG. 5C, when a stencil 16 having a thickness smaller than the height of the post 14 is used, the squeegee 20 is elastically deformed (for example, made of rubber). The post 14 protrudes, and the sealing resin is applied around the post. Step S12
The printing performed in the step is not limited to only one printing, and may be performed a plurality of times on one wafer. The printing of the sealing resin 18 may be performed under atmospheric pressure or may be performed in a vacuum state, but printing in a vacuum state is preferable. When printing is performed under atmospheric pressure, it is preferable to perform printing while heating. This is because air bubbles that get caught in the sealing resin 18 during printing are easily released.

【0019】次に、工程S12において印刷した樹脂を
硬化する工程が行われる(工程S14)。この工程は、
例えば熱風乾燥機(図示省略)によって封止樹脂18を
乾燥することにより硬化させる。以上の工程を経ること
により、封止樹脂18の硬化した皮膜によって回路の保
護が図れるとともにポストが補強され、更にウェハ10
の強度が高まる。
Next, a step of curing the printed resin in step S12 is performed (step S14). This step is
For example, the sealing resin 18 is cured by drying with a hot air dryer (not shown). Through the above steps, the circuit is protected by the cured film of the sealing resin 18 and the posts are reinforced.
The strength of is increased.

【0020】次に、ウェハ10に対して封止樹脂18が
印刷された面を研磨して、封止樹脂18に埋もれたポス
ト14を磨き出す工程が行われる(工程S16)。図6
は、ポスト14を研磨により磨き出す工程を説明する図
である。尚、図6においては理解を容易にするために、
工程S14迄の工程が行われて製造された電子部品のみ
を断面図で表し、符号22を付している。
Next, a step of polishing the surface of the wafer 10 on which the sealing resin 18 is printed to polish the post 14 buried in the sealing resin 18 is performed (step S16). FIG.
FIG. 4 is a view for explaining a step of polishing the post 14 by polishing. In FIG. 6, for easy understanding,
Only electronic components manufactured by performing the steps up to step S14 are shown in a sectional view, and are denoted by reference numeral 22.

【0021】図6に示したように、電子部品22は、封
止樹脂18の印刷された面が上面となるよう固定平板2
4上に固定して載置される。この固定平板24は、研磨
の際に固定平板24上で電子部品22が動かないよう、
電子部品22を真空吸着するものが好ましい。図6中に
おいて、26は研磨装置である。この研磨装置は、通常
のウェハ研磨装置が使用できる。この工程では、電子部
品22を固定平板24に固定してから、研磨装置26に
よって封止樹脂18を研磨して、また必要であればポス
ト14も含めて研磨して平滑表面を形成する。
As shown in FIG. 6, the electronic component 22 is mounted on the fixed flat plate 2 so that the printed surface of the sealing resin 18 faces upward.
4 and is fixedly mounted thereon. This fixed plate 24 is used to prevent the electronic component 22 from moving on the fixed plate 24 during polishing.
It is preferable that the electronic component 22 be vacuum-sucked. In FIG. 6, reference numeral 26 denotes a polishing apparatus. As this polishing apparatus, an ordinary wafer polishing apparatus can be used. In this step, after fixing the electronic component 22 to the fixed flat plate 24, the sealing resin 18 is polished by the polishing device 26, and if necessary, the post resin 14 is also polished to form a smooth surface.

【0022】次に、封止樹脂18の研磨が終了すると、
電子部品22の裏面、つまりウェハ10の裏面を研磨す
る工程が行われる(工程S18)。図7は、電子部品2
2の裏面を研磨する工程を説明するための図である。こ
の工程では、図7に示したように、工程S16で研磨が
行われた面を下側にして固定治具30に固定する。この
固定治具30は図6中の固定平板24と同様に真空吸着
するものが好ましい。また、固定治具30は、図6中の
固定平板24と同一であってもよい。また、32は研磨
装置である。この研磨装置32は、工程S16において
封止樹脂18の研磨を行った際に用いた研磨装置26を
用いて研磨を行うことができる。
Next, when the polishing of the sealing resin 18 is completed,
A step of polishing the back surface of the electronic component 22, that is, the back surface of the wafer 10, is performed (Step S18). FIG. 7 shows the electronic component 2
FIG. 4 is a diagram for explaining a step of polishing the back surface of No. 2; In this step, as shown in FIG. 7, the surface polished in step S16 is fixed to the fixing jig 30 with the surface on the lower side facing down. It is preferable that the fixing jig 30 be vacuum-adsorbed similarly to the fixing flat plate 24 in FIG. Further, the fixing jig 30 may be the same as the fixing flat plate 24 in FIG. Reference numeral 32 denotes a polishing device. The polishing apparatus 32 can perform polishing using the polishing apparatus 26 used when polishing the sealing resin 18 in step S16.

【0023】尚、図7において、理解を容易にするため
に、工程S16迄の工程が行われて製造された電子部品
のみを断面図で表し、符号28を付している。この工程
では、電子部品28の封止樹脂が印刷された面を下側に
して固定治具30に固定してから、研磨装置32によっ
て電子部品28の裏面、つまりウェハ10の裏面を、ウ
ェハ10が所定の厚さになるまで研磨する。例えば、電
子部品28の全体の厚さが200μmになるまで研磨す
る。
In FIG. 7, for the sake of easy understanding, only electronic components manufactured by performing the steps up to step S16 are shown in a sectional view, and are denoted by reference numeral 28. In this step, the electronic component 28 is fixed to the fixing jig 30 with the surface on which the sealing resin is printed facing downward, and then the back surface of the electronic component 28, that is, the back surface of the wafer 10 is Is polished to a predetermined thickness. For example, polishing is performed until the entire thickness of the electronic component 28 becomes 200 μm.

【0024】以上の工程が終了すると、研磨後の電子部
品を固定治具30から取り外す訳であるが、研磨後の電
子部品は図8に示したようになる。図8は、両面研磨後
の電子部品を示す図である。尚、図8においては、両面
研磨された電子部品を断面図で示すとともに、符号34
を付している。両面研磨された電子部品34は、固定治
具から離すと図8に示したように反りが生ずる。この反
りは、ポスト14が形成された面に印刷した封止樹脂が
硬化する際の収縮に起因するものである。
When the above steps are completed, the polished electronic component is removed from the fixing jig 30. The polished electronic component is as shown in FIG. FIG. 8 is a diagram showing the electronic component after double-side polishing. In FIG. 8, a double-side polished electronic component is shown in a cross-sectional view.
Is attached. When the electronic component 34 polished on both sides is separated from the fixing jig, a warp is generated as shown in FIG. This warpage is caused by shrinkage when the sealing resin printed on the surface on which the posts 14 are formed is cured.

【0025】次に、上記反りの緩和及び電子部品34を
強化するために、工程S18で研磨された面に対して樹
脂を塗布する工程が行われる(工程S20)。図9は、
工程S18で研磨された面に対して樹脂を塗布する工程
を説明するための図である。図9において、36は、電
子部品34を固定する吸着固定平板である。この吸着固
定平板36は、図8に示した通り両面研磨後の電子部品
34には反りが生じているため、電子部品34を平坦化
するため、及び印刷時に電子部品34動かないよう固定
するために用いられる。
Next, a step of applying a resin to the surface polished in step S18 is performed to reduce the warpage and strengthen the electronic component 34 (step S20). FIG.
It is a figure for explaining the process of applying resin to the surface polished in process S18. In FIG. 9, reference numeral 36 denotes a suction fixing flat plate for fixing the electronic component 34. As shown in FIG. 8, the suction-fixed flat plate 36 is warped in the electronic component 34 after the double-side polishing, so that the electronic component 34 is flattened and the electronic component 34 is fixed so as not to move during printing. Used for

【0026】38は、孔版印刷を行うための孔版であ
り、この孔版38には、電子部品34の裏面を印刷する
ための孔が形成されている。この孔の直径は、ウェハ1
0の直径よりも僅かに小さい径である。40は、封止を
行う際に用いられる液状の封止樹脂である。この封止樹
脂40は硬化後に電子部品34の反りを矯正させるだけ
の収縮応力をもつものが用いられる。例えば、工程S1
2でポスト14が形成されたウェハ10の表面を封止す
る際に用いた封止樹脂18と同一の樹脂を用いる。ま
た、電子部品34の反りは、塗布する封止樹脂40の塗
布厚を制御することによっても行える。この場合は、孔
版38の厚さを制御することにより塗布厚を制御する。
Reference numeral 38 denotes a stencil for performing stencil printing. The stencil 38 has a hole for printing the back surface of the electronic component 34. The diameter of this hole is
The diameter is slightly smaller than the diameter of 0. Numeral 40 is a liquid sealing resin used for sealing. The sealing resin 40 has a contraction stress sufficient to correct the warpage of the electronic component 34 after curing. For example, step S1
The same resin as the sealing resin 18 used when sealing the surface of the wafer 10 on which the post 14 is formed in 2 is used. The warpage of the electronic component 34 can also be achieved by controlling the thickness of the sealing resin 40 to be applied. In this case, the coating thickness is controlled by controlling the thickness of the stencil 38.

【0027】また、電子部品34の反りが矯正できるの
であれば、封止樹脂40は封止樹脂18と異なる樹脂を
用いても良い。42は、孔版38の面内に往復運動が可
能なスキージである。印刷は、工程S12と同様に大気
圧下又は真空状態の下で行われるが、パッケージングの
信頼性を考えた場合には真空状態の下で行われるのが好
ましい。
As long as the warpage of the electronic component 34 can be corrected, a resin different from the sealing resin 18 may be used as the sealing resin 40. Reference numeral 42 denotes a squeegee that can reciprocate in the plane of the stencil 38. The printing is performed under the atmospheric pressure or the vacuum state as in the step S12, but is preferably performed under the vacuum state in consideration of the reliability of the packaging.

【0028】印刷を行う際には、まず、ポスト14が形
成され、封止樹脂18が印刷されている面を下側にして
吸着固定平板36の所定位置に電子部品34を配置す
る。電子部品34が吸着固定平板36に配置されると、
電子部品34は平坦化される。次に、電子部品34の裏
面、つまりウェハ10の裏面に孔版38を接触させて配
置する。孔版38が所定位置に配置されると、孔版38
上に液状の封止樹脂40を滴下し、スキージ42を孔版
38に沿って図中符号D2が付された方向へ移動させ
る。スキージ42を孔版38に沿って移動させることに
より、液状の封止樹脂40が孔版38に形成された孔内
に流入するとともに、孔内に流入した液状の封止樹脂4
0の上面が孔版38と同一の高さになり、且つ上面が平
坦となる。尚、電子部品34の裏面への封止樹脂40の
塗布方法は、孔版印刷に限定されず、他の方法によって
も行うことができる。例えば、スプレーコート、スピン
コート、金型成型等が挙げられる。
When printing, first, the electronic component 34 is arranged at a predetermined position on the adsorption fixed plate 36 with the surface on which the post 14 is formed and the sealing resin 18 printed on the lower side. When the electronic component 34 is disposed on the suction fixed plate 36,
The electronic component 34 is flattened. Next, the stencil 38 is arranged in contact with the back surface of the electronic component 34, that is, the back surface of the wafer 10. When the stencil 38 is placed at a predetermined position, the stencil 38
The liquid sealing resin 40 is dropped on the squeegee 42, and the squeegee 42 is moved along the stencil 38 in the direction indicated by the symbol D2 in the figure. By moving the squeegee 42 along the stencil 38, the liquid sealing resin 40 flows into the holes formed in the stencil 38, and the liquid sealing resin 4 flowing into the holes.
0 has the same height as the stencil 38, and the upper surface is flat. The method of applying the sealing resin 40 to the back surface of the electronic component 34 is not limited to stencil printing, but may be performed by another method. For example, spray coating, spin coating, mold molding and the like can be mentioned.

【0029】次に、工程S20で塗布した封止樹脂40
を硬化させる工程が行われる(工程S22)。この工程
は、例えば熱風乾燥機(図示省略)によって封止樹脂4
0を乾燥することにより硬化させる。この封止樹脂40
を硬化させると、電子部品34に生じていた反りを矯正
することができる。以上の工程を経ることにより、電子
部品の表面及び裏面に硬化した封止樹脂18及び封止樹
脂40が形成されるのでウェハ10の強度が高まる。工
程S22迄の工程を経ることにより、ポスト14が形成
された面に封止樹脂18が、裏面に封止樹脂40がそれ
ぞれ印刷された半導体素子12が、複数形成されたウェ
ハ10を得ることができる。
Next, the sealing resin 40 applied in step S20
Is performed (Step S22). This step is performed, for example, using a hot air dryer (not shown).
0 is cured by drying. This sealing resin 40
Is cured, the warpage that has occurred in the electronic component 34 can be corrected. Through the above steps, the hardened sealing resin 18 and the sealing resin 40 are formed on the front and back surfaces of the electronic component, so that the strength of the wafer 10 is increased. Through the steps up to step S22, it is possible to obtain the wafer 10 on which a plurality of the semiconductor elements 12 each having the sealing resin 18 printed on the surface on which the post 14 is formed and the sealing resin 40 printed on the back surface are formed. it can.

【0030】次に、半導体素子12内部に形成された電
子回路と、外部のマザーボード(図示量略)に形成され
た電子回路とを電気的に接続するための接続ボールを形
成する工程が行われる(工程S24)。この工程におい
ては、所定の径を有するハンダボールを、封止樹脂18
表面に表れているポスト14上に搭載する(図10参
照)。ハンダボール44をポスト14上に搭載するため
には、ボールマウンタ(図示省略)を用いて搭載しても
良いが、ポスト14のピッチが0.5mm以下になった
場合、径が0.3mmより小さいボールが必要となる。
従って、この程度にピッチが狭くなった場合には、ボー
ルマウンタを用いてハンダボールを搭載するよりも、所
定量のハンダペーストを精度良くポスト14上に積載
し、リフロー(図示省略)を通してハンダボール44を
形成させた方がより好ましい。この場合、ハンダペース
トをポスト14上に搭載するには、所定の孔版及びスキ
ージを用いて印刷により搭載することが好ましい。この
際に、ウェハが平滑に維持されていることによってこの
工法が可能となるる。
Next, a step of forming a connection ball for electrically connecting an electronic circuit formed inside the semiconductor element 12 and an electronic circuit formed on an external motherboard (not shown) is performed. (Step S24). In this step, a solder ball having a predetermined diameter is sealed with the sealing resin 18.
It is mounted on a post 14 that is exposed on the surface (see FIG. 10). In order to mount the solder ball 44 on the post 14, a ball mounter (not shown) may be used. However, when the pitch of the post 14 becomes 0.5 mm or less, the diameter becomes smaller than 0.3 mm. You need a small ball.
Therefore, when the pitch becomes narrow to this extent, a predetermined amount of solder paste is accurately loaded on the post 14 and reflowed (not shown), rather than mounting the solder ball using a ball mounter. 44 is more preferably formed. In this case, in order to mount the solder paste on the post 14, it is preferable to mount the solder paste by printing using a predetermined stencil and a squeegee. At this time, this method is possible because the wafer is kept smooth.

【0031】最後に、電子部品を切断することにより半
導体素子12を個々に分離して電子部品48を形成する
工程が行われる(工程S26)。図10は、半導体素子
12を個々に分離して電子部品48を形成する工程を説
明する図である。図10において、46は、ダイシング
装置であり、電子部品48を形成するには、ダイシング
装置46を用いて切断によって半導体素子12を個々に
分離する。尚、切断は通常のダイシング装置を用いるこ
とができるが、レーザを用いたレーザ切断装置を用いて
も良い。
Finally, a step of forming the electronic component 48 by cutting the electronic component to individually separate the semiconductor elements 12 is performed (step S26). FIG. 10 is a diagram illustrating a process of forming the electronic component 48 by separating the semiconductor elements 12 individually. In FIG. 10, reference numeral 46 denotes a dicing device. In order to form an electronic component 48, the semiconductor elements 12 are individually separated by cutting using the dicing device 46. Note that a normal dicing device can be used for cutting, but a laser cutting device using a laser may be used.

【0032】以上、本発明の一実施形態による電子部品
の製造方法について説明した。工程S12及び工程S2
0においては、封止樹脂18及び封止樹脂40を印刷し
ているが、これらの工程の後に、印刷した封止樹脂18
及び封止樹脂40に混入している気泡を除去する工程を
設けても良い。
The method for manufacturing an electronic component according to one embodiment of the present invention has been described. Step S12 and step S2
0, the sealing resin 18 and the sealing resin 40 are printed, but after these steps, the printed sealing resin 18 and the sealing resin 18 are printed.
A step of removing air bubbles mixed in the sealing resin 40 may be provided.

【0033】[0033]

【実施例】本出願の発明者は、上記実施形態を実際に実
施した。以下、その実施結果について説明する。本実施
例では、厚みが725μm、直径が8インチ径のウェハ
を用い、このウェハにφ0.2、高さ100μm、ピッ
チ0.4mmのポストを形成した。また、図1の工程S
12及び工程S20で用いられる封止樹脂18,40
は、日本レック(株)製のNPR−785Nという樹脂
を用いた。この樹脂は、樹脂硬化成分中にシリカ粉末が
80重量%以上含まれ、硬化収縮率が0.1%以下であ
り、熱膨張係数が12ppm以下である。
EXAMPLES The inventor of the present application actually carried out the above embodiment. Hereinafter, the results of the implementation will be described. In the present embodiment, a wafer having a thickness of 725 μm and a diameter of 8 inches was used, and posts having a diameter of 0.2, a height of 100 μm, and a pitch of 0.4 mm were formed on the wafer. Step S in FIG.
12 and sealing resin 18, 40 used in step S20
Used a resin called NPR-785N manufactured by Nippon Lec Co., Ltd. This resin has a resin curing component containing 80% by weight or more of silica powder, a curing shrinkage of 0.1% or less, and a thermal expansion coefficient of 12 ppm or less.

【0034】また、印刷装置は日本レック(株)製の真
空孔版印刷機VPESを用いた。印刷で使用する孔版
は、ステンレス製の孔版であり、7.6インチの開口部
(孔)が設けてある。また、工程S12で用いられる孔
版16の厚さは0.1mmであり、工程S20で用いら
れる孔版38の厚さは0.05mmである。
The printing apparatus used was a vacuum stencil printing machine VPES manufactured by Nippon Lec Co., Ltd. The stencil used for printing is a stencil made of stainless steel and has an opening (hole) of 7.6 inches. Further, the thickness of the stencil 16 used in step S12 is 0.1 mm, and the thickness of the stencil 38 used in step S20 is 0.05 mm.

【0035】また、工程S24において接続ボールを形
成する方法は、ハンダペーストを用いて形成する方法を
用いた。この方法では、ハンダペーストが電子部品上に
印刷される。このとき、印刷に用いられる孔版は、厚さ
が0.15mmであるステンレス製の孔版であって、φ
0.15、ピッチ0.4mmの開口部をポスト14に対
応する位置に設けたものである。また、このとき用いら
れるスキージは、硬度90゜のゴム質スキージである。
In step S24, the connection balls are formed by using a solder paste. In this method, a solder paste is printed on an electronic component. At this time, the stencil used for printing is a stainless stencil having a thickness of 0.15 mm.
An opening having a pitch of 0.15 and a pitch of 0.4 mm is provided at a position corresponding to the post 14. The squeegee used at this time is a rubber squeegee having a hardness of 90 °.

【0036】上記のポストが形成されたウェハ上面に封
止樹脂を印刷する訳であるが、印刷は真空孔版印刷機V
PESにて、雰囲気圧を1torrの真空度に設定し、
厚み0.1mmの孔版を用いて印刷した。その後、常圧
に戻した後、印刷が終了した電子部品を真空孔版印刷機
VPESから取り出し、100℃で1時間乾燥させ、更
に150℃で3時間乾燥させて封止樹脂を硬化させた。
The sealing resin is printed on the upper surface of the wafer on which the above-mentioned posts are formed.
At PES, set the atmospheric pressure to 1 torr vacuum,
Printing was performed using a stencil having a thickness of 0.1 mm. Then, after returning to normal pressure, the printed electronic component was taken out of the vacuum stencil printer VPES, dried at 100 ° C. for 1 hour, and further dried at 150 ° C. for 3 hours to cure the sealing resin.

【0037】封止樹脂を硬化させた後のウェハの反り
は、端部で50μmであった。次に、封止樹脂を印刷し
た面を25μm研磨して表面を平滑にするとともに、ポ
スト表面を磨き出した。この時点で電子部品の総厚は8
00μmとなった。次いで、この電子部品を反転して、
電子部品の裏面、つまりウェハの裏面側から600μm
研磨した。電子部品の裏面を研磨した後の電子部品の総
厚は200μmとなった。また、このときの電子部品の
反りは120μm生じた。
The warpage of the wafer after the curing of the sealing resin was 50 μm at the end. Next, the surface on which the sealing resin was printed was polished by 25 μm to smooth the surface, and the post surface was polished. At this point, the total thickness of the electronic components is 8
It became 00 μm. Then, flip this electronic component,
600 μm from the back side of the electronic component, that is, from the back side of the wafer
Polished. The total thickness of the electronic component after polishing the back surface of the electronic component was 200 μm. At this time, the warpage of the electronic component was 120 μm.

【0038】続いて、電子部品の裏面の研磨面に、上記
VPESにて、常温常圧下で、0.05mm厚みの孔版
を用いて、同じくNPR−785Nを孔版印刷し、同様
の硬化条件で硬化させた。ウェハの両面に封止樹脂を印
刷した後の、電子部品に生じた反りは、2μmとなっ
た。その後、再び、ウェハを反転してポストが形成され
た面を上側にして、PESにて上記ハンダペースト印刷
用の孔版を用いて、ハンダペーストをポスト上に印刷供
給した。
Subsequently, NPR-785N was similarly stencil-printed on the polished surface of the back surface of the electronic component using the VPES at room temperature and pressure using a stencil having a thickness of 0.05 mm, and cured under the same curing conditions. I let it. After printing the sealing resin on both surfaces of the wafer, the warpage of the electronic component was 2 μm. Thereafter, the wafer was turned over again, and the solder paste was printed and supplied on the post by PES using the stencil for printing the solder paste with the surface on which the post was formed facing upward.

【0039】その後、リフロー炉を通し、ハンダペース
トを溶融させ冷却することにより、ポスト上にハンダボ
ールを形成した。形成されたハンダボールの高さは、
0.15mmとなった。最後に、ダイシングによって個
々のパッケージに切断分割し、ボールを除く厚みが25
0μmであるチップサイズパッケージを得ることができ
た。
Thereafter, the solder paste was melted through a reflow furnace and cooled to form solder balls on the posts. The height of the formed solder ball is
0.15 mm. Finally, the package is cut and divided into individual packages by dicing.
A chip size package of 0 μm was obtained.

【0040】[0040]

【発明の効果】以上、説明したように、本発明によれ
ば、半導体基板を研磨する工程を有しているので、より
厚さの薄い電子部品を製造することができるという効果
がある。更に、電子回路を半導体基板内に作り込み、封
止する際に研磨するようにしているので、半導体基板が
割れてしまうことがく薄い電子回路を製造することが
できるという効果がある。また、ポストが形成された面
のみならず、半導体基板の裏面にも封止樹脂を塗布する
ようにしているので、半導体基板に反りが生じていない
状態で分離工程を行えるので、工程不良率を飛躍的に改
善できる。また接続ボールを形成する際には、ハンダ
ペーストを印刷する工程により形成しているので、接続
ボールをより小さく且つ安定な形状で形成するできると
いう効果がある。よって、簡便且つ経済的に全体の厚さ
が薄い電子部品を生産できるという効果がある。また、
ポストが形成された面のみならず、半導体基板の裏面に
も封止樹脂を塗布するようにしているので、電子回路が
形成された面の保護はもとより、裏面も保護されてお
り、表面実装時の外的圧力にも充分耐え得ることのでき
る高い信頼性を有する電子部品を製造することができる
という効果がある。
As described above, according to the present invention, since a step of polishing a semiconductor substrate is provided, an electronic component having a smaller thickness can be manufactured. Furthermore, of building an electronic circuit in a semiconductor substrate, since as polished during sealing, there is an effect that can be producing is such ku thin electronic circuit included in the semiconductor substrate is cracked. Further, not only the surface post is formed, since such coating also sealing resin on the back surface of the semiconductor substrate, so enabling a separation step while no warpage occurs in the semiconductor substrate, the process defect rate It can be dramatically improved. In addition , when the connection balls are formed, they are formed by a step of printing a solder paste, so that there is an effect that the connection balls can be formed in a smaller and more stable shape. Therefore, there is an effect that an electronic component having a small overall thickness can be easily and economically produced. Also,
The sealing resin is applied not only on the surface where the posts are formed but also on the back surface of the semiconductor substrate, so that not only the surface on which the electronic circuit is formed but also the back surface is protected. Thus, there is an effect that an electronic component having high reliability that can withstand the external pressure sufficiently can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施形態による電子回路の製造方
法の工程手順を示す図である。
FIG. 1 is a diagram illustrating a process procedure of a method of manufacturing an electronic circuit according to an embodiment of the present invention.

【図2】 プレーナ技術により電子回路が形成されたウ
ェハの一例を示す斜視図である。
FIG. 2 is a perspective view showing an example of a wafer on which electronic circuits are formed by a planar technique.

【図3】 ウェハ10の断面図である。FIG. 3 is a cross-sectional view of the wafer 10.

【図4】 ポスト14が形成された面側に封止樹脂層を
形成する工程を説明するための図である。
FIG. 4 is a view for explaining a step of forming a sealing resin layer on the surface on which the post 14 is formed.

【図5】 孔版16の厚さとポスト14の高さとの関係
を説明するための図である。
FIG. 5 is a diagram for explaining the relationship between the thickness of the stencil 16 and the height of the post 14.

【図6】 ポスト14を研磨により磨き出す工程を説明
する図である。
FIG. 6 is a diagram illustrating a step of polishing the post 14 by polishing.

【図7】 電子部品22の裏面を研磨する工程を説明す
るための図である。
FIG. 7 is a view for explaining a step of polishing the back surface of the electronic component 22.

【図8】 両面研磨後の電子部品を示す図である。FIG. 8 is a diagram showing an electronic component after double-side polishing.

【図9】 工程S18で研磨された面に対して樹脂を塗
布する工程を説明するための図である。
FIG. 9 is a view for explaining a step of applying a resin to the surface polished in step S18.

【図10】 半導体素子12を個々に分離して電子部品
48を形成する工程を説明する図である。
FIG. 10 is a diagram illustrating a process of forming an electronic component 48 by separating the semiconductor elements 12 individually.

【符号の説明】[Explanation of symbols]

10 ウェハ(半導体基板) 14 ポスト 18 封止樹脂 38 孔版 40 封止樹脂 44 ハンダボール(接続ボール) 48 電子部品Reference Signs List 10 wafer ( semiconductor substrate) 14 post 18 sealing resin 38 stencil 40 sealing resin 44 solder ball (connection ball) 48 electronic component

フロントページの続き (56)参考文献 特開 平9−219421(JP,A) 特開 平11−67979(JP,A) 特開 平10−79362(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/56,21/60 H01L 23/12,23/28 Continuation of the front page (56) References JP-A-9-219421 (JP, A) JP-A-11-67979 (JP, A) JP-A 10-79362 (JP, A) (58) Fields studied (Int .Cl. 7 , DB name) H01L 21 / 56,21 / 60 H01L 23 / 12,23 / 28

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ポストが形成された半導体基板の、当該
ポストが形成された面に封止樹脂を印刷によって塗布す
る第1塗布工程と、 前記半導体基板の裏面を研磨する裏面研磨工程と、 研磨後の前記半導体基板の裏面に封止樹脂を印刷によっ
塗布する第2塗布工程と、 前記半導体基板を前記封止樹脂とともに切断して個々の
電子部品に分離する分離工程とを有することを特徴とす
る電子部品の製造方法。
A first coating step of applying a sealing resin by printing to a surface of the semiconductor substrate on which the posts are formed, on a surface on which the posts are formed; a back surface polishing step of polishing a back surface of the semiconductor substrate; The encapsulation resin is printed on the back surface of the semiconductor substrate
A second coating step of coating the semiconductor substrate together with the sealing resin and a separating step of separating the semiconductor substrate into individual electronic components.
【請求項2】 前記第1塗布工程によって塗布された封
止樹脂を硬化させる硬化工程を更に有することを特徴と
する請求項1記載の電子部品の製造方法。
2. The method for manufacturing an electronic component according to claim 1, further comprising a curing step of curing the sealing resin applied in the first application step.
【請求項3】 前記裏面研磨工程前に前記封止樹脂が塗
布された面を研磨する表面研磨工程を更に有することを
特徴とする請求項1又は請求項2記載の電子部品の製造
方法。
3. The method of manufacturing an electronic component according to claim 1, further comprising a surface polishing step of polishing a surface on which the sealing resin is applied before the back surface polishing step.
【請求項4】 前記第2塗布工程によって塗布された封
止樹脂を硬化させる硬化工程を更に有することを特徴と
する請求項1乃至請求項3の何れかに記載の電子部品の
製造方法。
4. The method for manufacturing an electronic component according to claim 1, further comprising a curing step of curing the sealing resin applied in the second application step.
【請求項5】 前記分離工程前に前記ポストに対して接
続ボールを形成する接続ボール形成工程を更に有するこ
とを特徴とする請求項1乃至請求項4の何れかに記載の
電子部品の製造方法。
5. The method of manufacturing an electronic component according to claim 1, further comprising a connecting ball forming step of forming a connecting ball on the post before the separating step. .
【請求項6】 前記接続ボール形成工程は、 ハンダペーストを前記ポスト上に印刷する工程と、 印刷したハンダペーストを溶融させた後、冷却させる工
程とを有することを特徴とする請求項5記載の電子部品
の製造方法。
6. The connection ball forming step according to claim 5, further comprising: a step of printing a solder paste on the post; and a step of melting and cooling the printed solder paste. Manufacturing method of electronic components.
【請求項7】 前記第2塗布工程に用いられる印刷用の
孔版の厚さは、前記第1塗布工程で用いられる封止樹脂
の硬化収縮率に応じて設定されることを特徴とする請求
項1乃至請求項6の何れかに記載の電子部品の製造方
法。
7. The thickness of the stencil for printing used in the second coating step, claims characterized in that it is set according to the cure shrinkage of the sealing resin used in the first coating step
A method for manufacturing an electronic component according to claim 1 .
JP11137857A 1999-05-18 1999-05-18 Electronic component manufacturing method Expired - Lifetime JP3084021B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11137857A JP3084021B1 (en) 1999-05-18 1999-05-18 Electronic component manufacturing method
US09/572,210 US6579748B1 (en) 1999-05-18 2000-05-17 Fabrication method of an electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11137857A JP3084021B1 (en) 1999-05-18 1999-05-18 Electronic component manufacturing method

Publications (2)

Publication Number Publication Date
JP3084021B1 true JP3084021B1 (en) 2000-09-04
JP2000332034A JP2000332034A (en) 2000-11-30

Family

ID=15208402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11137857A Expired - Lifetime JP3084021B1 (en) 1999-05-18 1999-05-18 Electronic component manufacturing method

Country Status (1)

Country Link
JP (1) JP3084021B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1056858C (en) * 1994-04-08 2000-09-27 三井化学株式会社 Composition for urethane-base plastic lens, urethane-base plastic lens obtained from the composition and process for the production of the plastic lens

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270719A (en) * 2001-03-07 2002-09-20 Sony Corp Semiconductor device and its manufacturing method
US7034386B2 (en) 2001-03-26 2006-04-25 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
FR2833754B1 (en) * 2001-12-13 2004-03-05 Gemplus Card Int PERMANENT HANDLE FOR COVERING CHIP
JP5095114B2 (en) * 2005-03-25 2012-12-12 富士フイルム株式会社 Method for manufacturing solid-state imaging device
JP4720560B2 (en) * 2006-03-16 2011-07-13 カシオ計算機株式会社 Manufacturing method of semiconductor device
US7615474B2 (en) 2006-11-22 2009-11-10 Seiko Epson Corporation Method for manufacturing semiconductor device with reduced damage to metal wiring layer
US8143173B2 (en) 2006-11-22 2012-03-27 Seiko Epson Corporation Method for manufacturing semiconductor device
TWI517268B (en) * 2009-08-07 2016-01-11 半導體能源研究所股份有限公司 Method for manufacturing terminal structure and method for manufacturing electronic device
TW202116535A (en) 2019-08-23 2021-05-01 日商長瀨化成股份有限公司 Method for producing sealed structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1056858C (en) * 1994-04-08 2000-09-27 三井化学株式会社 Composition for urethane-base plastic lens, urethane-base plastic lens obtained from the composition and process for the production of the plastic lens

Also Published As

Publication number Publication date
JP2000332034A (en) 2000-11-30

Similar Documents

Publication Publication Date Title
US7459729B2 (en) Semiconductor image device package with die receiving through-hole and method of the same
US6271469B1 (en) Direct build-up layer on an encapsulated die package
EP1354351B1 (en) Direct build-up layer on an encapsulated die package
EP1134804B1 (en) Thermally enhanced semiconductor carrier
US8658467B2 (en) Method of manufacturing stacked wafer level package
US5477087A (en) Bump electrode for connecting electronic components
US6579748B1 (en) Fabrication method of an electronic component
US7670876B2 (en) Integrated circuit device with embedded passive component by flip-chip connection and method for manufacturing the same
US6667557B2 (en) Method of forming an apparatus to reduce thermal fatigue stress on flip chip solder connections
US7655501B2 (en) Wafer level package with good CTE performance
US20080157358A1 (en) Wafer level package with die receiving through-hole and method of the same
JP2008193064A (en) Wafer level package with die receiving through-hole and method of the same
JP2007110117A (en) Wafer level chip scale package of image sensor, and method of manufacturing same
JP2008258621A (en) Semiconductor device package structure and formation method thereof
JP4176961B2 (en) Semiconductor device
JP3291289B2 (en) Electronic component manufacturing method
JP3084021B1 (en) Electronic component manufacturing method
US6897566B2 (en) Encapsulated semiconductor package free of chip carrier
US8035220B2 (en) Semiconductor packaging device
JP3496569B2 (en) Semiconductor device, its manufacturing method and its mounting structure
KR100674501B1 (en) Method for attaching semiconductor chip using flip chip bonding technic
US8501612B2 (en) Flip chip structure and method of manufacture
US6266249B1 (en) Semiconductor flip chip ball grid array package
JP2002261192A (en) Wafer level csp
JP2003297977A (en) Method for producing electronic component

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000523

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080630

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090630

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130630

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term