JP2002298279A - 状態応答検出システムおよび方法 - Google Patents

Abstract

(57)【要約】 【課題】 圧力、加速度、トルク、力、などを検出する
信頼性に富みかつ低コストである状態応答検出システム
およびその調整方法を提供する。 【解決手段】 ＡＳＩＣのＭＳＣ１０は、複数の検出素
子１から６に接続され、検出素子からの出力を共通信号
調整経路１０ｆへ多重化（１０ａ、１０ｂ、１０ｃ）す
る。検出素子は、温度信号を得るために、抵抗１０ｄ１
を経てバイアスされる。信号調整経路は、オフセット、
利得を補正する。製造時にセンサの特徴データが不揮発
性メモリ１０ｈに記憶され、それは指令によりホストコ
ントローラ１２へダウンロードされる。ＡＳＩＣの故障
診断用の診断テストブリッジＢＲ１、ＢＲ２と、検出素
子およびその接続の故障診断用の信号診断経路１０ｍ
と、も含まれる。ホストコントローラにダウンロードさ
れた特徴データは、温度、状態、診断信号の誤差の数学
的補正に用いられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的には、複数
の場所における状態を検出するシステムに関し、特に、
共通電子回路により多重検出素子を調整するシステムに
関する。

【０００２】

【従来の技術】多くのアプリケーションは、複数の場所
における圧力、加速度、トルク、および力のような状態
の検出を必要とする。自動車の環境における例をあげれ
ば、電動油圧ブレーキシステムすなわちＥＨＢシステム
は、一般に６つの場所における油圧の検出を必要とす
る。圧力検出は、閉ループ制動力制御のためにそれぞれ
の車輪において、またドライバ入力を検出するための場
所において、またシステムの予備圧力を検出するために
蓄圧機において、必要である。油圧検出点は全て、シス
テムコントローラ、すなわちマイクロプロセッサ、を有
する油圧制御ユニットすなわちＨＣＵを通る経路上にあ
るので、全ての異なる油圧系統圧力を検出する１つの部
材が存在しうる。完全な調整電子装置を有する６つの離
散した圧力センサを備えると適切な動作は得られるが、
圧力センサの総コストは、残りのシステム部品のコスト
に比し、望ましいコストよりも高くなる。

【０００３】

【発明が解決しようとする課題】従って、本発明の目的
は、上述の従来技術のシステムよりも信頼性に富みかつ
低コストの状態応答検出システムを提供することであ
る。さらにもう１つの目的は、圧力、加速度、トルク、
力、などに応答する比較的に低コストで、正確で、かつ
信頼性のある検出システム、および状態応答検出素子を
調整する改善された低コストな方法を提供することであ
る。

【０００４】

【課題を解決するための手段】略述すると、本発明によ
り製造された状態応答検出システムにおいては、複数の
検出素子はＡＳＩＣに接続され、任意の選択された検出
素子の出力は、アナログ多重化により共通信号調整回路
に接続される。検出素子の信号は、基本校正データを含
み部分調整を行うＡＳＩＣの信号調整回路によって調整
される。全ての検出素子のための完全な特徴データは、
ＡＳＩＣの不揮発性メモリに記憶され、ホストコントロ
ーラが適切な数学的演算を行い信号調整を完成するのに
必要な追加の補償量を供給しうるための指令に基づい
て、ホストコントローラ、例えば、マイクロプロセッサ
へ転送される。本発明の特徴によれば、検出素子および
検出素子接続の故障を診断するための診断回路経路が、
ＡＳＩＣ内に含まれている。もう１つの特徴によれば、
ＡＳＩＣの故障を診断するために、第１および第２の固
定されたテスト検出素子がＡＳＩＣ内に形成される。

【０００５】本発明の実施例によれば、検出素子は、高
温において焼成され流体圧力ポート内に配置するのに適
するガラス材料を経てダイヤフラムに接着されたシリコ
ン抵抗ブリッジのような、本技術分野において公知の個
々のひずみブリッジから形成される。加圧された時に、
流体は圧力ポート内に存在し、ダイヤフラムおよびブリ
ッジは弾性ひずみを受ける。ブリッジ内の抵抗はシリコ
ンから製造されているので、それらはひずみを受けた時
に抵抗の変化を生じる圧電抵抗効果を示す。そのブリッ
ジに電圧を印加することにより、ブリッジの出力には小
さい電圧変化を生じる。説明する実施例においては、６
つの検出素子のための回路が示されるが、回路は所望に
応じてもっと多い、または少ない検出素子に適応するよ
うに改変されうることを理解すべきである。

【０００６】説明する実施例によれば、ひずみブリッジ
と直列な電子的にプログラム可能である抵抗を経てブリ
ッジバイアスが供給される。その抵抗は、ブリッジから
温度信号を得るために特定値にセットされ、またはブリ
ッジを全供給電圧によりバイアスするためにゼロにセッ
トされうる。バイアス抵抗値の選択は、レジスタ値の選
択により行われる。温度信号の発生は、ブリッジの抵抗
の温度係数（ＴＣＲ）を利用し、低／ゼロＴＣＲのプロ
グラム可能な抵抗により分圧器を形成することによって
行われる。この手段による温度信号の発生は、従来から
行われている。

【０００７】本発明によれば、ブリッジ調整回路は、一
度に１つのブリッジを用いて機能するので、ブリッジバ
イアスおよび調整回路の入力へのそれぞれのブリッジ出
力をスイッチする手段が備えられる。これは、アナログ
マルチプレクサにより行われる。調整回路への入力は、
３つのレジスタ値により制御される。全てのブリッジ
は、常にＡＳＩＣの端子に接続されている。６つの圧力
センサ入力のほかに、２つの基準ブリッジも回路内に含
まれ、回路の診断テストの目的のためにアナログマルチ
プレクサレジスタにより選択される。基準ブリッジの機
能は、さらに以下に説明する。

【０００８】圧力に比例する信号の電子的にプログラム
可能なオフセットおよび利得の補正は、それぞれのレジ
スタの制御により行われる。この最小量の校正は、アナ
ログディジタル変換器（ＡＤＣ）の最大可能入力範囲を
用いるために、圧力信号の出力信号の出力範囲を最大化
するのに必要である。このアプローチを用いることによ
り、ＡＤＣブロックのビット分解を最小の受入れ可能な
レベルまで減少させ、それにより回路素子のサイズおよ
びコストを減少させうる。オプションの入力低域フィル
タが、高周波雑音源（例えば、ＥＭＩ）を減衰させるた
めに備えられ、電子的にプログラム可能な利得段の出力
にはオプションの低域フィルタが、システムを顧客の周
波数応答特性に適合させるために備えられる。

【０００９】診断機能は、回路の２つの部分により実現
される。第１の部分は検出素子診断回路であり、これ
は、選択されたブリッジ出力信号の追加に比例するオフ
セット補正され増幅された信号を供給する。理想的に
は、検出素子診断回路の出力は、圧力および温度によら
ず、従って、このパラメータの変化は、検出素子の故障
（例えば、ブリッジパラメータのドリフトまたはハード
の故障）を示すために用いられうる。補償された出力
の、製造時に記憶された値とのシステムによる比較は、
検出素子のパフォーマンスが劣化しているかどうかを決
定するために行われる。製造公差により、圧力および温
度依存が生じ、それは検出素子診断信号の正確さを低下
させ、またシステムレベルでの誤差検出能力を低下させ
る。選択されたブリッジからの圧力および温度信号のシ
ステムによる使用は、圧力および温度に関連する検出素
子診断信号の誤差を補正する手段を与え、もっと正確な
解析およびもっと精密な誤差検出能力を可能にする。

【００１０】診断機能を提供する回路の第２の部分は、
第１および第２の基準ブリッジである。これらの基準ブ
リッジの機能は、０およびフルスケールのブリッジ出力
にそれぞれ比例する固定ブリッジ信号を入力することで
ある。圧力信号、温度信号、および検出素子診断信号は
製造時に校正され、ＡＳＩＣの不揮発性メモリに記憶さ
れる。テストモードが起動されると、システムは圧力、
温度、および検出素子診断の出力信号を解析し、これら
の出力を製造時に記憶された値と比較し、回路のパフォ
ーマンスが劣化、または誤動作しているかどうかを決定
しうる。０およびフルスケールの基準ブリッジの使用
は、全ての回路経路の全動作範囲を完全に働かせ、広範
な診断能力を提供する。

【００１１】ディジタルポート機能は、ホストコントロ
ーラすなわちシステムコントローラへデータを送信し、
また前記コントローラからデータを受信するために備え
られている。システムコントローラは調整電子装置へ指
令を入力し、調整電子装置はそこでコントローラにより
要求された機能を行う。例えば、コントローラは、検出
素子２からの圧力情報を要求する。ディジタルポートは
その指令を受け、論理制御装置ブロックはその指令を確
認し（例えば、部分的にチェックし）かつデコードす
る。次に論理制御装置ブロックは、正しいマルチプレク
サのスイッチ位置をセットし、対応するレジスタ値をロ
ードし、アナログ信号経路が安定化するのを待ち、アナ
ログディジタル変換をトリガし、アナログディジタル変
換器の出力をディジタルポートにロードし、ディジタル
ポートに要求された情報を送信するように命令する。組
合わされた命令が実行され、１つより多くの情報が一度
に供給され（例えば、圧力、温度、および検出素子診断
が捕捉され一回の送信により転送される）、または、シ
ステムは、データのシーケンスを連続的に送信（例え
ば、Ｐ１、ＳＤＣ１、Ｐ２、ＳＤＣ２、Ｐ３、ＳＤＣ
３、Ｐ４、ＳＤＣ４、Ｐ５、ＳＤＣ５、Ｐ６、ＳＤＣ
６、Ｔ１、繰返し．．．）するように命令されうる。デ
ィジタルデータ送信のフォーマットは、顧客の要求に適
合するようにカストマイズされうる。

【００１２】システムの複雑さおよびコストを最小化す
るために、圧力信号、温度信号、および診断信号の最小
量の電子的校正が行われる。残りの信号補正は、ＡＳＩ
Ｃ内に記憶されている付加的係数を使用し、存在するシ
ステムコントローラ（例えば、マイクロプロセッサ）に
より行われる。校正においては、回路は２進レジスタ値
の制御により電子的に校正され、全てのディジタルセッ
ティングはＡＳＩＣ内の不揮発性メモリ（例えば、ＥＥ
ＰＲＯＭ）に記憶される。その場合、検出素子および回
路の出力（圧力、温度、および検出素子診断）は、全動
作パラメータ範囲における動作を決定するための圧力お
よび温度に関する集合としての特徴を有する。このテス
トデータから、残りの温度信号、圧力信号、および診断
信号の誤差が決定され、ＡＳＩＣの不揮発性メモリに記
憶される。調整電子装置は、補償係数をシステムコント
ローラへ通信する能力を有するので、それは、圧力信
号、温度信号、および診断信号の高精度の数学的補正を
行うその存在する能力を利用しうる。本発明の目的、利
点、および新しい特徴は、以下の説明を添付図面を参照
しつつ読む時に、さらに十分に明らかとなろう。

【００１３】

【発明の実施の形態】特に図２を参照すると、番号１
は、上述のブリッジの形式の状態応答検出素子を示す。
それは圧力に応答するものとして説明されるが、それ
は、そのようなブリッジ構造に適する加速度、トルク、
および力のような他の状態を検出するためにも用いられ
うる。

【００１４】ＡＳＩＣ（特定用途向け集積回路）のＭＳ
Ｃは、そのフロントエンドに第１、第２、および第３の
８対１アナログマルチプレクサ１０ａ、１０ｂ、１０ｃ
のそれぞれを形成されている。マルチプレクサ１０ａは
８つのアドレス位置ＩＰ０からＩＰ７を有し、マルチプ
レクサ１０ｂは８つのアドレス位置ＩＭ０からＩＭ７を
有し、マルチプレクサ１０ｃはアドレス位置ＧＤ０から
ＧＤ７を有する。それぞれの検出素子ブリッジは、ブリ
ッジノードＢＲＧ、接地ノードＧＮＤ、プラス出力ノー
ドＩＮＰ、およびマイナス出力ノードＩＮＭを有する。
検出素子１のプラス出力ノードはマルチプレクサ１０ａ
のＩＰ１に接続され、マイナス出力ノードはマルチプレ
クサ１０ｂのＩＭ１に接続され、接地ノードＧＮＤはマ
ルチプレクサ１０ｃのＧＤ１に接続されている。他の検
出素子も図１に示されているように、ＡＳＩＣ１０に同
様に接続される。それぞれの検出素子のブリッジ電圧ノ
ードは、ノードＢＲＧを経、電子的にプログラム可能な
低温度係数のバイアス抵抗１０ｄ１を経て、電圧源Ｖ
_pwrに接続されている。電子的にプログラム可能なバイ
アス抵抗１０ｄ１は、レジスタＲ ＲＥＧ、すなわち、
温度信号を得るために比較的に高い温度係数を有する選
択された検出素子ブリッジに接続されたバイアス抵抗を
調整するためのディジタルに制御される変数、により制
御される。あるアプリケーションにおいては、ブリッジ
はゼロ値の抵抗によりバイアスされうるが、このアプリ
ケーションにおいては、温度信号に比例する信号が、温
度誤差の回路補償のために用いられることを理解すべき
である。それぞれのブリッジを正しくバイアスするため
の特定の抵抗レベルは、後述のオフセットおよび利得と
共に校正時に選択される。ブリッジ電圧Ｖ_brgはまた、
増幅器１０ｄ２を経て後述されるアナログディジタル変
換器１０ｇへ供給される。

【００１５】マルチプレクサ１０ａ、１０ｂ、および１
０ｃは、それぞれのレジスタＭＩＰＲＥＧ、ＭＩＭ Ｒ
ＥＧ、およびＭＧＤ ＲＥＧにより制御される。検出素
子は、それぞれのマルチプレクサを同じアドレス位置に
セットし、選択された検出素子ブリッジの接地ノードを
信号接地に結合して、検出素子ブリッジのバイアスを完
成することにより制御される。プラス出力およびマイナ
ス出力は、共通信号調整回路経路１０ｆへ多重化され
る。指令は、さまざまなＡＳＩＣ部品の制御を同期させ
る論理制御装置セクション１０ｅから出される。指令
は、不揮発性メモリセクション１０ｈからの呼出しを行
い、また選択された検出素子ブリッジに対応するレジス
タ値を全ての場所へルーティングする。

【００１６】信号調整回路経路１０ｆは、検出されたパ
ラメータ、この特定の実施例においては圧力、を調整す
るために用いられる。検出素子ブリッジの、プラス出力
およびマイナス出力は、まず差動利得増幅器１０ｆ１へ
供給され、この増幅器の出力は、最初の検出素子オフセ
ット誤差を補正するためにその信号に加算される電圧Ｖ
_brgに比例するオフセット補正を供給するためのレジス
タＢ ＲＥＧにより制御される加算回路網１０ｆ２を含
むオフセット補正段に接続される。圧力に比例するオフ
セット補正された信号は、次に、レジスタＧ ＲＥＧに
より制御される可変利得増幅器１０ｆ３を含む利得段へ
供給され、それにより得られる調整された信号は、次に
アナログディジタル変換器１０ｇに接続される。低域フ
ィルタＬＰＦは図示されているように、差動増幅器１０
ｆ１の入力に入力雑音を減衰させるために、また可変利
得増幅器１０ｆ３の出力にシステムの要求に応じて圧力
をカストマイズするために、オプションとして備えられ
る。

【００１７】次にアナログディジタル変換器１０ｇは、
選択された検出素子に関連する全ての情報をディジタル
ワードに変換し、その情報をディジタルポート１０ｋを
経て図１に示されているシステムコントローラ１２へ送
る。この情報は、オフセットおよび利得を補正されてい
るが、ＡＳＩＣを簡単化しコストを削減するために温度
補正はされていない。後述するように、温度補償を行う
ために必要なデータは不揮発性メモリセクション１０ｈ
に記憶されており、それは、指令によりシステムコント
ローラ１２が信号の数学的補正を行い得るようにされた
時に、コントローラ１２にダウンロードされる。

【００１８】論理制御装置１０ｅは、圧力応答信号を捕
捉する検出素子を選択し、この検出素子のプラス出力お
よびマイナス出力はまた検出素子診断回路経路１０ｍへ
多重化され、加算ノード１０ｍ１において加算され、加
算された信号は、ブリッジドライブＶ_brgに比例し且つ
レジスタＣＢ ＲＥＧにより制御される加算回路網１０
ｍ２を含むオフセット補正段に接続される。オフセット
補正された信号は、次に、レジスタＣＧ ＲＥＧにより
制御される可変利得段１０ｍ３へ供給される。低域フィ
ルタＬＰＦは、好ましくは回路の応答を同調させるため
に用いられ、信号はアナログディジタル変換器１０ｇへ
入力される。これは、検出素子のプラス出力およびマイ
ナス出力の平均を与え、温度および圧力の入力パラメー
タとは無関係な情報を供給し、システムコントローラ１
２がこの情報を解析して、診断信号がある境界を越えて
変動する、検出素子または検出素子接続の故障が存在す
るかどうかを決定することを可能にする。

【００１９】第２の診断ツールは、ＡＳＩＣ自体の中に
形成された、固定テストブリッジＲＢ１およびＲＢ２に
より与えられ、これらはそれぞれ１つの状態、例えば、
ゼロ圧力、および第２の状態、例えば、フルスケール圧
力をシミュレートするようにされている。製造時におい
て、レジスタＲ ＲＥＧのレジスタ値はブリッジＲＢ
１、ＲＢ２に対し選択されているので、テストブリッジ
ＲＢ１に対するアドレス０が選択された時、またはテス
トブリッジＲＢ２に対するアドレス７が選択された時
は、それぞれのブリッジが、適切なレジスタ値により、
信号調整回路経路１０ｆ、温度回路経路、および経路素
子診断回路経路を経て多重化される。やはり製造時に記
憶された特徴データは、システムコントローラ１２がこ
の情報を解析し、ＡＳＩＣに故障があるかどうかを決定
することを可能にする。テストブリッジは、時間、温
度、または他のパラメータにより変化しない固定入力を
供給し、温度、圧力、および検出素子診断の回路が、状
態範囲、例えば、圧力範囲、の両極端において適正に機
能しているかどうかを決定する。

【００２０】ＡＳＩＣおよび検出素子の製造時におい
て、発行用ＡＳＩＣにより（ｂｙ ｉｓｓｕｉｎｇ Ａ
ＳＩＣ）ディジタルポート１０ｋを経て自動校正装置が
従来のように用いられ、回路内のさまざまなレジスタを
自動的にセットし、それらを個々の検出素子に同調さ
せ、これらの校正係数をＡＳＩＣの不揮発性メモリセク
ション１０ｈ内に記憶させる。このようにして、それぞ
れの検出素子は、カスタムのオフセット、利得、ブリッ
ジドライブ、および共通モード信号を使用可能にするレ
ジスタ値の組が記憶されているので、そのような情報の
変化が、それぞれの選択された検出素子に印加されるよ
うになる。全ての情報が不揮発性メモリに記憶される
と、検出素子およびＡＳＩＣは圧力および温度に関する
特性を与えられ、すなわち、ＡＳＩＣおよび検出素子は
加熱チャンバ内に置かれて異なる検出素子に対し圧力が
印加され、それぞれの温度および圧力のテストポイント
における出力信号が入力される。非線形温度誤差がある
ために、３つの温度状態が検出素子において取り上げら
れるが、圧力応答は線形であるために、２つの圧力点で
十分である。温度および圧力マトリックスのこの特徴デ
ータは、不揮発性メモリセクション１０ｈ内に記憶され
る。この情報は、システムコントローラがそれぞれの検
出素子の特定のパフォーマンスに応答し、例えば、ルッ
クアップテーブルまたは多項式係数の補正により適切な
数学的補償を行い、高精度の補償を実現することを可能
にする。このようにして、レジスタは、最初に２つの圧
力および１つの温度をセットされて検出素子を校正し、
この校正は、次に、追加の温度および圧力ポイントにお
ける特徴付けを可能にする。ここでの用語としての特徴
付けとは、これらの追加の温度および圧力ポイントにお
ける出力を得て、原校正データを変化または調整するこ
となく、このデータをテーブル形式で、または間接的に
多項式係数として、記憶することをいう。これは、シス
テムコントローラにおける出力信号を数学的に十分に補
正するために必要なデータの完全なマトリックスを与え
る。

【００２１】ディジタルポート１０ｋは、システムコン
トローラ１２へ、またはシステムコントローラ１２か
ら、ディジタル情報を転送するために用いられる。ディ
ジタルポートは、システムコントローラ１２から指令を
受け、その指令は論理制御装置１０ｅにより、従来から
のパリティチェックによるなどして適切に検査され、論
理制御装置セクションによりデコードされて、必要な機
能、例えば、マルチプレクサのアドレスの選択、不揮発
性メモリセクション１０ｈからの適切なレジスタセッテ
ィングのリコール、アナログディジタル変換の開始、お
よびその後のそのデータのディジタルポート１０ｋから
システムコントローラ１２への送信、を行う。その指令
は、単一の情報、例えば、指定された検出素子における
圧力状態、診断信号、または他の選択された情報、を得
て送信するために個々に出され、または、それは、選択
されたシーケンスにより連続的に指令を出し、検出素子
および診断のそれぞれから所望に応じてデータを得る。

【００２２】ＡＳＩＣ上の回路は、好ましくは、十分に
短い期間内にデータが得られるように形成されており、
一片の情報が従来技術に従って要求された時に、信号が
すでに十分に調整されているか、すなわち、システムコ
ントローラにより温度および圧力の補償を受けシステム
コントローラにより多重化されているか、または、本発
明によりシステムコントローラ内において行われた補償
により部分的に調整されているかは、例えば、数分の１
ミリ秒以内に同等となる。

【００２３】本発明によれば、アナログ調整はセンサシ
ステム、すなわち、ディジタル化された信号を供給する
ＡＳＩＣ、において行われ、次に信号の補償がホストコ
ントローラにおいて行われて、情報は、ＡＳＩＣの不揮
発性メモリからホストコントローラの揮発性メモリへ供
給される。本発明によれば、複数のセンサは、共通の電
気的に校正可能な温度信号、圧力信号、および診断信号
の補償調整経路へ多重化され、その経路は検出素子の誤
差の部分的補償を行い、その補償はデータ係数と共にホ
ストコントローラへ送られて、それぞれの検出素子をデ
ィジタル補償する。テストブリッジおよび検出素子診断
回路経路は、信頼性のある動作を保証するための継続す
る能力を有する。

【００２４】ＡＳＩＣのＭＳＣからシステムコントロー
ラへの特徴データの転送のための初期化シーケンスは、
図３ａ、図３ｂに示されており、ステップ１００におけ
る電力の印加と、ステップ１０２における工場において
記憶された特徴データの特定のものを転送するための指
令の送信と、ステップ１０４における送信確認と、エラ
ーが検出されたかどうかを確かめるための判断ステップ
１０６と、を含む。否定的な判断は、指令をデコード
し、他の回路ブロックを制御して指令を実行するステッ
プ１０８へ導き、次にパリティチェックのためのステッ
プ１１０へ、さらに誤差が検出されたかどうかを確かめ
る判断ステップ１１２へ進む。ここでの否定的応答は、
要求された情報をディジタルポートへロードするステッ
プ１１４へ導き、次に送信確認データを追加するステッ
プ１１６へ、さらにデータを送信するステップ１１８へ
進む。判断ブロック１０４および１１２における肯定的
応答はステップ１２０へ導き、そこでは誤差ビットがデ
ィジタルポートへロードされる。

【００２５】データの送信（ステップ１１８）に続い
て、ルーチンはステップ１２２へ進み、そこではシステ
ムコントローラのディジタルポートが送信を確認し、次
に判断ステップ１２４へ進み、誤差が検出されたかどう
かが調査される。もし誤差が検出されていなかったなら
ば、ルーチンはステップ１２６へ進み、そこではデータ
がシステムコントローラのメモリに記憶され、次にステ
ップ１３０へ進み、そこからステップ１０２へ進んで、
全ての特徴データがＡＳＩＣのＭＳＣからシステムコン
トローラへ転送されるまで、全ルーチンが繰返される。
判断ブロックの肯定的な判断もまた、ステップ１０２へ
復帰する。

【００２６】図４ａ、図４ｂには、代表的な検出素子
（ＳＥ１）におけるデータ捕捉が示されている。ステッ
プ１５０においては、システムコントローラが素子ＳＥ
１における検出素子データを送信するための指令を送
り、ステップ１５２においては、ディジタルポートがそ
の送信を受信して確認する。判断ステップ１５４は誤差
が検出されたかどうかを決定し、否定的判断の場合はル
ーチンはステップ１５６へ進み、そこでは論理ブロック
が指令をデコードし、かつ他の回路ブロックを制御して
指令を実行し、プロセスステップ１５８はパリティチェ
ックを行い、もう１つの誤差検出判断ブロック１６０に
至る。そこでの否定的応答はステップ１６２へ導き、ス
テップ１６２は、検出素子に関連する回路校正データを
不揮発性メモリからさまざまなレジスタへ転送し、次に
ステップ１６４は、アナログマルチプレクサのアドレス
をセットする。ステップ１６６においては、回路が安定
化しうるための時間遅延が与えられ、次にステップ１６
８においては、圧力信号、温度信号、および検出素子Ｓ
Ｅ１診断信号のアナログディジタル変換が行われる。こ
のＡＤＣ値は、ステップ１７０においてディジタルポー
トへロードされ、ステップ１７２においては、論理ブロ
ックがディジタルポートのデータに送信ビットを追加す
る。判断ステップ１５４および１６０へ帰り、肯定的な
決定の場合にはステップ１７４へ進み、そこでは検出さ
れた誤差ビットがディジタルポートにロードされる。プ
ロセスステップ１７２および１７４は、ステップ１７６
へ導き、ステップ１７６においては、ディジタルポート
がデータを転送し、ステップ１７８へ進むと、そこでは
システムコントローラのディジタルポートが送信を受信
して確認する。次に、判断ステップ１８０は、誤差が検
出されたかどうかをチェックし、肯定的応答の場合はル
ーチンを開始ステップ１５０へ復帰させ、否定的応答の
場合はステップ１８２へ進んで、ＳＥ１の圧力、温度、
および診断のデータをシステムコントローラのメモリに
記憶させる。ステップ１８４においては、システムコン
トローラは、記憶されている特徴データを用い、検出素
子ＳＥ１の圧力、温度、および診断のデータを数学的に
補正し、次にステップ１８６においては、システムコン
トローラは、検出素子ＳＥ１の補正された診断データを
故障スレショルドと比較する。判断ブロック１９０は、
故障が検出されたかどうかをチェックし、否定的応答の
場合はステップ１９２へ導き、そこではシステムコント
ローラは、制御アルゴリズムにおいて補正された検出素
子ＳＥ１の圧力データおよび温度データを用い、肯定的
応答の場合は制御アルゴリズムにおいてそのデータは用
いられずシステムコントローラは誤差を報告する。

【００２７】図５ａ、図５ｂは、１つのテスト、すなわ
ち基準ブリッジＲＢ１、における診断データ捕捉シーケ
ンスを示す。このシーケンスはステップ２００において
開始され、そこではシステムコントローラは、ＡＳＩＣ
のＭＳＣへ指令を送ってブリッジＲＢ１のデータを送信
させ、次にステップ２０２へ進むと、そこではＡＳＩＣ
のディジタルポートがその送信を受信して確認し、次に
誤差検出ステップ２０４へ進む。そこでの否定的応答は
ステップ２０６へ導き、ステップ２０６においては、論
理ブロックが指令をデコードし且つ他の回路ブロックを
制御して指令を実行し、次にステップ２０８へ進み、パ
リティチェックを行って内容を検査する。誤差検出ステ
ップ２１０の否定的応答は、ステップ２１２へ導き、そ
こではブリッジＲＢ１に関連する回路校正データが不揮
発性メモリから適切なレジスタへ転送され、次にステッ
プ２１４へ進むと、そこではアナログマルチプレクサア
ドレスがセットされる。ステップ２１６は、時間遅延を
与えて回路を安定化させ、次にステップ２１８において
は、圧力信号、温度信号、および検出素子診断信号がア
ナログ形式からディジタル形式に変換される。ステップ
２２０においては、変換値がディジタルポートへロード
され、ステップ２２２においては、論理ブロックがディ
ジタルポートのデータに送信確認を追加する。ステップ
２０４および２１０へ帰ると、誤差が検出された場合
は、ステップ２２４へ進み、そこでは誤差ビットがディ
ジタルポートへロードされ、次にステップ２２２へ進
み、そこでは確認ビットが追加される。ステップ２２２
から次にステップ２２６へ進み、そこではディジタルポ
ートがデータを送信し、次にステップ２２８へ進み、そ
こではシステムコントローラのディジタルポートがその
送信を受信して確認する。誤差が検出された場合は、こ
のルーチンは開始ステップ２００へ復帰し、もし誤差が
検出されなかった場合はルーチンはステップ２３２へ進
み、そこではブリッジＲＢ１の圧力、温度、および診断
のデータがシステムコントローラのメモリに記憶され
る。次に、システムコントローラはステップ２３４にお
いて、ブリッジＲＢ１が測定したデータと、対応するブ
リッジＲＢ１の特徴データと、の差を計算する。プロセ
スステップ２３６においては、システムコントローラ
は、その差を許容誤差限度と比較し、ステップ２３８に
おいて、誤差が検出されたかどうかを検査する。ここで
の否定的決定はステップ２４０へ導き、そこではシステ
ムコントローラは、ＡＳＩＣが診断チェックに合格した
と決定し、一方、肯定的決定はステップ２４２へ導き、
そこではシステムコントローラは誤差が生じたと決定
し、その誤差を報告する。

【００２８】本発明の実施例を詳細に開示したが、前述
の加速度、トルク、力などに応答する検出素子を用いる
などの、さまざまな改変は、本発明の精神、または添付
の特許請求の範囲から逸脱することなく採用されること
を理解すべきである。さらに、もし所望ならば、接地接
続を多重化せずに、または接地接続の多重化に追加し
て、ブリッジバイアスを多重化しうることを理解すべき
である。

【００２９】（関連出願）２００１年１月２６日付出願
の米国特許仮出願第６０／２６４，４７３号の３５Ｕ．
Ｓ．Ｃ．１１９（ｅ）（１）のもとでの権利を主張す
る。

【図面の簡単な説明】

【図１】複数の状態応答検出素子、ＡＳＩＣの形式の多
重検出素子調整回路、およびマイクロプロセッサの形式
のシステムコントローラを示す概略図である。

【図２】例として示された１つの検出素子と共に、図１
に示されている多重検出素子調整ＡＳＩＣを示す概略ブ
ロック回路図である。

【図３ａ】ＡＳＩＣからシステムコントローラへ特徴デ
ータを転送するための初期化シーケンスを示す。

【図３ｂ】ＡＳＩＣからシステムコントローラへ特徴デ
ータを転送するための初期化シーケンスを示す。

【図４ａ】例としての１つの検出素子（ＳＥ１）のため
のデータシーケンスを示す。

【図４ｂ】例としての１つの検出素子（ＳＥ１）のため
のデータシーケンスを示す。

【図５ａ】例としての１つの基準ブリッジ（ＲＢ１）の
ための診断データ捕捉シーケンスを示す。

【図５ｂ】例としての１つの基準ブリッジ（ＲＢ１）の
ための診断データ捕捉シーケンスを示す。

【符号の説明】

１ ブリッジ形検出素子 ２ ブリッジ形検出素子 ３ ブリッジ形検出素子 ４ ブリッジ形検出素子 ５ ブリッジ形検出素子 ６ ブリッジ形検出素子 １０ ＡＳＩＣ １０ａ アナログマルチプレクサ １０ｂ アナログマルチプレクサ １０ｃ アナログマルチプレクサ １０ｄ１ バイアス抵抗 １０ｆ 共通信号調整回路経路 １０ｆ２ 加算回路網 １０ｆ３ 可変利得増幅器 １０ｈ 不揮発性メモリセクション １０ｋ ディジタルポート １０ｍ 検出素子診断回路経路 １２ システムコントローラ ＢＲ１ 診断テストブリッジ ＢＲ２ 診断テストブリッジ ＩＮＭ マイナス出力ノード ＩＮＰ プラス出力ノード

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン エイ、ポウニング アメリカ合衆国 ロード アイランド、プ ロヴィデンス、イースト ストリート 22 Ｆターム(参考） 2F073 AA22 AB02 AB14 BB04 BC01 CC01 CC20 CD01 DD02 EE01 EF02 EF05 FF16 GG01 GG08 2F076 AA02 AA06 AA07

Claims (23)

【特許請求の範囲】
1. 【請求項１】 出力を有する複数の状態応答検出素子
   と、 前記検出素子の出力に接続されたアドレス可能入力を有
   する少なくとも１つのマルチプレクサを有する電子回路
   であって、前記少なくとも１つのマルチプレクサは信号
   調整回路経路に接続された出力を有し、前記信号調整回
   路経路は、調整部品と、前記検出素子および前記電子回
   路のそれぞれのための校正データおよび特徴データを記
   憶する不揮発性メモリと、前記不揮発性メモリから、前
   記マルチプレクサへ、またそれぞれの検出素子における
   信号を調整するためにアドレス指定されたそれぞれの検
   出素子のための前記信号調整部品へ、また外部コントロ
   ーラが前記調整された信号の数学的補正を行うことを可
   能にするために前記外部コントローラへ、データを送信
   するデータポートと、を有する、前記電子回路と、を含
   む状態応答検出システム。
2. 【請求項２】 前記検出素子はそれぞれブリッジ回路網
   を含み、それぞれのブリッジ回路網は、ブリッジ電圧ノ
   ードと、接地ノードと、プラス出力ノードと、マイナス
   出力ノードとを有し、さらに電圧源とそれぞれのブリッ
   ジ電圧ノードとの間に直列に接続され、選択されたバイ
   アスをそれぞれの検出ノードへ供給する電子的にプログ
   ラム可能な抵抗を含む請求項１記載の状態応答検出シス
   テム。
3. 【請求項３】 前記電子回路内に形成された、第１およ
   び第２の状態に応答しないテストブリッジ回路網をさら
   に含み、前記テストブリッジ回路網はそれぞれ、ブリッ
   ジ電圧ノードと、接地ノードと、プラス出力ノードと、
   マイナス出力ノードとを有し、前記出力ノードはマルチ
   プレクサを経て前記信号調整回路経路に接続され、前記
   第１のテストブリッジの前記プラスおよびマイナス出力
   は第１の値の信号を供給し、前記第２のテストブリッジ
   の前記プラスおよびマイナス出力は第２の値の信号を供
   給し、前記テストブリッジ回路網は電子回路の故障を診
   断するためのデータを供給する、請求項１記載の状態応
   答検出システム。
4. 【請求項４】 前記電子回路がＡＳＩＣである請求項１
   記載の状態応答検出システム。
5. 【請求項５】 加算回路および調整部品を含む検出素子
   診断回路経路をさらに含み、アドレス指定された検出素
   子の前記プラスおよびマイナス出力は前記加算回路に接
   続されて加算され、前記加算値は前記検出素子診断回路
   経路の前記調整部品へ供給されて診断信号を発生させ、
   前記検出素子および診断回路経路のそれぞれのための前
   記記憶された校正データおよび特徴データは、前記外部
   コントローラへ送信されて前記外部コントローラが前記
   診断信号の数学的補正を行うことを可能にする、請求項
   １記載の状態応答検出システム。
6. 【請求項６】 前記電子回路内に形成された、第１およ
   び第２の状態に応答しない検出素子テストブリッジ回路
   網をさらに含み、前記テストブリッジ回路網はそれぞ
   れ、ブリッジ電圧ノードと、接地ノードと、プラス出力
   ノードと、マイナス出力ノードとを有し、前記出力ノー
   ドはマルチプレクサを経て前記診断回路経路に接続さ
   れ、前記第１のテストブリッジ回路網の前記プラスおよ
   びマイナス出力は第１の値の信号を供給し、前記第２の
   テストブリッジ回路網の前記プラスおよびマイナス出力
   は第２の値の信号を供給し、前記テストブリッジ回路網
   は診断回路経路の故障を診断するためのデータを供給す
   る、請求項５記載の状態応答検出システム。
7. 【請求項７】 前記電子回路内に形成された、第１およ
   び第２の状態に応答しない検出素子テストブリッジ回路
   網をさらに含み、前記テストブリッジ回路網はそれぞ
   れ、ブリッジ電圧ノードと、接地ノードと、プラス出力
   ノードと、マイナス出力ノードとを有し、前記テストブ
   リッジ回路網は検出素子バイアスの故障の診断を可能に
   する、請求項２記載の状態応答検出システム。
8. 【請求項８】 検出される前記状態は、圧力、加速度、
   力、およびトルクの１つである請求項１記載の状態応答
   検出システム。
9. 【請求項９】 検出される前記状態は圧力である請求項
   １記載の状態応答検出システム。
10. 【請求項１０】 状態に依存する電圧出力を発生する複
    数の状態応答検出素子であって、前記検出素子はそれぞ
    れ、ブリッジ電圧ノードと、接地ノードと、プラス出力
    ノードと、マイナス出力ノードと、を備えたブリッジ回
    路網を有する前記複数の状態応答検出素子と、 電圧源と、 前記電圧源に接続されたそれぞれのブリッジ電圧ノード
    と、 第１、第２、および第３のマルチプレクサを有する電子
    回路であって、それぞれのマルチプレクサは出力および
    複数のアドレス入力位置を有し、それぞれの検出素子の
    前記プラスノードは前記第１のマルチプレクサのそれぞ
    れのマルチプ第２、および第３のマルチプレクサであっ
    て、それぞれのマルチプレクレクサアドレス位置に接続
    され、それぞれの検出素子の前記マイナスノードは前記
    第２のマルチプレクサのそれぞれのマルチプレクサアド
    レス位置に接続され、それぞれの検出素子の前記接地ノ
    ードは前記第３のマルチプレクサのそれぞれのアドレス
    位置に接続され、それぞれのレジスタがそれぞれのマル
    チプレクサに接地されている、前記電子回路と、 前記第３マルチプレクサの前記出力が接続されている信
    号接地と、 信号調整回路経路が、プラス入力およびマイナス入力お
    よび出力を有する差動増幅器であって、前記第１マルチ
    プレクサの前記出力が前記差動増幅器の前記プラス入力
    に接続され前記第２マルチプレクサの前記出力が前記差
    動増幅器の前記マイナス入力に接続されている前記差動
    増幅器と、出力および入力を有する加算回路を有するオ
    フセット補正回路網であって前記入力が前記差動増幅器
    の前記出力に接続されている前記オフセット補正回路網
    と、レジスタにより制御されブリッジ電圧に比例する補
    正を供給するオフセット回路と、前記オフセット補正回
    路網の前記出力に接続された入力を有し且つ利得補正レ
    ジスタにより制御される可変利得増幅器を有する利得補
    正回路網と、を含む前記信号調整回路経路と、 ディジタルポートと、 入力および出力を有するアナログディジタル変換器であ
    って、前記利得補正回路網の出力が前記アナログディジ
    タル変換器へ入力され、検出された状態に対応するディ
    ジタル信号を前記ディジタルポートへ供給する、前記ア
    ナログディジタル変換器と、 論理制御装置および不揮発性メモリセクションであっ
    て、前記不揮発性メモリセクションは前記論理制御装置
    の制御を受けていくつかのレジスタに接続され、前記デ
    ィジタルポートは外部コントローラへデータを送信し且
    つ外部コントローラからデータを受信するためのインタ
    フェースを形成し、前記不揮発性メモリは前記外部コン
    トローラへデータを供給し前記外部コントローラが状態
    センサ信号の数学的誤差補正を行うことを可能にし、前
    記論理制御装置は選択された検出素子から検出素子デー
    タを得るための指令を供給する、前記論理制御装置およ
    び前記不揮発性メモリセクションと、を含む状態応答検
    出素子システム。
11. 【請求項１１】 前記電圧源とそれぞれのブリッジ電圧
    ノードとの間に直列に接続され、選択されたバイアスを
    それぞれの検出素子へ前記検出素子が選択された時に供
    給する電子的にプログラム可能な抵抗と、前記電子的に
    プログラム可能な抵抗に接続され、不揮発性メモリから
    データを受取り、前記抵抗の値を制御するレジスタと、
    をさらに含む請求項１０記載の状態応答検出素子システ
    ム。
12. 【請求項１２】 前記状態は、圧力、加速度、トルク、
    および力の１つである請求項１０記載の状態応答検出素
    子システム。
13. 【請求項１３】 前記状態は圧力である請求項１０記載
    の状態応答検出素子システム。
14. 【請求項１４】 前記電子回路内に形成された、第１お
    よび第２の状態に応答しないテストブリッジ回路網をさ
    らに含み、それぞれのテストブリッジ回路網は、ブリッ
    ジ電圧ノードと、接地ノードと、プラス出力ノードと、
    マイナス出力ノードとを有し、前記出力ノードおよび前
    記接地ノードはマルチプレクサを経て前記信号調整回路
    経路および信号接地にそれぞれ接続され、前記第１のテ
    ストブリッジ回路網の前記プラス出力ノードおよび前記
    マイナス出力ノードは第１の値の信号を供給し、前記第
    ２のテストブリッジ回路網の前記プラス出力ノードおよ
    びマイナス出力ノードは第２の値の信号を供給し、前記
    テストブリッジ回路網は電子回路の故障を診断するため
    のデータを供給する、請求項１０記載の状態応答検出素
    子システム。
15. 【請求項１５】 前記電子回路内に形成された、第１お
    よび第２の状態に応答しないテストブリッジ回路網をさ
    らに含み、それぞれのテストブリッジ回路網は、ブリッ
    ジ電圧ノードと、接地ノードと、プラス出力ノードと、
    マイナス出力ノードとを有し、前記テストブリッジ回路
    網は検出素子バイアスの故障の診断を可能にする、請求
    項１１記載の状態応答検出素子システム。
16. 【請求項１６】 前記電子回路がＡＳＩＣである請求項
    １０記載の状態応答検出素子システム。
17. 【請求項１７】 加算回路および調整部品を含む検出素
    子診断回路経路をさらに含み、アドレス指定された検出
    素子の前記プラスおよびマイナス出力は前記加算回路に
    接続されて加算され、前記加算値は前記検出素子診断回
    路経路の前記調整部品へ供給されて診断信号を発生さ
    せ、前記検出素子および診断回路経路のそれぞれのため
    の前記記憶された校正データおよび特徴データは、前記
    外部コントローラへ送信されて前記外部コントローラが
    前記診断信号の数学的補正を行うことを可能にする、請
    求項１０記載の状態応答検出素子システム。
18. 【請求項１８】 前記電子回路内に形成された、第１お
    よび第２の状態に応答しない検出素子テストブリッジ回
    路網をさらに含み、前記テストブリッジ回路網はそれぞ
    れ、ブリッジ電圧ノードと、接地ノードと、プラス出力
    ノードと、マイナス出力ノードとを有し、前記出力ノー
    ドはマルチプレクサを経て前記診断回路経路および信号
    接地にそれぞれ接続され、前記第１のテストブリッジ回
    路網の前記プラスおよびマイナス出力は第１の値の信号
    を供給し、前記第２のテストブリッジ回路網の前記プラ
    スおよびマイナス出力は第２の値の信号を供給し、前記
    テストブリッジ回路網は診断回路経路の故障を診断する
    ためのデータを供給する、請求項１７記載の状態応答検
    出素子システム。
19. 【請求項１９】 複数の状態検出ブリッジ素子を有する
    状態応答検出システムにおける方法において、前記方法
    は、 それぞれの検出素子に対しバイアスを供給するステップ
    と、 マルチプレクサを有する電子回路と、信号調整部品、ア
    ナログディジタル変換器、論理制御装置、不揮発性メモ
    リ、およびデータを送受信するディジタルポートを有す
    る信号調整回路経路と、を配設するステップと、 それぞれの検出素子に対する電子校正データを前記シス
    テムの製造時に得てその情報を不揮発性メモリに記憶さ
    せるステップと、 前記電子コントローラを外部コントローラに接続するス
    テップと、 不揮発性メモリからデータを転送し、前記外部コントロ
    ーラが調整されたディジタル信号に対し数学的補正を行
    うことを可能にするステップと、 前記マルチプレクサのアドレスを選択し、選択されたブ
    リッジ検出素子の出力を前記信号調整回路経路に接続
    し、基本オフセットデータおよび利得校正データを前記
    信号調整経路内の前記信号調整部品へ送信するステップ
    と、 不揮発性メモリから送られた前記基本オフセットデータ
    および利得校正データを用い、前記アドレス指定された
    検出素子を部分的に調整し、部分的に調整された信号を
    供給するステップと、 前記部分的に調整された信号をアナログディジタル変換
    器においてアナログ形式からディジタル形式に変換しデ
    ィジタル信号を供給するステップと、 前記ディジタル信号を前記外部コントローラへ送信する
    ステップと、 前記不揮発性メモリから転送されたデータを用い、前記
    外部コントローラにおいて前記ディジタル信号に対し数
    学的補正を行うことにより前記部分的に調整された信号
    の調整を完成するステップと、を含む前記方法。
20. 【請求項２０】 前記電子回路内に第１の状態に応答し
    ないテストブリッジであって、前記第１のブリッジは第
    １の基準電圧を供給する前記第１の状態に応答しないテ
    ストブリッジを形成するステップと、 前記電子回路内に第２の状態に応答しないテストブリッ
    ジであって、前記第２のブリッジは第２の基準電圧を供
    給する前記第２の状態に応答しないテストブリッジを形
    成するステップと、をさらに含み、前記第１および第２
    のテストブリッジは電子回路の故障の診断に用いられる
    基準データを供給する、請求項１９記載の方法。
21. 【請求項２１】 前記選択された検出素子のプラス出力
    およびマイナス出力を加算する加算回路と、検出素子お
    よび検出素子接続の故障の診断に用いられる基準データ
    を供給する、前記信号調整回路経路のオフセット補正回
    路網および利得補正回路網に対応するオフセット部品お
    よび利得部品と、を含む前記電子回路内の検出素子診断
    回路経路を形成するステップをさらに含む、請求項１９
    記載の方法。
22. 【請求項２２】 前記電子回路の故障は前記検出素子バ
    イアスの故障を含む請求項２０記載の方法。
23. 【請求項２３】 前記電子回路をＡＳＩＣとして形成す
    るステップをさらに含む請求項１９記載の方法。