JP2002289957A - Package for housing optical semiconductor element - Google Patents

Package for housing optical semiconductor element

Info

Publication number
JP2002289957A
JP2002289957A JP2001086032A JP2001086032A JP2002289957A JP 2002289957 A JP2002289957 A JP 2002289957A JP 2001086032 A JP2001086032 A JP 2001086032A JP 2001086032 A JP2001086032 A JP 2001086032A JP 2002289957 A JP2002289957 A JP 2002289957A
Authority
JP
Japan
Prior art keywords
semiconductor element
optical semiconductor
package
conductor layer
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001086032A
Other languages
Japanese (ja)
Inventor
Masanobu Ishida
政信 石田
Mitsuo Yanagisawa
美津夫 柳沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001086032A priority Critical patent/JP2002289957A/en
Publication of JP2002289957A publication Critical patent/JP2002289957A/en
Pending legal-status Critical Current

Links

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Die Bonding (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve mounting reliability to the external circuit board of a relatively large thermal expansion coefficient and the mounting reliability to the package of an optical semiconductor element, to prevent position deviation of the optical semiconductor element housed inside the package and an optical fiber, and to prevent the degradation of the conversion efficiency of signals. SOLUTION: The package A for housing the optical semiconductor element is provided with a ceramic wiring board 1, provided with an optical semiconductor element loading part on an upper surface, a frame body 2 attached on the wiring board 1, so as to surround the loading part of the optical semiconductor element 4 and provided with an inlet part 9 for introducing optical signals, a lid member 3 attached to the upper surface of the frame body 2 for sealing the optical semiconductor element 4 and a connection terminal 13 for connecting the external circuit board B on the surface on the opposite side of the loading part of the optical semiconductor element 4 of the wiring board 1. The loading part of the optical semiconductor element 4 of the wiring board 1 is provided with a conductor layer 7 for attaching the optical semiconductor element 4, and the conductive layer 7 is attached and formed in a mesh shape or a stripe shape.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、内部に光半導体素
子を収納するための光半導体素子収納用パッケージに関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical semiconductor element housing package for housing an optical semiconductor element therein.

【0002】[0002]

【従来技術】従来、光半導体素子を収納する光半導体素
子収納用パッケージは、一般にFe/Ni/Co合金や
Cu/W合金等の凹状の金属製容器と、その容器の開口
部を封止するための金属製の蓋体から構成されており、
この金属製容器内の底部中央に光半導体素子を搭載固定
するための搭載部が設けられている。また、この金属製
容器の側壁部には、アルミナなどのセラミックスからな
る絶縁基板の表面に配線導体層を設けた配線基板および
光ファイバーを導入する導入部が側壁部を貫通して設け
られ、例えば、光ファイバーから送られた信号を光半導
体素子で電気信号に変換し、配線基板を通じて外部回路
に伝達する構造からなる。
2. Description of the Related Art Conventionally, an optical semiconductor element housing package for housing an optical semiconductor element generally seals a concave metal container such as an Fe / Ni / Co alloy or a Cu / W alloy and an opening of the container. It consists of a metal lid for
A mounting portion for mounting and fixing the optical semiconductor element is provided at the center of the bottom of the metal container. In addition, on the side wall portion of the metal container, a wiring board provided with a wiring conductor layer on the surface of an insulating substrate made of ceramics such as alumina and an introduction portion for introducing an optical fiber are provided through the side wall portion. It has a structure in which a signal sent from an optical fiber is converted into an electric signal by an optical semiconductor element and transmitted to an external circuit through a wiring board.

【0003】また、最近では、部品の軽薄化に伴いパッ
ケージを所定の外部回路基板に実装する形態が要求され
ている。この要求に対して最近では、従来から周知の多
層セラミック加工手法を用いて、アルミナなどのセラミ
ック絶縁基板の表面や内部にタングステンからなる配線
導体層を形成し、その表面に、光半導体素子搭載部を形
成し、この搭載部を囲むようにして枠体を取り付けてキ
ャビティを形成し、これを蓋体によって封止したパッケ
ージも提案されている。このパッケージでは、配線基板
の側面や底面にリード端子を取着し半田によって実装し
たり、底面にピン端子を取着して外部回路基板に、ピン
を垂直挿入することによって外部回路基板に実装するこ
とも提案されている。
[0003] Recently, as components become lighter and thinner, a form in which a package is mounted on a predetermined external circuit board is required. In response to this requirement, recently, a wiring conductor layer made of tungsten has been formed on the surface or inside of a ceramic insulating substrate made of alumina or the like using a conventionally known multilayer ceramic processing technique, and the optical semiconductor element mounting portion has been formed on the surface. There is also proposed a package in which a cavity is formed by mounting a frame so as to surround the mounting portion, and the cavity is sealed by a lid. In this package, lead terminals are attached to the side and bottom of the wiring board and mounted by soldering, or pin terminals are attached to the bottom and mounted on the external circuit board by vertically inserting pins into the external circuit board It has also been suggested.

【0004】[0004]

【発明が解決しようとする課題】近年の光通信の拡大に
伴い、前記光半導体素子収納用パッケージの外部回路基
板への実装を自動化すること要求されているが、従来の
リード端子やピン端子を用いたパッケージの場合、リー
ド端子は通常、パッケージと外部回路基板基板との実装
における応力の発生を緩和する為に長めに設定されてい
るために、実装時にずれが発生しやすく、また実装時の
半田量を一定にできないなどの問題から、高周波信号の
伝達がずれによって変動するという問題があった。ま
た、ピン端子を用いた場合では、挿入したピンが前記外
部回路基板基板から突出し、これによって高周波信号の
反射損失が大きくなるという問題があった。
With the recent expansion of optical communication, it has been required to automate the mounting of the optical semiconductor element housing package on an external circuit board. In the case of the package used, the lead terminals are usually set to be long to reduce the generation of stress in the mounting of the package and the external circuit board. There is a problem that the transmission of the high-frequency signal fluctuates due to a shift due to a problem that the amount of solder cannot be made constant. Further, in the case where the pin terminal is used, there is a problem that the inserted pin protrudes from the external circuit board, thereby increasing the reflection loss of the high-frequency signal.

【0005】これらの問題に対して、リード端子やピン
端子に代えて、ボール状などの半田によって直接実装す
ることも考えられる。一般に、光半導体素子は熱膨張係
数が5〜7×10-6/℃程度であり、一方、外部回路基
板は、有機樹脂を絶縁材料として含有しており、熱膨張
係数が10〜15×10-6/℃のいわゆるプリント配線
基板からなる。そこで、パッケージをアルミナなどのセ
ラミックスによって形成した場合、アルミナセラミック
スは熱膨張係数が6〜7×10-6/℃と光半導体素子と
近似しているために、光半導体素子に対する実装信頼性
は高いものの、外部回路基板との熱膨張差が大きいこと
から外部回路基板への実装信頼性の点で問題があった。
In order to solve these problems, it is conceivable to mount directly by soldering in a ball shape or the like instead of the lead terminal or the pin terminal. Generally, an optical semiconductor element has a thermal expansion coefficient of about 5 to 7 × 10 −6 / ° C., while an external circuit board contains an organic resin as an insulating material and has a thermal expansion coefficient of 10 to 15 × 10 −10. It consists of a so-called printed wiring board of -6 / ° C. Therefore, when the package is formed of ceramics such as alumina, the alumina ceramics has a thermal expansion coefficient of 6 to 7 × 10 −6 / ° C., which is close to that of the optical semiconductor element, so that the mounting reliability for the optical semiconductor element is high. However, since the thermal expansion difference between the external circuit board and the external circuit board is large, there is a problem in reliability of mounting on the external circuit board.

【0006】この問題に対して、パッケージを高熱膨張
のセラミックスによって形成すると、パッケージの外部
回路基板への実装信頼性は向上するものの、パッケージ
と光半導体素子との熱膨張差が大きくなるために、実装
信頼性が低下し、特に熱膨張差によってパッケージ上に
搭載された光半導体素子に応力が発生し、この応力によ
って光ファイバとの位置ずれが発生し、これによる光半
導体素子と光ファイバ間での信号の変換効率が低下する
という問題があった。
In order to solve this problem, if the package is formed of ceramics having a high thermal expansion, the reliability of mounting the package on an external circuit board is improved, but the difference in thermal expansion between the package and the optical semiconductor element is increased. The mounting reliability is reduced, and a stress is generated in the optical semiconductor device mounted on the package due to a difference in thermal expansion, and the stress causes a displacement between the optical semiconductor device and the optical semiconductor device. However, there is a problem in that the conversion efficiency of the signal is reduced.

【0007】従って、本発明の目的は、熱膨張係数の比
較的大きい外部回路基板に対する実装信頼性および光半
導体素子のパッケージに対する実装信頼性に優れ、また
パッケージ内に収納された光半導体素子と光ファイバと
の位置ずれを防止し、信号の変換効率の劣化を防止した
光半導体素子収納用パッケージを提供することを目的と
するものである。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to improve the mounting reliability of an external circuit board having a relatively large coefficient of thermal expansion and the mounting reliability of an optical semiconductor device in a package. It is an object of the present invention to provide a package for housing an optical semiconductor element in which a displacement with respect to a fiber is prevented and deterioration of signal conversion efficiency is prevented.

【0008】[0008]

【課題を解決するための手段】本発明者らは、上記の課
題に対して検討を重ねた結果、パッケージ内の光半導体
素子の実装にあたって、セラミック配線基板表面に前記
光半導体素子を取着するための導体層が形成され、この
導体層を介して光半導体素子が実装されるが、この導体
層をメッシュ状あるいはストライプ状に加工することに
よって、セラミック配線基板の熱膨張を高めて外部回路
基板の熱膨張に近似させた場合においても、光半導体素
子の実装に対して何ら影響を及ぼすことなく、光信号の
劣化のない高信頼性の光半導体素子収納用パッケージが
得られることを見いだし、本発明に至った。
Means for Solving the Problems As a result of repeated studies on the above problems, the present inventors attach the optical semiconductor element to the surface of the ceramic wiring board when mounting the optical semiconductor element in the package. A conductive layer is formed through the conductive layer, and the optical semiconductor element is mounted through the conductive layer. By processing the conductive layer into a mesh shape or a stripe shape, the thermal expansion of the ceramic wiring board is increased, and the external circuit board is formed. It is found that even when the thermal expansion of the optical semiconductor device is approximated, a highly reliable package for storing the optical semiconductor device without deteriorating the optical signal can be obtained without any influence on the mounting of the optical semiconductor device. Invented the invention.

【0009】即ち、本発明の光半導体素子収納用パッケ
ージは、上面に光半導体素子搭載部を有するセラミック
配線基板と、該光半導体素子搭載部を取り囲むように前
記配線基板上に取り付けられ、且つ光信号を導入するた
め導入部が設けられた枠体と、前記枠体の上面に取着さ
れ、前記光半導体素子を封止するための蓋部材と、を具
備し、前記配線基板の前記光半導体素子搭載部とは反対
側の面に、外部回路基板に接続するための接続端子を有
するものであって、前記配線基板の前記光半導体素子搭
載部には、光半導体素子を取着するための導体層が設け
られており、該導体層をメッシュ状あるいはストライプ
状に被着形成することによって、光半導体素子にかかる
応力を緩和することができる。
That is, an optical semiconductor element housing package of the present invention comprises a ceramic wiring board having an optical semiconductor element mounting portion on an upper surface, an optical semiconductor element mounting portion surrounding the optical semiconductor element mounting portion, the optical semiconductor element mounting portion mounted on the wiring substrate, A frame provided with an introduction portion for introducing a signal, and a lid member attached to an upper surface of the frame and sealing the optical semiconductor element; and On the surface on the side opposite to the element mounting portion, having a connection terminal for connecting to an external circuit board, the optical semiconductor element mounting portion of the wiring board, for mounting an optical semiconductor element A conductor layer is provided, and the stress applied to the optical semiconductor element can be reduced by forming the conductor layer in a mesh shape or a stripe shape.

【0010】また、本発明によれば、前記配線基板が、
配線導体層と絶縁基板とから構成されており、絶縁基板
の熱膨張係数が8×10-6/℃以上であることによっ
て、パッケージの有機樹脂を含有するプリント配線基板
などの外部回路基板への実装信頼性を高めることができ
る。
Further, according to the present invention, the wiring board includes:
It is composed of a wiring conductor layer and an insulating substrate. When the thermal expansion coefficient of the insulating substrate is at least 8 × 10 −6 / ° C., it can be applied to an external circuit board such as a printed wiring board containing an organic resin of a package. Mounting reliability can be improved.

【0011】なお、導体層がメッシュ状である場合、メ
ッシュの各空隙部の1つの大きさを、0.25〜4mm
2であることが、またストライプ状である場合、空隙部
の幅が0.5〜2mmであることが、本発明の効果を充
分に発揮させる上で望ましい。
When the conductor layer is in the form of a mesh, one size of each gap of the mesh is set to 0.25 to 4 mm.
In the case of a stripe shape, the width of the gap is preferably 0.5 to 2 mm in order to sufficiently exert the effects of the present invention.

【0012】また、前記メッシュ状あるいはストライプ
状の導体層および前記配線導体層は、高周波信号の伝送
損失を低減するために、銅または銀を主体とする低抵抗
の導体材料からなることが望ましい。
Preferably, the mesh-shaped or stripe-shaped conductor layer and the wiring conductor layer are made of a low-resistance conductor material mainly composed of copper or silver in order to reduce transmission loss of a high-frequency signal.

【0013】また、配線基板の絶縁基板を、1000℃
以下で焼成可能な低温焼成セラミック材料によって形成
することによって、前記メッシュ状あるいはストライプ
状の導体層や配線導体層と同時焼成することができる。
また、本発明によれば、接続端子が半田からなる場合に
おいて、特に有効である。
[0013] The insulating substrate of the wiring substrate is set at 1000 ° C.
By using a low-temperature fired ceramic material that can be fired below, it can be fired simultaneously with the mesh-shaped or stripe-shaped conductor layer or the wiring conductor layer.
Further, according to the present invention, it is particularly effective when the connection terminal is made of solder.

【0014】本発明の光半導体素子収納用パッケージに
よれば、上記のように、配線基板の光半導体素子を搭載
する部分に設けられる導体層をメッシュ状あるいはある
いはストライプ状に形成することによって、配線基板を
構成する絶縁基板と光半導体素子との熱膨張差が大きい
場合においてもメッシュ状あるいはストライプ状の導体
層によって、熱膨張差に起因する応力を緩和することが
でき、応力の発生による光ファイバーから光半導体素子
への光信号の伝達時の劣化を防止することができるとと
もに、絶縁基板を外部回路基板の熱膨張に整合させるこ
とができ、パッケージの外部回路基板への実装信頼性を
高めることができる。
According to the package for housing an optical semiconductor element of the present invention, as described above, the conductor layer provided on the portion of the wiring substrate on which the optical semiconductor element is mounted is formed in a mesh shape or a stripe shape, whereby the wiring is formed. Even when the difference in thermal expansion between the insulating substrate and the optical semiconductor element constituting the substrate is large, the stress caused by the difference in thermal expansion can be reduced by the mesh-shaped or stripe-shaped conductor layer. In addition to preventing deterioration during transmission of an optical signal to the optical semiconductor element, the insulating substrate can be matched to the thermal expansion of the external circuit board, and the reliability of mounting the package on the external circuit board can be improved. it can.

【0015】[0015]

【発明の実施の形態】次に本発明を添付の図面に基づき
詳細に説明する。図1は本発明の光半導体素子収納用パ
ッケージの一例を説明するための(a)概略平面図と、
(b)(a)のv−v断面図である。なお、(a)では
説明の便宜上、蓋部材を除いた。図中、1はセラミック
配線基板、2は枠体、3は蓋部材である。この配線基板
1と枠体2と蓋部材3によってキャビティが形成され、
このキャビティ内に光半導体素子4が収納される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail with reference to the accompanying drawings. FIG. 1 is a schematic plan view (a) for explaining an example of an optical semiconductor element housing package of the present invention,
(B) It is vv sectional drawing of (a). In FIG. 7A, the lid member is omitted for convenience of explanation. In the figure, 1 is a ceramic wiring board, 2 is a frame, and 3 is a lid member. A cavity is formed by the wiring board 1, the frame 2 and the lid member 3,
The optical semiconductor element 4 is accommodated in this cavity.

【0016】配線基板1は、絶縁基板5と配線導体層6
とを具備しており、配線基板1のキャビティ側の上面の
略中央部には、光半導体素子4を載置する為の載置部が
形成されている。その載置部には、光半導体素子4を接
着固定するための導体層7が形成されており、例えばシ
リコンなどからなる光半導体素子基板4aの上に光電変
換素子部4bが形成された光半導体素子4が、金−ゲル
マニウム等の半田材(図示せず)により導体層7に接着
固定される。
The wiring board 1 includes an insulating substrate 5 and a wiring conductor layer 6.
A mounting portion for mounting the optical semiconductor element 4 is formed substantially at the center of the upper surface of the wiring substrate 1 on the cavity side. A conductor layer 7 for bonding and fixing the optical semiconductor element 4 is formed on the mounting portion. For example, an optical semiconductor in which a photoelectric conversion element section 4b is formed on an optical semiconductor element substrate 4a made of silicon or the like. The element 4 is bonded and fixed to the conductor layer 7 with a solder material (not shown) such as gold-germanium.

【0017】また、枠体2は、セラミックスあるいは金
属から構成され、光ファイバ8による光信号を光電変換
素子4bに到達させるために、枠体2には、光ファイバ
ー8を導入するための導入部9が形成されている。この
導入部9には、例えば、枠体2を貫通する貫通孔10が
形成されており、この貫通孔10には、光ファイバー8
を固定する筒状の固定部材11が貫通孔10の外面にロ
ウ材によって取着されている。この枠体2における固定
部材11の取着面には、予め導体層(図示せず)が形成
されており、その導体層表面にニッケルメッキ層や金メ
ッキ層が施され、固定部材11のロウ付け性を高め固定
部材11が枠体2に強固に固定されている。
The frame 2 is made of ceramics or metal. In order for the optical signal from the optical fiber 8 to reach the photoelectric conversion element 4b, the frame 2 has an introduction portion 9 for introducing the optical fiber 8. Are formed. For example, a through hole 10 that penetrates the frame 2 is formed in the introduction portion 9, and the optical fiber 8 is formed in the through hole 10.
Is fixed to the outer surface of the through hole 10 with a brazing material. A conductor layer (not shown) is previously formed on the attachment surface of the fixing member 11 of the frame 2, and a nickel plating layer or a gold plating layer is applied to the surface of the conductor layer, and the fixing member 11 is brazed. The fixing member 11 is firmly fixed to the frame body 2 with enhanced properties.

【0018】そして、光ファイバー8が筒状の固定部材
11を貫通して支持され、貫通孔10を経由してキャビ
ティ内に導入され、光半導体素子4の間で光信号の授受
ができるように配置されている。なお、筒状固定部材1
1と光ファイバ8とは、半田材や樹脂封止等によって固
定される。
The optical fiber 8 is supported through the cylindrical fixing member 11, is introduced into the cavity through the through hole 10, and is arranged so that an optical signal can be transmitted and received between the optical semiconductor elements 4. Have been. In addition, the cylindrical fixing member 1
The optical fiber 1 and the optical fiber 8 are fixed by a solder material, resin sealing or the like.

【0019】また、枠体2の上面には、例えばFe−N
i−Co合金やFe−Ni合金等の金属材料からなる蓋
部材3がシームウェルド法等の溶接によって接合され、
キャビティ内を気密に封止している。
On the upper surface of the frame 2, for example, Fe-N
A cover member 3 made of a metal material such as an i-Co alloy or an Fe-Ni alloy is joined by welding such as a seam welding method,
The inside of the cavity is hermetically sealed.

【0020】さらに、配線基板1の下面には、接続パッ
ド12を介して接続端子13が取着形成されている。こ
の例では、接続端子13として、ボール状半田が取着さ
れている。
Further, connection terminals 13 are attached to the lower surface of the wiring board 1 via connection pads 12. In this example, a ball-shaped solder is attached as the connection terminal 13.

【0021】また、このパッケージAは、外部回路基板
Bに実装されている。外部回路基板Bは、絶縁基体14
の表面にパッケージAを実装するための接続パッド15
が形成されており、図1に示すように、パッケージA
は、パッケージA側の接続パッド12が外部回路基板B
の接続パッド15とボール状半田からなる接続端子13
によって接続固定される。
The package A is mounted on an external circuit board B. The external circuit board B includes an insulating base 14.
Pad 15 for mounting package A on the surface of
Are formed, and as shown in FIG.
Means that the connection pads 12 on the package A side are connected to the external circuit board B
Connection pad 15 and connection terminal 13 made of ball-shaped solder
The connection is fixed.

【0022】本発明の光半導体素子4を搭載するパッケ
ージAにおいては、光ファイバ8と光電変換素子4aと
の位置ずれの発生を防止することが信号の変換効率を高
める上で非常に重要である。この位置ずれは、光半導体
素子4が直接搭載されるパッケージAにおける絶縁基板
5への導体層7への実装の信頼性によって定められる。
In the package A on which the optical semiconductor element 4 according to the present invention is mounted, it is very important to prevent the occurrence of a displacement between the optical fiber 8 and the photoelectric conversion element 4a in order to increase the signal conversion efficiency. . This displacement is determined by the reliability of the mounting on the conductor layer 7 on the insulating substrate 5 in the package A on which the optical semiconductor element 4 is directly mounted.

【0023】後述するように、パッケージAの外部回路
基板Bへの2次実装信頼性を高めるために絶縁基板5の
熱膨張係数が大きくなる傾向にあり、そのために光半導
体素子4との熱膨張差による実装信頼性が低下し、光半
導体素子4の搭載部で歪が生じ、光半導体素子4の光フ
ァイバとの位置ずれによって信号の変換効率が劣化して
しまう。
As will be described later, the thermal expansion coefficient of the insulating substrate 5 tends to increase in order to enhance the reliability of the secondary mounting of the package A on the external circuit board B, and therefore, the thermal expansion coefficient with the optical semiconductor element 4 increases. The mounting reliability due to the difference is reduced, distortion occurs in the mounting portion of the optical semiconductor element 4, and the signal conversion efficiency is deteriorated due to displacement of the optical semiconductor element 4 from the optical fiber.

【0024】そこで、本発明によれば、光半導体素子4
が搭載される載置部に形成された導体層7をメッシュ状
あるいはストライプ状のパターンによって形成すること
が重要である。光半導体素子4を取着する導体層7のパ
ターンをメッシュ状またはストライプ状とすることによ
って、光半導体素子4の導体層7による拘束力が低下す
る結果、絶縁基板5と光半導体素子4間の熱膨張差に起
因する応力が光半導体素子4に付加されるのを緩和させ
ることができ環境温度の変化によって発生する熱歪を低
減させることができ、光電変換効率の劣化を防止するこ
とができ、例えば環境温度150℃で1000時間の高
温放置下でも熱歪の影響を受けることがない。
Therefore, according to the present invention, the optical semiconductor element 4
It is important to form the conductor layer 7 formed on the mounting portion on which is mounted a mesh or stripe pattern. By making the pattern of the conductor layer 7 for attaching the optical semiconductor element 4 into a mesh shape or a stripe shape, the binding force of the conductor layer 7 of the optical semiconductor element 4 is reduced, and as a result, the distance between the insulating substrate 5 and the optical semiconductor element 4 is reduced. The stress caused by the difference in thermal expansion can be reduced from being applied to the optical semiconductor element 4, the thermal strain generated by a change in environmental temperature can be reduced, and the deterioration of the photoelectric conversion efficiency can be prevented. For example, even when left at a high temperature of 150 ° C. for 1000 hours, there is no influence of thermal strain.

【0025】この導体層7がメッシュ状である場合、上
記の効果を発揮する上では、図2に示すように、導体の
隙間に存在する空隙部xがそれぞれ0.25mm2以上
であることが望ましい。具体的には、0.25mm2
りも小さいと、充分な応力の緩和効果が発揮できず、光
結合損失が大きくなる傾向にある。
When the conductor layer 7 has a mesh shape, in order to exhibit the above effects, as shown in FIG. 2, the gaps x present in the gaps between the conductors are each 0.25 mm 2 or more. desirable. More specifically, if it is smaller than 0.25 mm 2 , a sufficient effect of relieving stress cannot be exhibited, and optical coupling loss tends to increase.

【0026】一方、この空隙部xの大きさを0.25m
2以上とすることによって、発光源と光ファイバの位
置ずれ量を0.02μm以下とすることができ、光結合
損失も0.2dB以下に抑制することができる。特に空
隙部の大きさを1.0mm2以上とすることによって、
さらに発光源と光ファイバの位置ずれを0.01μm以
下とすることができ、光結合損失も0.1dB以下に抑
制できる。
On the other hand, the size of the gap x is 0.25 m
By setting m 2 or more, the amount of displacement between the light emitting source and the optical fiber can be made 0.02 μm or less, and the optical coupling loss can be suppressed to 0.2 dB or less. In particular, by setting the size of the void portion to 1.0 mm 2 or more,
Further, the displacement between the light emitting source and the optical fiber can be reduced to 0.01 μm or less, and the optical coupling loss can be suppressed to 0.1 dB or less.

【0027】光結合損失面だけを鑑みると、空隙部xは
大きいほど有利であるが、導体層7の面積を減らせば光
半導体素子の接合信頼性が低下するおそれがあるため
に、双方を考えると本発明の空隙部xは、4mm2
下、特に3mm2以下とするのがよい。
Considering only the optical coupling loss surface, the larger the gap x is, the more advantageous it is. However, if the area of the conductor layer 7 is reduced, there is a possibility that the junction reliability of the optical semiconductor element is reduced. The gap x of the present invention is preferably 4 mm 2 or less, particularly preferably 3 mm 2 or less.

【0028】また、空隙部x間の導体幅は、0.2〜1
mmが適当であり、0.2mmより狭いと、光半導体素
子4の接続信頼性の観点で不備が生じやすく、1mmを
超えると、空隙部aを形成したことによる効果が小さい
ためである。
The conductor width between the gaps x is 0.2 to 1
If mm is appropriate, and if it is smaller than 0.2 mm, deficiencies are likely to occur from the viewpoint of connection reliability of the optical semiconductor element 4, and if it exceeds 1 mm, the effect of forming the gap a is small.

【0029】また、本発明によれば、光半導体素子4を
取着する導体層7を、図3に示すように、ストライプ状
に形成することもできる。ストライプ状である場合、導
体部間の空隙部yの幅は0.5〜2mmが適当であり、
また導体部の幅が0.5〜2mmであることが望まし
い。この空隙部間の幅が0.5mmよりも小さいと、光
結合損失が大きくなるためである。
Further, according to the present invention, the conductor layer 7 for attaching the optical semiconductor element 4 can be formed in a stripe shape as shown in FIG. In the case of a stripe shape, the width of the gap y between the conductors is suitably 0.5 to 2 mm,
Further, it is desirable that the width of the conductor is 0.5 to 2 mm. When the width between the gaps is smaller than 0.5 mm, the optical coupling loss increases.

【0030】本発明によれば、光半導体素子収納用パッ
ケージの接続端子13を上記のようなボール状半田など
の半田によって形成し、パッケージA側の接続パッド1
2と外部回路基板B側の接続パッド15とを半田によっ
て直接接続する場合、パッケージAと外部回路基板Bと
の接続パッド間の高さが非常に低いことから、両者の熱
膨張差に起因する応力が半田によって吸収できず、接続
端子となる半田や接続パッドの周囲にクラックなどが発
生し、接続抵抗が増大し実装信頼性が損なわれてしま
う。
According to the present invention, the connection terminals 13 of the package for storing an optical semiconductor element are formed by solder such as ball solder as described above, and the connection pads 1 on the package A side are formed.
When the package 2 and the connection pads 15 on the external circuit board B are directly connected by soldering, the height between the connection pads between the package A and the external circuit board B is very low, and this is caused by the difference in thermal expansion between the two. The stress cannot be absorbed by the solder, and cracks or the like occur around the solder or the connection pad serving as the connection terminal, thereby increasing the connection resistance and impairing the mounting reliability.

【0031】そのために、上記のような半田からなる接
続端子13からなる場合、パッケージAの外部回路基板
Bへの実装信頼性を高めるために、外部回路基板Bを構
成する絶縁基体14の熱膨張係数と光半導体素子収納用
パッケージAにおける絶縁基板5との熱膨張係数を近似
させることが望ましい。
Therefore, when the connection terminals 13 made of solder as described above are used, in order to increase the reliability of mounting the package A on the external circuit board B, the thermal expansion of the insulating base 14 constituting the external circuit board B is performed. It is desirable to approximate the coefficient and the coefficient of thermal expansion between the insulating substrate 5 in the package A for housing an optical semiconductor element.

【0032】一般に、外部回路基板Bは、FR−4の名
称で呼ばれるような、ガラスなどの織布や不織布にエポ
キシ樹脂などの熱硬化性樹脂を含浸させたような有機樹
脂を含む絶縁基板に、金属箔によって配線回路層が形成
されたものが使用される。このような外部回路基板は、
通常、25〜200℃における熱膨張係数は10〜15
×10-6/℃である。
Generally, the external circuit board B is an insulating substrate containing an organic resin such as a woven or non-woven fabric made of glass or the like impregnated with a thermosetting resin such as an epoxy resin, as called by the name of FR-4. A wiring circuit layer formed of metal foil is used. Such an external circuit board,
Usually, the coefficient of thermal expansion at 25 to 200 ° C. is 10 to 15
× 10 -6 / ° C.

【0033】従って、本発明の光半導体素子収納用パッ
ケージAにおける絶縁基板5は、25〜200℃におけ
る熱膨張係数が8×10-6/℃以上、特に10×10-6
/℃以上であることが望ましい。さらには、外部回路基
板Bを構成する絶縁基体14の熱膨張係数と光半導体素
子収納用パッケージAにおける絶縁基板5との25〜2
00℃における最大熱膨張係数差を2×10-6/℃以下
とすることが望ましい。
Accordingly, the insulating substrate 5 in the package A for housing an optical semiconductor element of the present invention has a coefficient of thermal expansion at 25 to 200 ° C. of 8 × 10 −6 / ° C. or more, particularly 10 × 10 −6.
/ ° C or higher. Further, the coefficient of thermal expansion of the insulating base 14 constituting the external circuit board B and the 25 to 2
It is desirable that the maximum thermal expansion coefficient difference at 00 ° C. is 2 × 10 −6 / ° C. or less.

【0034】(絶縁基板)本発明のパッケージによれ
ば、配線基板1におけるセラミック絶縁基板5は、従来
から周知のセラミック絶縁基板材料が採用され、アルミ
ナ、ムライト、フォルステライト、窒化アルミニウム、
窒化珪素、ガラスセラミックスの群から選ばれる少なく
とも1種によって形成することができる。
(Insulating Substrate) According to the package of the present invention, the ceramic insulating substrate 5 in the wiring board 1 is made of a conventionally known ceramic insulating substrate material, and is made of alumina, mullite, forsterite, aluminum nitride,
It can be formed of at least one selected from the group consisting of silicon nitride and glass ceramics.

【0035】特に、これらの中でも、前記CuやAgと
の同時焼成が可能なように1000℃以下の低温で焼成
可能なセラミックスが好適に使用され、特にガラスセラ
ミックスは、概して低誘電損失であり、誘電率を低誘電
率から高い誘電率まで任意に制御でき、さらには熱膨張
係数も任意に制御できる点で本発明のパッケージに特に
有用である。
In particular, among these, ceramics which can be fired at a low temperature of 1000 ° C. or less so as to be able to be fired simultaneously with the above-mentioned Cu and Ag are preferably used. In particular, glass ceramics generally have low dielectric loss, This is particularly useful for the package of the present invention in that the dielectric constant can be arbitrarily controlled from a low dielectric constant to a high dielectric constant, and the coefficient of thermal expansion can be arbitrarily controlled.

【0036】このガラスセラミックスは、ガラス成分、
あるいはガラス成分とフィラー成分との混合物を焼成し
たものであり、特に配線基板における強度を高める上
で、フィラー成分を、ガラス:フィラーを5:95〜9
5:5の体積比率で混合してなる組成物を焼成したもの
が好適に使用される。
This glass ceramic has a glass component,
Alternatively, it is obtained by firing a mixture of a glass component and a filler component. In particular, in order to enhance the strength of the wiring board, the filler component is used in the form of glass: filler of 5:95 to 9: 9.
A composition obtained by calcining a composition mixed at a volume ratio of 5: 5 is suitably used.

【0037】用いられるガラス成分としては、少なくと
もSiO2を含み、Al23、B2 3、ZnO、Pb
O、アルカリ土類金属酸化物、アルカリ金属酸化物のう
ち少なくとも1種を含有し、焼成処理することによって
も非晶質であるもの、また焼成処理によってコージェラ
イト、ムライト、アノーサイト、セルジアン、スピネ
ル、ガーナイト、ウィレマイト、ドロマイト、ペタライ
トやその置換誘導体の結晶を少なくとも1種を析出する
結晶化ガラスが用いられる。
As the glass component used, at least
Also SiOTwoContaining, AlTwoOThree, BTwoO Three, ZnO, Pb
O, alkaline earth metal oxide, alkali metal oxide
By containing at least one kind and firing
Is also amorphous,
Light, mullite, anorthite, Sergien, spinet
Le, Garnite, Willemite, Dolomite, Petalai
At least one kind of crystals of
Crystallized glass is used.

【0038】フィラー成分としては、ジルコン酸カルシ
ウム、珪酸ストロンチウム、チタン酸カルシウム、チタ
ン酸ストロンチウム、チタン酸バリウム、アルミナ、ク
オーツ、クリストバライト、石英ガラス、ムライト、フ
ォルステライト、ジルコニア、スピネル、コージェライ
ト、アノーサイト、セルジアン、ガーナイト、ウィレマ
イト、ドロマイト、ペタライトやその置換誘導体の結晶
を少なくとも1種を析出する結晶化ガラスを用いること
が良好な電気特性を示すと共に、強度向上の点からも好
適である。
The filler component includes calcium zirconate, strontium silicate, calcium titanate, strontium titanate, barium titanate, alumina, quartz, cristobalite, quartz glass, mullite, forsterite, zirconia, spinel, cordierite, anorthite. It is preferable to use crystallized glass that precipitates at least one kind of crystal of Celsian, garnite, willemite, dolomite, petalite or a substituted derivative thereof, from the viewpoint of exhibiting good electric characteristics and improving strength.

【0039】特に、熱膨張係数が8×10-6/℃以上の
セラミックスとしては、例えば、BaOを5乃至60重
量%の割合で含有する低軟化点、高熱膨張のBaO系ガ
ラス、その他、特願平8−322038号の明細書中に
記載されているような、例えば、リチウム珪酸系ガラ
ス、PbO系ガラス、ZnO系ガラスをはじめとするガ
ラス成分に対して、SiO2(クオーツ)、エンスタタ
イト、フォルステライト、MgO、ZrO2、ペタライ
ト等の各種高熱膨張性のセラミックフィラー成分を混合
したものを焼成することによってその比率を制御するこ
とによって容易に作製することができる。
In particular, ceramics having a thermal expansion coefficient of 8 × 10 −6 / ° C. or more include, for example, BaO-based glass having a low softening point and a high thermal expansion containing BaO at a ratio of 5 to 60% by weight, and others. For example, as described in the specification of Japanese Patent Application No. 8-3222038, glass components such as lithium silicate glass, PbO glass, and ZnO glass are used for SiO 2 (quartz), enstatite, and the like. , Forsterite, MgO, ZrO 2 , petalite, and the like, and various high-thermal-expansion ceramic filler components are mixed.

【0040】また、本発明によれば、枠体2をセラミッ
クスによって形成する場合、配線基板1と同じ焼成温度
で焼成可能なセラミックスによって形成すれば、配線基
板1と枠体2とを焼成によって一体化することができ
る。
According to the present invention, when the frame 2 is formed of ceramics, if the frame 2 is formed of ceramics that can be fired at the same firing temperature as the wiring board 1, the wiring board 1 and the frame 2 are integrally fired. Can be

【0041】(導体材料)また、上記光半導体素子4を
固定する導体層7や、配線基板1内の配線導体層6およ
び接続パッド12などは、従来より周知の導体材料であ
るW、Mo、Mn、Cu、Agの群から選ばれる少なく
とも1種を主とする導体材料によって形成されるが、特
に上記の1000℃以下で焼成可能なセラミックスを選
択し、高周波信号の伝送性を高めるためにCuやAgの
低抵抗金属を主成分とする導体材料によって形成するこ
とができる。また、この導体層7や接続パッド12に
は、耐蝕性に優れ、且つロウ材に対し濡れ性が良い金
属、具体的には厚さ1.5〜6μmのNi層および厚さ
0.2〜5μmのAu層を順次、メッキ法により被着さ
せておくと、配線基板1が酸化腐食するのを有効に防止
出来るとともに配線基板1上面の光半導体素子4をロウ
材によって強固に接着固定させることができる。
(Conductor Material) The conductor layer 7 for fixing the optical semiconductor element 4 and the wiring conductor layer 6 and the connection pads 12 in the wiring board 1 are made of a conventionally known conductor material such as W, Mo, It is formed of a conductor material mainly composed of at least one kind selected from the group consisting of Mn, Cu, and Ag. Alternatively, it can be formed of a conductive material mainly containing a low-resistance metal such as Ag or Ag. The conductor layer 7 and the connection pad 12 are made of a metal having excellent corrosion resistance and good wettability to a brazing material, specifically, a Ni layer having a thickness of 1.5 to 6 μm and a thickness of 0.2 to If a 5 μm Au layer is sequentially applied by a plating method, the oxidative corrosion of the wiring substrate 1 can be effectively prevented, and the optical semiconductor element 4 on the upper surface of the wiring substrate 1 is firmly adhered and fixed with a brazing material. Can be.

【0042】[0042]

【実施例】以下に、本発明の効果を確認するために以下
の実験を行った。配線基板としてSiO2:43.9重
量%−BaO:23.2重量%−B23:13.6重量
%−Al23:7.0重量%−CaO:12.3重量%
から成るガラス60体積%に、フィラーとしてクォーツ
(SiO2)を40体積%の割合で調合した組成物を9
50℃で焼成して作製された25〜200℃の熱膨張係
数が11×10-6/℃のガラスセラミックセラミックス
を用いて絶縁基板を形成し、配線基板内の配線導体層や
光半導体素子を搭載するための導体層を銅のメタライズ
を用いて絶縁基板と同時焼成して形成した。また、配線
基板の底面には、接続パッドに共晶半田からなるボール
半田の端子を取り付けた。そして、光半導体素子を搭載
する導体層のパターンを所定の空隙を有するメッシュ状
またはストライプ状に形成した。そして、この導体層上
に共晶半田を用いてシリコン基板上に光半導体回路が形
成された光半導体素子を接着させた。
EXAMPLES The following experiments were conducted to confirm the effects of the present invention. SiO 2 as a wiring board: 43.9 wt% -BaO: 23.2 wt% -B 2 O 3: 13.6 wt% -Al 2 O 3: 7.0 wt% -CaO: 12.3 wt%
A composition prepared by mixing 40% by volume of quartz (SiO 2 ) as a filler with 60% by volume of glass composed of
An insulating substrate is formed using a glass-ceramic having a thermal expansion coefficient of 11 × 10 −6 / ° C. at a temperature of 25 to 200 ° C. manufactured by firing at 50 ° C., and a wiring conductor layer and an optical semiconductor element in the wiring substrate are formed. A conductor layer for mounting was formed by simultaneous firing with an insulating substrate using copper metallization. Further, a ball solder terminal made of eutectic solder was attached to the connection pad on the bottom surface of the wiring board. Then, the pattern of the conductor layer on which the optical semiconductor element was mounted was formed in a mesh shape or a stripe shape having a predetermined gap. Then, an optical semiconductor element having an optical semiconductor circuit formed on a silicon substrate was adhered to the conductive layer using eutectic solder.

【0043】このパッケージをガラス織布にエポキシ樹
脂を含浸させた絶縁基板(25〜200℃の熱膨張係数
14×10-6/℃)の表面に銅箔からなる接続パッドが
形成されたプリント配線基板の表面に上記パッケージを
載置して共晶半田を用いて表面実装した。
Printed wiring in which connection pads made of copper foil are formed on the surface of an insulating substrate (coefficient of thermal expansion of 25 to 200 ° C. 14 × 10 −6 / ° C.) in which this package is impregnated with epoxy resin in a glass woven fabric. The package was mounted on the surface of the substrate and surface-mounted using eutectic solder.

【0044】作製した光半導体素子パッケージにおい
て、発光源と光ファイバとのずれを測定するとともに、
光結合損失を測定した。また、上記パッケージをプリン
ト基板に実装したものを−40〜85℃の熱サイクルを
繰り返し印加して半田接合部の抵抗値が初期値の1.5
倍以上となるまでのサイクル数を限界値として表1、2
に示した。
In the manufactured optical semiconductor device package, the displacement between the light emitting source and the optical fiber was measured, and
Optical coupling loss was measured. The package mounted on a printed circuit board was repeatedly applied with a thermal cycle of -40 to 85 ° C., so that the resistance value of the solder joint was 1.5 times the initial value.
Tables 1 and 2 show that the number of cycles until the number of
It was shown to.

【0045】[0045]

【表1】 [Table 1]

【0046】[0046]

【表2】 [Table 2]

【0047】表1、表2の結果から明らかなように、光
半導体素子を実装する導体層がベタパターンである場合
(試料No.1)、光結合損失は0.6dBと大きいの
に対して、導体層をメッシュ状あるいはストライプ状と
することによって光結合損失を0.5dB以下に小さく
することができた。
As is clear from the results of Tables 1 and 2, when the conductor layer on which the optical semiconductor element is mounted is a solid pattern (Sample No. 1), the optical coupling loss is as large as 0.6 dB. The optical coupling loss could be reduced to 0.5 dB or less by forming the conductor layer in a mesh shape or a stripe shape.

【0048】特に、導体層がメッシュ状である場合、メ
ッシュの空隙を0.25mm2以上とすることによって
発光源と光ファイバとの位置ずれ量は0.02μm以下
となり、光結合損失も0.2dB以下とすることができ
た。特に空隙部の大きさを1.0mm2以上とすること
によって、発光源と光ファイバの位置ずれ量を0.01
μm未満とすることができ、光結合損失も0.1dB以
下に抑制できた。
In particular, when the conductor layer is in the form of a mesh, the gap between the light emitting source and the optical fiber is reduced to 0.02 μm or less by setting the gap of the mesh to 0.25 mm 2 or more. It could be 2 dB or less. In particular, by setting the size of the gap to 1.0 mm 2 or more, the amount of misalignment between the light emitting source and the optical fiber is reduced to 0.01 mm.
μm, and the optical coupling loss could be suppressed to 0.1 dB or less.

【0049】但し、空隙部の大きさが1mm2よりも大
きくなると熱サイクル試験での信頼性が徐々に低下する
傾向にあり、4mm2を超えると、熱サイクル試験では
500サイクル未満となることから、使用する環境が制
限されることがわかった。また、導体層がストライプ状
の場合、その隙間が0.5mm以上で顕著な効果が見ら
れた。
However, if the size of the gap is larger than 1 mm 2 , the reliability in the heat cycle test tends to gradually decrease, and if it exceeds 4 mm 2 , the heat cycle test results in less than 500 cycles. , It turned out that the environment to use was limited. In the case where the conductor layer was in a stripe shape, a remarkable effect was observed when the gap was 0.5 mm or more.

【0050】[0050]

【発明の効果】以上詳述した通り、本発明の光半導体素
子収納用パッケージによれば、光ファイバから光半導体
素子および電気信号を円滑に伝達でき、実装信頼性の向
上、低価格化、環境に対する光特性の安定化に寄与でき
る。
As described above in detail, according to the package for housing an optical semiconductor device of the present invention, the optical semiconductor device and the electric signal can be smoothly transmitted from the optical fiber, so that the mounting reliability is improved, the cost is reduced, and the environment is reduced. Can contribute to stabilization of light characteristics with respect to

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の光半導体素子収納用パッケージの一例
を示す概略平面図である。
FIG. 1 is a schematic plan view showing an example of an optical semiconductor element housing package of the present invention.

【図2】メッシュ状導体層のパターンを説明するための
平面図である。
FIG. 2 is a plan view for explaining a pattern of a mesh-shaped conductor layer.

【図3】ストライプ状導体層のパターンを説明するため
の平面図である。
FIG. 3 is a plan view for explaining a pattern of a stripe-shaped conductor layer.

【符号の説明】[Explanation of symbols]

1 セラミック配線基板 2 枠体 3 蓋部材 4 光半導体素子 4a 光半導体素子基板 4b 光電変換素子 5 絶縁基板 6 配線導体層 7 導体層 8 光ファイバ 9 導入部 10 貫通孔 11 固定部材 DESCRIPTION OF SYMBOLS 1 Ceramic wiring board 2 Frame 3 Cover member 4 Optical semiconductor element 4a Optical semiconductor element substrate 4b Photoelectric conversion element 5 Insulating substrate 6 Wiring conductor layer 7 Conductor layer 8 Optical fiber 9 Introducing part 10 Through hole 11 Fixing member

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】上面に光半導体素子搭載部を有するセラミ
ック配線基板と、該光半導体素子搭載部を取り囲むよう
に前記配線基板上に取り付けられ、且つ光信号を導入す
るため導入部が設けられた枠体と、前記枠体の上面に取
着され、前記光半導体素子を封止するための蓋部材と、
を具備するとともに、前記配線基板の前記光半導体素子
搭載部とは反対側の面に、他の回路基板に接続するため
の接続端子を有する光半導体素子収納用パッケージにお
いて、前記配線基板の前記光半導体素子搭載部に、前記
光半導体素子を取着するための導体層が設けられてお
り、該導体層がメッシュ状あるいはストライプ状に被着
形成されてなることを特徴とする光半導体素子収納用パ
ッケージ。
1. A ceramic wiring board having an optical semiconductor element mounting portion on an upper surface, and an introduction portion mounted on the wiring substrate so as to surround the optical semiconductor element mounting portion and for introducing an optical signal. A frame, a lid member attached to the upper surface of the frame, and sealing the optical semiconductor element,
And an optical semiconductor element storage package having a connection terminal for connecting to another circuit board on a surface of the wiring board opposite to the optical semiconductor element mounting portion, wherein The semiconductor element mounting portion is provided with a conductor layer for attaching the optical semiconductor element, and the conductor layer is formed in a mesh shape or a stripe shape. package.
【請求項2】前記配線基板が、配線導体層と絶縁基板と
から構成されており、前記絶縁基板の熱膨張係数が8×
10-6/℃以上であることを特徴とする請求項1記載の
光半導体素子収納用パッケージ。
2. The wiring board comprises a wiring conductor layer and an insulating substrate, wherein the insulating substrate has a thermal expansion coefficient of 8 ×.
2. The package for housing an optical semiconductor element according to claim 1, wherein the temperature is 10 -6 / ° C. or higher.
【請求項3】前記メッシュ状導体層の各空隙部の1つの
大きさが0.25〜4mm2であることを特徴とする請
求項1または請求項2記載の光半導体素子収納用パッケ
ージ。
3. The package for housing an optical semiconductor element according to claim 1, wherein one size of each void portion of said mesh-shaped conductor layer is 0.25 to 4 mm 2 .
【請求項4】前記ストライプ状導体層における空隙部の
幅が0.5mm以上である請求項1または請求項2記載
の光半導体素子収納用パッケージ。
4. The package for housing an optical semiconductor element according to claim 1, wherein the width of the gap in said striped conductor layer is 0.5 mm or more.
【請求項5】前記メッシュ状あるいはストライプ状の導
体層および前記配線導体層が、銅または銀を主体とする
導体材料からなる請求項1乃至請求項4のいずれか記載
の光半導体素子収納用パッケージ。
5. The package for housing an optical semiconductor element according to claim 1, wherein said mesh-shaped or stripe-shaped conductor layer and said wiring conductor layer are made of a conductor material mainly composed of copper or silver. .
【請求項6】前記接続端子が、半田からなる請求項1乃
至請求項5のいずれか記載の光半導体素子収納用パッケ
ージ。
6. The package for housing an optical semiconductor element according to claim 1, wherein said connection terminals are made of solder.
【請求項7】前記配線基板の絶縁基板が、1000℃以
下で焼成された低温焼成セラミック材料からなることを
特徴とする請求項1乃至請求項6のいずれか記載の光半
導体素子収納用パッケージ。
7. The package according to claim 1, wherein the insulating substrate of the wiring substrate is made of a low-temperature fired ceramic material fired at 1000 ° C. or lower.
JP2001086032A 2001-03-23 2001-03-23 Package for housing optical semiconductor element Pending JP2002289957A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001086032A JP2002289957A (en) 2001-03-23 2001-03-23 Package for housing optical semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001086032A JP2002289957A (en) 2001-03-23 2001-03-23 Package for housing optical semiconductor element

Publications (1)

Publication Number Publication Date
JP2002289957A true JP2002289957A (en) 2002-10-04

Family

ID=18941465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001086032A Pending JP2002289957A (en) 2001-03-23 2001-03-23 Package for housing optical semiconductor element

Country Status (1)

Country Link
JP (1) JP2002289957A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043073A (en) * 2005-06-28 2007-02-15 Kyocera Corp Package for storing optical semiconductor element and optical semiconductor device
JP2007305731A (en) * 2006-05-10 2007-11-22 Fujitsu Ltd Stem and optical module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043073A (en) * 2005-06-28 2007-02-15 Kyocera Corp Package for storing optical semiconductor element and optical semiconductor device
JP2007305731A (en) * 2006-05-10 2007-11-22 Fujitsu Ltd Stem and optical module

Similar Documents

Publication Publication Date Title
EP0117111B1 (en) Semiconductor device assembly
US6027791A (en) Structure for mounting a wiring board
JP4903470B2 (en) Optical semiconductor element storage package and optical semiconductor device
JP2002299486A (en) Package for storing optical semiconductor element
JP2002289957A (en) Package for housing optical semiconductor element
JP2001060635A (en) Optical semiconductor element housing package
JPH10189815A (en) Mounting structure for semiconductor element mounting substrate
JP2001102475A (en) Package for semiconductor element and its mouning structure
JP2001160598A (en) Substrate for mounting semiconductor device and package for housing optical semiconductor device
JP2001060735A (en) Package for housing optical semiconductor element
JP3347583B2 (en) Wiring board mounting structure
JP4105928B2 (en) Wiring board with lead pins
JP3740225B2 (en) Wiring board mounting structure
JP2001102492A (en) Wiring board and mounting structure thereof
JP2004349565A (en) Package for housing optical semiconductor element and optical semiconductor device
JP2001244390A (en) Package for semiconductor device and mounting structure
JP4349881B2 (en) Semiconductor element storage package and semiconductor device using the same
JP3914764B2 (en) Optical semiconductor device
JP3420447B2 (en) Wiring board mounting structure
JP3692215B2 (en) Wiring board mounting structure
JP3677468B2 (en) Package and its mounting structure
JP3847248B2 (en) Semiconductor element storage package and semiconductor device using the same
JPH11340347A (en) Package for containing semiconductor element
JP3847247B2 (en) Semiconductor element storage package and semiconductor device using the same
JP3610239B2 (en) Wiring board for mounting semiconductor device and mounting structure thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061212