JP2002289651A - Chip-on film base and its manufacturing method - Google Patents
Chip-on film base and its manufacturing methodInfo
- Publication number
- JP2002289651A JP2002289651A JP2001073816A JP2001073816A JP2002289651A JP 2002289651 A JP2002289651 A JP 2002289651A JP 2001073816 A JP2001073816 A JP 2001073816A JP 2001073816 A JP2001073816 A JP 2001073816A JP 2002289651 A JP2002289651 A JP 2002289651A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- film substrate
- film
- layer
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Laminated Bodies (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、チップオンフィル
ム（ＣＯＦ：Ｃｈｉｐ ｏｎ Ｆｉｌｍ）基板及びその
製造方法に関し、特にポリイミド基材の透明度を改善す
るため、ＩＣチップ搭載部及びその周囲部に透明レジス
ト層を形成し、表面を平坦化することにより、透明度を
大幅に向上させたチップオンフィルム基板及びその製造
方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip on film (COF) substrate and a method of manufacturing the same, and more particularly, to improving the transparency of a polyimide substrate, a transparent resist is provided on an IC chip mounting portion and a peripheral portion thereof. The present invention relates to a chip-on-film substrate in which a layer is formed and its surface is flattened to greatly improve transparency, and a method for manufacturing the same.
【０００２】[0002]
【従来の技術及び発明が解決しようとする課題】ＬＳＩ
等からなる半導体チップ（電子部品）の実装技術には、
ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）と呼ばれる技術が
ある。ここに用いられるチップオンフィルム基板は、ベ
ースフィルムであるポリイミド系フィルム上に銅箔を熱
可塑性ポリイミドで接着したり、熱可塑性ポリイミドを
銅箔に直接ラミネート付着させたテープ状の２層基材
（以下、場合によってテープという）を用い、２層基材
の両端部に金型によってスプロケットホールを打ち抜
き、次いで銅層にフォトリソグラフ方式によって配線回
路パターンを形成し、さらに必要に応じてソルダーレジ
スト塗布及び硬化とメッキとを行うことによって製造さ
れるものである。2. Description of the Related Art LSI
The technology for mounting semiconductor chips (electronic components) consisting of
There is a technique called COF (Chip on Film). The chip-on-film substrate used here is a tape-shaped two-layer base material in which a copper foil is adhered to a polyimide-based film as a base film with a thermoplastic polyimide, or a thermoplastic polyimide is directly laminated to the copper foil. In the following, a sprocket hole is punched with a mold at both ends of the two-layer base material, and a wiring circuit pattern is formed on the copper layer by a photolithographic method. It is manufactured by performing curing and plating.
【０００３】上記した２層基材としては、エスパネック
ス（商品名：フィルム４０μｍ厚、銅層厚１２μｍ、新
日鉄化学社製）やユピセル（商品名：フィルム２５μｍ
厚、銅層厚１２μｍ、宇部興産社製）基材等が知られて
いる。しかし、このエスパネックス基材やユピセル基材
は、エッチングして銅回路を形成してチップオンフィル
ム基板を作成した場合、パターンエッチング後のポリイ
ミド系フィルム面に銅箔のレプリカ（銅箔の凹凸）が残
存する。As the above-mentioned two-layer base material, Espanex (trade name: film 40 μm thick, copper layer thickness 12 μm, manufactured by Nippon Steel Chemical Co., Ltd.) and Upisel (trade name: film 25 μm)
Thickness, copper layer thickness of 12 μm, manufactured by Ube Industries, Ltd.) and the like are known. However, when this ESPANEX base material or Iupicell base material is etched to form a copper circuit to create a chip-on-film substrate, a replica of copper foil (roughness of copper foil) is formed on the polyimide-based film surface after pattern etching. Remain.
【０００４】このようなチップオンフィルム基材の平面
図を図４に示す。また、ＩＣチップ搭載部及びその周囲
部の拡大平面図を図５に、その部分断面図を図６にそれ
ぞれ示す。図４〜６において、チップオンフィルム基材
１のＩＣチップ搭載部及びその周囲部２は、銅回路（配
線回路パターン）３が形成され、その他の部分はポリイ
ミド系フィルム４からなる。このポリイミド系フィルム
４の表面には、銅箔のレプリカ（銅箔の凹凸）５が残存
している。FIG. 4 shows a plan view of such a chip-on-film base material. FIG. 5 is an enlarged plan view of the IC chip mounting portion and its peripheral portion, and FIG. 6 is a partial sectional view thereof. 4 to 6, a copper circuit (wiring circuit pattern) 3 is formed on an IC chip mounting portion of the chip-on-film base material 1 and its peripheral portion 2, and the other portions are made of a polyimide film 4. On the surface of the polyimide-based film 4, a copper foil replica (copper foil unevenness) 5 remains.
【０００５】このように、エスパネックス基材等は、銅
箔のレプリカによって透明度が悪く、フィルム側からの
ハロゲン光が透過せず、ＩＣチップのパターンが見えな
いため、ＣＣＤ（チャージ・カップルド・デバイス）方
式による通常のＴＡＢ用インナーリード ボンダーを用
いた位置合わせができなかった。その対策として、チッ
プオンフィルム ボンダーといった専用装置が必要であ
るため、エスパネックス基材等の使用は限られていた。
そこで、エスパネックス基材等の透明度を改善すること
が要望されていた。As described above, the Espanex base material and the like have poor transparency due to the replica of the copper foil, do not transmit the halogen light from the film side, and cannot see the pattern of the IC chip. The device could not be positioned using a normal TAB inner lead bonder. As a countermeasure, a dedicated device such as a chip-on-film bonder was required, and the use of Espanex base materials was limited.
Therefore, it has been desired to improve the transparency of the Espanex base material and the like.
【０００６】従って、本発明の目的は、銅のレプリカに
起因する透明度の低下を大幅に改善し、ＣＣＤ方式によ
るＩＣチップの位置決めを可能にしたチップオンフィル
ム基材及びその製造方法を提供することにある。SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a chip-on-film base material and a method for manufacturing the same, in which the decrease in transparency caused by the copper replica is greatly improved and the IC chip can be positioned by the CCD method. It is in.
【０００７】[0007]
【課題を解決するための手段】本発明者らは、検討の結
果、ＩＣチップ搭載部及びその周囲部の配線回路パター
ン以外の部分に、透明レジスト層を設けることによっ
て、上記目的が達成し得ることを知見した。The inventors of the present invention have studied and found that the above object can be achieved by providing a transparent resist layer on portions other than the wiring circuit pattern around the IC chip mounting portion and its peripheral portion. I found that.
【０００８】本発明は、上記知見に基づいてなされたも
ので、ＩＣチップ搭載部及びその周囲部の配線回路パタ
ーン以外の部分に、透明レジスト層が形成されているこ
とを特徴とするチップオンフィルム基板を提供するもの
である。[0008] The present invention has been made based on the above findings, and is characterized in that a transparent resist layer is formed on a portion other than a wiring circuit pattern of an IC chip mounting portion and a peripheral portion thereof. A substrate is provided.
【０００９】また、本発明は、ポリイミド系フィルム上
に熱可塑性ポリイミドを介して銅箔を接着、ラミネート
させたテープ状の２層基材にスプロケットホールを形成
し、次いで銅層側にフォトレジストを塗布し乾燥後、露
光、現像、エッチング、フォトレジスト剥離の工程によ
り、配線回路パターンを形成し、さらに必要に応じてソ
ルダーレジスト塗布、硬化及びメッキを行うチップオン
フィルム基板の製造方法において、下記（１）〜（３）
のいずれかの工程において、ＩＣチップ搭載部及びその
周囲部全面に、透明レジストを塗布し乾燥後、露光、現
像により、配線回路パターン以外の部分に透明レジスト
層を形成することを特徴とするチップオンフィルム基板
の製造方法を提供するものである。 （１）上記配線回路パターンの形成後 （２）ソルダーレジスト塗布、硬化後、メッキを行う前 （３）ソルダーレジスト塗布、硬化及びメッキを行った
後The present invention also provides a sprocket hole formed in a tape-like two-layer substrate obtained by bonding and laminating a copper foil on a polyimide film via a thermoplastic polyimide, and then applying a photoresist on the copper layer side. After the coating and drying, the steps of exposure, development, etching, and photoresist stripping form a wiring circuit pattern, and, if necessary, a solder resist coating, curing, and plating. 1)-(3)
Forming a transparent resist layer on a portion other than the wiring circuit pattern by applying a transparent resist on the entire surface of the mounting portion of the IC chip and the peripheral portion thereof, drying the resist, and then exposing and developing the resist. An object of the present invention is to provide a method for manufacturing an on-film substrate. (1) After forming the wiring circuit pattern (2) After applying and curing the solder resist and before plating (3) After applying and curing the solder resist and plating
【００１０】[0010]
【発明の実施の形態】以下、本発明のチップオンフィル
ム基板及びその製造方法の実施の形態について詳細に説
明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of a chip-on-film substrate and a method of manufacturing the same according to the present invention will be described in detail.
【００１１】本発明のチップオンフィルム基板のＩＣチ
ップ搭載部及びその周囲部の部分断面図を図１に、部分
平面図を図２に、部分斜視図を図３にそれぞれ示す。図
１〜３に示されるように、本発明では、ＩＣ搭載エリア
２の配線回路パターン（銅回路）３以外の部分に、透明
レジスト層６が設けられている。このように透明レジス
ト層６を設けることによって、ポリイミド系フィルム４
の表面に生じた銅のレプリカ（銅箔の凹凸）５を平滑化
させ、チップオンフィルム基板の透明度を１０倍程度向
上させることができる。FIG. 1 is a partial cross-sectional view of the IC chip mounting portion and its peripheral portion of the chip-on-film substrate of the present invention, FIG. 2 is a partial plan view, and FIG. 3 is a partial perspective view. As shown in FIGS. 1 to 3, in the present invention, a transparent resist layer 6 is provided in a portion other than the wiring circuit pattern (copper circuit) 3 in the IC mounting area 2. By providing the transparent resist layer 6 in this manner, the polyimide film 4
Of the copper (irregularities of the copper foil) 5 generated on the surface of the substrate can be smoothed, and the transparency of the chip-on-film substrate can be improved about 10 times.
【００１２】透明レジスト層６の厚みは１〜５μｍが望
ましい。透明レジスト層の厚みが１μｍ未満では銅箔の
ラミネートによるレプリカの平滑化が充分でなく、透明
度に劣り、また５μｍを超えると厚すぎて上記と同様に
透明度に劣る。The thickness of the transparent resist layer 6 is preferably 1 to 5 μm. If the thickness of the transparent resist layer is less than 1 μm, the smoothing of the replica by laminating the copper foil is not sufficient, resulting in poor transparency. If the thickness exceeds 5 μm, it is too thick and poor in transparency as described above.
【００１３】次に、本発明の製造方法について説明す
る。本発明では、ベースフィルムであるポリイミド系フ
ィルム上に銅箔を熱可塑性ポリイミドで接着したり、単
体の熱可塑性ポリイミドを銅箔とラミネートして直接付
着させたテープ状の２層基材（テープ）が用いられる。
この２層基材は、フィルム厚が３８〜５０μｍ、銅厚が
６〜１２μｍの基材である。基材の幅は、３５ｍｍ、４
８ｍｍ、７０ｍｍが標準仕様である。このようなテープ
状の２層基材としては、銅のレプリカが生じ易いエスパ
ネックス（商品名：フィルム２５μｍ又は４０μｍ厚、
新日鉄化学社製）やユピセル（商品名：フィルム２５μ
ｍ又は５０μｍ厚、宇部興産社製）等が特に対象として
用いられる。Next, the manufacturing method of the present invention will be described. In the present invention, a tape-like two-layer base material (tape) in which a copper foil is adhered to a polyimide film as a base film with a thermoplastic polyimide, or a single thermoplastic polyimide is laminated and directly attached to a copper foil. Is used.
This two-layer substrate has a film thickness of 38 to 50 μm and a copper thickness of 6 to 12 μm. The width of the substrate is 35 mm, 4
8 mm and 70 mm are standard specifications. As such a tape-shaped two-layer substrate, Espanex (trade name: film 25 μm or 40 μm thick,
Nippon Steel Chemical Co., Ltd.) and Upisel (trade name: Film 25μ)
m or 50 μm thick, manufactured by Ube Industries, Ltd.) is particularly used as a target.
【００１４】また、本発明では、ポリイミド系フィルム
上に銅箔を熱可塑性ポリイミドを介して接着させたテー
プ状の２層基材（テープ）が用いられるが、この２層基
材は、銅箔をエッチングラインに通し、全面的に銅厚を
３〜９μｍ程度に薄くすることが好ましい。このような
２層基材を用いた場合、折曲げ時の反発力が小さくなり
接合時の信頼性が向上し、かつ銅箔表面を全面エッチン
グすることによりレジスト塗布面の表面粗さ（Ｒｚ）を
平滑（Ｒｚを１．０μｍ以下）にでき、パターンの直線
性・接合の安定性を向上させることもできる。In the present invention, a tape-shaped two-layer base material (tape) in which a copper foil is adhered on a polyimide film via a thermoplastic polyimide is used. Through an etching line to reduce the overall copper thickness to about 3 to 9 μm. When such a two-layer substrate is used, the repulsive force at the time of bending is reduced, the reliability at the time of joining is improved, and the surface roughness (Rz) of the resist-coated surface is obtained by etching the entire surface of the copper foil. (Rz is 1.0 μm or less), and the linearity of the pattern and the stability of bonding can be improved.
【００１５】上記熱可塑性ポリイミドラミネート２層基
材としては、エスパネックスの他に、ユーピレックスＶ
Ｔ（商品名：宇部興産社製）、ＰＩＸＥＯ（商品名：鐘
淵化学社製）等が挙げられる。As the above-mentioned two-layer thermoplastic polyimide laminate substrate, in addition to ESPANEX, UPILEX V
T (trade name: manufactured by Ube Industries, Ltd.) and PIXEO (trade name: manufactured by Kanegafuchi Chemical Co., Ltd.).
【００１６】上記のテープ状の２層基材の幅方向の両端
部に、金型で打ち抜いて等間隔にスプロケットホールを
形成する。このスプロケットホールは、１．４２ｍｍ
角、及び１．９８１ｍｍ角が通常用いられる。A sprocket hole is formed at equal intervals by punching out a mold at both ends in the width direction of the tape-shaped two-layer base material. This sprocket hole is 1.42mm
Squares and 1.981 mm squares are commonly used.
【００１７】次いで、基材の銅層側にフォトレジストを
塗布し、さらにフォトレジストを加熱乾燥し、硬化す
る。塗布は、ロールコーターを用いて連続的に塗布さ
れ、次にフォトレジストはトンネル炉通過中に加熱乾燥
し、硬化される。Next, a photoresist is applied to the copper layer side of the substrate, and the photoresist is dried by heating and cured. The coating is applied continuously using a roll coater, and the photoresist is then heated and dried while passing through a tunnel furnace and cured.
【００１８】その後、所定の回路を描画したフォトマス
クを露光機にセットし、フォトレジストに紫外線を照射
することでパターンをイメージングする。次いで、アル
カリにて露光パターンを現像し、不要なレジストを剥
離、除去することによってレジスト回路が形成される。
そして、アルカリで配線回路パターン部上に残ったフォ
トレジストを剥離、除去する。Thereafter, a photomask on which a predetermined circuit is drawn is set in an exposing machine, and a pattern is imaged by irradiating the photoresist with ultraviolet rays. Next, a resist circuit is formed by developing the exposure pattern with an alkali and removing and removing an unnecessary resist.
Then, the photoresist remaining on the wiring circuit pattern portion is peeled and removed with an alkali.
【００１９】さらに、必要に応じてソルダーレジストイ
ンクを所定の領域に印刷し、配線回路パターンを被覆
し、０．５μｍ厚程度の無電解スズ又は金メッキが施さ
れ、チップオンフィルム基板が得られる。もちろん、上
記ソルダーレジストの印刷は、無電解スズ又は金メッキ
工程の後に行ってもよい。Further, if necessary, a solder resist ink is printed on a predetermined area, the wiring circuit pattern is covered, and electroless tin or gold plating is applied to a thickness of about 0.5 μm to obtain a chip-on-film substrate. Of course, the printing of the solder resist may be performed after the electroless tin or gold plating step.
【００２０】本発明では、下記（１）〜（３）のいずれ
かの工程において、ＩＣチップ搭載部及びその周囲部全
面に、透明レジストを塗布し乾燥後、露光、現像によ
り、配線回路パターン以外の部分に透明レジスト層を形
成する。 （１）上記配線回路パターンの形成後 （２）ソルダーレジスト塗布、硬化後、メッキを行う前 （３）ソルダーレジスト塗布、硬化及びメッキを行った
後According to the present invention, in any one of the following steps (1) to (3), a transparent resist is applied to the entire surface of the IC chip mounting portion and the peripheral portion thereof, dried, exposed, and developed to obtain a circuit other than the wiring circuit pattern. To form a transparent resist layer. (1) After forming the wiring circuit pattern (2) After applying and curing the solder resist and before plating (3) After applying and curing the solder resist and plating
【００２１】すなわち、上記（１）〜（３）のいずれか
の工程において、ＩＣチップ搭載部及びその周囲部全面
に、透明レジストを塗布した後、乾燥する。透明レジス
トとしては、フォトレジスト、透明光感光型ソルダーレ
ジスト等が例示される。また、塗布厚みは１〜５μｍが
適当である。塗布は、ロールコーターを用いて塗布さ
れ、次に透明レジストはトンネル炉通過中に、例えば８
０℃で加熱乾燥し、硬化される。That is, in any one of the above steps (1) to (3), a transparent resist is applied to the entire surface of the IC chip mounting portion and its peripheral portion, and then dried. Examples of the transparent resist include a photoresist, a transparent photosensitive solder resist, and the like. The coating thickness is suitably 1 to 5 μm. The coating is applied using a roll coater and then the transparent resist is passed through a tunnel furnace,
It is dried by heating at 0 ° C.
【００２２】次いで、露光、現像により、配線回路パタ
ーン以外の部分に透明レジスト層を形成する。上述した
ように、配線回路パターン以外の部分に透明レジスト層
を形成することによって、ポリイミド系フィルムの表面
に生じた銅のレプリカ（銅箔の凹凸）を平滑化させ、チ
ップオンフィルム基板の透明度を向上させることができ
る。Next, a transparent resist layer is formed on portions other than the wiring circuit pattern by exposure and development. As described above, by forming a transparent resist layer on portions other than the wiring circuit pattern, the copper replica (irregularities of the copper foil) generated on the surface of the polyimide-based film is smoothed, and the transparency of the chip-on-film substrate is reduced. Can be improved.
【００２３】このように、チップオンフィルム基板の透
明度が向上した結果、ポリイミド系フィルムを通して、
ＩＣチップの位置決めパターンがＣＣＤ方式で行うこと
ができるようになる。As described above, as a result of the improvement in the transparency of the chip-on-film substrate, through the polyimide-based film,
The positioning pattern of the IC chip can be performed by the CCD method.
【００２４】[0024]
【実施例】以下、実施例に基づいて本発明を具体的に説
明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be specifically described below based on embodiments.
【００２５】〔実施例１〕２層基材として４８ｍｍ幅の
エスパネックス基材［商品名：フィルム４０μｍ厚、銅
層厚１２μｍ（三井金属鉱業社製銅箔ＳＱ−ＶＬＰ）、
新日鉄化学社製］を使用し、通常のフォトリソ方式で銅
層側にフォトレジストを塗布し乾燥後、露光、現像、エ
ッチング、フォトレジスト剥離の工程により、配線回路
パターンを形成した。その後、スズメッキし、ソルダー
レジスト（商品名：ＳＮ９０００、日立化成社製）を印
刷した。Example 1 Espanex base material having a width of 48 mm as a two-layer base material [trade name: film 40 μm thick, copper layer thickness 12 μm (Mitsui Metal Mining Co. copper foil SQ-VLP),
Using Nippon Steel Chemical Co., Ltd.], a photoresist was applied to the copper layer side by a normal photolithography method, dried, and then subjected to exposure, development, etching, and photoresist peeling steps to form a wiring circuit pattern. Thereafter, tin plating was performed, and a solder resist (trade name: SN9000, manufactured by Hitachi Chemical Co., Ltd.) was printed.
【００２６】このチップオンフィルム基板のＩＣチップ
搭載部及びその周囲部全面に、フォトレジスト（商品
名：ＦＲ２００、ポジタイプ、シプレーファーイースト
社）をロールコーターにより塗布後、乾燥炉で連続乾燥
し、露光機で配線回路パターン部のみを紫外線照射し、
現像（ＫＯＨ溶液使用）により、配線回路パターン上の
フォトレジストを溶解除去し、配線回路パターン以外の
部分に、透明レジスト層を形成した。このフォトレジス
トの粘度は１８ｃｐであり、また塗布厚は４μｍであっ
た。A photoresist (trade name: FR200, positive type, Shipley Far East Co.) is applied to the IC chip mounting portion of the chip-on-film substrate and the entire surface thereof by a roll coater, and then continuously dried in a drying furnace and exposed. Irradiates only the wiring circuit pattern section with ultraviolet light,
The photoresist on the wiring circuit pattern was dissolved and removed by development (using a KOH solution), and a transparent resist layer was formed on portions other than the wiring circuit pattern. The viscosity of this photoresist was 18 cp, and the coating thickness was 4 μm.
【００２７】この透明レジスト層形成前後のチップオン
フィルム基板の分光光度計を用いた透過率を図７及び図
８に示す。この測定は、ポリイミド系フィルム側から行
い、波長３００〜９００ｎｍにおいて行った。FIGS. 7 and 8 show the transmittance of the chip-on-film substrate before and after the formation of the transparent resist layer using a spectrophotometer. This measurement was performed from the polyimide-based film side at a wavelength of 300 to 900 nm.
【００２８】図７及び図８に示されるように、透明レジ
スト層を形成後のチップオンフィルム基板の透過率（図
８）は、レジスト層を形成前のチップオンフィルム基板
の透過率（図７）と比較して、波長５５０ｎｍ以上で向
上し、波長７００ｎｍにおいて透過率は約７５％となっ
た。従って、ＣＣＤカメラ検出波長のメインである波長
６００〜７００ｎｍの領域での透過率が６０％平均を示
し、リード検出が可能となった。As shown in FIGS. 7 and 8, the transmittance of the chip-on-film substrate after the formation of the transparent resist layer (FIG. 8) is the transmittance of the chip-on-film substrate before the formation of the resist layer (FIG. 7). ), The transmittance was improved at a wavelength of 550 nm or more, and the transmittance was about 75% at a wavelength of 700 nm. Therefore, the transmittance in the wavelength region of 600 to 700 nm, which is the main detection wavelength of the CCD camera, shows an average of 60%, and the lead can be detected.
【００２９】[0029]
【発明の効果】本発明のチップオンフィルム基板によっ
て、銅のレプリカに起因する透明度の低下が大幅に改善
される。このためＩＣチップの位置決めパターンがＣＣ
Ｄ方式で行うことができる。また、本発明の製造方法に
よって、上記チップオンフィルム基板が、経済的に、か
つ工業的規模で生産できる。According to the chip-on-film substrate of the present invention, the decrease in transparency caused by the copper replica is greatly improved. Therefore, the positioning pattern of the IC chip is CC
It can be performed by the D method. In addition, the chip-on-film substrate can be produced economically and on an industrial scale by the production method of the present invention.
【図１】図１は、本発明のチップオンフィルム基板にお
けるＩＣチップ搭載部及びその周囲部の部分断面図であ
る。FIG. 1 is a partial sectional view of an IC chip mounting portion and a peripheral portion thereof in a chip-on-film substrate of the present invention.
【図２】図２は、本発明のチップオンフィルム基板にお
けるＩＣチップ搭載部及びその周囲部の部分平面図であ
る。FIG. 2 is a partial plan view of an IC chip mounting portion and its peripheral portion in the chip-on-film substrate of the present invention.
【図３】図３は、本発明のチップオンフィルム基板にお
けるＩＣチップ搭載部及びその周囲部の部分斜視図であ
る。FIG. 3 is a partial perspective view of an IC chip mounting portion and its peripheral portion in the chip-on-film substrate of the present invention.
【図４】図４は、従来のチップオンフィルム基板の平面
図である。FIG. 4 is a plan view of a conventional chip-on-film substrate.
【図５】図５は、従来のチップオンフィルム基板におけ
るＩＣチップ搭載部及びその周囲部の平面図である。FIG. 5 is a plan view of an IC chip mounting portion and a peripheral portion thereof in a conventional chip-on-film substrate.
【図６】図６は、従来のチップオンフィルム基板におけ
るＩＣチップ搭載部及びその周囲部の部分断面図であ
る。FIG. 6 is a partial sectional view of an IC chip mounting portion and a peripheral portion thereof in a conventional chip-on-film substrate.
【図７】図７は、透明レジスト形成前のチップオンフィ
ルム基板のポリイミドフィルム側からの分光光度計によ
る波長と透過率の関係を示すグラフである。FIG. 7 is a graph showing a relationship between wavelength and transmittance by a spectrophotometer from the polyimide film side of the chip-on-film substrate before forming a transparent resist.
【図８】図３は、透明レジスト形成後のチップオンフィ
ルム基板のポリイミドフィルム側からの分光光度計によ
る波長と透過率の関係を示すグラフである。FIG. 8 is a graph showing the relationship between the wavelength and the transmittance of the chip-on-film substrate after the formation of the transparent resist from the polyimide film side by a spectrophotometer.
１：チップオンフィルム基板 ２：ＩＣチップ搭載部及びその周囲部 ３：銅回路（配線回路パターン） ４：ポリイミド系フィルム ５：銅のレプリカ（銅箔の凹凸） ６：透明レジスト層 1: chip-on-film substrate 2: IC chip mounting part and its surroundings 3: copper circuit (wiring circuit pattern) 4: polyimide film 5: copper replica (copper foil irregularities) 6: transparent resist layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井口 裕 山口県下関市彦島西山町１−１−１ 株式 会社エム・シー・エス内 (72)発明者 粟田 秀俊 山口県下関市彦島西山町１−１−１ 株式 会社エム・シー・エス内 Ｆターム(参考） 4F100 AB17A AB17B AB33B AK01A AK49C AT00C BA03 BA07 BA10A DC23A GB43 JB14 JN01 JN01A YY00A 5E314 AA27 BB06 BB11 CC02 DD07 EE01 FF06 GG26 5F044 KK03 MM03 MM48 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hiroshi Iguchi 1-1-1 Hikoshima Nishiyamacho, Shimonoseki-shi, Yamaguchi Pref. 1-1 F term in MCS Co., Ltd. (Reference) 4F100 AB17A AB17B AB33B AK01A AK49C AT00C BA03 BA07 BA10A DC23A GB43 JB14 JN01 JN01A YY00A 5E314 AA27 BB06 BB11 CC02 DD07 EE01 FF06 GG03 5MM04
Claims (7)
回路パターン以外の部分に、透明レジスト層が形成され
ていることを特徴とするチップオンフィルム基板。1. A chip-on-film substrate, wherein a transparent resist layer is formed on a part other than a wiring circuit pattern of an IC chip mounting part and a peripheral part thereof.
である請求項１記載のチップオンフィルム基板。2. The transparent resist layer has a thickness of 1 to 5 μm.
The chip-on-film substrate according to claim 1, wherein
せたテープ状の２層基材にスプロケットホールを形成
し、次いで銅層側にフォトレジストを塗布し乾燥後、露
光、現像、エッチング、フォトレジスト剥離の工程によ
り、配線回路パターンを形成し、さらに必要に応じてソ
ルダーレジスト塗布、硬化及びメッキを行うチップオン
フィルム基板の製造方法において、 下記（１）〜（３）のいずれかの工程において、ＩＣチ
ップ搭載部及びその周囲部全面に、透明レジストを塗布
し乾燥後、露光、現像により、配線回路パターン以外の
部分に透明レジスト層を形成することを特徴とするチッ
プオンフィルム基板の製造方法。 （１）上記配線回路パターンの形成後 （２）ソルダーレジスト塗布、硬化後、メッキを行う前 （３）ソルダーレジスト塗布、硬化及びメッキを行った
後3. A sprocket hole is formed in a tape-like two-layer base material in which a copper foil is adhered on a polyimide-based film, and then a photoresist is applied to the copper layer side, dried, exposed, developed, etched, and photo-etched. In a method of manufacturing a chip-on-film substrate in which a wiring circuit pattern is formed by a resist stripping step, and further, a solder resist is applied, cured and plated as necessary, in any one of the following steps (1) to (3): A method of manufacturing a chip-on-film substrate, wherein a transparent resist layer is formed on a portion other than a wiring circuit pattern by applying a transparent resist on the entire surface of an IC chip mounting portion and a peripheral portion thereof, drying, exposing and developing. . (1) After forming the wiring circuit pattern (2) After applying and curing the solder resist and before plating (3) After applying and curing the solder resist and plating
塗布する請求項３記載のチップオンフィルム基板の製造
方法。4. The method for manufacturing a chip-on-film substrate according to claim 3, wherein said transparent resist is applied to a thickness of 1 to 5 μm.
は透明光感光型ソルダーレジストである請求項３又は４
記載のチップオンフィルム基板の製造方法。5. The transparent resist is a photoresist or a transparent photosensitive solder resist.
A method for producing the chip-on-film substrate described in the above.
ミドを銅箔に直接ラミネートさせたものである請求項３
〜５の何れかに記載のチップオンフイルム基板の製造方
法。6. The two-layer substrate is obtained by directly laminating a single piece of thermoplastic polyimide on a copper foil.
6. The method for manufacturing a chip-on-film substrate according to any one of items 1 to 5.
上に銅箔を熱可塑性ポリイミドを介して接着させたもの
である請求項３〜５の何れかに記載のチップオンフイル
ム基板の製造方法。7. The method for producing a chip-on-film substrate according to claim 3, wherein said two-layer substrate is obtained by bonding a copper foil to a polyimide film via a thermoplastic polyimide. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001073816A JP2002289651A (en) | 2000-12-12 | 2001-03-15 | Chip-on film base and its manufacturing method |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000377947 | 2000-12-12 | ||
| JP2000-377947 | 2001-01-19 | ||
| JP2001-12074 | 2001-01-19 | ||
| JP2001012074 | 2001-01-19 | ||
| JP2001073816A JP2002289651A (en) | 2000-12-12 | 2001-03-15 | Chip-on film base and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002289651A true JP2002289651A (en) | 2002-10-04 |
Family
ID=27345424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001073816A Pending JP2002289651A (en) | 2000-12-12 | 2001-03-15 | Chip-on film base and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002289651A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6900989B2 (en) | 2002-03-13 | 2005-05-31 | Mitsui Mining & Smelting Co., Ltd. | Flexible printed wiring board with semiconductor chip and releasing layer |
| US7173322B2 (en) | 2002-03-13 | 2007-02-06 | Mitsui Mining & Smelting Co., Ltd. | COF flexible printed wiring board and method of producing the wiring board |
| US7382042B2 (en) | 2004-09-29 | 2008-06-03 | Mitsui Mining & Smelting Co., Ltd. | COF flexible printed wiring board and method of producing the wiring board |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54133877A (en) * | 1978-04-07 | 1979-10-17 | Nec Corp | Semiconductor device |
| JPH03101142A (en) * | 1989-09-13 | 1991-04-25 | Sumitomo Bakelite Co Ltd | Manufacture of semiconductor device |
| JP2000299358A (en) * | 1999-04-15 | 2000-10-24 | Shindo Denshi Kogyo Kk | Manufacture of film carrier tape for mounting semiconductor device |
| JP2002100655A (en) * | 2000-09-20 | 2002-04-05 | Hitachi Cable Ltd | Tape carrier and semiconductor device using the same |
-
2001
- 2001-03-15 JP JP2001073816A patent/JP2002289651A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54133877A (en) * | 1978-04-07 | 1979-10-17 | Nec Corp | Semiconductor device |
| JPH03101142A (en) * | 1989-09-13 | 1991-04-25 | Sumitomo Bakelite Co Ltd | Manufacture of semiconductor device |
| JP2000299358A (en) * | 1999-04-15 | 2000-10-24 | Shindo Denshi Kogyo Kk | Manufacture of film carrier tape for mounting semiconductor device |
| JP2002100655A (en) * | 2000-09-20 | 2002-04-05 | Hitachi Cable Ltd | Tape carrier and semiconductor device using the same |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6900989B2 (en) | 2002-03-13 | 2005-05-31 | Mitsui Mining & Smelting Co., Ltd. | Flexible printed wiring board with semiconductor chip and releasing layer |
| US7173322B2 (en) | 2002-03-13 | 2007-02-06 | Mitsui Mining & Smelting Co., Ltd. | COF flexible printed wiring board and method of producing the wiring board |
| US7198989B2 (en) | 2002-03-13 | 2007-04-03 | Mitsui Mining & Smelting Co., Ltd. | Method of producing a COF flexible printed wiring board |
| US7255919B2 (en) | 2002-03-13 | 2007-08-14 | Mitsui Mining & Smelting Co., Ltd. | Mold release layer transferring film and laminate film |
| US7382042B2 (en) | 2004-09-29 | 2008-06-03 | Mitsui Mining & Smelting Co., Ltd. | COF flexible printed wiring board and method of producing the wiring board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3889700B2 (en) | COF film carrier tape manufacturing method | |
| JP4109689B2 (en) | Manufacturing method of flexible printed wiring board for COF | |
| US20060220242A1 (en) | Method for producing flexible printed wiring board, and flexible printed wiring board | |
| JP4038517B2 (en) | Flexible printed wiring board for COF and method for manufacturing the same | |
| JP3750113B2 (en) | Film carrier tape for mounting electronic components and method for manufacturing the same | |
| US20090202949A1 (en) | Producing method of wired circuit board | |
| JPH0774453A (en) | Manufacture of printed wiring board | |
| JP5175779B2 (en) | Method for manufacturing printed circuit board | |
| JP3252183B2 (en) | Flexible wiring board and method of manufacturing the same | |
| JP2002299385A (en) | Film carrier tape for mounting electronic component and its manufacturing method | |
| JP2002289651A (en) | Chip-on film base and its manufacturing method | |
| US7211735B2 (en) | Processes for manufacturing multilayer flexible wiring boards | |
| US6274291B1 (en) | Method of reducing defects in I/C card and resulting card | |
| JP2008130772A (en) | Composite laminated body for manufacturing flexible wiring board and its manufacturing method | |
| JP2002110749A (en) | Method for manufacturing chip-on-film substrate | |
| JP4657689B2 (en) | COF tape manufacturing method | |
| JP3932689B2 (en) | TAB film carrier tape | |
| JP2002237504A (en) | Method for manufacturing chip-on film base | |
| JP2004153194A (en) | Manufacturing method of cof film carrier tape | |
| JP2002296793A (en) | Exposure device and method for producing multilayer wiring substrate while using the same | |
| JP2004031685A (en) | Method for manufacturing chip on film carrier tape | |
| JP3818253B2 (en) | Manufacturing method of tape carrier for semiconductor device | |
| JP3533682B2 (en) | Manufacturing method of printed wiring board | |
| JP2000332062A (en) | Manufacture of tab thin-film tape carrier | |
| JP2004281947A (en) | Manufacturing method of film carrier tape for mounting electronic component and spacer tape |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100803 |