JP2002269551A5 - - Google Patents

Download PDF

Info

Publication number
JP2002269551A5
JP2002269551A5 JP2001065178A JP2001065178A JP2002269551A5 JP 2002269551 A5 JP2002269551 A5 JP 2002269551A5 JP 2001065178 A JP2001065178 A JP 2001065178A JP 2001065178 A JP2001065178 A JP 2001065178A JP 2002269551 A5 JP2002269551 A5 JP 2002269551A5
Authority
JP
Japan
Prior art keywords
storage
storage area
conversion
access
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001065178A
Other languages
English (en)
Other versions
JP2002269551A (ja
JP4890681B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2001065178A priority Critical patent/JP4890681B2/ja
Priority claimed from JP2001065178A external-priority patent/JP4890681B2/ja
Publication of JP2002269551A publication Critical patent/JP2002269551A/ja
Publication of JP2002269551A5 publication Critical patent/JP2002269551A5/ja
Application granted granted Critical
Publication of JP4890681B2 publication Critical patent/JP4890681B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【特許請求の範囲】
【請求項１】 第１記憶領域と第２記憶領域とを有する記憶手段と、
前記記憶手段にアクセスするアクセス手段と、
前記アクセス手段が前記記憶手段の前記第１記憶領域へアクセスする際は前記記憶手段と前記アクセス手段との間で転送されるデータのデータ配列を変換せず、前記アクセス手段が前記記憶手段の前記第２記憶領域へアクセスする際は前記記憶手段と前記アクセス手段との間で転送されるデータのデータ配列を変換する変換手段と、
を有する
ことを特徴とするデータ処理装置。
【請求項２】 前記記憶手段に接続される第１バスと、
前記アクセス手段に接続される第２バスとを有し、
前記変換手段は、前記第１バスと前記第２バスとを接続するバスブリッジである
ことを特徴とする請求項１に記載のデータ処理装置。
【請求項３】 前記変換手段は、前記データ配列の変換としてエンディアン変換をすることを特徴とする請求項１又は２のいずれか１項に記載のデータ処理装置。
【請求項４】 前記記憶手段の何れの記憶領域を前記第１記憶領域として割り当てるか、及び前記記憶手段の何れの記憶領域を前記第２記憶領域として割り当てるかを設定する設定手段を有することを特徴とする請求項１乃至３のいずれか１項に記載のデータ処理装置。
JP2001065178A 2001-03-08 2001-03-08 画像処理装置 Expired - Fee Related JP4890681B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001065178A JP4890681B2 (ja) 2001-03-08 2001-03-08 画像処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001065178A JP4890681B2 (ja) 2001-03-08 2001-03-08 画像処理装置

Publications (3)

Publication Number Publication Date
JP2002269551A JP2002269551A (ja) 2002-09-20
JP2002269551A5 true JP2002269551A5 (ja) 2010-03-18
JP4890681B2 JP4890681B2 (ja) 2012-03-07

Family

ID=18923881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001065178A Expired - Fee Related JP4890681B2 (ja) 2001-03-08 2001-03-08 画像処理装置

Country Status (1)

Country Link
JP (1) JP4890681B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4446373B2 (ja) * 2003-03-19 2010-04-07 パナソニック株式会社 プロセッサ、データ共有装置
JP2008033722A (ja) * 2006-07-31 2008-02-14 Matsushita Electric Ind Co Ltd エンディアン変換回路を備えたデータ転送制御装置
JP5127540B2 (ja) * 2008-04-02 2013-01-23 シャープ株式会社 画像処理装置及び画像形成装置
JP6540458B2 (ja) * 2015-10-30 2019-07-10 セイコーエプソン株式会社 画像処理方法、画像処理装置、および印刷システム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774986B2 (ja) * 1987-09-19 1995-08-09 富士通株式会社 データバス接続システム
JP2633331B2 (ja) * 1988-10-24 1997-07-23 三菱電機株式会社 マイクロプロセッサ
JPH04177439A (ja) * 1990-11-08 1992-06-24 Nec Corp シングルチップ・マイクロコンピュータ
JP3619565B2 (ja) * 1995-04-26 2005-02-09 株式会社ルネサステクノロジ データ処理装置、及びそれを用いたシステム
JPH0997211A (ja) * 1995-09-29 1997-04-08 Matsushita Electric Ind Co Ltd バス制御装置、及びバス制御装置を含む情報処理装置
JP4134371B2 (ja) * 1998-03-16 2008-08-20 三菱電機株式会社 入出力バスブリッジ装置
JP3863314B2 (ja) * 1999-05-07 2006-12-27 三菱電機株式会社 プログラム実行装置

Similar Documents

Publication Publication Date Title
JP2003162600A5 (ja)
DE60233760D1 (de) Netzwerkeinrichtungs-treiberarchitektur
JP2003067246A5 (ja)
WO2001067273A3 (en) Vliw computer processing architecture with on-chip dynamic ram
WO2003019841A3 (en) Enhanced protocol conversion system
WO2007076340A3 (en) Methods and systems to restrict usage of a dma channel
CA2325158A1 (en) Core computer with clock down feature
WO2003102870A3 (en) Feature mapping between data sets
JP2000278589A5 (ja)
WO2008127988A3 (en) Read and write interface communications protocol for digital-to-analog signal converter with non-volatile memory
WO2003050688A3 (en) System and method for handling device accesses to a memory providing increased memory access security
EP1187031A3 (en) Bus bridge interface system
WO2002093343A3 (en) Method and system for efficient access to remote i/o functions in embedded control environments
DE69817298D1 (de) Vorrichtung zur Kommunikation zwischen Informationsverarbeitungseinheiten und mit einem gemeinsamen Bus verbundenenen Prozessoren
JP2002269551A5 (ja)
JP2008515091A5 (ja)
WO1998030948A3 (en) Apparatus and method for operably connecting a processor cache to a digital signal processor
JP2002275230A5 (ja)
JPS58178465A (ja) マルチ・プロセサ・システムにおけるアドレス変換方式
AU2002253413A1 (en) Bus interface for i/o device with memory
EP0391537A3 (en) Lock converting bus-to-bus interface system
BR0104871A (pt) Aparelho de entretenimento
JP2002123414A5 (ja)
CN103164365A (zh) 总线仲裁器
WO2003038623A3 (de) Prozessor-speicher-system