JP2002268607A - マトリクス型表示装置とその駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 複数ライン選択を行う表示装置において、Ｐ
ＷＭによる階調表示時にセグメント信号線の電圧変化に
よる消費電力を減少させる。 【解決手段】 セグメント信号線に印加する入力データ
の各ビットに対応する電圧値の選択および電圧値の選択
期間つまりパルス幅を制御するセレクタ１６においてセ
レクタ１６を制御するカウンタ部１５のカウント方法を
水平走査期間ごとに変化させ、ある水平走査期間で選択
したセレクタ入力とある水平走査期間の次の水平走査期
間の始めに選択したセレクタ入力を一致させることで、
水平走査期間の境界での電圧変化が起こる確率を減らす
ことで消費電力を低減させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はマトリクス状の画素
構造を有する液晶表示装置などに関する。

【０００２】

【従来の技術】マトリクス上の画素構造を有する表示装
置の階調表示方式のひとつとして複数のフレームを用い
て、フレームごとにオン・オフを制御することにより階
調表現を行うフレームレートコントロール方式（ＦＲ
Ｃ）がある。図１７（ａ）は８階調のうちの１階調目を
表現する場合の例であり、オンを１フレーム、オフを６
フレーム表示することで表示可能である。しかし、この
方法で多階調化するとフリッカが発生するという問題が
ある。そこで、画素ごとにオンとオフのタイミングをず
らし、かつ空間的にもオン画素とオフ画素の比を階調数
にあわせることによって、フリッカを押さえる方法があ
る。これを実現したものとして図１７（ｂ）のパターン
がある。図１７（ｂ）は画素マトリクスの表示状態を示
すものであり、行をコモンあるいはライン、列をセグメ
ントあるいはカラムと表現している。この方法は例えば
Ｎ階調のうちのＭ階調目を表現する場合、１行目におい
ては１列目から順にＭ列までの画素をオン、次の（Ｎ−
Ｍ）列をオフとし、最終列までこの割合でオンとオフを
繰り返す。２行目においてはオンオフ画素を分散させる
ため１行目のデータをある値Ｌだけシフトさせて表示さ
せる。以下１行ごとにＬずつシフトして表示させる。こ
のときのシフト量Ｌをラインシフトと定義する。これに
より空間的にオンオフを分散配置することが可能であ
る。次に時間的にオンオフを分散させる。１フレーム目
の１列目のデータ列に対し、２フレーム目の１列目のデ
ータはラインシフトと同様にある値Ｆだけシフトして表
示させる。この時のシフト量Ｆをフレームシフトと定義
する。３フレーム目以降も同様に前フレームの一列目の
データ列からＦだけずらしたパターンを表示させる。各
フレームの２列目以降は１フレーム目と同様ラインシフ
トさせて表示する。図１７の（ｂ）はラインシフトＬ
（＝１）、フレームシフトＦ（＝３）を用いて８階調中
の１階調目を表現した例である。なおここでは７行７列
で説明しているが、大きな画面ではこの７行７列を縦横
に並べ敷き詰めればよい。すべてのフレームでオン画素
の割合は等しく、ある画素例えば１７３の画素を見ると
オフ・オフ・オン・オフ・オフ・オフ・オフとなってお
り、８階調中の１階調を表現している。しかしこのよう
にオンおよびオフ画素を分散配置させても階調表現に必
要なフレーム数が増加するにつれフリッカが目立ち、そ
の対策としてフレーム周波数を増加させる必要がある。
フレーム周波数を増加させると消費電力が増加するた
め、３２階調以上の階調表現を行うことは実使用上難し
い。

【０００３】別の階調表示方式として、パルス幅変調
（Pulse Width Modulation）法がある。階調数に応じ
てオンを示すパルスの幅とオフを示すパルスの幅の割合
を変化させることで階調表現を行う。例えば１６階調表
示の場合、セグメント信号線に１選択期間の長さの８／
１５、４／１５、２／１５、１／１５のパルス幅を持つ
４つのパルスを用意し、この４つのパルスの中でオンを
表すパルスを階調に応じて選択することで１６の階調を
表現する。

【０００４】

【発明が解決しようとする課題】パルス幅変調（ＰＷ
Ｍ：Pulse Width Modulation）により階調表現を行う
場合において、表示階調数を増加させると１選択期間内
に用意するパルスの数が増大する。１６階調表示におい
ては必要なパルスの数は４つであったが、６４階調では
６つ必要となる。表示装置は一般的に容量性負荷であ
り、パルスを印加すると立ち上がりおよび立下り時に波
形のなまりが観測される。パルス数が増加すると必然的
に１つのパルスのパルス幅が小さくなるため、パルス幅
に対するなまりの影響が大きくなり、印加する電圧値の
ずれにより明るさに影響を与える。またオンとオフを繰
り返すことは、パネルに電荷の充放電を行うこととな
り、オンオフの繰り返しが増えるほど消費電力が増大
し、パルス数が増加するほど顕著になる。例えば６つの
パルスが必要であった場合に、それぞれのパルスがオン
・オフ・オン・オフ・オン・オフとなった場合、充電が
３回、放電が３回、ある画素の選択期間中に発生する。
ＦＲＣにおいては１選択期間内にパルスが１つしかな
く、充電もしくは放電が１回であるため、ＰＷＭはＦＲ
Ｃに比べ消費電力が増大するという問題点がある。

【０００５】本発明はＰＷＭによる階調表現を行う場合
において、オンを示すパルスとオフを示すパルスをなる
べく隣接させるようにして、波形なまりによる表示領域
の明るさの変化およびオンオフの繰り返しによる表示装
置への充放電回数を減らすことで階調性を高め消費電力
の小さい表示装置を提供すること、動画表示に適してい
ると言われている複数ライン同時選択法（ＭＬＳ：Mult
i Line SelectionMethod）の回路構成に適したＰＷＭ
階調表示方法を提供することを目的とする。

【０００６】

【課題を解決するための手段】この目的を達成するため
に本発明の表示装置は、同時に複数行（Ｎ行）のコモン
信号線を選択し、パルス幅変調法により階調表示を行う
マトリクス型表示装置の駆動方法にあって、１選択期間
内に存在する複数のパルスを印加する順序を入れ替える
こと、パルス幅、パルス数を変化させオンパルスとオフ
パルスをなるべく隣接させないようにすることで、消費
電力の増加、表示品位の低下を低減するような構成を有
している。

【０００７】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。

【０００８】（発明の実施の形態１）図１に本発明の第
１の形態における機能ブロック図を示す。図１で１１は
ＭＬＳ及びパルス幅変調法（ＰＷＭ）に必要な各種制御
信号を与えるコントローラ、１２は外部データを記憶す
るメモリ、１３は直交関数生成部、１４は１３で生成さ
れた直交関数行列の要素と１２で出力されたデータの演
算を行うＭＬＳ演算部、１５はカウンタ部、１６はセレ
クタ、１７はデコーダ回路である。

【０００９】なお１２は必ずしも表示装置内部にある必
要はなく、記憶装置として表示装置外部に設置し、コン
トローラ１１の制御に応じた出力を表示装置に送る方法
でも構わない。

【００１０】複数ライン選択法（Multi−Line−Selecti
on Method：以下ＭＬＳとする）においては、図１６に
示すように入力信号Ｓ２１１と、直交関数生成部２１３
により生成された直交関数行列Ｈ２１５を、演算器２１
２によりＨ×Ｓの行列演算を行い、セグメント信号線２
１４に出力する。同時にコモン信号線には、直交関数行
列Ｈの各行の要素に比例した電圧が水平操作期間毎に順
次印加され、コモン信号線とセグメント信号の間にかか
る電圧により画素のオンオフ表示が行われるものであ
る。

【００１１】次に図１の構成においてその動作を簡単に
説明する。入力データ１８は、対応する各セグメント信
号線の画素に表示されるべき映像信号で、一般に多階調
信号である。メモリ１２に蓄えられたデータはコントロ
ーラ１１の制御により順次ＭＬＳ演算部１４に入力され
る。

【００１２】直交関数行列Ｈ２１５の列数はコモン信号
線の数に等しく、その要素はコモン信号線の選択時には
１もしくは−１の値を持ち、非選択時には０の値を持
つ。従ってＮ行同時選択の場合、直交関数２１５は１行
にＮ個の１もしくは−１を持つため、ある水平走査期間
に対応するＨ×Ｓを演算するには入力信号行列Ｓ２１１
の行データは選択されたコモン信号線に対応する少なく
ともＮ行分必要となる。そのため入力信号２１１はコモ
ン信号線の同時選択数Ｎ行分、同時刻（少なくとも１水
平走査期間内）に演算器２１２に入力される。従って図
１のＭＬＳ演算部１４にもＮ行のデータ少なくとも１水
平走査期間にＮ行同時入力される必要がある。そのため
には例えば、入力信号を担う線を各セグメントあたりＮ
本設けるか、あるいは１本で高速転送するようにしても
よい。

【００１３】図７に入力データが４ビットで４行同時選
択法を用いた場合のＭＬＳ演算部ならびに、セレクタ
部、デコーダ部、カウンタ部を示す。ＰＷＭ駆動法にお
いては入力信号のビット数と等しい数のＭＬＳ演算部７
１を用意し、ビットごとにＭＬＳ演算を行い、印加すべ
き電圧値を算出し、ラッチしておく。ラッチされた電圧
値のうち１つをセレクタ回路７３により選択し、セグメ
ント信号線に印加する。各ビットの電圧値を選択する期
間はビットによって異なり、最下位ビット（ＬＳＢ）が
最も短く、上位のビットに行くに従って選択期間を前ビ
ットの２倍にすることでパルス幅変調を行う。これはＬ
ＳＢのオンは強度１であるのに対し、その１つ上のビッ
トのオンは強度２、更に１つ上位ビットは強度４となる
からである。この強度差を電圧値ではなく、オンを印加
する時間つまりパルス幅を用いて表現する。カウンタ回
路７４はセレクタ回路７３の選択期間を制御するための
ものであり、カウンタ回路７４のカウンタ値に応じて、
選択するＭＬＳ演算部出力を変化させる。

【００１４】このように、入力データのビット数に応じ
た数の演算器を用意することで一水平走査期間内におい
てメモリ７２へのアクセスは一回で済み、内部クロック
を低下させることが可能となり、低電力化につながる。

【００１５】（発明の実施の形態２）表示装置の表示可
能色を約２６万色とすると、赤、緑、青の入力データは
それぞれ６ビット必要である。ＰＷＭ駆動で実現するに
は１つのセグメント信号線に対しＭＬＳ演算部が６つ必
要である。一方で２５６色表示の際には赤、緑が各３ビ
ット、青は２ビットである。この時は各セグメント信号
線にあるＭＬＳ演算部のうち赤、緑が３つ、青では４つ
不要である。この不要なＭＬＳ演算部を動作させないよ
うにすれば低電力化が可能である。このように入力デー
タのビット数に応じてＭＬＳ演算部を動作させる数を制
御する方法として図８に示すように、入力データ１８の
表示可能色数を検出するデータ形式検出手段８５を設
け、検出結果をＭＬＳ演算部１４に送ることで、データ
によって動作させる演算回路の数を変化させることが可
能となる。演算回路は少なくともセグメント信号線数と
入力データの積の数だけ存在するため、入力データ数に
よって動作演算回路数を変化させることは表示装置の低
電力化に有効である。

【００１６】（発明の実施の形態３）ＰＷＭによる階調
制御の問題点として、階調数が増加するにつれ一水平走
査期間においてセグメント信号線の電圧変化の回数が増
大し、充電のための電力が増加する。

【００１７】例えば、１６階調表示の場合一水平走査期
間内（１Ｈ期間）に、一水平走査期間の長さに対し、１
／１５、２／１５、４／１５、８／１５の４パルスが存
在しすべて異なる電圧値をとった場合、１Ｈ期間内で５
回電圧値が変化する。３２階調では６回変化し、それに
つれ消費電力も増大する。

【００１８】また、表示装置は一般的に容量性負荷であ
るため、パルス波形を印加すると、表示部の容量と表示
部までの配線抵抗によるパルス波形のなまりが観測され
る。表示装置に印加される電圧値はこのなまりのため変
化し、幅の細いパルスほど電圧値に対するなまりによる
電圧値の変化の影響をうけやすい。

【００１９】この波形なまりの影響を減らすには表示装
置の容量を小さくすることや、配線抵抗を低下させるた
めに配線に低抵抗率な金などを用いる方法があるが、容
量を小さくすることは表示部に使われる材料を変えるも
しくはコモン信号線とセグメント信号線の距離を離す必
要があり、簡単ではない。配線に金を使うことは製造コ
ストの面から現実的ではない。

【００２０】そこで駆動面から波形なまりを減らす方法
として、１Ｈ期間ごとにセグメント信号線に印加するパ
ルスの順番を逆転する方法がある。図２にあるセグメン
ト信号線における電圧波形を示す。図２（ａ）は従来の
方法で階調５の均一表示を行った場合の信号波形であ
る。この波形をみると異なるパルスを印加するごとに電
圧が変化している。図２（ｂ）は本発明の第３の形態で
ある。１Ｈ期間ごとにパルスを入れる順番を逆転させた
ものである。奇数番目の１Ｈ期間にはパルス幅の広い順
に印加していき、偶数番目の１Ｈ期間にはパルス幅の狭
い順に印加する。これにより１Ｈ期間同士の境目２１も
しくは２２では同じパルス幅を持つパルスが２つ連続し
て発生することとなり、セグメント電圧の変化の回数が
減少する。（ａ）の５回に対し、（ｂ）は３回に減少し
ている。１Ｈ期間の境界２１に注目すると最もパルス幅
の狭いパルス１が隣接しており、従来の駆動法では２箇
所あったパルスの立ち上がり立下りが本発明では１回と
なり、パルス１が隣接している部分では波形なまりがな
いため、波形なまりによる輝度変化の影響を小さくでき
た。

【００２１】また電圧変化の回数が小さくなることから
セグメント信号線および表示装置への充電電力が低下し
低電力化が可能である。

【００２２】このように１Ｈ期間ごとに印加するパルス
の順番を入れ替える方法としては、図１に示すカウンタ
回路１５のカウンタ方法を変更すればよい。図１０にカ
ウンタ回路１５及びセレクタ１６の内部を示す。パルス
の印加順およびパルス幅の規定はカウンタ部１５のカウ
ンタ１０１によって行われる。カウンタ１０１の出力に
より、ビット選択レジスタ１０２の値を変化させ、図１
１に示す真理値表に従ってＭＬＳ演算出力が選択され
る。カウンタ１０１は１Ｈ期間内で必要階調数−１のカ
ウントを行い、カウント間隔は等間隔である。デコーダ
回路に出力されるデータはカウント値によりどのＭＬＳ
演算出力を取るか決められ、長いパルス幅となる出力に
は複数のカウント値を用いてデコーダへ出力される。例
えば６４階調表現の場合、カウンタは６３進カウンタと
して、最もパルス幅の狭い電圧の選択期間はカウント６
２のみ、最も長いものはカウント０から３１の期間中選
択することでパルス幅変調を行うことができる。

【００２３】このことから図２（ｂ）のように１Ｈごと
にパルスを入れる順番を変更するには、カウンタ１０１
のカウント方法をアップカウンタからダウンカウンタに
すればよい。アップカウント時には最も長いパルスから
順に印加され、ダウンカウント時には最も短いパルスか
ら順に印加される。１Ｈごとに変化させれば図２（ｂ）
のような波形が得られる。

【００２４】この例ではパルス８、４、２、１もしくは
その逆順に入れた例を示したが、このパルスの入れる順
番によらず、波形なまりおよび低電力化の減少効果が得
られる。

【００２５】波形なまりの影響が小さくなるのは１Ｈ期
間の両端のパルスであることから、特に波形なまりの影
響を受けやすいパルス幅が狭い２つのパルスを１Ｈ期間
の両端に印加するようにすることで、波形なまりの影響
を最小限にできる。図２の例ではパルス１および２を１
Ｈ期間の両端に持ってくることが最も効果的である。こ
の方法をとるには図１１の真理値表を図１５のようにし
て、アップカウント、ダウンカウントでも必ず１Ｈ期間
の両端にパルス幅の狭い２つのパルスがくるようにすれ
ばよい。なおＱ０とＱ１の位置は入れ替えてもよく、Ｑ
２からＱ５についてもＱ２からＱ５相互間で任意であ
る。

【００２６】（発明の実施の形態４）セグメント電圧が
切り替わる際に一時的に高周波成分が発生するため、容
量性の表示部を介してコモン信号線にもセグメント信号
の電圧変化に応じたハザードが発生する。この様子を図
３に示す。コモン信号線のハザードは変化する値の絶対
値が大きい場合、同時に変化するセグメント信号線の数
が多いほど大きくなる。このハザードにより、表示部に
印加される電圧の実効値が変化するため輝度が変化す
る。特に、セグメント信号線が変化しなかった部分にそ
の影響が大きく出る。この減少を回避するには、同時に
同方向への電圧変化を起こすセグメント信号線の数を減
らすことがよい。

【００２７】そのために、セグメント信号線ごとにパル
スを入れる順番を変化させる方法がある。実施の形態３
のように、図１０のカウンタ１０１のカウント方法を偶
数列と奇数列で逆にするもしくは、表示原色ごとにカウ
ントを逆にする方法が挙げられる。実施の形態３と異な
り同一タイミングで異なるカウントを行う必要があるた
め、図１２に示すようにカウンタ部１５のなかにカウン
タＡ１５ａ、カウンタＢ１５ｂとを複数設け１列ごとも
しくは表示原色ごとに異なるカウンタを参照することで
実現可能である。例えばある１ＨはカウンタＡがダウン
カウント、カウンタＢはアップカウントすることで図３
（ｂ）に示すように少なくとも隣り合う線で電圧変化の
タイミングがずれ、コモン信号線へ微分波形がのる影響
を少なくすることができる。

【００２８】また、パルスの切り替わりタイミングをず
らす方法としては他に、カウンタの初期値をセグメント
信号線ごとに変化させる方法がある。図１３に１６階調
表現時での例を示す。セグメント信号線１においては１
５進カウンタが０からカウントするためパルス幅８から
順に印加される。セグメント信号線２においては１５進
カウンタが１４からカウントするようにしてパルス幅１
から順に印加される。同様にセグメント信号線３では１
２からとしてパルス幅２から順に印加する。このように
すれば各信号線で電圧変化のタイミングをずらすことが
可能となりコモン信号線への微分波形の影響を減らし、
電圧値が変化しない信号線での輝度変化の影響を減らす
ことが可能となる。カウンタの初期値の設定は外部より
初期値を指定する信号を図１０のようにカウンタ初期値
設定信号１０４としてカウンタ内にとりこみ水平同期信
号ごとにその信号から初期値を読み出す構成とすればよ
い。なお、初期値を異ならせるには複数のカウンタが必
要であり、その構成は図１５のようにすればよい。

【００２９】（発明の実施の形態５）図１のデコーダ部
１７において、カウンタ部１５の出力に応じてセグメン
ト信号線に印加する電圧を選択する際に、データの切れ
目で２つの電圧が同時に選択される恐れがある。この際
に２つの電圧差に応じた貫通電流が回路内部に流れ不必
要な電力を消費する。そこで、図９に示すように、イネ
ーブル信号９１を設け、セレクタ出力９２が変化する際
にイネーブル信号を入れ、真理値表に示すようにイネー
ブル信号が入った際にはどの電圧値も選択せず、セグメ
ント信号線９３をハイインピーダンス状態として貫通電
流が流れるのを防ぐ。なおこの例ではイネーブル信号９
１を別信号として用いたが、例えば４ライン同時選択で
は出力が５値であるが、それを制御するセレクタ出力９
２は３ビット必要である。３ビットの場合８状態まで表
現できるため５値の電圧選択に対し、３つ余りがある。
この余りのデータをイネーブル信号の代わりとして、こ
のデータ入力時に出力を不定状態にするようにしてもよ
い。

【００３０】（発明の実施の形態６）発明の形態３にお
いてパルスなまりの影響を小さくするため、ある１Ｈ期
間の最後のパルスと、次の１Ｈ期間の初めのパルスでパ
ルス幅が等しいものを入れるように、１Ｈ期間ごとにカ
ウンタのカウント方法を逆にしたが、１Ｈ期間ごとにカ
ウンタの初期値を変化させる方法でも実現可能である。
つまり水平同期信号が入るごとにカウンタは１Ｈごとに
変化する初期値の情報を参照し、その初期値を出力す
る。その後のカウント方法はダウンカウントでもアップ
カウントでも効果は同様であるため、任意である。ここ
で初期値を前１Ｈ期間の最後のパルスの１番初めのカウ
ント値に設定しておけば、１Ｈ期間の境界をはさんで２
つ同一パルスを印加することができる。階調数と、現１
Ｈ期間の初期値からその１Ｈ期間の最後のパルスが特定
できるため、現１Ｈ期間の初期値を参照後、次の１Ｈ期
間になる前に初期値を書き換えておくことで実現でき
る。１６階調表示での例を図１４に示す。１４１に示す
ようにある１Ｈ期間の最後のパルスと次の１Ｈ期間の最
後のパルスが常に同じであり、セグメント信号線に沿っ
て同一階調表示を行う場合、電圧変化が発生する回数を
減らすことが可能である。

【００３１】（発明の実施の形態７）ＰＷＭにおける最
小パルス幅は表示階調数とフレーム周波数により決定さ
れる。表示階調数が多くなるほど、またフレーム周波数
が増大するほど最小パルス幅は小さくなり、波形なまり
の影響を受けやすくなる。またフレーム周波数を低下さ
せるとフリッカが発生しやすくなる。そこで表示階調数
に応じて常に最適なフレーム周波数で駆動できるように
することを考えた。図８に示すように、データ形式検出
手段８５を用いて、入力データのビット数を検知し、さ
らに複数の発振器８１、８２と切り替え回路８３、分周
回路８４を用意して、データ形式検出手段８５の結果か
ら最適な周波数を選択し、表示階調数にあったフレーム
周波数を提供する。表示階調数によってフレーム周波数
を変更できれば、必要なときのみフレーム周波数を増加
させ、通常は低フレーム周波数で駆動させることで、消
費電力を削減することが可能である。

【００３２】実施形態１から７の組み合わせによっても
実施できる。

【００３３】実施形態３、４、６においてカウンタの初
期値の設定、及びカウンタのカウント方向を外部で設定
できるように図６に示すように外部切り替え手段６１を
設け、ユーザーが選択できるようにしてもよい。数種類
の設定を用意すれば、ユーザの好みに応じて調整するこ
とも可能である。

【００３４】また４ライン同時選択の場合について説明
したが、一般にＮライン同時選択により表示を行う場合
はＮ行の画像データが同時に転送される構成となるた
め、ＭＬＳ演算をＮ行同時に行えるようにすることで、
同様な効果が得られる。

【００３５】セグメント電圧値の種類がＮ＋１値となる
が、本発明の形態では電圧値の種類より効果が減少する
ことはなく、電圧値の増加に伴い、パルスの変わり目で
も変化がおきやすくなることから、効果は大きくなる。

【００３６】また階調数についても同様にＭＬＳ演算器
が階調数の増加に伴い増加すること、セレクタ回路の入
力が増加すること、カウンタのカウント値を階調数−１
進カウンタとすることで同様な効果が得られる。

【００３７】

【発明の効果】以上のように本発明は、Ｎ行同時選択法
においてＰＷＭにより階調表現を行う場合においてセグ
メント信号線に入力するパルスの順序を時間的に変更す
ることで、セグメント信号の電圧値の変化の回数を減ら
し、消費電力を低減させる。また空間的に変更すること
で、コモン信号線への電圧変動の影響を減らし、表示品
位を向上させることが可能である。また入力データのビ
ット数に応じてＭＬＳ演算部の動作、停止の変更および
フレーム周波数の変更機能により低電力化を測ることが
可能である。

【図面の簡単な説明】

【図１】本発明の第１の形態における表示装置のＭＬＳ
駆動部およびＰＷＭ階調制御部の機能ブロックを示した
図

【図２】本発明の第３の実施の形態におけるセグメント
信号線波形を示した図

【図３】本発明の第４の実施の形態において２つのセグ
メント信号線においてパルスの切り替えタイミングの関
係を示した図

【図４】本発明の実施の形態において電圧値ごとの順に
パルスを印加したときのセグメント信号線の波形の例を
示した図

【図５】本発明の形態においてパルス幅の組み合わせを
異ならせたときのセグメント信号線の波形を示した図

【図６】外部切り替え手段を設け従来の実施例と本発明
の形態の実施を選択できるようにした機能ブロックを示
した図

【図７】本発明の第１の実施の形態においてＭＬＳ駆動
回路のブロックを示した図

【図８】本発明の第２および第７の形態におけるＭＬＳ
駆動においてＰＷＭにより階調を制御するための機能ブ
ロック図を示した図

【図９】本発明の第５の形態であり、セレクタ出力に対
するセグメント信号線出力を示した図

【図１０】本発明の第３の形態におけるＰＷＭ制御回路
のカウンタ部とセレクタを示した図

【図１１】本発明の第３の形態において図１０のセレク
タ回路の真理値表を示した図

【図１２】本発明の第４の形態における表示装置のＰＷ
Ｍ駆動ブロックを示した図

【図１３】本発明の第４の形態にセグメント信号線の波
形の実施形態を示した図

【図１４】本発明の形態６におけるセグメント信号線の
波形を示した図

【図１５】本発明の形態において、セレクタ部の真理値
表を示した図

【図１６】複数ライン選択法におけるセグメント信号出
力を得るための入力信号演算回路を示した図

【図１７】ＦＲＣ階調表示におけるオンオフパターンを
示した図

【符号の説明】

１１ コントローラ １２ メモリ １３ 直交関数生成部 １４ ＭＬＳ演算部 １５ カウンタ部 １６ セレクタ １７ デコーダ回路 １８ データ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２３ Ｇ０９Ｇ 3/20 ６２３Ｃ ６４１ ６４１Ａ (72)発明者 山野 敦浩 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H093 NA41 NA51 NC26 NC27 ND06 ND39 5C006 AA01 AA15 AC13 BB12 BC03 BC12 BF02 BF22 BF23 BF24 BF26 FA23 FA29 FA47 FA56 5C080 AA10 BB05 DD06 DD26 EE19 EE29 FF09 JJ02 JJ04

Claims (11)

【特許請求の範囲】
1. 【請求項１】 同時に複数行（Ｎ行）のコモン信号線を
   選択し、パルス幅変調により階調表示を行うマトリクス
   型表示装置の駆動方法であって、一水平走査期間内で複
   数の異なる幅を持つパルス波形を順に印加する場合に、
   水平走査期間ごとに、前記複数の異なる幅を持つパルス
   波形の印加する順序を逆にすることを特徴とするマトリ
   クス型表示装置の駆動方法。
2. 【請求項２】 同時に複数行（Ｎ行）のコモン信号線を
   選択し、パルス幅変調により階調表示を行うマトリクス
   型表示装置の駆動方法であって、一水平走査期間内で複
   数の異なる幅を持つパルス波形を順に印加する場合に、
   前記複数のパルス波形を印加する順番をセグメント信号
   列ごとに異ならせたことを特徴とするマトリクス型表示
   装置の駆動方法。
3. 【請求項３】 同時に複数行（Ｎ行）のコモン信号線を
   選択し、パルス幅変調により階調表示を行うマトリクス
   型表示装置において、表示装置の外部に切り替えスイッ
   チを設け、一水平走査期間内で複数の異なる幅を持つパ
   ルス波形を順に印加する場合に、前記外部切り替えスイ
   ッチにより、前記複数のパルス波形を印加する順番を変
   えるかどうかを選択できることを特徴とするマトリクス
   型表示装置。
4. 【請求項４】 同時に複数行（Ｎ行）のコモン信号線を
   選択し、パルス幅変調により階調表示を行うマトリクス
   型表示装置において、複数の演算器と、演算結果を記憶
   するラッチ回路と、直交関数生成部と、セレクタ回路
   と、デコーダ回路を具備し、前記演算器は入力映像信号
   線のビット数と同数存在し、前記演算器は前記入力映像
   信号線の各ビットと１対１で接続され、ラッチ回路で蓄
   積されたビットごとの演算結果をセレクタにより順次選
   択しパルス幅変調により階調選択を行うことを特徴とす
   るマトリクス型表示装置。
5. 【請求項５】 同時に複数行（Ｎ行）のコモン信号線を
   選択し、パルス幅変調により階調表示を行うマトリクス
   型表示装置において、直交関数生成部と、直交関数の要
   素とデータの排他的論理和を演算する複数の演算器と、
   演算結果を記憶するラッチ回路と、セレクタ回路と、デ
   コーダ回路と、入力データのビット数検出手段を具備
   し、前記ビット数検出手段の結果から入力データのビッ
   ト数と一致した数だけ前記複数の演算器を動作させるよ
   うにしたことを特徴とするマトリクス型表示装置。
6. 【請求項６】 同時に複数行（Ｎ行）のコモン信号線を
   選択し、パルス幅変調により階調表示を行うマトリクス
   型表示装置において、複数の発振器と、前記複数の発振
   器の出力のうち１つを選択する切り替え回路と、前記発
   振器の周波数を下げるための分周回路と、入力表示デー
   タの情報を検知するデータ形式検出手段と、前記入力表
   示データを格納するための記憶手段と、直交関数生成部
   と、前記直交関数生成部により生成された直交関数の要
   素と、前記記憶手段の出力を演算するＭＬＳ演算部と、
   セレクタ部と、前記セレクタを制御するためのカウンタ
   部を具備し、前記セレクタ部は前記ＭＬＳ演算部の複数
   の出力のうちの１つを選択し、前記データ形式検出手段
   は、入力データの色数及び動画静止画の検出を行い、検
   出結果により前記切り替え回路および前記分周回路を制
   御し、フレームレートを切り替えることを特徴とするマ
   トリクス型表示装置。
7. 【請求項７】 同時に複数行（Ｎ行）のコモン信号線を
   選択し、パルス幅変調により階調表示を行うマトリクス
   型表示装置において、直交関数生成部と、前記直交関数
   生成部により生成された直交関数の要素と、入力映像信
   号を演算するＭＬＳ演算部と、セレクタ部と、前記セレ
   クタを制御するためのカウンタ部を具備し、前記セレク
   タ部は前記ＭＬＳ演算部複数の出力のうち、１つを選択
   しセグメント信号線に電圧を印加する際にセグメント信
   号線の電圧が切り替わる時点で一時的にセグメント信号
   線を出力から切り離し、電圧不定状態にすることを特徴
   とするマトリクス型表示装置。
8. 【請求項８】 同時に複数行（Ｎ行）のコモン信号線を
   選択し、パルス幅変調により階調表示を行うマトリクス
   型表示装置において、直交関数生成部と、前記直交関数
   の要素と入力データとを演算する演算部と演算部から出
   力される複数の出力のうちの１つを選択するセレクタ
   と、前記セレクタを制御するカウンタ部と前記セレクタ
   の出力をセグメント信号線に印加する電圧に変換するデ
   コーダ回路を具備し、前記セレクタは前記カウンタ部の
   値により入力信号の１つを選択し、前記カウンタ部が複
   数個用意され、少なくとも隣り合うセグメント信号線に
   つながる前記セレクタは異なる前記カウンタ部と接続さ
   れ、前記セレクタはカウントをはじめる初期値をすべて
   異なる値とすることで、前記セレクタのセレクタ動作が
   異なる時間で行うことを特徴とするマトリクス型表示装
   置。
9. 【請求項９】 同時に複数行（Ｎ行）のコモン信号線を
   選択し、パルス幅変調により階調表示を行うマトリクス
   型表示装置において、直交関数生成部と、前記直交関数
   の要素と入力データとを演算する演算部と演算部から出
   力される複数の出力のうちの１つを選択するセレクタ
   と、前記セレクタを制御するカウンタ部と前記セレクタ
   の出力をセグメント信号線に印加する電圧に変換するデ
   コーダ回路を具備し、前記セレクタは前記カウンタ部の
   値により入力信号の１つを選択し、前記カウンタ部が複
   数個用意され、少なくとも隣り合うセグメント信号線に
   つながる前記セレクタは異なる前記カウンタ部と接続さ
   れ、前記セレクタはカウントをはじめる初期値を一水平
   走査期間ごとに変更し、ある水平走査期間での前記カウ
   ンタの初期値と表示階調数から、次の水平走査期間の前
   記カウンタの初期値を決定し、ある水平走査期間の最後
   に印加されるパルスの幅とある水平走査期間の次の水平
   走査期間の始めに印加されるパルスの幅が等しくなって
   いることを特徴とするマトリクス型表示装置。
10. 【請求項１０】 同時に複数行（Ｎ行）のコモン信号線
    を選択し、パルス幅変調により階調表示を行うマトリク
    ス型表示装置において、直交関数生成部と、前記直交関
    数の要素と入力データとを演算する演算部と演算部から
    出力される複数の出力のうちの１つを選択するセレクタ
    と、前記セレクタを制御するカウンタ部と前記セレクタ
    の出力をセグメント信号線に印加する電圧に変換するデ
    コーダ回路を具備し、前記セレクタは前記カウンタ部の
    値により入力信号の１つを選択し、前記カウンタが初期
    値および最終値であるとき、前記セレクタは複数の前記
    演算部出力のうち入力データの最上位ビットの演算結果
    もしくは最下位ビットの演算結果を選択することを特徴
    とするマトリクス型表示装置。
11. 【請求項１１】 同時に複数行（Ｎ行）のコモン信号線
    を選択し、パルス幅変調により階調表示を行うマトリク
    ス型表示装置の駆動方法において、直交関数の要素と入
    力データを入力データの各ビットごとに演算を行い、こ
    れによって生じる複数の出力のうちの１つをセレクタに
    より選択し、セグメント信号線に出力する駆動回路にお
    いて、セレクタを制御するカウンタ部の初期値およびカ
    ウント方法を変更することで、セグメント信号線ごとに
    存在するセレクタのうち少なくともとなりあうセレクタ
    の切り替えタイミングを異ならせることを特徴とするマ
    トリクス型表示装置の駆動方法。