JP2002247849A - スイッチング電源装置及びその駆動方法 - Google Patents
スイッチング電源装置及びその駆動方法Info
- Publication number
- JP2002247849A JP2002247849A JP2001045308A JP2001045308A JP2002247849A JP 2002247849 A JP2002247849 A JP 2002247849A JP 2001045308 A JP2001045308 A JP 2001045308A JP 2001045308 A JP2001045308 A JP 2001045308A JP 2002247849 A JP2002247849 A JP 2002247849A
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- output
- transistor
- switch means
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y02B70/1475—
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 電流モード制御を行うスイッチング電源装置
及びその駆動方法において、素子数を増大させることな
く電流信号のスパイク波形を効果的に防止することので
きるスイッチング電源装置及びその駆動方法を提供す
る。 【解決手段】 第１のトランジスタ３を含み直流入力を
交流に変換するスイッチ回路と、交流を変圧するトラン
ス２と、トランス２に対して直列に接続された第２のト
ランジスタ５及びトランス２に対して並列に接続された
第３のトランジスタ６を含みトランス２の出力を整流す
る出力整流部７と、電流モード制御により第１乃至第３
のトランジスタ３、５、６のオン／オフを制御する制御
回路１１とを備えており、制御回路１１は第３のトラン
ジスタ６をターンオフし第１のトランジスタ３をターン
オンする際に、あらかじめ第２のトランジスタ５をター
ンオンさせる。
及びその駆動方法において、素子数を増大させることな
く電流信号のスパイク波形を効果的に防止することので
きるスイッチング電源装置及びその駆動方法を提供す
る。 【解決手段】 第１のトランジスタ３を含み直流入力を
交流に変換するスイッチ回路と、交流を変圧するトラン
ス２と、トランス２に対して直列に接続された第２のト
ランジスタ５及びトランス２に対して並列に接続された
第３のトランジスタ６を含みトランス２の出力を整流す
る出力整流部７と、電流モード制御により第１乃至第３
のトランジスタ３、５、６のオン／オフを制御する制御
回路１１とを備えており、制御回路１１は第３のトラン
ジスタ６をターンオフし第１のトランジスタ３をターン
オンする際に、あらかじめ第２のトランジスタ５をター
ンオンさせる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
装置及びその駆動方法に関し、さらに詳細には、出力整
流部にスイッチ素子を用い電流モード制御を行う同期整
流型スイッチング電源装置及びその駆動方法に関する。
装置及びその駆動方法に関し、さらに詳細には、出力整
流部にスイッチ素子を用い電流モード制御を行う同期整
流型スイッチング電源装置及びその駆動方法に関する。
【０００２】
【従来の技術】従来より、スイッチング電源装置とし
て、いわゆるＤＣ／ＤＣコンバータが知られている。代
表的なＤＣ／ＤＣコンバータは、スイッチング回路を用
いて直流入力を一旦交流に変換した後、トランスを用い
てこれを変圧（昇圧または降圧）し、さらに、出力回路
を用いてこれを直流に変換する装置であり、これによっ
て入力電圧とは異なる電圧を持った直流出力を得ること
ができる。
て、いわゆるＤＣ／ＤＣコンバータが知られている。代
表的なＤＣ／ＤＣコンバータは、スイッチング回路を用
いて直流入力を一旦交流に変換した後、トランスを用い
てこれを変圧（昇圧または降圧）し、さらに、出力回路
を用いてこれを直流に変換する装置であり、これによっ
て入力電圧とは異なる電圧を持った直流出力を得ること
ができる。
【０００３】ここで、ＤＣ／ＤＣコンバータに用いられ
る出力整流部にトランジスタ等のスイッチ素子が用いら
れ、入力側のスイッチング回路と同期制御されることが
ある。このような出力整流部を有するＤＣ／ＤＣコンバ
ータは、一般に同期整流型スイッチング電源装置と呼ば
れる。
る出力整流部にトランジスタ等のスイッチ素子が用いら
れ、入力側のスイッチング回路と同期制御されることが
ある。このような出力整流部を有するＤＣ／ＤＣコンバ
ータは、一般に同期整流型スイッチング電源装置と呼ば
れる。
【０００４】図１は、電流モード制御が行われる一般的
な同期整流型スイッチング電源装置を示す回路図であ
る。
な同期整流型スイッチング電源装置を示す回路図であ
る。
【０００５】図１に示されるように、この種の同期整流
型スイッチング電源装置は、直流入力電源１の正側端子
に１次巻線が接続されたトランス２と、直流入力電源１
の負側端子とトランス２の１次巻線との間に直列に接続
された第１のトランジスタ３及び抵抗２０と、直流入力
電源１の両端間に接続された入力コンデンサ４と、第２
のトランジスタ５及び第３のトランジスタ６からなりト
ランス２の２次巻線に現れる波形を整流する出力整流部
７と、チョークコイル８及び平滑コンデンサ９からなり
出力整流部７の出力を平滑する出力平滑部１０と、出力
電圧Ｖｏに基づき制御信号Ｃを生成する制御回路１１
と、制御信号Ｃにそれぞれ所定の遅延を与えるタイミン
グ調整器１２〜１４と、タイミング調整器１２の出力に
基づいて第１のトランジスタ３のゲートに供給される第
１のゲート信号Ｖｇ１を生成するバッファ１５と、タイ
ミング調整器１３の出力に基づいて第２のトランジスタ
５のゲートに供給される第２のゲート信号Ｖｇ２を生成
するバッファ１６と、タイミング調整器１４の出力に基
づいて第３のトランジスタ６のゲートに供給される第３
のゲート信号Ｖｇ３を生成するインバータ１７とを備え
る。出力平滑部１０の出力は駆動すべき負荷１８に接続
されている。
型スイッチング電源装置は、直流入力電源１の正側端子
に１次巻線が接続されたトランス２と、直流入力電源１
の負側端子とトランス２の１次巻線との間に直列に接続
された第１のトランジスタ３及び抵抗２０と、直流入力
電源１の両端間に接続された入力コンデンサ４と、第２
のトランジスタ５及び第３のトランジスタ６からなりト
ランス２の２次巻線に現れる波形を整流する出力整流部
７と、チョークコイル８及び平滑コンデンサ９からなり
出力整流部７の出力を平滑する出力平滑部１０と、出力
電圧Ｖｏに基づき制御信号Ｃを生成する制御回路１１
と、制御信号Ｃにそれぞれ所定の遅延を与えるタイミン
グ調整器１２〜１４と、タイミング調整器１２の出力に
基づいて第１のトランジスタ３のゲートに供給される第
１のゲート信号Ｖｇ１を生成するバッファ１５と、タイ
ミング調整器１３の出力に基づいて第２のトランジスタ
５のゲートに供給される第２のゲート信号Ｖｇ２を生成
するバッファ１６と、タイミング調整器１４の出力に基
づいて第３のトランジスタ６のゲートに供給される第３
のゲート信号Ｖｇ３を生成するインバータ１７とを備え
る。出力平滑部１０の出力は駆動すべき負荷１８に接続
されている。
【０００６】ここで、抵抗２０は、第１のトランジスタ
３に流れる電流ｉＦＥＴ１を電圧値として取り出すため
に用いられ、取り出された電圧値は電流信号Ｓとして制
御回路１１に供給される。
３に流れる電流ｉＦＥＴ１を電圧値として取り出すため
に用いられ、取り出された電圧値は電流信号Ｓとして制
御回路１１に供給される。
【０００７】図２は、制御信号Ｃの生成方法を示すタイ
ミング図である。
ミング図である。
【０００８】図２に示されるように、制御回路１１の内
部では、出力電圧Ｖｏ及び電流信号Ｓとの比較が行わ
れ、内部クロックに応答して制御信号Ｃが立ち上げられ
るとともに、電流信号Ｓの値が出力電圧Ｖｏに達したタ
イミングにてこれが立ち下げられる。これにより、出力
電圧Ｖｏ及び電流信号Ｓに基づいて制御信号Ｃのデュー
ティーが制御される。このように、出力電圧Ｖｏと電流
信号Ｓの比較に基づいて制御信号Ｃのデューティを設定
する方法は、一般に「電流モード制御」と呼ばれる。
部では、出力電圧Ｖｏ及び電流信号Ｓとの比較が行わ
れ、内部クロックに応答して制御信号Ｃが立ち上げられ
るとともに、電流信号Ｓの値が出力電圧Ｖｏに達したタ
イミングにてこれが立ち下げられる。これにより、出力
電圧Ｖｏ及び電流信号Ｓに基づいて制御信号Ｃのデュー
ティーが制御される。このように、出力電圧Ｖｏと電流
信号Ｓの比較に基づいて制御信号Ｃのデューティを設定
する方法は、一般に「電流モード制御」と呼ばれる。
【０００９】
【発明が解決しようとする課題】しかしながら、図２に
示されるように、負荷１８が重く出力電流Ｉｏが大きい
場合には、出力電圧Ｖｏと電流信号Ｓとの正しい比較が
行われるものの、図３に示されるように、負荷１８が軽
く出力電流Ｉｏが小さい場合には、第３のトランジスタ
６が持つ寄生容量への放電電流や、第３のトランジスタ
６が持つ寄生ダイオードのリカバリ電流によるスパイク
電流が電流信号Ｓの実際のピーク値を上回ることがあ
る。この場合、制御信号Ｃは、かかるスパイク電流に応
答して立ち下げられることになり、正しいデューティー
が得られなくなってしまう。特に、この種の同期整流型
スイッチング電源装置においては、出力整流部７の損失
を低減させるため、第２のトランジスタ５や第３のトラ
ンジスタ６として複数個のトランジスタを並列接続した
ものが使用されることが多く、この場合にはかかるスパ
イク電流はいっそう顕著となる。
示されるように、負荷１８が重く出力電流Ｉｏが大きい
場合には、出力電圧Ｖｏと電流信号Ｓとの正しい比較が
行われるものの、図３に示されるように、負荷１８が軽
く出力電流Ｉｏが小さい場合には、第３のトランジスタ
６が持つ寄生容量への放電電流や、第３のトランジスタ
６が持つ寄生ダイオードのリカバリ電流によるスパイク
電流が電流信号Ｓの実際のピーク値を上回ることがあ
る。この場合、制御信号Ｃは、かかるスパイク電流に応
答して立ち下げられることになり、正しいデューティー
が得られなくなってしまう。特に、この種の同期整流型
スイッチング電源装置においては、出力整流部７の損失
を低減させるため、第２のトランジスタ５や第３のトラ
ンジスタ６として複数個のトランジスタを並列接続した
ものが使用されることが多く、この場合にはかかるスパ
イク電流はいっそう顕著となる。
【００１０】これを解決するために、ローパスフィルタ
によって電流信号Ｓからスパイク波形を除去することが
考えられるが、この方法によれば素子数が増大するばか
りでなく、電流信号Ｓの波形に歪みを生じさせるので、
制御回路１１による正確な制御が妨げられるという問題
が生じてしまう。
によって電流信号Ｓからスパイク波形を除去することが
考えられるが、この方法によれば素子数が増大するばか
りでなく、電流信号Ｓの波形に歪みを生じさせるので、
制御回路１１による正確な制御が妨げられるという問題
が生じてしまう。
【００１１】したがって、本発明の目的は、電流モード
制御を行うスイッチング電源装置及びその駆動方法にお
いて、素子数を増大させることなく電流信号のスパイク
波形を効果的に防止することのできるスイッチング電源
装置及びその駆動方法を提供することである。
制御を行うスイッチング電源装置及びその駆動方法にお
いて、素子数を増大させることなく電流信号のスパイク
波形を効果的に防止することのできるスイッチング電源
装置及びその駆動方法を提供することである。
【００１２】
【課題を解決するための手段】本発明のかかる目的は、
少なくとも第１のスイッチ手段を含み直流入力を交流に
変換するスイッチ回路と、前記交流を変圧する変圧器
と、少なくとも前記変圧器に対して直列に接続された第
２のスイッチ手段及び前記変圧器に対して並列に接続さ
れた第３のスイッチ手段を含み前記変圧器の出力を整流
する出力整流部と、電流モード制御により前記第１乃至
第３のスイッチ手段のオン／オフを制御する制御手段と
を備え、前記制御手段が、前記第３のスイッチ手段をタ
ーンオフし前記第１のスイッチ手段をターンオンする際
に、あらかじめ前記第２のスイッチ手段をターンオンさ
せることを特徴とするスイッチング電源装置によって達
成される。
少なくとも第１のスイッチ手段を含み直流入力を交流に
変換するスイッチ回路と、前記交流を変圧する変圧器
と、少なくとも前記変圧器に対して直列に接続された第
２のスイッチ手段及び前記変圧器に対して並列に接続さ
れた第３のスイッチ手段を含み前記変圧器の出力を整流
する出力整流部と、電流モード制御により前記第１乃至
第３のスイッチ手段のオン／オフを制御する制御手段と
を備え、前記制御手段が、前記第３のスイッチ手段をタ
ーンオフし前記第１のスイッチ手段をターンオンする際
に、あらかじめ前記第２のスイッチ手段をターンオンさ
せることを特徴とするスイッチング電源装置によって達
成される。
【００１３】本発明の前記目的はまた、少なくとも第１
のスイッチ手段を含み直流入力を交流に変換するスイッ
チ回路と、前記交流を変圧する変圧器と、少なくとも前
記変圧器に対して直列に接続された第２のスイッチ手段
及び前記変圧器に対して並列に接続された第３のスイッ
チ手段を含み前記変圧器の出力を整流する出力整流部
と、少なくとも前記変圧器に対して直列に接続されたチ
ョークコイル及び前記変圧器に対して並列に接続された
平滑コンデンサを含み前記出力整流部の出力を平滑する
出力平滑部と、電流モード制御により前記第１乃至第３
のスイッチ手段のオン／オフを制御する制御手段とを備
え、前記制御手段が、前記チョークコイルからの反転電
流が前記第３のスイッチ手段に流れている状態において
前記第２のスイッチ手段をターンオンし、次いで、前記
第３のスイッチ手段をターンオフさせることを特徴とす
るスイッチング電源装置によって達成される。
のスイッチ手段を含み直流入力を交流に変換するスイッ
チ回路と、前記交流を変圧する変圧器と、少なくとも前
記変圧器に対して直列に接続された第２のスイッチ手段
及び前記変圧器に対して並列に接続された第３のスイッ
チ手段を含み前記変圧器の出力を整流する出力整流部
と、少なくとも前記変圧器に対して直列に接続されたチ
ョークコイル及び前記変圧器に対して並列に接続された
平滑コンデンサを含み前記出力整流部の出力を平滑する
出力平滑部と、電流モード制御により前記第１乃至第３
のスイッチ手段のオン／オフを制御する制御手段とを備
え、前記制御手段が、前記チョークコイルからの反転電
流が前記第３のスイッチ手段に流れている状態において
前記第２のスイッチ手段をターンオンし、次いで、前記
第３のスイッチ手段をターンオフさせることを特徴とす
るスイッチング電源装置によって達成される。
【００１４】本発明の好ましい実施態様においては、前
記電流モード制御が、前記変圧器に流れる電流量を示す
情報と、前記出力平滑部の出力電圧値を示す情報とを少
なくとも用いて前記第１乃至第３のスイッチ手段のオン
／オフを制御するものである。
記電流モード制御が、前記変圧器に流れる電流量を示す
情報と、前記出力平滑部の出力電圧値を示す情報とを少
なくとも用いて前記第１乃至第３のスイッチ手段のオン
／オフを制御するものである。
【００１５】本発明の前記目的はまた、少なくとも第１
のスイッチ手段を含み直流入力を交流に変換するスイッ
チ回路と、前記交流を変圧する変圧器と、少なくとも前
記変圧器に対して直列に接続された第２のスイッチ手段
及び前記変圧器に対して並列に接続された第３のスイッ
チ手段を含み前記変圧器の出力を整流する出力整流部
と、少なくとも前記変圧器に対して直列に接続されたチ
ョークコイル及び前記変圧器に対して並列に接続された
平滑コンデンサを含み前記出力整流部の出力を平滑する
出力平滑部とを備えるスイッチング電源装置の駆動方法
であって、前記変圧器に流れる電流量を示す情報と、前
記出力平滑部の出力電圧値を示す情報とを少なくとも用
いて制御信号を生成し、前記制御信号に基づいて前記第
２のスイッチ手段をターンオンさせ、次に前記第３のス
イッチ手段をターンオフさせ、次に前記第１のスイッチ
手段をターンオンさせることを特徴とするスイッチング
電源装置の駆動方法によって達成される。
のスイッチ手段を含み直流入力を交流に変換するスイッ
チ回路と、前記交流を変圧する変圧器と、少なくとも前
記変圧器に対して直列に接続された第２のスイッチ手段
及び前記変圧器に対して並列に接続された第３のスイッ
チ手段を含み前記変圧器の出力を整流する出力整流部
と、少なくとも前記変圧器に対して直列に接続されたチ
ョークコイル及び前記変圧器に対して並列に接続された
平滑コンデンサを含み前記出力整流部の出力を平滑する
出力平滑部とを備えるスイッチング電源装置の駆動方法
であって、前記変圧器に流れる電流量を示す情報と、前
記出力平滑部の出力電圧値を示す情報とを少なくとも用
いて制御信号を生成し、前記制御信号に基づいて前記第
２のスイッチ手段をターンオンさせ、次に前記第３のス
イッチ手段をターンオフさせ、次に前記第１のスイッチ
手段をターンオンさせることを特徴とするスイッチング
電源装置の駆動方法によって達成される。
【００１６】以上説明した本発明にかかるスイッチング
電源装置及びその駆動方法によれば、電流モード制御に
よる第１乃至第３のスイッチ素子のオン／オフ制御を正
しく行うことができる。しかも、第３のスイッチ素子間
にフライバック電圧が発生しないので、素子の破壊を防
止することができるとともに、第３のスイッチ手段とし
て高耐圧のスイッチ手段を用いる必要がなくなる。さら
に、第１のスイッチ手段がターンオンする際、その両端
間の電圧が低下していることから、第１のスイッチ手段
によるスイッチング損失を低減することができる。
電源装置及びその駆動方法によれば、電流モード制御に
よる第１乃至第３のスイッチ素子のオン／オフ制御を正
しく行うことができる。しかも、第３のスイッチ素子間
にフライバック電圧が発生しないので、素子の破壊を防
止することができるとともに、第３のスイッチ手段とし
て高耐圧のスイッチ手段を用いる必要がなくなる。さら
に、第１のスイッチ手段がターンオンする際、その両端
間の電圧が低下していることから、第１のスイッチ手段
によるスイッチング損失を低減することができる。
【００１７】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明の好ましい実施態様について詳細に説明する。
本発明の好ましい実施態様について詳細に説明する。
【００１８】本実施態様にかかるスイッチング電源装置
は、図１に示したスイッチング電源装置と同様の回路構
成を備えている。したがって、具体的な構成は上述した
とおりであり、重複する説明は省略する。但し、以下に
詳述するように、タイミング調整器１２〜１４が有する
遅延特性が従来とは異なっている。
は、図１に示したスイッチング電源装置と同様の回路構
成を備えている。したがって、具体的な構成は上述した
とおりであり、重複する説明は省略する。但し、以下に
詳述するように、タイミング調整器１２〜１４が有する
遅延特性が従来とは異なっている。
【００１９】図４は、本実施態様にかかるスイッチング
電源装置の駆動方法を示すタイミングチャートである。
電源装置の駆動方法を示すタイミングチャートである。
【００２０】図４に示されるように、本実施態様にかか
るスイッチング電源装置の駆動方法においては、第１の
トランジスタ３をオフからオンに変化させ、第３のトラ
ンジスタ６をオンからオフに変化させる際には、まず、
第２のゲート信号Ｖｇ２をハイレベルに変化させること
によって第２のトランジスタ５をオンさせ（時刻ｔ１
１）、次いで、第３のゲート信号Ｖｇ３をローレベルに
変化させることによって第３のトランジスタ６をオフさ
せ（時刻ｔ１２）、最後に、第１のゲート信号Ｖｇ１を
ハイレベルに変化させることによって第１のトランジス
タ３をオンさせる（時刻ｔ１３）。一方、第１のトラン
ジスタ３をオンからオフに変化させ、第３のトランジス
タ６をオフからオンに変化させる際には、まず、第２の
ゲート信号Ｖｇ２をローレベルに変化させることによっ
て第２のトランジスタ５をオフさせ（時刻ｔ１４）、次
いで、第１のゲート信号Ｖｇ１をローレベルに変化させ
ることによって第１のトランジスタ３をオフさせ（時刻
ｔ１５）、最後に、第３のゲート信号Ｖｇ３をハイレベ
ルに変化させることによって第３のトランジスタ６をオ
ンさせる（時刻ｔ１６）。
るスイッチング電源装置の駆動方法においては、第１の
トランジスタ３をオフからオンに変化させ、第３のトラ
ンジスタ６をオンからオフに変化させる際には、まず、
第２のゲート信号Ｖｇ２をハイレベルに変化させること
によって第２のトランジスタ５をオンさせ（時刻ｔ１
１）、次いで、第３のゲート信号Ｖｇ３をローレベルに
変化させることによって第３のトランジスタ６をオフさ
せ（時刻ｔ１２）、最後に、第１のゲート信号Ｖｇ１を
ハイレベルに変化させることによって第１のトランジス
タ３をオンさせる（時刻ｔ１３）。一方、第１のトラン
ジスタ３をオンからオフに変化させ、第３のトランジス
タ６をオフからオンに変化させる際には、まず、第２の
ゲート信号Ｖｇ２をローレベルに変化させることによっ
て第２のトランジスタ５をオフさせ（時刻ｔ１４）、次
いで、第１のゲート信号Ｖｇ１をローレベルに変化させ
ることによって第１のトランジスタ３をオフさせ（時刻
ｔ１５）、最後に、第３のゲート信号Ｖｇ３をハイレベ
ルに変化させることによって第３のトランジスタ６をオ
ンさせる（時刻ｔ１６）。
【００２１】すなわち、タイミング調整器１２〜１４
は、第１〜第３のゲート信号Ｖｇ１〜Ｖｇ３が上述した
タイミングとなるように、その遅延量が設定されてい
る。
は、第１〜第３のゲート信号Ｖｇ１〜Ｖｇ３が上述した
タイミングとなるように、その遅延量が設定されてい
る。
【００２２】図５は、タイミング調整器１２〜１４の内
部構成を具体的に示す回路図である。
部構成を具体的に示す回路図である。
【００２３】図５に示されるように、タイミング調整器
１２〜１４は、抵抗２１及び２２と、ダイオード２３及
び２４と、コンデンサ２５とを備える双方向の時定数回
路であり、抵抗２１及び２２の抵抗値を適切な値に設定
することによって、制御信号Ｃの立ち上がりエッジに対
する遅延量と、制御信号Ｃの立ち下がりエッジに対する
遅延量とをそれぞれ独立に設定することができる。
１２〜１４は、抵抗２１及び２２と、ダイオード２３及
び２４と、コンデンサ２５とを備える双方向の時定数回
路であり、抵抗２１及び２２の抵抗値を適切な値に設定
することによって、制御信号Ｃの立ち上がりエッジに対
する遅延量と、制御信号Ｃの立ち下がりエッジに対する
遅延量とをそれぞれ独立に設定することができる。
【００２４】一方、制御信号Ｃは、上述のとおり、制御
回路１１の内部において出力電圧Ｖｏ及び電流信号Ｓと
の比較に基づいて生成される。すなわち、制御回路１１
の内部においては、内部クロックに応答して制御信号Ｃ
が立ち上げられるとともに、電流信号Ｓの値が出力電圧
Ｖｏに達したタイミングにて立ち下げられ、これにより
出力電圧Ｖｏ及び電流信号Ｓに基づいて制御信号Ｃのデ
ューティーが制御される。上述のとおり、出力電圧Ｖｏ
と電流信号Ｓの比較に基づいて制御信号Ｃのデューティ
を設定する方法は、一般に「電流モード制御」と呼ばれ
る。
回路１１の内部において出力電圧Ｖｏ及び電流信号Ｓと
の比較に基づいて生成される。すなわち、制御回路１１
の内部においては、内部クロックに応答して制御信号Ｃ
が立ち上げられるとともに、電流信号Ｓの値が出力電圧
Ｖｏに達したタイミングにて立ち下げられ、これにより
出力電圧Ｖｏ及び電流信号Ｓに基づいて制御信号Ｃのデ
ューティーが制御される。上述のとおり、出力電圧Ｖｏ
と電流信号Ｓの比較に基づいて制御信号Ｃのデューティ
を設定する方法は、一般に「電流モード制御」と呼ばれ
る。
【００２５】次に、図４を参照しながら、本実施態様に
かかるスイッチング電源装置の各部分における電圧や電
流の変化について、詳細に説明する。
かかるスイッチング電源装置の各部分における電圧や電
流の変化について、詳細に説明する。
【００２６】まず、負荷１８が軽く出力電流Ｉｏが小さ
い場合、図４に示されるように、チョーク電流ｉＬは第
１のトランジスタ３がオフしている期間（時刻ｔ１５か
ら次の時刻ｔ１３まで）の所定のタイミング（時刻ｔ１
０）において反転する。この場合、かかる反転電流は、
オン状態にある第３のトランジスタ６を介して流れる。
い場合、図４に示されるように、チョーク電流ｉＬは第
１のトランジスタ３がオフしている期間（時刻ｔ１５か
ら次の時刻ｔ１３まで）の所定のタイミング（時刻ｔ１
０）において反転する。この場合、かかる反転電流は、
オン状態にある第３のトランジスタ６を介して流れる。
【００２７】次に、第３のトランジスタ６に反転電流が
流れている状態で、第２のトランジスタ５がターンオン
すると（時刻ｔ１１）、この時点では、トランス２は第
３のトランジスタ６で短絡されているので、トランス２
の２次巻線及び第２のトランジスタ５の経路には電流は
流れず、反転電流は全て第３のトランジスタ６を経由し
て流れる。
流れている状態で、第２のトランジスタ５がターンオン
すると（時刻ｔ１１）、この時点では、トランス２は第
３のトランジスタ６で短絡されているので、トランス２
の２次巻線及び第２のトランジスタ５の経路には電流は
流れず、反転電流は全て第３のトランジスタ６を経由し
て流れる。
【００２８】このような状態において、第３のトランジ
スタ６がターンオフすると（時刻ｔ１２）、反転電流は
トランス２の２次巻線及び第２のトランジスタ５からな
る電流経路を経由して流れはじめる。このため、ターン
オフした第３のトランジスタ６の両端間にはフライバッ
ク電圧は発生しない。このとき、トランス２の２次巻線
に流れる電流は、トランス２の１次側にも伝送され、こ
れにより、第１のトランジスタ３の寄生容量が放電され
る。
スタ６がターンオフすると（時刻ｔ１２）、反転電流は
トランス２の２次巻線及び第２のトランジスタ５からな
る電流経路を経由して流れはじめる。このため、ターン
オフした第３のトランジスタ６の両端間にはフライバッ
ク電圧は発生しない。このとき、トランス２の２次巻線
に流れる電流は、トランス２の１次側にも伝送され、こ
れにより、第１のトランジスタ３の寄生容量が放電され
る。
【００２９】図６は、第１のトランジスタ３に含まれる
寄生成分を示す等価回路図である。
寄生成分を示す等価回路図である。
【００３０】図６に示されるように、第１のトランジス
タ３は寄生容量２６〜２８及び寄生ダイオード２９を有
しており、上述のように、第１のトランジスタ３がター
ンオフすると、充電状態にある寄生容量２６及び２７が
放電されるとともに、寄生ダイオード２９を介して電流
が流れることになる。これにより、第１のトランジスタ
３の両端間の電圧ｖＦＥＴ１は、図３に示されるように
急速に低下し、実質的にゼロとなる。寄生容量２６及び
２７及び寄生ダイオード２９を流れる電流は、直流入力
電源１へ回生される。
タ３は寄生容量２６〜２８及び寄生ダイオード２９を有
しており、上述のように、第１のトランジスタ３がター
ンオフすると、充電状態にある寄生容量２６及び２７が
放電されるとともに、寄生ダイオード２９を介して電流
が流れることになる。これにより、第１のトランジスタ
３の両端間の電圧ｖＦＥＴ１は、図３に示されるように
急速に低下し、実質的にゼロとなる。寄生容量２６及び
２７及び寄生ダイオード２９を流れる電流は、直流入力
電源１へ回生される。
【００３１】そして最後に第１のトランジスタ３がター
ンオンすることにより（時刻ｔ１３）、トランス２の１
次巻線が励磁され、インダクタ電流ｉＬが増加しはじめ
る。第１のトランジスタ３がターンオンする際、第１の
トランジスタ３には負の極性の電流が流れており、２次
側に流れる電流と差し引きされ、スパイク状の電流は発
生しなくなる。このとき、上述のとおり、第１のトラン
ジスタ３の両端間の電圧ｖＦＥＴ１は実質的にゼロとな
っているので、ＺＶＳ（Ｚｅｒｏ Ｖｏｌｔａｇｅ Ｓ
ｗｉｔｃｈｉｎｇ）の条件が満たされており、スイッチ
ング損失及びスイッチングノイズは非常に小さい。
ンオンすることにより（時刻ｔ１３）、トランス２の１
次巻線が励磁され、インダクタ電流ｉＬが増加しはじめ
る。第１のトランジスタ３がターンオンする際、第１の
トランジスタ３には負の極性の電流が流れており、２次
側に流れる電流と差し引きされ、スパイク状の電流は発
生しなくなる。このとき、上述のとおり、第１のトラン
ジスタ３の両端間の電圧ｖＦＥＴ１は実質的にゼロとな
っているので、ＺＶＳ（Ｚｅｒｏ Ｖｏｌｔａｇｅ Ｓ
ｗｉｔｃｈｉｎｇ）の条件が満たされており、スイッチ
ング損失及びスイッチングノイズは非常に小さい。
【００３２】図７は、本実施態様における制御信号Ｃの
生成方法を示すタイミング図である。
生成方法を示すタイミング図である。
【００３３】図７に示されるように、本実施態様におい
ては、電流信号Ｓにスパイク波形が含まれていないこと
から、出力電圧Ｖｏと電流信号Ｓとの正しい比較を行う
ことができ、これにより、適切なデューティーを持った
制御信号Ｃが生成されることになる。
ては、電流信号Ｓにスパイク波形が含まれていないこと
から、出力電圧Ｖｏと電流信号Ｓとの正しい比較を行う
ことができ、これにより、適切なデューティーを持った
制御信号Ｃが生成されることになる。
【００３４】このように、本実施態様によれば、電流信
号Ｓにスパイク波形が含まれていないことから、適切な
デューティーを持った制御信号Ｃを生成することができ
る。しかも、本実施態様によれば、第３のトランジスタ
６にフライバック電圧が発生しないので、素子の破壊を
防止することができるとともに、第３のトランジスタ６
として高耐圧のトランジスタを用いる必要がなくなる。
さらに、第１のトランジスタ３がターンオンする際、Ｚ
ＶＳの条件が実質的に満たされるので、第１のトランジ
スタ３によるスイッチング損失とスイッチングノイズを
低減することができる。
号Ｓにスパイク波形が含まれていないことから、適切な
デューティーを持った制御信号Ｃを生成することができ
る。しかも、本実施態様によれば、第３のトランジスタ
６にフライバック電圧が発生しないので、素子の破壊を
防止することができるとともに、第３のトランジスタ６
として高耐圧のトランジスタを用いる必要がなくなる。
さらに、第１のトランジスタ３がターンオンする際、Ｚ
ＶＳの条件が実質的に満たされるので、第１のトランジ
スタ３によるスイッチング損失とスイッチングノイズを
低減することができる。
【００３５】本発明は、以上の実施態様に限定されるこ
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。
となく、特許請求の範囲に記載された発明の範囲内で種
々の変更が可能であり、それらも本発明の範囲内に包含
されるものであることはいうまでもない。
【００３６】例えば、上記実施態様においては、制御信
号Ｃをタイミング調整器１２〜１４に対して共通に供給
し、これらタイミング調整器１２〜１４が有する遅延特
性を用いて図４に示した第１〜第３のゲート信号Ｖｇ１
〜Ｖｇ３の波形を得ているが、このようなタイミング調
整器１２〜１４を用いることなく、制御回路１１によっ
て図４に示した波形を有する第１〜第３のゲート信号Ｖ
ｇ１〜Ｖｇ３を直接生成しても構わない。
号Ｃをタイミング調整器１２〜１４に対して共通に供給
し、これらタイミング調整器１２〜１４が有する遅延特
性を用いて図４に示した第１〜第３のゲート信号Ｖｇ１
〜Ｖｇ３の波形を得ているが、このようなタイミング調
整器１２〜１４を用いることなく、制御回路１１によっ
て図４に示した波形を有する第１〜第３のゲート信号Ｖ
ｇ１〜Ｖｇ３を直接生成しても構わない。
【００３７】また、上記実施態様においては、電流信号
Ｓを第１のトランジスタ３と直流入力電源１の負側端子
との間において検出しているが、電流信号Ｓの検出箇所
としては当該箇所に限定されず、例えば、トランス２の
１次巻線や２次巻線を流れる電流を検出することによっ
て電流信号Ｓを生成しても構わない。
Ｓを第１のトランジスタ３と直流入力電源１の負側端子
との間において検出しているが、電流信号Ｓの検出箇所
としては当該箇所に限定されず、例えば、トランス２の
１次巻線や２次巻線を流れる電流を検出することによっ
て電流信号Ｓを生成しても構わない。
【００３８】
【発明の効果】以上説明したように、本発明によれば、
電流モード制御を行うスイッチング電源装置及びその駆
動方法において、素子数を増大させることなく電流信号
のスパイク波形を効果的に防止することのできるスイッ
チング電源装置及びその駆動方法が提供される。
電流モード制御を行うスイッチング電源装置及びその駆
動方法において、素子数を増大させることなく電流信号
のスパイク波形を効果的に防止することのできるスイッ
チング電源装置及びその駆動方法が提供される。
【図１】一般的な同期整流型スイッチング電源装置を示
す回路図である。
す回路図である。
【図２】従来における、負荷１８が重い場合の制御信号
Ｃの生成方法を示すタイミング図である。
Ｃの生成方法を示すタイミング図である。
【図３】従来における、負荷１８が軽い場合の制御信号
Ｃの生成方法を示すタイミング図である。
Ｃの生成方法を示すタイミング図である。
【図４】本発明の好ましい実施態様にかかるスイッチン
グ電源装置の駆動方法を示すタイミングチャートであ
る。
グ電源装置の駆動方法を示すタイミングチャートであ
る。
【図５】タイミング調整器１２〜１４の内部構成を具体
的に示す回路図である。
的に示す回路図である。
【図６】第１のトランジスタ３に含まれる寄生成分を示
す等価回路図である。
す等価回路図である。
【図７】本発明の好ましい実施態様における制御信号Ｃ
の生成方法を示すタイミング図である。
の生成方法を示すタイミング図である。
１ 直流入力電源 ２ トランス ３ 第１のトランジスタ ４ 入力コンデンサ ５ 第２のトランジスタ ６ 第３のトランジスタ ７ 出力整流部 ８ チョークコイル ９ 平滑コンデンサ １０ 出力平滑部 １１ 制御回路 １２〜１４ タイミング調整器 １５，１６ バッファ １７ インバータ １８ 負荷 ２０〜２２ 抵抗 ２３，２４ ダイオード ２５ コンデンサ ２６〜２８ 寄生容量 ２９ 寄生ダイオード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 正人 東京都中央区日本橋一丁目13番１号 ティ ーディーケイ株式会社内 Ｆターム(参考） 5H730 AA14 AA15 AA20 BB23 DD04 EE13 FD01 FG05 FG23 FV03
Claims (4)
- 【請求項１】 少なくとも第１のスイッチ手段を含み直
流入力を交流に変換するスイッチ回路と、前記交流を変
圧する変圧器と、少なくとも前記変圧器に対して直列に
接続された第２のスイッチ手段及び前記変圧器に対して
並列に接続された第３のスイッチ手段を含み前記変圧器
の出力を整流する出力整流部と、電流モード制御により
前記第１乃至第３のスイッチ手段のオン／オフを制御す
る制御手段とを備え、前記制御手段が、前記第３のスイ
ッチ手段をターンオフし前記第１のスイッチ手段をター
ンオンする際に、あらかじめ前記第２のスイッチ手段を
ターンオンさせることを特徴とするスイッチング電源装
置。 - 【請求項２】 少なくとも第１のスイッチ手段を含み直
流入力を交流に変換するスイッチ回路と、前記交流を変
圧する変圧器と、少なくとも前記変圧器に対して直列に
接続された第２のスイッチ手段及び前記変圧器に対して
並列に接続された第３のスイッチ手段を含み前記変圧器
の出力を整流する出力整流部と、少なくとも前記変圧器
に対して直列に接続されたチョークコイル及び前記変圧
器に対して並列に接続された平滑コンデンサを含み前記
出力整流部の出力を平滑する出力平滑部と、電流モード
制御により前記第１乃至第３のスイッチ手段のオン／オ
フを制御する制御手段とを備え、前記制御手段が、前記
チョークコイルからの反転電流が前記第３のスイッチ手
段に流れている状態において前記第２のスイッチ手段を
ターンオンし、次いで、前記第３のスイッチ手段をター
ンオフさせることを特徴とするスイッチング電源装置。 - 【請求項３】 前記電流モード制御が、前記変圧器に流
れる電流量を示す情報と、前記出力平滑部の出力電圧値
を示す情報とを少なくとも用いて前記第１乃至第３のス
イッチ手段のオン／オフを制御するものであることを特
徴とする請求項２に記載のスイッチング電源装置。 - 【請求項４】 少なくとも第１のスイッチ手段を含み直
流入力を交流に変換するスイッチ回路と、前記交流を変
圧する変圧器と、少なくとも前記変圧器に対して直列に
接続された第２のスイッチ手段及び前記変圧器に対して
並列に接続された第３のスイッチ手段を含み前記変圧器
の出力を整流する出力整流部と、少なくとも前記変圧器
に対して直列に接続されたチョークコイル及び前記変圧
器に対して並列に接続された平滑コンデンサを含み前記
出力整流部の出力を平滑する出力平滑部とを備えるスイ
ッチング電源装置の駆動方法であって、前記変圧器に流
れる電流量を示す情報と、前記出力平滑部の出力電圧値
を示す情報とを少なくとも用いて制御信号を生成し、前
記制御信号に基づいて前記第２のスイッチ手段をターン
オンさせ、次に前記第３のスイッチ手段をターンオフさ
せ、次に前記第１のスイッチ手段をターンオンさせるこ
とを特徴とするスイッチング電源装置の駆動方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001045308A JP2002247849A (ja) | 2001-02-21 | 2001-02-21 | スイッチング電源装置及びその駆動方法 |
| US10/013,365 US6625043B2 (en) | 2001-02-21 | 2001-12-13 | Power supply unit and driving method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001045308A JP2002247849A (ja) | 2001-02-21 | 2001-02-21 | スイッチング電源装置及びその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002247849A true JP2002247849A (ja) | 2002-08-30 |
Family
ID=18907128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001045308A Pending JP2002247849A (ja) | 2001-02-21 | 2001-02-21 | スイッチング電源装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002247849A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004173480A (ja) * | 2002-11-07 | 2004-06-17 | Murata Mfg Co Ltd | Ｄｃ−ｄｃコンバータ |
| CN100421643C (zh) * | 2003-05-07 | 2008-10-01 | 味之素株式会社 | 清洁组合物 |
-
2001
- 2001-02-21 JP JP2001045308A patent/JP2002247849A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004173480A (ja) * | 2002-11-07 | 2004-06-17 | Murata Mfg Co Ltd | Ｄｃ−ｄｃコンバータ |
| US6879499B2 (en) | 2002-11-07 | 2005-04-12 | Murata Manufacturing Co., Ltd. | DC-DC converter |
| CN100421643C (zh) * | 2003-05-07 | 2008-10-01 | 味之素株式会社 | 清洁组合物 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9148061B2 (en) | Systems and methods for constant voltage control and constant current control | |
| US10116222B2 (en) | Soft switching flyback converter with primary control | |
| US9356535B2 (en) | Control method for rectifier of switching converters | |
| JP5641140B2 (ja) | スイッチング電源装置の制御回路およびスイッチング電源 | |
| US9240728B2 (en) | Control device for rectifiers of switching converters | |
| US20020191422A1 (en) | Switching power supply unit | |
| JP3116338B2 (ja) | スイッチング電源 | |
| US20230188045A1 (en) | Quasi-resonant auto-tuning controller | |
| JP5040268B2 (ja) | スイッチング電源装置 | |
| US11411489B2 (en) | Resonant half-bridge flyback power converter and primary controller circuit and control method thereof | |
| CN111464034A (zh) | 电源转换器、用于开关模式电源的同步整流器控制器及其方法 | |
| CN111726005A (zh) | 相移全桥转换器、操作相移全桥转换器的方法和ac/dc转换器 | |
| CN110994997A (zh) | 开关电源装置的控制装置 | |
| US6498735B2 (en) | Switching power supply unit | |
| WO2020213399A1 (ja) | スイッチング制御回路、スイッチング制御方法 | |
| JP5505473B2 (ja) | 電源装置 | |
| US9837916B1 (en) | Method and apparatus for synchronous rectifier | |
| TW202008700A (zh) | 電源控制器與相關之控制方法 | |
| US6490178B1 (en) | Switching power circuit which switches voltage supplied to a primary winding of a transformer with a switching element to rectify alternating current generated in a secondary winding of the transformer | |
| US6625043B2 (en) | Power supply unit and driving method thereof | |
| JP5143095B2 (ja) | スイッチング電源装置 | |
| JP4098494B2 (ja) | スイッチング電源装置 | |
| JP2002247849A (ja) | スイッチング電源装置及びその駆動方法 | |
| TW201338368A (zh) | 諧振控制電路 | |
| JP2002247848A (ja) | スイッチング電源装置及びその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051012 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071120 |