JP2002244154A - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus

Info

Publication number
JP2002244154A
JP2002244154A JP2001037509A JP2001037509A JP2002244154A JP 2002244154 A JP2002244154 A JP 2002244154A JP 2001037509 A JP2001037509 A JP 2001037509A JP 2001037509 A JP2001037509 A JP 2001037509A JP 2002244154 A JP2002244154 A JP 2002244154A
Authority
JP
Japan
Prior art keywords
light
electro
wiring
optical device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001037509A
Other languages
Japanese (ja)
Other versions
JP3982183B2 (en
JP2002244154A5 (en
Inventor
Hisaki Kurashina
久樹 倉科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001037509A priority Critical patent/JP3982183B2/en
Publication of JP2002244154A publication Critical patent/JP2002244154A/en
Publication of JP2002244154A5 publication Critical patent/JP2002244154A5/ja
Application granted granted Critical
Publication of JP3982183B2 publication Critical patent/JP3982183B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Projection Apparatus (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To increase the light resistance in an electro-optic device, such as a liquid crystal device and to display high-quality images. SOLUTION: The electro-optic device has pixel electrodes (9a), TFTs (30) connected to the pixels, lines (3a, 3b) connected to the TFTs, upper light- shielding layers (300, 6a) for covering at least the channel region of the TFTs from the upper side, and lower light-shielding layers (11a) for covering at least the channel region of the TFTs from the lower side, with elements being disposed on the TFT array substrate (10). The substrate is carved to form grooves (10CV) in a lattice or stripe state, in the region facing the lines and further carved to form a recessed part (401), in the region facing to the channel region in the above groove. The lower light-shielding film is formed in the recessed part.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、アクティブマトリ
クス駆動方式の電気光学装置及びこれを備えた電子機器
の技術分野に属し、特に画素スイッチング用の薄膜トラ
ンジスタ(Thin Film Transistor:以下適宜、TFTと
称す)を、基板上の積層構造中に備えた形式の電気光学
装置及びこれを備えた電子機器の技術分野に属する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention belongs to the technical field of an electro-optical device of an active matrix driving system and an electronic apparatus having the same, and in particular, a thin film transistor for pixel switching (hereinafter referred to as TFT as appropriate). In a laminated structure on a substrate, and a technical field of an electronic apparatus having the same.

【0002】[0002]

【背景技術】TFTアクティブマトリクス駆動形式の電
気光学装置では、各画素に設けられた画素スイッチング
用TFTのチャネル領域に入射光が照射されると光によ
る励起で光リーク電流が発生してTFTの特性が変化す
る。特に、プロジェクタのライトバルブ用の電気光学装
置の場合には、入射光の強度が高いため、TFTのチャ
ネル領域やその周辺領域に対する入射光の遮光を行うこ
とは重要となる。
2. Description of the Related Art In an electro-optical device of a TFT active matrix drive type, when incident light is applied to a channel region of a pixel switching TFT provided in each pixel, light leakage current is generated by excitation by light, and characteristics of the TFT are increased. Changes. In particular, in the case of an electro-optical device for a light valve of a projector, since the intensity of incident light is high, it is important to shield the TFT channel region and its peripheral region from incident light.

【0003】そこで従来は、対向基板に設けられた各画
素の開口領域を規定する遮光膜により、或いはTFTの
上を通過すると共にAl(アルミニウム)等の金属膜か
らなるデータ線により、係るチャネル領域やその周辺領
域を遮光するように構成されている。更に、TFTアレ
イ基板上において画素スイッチング用TFTに対向する
位置、即ちTFTの下側にも、例えば高融点金属からな
る遮光膜を設けることがある。このようにTFTの下側
にも遮光膜を設ければ、TFTアレイ基板側からの裏面
反射光や、複数の電気光学装置をプリズム等を介して組
み合わせて一つの光学系を構成する場合に他の電気光学
装置からプリズム等を突き抜けてくる投射光などの戻り
光が、当該電気光学装置のTFTに入射するのを未然に
防ぐことができる。
Therefore, conventionally, the channel region is formed by a light-shielding film that defines an opening region of each pixel provided on the opposite substrate or by a data line that passes over the TFT and is made of a metal film such as Al (aluminum). And its surrounding area are shielded from light. Further, a light-shielding film made of, for example, a refractory metal may be provided on the TFT array substrate at a position facing the pixel switching TFT, that is, below the TFT. If a light-shielding film is provided below the TFT as described above, the reflected light from the back side of the TFT array substrate or a combination of a plurality of electro-optical devices via a prism or the like constitutes another optical system. Return light, such as projection light, which passes through a prism or the like from the electro-optical device described above, can be prevented from entering the TFT of the electro-optical device.

【0004】他方、表示画像におけるフリッカの防止、
直流電圧印加による液晶の劣化等を防止する観点から、
例えば走査線毎に液晶駆動電圧の電位極性を反転させる
走査線反転駆動方式、データ線毎に液晶駆動電圧の電位
極性を反転させるデータ線反転駆動方式、ドット毎に液
晶駆動電圧の電位極性を反転させるドット反転駆動方式
などの反転駆動方式が開発されている。
On the other hand, to prevent flicker in a displayed image,
From the viewpoint of preventing the deterioration of the liquid crystal due to the application of DC voltage,
For example, a scanning line inversion driving method in which the polarity of the liquid crystal driving voltage is inverted for each scanning line, a data line inversion driving method in which the potential polarity of the liquid crystal driving voltage is inverted for each data line, and the potential polarity of the liquid crystal driving voltage is inverted for each dot An inversion driving method such as a dot inversion driving method has been developed.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上述し
た各種遮光技術によれば、以下の問題点がある。
However, the above-described various light-shielding techniques have the following problems.

【0006】即ち、先ず対向基板上やTFTアレイ基板
上に遮光膜を形成する技術によれば、遮光膜とチャネル
領域との間は、3次元的に見て例えば液晶層、電極、層
間絶縁膜等を介してかなり離間しており、両者間へ斜め
に入射する光に対する遮光が十分ではない。特にプロジ
ェクタのライトバルブとして用いられる小型の電気光学
装置においては、入射光は光源からの光をレンズで絞っ
た光束であり、斜めに入射する成分を無視し得ない程に
(例えば、基板に垂直な方向から10度から15度程度
傾いた成分を10%程度)含んでいるので、このような
斜めの入射光に対する遮光が十分でないことは実践上問
題となる。
That is, according to the technique of forming a light-shielding film on a counter substrate or a TFT array substrate, the space between the light-shielding film and the channel region is three-dimensionally viewed, for example, as a liquid crystal layer, an electrode, or an interlayer insulating film. And so on, so that the light obliquely incident between them is not sufficiently shielded. In particular, in a small electro-optical device used as a light valve of a projector, the incident light is a light beam obtained by focusing light from a light source with a lens, and a component obliquely incident cannot be ignored (for example, a light perpendicular to a substrate). (About 10% of a component tilted by about 10 to 15 degrees from a certain direction), and it is a practical problem that such oblique incident light is not sufficiently shielded.

【0007】更に、遮光膜のない領域から電気光学装置
内に侵入した光が、基板の上面或いは基板の上面に形成
された遮光膜の上面やデータ線の下面、即ちチャネル領
域に面する側の内面で反射された後に、係る反射光或い
はこれが更に基板の上面或いは遮光膜やデータ線の内面
で反射された多重反射光が最終的にTFTのチャネル領
域に到達してしまう場合もある。
Further, light entering the electro-optical device from a region having no light-shielding film is exposed to the upper surface of the substrate or the upper surface of the light-shielding film formed on the upper surface of the substrate or the lower surface of the data line, that is, the side facing the channel region. After being reflected on the inner surface, the reflected light or the multiple reflected light reflected on the upper surface of the substrate or the inner surface of the light-shielding film or the data line may eventually reach the channel region of the TFT.

【0008】特に近年の表示画像の高品位化という一般
的要請に沿うべく電気光学装置の高精細化或いは画素ピ
ッチの微細化を図るに連れて、更に明るい画像を表示す
べく入射光の光強度を高めるに連れて、上述した従来の
各種遮光技術によれば、十分な遮光を施すのがより困難
となり、TFTのトランジスタ特性の変化により、フリ
ッカ等が生じて、表示画像の品位が低下してしまうとい
う問題点がある。
In particular, as the electro-optical device has been improved in definition or the pixel pitch has been reduced in order to meet the general demand for higher quality display images in recent years, the light intensity of incident light has been increased in order to display brighter images. According to the conventional various light-shielding technologies described above, it becomes more difficult to perform sufficient light-shielding, and flicker occurs due to a change in the transistor characteristics of the TFT, thereby deteriorating the quality of a displayed image. There is a problem that it is.

【0009】加えて、このような各種内蔵遮光膜等や蓄
積容量、各種配線等を、TFTアレイ基板上に作り込む
に連れて、TFTアレイ基板上における積層構造が複雑
化且つ肥大化して、画素電極の下地面には、段差がより
顕著に生じるようになる。そして、このような段差は、
液晶の配向不良等の電気光学物質の動作不良を引き起こ
し、コントラスト比の低下や光抜けを起こし、最終的に
はやはり表示画像の品位が低下してしまうという問題点
がある。
In addition, as these various built-in light-shielding films and the like, storage capacitors, various wirings, and the like are formed on the TFT array substrate, the laminated structure on the TFT array substrate becomes complicated and enlarged, and the A step becomes more prominent on the ground under the electrode. And such a step,
There is a problem in that an operation failure of the electro-optical material such as an alignment failure of liquid crystal is caused, a contrast ratio is reduced and light leakage is caused, and finally the quality of a displayed image is also reduced.

【0010】他方、前述した各種反転駆動方式によれ
ば、相異なる電位極性で駆動される相隣接する画素電極
間には、横電界が生じる。これに対し、本願出願人の研
究によれば、画素電極の下地面に所定パターンを有する
凸部を付けることで横電界の悪影響を低減することも可
能であるため、画素電極の下地面に簡単な構成或いは簡
単な製造プロセスにより所定パターンを有する凸部を形
成できれば大変都合がよい。逆に、このような所定パタ
ーンの凸部を形成できなければ、反転駆動方式を採用し
た場合、大なり小なり横電界の悪影響により、最終的に
はやはり表示画像の品位が低下してしまうという問題点
がある。
On the other hand, according to the various inversion driving methods described above, a horizontal electric field is generated between adjacent pixel electrodes driven with different potential polarities. On the other hand, according to the research by the present applicant, it is possible to reduce the adverse effect of the lateral electric field by providing a convex portion having a predetermined pattern on the lower ground of the pixel electrode. It is very convenient if a convex portion having a predetermined pattern can be formed by a simple configuration or a simple manufacturing process. Conversely, if such a convex portion having a predetermined pattern cannot be formed, in the case of employing the inversion driving method, the quality of the displayed image will eventually deteriorate due to the adverse effect of the horizontal electric field to a greater or lesser extent. There is a problem.

【0011】本発明は上述の問題点に鑑みなされたもの
であり、耐光性に優れており明るく高品位の画像表示が
可能な電気光学装置を提供すること、画素電極表面にお
ける段差に起因した電気光学物質の動作不良を低減可能
であり高品位の画像表示が可能な電気光学装置を提供す
ること、及び画素電極の下地面に所望パターンの凸部を
形成可能であり高品位の画像表示が可能な電気光学装置
を提供すること、並びにこのような電気光学装置を備え
た電子機器を提供することを課題とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide an electro-optical device which is excellent in light resistance and capable of displaying a bright and high-quality image. To provide an electro-optical device capable of reducing operation failure of an optical material and capable of displaying a high-quality image, and capable of forming a convex portion having a desired pattern on the ground under a pixel electrode, thereby enabling a high-quality image display. It is an object to provide a simple electro-optical device, and to provide an electronic apparatus including such an electro-optical device.

【0012】[0012]

【課題を解決するための手段】本発明の第1電気光学装
置は上記課題を解決するために、基板上に、画素電極
と、該画素電極に接続された薄膜トランジスタと、該薄
膜トランジスタに接続された配線と、前記薄膜トランジ
スタの上側に配置されており前記薄膜トランジスタの少
なくともチャネル領域を上側から覆う上側遮光膜と、前
記薄膜トランジスタの下側に配置されており前記薄膜ト
ランジスタの少なくとも前記チャネル領域を下側から覆
う下側遮光膜とを備えており、前記基板には、前記配線
及び前記薄膜トランジスタに対向する領域に第1溝が掘
られており、前記基板には更に、前記第1溝内における
前記チャネル領域に対向する領域に第2溝が掘られてお
り、前記下側遮光膜は、前記第2溝内に形成されてい
る。
According to a first aspect of the present invention, there is provided a first electro-optical device, comprising: a pixel electrode on a substrate; a thin film transistor connected to the pixel electrode; and a thin film transistor connected to the thin film transistor. A wiring, an upper light-shielding film disposed above the thin film transistor and covering at least a channel region of the thin film transistor from above, and a lower light shielding film disposed below the thin film transistor and covering at least the channel region of the thin film transistor from below. A light shielding film, a first groove is dug in the substrate in a region facing the wiring and the thin film transistor, and the substrate further faces the channel region in the first groove. A second groove is dug in a region to be formed, and the lower light-shielding film is formed in the second groove.

【0013】本発明の第1電気光学装置によれば、画素
電極をこれに接続された薄膜トランジスタによりスイッ
チング制御することにより、アクティブマトリクス駆動
方式による駆動を行なえる。そして、薄膜トランジスタ
の少なくともチャネル領域は、上側から上側遮光膜によ
り覆われているので、基板に垂直な方向からの入射光に
対する遮光は、上側遮光膜により十分に高めることがで
きる。更に、薄膜トランジスタの少なくともチャネル領
域は、下側から下側遮光膜により覆われているので、基
板の裏面反射光や、複数の電気光学装置をライトバルブ
として用いた複板式のプロジェクタにおける他の電気光
学装置から出射され合成光学系を突き抜けてくる光等の
戻り光に対する遮光は、下側遮光膜により十分に高める
ことができる。ここで入射光や戻り光は、基板に対して
斜め方向から入射する成分(以下、斜め光と称す)を含
んでいる。更に、この斜め光が、基板上における下側遮
光膜の上面や上側遮光膜の下面、即ち薄膜トランジスタ
に面する側の内面で反射されて、当該電気光学装置内
に、斜めの内面反射光が生成される。更にまた、このよ
うな斜めの内面反射光が当該電気光学装置内の他の界面
で反射されて斜めの多重反射光が生成される。
According to the first electro-optical device of the present invention, the pixel electrode is switched by the thin film transistor connected thereto, so that the driving by the active matrix driving method can be performed. Since at least the channel region of the thin film transistor is covered with the upper light-shielding film from above, light-shielding of incident light from a direction perpendicular to the substrate can be sufficiently enhanced by the upper light-shielding film. Further, since at least the channel region of the thin film transistor is covered with a lower light-shielding film from below, the reflected light on the back surface of the substrate and other electro-optical devices in a multi-plate type projector using a plurality of electro-optical devices as light valves. Shielding of return light such as light emitted from the device and penetrating through the combining optical system can be sufficiently enhanced by the lower light-shielding film. Here, the incident light and the return light include a component that enters the substrate in an oblique direction (hereinafter, referred to as oblique light). Further, the oblique light is reflected by the upper surface of the lower light-shielding film and the lower surface of the upper light-shielding film on the substrate, that is, the inner surface on the side facing the thin film transistor, so that oblique internal reflected light is generated in the electro-optical device. Is done. Furthermore, such oblique internal reflected light is reflected at another interface in the electro-optical device, and oblique multiple reflected light is generated.

【0014】しかるに本発明の第1電気光学装置では、
例えばストライプ状、格子状等に基板に掘られている第
1溝内に、層間絶縁膜等を介して配線及び薄膜トランジ
スタが少なくとも部分的に埋め込まれており、しかも、
この第1溝内に更に掘られた第2溝内に、層間絶縁膜等
を介して薄膜トランジスタのうちチャネル領域が少なく
とも部分的に埋め込まれている。そして、この第2溝内
には下側遮光膜が形成されているので、チャネル領域
は、下側遮光膜により下側から包囲されることになる。
例えば第2溝を十分深くすれば、下側遮光膜で覆われた
第2溝内にチャネル領域を埋め込むこともできる。従っ
て、第2溝内の下側遮光膜で下側から包囲する度合いに
応じて、上述の如き斜めの戻り光、斜めの内面反射光や
多重反射光がチャネル領域の付近において基板上で主に
下側から上側に向かう際に遮光でき、このような斜め光
のうち最終的にチャネル領域に到達する成分を低減でき
る。この結果、良好なトランジスタ特性を有する薄膜ト
ランジスタにより高品位の画像を表示可能となり、特に
高い光強度の入射光を用いて明るい画像を表示する際に
有利となる。
However, in the first electro-optical device of the present invention,
For example, a wiring and a thin film transistor are at least partially buried in a first groove dug in the substrate in a stripe shape, a lattice shape, or the like via an interlayer insulating film or the like.
A channel region of the thin film transistor is at least partially buried in the second groove further dug in the first groove via an interlayer insulating film or the like. Since the lower light-shielding film is formed in the second groove, the channel region is surrounded by the lower light-shielding film from below.
For example, if the second groove is sufficiently deep, the channel region can be embedded in the second groove covered with the lower light-shielding film. Therefore, depending on the degree of surrounding from the lower side by the lower light shielding film in the second groove, the above-described oblique return light, oblique internal reflection light and multiple reflection light mainly on the substrate near the channel region. Light can be shielded from the lower side to the upper side, and components of such oblique light that finally reach the channel region can be reduced. As a result, a high-quality image can be displayed by a thin film transistor having favorable transistor characteristics, which is advantageous particularly when a bright image is displayed using incident light of high light intensity.

【0015】加えて、本発明の第1電気光学装置によれ
ば、例えば配線に沿ってストライプ状、格子状等に基板
に掘られた第1溝内に、層間絶縁膜等を介して配線及び
薄膜トランジスタが配置されているので、これらの配線
及び薄膜トランジスタの存在に応じた画素電極の下地面
における段差を緩和することも可能となる。この結果、
当該段差に起因した液晶の配向不良等の電気光学物質の
動作不良を低減でき、高品位の画像を表示可能となる。
In addition, according to the first electro-optical device of the present invention, for example, the wiring and the wiring are formed via the interlayer insulating film in the first groove dug in the substrate in the form of stripes, lattices, etc. along the wiring. Since the thin film transistor is provided, it is possible to reduce a step on the ground below the pixel electrode in accordance with the presence of the wiring and the thin film transistor. As a result,
Malfunction of the electro-optical material such as poor alignment of liquid crystal due to the step can be reduced, and a high-quality image can be displayed.

【0016】尚、本発明の第1電気光学装置では、配線
の一部が上側遮光膜を兼ねてもよい。
In the first electro-optical device according to the present invention, a part of the wiring may also serve as the upper light shielding film.

【0017】本発明の第1電気光学装置の一態様では、
前記第2溝の側壁には、テーパが付けられている。
In one embodiment of the first electro-optical device of the present invention,
The side wall of the second groove is tapered.

【0018】この態様によれば、例えば45度から80
度程度のテーパが付けられた第2溝内に形成された下側
遮光膜により、その上方に位置するチャネル領域におけ
る斜め光に対する遮光を広範囲に渡って良好に行なうこ
とが可能となる。
According to this aspect, for example, from 45 degrees to 80 degrees
The lower light-shielding film formed in the second groove having a degree of taper makes it possible to satisfactorily shield the oblique light in the channel region located above the light-shielding film over a wide range.

【0019】この態様では、前記下側遮光膜は、少なく
とも前記第2溝の底面及び側壁上に形成されており、前
記下側遮光膜の縁部は、少なくとも部分的に前記基板上
における前記第2溝の縁部に一致するように構成しても
よい。
In this aspect, the lower light-shielding film is formed at least on a bottom surface and a side wall of the second groove, and an edge of the lower light-shielding film is at least partially provided on the substrate. You may comprise so that it may correspond to the edge part of two grooves.

【0020】このように構成すれば、第2溝の底面及び
側壁上に形成された下側遮光膜により、チャネル領域に
おける遮光を広範囲に渡って良好に行なうことができ
る。加えて、第2溝の縁部に一致した下側遮光膜の縁部
では、上方からの斜め光を含む入射光が、第2溝外にあ
る下側遮光膜部分の上面で反射して第2溝の上方空間に
侵入する事態を防止できる。即ち、チャネル領域に対す
る遮光性能を向上できる。
According to this structure, the lower light-shielding film formed on the bottom surface and the side wall of the second groove can effectively shield light in the channel region over a wide range. In addition, at the edge of the lower light-shielding film that coincides with the edge of the second groove, incident light including oblique light from above is reflected on the upper surface of the lower light-shielding film portion outside the second groove, and The situation of invading the space above the two grooves can be prevented. That is, the light shielding performance for the channel region can be improved.

【0021】本発明の第1電気光学装置の他の態様で
は、前記下側遮光膜の平面形状は、前記上側遮光膜の平
面形状より一回り小さい。
In another aspect of the first electro-optical device of the present invention, the planar shape of the lower light-shielding film is slightly smaller than the planar shape of the upper light-shielding film.

【0022】この態様によれば、上側遮光膜の脇を抜け
て上方から入射する斜め光が、下側遮光膜の上面で反射
して第2溝の上方空間に侵入する事態を防止できる。即
ち、チャネル領域に対する遮光性能を向上できる。
According to this aspect, it is possible to prevent a situation where oblique light passing through the side of the upper light-shielding film and entering from above is reflected on the upper surface of the lower light-shielding film and enters the space above the second groove. That is, the light shielding performance for the channel region can be improved.

【0023】本発明の第1電気光学装置の他の態様で
は、前記配線は、導光膜からなる一の配線と遮光膜から
なる他の配線とを含み、前記第2溝は、前記チャネル領
域に対向する領域に加えて前記一の配線に対向する領域
にも掘られている。
In another aspect of the first electro-optical device of the present invention, the wiring includes one wiring made of a light guide film and another wiring made of a light shielding film, and the second groove is formed in the channel region. In addition to the region facing the one wiring, the region facing the one wiring is also dug.

【0024】この態様によれば、一の配線は、例えばポ
リシリコン膜等の導光膜からなるので、仮に一の配線の
いずれかの個所に斜め光が入射すると、これが一の配線
で導光されてチャネル領域にまで至ってしまう可能性が
ある。しかるに、第2溝は、チャネル領域に対向する領
域に加えて一の配線に対向する領域にも、例えば一の配
線に追ってストライプ状に掘られている。このため、導
光膜からなる一の配線を、第2膜内に形成された下側遮
光膜で下方から包囲することにより、斜め光が当該一の
配線に入射する可能性を低減できる。
According to this aspect, since one wiring is formed of a light guide film such as a polysilicon film, for example, if oblique light is incident on any part of the one wiring, the light is guided by one wiring. To the channel region. However, the second groove is dug in a stripe shape, for example, following the one wiring in the region facing the one wiring in addition to the region facing the channel region. For this reason, by surrounding one wiring made of the light guide film from below with the lower light-shielding film formed in the second film, the possibility of oblique light entering the one wiring can be reduced.

【0025】本発明の第1電気光学装置の他の態様で
は、前記配線は、前記薄膜トランジスタのゲート電極を
含むと共に該ゲート電極の部分で幅広に形成された走査
線を含み、前記第2溝は、前記チャネル領域に対向する
領域に加えて前記走査線に対向する領域にも掘られてい
る。
In another aspect of the first electro-optical device of the present invention, the wiring includes a gate electrode of the thin film transistor and a scanning line formed wide at the gate electrode, and the second groove has , Are dug in the region facing the scanning line in addition to the region facing the channel region.

【0026】この態様によれば、配線は、ゲート電極を
含む走査線を含むので、例えばゲート電極に適したポリ
シリコン膜等から走査線を構成した場合、走査線のいず
れかの個所に斜め光が入射すると、これが走査線で導光
されてゲート電極に対向するチャネル領域にまで至って
しまう可能性がある。しかるに、第2溝は、走査線に対
向する領域にも掘られており、しかもゲート電極の部分
で幅広に形成された走査線に対応した平面形状を持つよ
うに掘られている。このため、ゲート電極部分を含めて
走査線を、第2膜内に形成された下側遮光膜で下方から
包囲することにより、斜め光が当該走査線に入射して、
そのゲート電極の部分に至る可能性を低減できる。
According to this aspect, since the wiring includes the scanning line including the gate electrode, for example, when the scanning line is formed from a polysilicon film or the like suitable for the gate electrode, the oblique light is applied to any part of the scanning line. May be guided by the scanning line and reach the channel region facing the gate electrode. However, the second groove is also dug in a region facing the scanning line, and is dug so as to have a planar shape corresponding to the scanning line formed wide at the gate electrode portion. For this reason, by surrounding the scanning line including the gate electrode portion from below with the lower light-shielding film formed in the second film, oblique light enters the scanning line,
The possibility of reaching the gate electrode can be reduced.

【0027】尚、上述の態様の如く、導光膜からなる一
の配線或いは走査線における下方からの斜め光に対する
遮光性能を高めるためには、下側遮光膜の形成領域を広
げればよいようにも考えられるが、単純に下側遮光膜の
形成領域を広げてしまったのでは、表示画像の明るさを
向上させるべく各画素の開口率を高めることが根本的に
困難になるという問題点が生じる。更に下側遮光膜の存
在により、斜め光に起因した内面反射や多重反射光が発
生することに鑑みればむやみに下側遮光膜の形成領域を
広げたのでは、このような内面反射光や多重反射光の増
大を招くという解決困難な問題点もある。従って、上述
した本発明の第1電気光学装置の態様は大変有利であ
る。
As described above, in order to improve the light-shielding performance against oblique light from below in one wiring or scan line made of a light-guiding film, the area for forming the lower light-shielding film may be expanded. However, if the area for forming the lower light-shielding film is simply enlarged, it is fundamentally difficult to increase the aperture ratio of each pixel in order to improve the brightness of the displayed image. Occurs. In addition, considering that the lower light-shielding film causes internal reflection and multiple reflection light due to oblique light, it is necessary to expand the area in which the lower light-shielding film is formed. There is also a difficult problem to be solved that causes an increase in reflected light. Therefore, the above-described embodiment of the first electro-optical device of the present invention is very advantageous.

【0028】本発明の第1電気光学装置の他の態様で
は、前記第2溝は、前記チャネル領域に加えて、前記半
導体層における前記チャネル領域に隣接する領域に対向
する領域にも掘られている。
In another aspect of the first electro-optical device of the present invention, the second groove is dug not only in the channel region but also in a region of the semiconductor layer opposed to a region adjacent to the channel region. I have.

【0029】この態様によれば、チャネル領域に加え
て、LDD(Lightly Doped Drain)領域、オフセット
領域等のチャネル領域に隣接する領域に対向する領域に
おける遮光性能も向上する。このため、良好なトランジ
スタ特性を有する薄膜トランジスタにより高品位の画像
を表示可能となり、特に高い光強度の入射光を用いて明
るい画像を表示する際に有利となる。
According to this aspect, in addition to the channel region, the light shielding performance in a region opposed to a region adjacent to the channel region such as an LDD (Lightly Doped Drain) region and an offset region is also improved. Therefore, a high-quality image can be displayed by a thin film transistor having favorable transistor characteristics, which is advantageous particularly when a bright image is displayed using incident light having high light intensity.

【0030】本発明の第1電気光学装置の他の態様で
は、前記下側遮光膜は、高融点金属を含む膜からなる。
In another aspect of the first electro-optical device according to the present invention, the lower light-shielding film is made of a film containing a high melting point metal.

【0031】この態様によれば、高融点金属を含む膜か
らなる下側遮光層により、薄膜トランジスタの下側にお
ける遮光を良好に行なえる。高融点金属を含む膜として
は、例えば、Ti(チタン)、Cr(クロム)、W(タ
ングステン)、Ta(タンタル)、Mo(モリブデ
ン)、Pb(鉛)等の高融点金属のうち少なくとも一つ
を含む、金属単体、合金、金属シリサイド、ポリシリサ
イド、これらを積層したもの等が挙げられる。
According to this aspect, the lower side light-shielding layer made of a film containing a high melting point metal can satisfactorily shield light below the thin film transistor. Examples of the film containing a high melting point metal include at least one of high melting point metals such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), Mo (molybdenum), and Pb (lead). , A metal simple substance, an alloy, a metal silicide, a polysilicide, a laminate of these, and the like.

【0032】本発明の第1電気光学装置の他の態様で
は、前記画素電極に接続された蓄積容量を更に備えてお
り、前記上側遮光膜は、少なくとも部分的に前記蓄積容
量を構成する容量線或いは容量電極からなる。
In another aspect of the first electro-optical device of the present invention, the device further comprises a storage capacitor connected to the pixel electrode, wherein the upper light-shielding film at least partially forms the storage line. Alternatively, it is composed of a capacitor electrode.

【0033】この態様によれば、上側遮光膜の少なくと
も一部は、例えば高融点金属を含む膜からなる容量線或
いは容量電極からなるので、基板上における積層構造及
び製造プロセスの簡略化を図れる。
According to this aspect, at least a portion of the upper light-shielding film is formed of, for example, a capacitor line or a capacitor electrode formed of a film containing a high-melting-point metal, so that the laminated structure on the substrate and the manufacturing process can be simplified.

【0034】尚、上側遮光膜の一部は、例えばAl膜等
からなるデータ線からなってもよいし、薄膜トランジス
タと画素電極とを中継接続する中間導電層からなっても
よい。
A part of the upper light-shielding film may be composed of a data line composed of, for example, an Al film, or may be composed of an intermediate conductive layer for relay-connecting the thin film transistor and the pixel electrode.

【0035】本発明の第1電気光学装置の他の態様で
は、前記基板に対して電気光学物質を介して対向配置さ
れた対向基板を更に備えており、前記上側遮光膜に代え
て又は加えて、前記対向基板上に、少なくとも前記チャ
ネル領域を上方から覆う他の遮光膜を備える。
According to another aspect of the first electro-optical device of the present invention, the electro-optical device further includes an opposing substrate disposed to oppose the substrate via an electro-optical material, in place of or in addition to the upper light-shielding film. A light shielding film that covers at least the channel region from above on the counter substrate.

【0036】この態様によれば、薄膜トランジスタの少
なくともチャネル領域は、上側から上側遮光膜に加えて
又は代えて、対向基板上に形成された他の遮光膜により
覆われているので、チャネル領域における上側からの入
射光に対する遮光を行なえる。
According to this aspect, at least the channel region of the thin film transistor is covered with another light shielding film formed on the opposing substrate in addition to or instead of the upper light shielding film from the upper side. Can be shielded from incident light from the camera.

【0037】本発明の第2電気光学装置は上記課題を解
決するために、一対の第1及び第2基板間に電気光学物
質が挟持されてなり、前記第1基板上に、画素電極と、
該画素電極に接続された薄膜トランジスタと、該薄膜ト
ランジスタに接続されており第1方向に延びる第1配線
と、前記薄膜トランジスタに接続されており前記第1方
向に交差する第2方向に延びる第2配線とを備えてお
り、前記基板には、前記第1配線及び前記第2配線のう
ち少なくとも一方に対向する領域に第1溝が掘られてお
り、前記基板には更に、前記第1溝内における前記第1
配線及び前記第2配線が交差する領域に島状の第2溝が
掘られている。
In order to solve the above-mentioned problem, the second electro-optical device of the present invention comprises an electro-optical material sandwiched between a pair of first and second substrates, and a pixel electrode and a pixel electrode are provided on the first substrate.
A thin film transistor connected to the pixel electrode, a first wiring connected to the thin film transistor and extending in a first direction, and a second wiring connected to the thin film transistor and extending in a second direction intersecting the first direction. Wherein the substrate has a first groove dug in a region facing at least one of the first wiring and the second wiring, and the substrate further includes the first groove in the first groove. First
An island-shaped second groove is dug in a region where the wiring and the second wiring intersect.

【0038】本発明の第2電気光学装置によれば、画素
電極をこれに接続された薄膜トランジスタによりスイッ
チング制御することにより、アクティブマトリクス駆動
方式による駆動を行なえる。ここで特に、例えば配線に
沿ってストライプ状、格子状等に基板に掘られた第1溝
内に、層間絶縁膜等を介して配線が少なくとも部分的に
埋め込まれておいる。従って、配線を埋め込む分だけ、
画素電極の下地面における段差を低減でき、当該段差に
起因した液晶の配向不良等の電気光学物質の動作不良を
低減できる。しかも、この第1溝内に更に掘られた第2
溝内に、層間絶縁膜等を介して相交差する配線部分が少
なくとも部分的に埋め込まれている。即ち、配線が交差
することで2つの配線の厚みが合算されて、画素電極の
下地面における段差が局所的に非常に大きくなる領域で
は、溝が2段階に深く掘られているので、段差を低減す
ることができる。従って。当該段差に起因した液晶の配
向不良等の電気光学物質の動作不良を低減でき、最終的
には高品位の画像を表示可能となる。
According to the second electro-optical device of the present invention, by performing switching control of the pixel electrode by the thin film transistor connected thereto, driving by the active matrix driving method can be performed. Here, in particular, the wiring is at least partially buried through the interlayer insulating film or the like in the first groove dug in the substrate in a stripe shape, a lattice shape, or the like along the wiring. Therefore, as much as the wiring is embedded,
A step on the ground below the pixel electrode can be reduced, and an operation failure of the electro-optical material such as a liquid crystal alignment defect caused by the step can be reduced. In addition, the second groove further dug into the first groove
Wiring portions that intersect with each other via an interlayer insulating film or the like are at least partially buried in the grooves. In other words, in a region where the wirings intersect and the thicknesses of the two wirings are summed up and the step on the ground below the pixel electrode is locally very large, the groove is dug deeply in two steps. Can be reduced. Therefore. Malfunction of the electro-optical material such as poor alignment of liquid crystal due to the step can be reduced, and finally a high-quality image can be displayed.

【0039】本発明の第2電気光学装置の一態様では、
前記第2溝は、前記第1配線及び前記第2配線が交差す
る領域に加えて前記第1配線又は前記第2配線に対向す
る領域にも掘られている。
In one embodiment of the second electro-optical device according to the present invention,
The second groove is dug in a region facing the first wiring or the second wiring in addition to a region where the first wiring and the second wiring intersect.

【0040】この態様によれば、第2溝は、交差する領
域のみならず、第1及び第2配線のうち一方に対向する
領域にも掘られている。例えば、第2溝は、平面的に見
て配線に沿ってストライプ状又は格子状に掘られてい
る。これに対し、第1及び第2配線のうち他方に対向す
る領域には第1溝しか掘られていない。従って、第1及
び第2配線のうち他方の上方にある画素電極の下地面の
高さを、第1及び第2配線のうち一方の上方にある画素
電極の下地面の高さよりも高くできる。即ち、溝の有無
により、第1及び第2配線のうち他方の上方にある画素
電極の下地面に凸部を形成可能となる。この結果、例え
ば前述した各種反転駆動方式における横電界の悪影響
を、このような凸部を利用して低減することも可能とな
る。しかも、このような凸部は、基板における第1溝や
第2溝の有無により比較的簡単に形成できる。
According to this aspect, the second groove is dug not only in the intersecting region but also in the region facing one of the first and second wirings. For example, the second groove is dug in a stripe shape or a lattice shape along the wiring as viewed in plan. On the other hand, only the first groove is dug in the region facing the other of the first and second wirings. Therefore, the height of the lower ground of the pixel electrode above the other of the first and second wirings can be higher than the height of the lower ground of the pixel electrode above one of the first and second wirings. That is, depending on the presence or absence of the groove, it is possible to form a protrusion on the lower ground of the pixel electrode above the other of the first and second wirings. As a result, for example, the adverse effect of the lateral electric field in the various inversion driving methods described above can be reduced by using such a convex portion. Moreover, such a convex portion can be formed relatively easily by the presence or absence of the first groove and the second groove in the substrate.

【0041】本発明の第2電気光学装置の他の態様で
は、前記薄膜トランジスタのチャネル領域は、前記第1
配線及び前記第2配線が交差する領域に位置する。
In another aspect of the second electro-optical device according to the present invention, the channel region of the thin-film transistor is the first electro-optical device.
The wiring is located in a region where the wiring and the second wiring intersect.

【0042】この態様によれば、第1及び第2配線並び
にチャネル領域を構成する半導体層が重ねられており、
基板上における積層体の膜厚は、この領域で局所的に厚
くなっている。しかしながら、この領域では第1溝内に
第2溝が掘られているのため、この領域における画素電
極の下地面の段差を低減できる。
According to this aspect, the first and second wirings and the semiconductor layer constituting the channel region are overlapped,
The thickness of the stacked body on the substrate is locally increased in this region. However, since the second groove is dug in the first groove in this region, the step on the lower ground of the pixel electrode in this region can be reduced.

【0043】本発明の第2電気光学装置の他の態様で
は、前記画素電極に接続された蓄積容量を更に備えてお
り、前記第1配線又は前記第2配線は、前記蓄積容量を
構成する容量線を含む。
In another aspect of the second electro-optical device of the present invention, the device further comprises a storage capacitor connected to the pixel electrode, wherein the first wiring or the second wiring is a capacitor constituting the storage capacitor. Including lines.

【0044】この態様によれば、第1又は第2配線は、
例えば高融点金属を含む膜からなる容量線を含むので、
基板上における積層構造及び製造プロセスの簡略化を図
れる。
According to this aspect, the first or second wiring is
For example, since it includes a capacitance line made of a film containing a high melting point metal,
The stacked structure on the substrate and the manufacturing process can be simplified.

【0045】尚、配線は、例えばポリシリコン膜からな
る走査線、Al膜からなるデータ線等を含んでもよい。
The wiring may include, for example, a scanning line made of a polysilicon film, a data line made of an Al film, and the like.

【0046】本発明の第3電気光学装置は上記課題を解
決するために、基板上に、画素電極と、該画素電極に接
続されると共に前記画素電極の下方に積層された薄膜ト
ランジスタと、該薄膜トランジスタに接続されると共に
前記画素電極の下方に積層された配線とを備えており、
前記薄膜トランジスタ及び前記配線は相互に部分的に重
なるように積層形成されており、前記基板には、前記画
素電極の下地面が平坦化されるように、前記薄膜トラン
ジスタと前記配線とが重なる領域では両者の膜厚に応じ
た深さの溝、及び前記配線の形成領域内で前記配線と前
記薄膜トランジスタとが重ならない領域では前記配線の
膜厚に応じた深さの溝を含む多数段の溝が掘られてい
る。
According to a third aspect of the invention, there is provided an electro-optical device comprising: a pixel electrode on a substrate; a thin film transistor connected to the pixel electrode and laminated below the pixel electrode; And a wiring laminated below the pixel electrode,
The thin film transistor and the wiring are stacked and formed so as to partially overlap each other, and the substrate is formed on the substrate in an area where the thin film transistor and the wiring overlap with each other so that the lower ground of the pixel electrode is flattened. In a region where the wiring does not overlap with the thin film transistor in a region where the wiring is formed, a multi-step groove including a groove having a depth corresponding to the thickness of the wiring is dug. Have been.

【0047】本発明の第3電気光学装置によれば、画素
電極をこれに接続された薄膜トランジスタによりスイッ
チング制御することにより、アクティブマトリクス駆動
方式による駆動を行なえる。ここで特に、薄膜トランジ
スタ及び配線は相互に部分的に重なるように積層形成さ
れているが、基板には、薄膜トランジスタと配線とが重
なる領域では両者の膜厚に応じた深さの溝、及び配線の
形成領域内で配線と薄膜トランジスタとが重ならない領
域では配線の膜厚に応じた深さの溝を含む多数段の溝が
掘られており、これにより、画素電極の下地面は平坦化
される。従って、画素電極の下地面における段差に起因
した液晶の配向不良等の電気光学物質の動作不良を低減
でき、最終的には高品位の画像を表示可能となる。
According to the third electro-optical device of the present invention, the pixel electrode is switched by the thin film transistor connected thereto, so that it can be driven by the active matrix driving method. Here, in particular, the thin film transistor and the wiring are laminated so as to partially overlap with each other. However, in a region where the thin film transistor and the wiring overlap, a groove having a depth corresponding to the film thickness of the thin film transistor and the wiring are formed on the substrate. In a region where the wiring and the thin film transistor do not overlap in the formation region, a multi-step groove including a groove having a depth corresponding to the film thickness of the wiring is dug, whereby the lower ground of the pixel electrode is flattened. Therefore, it is possible to reduce the operation failure of the electro-optical material such as the alignment failure of the liquid crystal due to the step on the ground below the pixel electrode, and finally, it is possible to display a high-quality image.

【0048】本発明の第4電気光学装置は上記課題を解
決するために、基板上に、画素電極と、該画素電極に接
続されると共に前記画素電極の下方に積層された薄膜ト
ランジスタと、該薄膜トランジスタに接続されると共に
前記画素電極の下方に積層された配線とを備えており、
前記薄膜トランジスタ及び前記配線は相互に部分的に重
なるように積層形成されており、前記基板には、前記画
素電極の下地面が所定の平面パターンを持つ凸部を有す
るように、前記薄膜トランジスタの膜厚及び平面レイア
ウト並びに前記配線の膜厚及び平面レイアウトに応じて
多数段の溝が掘られている。
According to a fourth aspect of the present invention, there is provided an electro-optical device, comprising: a pixel electrode on a substrate; a thin film transistor connected to the pixel electrode and laminated below the pixel electrode; And a wiring laminated below the pixel electrode,
The thin film transistor and the wiring are stacked so as to partially overlap with each other, and the thickness of the thin film transistor is formed on the substrate such that a lower ground surface of the pixel electrode has a convex portion having a predetermined planar pattern. A large number of trenches are dug in accordance with the planar layout, the film thickness of the wiring, and the planar layout.

【0049】本発明の第4電気光学装置によれば、画素
電極をこれに接続された薄膜トランジスタによりスイッ
チング制御することにより、アクティブマトリクス駆動
方式による駆動を行なえる。ここで特に、薄膜トランジ
スタ及び配線は相互に部分的に重なるように積層形成さ
れているが、基板には、薄膜トランジスタの膜厚及び平
面レイアウト並びに配線の膜厚及び平面レイアウトに応
じて多数段の溝が掘られており、これにより、画素電極
の下地面が所定の平面パターンを持つ凸部を有してい
る。即ち、多数段の溝により、例えば前述した各種反転
駆動方式における横電界の悪影響を低減する平面パター
ンを持つ凸部を比較的簡単に形成できる。このように多
数段の溝を掘ることにより、画素電極の下地面における
段差に起因した液晶の配向不良等の電気光学物質の動作
不良を低減でき、最終的には高品位の画像を表示可能と
なる。
According to the fourth electro-optical device of the present invention, by performing switching control of the pixel electrode by the thin film transistor connected thereto, it is possible to drive the pixel electrode by the active matrix driving method. Here, in particular, the thin film transistor and the wiring are laminated so as to partially overlap with each other, but a plurality of grooves are formed on the substrate according to the film thickness and the planar layout of the thin film transistor and the film thickness and the planar layout of the wiring. As a result, the ground below the pixel electrode has a convex portion having a predetermined plane pattern. That is, the convexities having a planar pattern that reduces the adverse effect of the lateral electric field in the various inversion driving methods described above can be relatively easily formed by the multi-step grooves. By digging a large number of grooves in this way, it is possible to reduce malfunctions of the electro-optical material such as poor alignment of the liquid crystal due to a step on the ground below the pixel electrode, and finally it is possible to display a high-quality image. Become.

【0050】本発明の第4電気光学装置の一態様では、
前記基板に対して電気光学物質を介して対向配置された
対向基板と、前記対向基板上に形成されており前記画素
電極に対向する対向電極とを更に備えており、前記画素
電極として、第1の周期で反転駆動されるための第1の
画素電極群及び該第1の周期と相補の第2の周期で反転
駆動されるための第2の画素電極群を含む平面配列され
た複数の画素電極を備えており、前記凸部は、平面的に
見て相隣接する画素電極の間隙となる領域のうち異なる
画素電極群に含まれる相隣接する画素電極相互間に位置
する領域部分に形成されている。
In one embodiment of the fourth electro-optical device of the present invention,
An opposing substrate disposed opposite to the substrate via an electro-optical material, and an opposing electrode formed on the opposing substrate and opposing the pixel electrode; A plurality of pixels arranged in a plane including a first pixel electrode group for inversion driving at a period of and a second pixel electrode group for inversion driving at a second period complementary to the first period. An electrode, and the protrusion is formed in a region between adjacent pixel electrodes included in different pixel electrode groups included in a region serving as a gap between adjacent pixel electrodes in a plan view. ing.

【0051】この態様によれば、前述した走査線反転駆
動方式、データ線反転駆動方式、ドット反転方式等の反
転駆動方式により各画素電極に電圧が印加される。ここ
で、凸部は横電界が発生する間隙領域に設けられている
ので、当該横電界が発生する領域における画素電極の縁
を対向電極に近付けることにより、画素電極及び対向電
極間の縦電界を相対的に強めることができる。この結
果、横電界による悪影響たる液晶の配向不良等の電気光
学物質の配向不良を低減できる。
According to this aspect, a voltage is applied to each pixel electrode by an inversion drive method such as the above-described scan line inversion drive method, data line inversion drive method, and dot inversion method. Here, since the convex portion is provided in the gap region where the horizontal electric field is generated, the edge of the pixel electrode in the region where the horizontal electric field is generated is brought closer to the counter electrode, so that the vertical electric field between the pixel electrode and the counter electrode is reduced. Can be relatively strong. As a result, poor alignment of the electro-optical material such as poor alignment of the liquid crystal, which is adversely affected by the lateral electric field, can be reduced.

【0052】本発明の電子機器は上記課題を解決するた
めに、上述した本発明の第1から第4電気光学装置(但
し、その各種態様も含む)のうちいずれか一つからなる
ライトバルブと、該ライトバルブに投射光を照射する光
源と、前記ライトバルブから出射される投射光を投射す
る光学系とを備える。
According to another aspect of the invention, an electronic apparatus includes a light valve including any one of the above-described first to fourth electro-optical devices (including various aspects thereof). A light source that irradiates the light valve with projection light, and an optical system that projects the projection light emitted from the light valve.

【0053】本発明の電子機器によれば、光源から投射
光がライトバルブに照射され、ライトバルブから出射さ
れる投射光は、光学系により、スクリーン等に投射され
る。この際、当該ライトバルブは、上述した本発明の電
気光学装置からなるので、投射高強度を高めても、前述
の如く優れた遮光性能によって光リーク電流の低減され
た薄膜トランジスタにより画素電極を良好にスイッチン
グ制御できる。或いは、液晶の配向不良等の電気光学物
質の動作不良が低減された電気光学装置からなるライト
バルブにより光を変調できる。この結果、最終的には高
品位の画像を表示可能となる。
According to the electronic apparatus of the present invention, the projection light from the light source is applied to the light valve, and the projection light emitted from the light valve is projected on the screen or the like by the optical system. At this time, since the light valve is made of the electro-optical device of the present invention described above, even if the projection high intensity is increased, the pixel electrode can be favorably formed by the thin film transistor in which the light leakage current is reduced by the excellent light shielding performance as described above. Switching can be controlled. Alternatively, light can be modulated by a light valve composed of an electro-optical device in which operation defects of the electro-optical material such as defective alignment of liquid crystal are reduced. As a result, finally, a high-quality image can be displayed.

【0054】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされる。
The operation and other advantages of the present invention will become more apparent from the embodiments explained below.

【0055】[0055]

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。以下の実施形態は、本発明の電気光
学装置を液晶装置に適用したものである。
Embodiments of the present invention will be described below with reference to the drawings. In the following embodiments, the electro-optical device according to the invention is applied to a liquid crystal device.

【0056】(第1実施形態)先ず本発明の実施形態に
おける電気光学装置の画素部における構成について、図
1から図3を参照して説明する。図1は、電気光学装置
の画像表示領域を構成するマトリクス状に形成された複
数の画素における各種素子、配線等の等価回路である。
図2は、データ線、走査線、画素電極等が形成されたT
FTアレイ基板の相隣接する複数の画素群の平面図であ
る。図3は、図2のA−A’断面図である。尚、図3に
おいては、各層や各部材を図面上で認識可能な程度の大
きさとするため、各層や各部材毎に縮尺を異ならしめて
ある。
First Embodiment First, the configuration of a pixel portion of an electro-optical device according to an embodiment of the present invention will be described with reference to FIGS. FIG. 1 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix forming an image display area of the electro-optical device.
FIG. 2 shows a T-shaped substrate on which data lines, scanning lines, pixel electrodes and the like are formed.
FIG. 3 is a plan view of a plurality of pixel groups adjacent to each other on the FT array substrate. FIG. 3 is a sectional view taken along line AA ′ of FIG. In FIG. 3, the scale of each layer and each member is different so that each layer and each member have a size that can be recognized in the drawing.

【0057】図1において、本実施形態における電気光
学装置の画像表示領域を構成するマトリクス状に形成さ
れた複数の画素には夫々、画素電極9aと当該画素電極
9aをスイッチング制御するためのTFT30とが形成
されており、画像信号が供給されるデータ線6aが当該
TFT30のソースに電気的に接続されている。データ
線6aに書き込む画像信号S1、S2、…、Snは、こ
の順に線順次に供給しても構わないし、相隣接する複数
のデータ線6a同士に対して、グループ毎に供給するよ
うにしても良い。また、TFT30のゲートに走査線3
aが電気的に接続されており、所定のタイミングで、走
査線3aにパルス的に走査信号G1、G2、…、Gm
を、この順に線順次で印加するように構成されている。
画素電極9aは、TFT30のドレインに電気的に接続
されており、スイッチング素子であるTFT30を一定
期間だけそのスイッチを閉じることにより、データ線6
aから供給される画像信号S1、S2、…、Snを所定
のタイミングで書き込む。画素電極9aを介して電気光
学物質の一例としての液晶に書き込まれた所定レベルの
画像信号S1、S2、…、Snは、対向基板(後述す
る)に形成された対向電極(後述する)との間で一定期
間保持される。液晶は、印加される電圧レベルにより分
子集合の配向や秩序が変化することにより、光を変調
し、階調表示を可能にする。ノーマリーホワイトモード
であれば、各画素の単位で印加された電圧に応じて入射
光に対する透過率が減少し、ノーマリーブラックモード
であれば、各画素の単位で印加された電圧に応じて入射
光に対する透過率が増加され、全体として電気光学装置
からは画像信号に応じたコントラストを持つ光が出射す
る。ここで、保持された画像信号がリークするのを防ぐ
ために、画素電極9aと対向電極との間に形成される液
晶容量と並列に蓄積容量70を付加する。
In FIG. 1, each of a plurality of pixels formed in a matrix forming an image display area of the electro-optical device according to this embodiment has a pixel electrode 9a and a TFT 30 for controlling the switching of the pixel electrode 9a. Are formed, and the data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied to a plurality of adjacent data lines 6a for each group. good. The scanning line 3 is connected to the gate of the TFT 30.
a is electrically connected to the scanning line 3a at predetermined timings in a pulsed manner with the scanning signals G1, G2,.
Are applied in this order in a line-sequential manner.
The pixel electrode 9a is electrically connected to the drain of the TFT 30, and by closing the switch of the TFT 30 as a switching element for a certain period, the data line 6 is turned off.
The image signals S1, S2,..., Sn supplied from a are written at a predetermined timing. The image signals S1, S2,..., Sn of a predetermined level written in the liquid crystal as an example of the electro-optical material via the pixel electrode 9a are connected to a counter electrode (described later) formed on a counter substrate (described later). For a fixed period of time. The liquid crystal modulates light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gray scale display. In the normally white mode, the transmittance for the incident light decreases according to the voltage applied in each pixel unit. In the normally black mode, the light enters according to the voltage applied in each pixel unit. Light transmittance is increased, and light having a contrast corresponding to an image signal is emitted from the electro-optical device as a whole. Here, in order to prevent the held image signal from leaking, a storage capacitor 70 is added in parallel with a liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode.

【0058】図2において、電気光学装置のTFTアレ
イ基板上には、マトリクス状に複数の透明な画素電極9
a(点線部9a’により輪郭が示されている)が設けら
れており、画素電極9aの縦横の境界に各々沿ってデー
タ線6a及び走査線3aが設けられている。
In FIG. 2, a plurality of transparent pixel electrodes 9 are arranged in a matrix on a TFT array substrate of an electro-optical device.
a (the outline is indicated by a dotted line portion 9a '), and the data line 6a and the scanning line 3a are provided along the vertical and horizontal boundaries of the pixel electrode 9a, respectively.

【0059】また、半導体層1aのうち図中右上がりの
細かい斜線領域で示したチャネル領域1a’に対向する
ように走査線3aが配置されており、走査線3aはゲー
ト電極として機能する。特に本実施形態では、走査線3
aは、当該ゲート電極となる部分において幅広に形成さ
れている。このように、走査線3aとデータ線6aとの
交差する個所には夫々、チャネル領域1a’に走査線3
aがゲート電極として対向配置された画素スイッチング
用のTFT30が設けられている。
A scanning line 3a is arranged so as to face a channel region 1a 'indicated by a finely hatched region in the semiconductor layer 1a, which rises to the right in the figure, and the scanning line 3a functions as a gate electrode. Particularly, in the present embodiment, the scanning line 3
“a” is formed to be wide in a portion to be the gate electrode. In this manner, at the intersections of the scanning lines 3a and the data lines 6a, the scanning lines 3a and
A pixel switching TFT 30 is provided in which a is opposed to each other as a gate electrode.

【0060】図2及び図3に示すように、容量線300
は、走査線3a上に形成されている。容量線300は、
平面的に見て走査線3aに沿ってストライプ状に延びる
本線部と、走査線3a及びデータ線6の交点における該
本線部からデータ線6aに沿って図2中上下に突出した
突出部とを含んでなる。容量線300は、例えば高融点
金属を含む金属シリサイド膜等からなる。但し、容量線
300は、導電性のポリシリコン膜等からなる第1膜と
高融点金属を含む金属シリサイド膜等からなる第2膜と
が積層された多層構造を持つように構成してもよい。容
量線300は、容量線本来の機能の他、蓄積容量70の
固定電位側容量電極としての機能を持ち、更に、TFT
30の上側において入射光からTFT30を遮光する上
側遮光膜としての機能を持つ。
As shown in FIG. 2 and FIG.
Are formed on the scanning lines 3a. The capacitance line 300 is
A main line portion extending in a stripe shape along the scanning line 3a when viewed in a plan view, and a protruding portion vertically protruding in FIG. 2 along the data line 6a from the main line portion at the intersection of the scanning line 3a and the data line 6 Comprising. The capacitance line 300 is made of, for example, a metal silicide film containing a high melting point metal. However, the capacitance line 300 may be configured to have a multilayer structure in which a first film made of a conductive polysilicon film or the like and a second film made of a metal silicide film containing a refractory metal are stacked. . The capacitance line 300 has a function as a fixed-potential-side capacitance electrode of the storage capacitor 70 in addition to the function of the capacitance line.
It has a function as an upper light-shielding film that shields the TFT 30 from incident light above the light 30.

【0061】他方、容量線300に対して、誘電体膜7
5を介して対向配置される中継層71は、蓄積容量70
の画素電位側容量電極としての機能を持ち、更に、画素
電極9aとTFT30の高濃度ドレイン領域1eとを中
継接続する中間導電層としての機能を持つ。
On the other hand, the dielectric film 7
The relay layer 71 that is disposed to face through the storage capacitor 5 includes a storage capacitor 70.
And has a function as an intermediate conductive layer that relay-connects the pixel electrode 9a and the high-concentration drain region 1e of the TFT 30.

【0062】このように本実施形態では、蓄積容量70
は、TFT30の高濃度ドレイン領域1e及び画素電極
9aに接続された画素電位側容量電極としての中継層7
1と、固定電位側容量電極としての容量線300の一部
とが、誘電体膜75を介して対向配置されることにより
構築されている。
As described above, in the present embodiment, the storage capacitor 70
Is a relay layer 7 serving as a pixel potential side capacitance electrode connected to the high concentration drain region 1e of the TFT 30 and the pixel electrode 9a.
1 and a part of the capacitance line 300 as the fixed potential side capacitance electrode are arranged to face each other with the dielectric film 75 interposed therebetween.

【0063】そして、図2中縦方向に夫々延びるデータ
線6aと図2中横方向に夫々延びる容量線300とが相
交差して形成されることにより、TFTアレイ基板10
上におけるTFT30の上側に、平面的に見て格子状の
上側遮光膜が構成されており、各画素の開口領域を規定
している。
The data lines 6a extending in the vertical direction in FIG. 2 and the capacitance lines 300 extending in the horizontal direction in FIG.
On the upper side of the upper TFT 30, a lattice-shaped upper light-shielding film is formed in a plan view, and defines an opening area of each pixel.

【0064】他方、TFTアレイ基板10上におけるT
FT30の下側には、下側遮光膜11aが格子状に設け
られている。
On the other hand, T on the TFT array substrate 10
Below the FT 30, a lower light-shielding film 11a is provided in a lattice shape.

【0065】これらの上側遮光膜の一例を構成する容量
線300及び下側遮光膜11aは夫々、例えば、Ti、
Cr、W、Ta、Mo、Pb等の高融点金属のうちの少
なくとも一つを含む、金属単体、合金、金属シリサイ
ド、ポリシリサイド、これらを積層したもの等からな
る。
The capacitance line 300 and the lower light-shielding film 11a which constitute one example of these upper light-shielding films are made of, for example, Ti,
It is made of a single metal, an alloy, a metal silicide, a polysilicide, or a laminate of any of these, including at least one of high melting point metals such as Cr, W, Ta, Mo, and Pb.

【0066】また図3において、容量電極としての中継
層71と容量線300との間に配置される誘電体膜75
は、例えば膜厚5〜200nm程度の比較的薄いHTO
膜、LTO膜等の酸化シリコン膜、あるいは窒化シリコ
ン膜等から構成される。蓄積容量70を増大させる観点
からは、膜の信頼性が十分に得られる限りにおいて、誘
電体膜75は薄い程良い。
In FIG. 3, a dielectric film 75 disposed between the relay layer 71 as a capacitor electrode and the capacitor line 300 is used.
Is a relatively thin HTO having a thickness of, for example, about 5 to 200 nm.
It is composed of a film, a silicon oxide film such as an LTO film, or a silicon nitride film. From the viewpoint of increasing the storage capacitance 70, the thinner the dielectric film 75 is, the better the reliability of the film can be obtained.

【0067】図2及び図3に示すように、画素電極9a
は、中継層71を中継することにより、コンタクトホー
ル83及び85を介して半導体層1aのうち高濃度ドレ
イン領域1eに電気的に接続されている。このように中
継層71を中継層として利用すれば、層間距離が例えば
2000nm程度に長くても、両者間を一つのコンタク
トホールで接続する技術的困難性を回避しつつ比較的小
径の二つ以上の直列なコンタクトホールで両者間を良好
に接続でき、画素開口率を高めること可能となり、コン
タクトホール開孔時におけるエッチングの突き抜け防止
にも役立つ。
As shown in FIGS. 2 and 3, the pixel electrode 9a
Is electrically connected to the high-concentration drain region 1e of the semiconductor layer 1a through the contact holes 83 and 85 by relaying the relay layer 71. If the relay layer 71 is used as a relay layer in this way, even if the interlayer distance is as long as about 2000 nm, for example, two or more of relatively small diameters can be avoided while avoiding the technical difficulty of connecting them with one contact hole. The contact holes can be satisfactorily connected by the series contact holes, and the pixel aperture ratio can be increased, which also helps to prevent penetration of the etching when the contact holes are opened.

【0068】他方、データ線6aは、コンタクトホール
81を介して、例えばポリシリコン膜からなる半導体層
1aのうち高濃度ソース領域1dに電気的に接続されて
いる。尚、データ線6aと高濃度ソース領域1aとを中
継層により中継接続することも可能である。
On the other hand, the data line 6a is electrically connected to the high-concentration source region 1d of the semiconductor layer 1a made of, for example, a polysilicon film via the contact hole 81. Incidentally, the data line 6a and the high-concentration source region 1a can be connected via a relay layer.

【0069】容量線300は、画素電極9aが配置され
た画像表示領域からその周囲に延設され、定電位源と電
気的に接続されて、固定電位とされる。係る定電位源と
しては、TFT30を駆動するための走査信号を走査線
3aに供給するための走査線駆動回路(後述する)や画
像信号をデータ線6aに供給するサンプリング回路を制
御するデータ線駆動回路(後述する)に供給される正電
源や負電源の定電位源でもよいし、対向基板20の対向
電極21に供給される定電位でも構わない。更に、下側
遮光膜11aについても、その電位変動がTFT30に
対して悪影響を及ぼすことを避けるために、容量線30
0と同様に、画像表示領域からその周囲に延設して定電
位源に接続するとよい。
The capacitance line 300 extends from the image display area where the pixel electrode 9a is arranged to the periphery thereof, is electrically connected to a constant potential source, and has a fixed potential. As such a constant potential source, a scanning line driving circuit (described later) for supplying a scanning signal for driving the TFT 30 to the scanning line 3a or a data line driving circuit for controlling a sampling circuit for supplying an image signal to the data line 6a. A constant potential source such as a positive power supply or a negative power supply supplied to a circuit (described later) or a constant potential supplied to the counter electrode 21 of the counter substrate 20 may be used. Further, in order to prevent the potential fluctuation of the lower light-shielding film 11a from adversely affecting the TFT 30, the capacitance line 30 is also used.
Similarly to 0, it is preferable to extend from the image display area to the periphery thereof and connect to a constant potential source.

【0070】図2及び図3において、電気光学装置は、
透明なTFTアレイ基板10と、これに対向配置される
透明な対向基板20とを備えている。TFTアレイ基板
10は、例えば石英基板、ガラス基板、シリコン基板か
らなり、対向基板20は、例えばガラス基板や石英基板
からなる。
In FIG. 2 and FIG. 3, the electro-optical device is
The device includes a transparent TFT array substrate 10 and a transparent opposing substrate 20 disposed opposite to the TFT array substrate 10. The TFT array substrate 10 is made of, for example, a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20 is made of, for example, a glass substrate or a quartz substrate.

【0071】TFTアレイ基板10には、図2では省略
されているが、図3に示すように、平面的に見て下側遮
光膜より一回り大きい格子状の溝10cvが掘られてい
る。走査線3a、データ線6a、TFT30等の配線や
素子等は、この溝10cv内に埋め込まれている。これ
により、配線、素子等が存在する領域と存在しない領域
との間における段差が緩和されており、最終的には段差
に起因した液晶の配向不良等の画像不良を低減できる。
Although not shown in FIG. 2, the TFT array substrate 10 has a grid-shaped groove 10cv larger than the lower light-shielding film in plan view, as shown in FIG. Wirings and elements such as the scanning lines 3a, the data lines 6a, and the TFTs 30 are buried in the grooves 10cv. As a result, the step between the region where the wiring, the element, and the like are present and the region where the wiring, the element, and the like are not present is reduced, and ultimately, image defects such as defective alignment of the liquid crystal due to the step can be reduced.

【0072】本実施形態では特に、溝10cvの底面に
は、チャネル領域1a’及びその隣接領域に対向する位
置に島状の凹部401が形成されている。このような凹
部401の構成及び作用効果については遮光機能と共に
図4から図6を参照して後に詳述する。
In this embodiment, in particular, an island-shaped concave portion 401 is formed on the bottom surface of the groove 10cv at a position facing the channel region 1a 'and its adjacent region. The configuration and the operation and effect of such a concave portion 401 will be described later in detail with reference to FIGS.

【0073】図3に示すように、TFTアレイ基板10
には、画素電極9aが設けられており、その上側には、
ラビング処理等の所定の配向処理が施された配向膜16
が設けられている。画素電極9aは例えば、ITO(In
dium Tin Oxide)膜などの透明導電性膜からなる。また
配向膜16は例えば、ポリイミド膜などの有機膜からな
る。
As shown in FIG. 3, the TFT array substrate 10
Is provided with a pixel electrode 9a, and above it,
Alignment film 16 that has been subjected to a predetermined alignment treatment such as a rubbing treatment
Is provided. The pixel electrode 9a is made of, for example, ITO (In
It is composed of a transparent conductive film such as a dium tin oxide film. The alignment film 16 is made of, for example, an organic film such as a polyimide film.

【0074】他方、対向基板20には、その全面に渡っ
て対向電極21が設けられており、その下側には、ラビ
ング処理等の所定の配向処理が施された配向膜22が設
けられている。対向電極21は例えば、ITO膜などの
透明導電性膜からなる。また配向膜22は、ポリイミド
膜などの有機膜からなる。
On the other hand, a counter electrode 21 is provided on the entire surface of the counter substrate 20, and an alignment film 22 on which a predetermined alignment process such as a rubbing process is performed is provided below the counter electrode 21. I have. The counter electrode 21 is made of, for example, a transparent conductive film such as an ITO film. The alignment film 22 is made of an organic film such as a polyimide film.

【0075】このように構成された、画素電極9aと対
向電極21とが対面するように配置されたTFTアレイ
基板10と対向基板20との間には、後述のシール材に
より囲まれた空間に電気光学物質の一例である液晶が封
入され、液晶層50が形成される。液晶層50は、画素
電極9aからの電界が印加されていない状態で配向膜1
6及び22により所定の配向状態をとる。液晶層50
は、例えば一種又は数種類のネマティック液晶を混合し
た液晶からなる。シール材は、TFTアレイ基板10及
び対向基板20をそれらの周辺で貼り合わせるための、
例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であ
り、両基板間の距離を所定値とするためのグラスファイ
バー或いはガラスビーズ等のギャップ材が混入されてい
る。
The space between the TFT array substrate 10 and the opposing substrate 20 having the pixel electrode 9a and the opposing electrode 21 arranged in such a manner as to face each other is provided in a space surrounded by a sealing material described later. Liquid crystal, which is an example of an electro-optical material, is sealed, and a liquid crystal layer 50 is formed. The liquid crystal layer 50 holds the alignment film 1 in a state where no electric field is applied from the pixel electrode 9a.
A predetermined orientation state is taken by 6 and 22. Liquid crystal layer 50
Is composed of, for example, a liquid crystal in which one or several kinds of nematic liquid crystals are mixed. The sealing material is used for bonding the TFT array substrate 10 and the opposing substrate 20 around them.
For example, it is an adhesive made of a photo-curing resin or a thermosetting resin, and a gap material such as glass fiber or glass beads for mixing the two substrates at a predetermined distance is mixed.

【0076】更に、画素スイッチング用TFT30の下
には、下地絶縁膜12が設けられている。下地絶縁膜1
2は、下側遮光膜11aからTFT30を層間絶縁する
機能の他、TFTアレイ基板10の全面に形成されるこ
とにより、TFTアレイ基板10の表面の研磨時におけ
る荒れや、洗浄後に残る汚れ等で画素スイッチング用T
FT30の特性の劣化を防止する機能を有する。
Further, under the pixel switching TFT 30, a base insulating film 12 is provided. Base insulating film 1
2 has a function of interlayer insulating the TFT 30 from the lower light-shielding film 11a, and is formed on the entire surface of the TFT array substrate 10 so that the surface of the TFT array substrate 10 can be roughened during polishing or stains remaining after cleaning. T for pixel switching
It has a function of preventing deterioration of the characteristics of the FT 30.

【0077】図3において、画素スイッチング用TFT
30は、LDD(Lightly Doped Drain)構造を有して
おり、走査線3a、当該走査線3aからの電界によりチ
ャネルが形成される半導体層1aのチャネル領域1
a’、走査線3aと半導体層1aとを絶縁するゲート絶
縁膜を含む絶縁膜2、半導体層1aの低濃度ソース領域
1b及び低濃度ドレイン領域1c、半導体層1aの高濃
度ソース領域1d並びに高濃度ドレイン領域1eを備え
ている。
In FIG. 3, the pixel switching TFT
Reference numeral 30 denotes an LDD (Lightly Doped Drain) structure, and includes a scanning line 3a and a channel region 1 of a semiconductor layer 1a in which a channel is formed by an electric field from the scanning line 3a.
a ', an insulating film 2 including a gate insulating film for insulating the scanning line 3a from the semiconductor layer 1a, a low-concentration source region 1b and a low-concentration drain region 1c of the semiconductor layer 1a, a high-concentration source region 1d of the semiconductor layer 1a, and a high-concentration source region. It has a concentration drain region 1e.

【0078】走査線3a上には、高濃度ソース領域1d
へ通じるコンタクトホール81及び高濃度ドレイン領域
1eへ通じるコンタクトホール83が各々開孔された第
1層間絶縁膜41が形成されている。
On the scanning line 3a, a high concentration source region 1d
A first interlayer insulating film 41 is formed in which a contact hole 81 leading to the contact hole 81 and a contact hole 83 leading to the high concentration drain region 1e are respectively opened.

【0079】第1層間絶縁膜41上には中継層71及び
容量線300が形成されており、これらの上には、コン
タクトホール81及びコンタクトホール85が各々開孔
された第2層間絶縁膜42が形成されている。
A relay layer 71 and a capacitor line 300 are formed on the first interlayer insulating film 41, and a second interlayer insulating film 42 having contact holes 81 and 85 formed thereon is formed thereon. Are formed.

【0080】第2層間絶縁膜42上にはデータ線6aが
形成されており、これらの上には、中継層71へ通じる
コンタクトホール85が形成された第3層間絶縁膜43
が形成されている。画素電極9aは、このように構成さ
れた第3層間絶縁膜43の上面に設けられている。
The data lines 6 a are formed on the second interlayer insulating film 42, and a third interlayer insulating film 43 having a contact hole 85 leading to the relay layer 71 is formed thereon.
Are formed. The pixel electrode 9a is provided on the upper surface of the third interlayer insulating film 43 configured as described above.

【0081】次に、図4から図6を参照して、本実施形
態における基板10に掘られた第1溝の一例たる溝10
cv及び第2溝の一例たる凹部401に係る構成及び遮
光機能について詳述する。ここに図4は、凹部401上
にある下地絶縁膜12及びこの上に配置された半導体層
1aを示す部分拡大斜視図である。図5は、溝10cv
及び凹部401が掘られた基板10の上面を示す部分拡
大斜視図である。また、図6は、上述した実施形態の基
本構成の中で、TFT30のチャネル領域1a’の上下
における上側遮光膜(容量線300及びデータ線6a)
及び下側遮光膜11aによる遮光の様子を2次元的に示
す図式的な擬似断面図である。尚、図6における実際の
各膜や凹部の形状や配置は、3次元的であり図6に示し
たものより複雑となるが、ここではチャネル領域1a’
付近における入射光及び戻り光に対する、遮光の関係を
図式的に示すこととする。また図6では、基板10上の
積層構造の中からチャネル領域1a’とその上下遮光膜
とを抽出して、これらと入射光及び戻り光との関係を示
すようにしている。
Next, referring to FIGS. 4 to 6, a groove 10 which is an example of a first groove dug in the substrate 10 in this embodiment will be described.
The configuration and the light blocking function of the concave portion 401 as an example of the cv and the second groove will be described in detail. FIG. 4 is a partially enlarged perspective view showing the base insulating film 12 on the concave portion 401 and the semiconductor layer 1a disposed thereon. FIG. 5 shows the groove 10cv.
FIG. 4 is a partially enlarged perspective view showing an upper surface of a substrate 10 in which a concave portion 401 is dug. FIG. 6 shows an upper light-shielding film (capacitance line 300 and data line 6a) above and below channel region 1a 'of TFT 30 in the basic configuration of the above-described embodiment.
FIG. 9 is a schematic pseudo-sectional view two-dimensionally showing a state of light shielding by a lower light-shielding film 11a. Although the actual shapes and arrangements of the respective films and concave portions in FIG. 6 are three-dimensional and more complicated than those shown in FIG. 6, here, the channel region 1a 'is used.
The relationship between the incident light and the return light in the vicinity of light shielding is schematically shown. In FIG. 6, the channel region 1a 'and its upper and lower light shielding films are extracted from the laminated structure on the substrate 10, and the relationship between these and the incident light and the return light is shown.

【0082】図4及び図5並びに前述した図2及び図3
に示すように、本実施形態では特に、各半導体層1aの
うち少なくともチャネル領域1a’に対向する領域にお
いて、基板10に島状の凹部401が掘られている。そ
して、このような凹部401は、走査線3a及びデータ
線6aに沿って格子状に掘られた溝10cv内に設けら
れており、且つ走査線3a及びデータ線6aの交点に位
置している。
FIGS. 4 and 5 and FIGS. 2 and 3 described above.
As shown in FIG. 5, in the present embodiment, an island-shaped concave portion 401 is dug in the substrate 10 at least in a region of each semiconductor layer 1a facing at least the channel region 1a '. Such a concave portion 401 is provided in a groove 10cv dug in a grid along the scanning line 3a and the data line 6a, and is located at the intersection of the scanning line 3a and the data line 6a.

【0083】本実施形態によれば、チャネル領域1a’
並びにこれに隣接する低濃度ソース領域1b及び低濃度
ドレイン領域1c(図3参照)は、上側から上側遮光膜
たる容量線300及びデータ線6aにより覆われている
ので、図6に示すように、基板10に垂直な方向からの
入射光L1s及び斜めの入射光L1iを含む入射光L1
に対する遮光は、上側遮光膜たる容量線300及びデー
タ線6aにより十分に高めることができる。他方、チャ
ネル領域1a’並びにこれに隣接する低濃度ソース領域
1b及び低濃度ドレイン領域1c(図3参照)は、下側
から下側遮光膜11aにより覆われているので、図6に
示すように、基板10の裏面反射光や、複数の電気光学
装置をライトバルブとして用いた複板式のプロジェクタ
における他の電気光学装置から出射され合成光学系を突
き抜けてくる光等の、戻り光L2のうち基板10に垂直
な戻り光L2に対する遮光は、下側遮光膜11aにより
十分に高めることができる。
According to the present embodiment, the channel region 1a '
In addition, since the low-concentration source region 1b and the low-concentration drain region 1c (see FIG. 3) adjacent thereto are covered from above by the capacitance line 300 and the data line 6a, which are upper light-shielding films, as shown in FIG. Incident light L1 including incident light L1s and oblique incident light L1i from a direction perpendicular to the substrate 10
Can be sufficiently enhanced by the capacitance line 300 and the data line 6a as the upper light-shielding film. On the other hand, the channel region 1a 'and the low-concentration source region 1b and the low-concentration drain region 1c adjacent to the channel region 1a (see FIG. 3) are covered by the lower light-shielding film 11a from below, as shown in FIG. Return light L2 such as reflected light from the back surface of the substrate 10 or light emitted from another electro-optical device in a multi-plate type projector using a plurality of electro-optical devices as light valves and penetrating through the combined optical system. The light blocking of the return light L2 perpendicular to 10 can be sufficiently enhanced by the lower light blocking film 11a.

【0084】ここで図6に示すように、入射光L1及び
戻り光L2Sは、基板10に対して斜め方向から入射す
る斜め光L1i及びL2iを夫々含んでいる。例えば、
入射角が垂直から10度〜15度位までずれる成分を1
0%程度含んでいる。
Here, as shown in FIG. 6, the incident light L1 and the return light L2S include oblique light L1i and L2i incident on the substrate 10 from an oblique direction, respectively. For example,
The component whose incident angle deviates from vertical to about 10 to 15 degrees is 1
It contains about 0%.

【0085】そこで、斜めの入射光L1iについては、
本実施形態では、上側遮光膜たる容量線300及びデー
タ線6aの幅を、下側遮光膜11aの幅より夫々一回り
広くすることにより、上側遮光膜の脇を抜ける斜めの入
射光L1iが、基板10上に形成された下側遮光膜11
aの上面で反射されて、チャネル領域1a’に至ること
を未然防止している。
Then, for the oblique incident light L1i,
In the present embodiment, by making the widths of the capacitance line 300 and the data line 6a, which are the upper light-shielding films, each slightly larger than the width of the lower light-shielding film 11a, the oblique incident light L1i passing through the upper light-shielding film becomes Lower light-shielding film 11 formed on substrate 10
The light is prevented from being reflected on the upper surface of a and reaching the channel region 1a '.

【0086】他方、斜めの戻り光L2iについては、本
実施形態では、下側遮光膜11aの下に凹部401を設
け且つその凹部401内に下側遮光膜11aを形成する
ことにより、チャネル領域1a’を下地絶縁膜12を介
して下側遮光膜401に包囲された空間内にある程度入
れるようにする。これにより、上側遮光膜より幅は狭く
ても、下側遮光膜11aにより、チャネル領域1aに到
達しようとする斜めの戻り光L2iに起因する斜めの内
面反射光L3(図6中、破線で示す)の発生を防止でき
る。特に本実施形態では、下側遮光膜11aは、凹部4
01の側壁上に形成されており、下側遮光膜11aの縁
部は、部分的に基板10上における凹部401の縁部に
一致するように構成されている(図6参照)。従って、
チャネル領域1a’における遮光を広範囲に渡って良好
に行なうことができると同時に、上方からの斜め光L1
iが、凹部401外にある下側遮光膜部分の上面で反射
して凹部401の上方空間に侵入する事態を有効に防止
できる。
On the other hand, with respect to the oblique return light L2i, in the present embodiment, the channel region 1a is formed by forming the concave portion 401 under the lower light shielding film 11a and forming the lower light shielding film 11a in the concave portion 401. 'Is inserted into the space surrounded by the lower light-shielding film 401 via the base insulating film 12 to some extent. Thereby, even if the width is smaller than the upper light-shielding film, the lower light-shielding film 11a causes the oblique inner reflected light L3 (shown by a broken line in FIG. 6) caused by the oblique return light L2i to reach the channel region 1a. ) Can be prevented. In particular, in the present embodiment, the lower light-shielding film 11a is
01, and the edge of the lower light-shielding film 11a is configured to partially coincide with the edge of the concave portion 401 on the substrate 10 (see FIG. 6). Therefore,
The light shielding in the channel region 1a 'can be favorably performed over a wide range, and at the same time, the oblique light L1
It is possible to effectively prevent a situation in which i is reflected on the upper surface of the lower light-shielding film portion outside the concave portion 401 and enters the space above the concave portion 401.

【0087】以上の如く、本実施形態によれば、入射光
L1及び戻り光L2に対して高い遮光性能が得られる。
As described above, according to the present embodiment, high light-shielding performance can be obtained with respect to the incident light L1 and the return light L2.

【0088】加えて、本実施形態によれば、溝10cv
内に、層間絶縁膜等を介してTFT30、走査線3a、
データ線6a、容量線300等が配置されているので、
これらの存在に応じた画素電極9aの下地面たる第3層
間絶縁膜43の表面における段差を緩和できる。特に、
これらが重なっており基板10上における積層体の厚み
が最も厚い領域に、凹部401が掘られているので、極
めて効率的に段差を低減できる。この結果、当該段差に
起因した液晶の配向不良を低減できる。
In addition, according to the present embodiment, the groove 10cv
Inside, the TFT 30, the scanning line 3a,
Since the data line 6a, the capacitance line 300, and the like are arranged,
Steps on the surface of the third interlayer insulating film 43 serving as the lower ground of the pixel electrode 9a according to the existence thereof can be reduced. In particular,
Since these are overlapped and the concave portion 401 is dug in a region on the substrate 10 where the thickness of the laminate is the largest, the step can be reduced extremely efficiently. As a result, defective alignment of the liquid crystal due to the step can be reduced.

【0089】以上の観点から、凹部401の深さは、例
えば、数百から数千nm程度とされる。係る凹部401
は、基板10上に溝10cvをエッチングで形成した後
に、更にエッチングで形成できるので、製造プロセスは
単純で済む。そして、上側遮光膜の形成領域及び光源光
の種類などに応じて、凹部401の側壁上に形成された
下側遮光膜11aに到達する斜め光L2iがチャネル領
域1a’から外れた方向に反射するように、凹部401
の側壁に例えば45度から80度程度のテーパをつける
とよい。
From the above viewpoint, the depth of the concave portion 401 is, for example, about several hundred to several thousand nm. Such recess 401
Can be formed by etching after the grooves 10cv are formed on the substrate 10 by etching, so that the manufacturing process can be simplified. The oblique light L2i reaching the lower light-shielding film 11a formed on the side wall of the concave portion 401 is reflected in a direction deviating from the channel region 1a 'according to the formation region of the upper light-shielding film, the type of light from the light source, and the like. As shown in the recess 401
Is preferably tapered, for example, from about 45 degrees to about 80 degrees.

【0090】以上説明した実施形態では、図3に示した
ように多数の導電層を積層することにより、画素電極9
aの下地面(即ち、第3層間絶縁膜43の表面)におけ
るデータ線6aや走査線3aに沿った領域に段差が生じ
るのを、TFTアレイ基板10に溝10cv及び凹部4
01を掘ることで緩和しているが、これに加えて、下地
絶縁膜12、第1層間絶縁膜41、第2層間絶縁膜4
2、第3層間絶縁膜43に溝を掘って、データ線6a等
の配線やTFT30等を埋め込むことにより平坦化処理
を行ってもよいし、第3層間絶縁膜43や第2層間絶縁
膜42の上面の段差をCMP(Chemical Mechanical Po
lishing)処理等で研磨することにより、或いは有機S
OG(Spin On Glass)を用いて平らに形成することによ
り、当該平坦化処理を行ってもよい。
In the embodiment described above, a large number of conductive layers are stacked as shown in FIG.
The occurrence of a step in the region along the data line 6a and the scanning line 3a on the lower ground (ie, the surface of the third interlayer insulating film 43) indicates that the groove 10cv and the recess 4 are formed in the TFT array substrate 10.
In addition, the base insulating film 12, the first interlayer insulating film 41, and the second interlayer insulating film 4
Second, a flattening process may be performed by digging a groove in the third interlayer insulating film 43 and burying the wiring such as the data line 6a or the TFT 30 or the like, or the third interlayer insulating film 43 or the second interlayer insulating film 42. The step on the upper surface of the
lishing) process, or by polishing organic S
The flattening process may be performed by forming a flat surface using OG (Spin On Glass).

【0091】更に以上説明した実施形態では、画素スイ
ッチング用TFT30は、好ましくは図3に示したよう
にLDD構造を持つが、低濃度ソース領域1b及び低濃
度ドレイン領域1cに不純物の打ち込みを行わないオフ
セット構造を持ってよいし、走査線3aの一部からなる
ゲート電極をマスクとして高濃度で不純物を打ち込み、
自己整合的に高濃度ソース及びドレイン領域を形成する
セルフアライン型のTFTであってもよい。また本実施
形態では、画素スイッチング用TFT30のゲート電極
を高濃度ソース領域1d及び高濃度ドレイン領域1e間
に1個のみ配置したシングルゲート構造としたが、これ
らの間に2個以上のゲート電極を配置してもよい。この
ようにデュアルゲート或いはトリプルゲート以上でTF
Tを構成すれば、チャネルとソース及びドレイン領域と
の接合部のリーク電流を防止でき、オフ時の電流を低減
することができる。
In the embodiment described above, the pixel switching TFT 30 preferably has the LDD structure as shown in FIG. 3, but does not implant impurities into the low-concentration source region 1b and the low-concentration drain region 1c. An impurity may be implanted at a high concentration using an offset structure, or using a gate electrode composed of a part of the scanning line 3a as a mask.
A self-aligned TFT that forms high-concentration source and drain regions in a self-aligned manner may be used. In the present embodiment, the gate switching TFT 30 has a single gate structure in which only one gate electrode is disposed between the high-concentration source region 1d and the high-concentration drain region 1e, but two or more gate electrodes are provided between them. It may be arranged. In this way, the TF is more than dual gate or triple gate.
When T is formed, a leak current at a junction between the channel and the source / drain region can be prevented, and a current at the time of off can be reduced.

【0092】(第2実施形態)次に、本発明の第2実施
形態の電気光学装置について図7から図11を参照して
説明する。ここに、図7は、第2実施形態における、デ
ータ線、走査線、画素電極等が形成されたTFTアレイ
基板の相隣接する複数の画素群の平面図である。図8
は、図7のB−B’断面図である。尚、図8において
は、各層や各部材を図面上で認識可能な程度の大きさと
するため、各層や各部材毎に縮尺を異ならしめてある。
また、図9は、第2実施形態における凹部上にある下地
絶縁膜及びこの上に配置された半導体層を示す部分拡大
斜視図である。図10は、溝及び凹部が掘られた基板の
上面を示す部分拡大斜視図である。また、図11は、第
2実施形態の基本構成の中で、TFTのチャネル領域の
上下における上側遮光膜及び下側遮光膜による遮光の様
子を2次元的に示す図式的な擬似断面図である。図11
における実際の各膜や凹部の形状や配置は、3次元的で
あり図11に示したものより複雑となるが、ここではチ
ャネル領域付近における入射光及び戻り光に対する、遮
光の関係を図式的に示すこととする。また図11では、
基板上の積層構造の中からチャネル領域とその上下遮光
膜とを抽出して、これらと入射光及び戻り光との関係を
示すようにしている。尚、第2実施形態に係る図7から
図11では、第1実施形態に係る図2から図6と同様の
構成要素には同様の参照符号を付し、それらの説明は省
略する。
(Second Embodiment) Next, an electro-optical device according to a second embodiment of the present invention will be described with reference to FIGS. Here, FIG. 7 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed in the second embodiment. FIG.
FIG. 8 is a sectional view taken along the line BB ′ of FIG. 7. In FIG. 8, the scale of each layer and each member is different for each layer and each member in order to make the size recognizable in the drawing.
FIG. 9 is a partially enlarged perspective view showing a base insulating film on a concave portion and a semiconductor layer disposed on the base insulating film in the second embodiment. FIG. 10 is a partially enlarged perspective view showing the upper surface of a substrate in which a groove and a concave portion are dug. FIG. 11 is a schematic pseudo cross-sectional view two-dimensionally showing the state of light shielding by the upper light shielding film and the lower light shielding film above and below the channel region of the TFT in the basic configuration of the second embodiment. . FIG.
Although the actual shapes and arrangements of the films and the concave portions are three-dimensional and more complicated than those shown in FIG. It will be shown. In FIG. 11,
The channel region and its upper and lower light-shielding films are extracted from the laminated structure on the substrate, and the relationship between these and incident light and return light is shown. 7 to 11 according to the second embodiment, the same components as those in FIGS. 2 to 6 according to the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.

【0093】図7から図10に示すように、第2実施形
態では、第1実施形態における島状の凹部402に代え
て、走査線3aに沿ったストライプ状であり且つ走査線
3aが幅広とされたゲート電極部分に応じて幅広とされ
ている凹部402が、溝10cv内に掘られている点が
異なる。その他の構成は第1実施形態の場合と同様であ
る。
As shown in FIGS. 7 to 10, in the second embodiment, instead of the island-shaped concave portion 402 in the first embodiment, a stripe shape along the scanning line 3a and a wide scanning line 3a are used. The difference is that the concave portion 402 which is widened according to the formed gate electrode portion is dug in the groove 10cv. Other configurations are the same as those of the first embodiment.

【0094】従って第2実施形態によれば、走査線3a
は、例えばポリシリコン膜等の導光膜からなっていて
も、走査線3aのいずれかの個所に斜め光が入射し、走
査線3aで導光されてチャネル領域1a’にまで至って
しまう事態を、図11に示したように、凹部402内に
形成された下側遮光膜11aにより走査線3aを下方か
ら包囲することで効果的に防止している。しかも、この
ように走査線3aを包囲することで遮光性能を高めるこ
とは、下側遮光膜11aの幅を広げないことに繋がるた
め、各画素の開口率の向上に役立つ。
Therefore, according to the second embodiment, the scanning lines 3a
The problem is that oblique light is incident on any part of the scanning line 3a and is guided by the scanning line 3a to reach the channel region 1a 'even if it is made of a light guide film such as a polysilicon film. As shown in FIG. 11, the scanning line 3a is effectively prevented by surrounding the scanning line 3a from below with the lower light shielding film 11a formed in the concave portion 402. In addition, increasing the light-shielding performance by surrounding the scanning lines 3a in this way leads to not increasing the width of the lower light-shielding film 11a, which helps to improve the aperture ratio of each pixel.

【0095】(変形形態)以上説明した実施形態には各
種の変形形態が考えられる。
(Modifications) Various modifications are conceivable in the embodiment described above.

【0096】一の変形形態としては、走査線3aに対向
する領域に掘られる溝10cv或いは凹部401又は4
02を相対的に浅くすることにより、走査線3aに沿っ
たストライプ状の凸部を画素電極9aの下地面である第
3層間絶縁膜43の表面に形成してもよい。これによ
り、走査線3a毎に画素電極9aの印加電圧の極性を反
転して駆動する走査線反転駆動方式を採用する場合に、
データ線方向に相隣接する画素電極9a間に生じる横電
界の悪影響を、上記凸部で画素電極9aの縁を盛り上げ
ることで該横電界が生じる領域における縦電界を強める
ことにより、低減できる。
As a modification, a groove 10cv or a concave portion 401 or 4 formed in a region facing the scanning line 3a is used.
By making the 02 relatively shallow, a stripe-shaped convex portion along the scanning line 3a may be formed on the surface of the third interlayer insulating film 43 that is the ground below the pixel electrode 9a. Accordingly, in a case where the scanning line inversion driving method in which the polarity of the voltage applied to the pixel electrode 9a is inverted for each scanning line 3a and the driving is performed,
The adverse effect of the horizontal electric field generated between the pixel electrodes 9a adjacent to each other in the data line direction can be reduced by raising the edge of the pixel electrode 9a with the above-mentioned protrusions to strengthen the vertical electric field in a region where the horizontal electric field is generated.

【0097】同様に、データ線6aに対向する領域に掘
られる溝10cv或いは凹部401又は402を相対的
に浅くすることにより、データ線6aに沿ったストライ
プ状の凸部を画素電極9aの下地面である第3層間絶縁
膜43の表面に形成してもよい。これにより、データ線
6a毎に画素電極9aの印加電圧の極性を反転して駆動
するデータ線反転駆動方式を採用する場合に、走査線方
向に相隣接する画素電極9a間に生じる横電界の悪影響
を、上記凸部で画素電極9aの縁を盛り上げることで該
横電界が生じる領域における縦電界を強めることによ
り、低減できる。
Similarly, by making the groove 10cv or the concave portion 401 or 402 dug in the region opposed to the data line 6a relatively shallow, the stripe-shaped convex portion along the data line 6a is grounded below the pixel electrode 9a. May be formed on the surface of the third interlayer insulating film 43. Thus, when a data line inversion driving method in which the polarity of the voltage applied to the pixel electrode 9a is inverted for each data line 6a is employed, the adverse effect of the lateral electric field generated between the pixel electrodes 9a adjacent in the scanning line direction. Can be reduced by raising the edge of the pixel electrode 9a with the above-mentioned convex portion to strengthen the vertical electric field in a region where the horizontal electric field is generated.

【0098】他の変形形態としては、溝10cv内に凹
部401又は402を掘る、即ち溝を2段階に掘るだけ
でなく、凹部401又は402内に更なる凹部を掘るこ
と、即ち溝を3段階に掘ることも可能であり、より一般
には、溝をn(n:2以上の自然数)段階掘ることも可
能であり、基板10に対する複数回のエッチングによっ
て画素電極9aの下地面たる第3層間絶縁膜43の表面
に所望のパターンを形成することも可能である。
Another variation is to not only dig the recess 401 or 402 in the groove 10cv, ie, dig the groove in two steps, but also dig a further recess in the recess 401 or 402, ie, dig the groove in three steps. More generally, it is also possible to dig a groove in n (n: a natural number of 2 or more) steps, and the third interlayer insulation which is the lower ground of the pixel electrode 9a by etching the substrate 10 a plurality of times. It is also possible to form a desired pattern on the surface of the film 43.

【0099】他の変形形態としては、上側遮光膜たる容
量線300及びデータ線6aに代えて、対向基板20上
に、少なくともチャネル領域1a’を上方から覆う他の
遮光膜を設けてもよい。或いは、上側遮光膜たる容量線
300及びデータ線6aに加えて、対向基板20上に、
少なくともチャネル領域1a’を上方から覆う他の遮光
膜を設けてもよい。後者の場合には、対向基板20上の
遮光膜については、若干幅を狭くして、両基板の貼り合
わせずれによる各画素の開口領域が小さくなるのを避け
るのが好ましい。このような対向基板20上の遮光膜
は、液晶層50、TFT30等の温度上昇を防ぐために
効果的である。
As another modification, another light-shielding film that covers at least the channel region 1a 'from above may be provided on the counter substrate 20 in place of the capacitance line 300 and the data line 6a as the upper light-shielding film. Alternatively, in addition to the capacitance line 300 and the data line 6a serving as the upper light-shielding film,
Another light-shielding film that covers at least the channel region 1a 'from above may be provided. In the latter case, it is preferable that the width of the light-shielding film on the opposing substrate 20 is slightly narrowed so as to prevent the opening area of each pixel from becoming small due to misalignment between the two substrates. Such a light-shielding film on the counter substrate 20 is effective for preventing a temperature rise of the liquid crystal layer 50, the TFT 30, and the like.

【0100】(電気光学装置の全体構成)以上のように
構成された各実施形態における電気光学装置の全体構成
を図12及び図13を参照して説明する。尚、図12
は、TFTアレイ基板10をその上に形成された各構成
要素と共に対向基板20の側から見た平面図であり、図
13は、図12のH−H’断面図である。
(Overall Configuration of Electro-Optical Device) The overall configuration of the electro-optical device in each embodiment configured as described above will be described with reference to FIG. 12 and FIG. FIG.
FIG. 13 is a plan view of the TFT array substrate 10 together with the components formed thereon as viewed from the counter substrate 20, and FIG. 13 is a cross-sectional view taken along the line HH ′ of FIG.

【0101】図12において、TFTアレイ基板10の
上には、シール材52がその縁に沿って設けられてお
り、その内側に並行して、画像表示領域10aの周辺を
規定する額縁としての遮光膜53が設けられている。シ
ール材52の外側の領域には、データ線6aに画像信号
を所定タイミングで供給することによりデータ線6aを
駆動するデータ線駆動回路101及び外部回路接続端子
102がTFTアレイ基板10の一辺に沿って設けられ
ており、走査線3aに走査信号を所定タイミングで供給
することにより走査線3aを駆動する走査線駆動回路1
04が、この一辺に隣接する2辺に沿って設けられてい
る。走査線3aに供給される走査信号遅延が問題になら
ないのならば、走査線駆動回路104は片側だけでも良
いことは言うまでもない。また、データ線駆動回路10
1を画像表示領域10aの辺に沿って両側に配列しても
よい。更にTFTアレイ基板10の残る一辺には、画像
表示領域10aの両側に設けられた走査線駆動回路10
4間をつなぐための複数の配線105が設けられてい
る。また、対向基板20のコーナー部の少なくとも1箇
所においては、TFTアレイ基板10と対向基板20と
の間で電気的に導通をとるための導通材106が設けら
れている。そして、図13に示すように、図12に示し
たシール材52とほぼ同じ輪郭を持つ対向基板20が当
該シール材52によりTFTアレイ基板10に固着され
ている。
Referring to FIG. 12, a sealing material 52 is provided on the TFT array substrate 10 along the edge thereof. A film 53 is provided. In a region outside the sealing material 52, a data line driving circuit 101 for driving the data line 6a by supplying an image signal to the data line 6a at a predetermined timing and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10. A scanning line driving circuit 1 for driving a scanning line 3a by supplying a scanning signal to the scanning line 3a at a predetermined timing.
04 are provided along two sides adjacent to this one side. If the delay of the scanning signal supplied to the scanning line 3a does not matter, it goes without saying that the scanning line driving circuit 104 may be provided on only one side. In addition, the data line driving circuit 10
1 may be arranged on both sides along the side of the image display area 10a. Further, on one remaining side of the TFT array substrate 10, the scanning line driving circuits 10 provided on both sides of the image display area 10a are provided.
A plurality of wirings 105 are provided to connect the four wirings. In at least one of the corners of the counter substrate 20, a conductive material 106 for electrically connecting the TFT array substrate 10 and the counter substrate 20 is provided. Then, as shown in FIG. 13, the opposite substrate 20 having substantially the same contour as the sealing material 52 shown in FIG. 12 is fixed to the TFT array substrate 10 by the sealing material 52.

【0102】尚、TFTアレイ基板10上には、これら
のデータ線駆動回路101、走査線駆動回路104等に
加えて、複数のデータ線6aに画像信号を所定のタイミ
ングで印加するサンプリング回路、複数のデータ線6a
に所定電圧レベルのプリチャージ信号を画像信号に先行
して各々供給するプリチャージ回路、製造途中や出荷時
の当該電気光学装置の品質、欠陥等を検査するための検
査回路等を形成してもよい。
Note that, on the TFT array substrate 10, in addition to the data line driving circuit 101, the scanning line driving circuit 104, etc., a sampling circuit for applying an image signal to a plurality of data lines 6a at a predetermined timing, a plurality of Data line 6a
A precharge circuit for supplying a precharge signal of a predetermined voltage level prior to the image signal, an inspection circuit for inspecting the quality, defects, and the like of the electro-optical device during manufacturing or shipping. Good.

【0103】以上図1から図13を参照して説明した実
施形態では、データ線駆動回路101及び走査線駆動回
路104をTFTアレイ基板10の上に設ける代わり
に、例えばTAB(Tape Automated bonding)基板上に
実装された駆動用LSIに、TFTアレイ基板10の周
辺部に設けられた異方性導電フィルムを介して電気的及
び機械的に接続するようにしてもよい。また、対向基板
20の投射光が入射する側及びTFTアレイ基板10の
出射光が出射する側には各々、例えば、TN(Twisted
Nematic)モード、VA(Vertically Aligned)モー
ド、PDLC(Polymer Dispersed Liquid Crystal)モー
ド等の動作モードや、ノーマリーホワイトモード/ノー
マリーブラックモードの別に応じて、偏光フィルム、位
相差フィルム、偏光板などが所定の方向で配置される。
In the embodiment described above with reference to FIGS. 1 to 13, instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, a TAB (Tape Automated bonding) substrate The driving LSI mounted thereon may be electrically and mechanically connected via an anisotropic conductive film provided on the periphery of the TFT array substrate 10. For example, TN (Twisted) is provided on each of the side of the opposite substrate 20 where the projection light is incident and the side where the emission light of the TFT array substrate 10 is emitted.
Nematic) mode, VA (Vertically Aligned) mode, PDLC (Polymer Dispersed Liquid Crystal) mode and other operation modes, and normally white mode / normally black mode. They are arranged in a predetermined direction.

【0104】以上説明した実施形態における電気光学装
置は、プロジェクタに適用されるため、3枚の電気光学
装置がRGB用のライトバルブとして各々用いられ、各
ライトバルブには各々RGB色分解用のダイクロイック
ミラーを介して分解された各色の光が投射光として各々
入射されることになる。従って、各実施形態では、対向
基板20に、カラーフィルタは設けられていない。しか
しながら、画素電極9aに対向する所定領域にRGBの
カラーフィルタをその保護膜と共に、対向基板20上に
形成してもよい。このようにすれば、プロジェクタ以外
の直視型や反射型のカラー電気光学装置について、各実
施形態における電気光学装置を適用できる。また、対向
基板20上に1画素1個対応するようにマイクロレンズ
を形成してもよい。あるいは、TFTアレイ基板10上
のRGBに対向する画素電極9a下にカラーレジスト等
でカラーフィルタ層を形成することも可能である。この
ようにすれば、入射光の集光効率を向上することで、明
るい電気光学装置が実現できる。更にまた、対向基板2
0上に、何層もの屈折率の相違する干渉層を堆積するこ
とで、光の干渉を利用して、RGB色を作り出すダイク
ロイックフィルタを形成してもよい。このダイクロイッ
クフィルタ付き対向基板によれば、より明るいカラー電
気光学装置が実現できる。
Since the electro-optical device according to the above-described embodiment is applied to a projector, three electro-optical devices are used as light valves for RGB, and each light valve has a dichroic for RGB color separation. The light of each color decomposed via the mirror is respectively incident as projection light. Therefore, in each embodiment, the opposing substrate 20 is not provided with a color filter. However, an RGB color filter may be formed on the opposing substrate 20 in a predetermined area facing the pixel electrode 9a together with its protective film. In this way, the electro-optical device in each embodiment can be applied to a direct-view or reflective color electro-optical device other than the projector. Further, a micro lens may be formed on the counter substrate 20 so as to correspond to one pixel. Alternatively, it is also possible to form a color filter layer with a color resist or the like under the pixel electrode 9a facing the RGB on the TFT array substrate 10. With this configuration, a bright electro-optical device can be realized by improving the efficiency of collecting incident light. Furthermore, the counter substrate 2
A dichroic filter that creates RGB colors using light interference may be formed by depositing many interference layers having different refractive indices on the zero. According to the counter substrate with the dichroic filter, a brighter color electro-optical device can be realized.

【0105】(電子機器の実施形態)次に、以上詳細に
説明した液晶装置をライトバルブとして用いた電子機器
の一例たる投射型カラー表示装置の実施形態について図
14及び図15を参照して説明する。
(Embodiment of Electronic Apparatus) Next, an embodiment of a projection type color display device as an example of an electronic apparatus using the liquid crystal device described above in detail as a light valve will be described with reference to FIGS. 14 and 15. I do.

【0106】先ず、本実施形態の投射型カラー表示装置
の回路構成について図14のブロック図を参照して説明
する。尚、図14は、投射型カラー表示装置における3
枚のライトバルブのうちの1枚に係る回路構成を示した
ものである。これら3枚のライトバルブは、基本的にど
れも同じ構成を持つので、ここでは1枚の回路構成に係
る部分について説明を加えるものである。但し厳密に
は、3枚のライトバルブでは、入力信号が夫々異なり
(即ち、R用、G用、B用の信号で夫々駆動され)、更
にG用のライトバルブに係る回路構成では、R用及びB
用の場合と比べて、画像を反転して表示するように画像
信号の順番を各フィールド又はフレーム内で逆転させる
か又は水平或いは垂直走査方向を逆転させる点も異な
る。
First, the circuit configuration of the projection type color display device of the present embodiment will be described with reference to the block diagram of FIG. FIG. 14 is a view showing a 3rd embodiment of the projection type color display device.
2 shows a circuit configuration of one of the light valves. Since all three light valves have basically the same configuration, only the portion related to the configuration of one circuit will be described here. However, strictly speaking, the input signals of the three light valves are different from each other (that is, each of them is driven by the signals for R, G, and B). And B
The difference is that the order of the image signals is reversed in each field or frame or the horizontal or vertical scanning direction is reversed so that the image is displayed in an inverted manner as compared with the case of using the image signal.

【0107】図14において、投射型カラー表示装置
は、表示情報出力源1000、表示情報処理回路100
2、駆動回路1004、液晶装置100、クロック発生
回路1008並びに電源回路1010を備えて構成され
ている。表示情報出力源1000は、ROM(Read Onl
y Memory)、RAM(Random Access Memory)、光ディ
スク装置などのメモリ、画像信号を同調して出力する同
調回路等を含み、クロック発生回路1008からのクロ
ック信号に基づいて、所定フォーマットの画像信号など
の表示情報を表示情報処理回路1002に出力する。表
示情報処理回路1002は、増幅・極性反転回路、相展
開回路、ローテーション回路、ガンマ補正回路、クラン
プ回路等の周知の各種処理回路を含んで構成されてお
り、クロック信号に基づいて入力された表示情報からデ
ジタル信号を順次生成し、クロック信号CLKと共に駆動
回路1004に出力する。駆動回路1004は、液晶装
置100を駆動する。電源回路1010は、上述の各回
路に所定電源を供給する。尚、液晶装置100を構成す
るTFTアレイ基板の上に、駆動回路1004を搭載し
てもよく、これに加えて表示情報処理回路1002を搭
載してもよい。
In FIG. 14, the projection type color display device includes a display information output source 1000, a display information processing circuit 100,
2, a driving circuit 1004, a liquid crystal device 100, a clock generation circuit 1008, and a power supply circuit 1010. The display information output source 1000 is a ROM (Read Onl
y), a memory such as a random access memory (RAM), an optical disk device, etc., a tuning circuit for tuning and outputting an image signal, and the like. Based on a clock signal from the clock generation circuit 1008, an image signal of a predetermined format is output. The display information is output to the display information processing circuit 1002. The display information processing circuit 1002 includes various known processing circuits such as an amplification / polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit. Digital signals are sequentially generated from the information and output to the driving circuit 1004 together with the clock signal CLK. The drive circuit 1004 drives the liquid crystal device 100. The power supply circuit 1010 supplies a predetermined power to each of the above-described circuits. Note that the drive circuit 1004 may be mounted on the TFT array substrate included in the liquid crystal device 100, and in addition, the display information processing circuit 1002 may be mounted.

【0108】次に図15を参照して、本実施形態の投射
型カラー表示装置の全体構成、特に光学的な構成につい
て説明する。ここに図15は、投射型カラー表示装置の
図式的断面図である。
Next, with reference to FIG. 15, an overall configuration, particularly an optical configuration, of the projection type color display device of the present embodiment will be described. FIG. 15 is a schematic sectional view of the projection type color display device.

【0109】図15において、本実施形態における投射
型カラー表示装置の一例たる液晶プロジェクタ1100
は、上述した駆動回路1004がTFTアレイ基板上に
搭載された液晶装置100を含む液晶モジュールを3個
用意し、夫々RGB用のライトバルブ100R、100
G及び100Bとして用いたプロジェクタとして構成さ
れている。液晶プロジェクタ1100では、メタルハラ
イドランプ等の白色光源のランプユニット1102から
投射光が発せられると、3枚のミラー1106及び2枚
のダイクロイックミラー1108によって、RGBの3
原色に対応する光成分R、G、Bに分けられ、各色に対
応するライトバルブ100R、100G及び100Bに
夫々導かれる。この際特にB光は、長い光路による光損
失を防ぐために、入射レンズ1122、リレーレンズ1
123及び出射レンズ1124からなるリレーレンズ系
1121を介して導かれる。そして、ライトバルブ10
0R、100G及び100Bにより夫々変調された3原
色に対応する光成分は、ダイクロイックプリズム111
2により再度合成された後、投射レンズ1114を介し
てスクリーン1120にカラー画像として投射される。
Referring to FIG. 15, a liquid crystal projector 1100 as an example of the projection type color display device according to the present embodiment.
Prepares three liquid crystal modules each including the liquid crystal device 100 in which the above-described drive circuit 1004 is mounted on a TFT array substrate, and respectively controls the RGB light valves 100R and 100R.
It is configured as a projector used as G and 100B. In the liquid crystal projector 1100, when the projection light is emitted from a lamp unit 1102 of a white light source such as a metal halide lamp, three mirrors 1106 and two dichroic mirrors 1108 are used to convert RGB light into three.
Light components R, G, and B corresponding to the primary colors are divided, and guided to light valves 100R, 100G, and 100B corresponding to the respective colors. At this time, in particular, the B light is used to prevent light loss due to a long optical path.
The light is guided through a relay lens system 1121 including a lens 123 and an output lens 1124. And the light valve 10
The light components corresponding to the three primary colors modulated by 0R, 100G, and 100B, respectively, are output to the dichroic prism 111.
After recombining the images, the image is projected as a color image on the screen 1120 via the projection lens 1114.

【0110】本発明は、上述した実施形態に限られるも
のではなく、請求の範囲及び明細書全体から読み取れる
発明の要旨或いは思想に反しない範囲で適宜変更可能で
あり、そのような変更を伴なう電気光学装置及び電子機
器もまた本発明の技術的範囲に含まれるものである。
The present invention is not limited to the above-described embodiments, but can be appropriately modified without departing from the spirit or spirit of the invention which can be read from the claims and the entire specification. Such electro-optical devices and electronic equipment are also included in the technical scope of the present invention.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態の電気光学装置における
画像表示領域を構成するマトリクス状の複数の画素に設
けられた各種素子、配線等の等価回路である。
FIG. 1 is an equivalent circuit of various elements, wires, and the like provided in a plurality of pixels in a matrix forming an image display area in an electro-optical device according to a first embodiment of the present invention.

【図2】第1実施形態の電気光学装置におけるデータ
線、走査線、画素電極等が形成されたTFTアレイ基板
の相隣接する複数の画素群の平面図である。
FIG. 2 is a plan view of a plurality of adjacent pixel groups of a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed in the electro-optical device according to the first embodiment.

【図3】図2のA−A’断面図である。FIG. 3 is a sectional view taken along line A-A 'of FIG.

【図4】第1実施形態における凹部上にある下地絶縁膜
及びこの上に配置された半導体層を示す部分拡大斜視図
である。
FIG. 4 is a partially enlarged perspective view showing a base insulating film on a concave portion and a semiconductor layer disposed on the base insulating film in the first embodiment.

【図5】第1実施形態における溝及び凹部が形成された
基板の上面を示す部分拡大斜視図である。
FIG. 5 is a partially enlarged perspective view showing an upper surface of the substrate on which grooves and recesses are formed in the first embodiment.

【図6】第1実施形態における、上下遮光膜及び基板の
凹部を2次元的に示す図式的な擬似断面図である。
FIG. 6 is a schematic pseudo sectional view two-dimensionally showing upper and lower light shielding films and a concave portion of a substrate in the first embodiment.

【図7】第2実施形態の電気光学装置におけるデータ
線、走査線、画素電極等が形成されたTFTアレイ基板
の相隣接する複数の画素群の平面図である。
FIG. 7 is a plan view of a plurality of adjacent pixel groups of a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed in the electro-optical device according to the second embodiment.

【図8】図7のB−B’断面図である。FIG. 8 is a sectional view taken along line B-B 'of FIG.

【図9】第2実施形態における凹部上にある下地絶縁膜
及びこの上に配置された半導体層を示す部分拡大斜視図
である。
FIG. 9 is a partially enlarged perspective view showing a base insulating film on a concave portion and a semiconductor layer disposed on the base insulating film in the second embodiment.

【図10】第2実施形態における溝及び凹部が形成され
た基板の上面を示す部分拡大斜視図である。
FIG. 10 is a partially enlarged perspective view showing an upper surface of a substrate in which a groove and a concave portion are formed in the second embodiment.

【図11】第2実施形態における、上下遮光膜及び基板
の凹部を2次元的に示す図式的な擬似断面図である。
FIG. 11 is a schematic pseudo-cross-sectional view two-dimensionally showing upper and lower light shielding films and a concave portion of a substrate in the second embodiment.

【図12】実施形態の電気光学装置におけるTFTアレ
イ基板をその上に形成された各構成要素と共に対向基板
の側から見た平面図である。
FIG. 12 is a plan view of the TFT array substrate in the electro-optical device according to the embodiment together with the components formed thereon as viewed from the counter substrate side.

【図13】図12のH−H’断面図である。13 is a sectional view taken along the line H-H 'of FIG.

【図14】本発明の電子機器の実施形態である投射型カ
ラー表示装置におけるライトバルブに係る回路構成を示
したブロック図である。
FIG. 14 is a block diagram showing a circuit configuration relating to a light valve in a projection type color display device which is an embodiment of the electronic apparatus of the present invention.

【図15】本発明の電子機器の実施形態である投射型カ
ラー表示装置の一例たるカラー液晶プロジェクタを示す
図式的断面図である。
FIG. 15 is a schematic sectional view showing a color liquid crystal projector as an example of a projection type color display device which is an embodiment of the electronic apparatus of the invention.

【符号の説明】[Explanation of symbols]

1a…半導体層 1a’…チャネル領域 1b…低濃度ソース領域 1c…低濃度ドレイン領域 1d…高濃度ソース領域 1e…高濃度ドレイン領域 2…絶縁膜 3a…走査線 6a…データ線 9a…画素電極 10…TFTアレイ基板 10cv…溝 11a…下側遮光膜 12…下地絶縁膜 16…配向膜 20…対向基板 21…対向電極 22…配向膜 30…TFT 50…液晶層 70…蓄積容量 71…中継層 75…誘電体膜 81、83、85…コンタクトホール 300…容量線 401、402…凹部 1a ... semiconductor layer 1a '... channel region 1b ... low concentration source region 1c ... low concentration drain region 1d ... high concentration source region 1e ... high concentration drain region 2 ... insulating film 3a ... scanning line 6a ... data line 9a ... pixel electrode 10 ... TFT array substrate 10cv Groove 11a Lower light shielding film 12 Base insulating film 16 Alignment film 20 Counter substrate 21 Counter electrode 22 Alignment film 30 TFT 50 Liquid crystal layer 70 Storage capacitor 71 Relay layer 75 ... dielectric films 81, 83, 85 ... contact holes 300 ... capacitance lines 401, 402 ... recesses

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09F 9/30 330 G09F 9/30 330Z 338 338 349 349C H01L 29/786 H01L 29/78 612D 21/336 619B 626C Fターム(参考) 2H088 EA12 HA08 HA14 HA28 MA20 2H091 FA34Y FA41Z GA13 LA30 MA07 2H092 GA29 JA24 JA37 JA46 JB22 JB31 JB51 KA04 NA01 PA13 RA05 5C094 AA01 AA16 BA03 BA43 CA19 DA14 EA04 EA05 EA07 ED15 5F110 AA21 BB02 CC02 DD02 DD03 DD05 DD21 EE03 GG02 GG13 HM14 HM15 NN02 NN03 NN27 NN42 NN44 NN45 NN46 NN72 NN73 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09F 9/30 330 G09F 9/30 330Z 338 338 349 349C H01L 29/786 H01L 29/78 612D 21/336 619B 626C F term (reference) 2H088 EA12 HA08 HA14 HA28 MA20 2H091 FA34Y FA41Z GA13 LA30 MA07 2H092 GA29 JA24 JA37 JA46 JB22 JB31 JB51 KA04 NA01 PA13 RA05 5C094 AA01 AA16 BA03 BA43 CA19 DA14 EA04 EA05 DD03 DD03 GG02 GG13 HM14 HM15 NN02 NN03 NN27 NN42 NN44 NN45 NN46 NN72 NN73

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 基板上に、 画素電極と、 該画素電極に接続された薄膜トランジスタと、 該薄膜トランジスタに接続された配線と、 前記薄膜トランジスタの上側に配置されており前記薄膜
トランジスタの少なくともチャネル領域を上側から覆う
上側遮光膜と、 前記薄膜トランジスタの下側に配置されており前記薄膜
トランジスタの少なくとも前記チャネル領域を下側から
覆う下側遮光膜とを備えており、 前記基板には、前記配線及び前記薄膜トランジスタに対
向する領域に第1溝が掘られており、 前記基板には更に、前記第1溝内における前記チャネル
領域に対向する領域に第2溝が掘られており、 前記下側遮光膜は、前記第2溝内に形成されていること
を特徴とする電気光学装置。
1. A pixel electrode, a thin film transistor connected to the pixel electrode, a wiring connected to the thin film transistor, a wiring connected to the thin film transistor, and at least a channel region of the thin film transistor disposed on the substrate from above. An upper light-shielding film that covers the thin-film transistor, and a lower light-shielding film that is disposed below the thin-film transistor and covers at least the channel region of the thin-film transistor from below. A first groove is dug in a region to be formed, and a second groove is dug in a region of the substrate facing the channel region in the first groove. An electro-optical device formed in two grooves.
【請求項2】 前記第2溝の側壁には、テーパが付けら
れていることを特徴とする請求項1に記載の電気光学装
置。
2. The electro-optical device according to claim 1, wherein a side wall of the second groove is tapered.
【請求項3】 前記下側遮光膜は、少なくとも前記第2
溝の底面及び側壁上に形成されており、 前記下側遮光膜の縁部は、少なくとも部分的に前記基板
上における前記第2溝の縁部に一致することを特徴とす
る請求項2に記載の電気光学装置。
3. The light-shielding film according to claim 2, wherein
3. The lower light-shielding film is formed on a bottom surface and a side wall of the groove, and an edge of the lower light-shielding film at least partially coincides with an edge of the second groove on the substrate. 4. Electro-optical device.
【請求項4】 前記下側遮光膜の平面形状は、前記上側
遮光膜の平面形状より一回り小さいことを特徴とする請
求項1から3のいずれか一項に記載の電気光学装置。
4. The electro-optical device according to claim 1, wherein the planar shape of the lower light-shielding film is slightly smaller than the planar shape of the upper light-shielding film.
【請求項5】 前記配線は、導光膜からなる一の配線と
遮光膜からなる他の配線とを含み、 前記第2溝は、前記チャネル領域に対向する領域に加え
て前記一の配線に対向する領域にも掘られていることを
特徴とする請求項1から4のいずれか一項に記載の電気
光学装置。
5. The wiring includes one wiring made of a light guide film and another wiring made of a light shielding film, and the second groove is formed on the one wiring in addition to a region facing the channel region. The electro-optical device according to any one of claims 1 to 4, wherein the electro-optical device is also dug in an opposing area.
【請求項6】 前記配線は、前記薄膜トランジスタのゲ
ート電極を含むと共に該ゲート電極の部分で幅広に形成
された走査線を含み、 前記第2溝は、前記チャネル領域に対向する領域に加え
て前記走査線に対向する領域にも掘られていることを特
徴とする請求項1から5のいずれか一項に記載の電気光
学装置。
6. The wiring includes a gate electrode of the thin film transistor, and includes a scanning line formed wide at a portion of the gate electrode, and the second groove includes a gate electrode in addition to a region facing the channel region. The electro-optical device according to any one of claims 1 to 5, wherein the electro-optical device is also dug in a region facing the scanning line.
【請求項7】 前記第2溝は、前記チャネル領域に加え
て、前記半導体層における前記チャネル領域に隣接する
領域に対向する領域にも掘られていることを特徴とする
請求項1から6のいずれか一項に記載の電気光学装置。
7. The semiconductor device according to claim 1, wherein the second groove is dug in a region facing the region adjacent to the channel region in the semiconductor layer in addition to the channel region. The electro-optical device according to claim 1.
【請求項8】 前記下側遮光膜は、高融点金属を含む膜
からなることを特徴とする請求項1から7のいずれか一
項に記載の電気光学装置。
8. The electro-optical device according to claim 1, wherein the lower light-shielding film is formed of a film containing a high melting point metal.
【請求項9】 前記画素電極に接続された蓄積容量を更
に備えており、 前記上側遮光膜は、少なくとも部分的に前記蓄積容量を
構成する容量線或いは容量電極からなることを特徴とす
る請求項1から8のいずれか一項に記載の電気光学装
置。
9. The storage device according to claim 1, further comprising a storage capacitor connected to the pixel electrode, wherein the upper light-shielding film is at least partially formed of a capacitor line or a capacitor electrode constituting the storage capacitor. 9. The electro-optical device according to any one of 1 to 8.
【請求項10】 前記基板に対して電気光学物質を介し
て対向配置された対向基板を更に備えており、前記上側
遮光膜に代えて又は加えて、前記対向基板上に、少なく
とも前記チャネル領域を上方から覆う他の遮光膜を備え
ることを特徴とする請求項1から9のいずれか一項に記
載の電気光学装置。
10. The semiconductor device according to claim 1, further comprising a counter substrate disposed to face the substrate via an electro-optical material, wherein at least the channel region is formed on the counter substrate instead of or in addition to the upper light-shielding film. The electro-optical device according to any one of claims 1 to 9, further comprising another light-shielding film that covers from above.
【請求項11】 一対の第1及び第2基板間に電気光学
物質が挟持されてなり、 前記第1基板上に、画素電極と、該画素電極に接続され
た薄膜トランジスタと、該薄膜トランジスタに接続され
ており第1方向に延びる第1配線と、前記薄膜トランジ
スタに接続されており前記第1方向に交差する第2方向
に延びる第2配線とを備えており、 前記基板には、前記第1配線及び前記第2配線のうち少
なくとも一方に対向する領域に第1溝が掘られており、 前記基板には更に、前記第1溝内における前記第1配線
及び前記第2配線が交差する領域に島状の第2溝が掘ら
れていることを特徴とする電気光学装置。
11. An electro-optical material is sandwiched between a pair of first and second substrates, and a pixel electrode, a thin film transistor connected to the pixel electrode, and a thin film transistor connected to the thin film transistor on the first substrate. A first wiring extending in a first direction, and a second wiring connected to the thin film transistor and extending in a second direction intersecting with the first direction. A first groove is dug in a region facing at least one of the second wirings, and the substrate further has an island shape in a region where the first wiring and the second wiring intersect in the first groove. An electro-optical device, wherein the second groove is dug.
【請求項12】 前記第2溝は、前記第1配線及び前記
第2配線が交差する領域に加えて前記第1配線又は前記
第2配線に対向する領域にも掘られていることを特徴と
する請求項11に記載の電気光学装置。
12. The semiconductor device according to claim 1, wherein the second groove is dug not only in a region where the first wiring and the second wiring intersect but also in a region facing the first wiring or the second wiring. The electro-optical device according to claim 11, wherein
【請求項13】 前記薄膜トランジスタのチャネル領域
は、前記第1配線及び前記第2配線が交差する領域に位
置することを特徴とする請求項11又は12に記載の電
気光学装置。
13. The electro-optical device according to claim 11, wherein a channel region of the thin film transistor is located in a region where the first wiring and the second wiring intersect.
【請求項14】 前記画素電極に接続された蓄積容量を
更に備えており、前記第1配線又は前記第2配線は、前
記蓄積容量を構成する容量線を含むことを特徴とする請
求項11から13のいずれか一項に記載の電気光学装
置。
14. The storage device according to claim 11, further comprising a storage capacitor connected to the pixel electrode, wherein the first wiring or the second wiring includes a capacitance line constituting the storage capacitor. 14. The electro-optical device according to any one of items 13 to 13.
【請求項15】 基板上に、 画素電極と、 該画素電極に接続されると共に前記画素電極の下方に積
層された薄膜トランジスタと、 該薄膜トランジスタに接続されると共に前記画素電極の
下方に積層された配線とを備えており、 前記薄膜トランジスタ及び前記配線は相互に部分的に重
なるように積層形成されており、 前記基板には、前記画素電極の下地面が平坦化されるよ
うに、前記薄膜トランジスタと前記配線とが重なる領域
では両者の膜厚に応じた深さの溝、及び前記配線の形成
領域内で前記配線と前記薄膜トランジスタとが重ならな
い領域では前記配線の膜厚に応じた深さの溝を含む多数
段の溝が掘られていることを特徴とする電気光学装置。
15. A pixel electrode, a thin film transistor connected to the pixel electrode and stacked below the pixel electrode, and a wiring connected to the thin film transistor and stacked below the pixel electrode on the substrate. Wherein the thin film transistor and the wiring are stacked and formed so as to partially overlap each other, and the thin film transistor and the wiring are formed on the substrate so that the ground under the pixel electrode is planarized. Include a groove having a depth corresponding to the film thickness of the two in a region where the wiring overlaps, and a groove having a depth corresponding to the film thickness of the wiring in a region where the wiring and the thin film transistor do not overlap in the wiring formation region. An electro-optical device, wherein a multi-step groove is dug.
【請求項16】 基板上に、 画素電極と、 該画素電極に接続されると共に前記画素電極の下方に積
層された薄膜トランジスタと、 該薄膜トランジスタに接続されると共に前記画素電極の
下方に積層された配線とを備えており、 前記薄膜トランジスタ及び前記配線は相互に部分的に重
なるように積層形成されており、 前記基板には、前記画素電極の下地面が所定の平面パタ
ーンを持つ凸部を有するように、前記薄膜トランジスタ
の膜厚及び平面レイアウト並びに前記配線の膜厚及び平
面レイアウトに応じて多数段の溝が掘られていることを
特徴とする電気光学装置。
16. A pixel electrode on a substrate, a thin film transistor connected to the pixel electrode and stacked below the pixel electrode, and a wiring connected to the thin film transistor and stacked below the pixel electrode. Wherein the thin film transistor and the wiring are stacked and formed so as to partially overlap with each other, and the substrate has a convex portion having a predetermined plane pattern on a lower ground surface of the pixel electrode. An electro-optical device, wherein a plurality of grooves are dug in accordance with the thickness and planar layout of the thin film transistor and the thickness and planar layout of the wiring.
【請求項17】 前記基板に対して電気光学物質を介し
て対向配置された対向基板と、 前記対向基板上に形成されており前記画素電極に対向す
る対向電極とを更に備えており、 前記画素電極として、第1の周期で反転駆動されるため
の第1の画素電極群及び該第1の周期と相補の第2の周
期で反転駆動されるための第2の画素電極群を含む平面
配列された複数の画素電極を備えており、 前記凸部は、平面的に見て相隣接する画素電極の間隙と
なる領域のうち異なる画素電極群に含まれる相隣接する
画素電極相互間に位置する領域部分に形成されているこ
とを特徴とする請求項16に記載の電気光学装置。
17. The pixel according to claim 17, further comprising: a counter substrate disposed to face the substrate via an electro-optical material; and a counter electrode formed on the counter substrate and facing the pixel electrode. A planar array including, as electrodes, a first pixel electrode group for inversion driving at a first cycle and a second pixel electrode group for inversion driving at a second cycle complementary to the first cycle. A plurality of pixel electrodes, wherein the protrusions are located between adjacent pixel electrodes included in different pixel electrode groups in a region serving as a gap between the adjacent pixel electrodes in plan view. The electro-optical device according to claim 16, wherein the electro-optical device is formed in a region.
【請求項18】 請求項1から17のいずれか一項に記
載の電気光学装置からなるライトバルブと、 該ライトバルブに投射光を照射する光源と、 前記ライトバルブから出射される投射光を投射する光学
系とを備えたことを特徴とする電子機器。
18. A light valve comprising the electro-optical device according to claim 1, a light source for irradiating the light valve with projection light, and projecting projection light emitted from the light valve. An electronic apparatus comprising:
JP2001037509A 2001-02-14 2001-02-14 Electro-optical device and projection display device Expired - Fee Related JP3982183B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001037509A JP3982183B2 (en) 2001-02-14 2001-02-14 Electro-optical device and projection display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001037509A JP3982183B2 (en) 2001-02-14 2001-02-14 Electro-optical device and projection display device

Publications (3)

Publication Number Publication Date
JP2002244154A true JP2002244154A (en) 2002-08-28
JP2002244154A5 JP2002244154A5 (en) 2005-03-03
JP3982183B2 JP3982183B2 (en) 2007-09-26

Family

ID=18900625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001037509A Expired - Fee Related JP3982183B2 (en) 2001-02-14 2001-02-14 Electro-optical device and projection display device

Country Status (1)

Country Link
JP (1) JP3982183B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004303646A (en) * 2003-03-31 2004-10-28 Seiko Epson Corp Manufacturing method for electrooptical device and electrooptical device, as well as electronic apparatus
US7122836B2 (en) 2002-10-31 2006-10-17 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2006309223A (en) * 2005-04-26 2006-11-09 Lg Electronics Inc Electroluminescence display device
JP2007187964A (en) * 2006-01-16 2007-07-26 Seiko Epson Corp Electro-optical device, electronic apparatus, and projector
JP2007212499A (en) * 2006-02-07 2007-08-23 Seiko Epson Corp Liquid crystal device and projector
JP2008122648A (en) * 2006-11-13 2008-05-29 Seiko Epson Corp Electro-optical device, method for manufacturing electro-optical device, and electronic equipment
JP7505184B2 (en) 2019-12-16 2024-06-25 セイコーエプソン株式会社 Electro-optical device and electronic device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7122836B2 (en) 2002-10-31 2006-10-17 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2004303646A (en) * 2003-03-31 2004-10-28 Seiko Epson Corp Manufacturing method for electrooptical device and electrooptical device, as well as electronic apparatus
JP2006309223A (en) * 2005-04-26 2006-11-09 Lg Electronics Inc Electroluminescence display device
JP2007187964A (en) * 2006-01-16 2007-07-26 Seiko Epson Corp Electro-optical device, electronic apparatus, and projector
US7924356B2 (en) 2006-01-16 2011-04-12 Seiko Epson Corporation Electrooptical device, electronic apparatus, and projector
JP4702067B2 (en) * 2006-01-16 2011-06-15 セイコーエプソン株式会社 ELECTRO-OPTICAL DEVICE, ELECTRONIC DEVICE, AND PROJECTOR
JP2007212499A (en) * 2006-02-07 2007-08-23 Seiko Epson Corp Liquid crystal device and projector
US8031300B2 (en) 2006-02-07 2011-10-04 Seiko Epson Corporation Liquid crystal device and projector
JP2008122648A (en) * 2006-11-13 2008-05-29 Seiko Epson Corp Electro-optical device, method for manufacturing electro-optical device, and electronic equipment
JP7505184B2 (en) 2019-12-16 2024-06-25 セイコーエプソン株式会社 Electro-optical device and electronic device

Also Published As

Publication number Publication date
JP3982183B2 (en) 2007-09-26

Similar Documents

Publication Publication Date Title
KR100626910B1 (en) Electro-optical device and electronic equipment
US7502079B2 (en) Electro-optical device and electronic apparatus
JP2002108248A (en) Electro-optical device, substrate therefor, and projection type display device
KR100614737B1 (en) Electrooptical device and electronic apparatus
JP3661669B2 (en) Active matrix substrate, electro-optical device, electronic equipment
JP3763728B2 (en) Electro-optical device and projector
TW200424978A (en) Electro-optical device and electronic machine
JP3743291B2 (en) Electro-optical device and projector
JP2002149089A (en) Optoelectronic device and projection type display
JP3849434B2 (en) Electro-optical device and projection display device
JP2002122889A (en) Electrooptical device and projection type display device
JP3982183B2 (en) Electro-optical device and projection display device
JP2007179077A (en) Electro-optical device and projector
JP3873814B2 (en) Electro-optical device and electronic apparatus
JP3888011B2 (en) Electro-optical device and electronic apparatus
JP3736330B2 (en) Electro-optic device
JP2003337553A (en) Electro-optical device and electronic equipment
JP2002107763A (en) Electrooptical device, substrate for this device, and projection display device
JP2002341380A (en) Electrooptical device and electronic equipment equipped with the same
JP3800940B2 (en) Active matrix substrate and electro-optical device and electronic apparatus using the same
JP2004126557A (en) Electro-optic apparatus and electronic appliance
JP2001075123A (en) Electrooptical device, its manufacture and electronic equipment
JP2002107745A (en) Electrooptical device
JP3729071B2 (en) Electro-optical device and projector
JP2002072925A (en) Electro-optic device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040330

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070427

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees