JP3888011B2 - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP3888011B2
JP3888011B2 JP32558299A JP32558299A JP3888011B2 JP 3888011 B2 JP3888011 B2 JP 3888011B2 JP 32558299 A JP32558299 A JP 32558299A JP 32558299 A JP32558299 A JP 32558299A JP 3888011 B2 JP3888011 B2 JP 3888011B2
Authority
JP
Japan
Prior art keywords
conductive layer
electro
pixel electrode
thin film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32558299A
Other languages
Japanese (ja)
Other versions
JP2001142089A (en
JP2001142089A5 (en
Inventor
正夫 村出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP32558299A priority Critical patent/JP3888011B2/en
Publication of JP2001142089A publication Critical patent/JP2001142089A/en
Publication of JP2001142089A5 publication Critical patent/JP2001142089A5/ja
Application granted granted Critical
Publication of JP3888011B2 publication Critical patent/JP3888011B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶装置等の電気光学装置の技術分野に属し、特に走査線に沿った画素行毎に駆動電圧極性を周期的に反転させる１Ｈ反転駆動方式を採用する薄膜トランジスタ（Thin Film Transistor:以下適宜、ＴＦＴと称す）によるアクティブマトリクス駆動型の液晶装置等の電気光学装置の技術分野に属する。
【０００２】
【背景技術】
一般に液晶装置等の電気光学装置は、一対の基板間に液晶等の電気光学物質が挟持されており、この電気光学物質の配向状態は、電気光学物質の性質及び基板の電気光学物質側の面上に形成された配向膜により規定されている。従って、配向膜下にある画素電極の表面或いは画素電極の下地面となる層間絶縁膜の表面に段差があると配向膜の表面に段差が生じ、この段差の度合いに応じて電気光学物質には配向不良（ディスクリネーション）が生じる。このように配向不良が生じると、この部分では、電気光学物質を良好に駆動することが困難となり、電気光学装置の光抜け等によりコントラスト比が低下してしまう。しかるに、ＴＦＴアクティブマトリクス駆動型の電気光学装置の場合には、ＴＦＴアレイ基板上に、走査線、データ線、容量線等の各種配線や画素電極をスイッチング制御するためのＴＦＴなどが各所に形成されているため、何らかの平坦化処理を施さなければ、これらの配線や素子の存在に応じて配向膜の表面には必然的に段差が生じてしまう。
【０００３】
そこで従来は、このような段差が生じている基板上領域を、相隣接する画素電極間の間隙に対応させると共に、対向基板又はＴＦＴアレイ基板に設けた遮光膜により、このように段差が生じている領域を覆い隠すことで、この段差により配向不良を生じる電気光学物質部分については見えないように又は表示光に寄与しないようにしている。或いは従来は、このような各種配線やＴＦＴの存在に起因する段差自体を生じさせないように、画素電極下の層間絶縁膜を例えば有機ＳＯＧ（Spin On Glass）膜等の平坦化膜から構成して、画素電極の下地面を平坦にする技術も開発されている。
【０００４】
他方、一般にこの種の電気光学装置では、直流電圧印加による電気光学物質の劣化防止、表示画像におけるクロストークやフリッカの防止などのために、各画素電極に印加される電圧極性を所定規則で反転させる反転駆動方式が採用されている。このうち一のフレーム又はフィールドの画像信号に対応する表示を行う間は、走査線に沿った奇数行に配列された画素電極を対向電極の電位を基準として正極性の電位で駆動すると共に走査線に沿った偶数行に配列された画素電極を対向電極の電位を基準として負極性の電位で駆動し、これに続く次のフレーム又はフィールドの画像信号に対応する表示を行う間は、逆に偶数行に配列された画素電極を正極性の電位で駆動すると共に奇数行に配列された画素電極を負極性の電位で駆動する１Ｈ反転駆動方式が、制御が比較的容易であり高品位の画像表示を可能ならしめる反転駆動方式として用いられている。
【０００５】
【発明が解決しようとする課題】
しかしながら、前述した段差を遮光膜により覆い隠す技術によれば、段差のある領域の広さに応じて画素の開口領域が狭くなってしまうため、限られた画像表示領域内において、画素の開口率を高めて、より明るい画像表示を行うという当該電気光学装置の技術分野における基本的な要請を満たすことは困難である。特に、高精細な画像表示を行うための微細ピッチな画素の高開口率化に伴って単位面積当たりの配線数やＴＦＴ数が増加するが、これらの配線やＴＦＴの微細化に一定の限度があることに起因して、画像表示領域内において段差の有る領域が占める割合が相対的に高くなるため、この問題は電気光学装置の高精細化が進む程深刻化してしまう。
【０００６】
他方、前述した画素電極下の層間絶縁膜を平坦化する技術によれば、ＴＦＴアレイ基板上において相隣接する画素電極が同一極性の場合には、特に問題は生じないが、前述した１Ｈ反転駆動方式のように、データ線に沿った列方向に相隣接する画素電極に印加される電圧が逆極性にある場合には、平坦化により画素電極と対向電極との間隔が、配線やＴＦＴの上方に位置する画素電極の縁付近において、平坦化しない場合よりも広くなるため、相隣接する画素電極間に生じる横電界（即ち、基板面に平行な電界或いは基板面に平行な成分を含む斜めの電界）が相対的に増加してしまうという問題点が生じる。相対向する画素電極と対向電極との間の縦電界（即ち、基板面に垂直な方向の電界）の印加が想定されている電気光学物質に対して、このような横電界が印加されると、電気光学物質の配向不良が生じ、この部分における光抜け等が発生してコントラスト比が低下してしまうという問題が生じる。特に、微細ピッチな画素の高開口率化により相隣接する画素電極間の距離が縮まるのに伴って、このような横電界は大きくなるため、これらの問題は電気光学装置の高精細化が進む程深刻化してしまう。
【０００７】
更に、このような微細ピッチな画素の高開口率化により、データ線や走査線の線幅自体も好ましくは狭められることとなるが、(i)基板上の積層構造中でデータ線形成用の導電膜として、より低抵抗のＡｌ（アルミニウム）膜等を割り当てる必要があること、(ii)走査線は、このようなデータ線と交わる個所を持つこと、(iii)走査線は、薄膜トランジスタのゲート電極としても使用されることなどを理由に、走査線は導電性のポリシリコン膜から一般に形成されている。従って、このように微細ピッチな画素の高開口率化に伴い走査線幅が狭められたり、高精細化に伴い駆動周波数が高められたりすると、走査線における抵抗或いは時定数の大きさが問題となってくる。即ち、この種の電気光学装置では、導電性のポリシリコン膜から走査線を形成するため、微細ピッチな画素の高開口率化や高精細化に対処できずに、走査線の配線抵抗によりコントラスト比の低下、クロストークやゴーストの発生等の表示画像の画質劣化が、微細ピッチな画素の高開口率化に伴って顕在化してくるという問題点もある。
【０００８】
本発明は上述した問題点に鑑みなされたものであり、画素電極の縁付近で発生する横電界による電気光学物質の配向不良を低減すると同時に走査線の低抵抗化を図り、画素の開口率が高く且つ高コントラストで明るい高品位の画像表示が可能となる液晶装置等の電気光学装置を提供することを課題とする。
【０００９】
本発明の電気光学装置は、一対の第１及び第２基板間に電気光学物質が挟持されてなり、 前記第１基板上に、複数の画素電極と、相交差する複数のデータ線及び複数の走査線と、該データ線及び該走査線の交差に対応して配置された複数の薄膜トランジスタと、前記走査線に層間絶縁膜を介して重ねられ且つ前記走査線に沿って前記画素電極毎に分断して夫々形成されていると共に前記走査線に沿って離間した少なくとも２つのコンタクトホールを介して前記走査線に夫々接続されている複数の第１導電層と、前記走査線に沿って前記走査線よりも前記画素電極の内側に設けられた容量線とを備え、前記走査線が延長される方向に沿って隣接する二つの前記第１導電層の間隙領域に、前記薄膜トランジスタのチャネル領域が配置され、前記少なくとも２つのコンタクトホールは、前記第１導電層における前記走査線に沿った方向の一端部に設けられたものと他端部に設けられたものとを含むことにより、隣接する二つの前記第１導電層の各々に対応する前記コンタクトホールが、前記チャネル領域の両側に配置され、前記第２基板上に、前記画素電極に対向する対向電極とを備え、前記画素電極の下地面は、前記データ線に対向する領域と前記容量線のうちの前記画素電極側の一部に対向する領域が平坦化処理されてなり、前記第１導電層及び前記走査線に対向する領域並びに前記容量線のうちの前記走査線側の一部に対向する領域において凸状に盛り上げられていることを特徴とする。
【００１０】
本発明の電気光学装置によれば、その動作時に、データ線及び走査線を介して画像信号及び走査信号が薄膜トランジスタに夫々供給されて、各画素電極が駆動される。即ち本発明の電気光学装置は、ＴＦＴアクティブマトリクス駆動方式の電気光学装置である。ここで特に、本発明の電気光学装置は以下に説明するように、前述した画素電極の行毎に駆動電圧極性が反転させる１Ｈ反転駆動方式による駆動時に、横電界の発生を低減し、電気光学物質の動作不良を低減するように構成されている。
【００１１】
即ち、本発明の電気光学装置によれば、第１導電層は夫々、走査線に層間絶縁膜を介して重ねられ（即ち、走査線上又は走査線下に層間絶縁膜を介して対向配置され）且つ走査線に沿って画素電極毎に分断して形成されており、第１導電層に対向する領域において、画素電極の下地面は、第１導電層の存在に応じて凸状に盛り上げられている。従って、１Ｈ反転駆動方式で駆動を行った場合に横電界が発生する、走査線に沿った方向の画素電極の行間の間隙領域では、画素電極の下地面が凸状に盛り上げられることにより、基板間ギャップが狭められる。このため、基板間ギャップに概ね反比例する画素電極の行間の間隙領域における画素電極の縁部分と対向電極との間で生じる縦電界が相対的に強められる。逆に、基板間ギャップの大小と、この画素電極の行間の間隙領域を介して相隣接する画素電極の縁部分相互間で生じる横電界とは、殆ど関係が無く、基板間ギャップがこの画素電極の行間の間隙領域で狭められても、横電界が強められることはない。これらの結果、１Ｈ反転駆動時に横電界が発生する画素電極の行間の間隙領域において、横電界による悪影響を縦電界を局所的に強めることで解消し得る。
【００１２】
更に本発明の電気光学装置によれば、第１導電層は夫々、走査線に沿って画素電極毎に分断して形成されている。ここで、各第１導電層は、走査線に沿って離間した少なくとも２つのコンタクトホールを介して走査線に接続されているので、当該各第１導電層を、走査線の冗長配線として機能させることが可能となる。これにより、特に微細ピッチな画素の高開口率化に伴い走査線幅を狭めつつも走査線の低抵抗化を図ることが可能となり、コントラスト比の向上を図ると共にクロストークやゴーストの発生を低減でき、高駆動周波数にも対応可能となる。
【００１３】
加えて、第１導電層は、画素電極毎に分断されているので、画素電極の列間の間隙領域にデータ線を形成すれば、該データ線と第１導電層とは、重なることはない。このため、画素電極の列間の間隙領域で、画素電極の下地が第１導電層の存在により厚くなる事態を回避でき、第１導電層の存在によりデータ線付近における平坦化に支障を来たすことはない。更に、この画素電極の列間の間隙領域内で、第１導電層と、データ線や薄膜トランジスタを構成する他の導電層とが、抵触する事態（例えば、この間隙領域内で第１導電層と同一膜からなり走査線の冗長配線とは別の機能を持つ他の導電層に、第１導電層が交差したり、薄膜トランジスタを構成する他の導電層の電位に、第１導電層が容量カップリング等により悪影響を及ぼしたりする事態）も回避できる。
【００１４】
以上の結果、本発明の電気光学装置によれば、横電界による電気光学物質の配向不良と段差による電気光学物質の配向不良を総合的に低減することが可能となり、電気光学物質の配向不良個所を隠すための遮光膜も小さくできるので、光抜け等の画像不良を起こさずに各画素の開口率を高めることができ、同時に走査線の低抵抗化が図られており、最終的にコントラスト比が高く且つ明るく高精細で高品位の画像表示が可能となる。
【００１５】
本発明の電気光学装置の一の態様では、前記第１基板上に、前記第１導電層と同一膜からなり前記薄膜トランジスタ及び前記画素電極間に夫々積層されていると共に前記薄膜トランジスタと前記画素電極とを夫々中継接続する複数の第２導電層を更に備える。
【００１６】
この態様によれば、前述の如く横電界の発生領域で縦電界を強める機能及び走査線を低抵抗化する機能を有する第１導電層と、薄膜トランジスタ及び画素電極間を中継接続する機能を有する第２導電層とは、同一膜からなる。このため、複数機能を有する両者を同一工程により同時に形成可能であるので、製造プロセス上大変有利である。また、このように第２導電層を用いれば、薄膜トランジスタ及び画素電極間の層間距離が長い場合にも、両者を高信頼性で比較的容易に且つ比較的小径のコンタクトホールを介して接続可能となる。このような第１導電層及び第２導電層は、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等からなる。
【００１７】
或いは本発明の電気光学装置の他の態様では、前記第１導電層は、前記データ線を形成する導電層と同一膜からなる。
【００１８】
この態様によれば、前述の如く横電界の発生領域で縦電界を強める機能及び走査線を低抵抗化する機能を有する第１導電層と、データ線を形成する導電層とは、同一膜からなる。このため、複数機能を有する両者を同一工程により同時に形成可能であるので、製造プロセス上大変有利である。このような第１導電層及びデータ線を形成する導電層としては、例えばＡｌ等の金属からなる。尚、第１導電層は、画素電極の行間の間隙領域に画素電極毎に分断されているので、画素電極の列間の間隙領域にデータ線を配置すれば、該データ線と第１導電層とが重なることはない。
【００１９】
或いは本発明の電気光学装置の他の態様では、前記第１導電層は、前記薄膜トランジスタの一部を構成する導電層と同一膜からなる。
【００２０】
この態様によれば、前述の如く横電界の発生領域で縦電界を強める機能及び走査線を低抵抗化する機能を有する第１導電層と、薄膜トランジスタの一部を構成する導電層とは、同一膜からなるため、複数機能を有する両者を同一工程により同時に形成可能であるので、製造プロセス上大変有利である。このような第１導電層及び薄膜トランジスタの一部を構成する導電層は、例えばポリシリコン膜等からなる。尚、第１導電層は、画素電極の行間の間隙領域に画素電極毎に分断されているので、画素電極の列間の間隙領域に、薄膜トランジスタの当該一部を配置すれば、当該一部を構成する導電層と第１導電層とが重なることはない。
【００２１】
或いは本発明の電気光学装置の他の態様では、前記第１基板上に、前記薄膜トランジスタの少なくともチャネル領域を前記第１基板側から見て覆う位置に導電性の第１遮光層を更に備え、該第１導電層と前記第１遮光層とは、同一膜からなる。
【００２２】
この態様によれば、前述の如く横電界の発生領域で縦電界を強める機能及び走査線を低抵抗化する機能を有する第１導電層と、薄膜トランジスタを第１基板側で遮光する機能を有する第１遮光層とは、同一膜からなる。このため、複数機能を有する両者を同一工程により同時に形成可能であるので、製造プロセス上大変有利である。また、このように第１遮光層を用いれば、特に透過型の電気光学装置の場合に、第１基板の裏面や投射光学系からの戻り光に基づくチャネル領域における光電効果により薄膜トランジスタの特性が劣化するのを有効に防止できる。このような第１導電層及び第１遮光層は、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等からなる。尚、第１導電層は、画素電極の行間の間隙領域に画素電極毎に分断されているので、画素電極の列間の間隙領域に、薄膜トランジスタのチャネル領域及び第１遮光層を配置すれば、当該第１遮光層と第１導電層とが重なることはない。
【００２３】
加えて、このように第１遮光層と同一の第１導電層を画素電極の行間の間隙領域に設けることにより、第１導電層により各画素の開口領域の走査線に沿った２辺を規定してもよい。他方で、Ａｌ膜等からなるデータ線により各画素の開口領域のデータ線に沿った残り２辺を規定してもよい。これにより、第２基板側に各画素の開口領域を規定するための遮光膜を設けなくてもよく、或いは、第２基板側に設ける遮光膜は、専ら当該電気光学装置における入射光に対する耐熱性、耐光性を高めるための開口領域よりも一回り後退した膜としてもよい。
【００２４】
或いは本発明の電気光学装置の他の態様では、前記第１導電層は、前記第１基板上に形成された(i)前記薄膜トランジスタ及び前記画素電極間に積層されていると共に前記薄膜トランジスタと前記画素電極とを夫々中継接続する複数の第２導電層と同一膜、(ii)前記データ線を形成する導電層と同一膜、(iii)前記薄膜トランジスタの一部を構成する導電層と同一膜及び(iv)前記薄膜トランジスタの少なくともチャネル領域を前記第１基板側から見て覆う位置に備えられた導電性の第１遮光層と同一膜のうち、少なくとも２つの膜からなる層が積層されてなる。
【００２５】
この態様によれば、上述した第２導電層と同一膜、データ線を形成する導電層と同一膜、薄膜トランジスタの一部を構成する導電層と同一膜、導電性の第１遮光層と同一膜のうち、少なくとも２つの膜からなる層が積層された立体構造を有する第１導電層が構築される。従って、走査線の上側又は下側若しくは上下両側における冗長配線構造により、走査線をより顕著に且つ確実に低抵抗化することが可能となる。更に、このように複数層からなる第１導電層を画素電極の行間の間隙領域に設けることにより、画素電極の下地面を凸状に盛り上げる際の盛り上げ高さや形状についての自由度も増すので有利である。
【００２６】
或いは本発明の電気光学装置の他の態様では、前記第１導電層と、前記第１基板上に形成された(i)前記薄膜トランジスタ及び前記画素電極間に積層されていると共に前記薄膜トランジスタと前記画素電極とを夫々中継接続する複数の第２導電層と同一膜、(ii)前記データ線を形成する導電層と同一膜、(iii)前記薄膜トランジスタの一部を構成する導電層と同一膜及び(iv)前記薄膜トランジスタの少なくともチャネル領域を前記第１基板側から見て覆う位置に備えられた導電性の第１遮光層と同一膜のうち、前記第１導電層と異なる一又は複数の膜からなる層とが積層されることにより、前記画素電極の下地面は前記第１導電層に対向する領域において凸状に盛り上げられている。
【００２７】
この態様によれば、上述した第２導電層と同一膜、データ線を形成する導電層と同一膜、薄膜トランジスタの一部を構成する導電層と同一膜、導電性の第１遮光層と同一膜のうち、第１導電層と異なる一又は複数の膜からなる層と、第１導電層とが積層されている。従って、画素電極の行間の間隙領域において、画素電極の下地面を凸状に盛り上げる際の盛り上げ高さや形状についての自由度が増すので有利である。
【００２８】
本発明の電気光学装置の他の態様では、前記少なくとも２つのコンタクトホールは、前記第１導電層における前記走査線に沿った方向の一端部に設けられたものと他端部に設けられたものとを含む。
【００２９】
この態様によれば、各第１導電層は、その走査線に沿った方向の両端部に設けられたコンタクトホールを介して走査線に接続されているので、当該各第１導電層により、走査線の走査線に沿った方向の低抵抗化を効率的に図ることができる。
【００３０】
本発明の電気光学装置の他の態様では、前記データ線は、少なくとも部分的に前記第１基板上に設けられた溝に埋め込まれており、前記画素電極の下地面は、前記データ線に対向する領域において平坦化されている。
【００３１】
この態様によれば、データ線は、少なくとも部分的に第１基板上に設けられた溝に埋め込まれており、画素電極の下地面は、データ線に対向する領域において平坦化されている。従って、１Ｈ反転駆動時に横電界が発生しない画素電極の列間の間隙領域にデータ線を配置すれば、データ線の存在に対応する段差が低減される結果、この領域における段差に起因する電気光学物質の動作不良を抑えることができる。即ち、横電界が発生しない領域においては、基板間ギャップを局所的に狭めることにより横電界に起因する電気光学物質の動作不良を防止するのではなく、平坦化により段差に起因する電気光学物質の動作不良を積極的に防止するのである。
【００３２】
尚、このように第１基板上に溝を設ける場合、第１基板の上面に溝を掘ってもよいし、第１基板上でデータ線の下側にある層間絶縁膜に溝を掘ってもよいし、第１基板の上面に溝を掘ると共にその上に膜厚一定の層間絶縁膜を形成することで層間絶縁膜に溝を設けてもよいし、これらの溝を組み合わせてもよい。
【００３３】
また、このように溝を設けて平坦化を行えば、ＣＭＰ処理や有機ＳＯＧ膜の形成等により平坦化を行う場合と比較して、製造プロセスの簡略化を図れる点や、耐光性や耐熱性についての問題が生じない点で有利である。
【００３４】
本発明の電気光学装置の他の態様では、前記薄膜トランジスタは、少なくとも部分的に前記第１基板上に設けられた溝に埋め込まれており、前記画素電極の下地面は、前記薄膜トランジスタに対向する領域において平坦化されている。
【００３５】
この態様によれば、薄膜トランジスタは、少なくとも部分的に第１基板上に設けられた溝に埋め込まれており、画素電極の下地面は、データ線に対向する領域において平坦化されている。従って、１Ｈ反転駆動時に、横電界が発生しない画素電極の列間の間隙領域に薄膜トランジスタを配置すれば、薄膜トランジスタの存在に応じた段差に起因する電気光学物質の動作不良を当該平坦化により抑えることができる。
【００３６】
尚、このように第１基板上に溝を設ける場合、第１基板の上面に溝を掘ってもよいし、第１基板上で薄膜トランジスタの下側にある層間絶縁膜に溝を掘ってもよいし、第１基板の上面に溝を掘ると共にその上に膜厚一定の層間絶縁膜を形成することで層間絶縁膜に溝を設けてもよいし、これらの溝を組み合わせてもよい。
【００３７】
本発明の電気光学装置の他の態様では、前記第１基板上に、前記複数の画素電極に夫々蓄積容量を付与するための複数の容量線を更に備え、前記容量線は、少なくとも部分的に前記第１基板上に設けられた溝に埋め込まれており、前記画素電極の下地面は、前記容量線に対向する領域において平坦化されている。
【００３８】
この態様によれば、容量線を利用して、画素電極に蓄積容量を付与することにより、画素電極における画像信号の電圧保持特性が格段に向上するので、当該電気光学装置によるコントラスト比を高めることが可能となる。そして、容量線は、少なくとも部分的に第１基板上に設けられた溝に埋め込まれており、画素電極の下地面は、容量線に対向する領域において平坦化されている。従って、容量線の存在に対応する段差に起因する電気光学物質の動作不良を当該平坦化により抑えることができる。
【００３９】
尚、このように第１基板上に溝を設ける場合、第１基板の上面に溝を掘ってもよいし、第１基板上で容量線の下地側にある層間絶縁膜に溝を掘ってもよいし、第１基板の上面に溝を掘ると共にその上に膜厚一定の層間絶縁膜を形成することで層間絶縁膜に溝を設けてもよいし、これらの溝を組み合わせてもよい。
【００４０】
本発明の電気光学装置の他の態様では、前記第１及び第２基板のうち少なくとも一方に、前記画素電極の行間の間隙領域に平面的に見て重なる第２遮光膜を更に備える。
【００４１】
この態様によれば、走査線が形成された画素電極の行間の間隙領域は、第２遮光膜により覆われるので、この間隙領域における光抜けを防止して、コントラスト比を高めることができる。更に、画素電極の縁付近において前述の如く横電界及び段差により電気光学物質が配向不良となる領域についても第２遮光膜により隠すことが可能であるので、この画素電極の縁付近における光抜けを防止して、コントラスト比を更に高めることができる。特に本発明によれば、前述の如く横電界による電気光学物質の配向不良及び段差による電気光学物質の配向不良は総合的に低減されているため、この態様において第２遮光膜で隠すべき画像不良領域が画像表示領域全体に占める割合は低くて済む。従って、各画素の開口率が高くなり、明るく高コントラストの画像表示が可能となる。
【００４２】
加えて、例えば画素電極の行間の間隙領域において、平坦化処理が施された容量線に対しては、段差による電気光学物質の配向不良が殆ど生じていないため、その分だけ幅の狭い第２遮光膜で隠せばよい。尚、例えば画素電極の列間の間隙領域に形成された薄膜トランジスタを覆う遮光膜を設ければ、入射光により薄膜トランジスタを構成する半導体層で光電流が発生することによるトランジスタ特性の劣化を阻止することも可能となる（但し、このようなトランジスタの特性劣化を阻止すべく、画素の開口領域を規定する第２遮光膜に加えて又は代えて、薄膜トランジスタの少なくともチャネル領域付近を第１基板側や第２基板側から覆う遮光膜を設けるように構成してもよい）。また、例えば透過型の電気光学装置であれば、このような各画素の開口領域を規定する第２遮光膜の一部又は全部を第１基板上において画素電極、薄膜トランジスタ、走査線、データ線等を構成する導電層のうちの一つよりも第１基板に近い側に設けてもよい。但し、薄膜トランジスタの光電流の発生阻止のための遮光については、このように画素の開口領域を規定する第２遮光膜により或いは別の遮光膜により積極的に行うのが望ましい。
【００４３】
前述した第２導電層を備えた態様では、前記少なくとも２つのコンタクトホールは、前記第２導電層と前記薄膜トランジスタとを接続するためのコンタクトホールと同一工程で形成されてもよい。
【００４４】
このように構成すれば、これらのコンタクトホールを同一工程で形成できるため、製造上有利である。
【００４５】
本発明の電気光学装置の他の態様では、前記第１導電層は、遮光膜からなる。
【００４６】
この態様によれば、遮光膜からなる第１導電層を、画素の開口領域規定用や薄膜トランジスタの遮光用の内蔵遮光膜として機能させることが可能となる。
【００４７】
この態様では、前記第１導電層と前記データ線とは、少なくとも部分的に重ねられてもよい。
【００４８】
このように構成すれば、薄膜トランジスタへ入射光が進入しやすい個所においてデータ線及び第２導電層を少なくとも部分的に重ねることにより、当該入射光の薄膜トランジスタへの進入をより確実に防止できる。
【００４９】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００５０】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。以下の各実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００５１】
（第１実施形態）
本発明の第１実施形態における電気光学装置の構成について、図１から図１０を参照して説明する。図１は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図２は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、ＴＦＴアレイ基板上の溝の掘られた領域をデータ線及び走査線と共に抜粋して示す平面図であり、図４は、図２のＡ−Ａ’断面図であり、図５は、図２のＢ−Ｂ’断面図であり、図６は、図２のＣ−Ｃ’断面図であり、図７は、図２のＥ−Ｅ’断面図である。また図８は、１Ｈ反転駆動方式における各電極における電位極性と横電界が生じる領域とを示す画素電極の図式的平面図であり、図９は、ＴＮ液晶を用いた場合の液晶分子の配向の様子を示す図式的断面図であり、図１０は、ＶＡ液晶を用いた場合の液晶分子の配向の様子を示す図式的断面図である。尚、図４から図６においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００５２】
図１において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極９ａと当該画素電極９aを制御するためのＴＦＴ３０がマトリクス状に複数形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例として液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。
【００５３】
本実施形態では、前述した１Ｈ反転駆動方式を用いて駆動が行われる（図８参照）。これにより、直流電圧印加による液晶の劣化を避けつつ、フレーム或いはフィールド周期で発生するフリッカや特に縦クロストークの低減された画像表示を行える。
【００５４】
図２において、電気光学装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介して例えばポリシリコン膜からなる半導体層１ａのうち後述のソース領域に電気接続されている。画素電極９ａは、第２導電層の一例としての図中左下がりの斜線領域で示したバリア層８２を中継することにより、コンタクトホール８３及び８４を介して半導体層１ａのうち後述のドレイン領域に電気接続されている。また、半導体層１ａのうち図中右下がりの斜線領域で示したチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置された画素スイッチング用ＴＦＴ３０が設けられている。
【００５５】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って図中上方に突出した突出部とを有する。
【００５６】
本実施形態では特に、図中左下がりの斜線領域で示した第１導電層８１が、走査線３ａに重ねられ且つ走査線３ａに沿って画素電極９ａ毎に分断して形成されている。後に詳述するように、第１導電層８１に対向する領域において、画素電極９ａの下地面は、第１導電層８１の存在に応じて凸状に盛り上げられている。各第１導電層８１は、走査線３ａに沿って離間した２つのコンタクトホール８５及び８６を介して走査線３ａに接続されており、各第１導電層８１は、走査線３ａの冗長配線としても機能する。更に、第１導電層８１及びバリア層８２は、同一膜からなる。
【００５７】
図２中、太線で囲んだ走査線３ｂに沿った各領域には、ＴＦＴ３０を裏側（ＴＦＴアレイ基板側）から覆う部分を含む第１遮光膜１１ａが走査線３ａ及び容量線３ｂの本線部に沿ってストライプ状に形成されている。第１遮光膜１１ａは、ＴＦＴ３０に対向する位置からコンタクトホール５を覆う位置まで図中下方に突出しており、戻り光に対するＴＦＴ３０の遮光を確実に行う。
【００５８】
図３に示すように、図２に示した構成に加えて本実施形態では特に、ＴＦＴアレイ基板上において各データ線６ａや各ＴＦＴ３０を含む各データ線６ａに沿った領域及び容量線３ｂに沿った図中斜線で示した領域に、網目状の溝２０１が設けられている。これにより、データ線６ａ、ＴＦＴ３０及び容量線３ｂの一部に対する平坦化処理が施されている。即ち、図２で各走査線３ａに沿って第１導電層８１が形成された長方形領域を除く、各バリア層８２、各データ線６ａ、各ＴＦＴ３０及び容量線３ｂの一部に対する平坦化処理が施されている。
【００５９】
次に図４の断面図に示すように、電気光学装置は、透明なＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００６０】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００６１】
ＴＦＴアレイ基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００６２】
対向基板２０には、更に図４に示すように、各画素の非開口領域に、第２遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに侵入することはない。更に、第２遮光膜２３は、コントラストの向上、カラーフィルタを形成した場合における色材の混色防止などの機能を有する。尚、本実施形態では、Ａｌ等からなる遮光性のデータ線６ａで、各画素の非開口領域のうちデータ線６ａに沿った部分を遮光することにより、各画素の開口領域のうちデータ線６ａに沿った輪郭部分を規定してもよいし、このデータ線６ａに沿った非開口領域についても冗長的に又は単独で対向基板２０に設けられた第２遮光膜２３で遮光するように構成してもよい。
【００６３】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が混入されている。
【００６４】
本実施例では特に、ＴＦＴアレイ基板１０上には、第１遮光膜１１ａが形成されている。第１遮光膜１１ａは、ＴＦＴアレイ基板１０の裏面や投射光学系からの戻り光を遮光し、この光に基づくチャネル領域１ａ’における光電効果により、ＴＦＴ３０の特性が劣化するのを有効に防止する。このような第１遮光膜１１ａは、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等からなる。特に、複板式のカラープロジェクタ用途等で複数の電気光学装置をプリズム等を介して組み合わせて一つの光学系を構成する場合には、他の電気光学装置からプリズム等を突き抜けて来る投射光部分からなる戻り光は強力であるので、このようにＴＦＴ３０の下側に第１遮光膜１１ａを設けることは大変有効である。
【００６５】
更に、第１遮光膜１１ａと画素スイッチング用ＴＦＴ３０との間には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、第１遮光膜１１ａによるＴＦＴ３０の汚染を防止し、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。下地絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。
【００６６】
本実施形態では、半導体層１ａを高濃度ドレイン領域１ｅから延設して第１蓄積容量電極１ｆとし、これに対向する容量線３ｂの一部を第２蓄積容量電極とし、ゲート絶縁膜を含んだ絶縁薄膜２を走査線３ａに対向する位置から延設してこれらの電極間に挟持された第１誘電体膜とすることにより、蓄積容量７０が構成されている。
【００６７】
図４において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁薄膜２、データ線６ａ、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが、コンタクトホール８３及び８４を介してバリア層８２により中継接続されている。また、走査線３ａ及び容量線３ｂの上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８３が各々形成された第１層間絶縁膜９１が形成されている。
【００６８】
第１層間絶縁膜９１上には、ＴＦＴ３０と画素電極９ａとをコンタクトホール８３及び８４を介して中継接続するバリア層８２が形成されている。このように、高濃度ドレイン領域１ｅと画素電極９ａとをコンタクトホール８３及び８４を介してバリア層８０ａを経由して電気接続するので、画素電極９ａからドレイン領域まで一つのコンタクトホールを開孔する場合と比較して、コンタクトホール８ａ及びコンタクトホール８ｂの径を夫々小さくできる。バリア層８２は、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等からなる。これにより、コンタクトホール８４を介してバリア層８２及び画素電極９ａ間で良好な電気接続がとれる。また、バリア層８２の膜厚は、例えば５０ｎｍ以上程度とするのが好ましい。５０ｎｍ程度の厚みがあれば、製造プロセスにおけるコンタクトホール８４の開孔時に突き抜ける可能性は低くなる。尚、本実施形態の各コンタクトホールの平面形状は、円形や四角形或いはその他の多角形状等でもよいが、円形は特にコンタクトホールの周囲の層間絶縁膜等におけるクラック防止に役立つ。そして、良好な電気接続を得るために、ドライエッチング後にウエットエッチングを行って、これらのコンタクトホールに夫々若干のテーパをつけることが好ましい。
【００６９】
バリア層８２上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及びバリア層８２へ通じるコンタクトホール８４が各々形成された第２層間絶縁膜４が形成されている。
【００７０】
第２層間絶縁膜４上には、データ線６ａが形成されており、これらの上には更に、バリア層８２へのコンタクトホール８４が形成された第３層間絶縁膜７が形成されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。
【００７１】
図５に示すように、図２で左右に相隣接する画素電極９ａの列間の間隙領域に位置する各画素の非開口領域には、データ線６ａが設けられており、データ線６ａにより各画素の開口領域の輪郭のうちデータ線６ａに沿った部分が規定されており、且つデータ線６ａにより当該非開口領域における光抜けが防止されている。また、データ線６ａの下には、容量線３ｂの本線部からデータ線６ａの下に沿って突出した部分を利用して、蓄積容量７０が形成されており、非開口領域の有効利用が図られている。
【００７２】
図４及び図５に示すように本実施形態では特に、ＴＦＴアレイ基板１０上において各データ線６ａや各ＴＦＴ３０を含む各データ線６ａに対向する平面領域（図３参照）に、溝２０１が設けられている。これにより、データ線６ａやＴＦＴ３０に対する平坦化処理が施されている。
【００７３】
図６に示すように、図２で上下に相隣接する画素電極９ａの行間の間隙領域に位置する各画素の非開口領域には、走査線３ａ及び容量線３ｂが設けられており、ＴＦＴアレイ基板１０に設けられた第１遮光膜１１ａ及び対向基板２０に設けられた第２遮光膜２３により、各画素の開口領域の輪郭のうち走査線３ａに沿った部分が規定されており、当該非開口領域における光抜けが防止されている。
【００７４】
図４及び図６に示すように本実施形態では特に、ＴＦＴアレイ基板１０上においてＴＦＴ３０のゲート電極部分を除き、走査線３ａに対向する平面領域（図３参照）に、溝２０１は設けられていない。他方、容量線３ｂの一部（走査線３ａに近い側の縁に沿った本線部分）に対向する平面領域に溝２０１が設けられている。即ち、走査線３ａに対する平坦化処理は施されておらず、画素電極９ａの下地面（本実施形態では、第３層間絶縁膜７の表面）は、この走査線３ａ、第１導電層８１等が積層されていると共に平坦化されていない画素電極９ａの行間の間隙領域において土手状に盛り上がっており、土手状部分３０１が形成されている。ここで特に、走査線３ａ上には、第１導電層８１が形成されており、平坦化されていない容量線３ｂ部分上には、バリア層８２が形成されており、このような土手状部分３０１が積極的に盛り上げられる構成とされている。加えて、第１遮光膜１１ａも、画素電極９ａの行間の間隙領域に形成されており、土手状部分３０１の盛り上がりに寄与している。そして、画素電極９ａの縁は、この土手状部分３０１上に形成されている。
【００７５】
図７に示すように本実施形態では特に、走査線３ａに沿って配列された島状の第１導電層８１は、コンタクトホール８５及び８６を介して走査線３ａに接続されており、走査線３ａの冗長配線として機能する。更に走査線３ａの低抵抗化を図るだけでなく、第１導電層８１を走査線３ａの電位に固定することにより、浮遊容量の発生による電荷のリークを防ぐことも可能となる。
【００７６】
これらのコンタクトホール８５及び８６は好ましくは、第２導電層８２とＴＦＴ３０とを接続するためのコンタクトホール８３（図４参照）と同一工程で形成される。更に、本実施形態では、第１導電層８１は、遮光膜からなるため、画素の開口領域規定用やＴＦＴ３０の遮光用の内蔵遮光膜として機能する。また第１導電層８１の端部とデータ線６ａの縁部とは平面的に見て若干重ねられており、これによりＴＦＴ３０への入射光の進入をより確実に防止できる。
【００７７】
ここで図８を参照して、本実施形態で採用する１Ｈ反転駆動方式における、相隣接する画素電極９ａの電圧極性と横電界の発生領域との関係について説明する。
【００７８】
即ち、図８（ａ）に示すように、ｎ（但し、ｎは自然数）番目のフィールド或いはフレームの画像信号を表示する期間中には、画素電極９ａ毎に＋又は−で示す液晶駆動電位の極性は反転されず、行毎に同一極性で画素電極９ａが駆動される。その後図８（ｂ）に示すように、ｎ＋１番目のフィールド或いは１フレームの画像信号を表示するに際し、各画素電極９ａにおける液晶駆動電位の極性は反転され、このｎ＋１番目のフィールド或いは１フレームの画像信号を表示する期間中には、画素電極９ａ毎に＋又は−で示す液晶駆動電位の極性は反転されず、行毎に同一極性で画素電極９ａが駆動される。そして、図８（ａ）及び図８（ｂ）に示した状態が、１フィールド又は１フレームの周期で繰り返されて、本実施形態における１Ｈ反転駆動方式による駆動が行われる。この結果、本実施形態によれば、直流電圧印加による液晶の劣化を避けつつ、クロストークやフリッカの低減された画像表示を行える。この１Ｈ反転駆動方式によれば、１Ｓ反転駆動方式と比べて、縦方向のクロストークが殆ど無い点で有利である。尚、本発明における１Ｈ反転駆動方式では駆動電位の極性を、一行毎に反転させてもよいし、相隣接する２行毎に或いは複数行毎に反転させてもよい。
【００７９】
図８（ａ）及び図８（ｂ）から分かるように、１Ｈ反転駆動方式では、横電界の発生領域Ｃ１は常時、Ｙ方向に相隣接する画素電極９ａの行間の間隙領域付近となる。
【００８０】
そこで図４及び図６に示すように本実施形態では、土手状部分３０１を形成し、この土手状部分３０１上に配置された画素電極９ａの縁付近における縦電界を強めるようにする。より具体的には、図６に示すように、土手状部分３０１上に配置された画素電極９ａの縁付近と対向電極２１との距離ｄ１を土手状部分３０１の段差の分だけ狭める。これに対し図５に示すように、データ線６ａに対しては、平坦化処理が施されており、画素電極９ａの縁付近と対向電極２１との間の距離ｄ２は、画素電極の大部分を占める中央領域における画素電極９ａと対向電極２１との間の距離Ｄとほぼ同じになるように溝２０１を形成する。ここで、平坦化した部分における画素電極９ａの縁付近と対向電極２１との距離ｄ２は、光透過領域における液晶の層厚Ｄとの間にｄ２＋３００ｎｍ≧Ｄの関係が成り立つようにする。すなわち、横電界が発生しない領域において、液晶の層厚Ｄとの間に３００ｎｍ以上の段差が生じると光り抜けが発生する可能性があるためである。
【００８１】
従って、図８に示した横電界の発生領域Ｃ１において、画素電極９ａと対向電極２１との間における縦電界を強めることができるのである。そして、図６において、距離ｄ１が狭まっても、相隣接する画素電極９ａ間の間隙Ｗ１は一定であるため、間隙Ｗ１が狭まる程に強まる横電界の大きさも一定である。このため、図８に示した横電界の発生領域Ｃ１において局所的に、横電界に対する縦電界を強めることができ、この結果として縦電界をより支配的にすることにより、横電界の発生領域Ｃ１における横電界による液晶の配向不良を防止できるのである。
【００８２】
尚、図５に示すように、データ線６ａに対しては、平坦化処理が施されているので、この部分においてデータ線６ａ等の存在及び不存在による段差に起因した液晶の配向不良の発生を低減可能である。ここでは平坦化処理が施されているため、画素電極９ａと対向電極２１との間の距離ｄ２が短くなることにより縦電界が強められることはないが、この部分では、図８に示したように相隣接する画素電極９ａ間に横電界は発生しない。従って、この部分では、横電界に対する対策を講ずることなく、平坦化処理により液晶の配向状態を極めて良好にできるのである。
【００８３】
以上の結果、本実施形態によれば、１Ｈ反転駆動方式において発生する横電界の特性に着目して、横電界の発生領域Ｃ１では、土手状部分３０１に画素電極９ａの縁を配置することで、縦電界を強めることにより横電界による悪影響を低減すると同時に、横電界の発生しない領域では、平坦化を行うことで、画素電極９ａ表面の段差による悪影響を低減する。このように横電界による液晶の配向不良と段差による液晶の配向不良を総合的に低減することにより、液晶の配向不良個所を隠すための第２遮光膜２３も小さくて済む（但し、土手状部分３０１における段差に起因した液晶の配向不良個所を覆い隠すためには、土手状部分３０１の幅よりも第２遮光膜２３の幅を若干広めに設定するのが望ましい）。従って、光抜け等の画像不良を起こさずに各画素の開口率を高めることができ、最終的にコントラスト比が高く且つ明るく高品位の画像表示が可能となる。
【００８４】
因みに本願発明者の研究によれば、液晶層５０の層厚は、耐光性をある程度のレベルに維持し、液晶５０の注入プロセスを困難にせず、動作中における電界印加により液晶分子が良好に動くようにするために、ある程度の層厚（例えば、現行の技術によれば３μｍ程度）が必要である。他方、相隣接する画素電極９ａ間の間隙Ｗ１（図６参照）を、この部分における画素電極９ａと対向電極２１との間の距離ｄ１より短く（即ち、Ｗ１＜ｄ１に）してしまうと、横電界による悪影響が顕在化し始めることが判明している。従って微細ピッチな画素の高開口率化を図るために、単純に液晶層５０の層厚Ｄ（図５及び図６参照）を全体に薄くしたのでは、セルギャップ制御の困難化、耐光性の低下、注入プロセスの困難化、液晶分子の動作不良等が発生してしまう。逆に微細ピッチな画素の高開口率化を図るために、液晶層５０を薄くすること無く単純に相隣接する画素電極９ａ間の間隙Ｗ１を狭めたのでは、縦電界と比べて横電界が大きくなるため、当該横電界による液晶の配向不良が顕在化してしまう。このような液晶装置における特質を勘案すれば、上述した本実施形態のように、横電界が生じる領域においてのみ液晶層５０の層厚ｄ１を（例えば１．５μｍ程度にまで）狭めると共に画素電極９ａの大部分を占めるその他の領域においては液晶層５０の層厚Ｄを狭めないことにより、液晶層５０の光透過領域における層厚Ｄを十分に（例えば３μｍ程度に）確保可能とし且つ横電界を相対的に強めないようにしつつ相隣接する画素電極９ａ間の間隙Ｗ１を狭められる構成は、微細ピッチな画素の高開口率化及び表示画像の高精細化を図る上で非常に有効である。
【００８５】
本実施形態では特に、図６において好ましくは、０．５Ｄ ＜ Ｗ１なる関係を満足するように画素電極９ａを平面配置し、更に、ｄ１＋３００ｎｍ（ナノメータ） ≦ Ｄ なる関係を満足するように土手状部分３０１を形成する。即ち、画素電極９ａ間を余り近づけないようにし且つ土手状部分３０１を段差が３００ｎｍ以上となるまで盛り上げれば、横電界による悪影響が実用上表面化しない程度にまで、この領域における縦電界を横電界に対して大きくできる。また微細ピッチな画素の高開口率化及び表示画像の高精細化を図るためには、間隙Ｗ１や間隙Ｗ２をなるべく小さくするのが有効であるが、横電界の悪影響を顕在化させないためには、むやみにこの間隙Ｗ１を小さくすることはできない。ここで、Ｗ１≒ｄ１となるまで間隙Ｗ１を小さく設定すれば、画質を落とさず微細ピッチな画素の高開口率化を図るためには最も効果的である。
【００８６】
更に本実施形態では、土手状部分３０１における長手状に伸びる上面の幅方向の縁に、画素電極９ａの縁が位置するように構成するのが好ましい。このように構成すれば、当該縁における画素電極９ａと対向電極２１との間の距離ｄ１を土手状部分３０１の高さを最大限に利用して短くすることができる。同時に、土手状部分３０１における上面の幅を最大限に生かして横電界が生じる相隣接する画素電極９ａ間の間隔Ｗ１を狭めることができる。これらにより、土手状部分３０１の形状を極めて効率的に利用して、横電界の発生領域Ｃ１において横電界に対して縦電界を強めることが可能となる。
【００８７】
以上説明した土手状部分３０１は、走査線３ａ、容量線３ｂ、第１導電層８１、バリア層８２、第２遮光膜２３及びＴＦＴ３０を形成する導電膜や層間絶縁膜を利用して形成しているが、積層プロセス中にＴＦＴアレイ基板１０と画素電極９ａとの間に土手形成用の膜を局所的に追加形成したり、ＴＦＴアレイ基板１０上の表面をエッチング処理等により土手状に形成したり、ＴＦＴアレイ基板１０の表面と画素電極９ａとの間に介在する層間絶縁膜等の表面をエッチング処理等により土手状に形成したりすることにより形成される。また土手状部分３０１のその長手軸に垂直に切った断面形状としては、例えば台形、三角形、半円形、半楕円形、頂上付近が平坦とされた半円形又は半楕円形、若しくは側辺の傾斜が頂上に向かうに連れて徐々に増す２次曲線や３次曲線状の略台形、略三角形など各種の形状が考えられる。更に、図６に示した走査線３ａ及び容量線３ｂの本線部に対して、部分的にのみ平坦化処理を施すことも可能である。例えば、これらの配線をＴＦＴアレイ基板１０や層間絶縁膜に形成された溝内に部分的に埋め込んで所望の領域に所望の高さの土手状部分を形成するようにしてもよい。従って実践的には、液晶の性質に応じて段差により生じる液晶の配向不良が小さくて済むような断面形状を適宜採用するのが望ましい。同時に、第１導電層８１の膜厚、第１遮光膜１１ａの膜厚等の土手状部分３０１の高さを規定する各膜厚については、所望の高さの土手状部分３０１を形成するように設定するのが望ましい。
【００８８】
他方、図２及び図６に示したように、本実施形態によれば、走査線３ａに沿って画素電極９ａ毎に分断して長手形状に形成された各第１導電層８１は、平面的に見て走査線３ａに沿って離間したコンタクトホール８５及び８６を介して走査線３ａに接続されているので、走査線３ａの冗長配線として機能し、特に微細ピッチな画素の高開口率化に伴い走査線３ａの幅を狭めつつも走査線３ａの低抵抗化を図ることが可能となる。これにより、コントラスト比の向上を図ると共にクロストークやゴーストの発生を低減でき、高駆動周波数にも対応可能となる。特に、２つのコンタクトホール８５及び８６は、平面的に見て各第１導電層８１における走査線３ａに沿った方向の両端部に設けられているので、各第１導電層８１により、走査線３ａにおいて当該走査線３ａに沿った方向の低抵抗化を効率的に図ることができる。尚、各第１導電層８１に、コンタクトホールを走査線の方向に沿って３つ以上配列形成してもよい。
【００８９】
加えて、第１導電層８１は、画素電極９ａ毎に分断されているので、画素電極９ａの列間の間隙領域に形成されたデータ線６ａと第１導電層８１とは、重なることはない。このため、画素電極９ａの列間の間隙領域で、画素電極９ａの下地面（即ち、第３層間絶縁膜７の表面）が第１導電層８１の存在により厚くなる事態を回避でき、第１導電層８１の存在によりデータ線６ａ付近における平坦化に支障を来たすことはない（図５参照）。更に、この画素電極９ａの列間の間隙領域内で、第１導電層８１と、データ線６ａやＴＦＴ３０を構成する半導体層１ａとが、容量カップリング等により悪影響を及ぼし合うこともない。
【００９０】
ここで図９（ｂ）に示すように、本実施形態では好ましくは、液晶層５０はＴＮ（Twisted Nematic）液晶から構成されており、土手状部分３０１の側面にはテーパが付けられている。しかも、係るＴＮ液晶のＴＦＴアレイ基板１０上におけるプレティルト角θの傾き方向とテーパの傾き方向とが合わせられている。ここに“傾き方向が合わせられている”とは、液晶の層厚Ｄが一定している場合に非常に近い良好な液晶配向状態が得られる程度に、これら両者の傾き方向が一致していることをいい、その許容範囲は、実験的、経験的及び理論的に適宜定められる。
【００９１】
即ち、図９（ａ）に示すように、ＴＮ液晶の液晶分子５０ａは、電圧無印加状態では各液晶分子５０ａが基本的に基板面にほぼ平行な状態でＴＦＴアレイ基板１０から対向基板２０に向けて徐々に捻じれるように配向すると共に電圧印加状態では、矢印で夫々示したように各液晶分子５０ａが基板面から垂直に立ち上がるように配向する。このため、図９（ｂ）に示すように、土手状部分３０１の側面にテーパが付けられており、しかもＴＮ液晶のプレティルト角θの傾き方向とテーパの傾き方向とが合わせられていれば、土手状部分３０１と対向基板２０との間においては、図６における液晶の層厚ｄ１が側面に沿って徐々に小さくなっても、液晶の層厚Ｄが一定している場合に近い良好な液晶配向状態が得られる。即ち、横電界に起因した液晶配向不良を低減する土手状部分３０１の存在により生じる段差に起因した液晶配向不良を極力抑えることができる。仮に、図９(ｃ)に示すようにＴＮ液晶のプレティルト角θの傾き方向とテーパの傾き方向とが合わせられていなければ、土手状部分３０１と対向基板２０との間においては、他の液晶分子５０ａとは反対方向に立ち上がる液晶分子５０ｂが土手状部分３０１の付近に発生し、これにより配向状態が不連続な液晶配向不良が生じてしまうのである。したがって、このような領域は対向基板２０やＴＦＴアレイ基板１０に遮光膜を形成して隠すようにすると良い。
【００９２】
或いは図１０（ｂ）に示すように、本実施形態では、液晶層５０’は、ＶＡ（Vertically Aligned）液晶からなり、テーパが付けられていない土手状部分３０１’を設けるようにしてもよい。
【００９３】
即ち、図１０（ａ）に示すように、ＶＡ液晶は、電圧無印加状態では各液晶分子５０ａ’が基本的に基板面にほぼ垂直な状態となるように配向するため、平面的に見て土手状部分の側面が存在する領域では、液晶配向が乱れざるを得ないが、このように土手状部分３０１’の側面にテーパが付けられていなければ、係る側面で配向が乱れる液晶部分を極力小さくできる。従って、土手状部分３０１’の頂上付近におけるほぼ平坦な個所にある画素電極９ａの部分と、土手状部分３０１’の下に有るほぼ平坦な個所にある画素電極９ａの部分との両者で、図１０（ａ）における液晶の層厚Ｄが一定している場合に近い良好な液晶配向状態が図１０（ｂ）のように得られる。
【００９４】
以上説明した実施形態では、ＴＦＴアレイ基板１０に溝２０１を掘って、データ線６ａ等を埋め込むことにより平坦化処理を行ったが、下地絶縁膜１２、第１層間絶縁膜９１、第２層間絶縁膜４に溝を掘ってもよいし、データ線６ａ等の上方に位置する第３層間絶縁膜７の上面の段差をＣＭＰ（Chemical Mechanical Polishing）処理等により平らに削ることにより、或いは有機ＳＯＧを用いて平らに形成することにより、当該平坦化処理を行ってもよい。
【００９５】
更に以上説明した実施形態では、画素スイッチング用ＴＦＴ３０は、好ましくは図４に示したようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。
【００９６】
（第１実施形態の製造プロセス）
次に、以上のような構成を持つ第１実施形態における電気光学装置を構成するＴＦＴアレイ基板側の製造プロセスについて、図１１を参照して説明する。尚、図１１は各工程におけるＴＦＴアレイ基板側の各層を、図５及び図６と同様に図２のＢ−Ｂ’断面及び図２のＣ−Ｃ’断面に対応させて示す工程図である。
【００９７】
先ず図１１の工程（ａ）に示すように、先ず石英基板、ハードガラス基板、シリコン基板等のＴＦＴアレイ基板１０を用意し、図３に示した如きデータ線６ａ等を形成すべき領域に溝２０１を形成する。続いて、ＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属から、スパッタリング工程又は蒸着工程等により遮光膜を形成し、その後フォトリソグラフィ工程、エッチング工程等により図２に示した如き平面パターンを持つ第１遮光膜１１ａを溝２０１の内外に形成する。
【００９８】
次に図１１の工程（ｂ）に示すように、薄膜形成技術を用いて、ＴＦＴアレイ基板１０上に、走査線３ａ及び容量線３ｂ並びにデータ線６ａを形成する。これと平行して、図４に示した如きＴＦＴ３０及び蓄積容量７０を形成する。
【００９９】
より具体的には、溝２０１及び第１遮光膜１１ａが形成されたＴＦＴアレイ基板１０上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなり、膜厚が約５００〜２０００ｎｍの下地絶縁膜１２を形成する。次に、下地絶縁膜１２の上に、減圧ＣＶＤ等によりアモルファスシリコン膜を形成しアニール処理を施すことにより、ポリシリコン膜を固相成長させる。或いは、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜を直接形成する。次に、このポリシリコン膜に対し、フォトリソグラフィ工程、エッチング工程等を施すことにより、図２に示した如き第1蓄積容量電極１ｆを含む所定パターンを有する半導体層１ａを形成する。次に、熱酸化すること等により、図４に示したＴＦＴ３０のゲート絶縁膜と共に蓄積容量形成用の第１誘電体膜を含む絶縁薄膜２を形成する。この結果、半導体層１ａの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁薄膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。次に、減圧ＣＶＤ法等によりポリシリコン膜を約１００〜５００ｎｍの厚さに堆積し、更にＰ（リン）を熱拡散して、このポリシリコン膜を導電化した後、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａ及び容量線３ｂを形成する。尚、走査線３ａ及び容量線３ｂは、高融点金属や金属シリサイド等の金属合金膜で形成しても良いし、ポリシリコン膜等と組み合わせた多層配線としても良い。次に、低濃度及び高濃度の２段階で不純物イオンをドープすることにより、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを含む、ＬＤＤ構造の画素スイッチング用ＴＦＴ３０を形成する。
【０１００】
尚、図１１の工程（ｂ）と並行して、ＴＦＴから構成されるデータ線駆動回路、走査線駆動回路等の周辺回路をＴＦＴアレイ基板１０上の周辺部に形成してもよい。
【０１０１】
次に図１１の工程（ｃ）に示すように、減圧ＣＶＤ法、プラズマＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる第１層間絶線膜９１を全面に堆積する。この際、バリア層８２と蓄積容量電極１ｆとの間で追加的な蓄積容量を構築するためには、両者間の誘電体として機能する第１層間絶縁膜９１を約２００ｎｍ以下の比較的薄い厚さに堆積してもよい。或いは、このような追加的な蓄積容量が不要であれば、第１層間絶縁膜９１を約２００〜１０００ｎｍ程度の厚さに堆積してもよい。但し、第１層間絶縁膜９１は、多層膜から構成してもよいし、一般にＴＦＴのゲート絶縁膜を形成するのに用いられる各種の公知技術により、第１層間絶縁膜９１を形成可能である。
【０１０２】
このように形成された第１層間絶縁膜９１上に、図２及び図４に示した如きバリア層８２と半導体層の高濃度ドレイン領域１ｅとを電気的接続するためのコンタクトホール８２を開孔する。同時に、走査線３ａと第１導電層８１とを電気的に接続するためのコンタクトホール８５及び８６を開孔する。これらのコンタクトホールの開孔後、前述のように土手状部分３０１の高さが所望の高さになるように所定膜厚の第１導電層８１及びバリア層８２が、同一膜から形成される。例えば、第１遮光膜１１ａの場合と同様に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属から、スパッタリング工程又は蒸着工程等により導電膜を形成し、その後フォトリソグラフィ工程、エッチング工程等により図２に示した如き第１導電層８１及びバリア層８２を溝２０１の内外の所定位置に形成する。
【０１０３】
続いて、第１導電層８１、バリア層８２及び第１層間絶縁膜９１からなる積層体を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４は、例えば１０００〜２０００ｎｍ程度の膜厚とされる。尚、この熱焼成と並行して或いは相前後して、半導体層１ａを活性化するために約１０００℃のアニール処理を行ってもよい。そして、図４に示したデータ線６ａと半導体層１ａの高濃度ソース領域１ｄを電気的に接続するためのコンタクトホール５を第２層間絶縁膜４及び絶縁薄膜２に開孔する。同時に、図２及び図４に示した如きバリア層８２と画素電極９ａとを電気的に接続するためのコンタクトホール８４を部分的に開孔してもよい。また、走査線３ａや容量線３ｂを基板周辺領域において図示しない配線と接続するためのコンタクトホールも、コンタクトホール５や８４と同一の工程により開孔することができる。
【０１０４】
次に図１１の工程（ｄ）に示すように、第２層間絶縁膜４の上に、スパッタリング処理等により、Ａｌ等の低抵抗金属膜や金属シリサイド膜を約１００〜５００ｎｍの厚さに堆積した後、フォトリソグラフィ工程及びエッチング工程等により、図２に示した如き平面パターンを持つデータ線６ａを形成する。
【０１０５】
続いて、データ線６ａ上に第３層間絶縁膜７が形成される。また、図４に示したように、画素電極９ａとバリア層８２とを電気的に接続するためのコンタクトホール８３を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチング或いはウエットエッチングにより形成する。続いて、第３層間絶縁膜７の上に、スパッタリング処理等により、ＩＴＯ膜等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積し、更にフォトリソグラフィ工程及びエッチング工程等により、画素電極９ａを形成する。尚、当該電気光学装置を反射型として用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。最後に、画素電極９ａを含む全表面に、配向膜１６をスピンコート等によりポリイミド薄膜などの有機薄膜から形成した後、所定のラビング処理を施す。
【０１０６】
以上のように本実施形態の製造方法によれば、ＴＦＴアレイ基板１０に溝２０１を掘って、データ線６ａに対する平坦化処理を施すと共に、走査線３ａ及び容量線３ｂの一部に対しては平坦化処理を施さないので、横電界の発生しない領域では段差による液晶配向不良を低減し、横電界の発生する領域では土手状部分３０１により横電界による液晶配向不良を低減する第１実施形態の液晶装置を比較的容易に製造できる。この際特に、横電界の発生領域で縦電界を強める機能及び走査線３ａを低抵抗化する機能を有する第１導電層８１と、ＴＦＴ３０及び画素電極９ａ間を中継接続する機能を有するバリア層８２とは、同一膜からなるので、両者を同一工程により同時に形成できる。
【０１０７】
（第２実施形態）
次に、図１２を参照して本発明の電気光学装置の第２実施形態について説明する。ここに、図１２は、図６に示された図２のＣ−Ｃ’断面に対応する個所における第２実施形態の電気光学装置の断面図である。尚、図１２において、図６と同様の構成要素には、同様の参照符号を付し、その説明は省略する。
【０１０８】
図１２に示すように、第２実施形態では、第１実施形態における第１層間絶縁膜９１及び第２層間絶縁膜４間に積層された高融点金属膜からなる第１導電層８１及びバリア層８２に代えて、第２層間絶縁膜４及び第３層間絶縁膜７間に積層されておりデータ線６ａと同一のＡｌ膜等からなる第１導電層８１’及びバリア層８２’を備えている点並びに第１層間絶縁膜９１が省略されている点が第１実施形態の場合と異なり、その他の構成については、第１実施形態の場合と同様である。
【０１０９】
従って、第１実施形態の場合と同様に横電界の発生領域で縦電界を強める機能及び走査線３ａを低抵抗化する機能を有する第１導電層８１’と、ＴＦＴ３０及び画素電極９ａ間を中継接続する機能を有するバリア層８２’と、データ線６ａとは、同一膜からなるので、これら三者を同一工程により同時に形成可能である。このため、製造プロセス上大変有利である。尚、第１導電層８１’は、画素電極９ａの行間の間隙領域に画素電極９ａ毎に分断されているので、画素電極９ａの列間の間隙領域に配置されたデータ線６ａと第１導電層８１’とが重なることはない。
【０１１０】
以上説明した第１実施形態では、第１導電層８１とバリア層８２とが同一層からなり、第２実施形態では、第１導電層８１’とバリア層８２’とデータ線６ａとが同一膜からなるが、第１導電層８１は、これら以外の導電層と同一膜から形成されてもよい。更に、土手状部分３０１の高さを規定する積層構造についても、第１及び第２実施形態で図示したもの以外でもよい。例えば、走査線３ａとコンタクトホールで接続されてその低抵抗化を図ると共に土手状部分３０１を構成する第１導電層は、バリア層、データ線、ＴＦＴの一部を構成する導電層及び第１遮光膜のうち、複数の膜から積層形成され、係る複数の膜がコンタクトホールにより相互に電気的に接続されるように構成してもよい。このように構成すれば、走査線の低抵抗化を更に向上させることも可能となる。同時に、このように構成すれば、画素電極９ａの下地面を凸状に盛り上げる際の高さや形状についての自由度も増す。或いは、バリア層、データ線、ＴＦＴの一部を構成する導電層及び第１遮光層のうち、第１導電層と異なる（即ち、コンタクトホールにより第１導電層と接続されていない）一又は複数の膜と第１導電層とが積層されることにより、画素電極９ａの下地面が第１導電層に対向する領域において凸状に盛り上げられるように構成してもよい。このように構成しても、やはり画素電極９ａの下地面を凸状に盛り上げる際の高さや形状についての自由度が増す。
【０１１１】
（電気光学装置の全体構成）
以上のように構成された各実施形態における電気光学装置の全体構成を図１３及び図１４を参照して説明する。尚、図１３は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１４は、図１３のＨ−Ｈ’断面図である。
【０１１２】
図１３において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る画像表示領域の周辺を規定する額縁としての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路１０１の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための導通材１０６が設けられている。そして、図１４に示すように、図１３に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１１３】
尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【０１１４】
以上図１から図１４を参照して説明した各実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated bonding)基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮモード、ＶＡモード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１１５】
以上説明した各実施形態における電気光学装置は、投射型表示装置であるプロジェクタに適用されるため、３枚の電気光学装置がＲＧＢ用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー電気光学装置に各実施形態における電気光学装置を適用できる。また、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【０１１６】
（電子機器の構成）
上述の実施例の電気光学装置を用いて構成される電子機器は、図１５に示す表示情報出力源１０００、表示情報処理回路１００２、表示駆動回路１００４、電気光学装置１００、クロック発生回路１００８及び電源回路１０１０を含んで構成される。表示情報出力源１０００は、ＲＯＭ、ＲＡＭなどのメモリ、テレビ信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、ビデオ信号などの表示情報を出力する。表示情報処理回路１００２は、クロック発生回路１００８からのクロックに基づいて表示情報を処理して出力する。この表示情報処理回路１００２は、例えば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路あるいはクランプ回路等を含むことができる。表示駆動回路１００４は、走査側駆動回路及びデータ側駆動回路を含んで構成され、液晶パネル１００６を表示駆動する。電源回路１０１０は、上述の各回路に電力を供給する。
【０１１７】
このような構成の電子機器として、図１６に示す投射型表示装置、図１７に示すマルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）などを挙げることができる。
【０１１８】
図１６は、投写型表示装置の要部を示す概略構成図である。図中、１１０２は光源、１１０８はダイクロイックミラー、１１０６は反射ミラー、１１２２は入射レンズ，１１２３はリレーレンズ、１１２４は出射レンズ、１００Ｒ，１００Ｇ，１００Ｂは、上述の実施の形態で説明した電気光学装置である液晶光変調装置、１１１２はクロスダイクロイックプリズム、１１１４は投写レンズを示す。光源１１０２はメタルハライド等のランプとランプの光を反射するリフレクタとからなる。青色光・緑色光反射のダイクロイックミラー１１０８は、光源１１０２からの光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー１１０６で反射されて、赤色光用液晶光変調装置１００Ｒに入射される。一方、ダイクロイックミラー１１０８で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー１１０８によって反射され、緑色光用液晶光変調装置１００Ｇに入射される。一方、青色光は第２のダイクロイックミラー１１０８も透過する。青色光に対しては、長い光路による光損失を防ぐため、入射レンズ１１２２、リレーレンズ１１２３、出射レンズ１１２４を含むリレーレンズ系からなる導光手段１１２１が設けられ、これを介して青色光が青色光用液晶光変調装置１００Ｂに入射される。各光変調装置により変調された３つの色光はクロスダイクロイックプリズム１１１２に入射する。このプリズムは４つの直角プリズムが貼り合わされ、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投写光学系である投写レンズ１１１４によってスクリーン１１２０上に投写され、画像が拡大されて表示される。
【０１１９】
図１７に示すパーソナルコンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、上述の実施の形態で説明をした電気光学装置を用いた液晶表示画面１２０６とを有する。
【０１２０】
以上詳細に説明したように本実施形態によれば、特別な製造工程を増やすことなく、走査線３ａ等の配線を低抵抗化することが可能となり、各種遮光膜をＴＦＴアレイ基板１０側に内蔵することも可能となり、高いコントラスト比の画像表示が可能となる。
【０１２１】
本発明は、上述した各実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】本発明の第１実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】第１実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】第１実施形態の電気光学装置におけるＴＦＴアレイ基板上の溝の掘られた領域をデータ線及び走査線と共に抜粋して示す平面図である。
【図４】図２のＡ−Ａ’断面図である。
【図５】図２のＢ−Ｂ’断面図である。
【図６】図２のＣ−Ｃ’断面図である。
【図７】図２のＥ−Ｅ’断面図である。
【図８】第１実施形態で用いられる１Ｈ反転駆動方式における各電極における電圧極性と横電界が生じる領域とを示す画素電極の図式的平面図である。
【図９】第１実施形態でＴＮ液晶を用いた場合の液晶分子の配向の様子を示す図式的断面図である。
【図１０】第１実施形態で、ＶＡ液晶を用いた場合の液晶分子の配向の様子を示す図式的断面図である。
【図１１】第１実施形態の電気光学装置の製造プロセスを順を追って示す工程図である。
【図１２】本発明の第２実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図１３】各実施形態の電気光学装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１４】図１３のＨ−Ｈ’断面図である。
【図１５】本実施の形態の電気光学装置を用いて構成される電子機器の例である。
【図１６】電子機器の一例の投射型表示装置である。
【図１７】電子機器の一例のパーソナルコンピュータである。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域
１ｃ…低濃度ドレイン領域
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１蓄積容量電極
２…絶縁薄膜
３ａ…走査線
３ｂ…容量線
４…第２層間絶縁膜
５…コンタクトホール
６ａ…データ線
７…第３層間絶縁膜
８…コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１２…下地絶縁膜
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
２３…第２遮光膜
３０…画素スイッチング用ＴＦＴ
５０…液晶層
５０ａ…液晶分子
７０…蓄積容量
８１…第１導電層
８２…バリア層
８３、８４、８５、８６…コンタクトホール
２０１…溝
３０１…土手状部分[0001]
BACKGROUND OF THE INVENTION
The present invention belongs to a technical field of an electro-optical device such as a liquid crystal device, and in particular, a thin film transistor (hereinafter referred to as a thin film transistor) that employs a 1H inversion driving method that periodically inverts a driving voltage polarity for each pixel row along a scanning line. It belongs to the technical field of an electro-optical device such as an active matrix driving type liquid crystal device by appropriately referred to as TFT.
[0002]
[Background]
In general, in an electro-optical device such as a liquid crystal device, an electro-optical material such as liquid crystal is sandwiched between a pair of substrates. The alignment state of the electro-optical material is determined by the properties of the electro-optical material and the surface of the substrate on the side of the electro-optical material. It is defined by the alignment film formed thereon. Accordingly, if there is a step on the surface of the pixel electrode under the alignment film or the surface of the interlayer insulating film that becomes the ground of the pixel electrode, a step is generated on the surface of the alignment film. Alignment failure (disclination) occurs. When alignment failure occurs in this way, it is difficult to drive the electro-optic material well in this portion, and the contrast ratio is reduced due to light leakage of the electro-optic device. However, in the case of a TFT active matrix driving type electro-optical device, various wirings such as scanning lines, data lines, capacitance lines, and TFTs for switching control of pixel electrodes are formed on the TFT array substrate in various places. Therefore, if some leveling treatment is not performed, a step is inevitably generated on the surface of the alignment film depending on the presence of these wirings and elements.
[0003]
Therefore, conventionally, the region on the substrate where such a step is generated corresponds to the gap between adjacent pixel electrodes, and the step is generated by the light shielding film provided on the counter substrate or the TFT array substrate. By covering the area, the electro-optic material portion that causes alignment failure due to this step is made invisible or does not contribute to display light. Or, conventionally, the interlayer insulating film under the pixel electrode is made of a planarizing film such as an organic SOG (Spin On Glass) film so as not to cause a step due to the presence of such various wirings and TFTs. A technique for flattening the lower ground of the pixel electrode has also been developed.
[0004]
On the other hand, in general, in this type of electro-optical device, the polarity of the voltage applied to each pixel electrode is inverted according to a predetermined rule in order to prevent deterioration of the electro-optical material by applying a DC voltage and to prevent crosstalk and flicker in the display image. An inversion driving method is adopted. During the display corresponding to the image signal of one frame or field, the pixel electrodes arranged in the odd rows along the scanning line are driven with a positive potential on the basis of the potential of the counter electrode and the scanning line. The pixel electrodes arranged in even rows along the line are driven with a negative potential with the potential of the counter electrode as a reference, and during the display corresponding to the image signal of the next frame or field following this, the even number is reversed. The 1H inversion driving method in which the pixel electrodes arranged in the rows are driven with a positive potential and the pixel electrodes arranged in the odd rows is driven with a negative potential is relatively easy to control and displays a high-quality image. This is used as a reversal drive system that makes possible.
[0005]
[Problems to be solved by the invention]
However, according to the above-described technique of covering the step with the light shielding film, the opening area of the pixel is narrowed according to the area of the stepped area, so that the aperture ratio of the pixel is limited within the limited image display area. It is difficult to satisfy the basic requirement in the technical field of the electro-optical device for increasing the brightness and displaying a brighter image. In particular, the number of wirings per unit area and the number of TFTs increase as the aperture ratio of fine pitch pixels for high-definition image display increases, but there is a certain limit to the miniaturization of these wirings and TFTs. For some reason, the ratio of the stepped region in the image display region becomes relatively high, and this problem becomes more serious as the electro-optical device becomes higher in definition.
[0006]
On the other hand, according to the above-described technique for flattening the interlayer insulating film under the pixel electrode, there is no particular problem when the pixel electrodes adjacent to each other on the TFT array substrate have the same polarity. When the voltage applied to the pixel electrodes adjacent to each other in the column direction along the data line has a reverse polarity as in the method, the distance between the pixel electrode and the counter electrode is flattened due to the planarization. In the vicinity of the edge of the pixel electrode located at a position larger than that in the case of not flattening, a lateral electric field generated between adjacent pixel electrodes (that is, an electric field parallel to the substrate surface or an oblique line including a component parallel to the substrate surface) (Electric field) is relatively increased. When such a lateral electric field is applied to an electro-optical material that is assumed to be applied with a vertical electric field (that is, an electric field perpendicular to the substrate surface) between the pixel electrode and the counter electrode facing each other. There is a problem in that the alignment failure of the electro-optic material occurs, light leakage occurs in this portion, and the contrast ratio decreases. In particular, as the distance between adjacent pixel electrodes is reduced by increasing the aperture ratio of a fine pitch pixel, such a lateral electric field increases. It gets worse.
[0007]
Furthermore, by increasing the aperture ratio of such a fine pitch pixel, the line width of the data line and the scanning line itself is preferably narrowed. (I) For forming the data line in the laminated structure on the substrate. It is necessary to assign a lower resistance Al (aluminum) film or the like as the conductive film, (ii) the scanning line has a portion that intersects with such a data line, and (iii) the scanning line is a gate of the thin film transistor. The scanning line is generally formed from a conductive polysilicon film because it is also used as an electrode. Therefore, when the scanning line width is narrowed with an increase in the aperture ratio of pixels with such a fine pitch, or when the driving frequency is increased with an increase in definition, the size of the resistance or time constant in the scanning line is a problem. It becomes. That is, in this type of electro-optical device, since the scanning line is formed from a conductive polysilicon film, it is impossible to cope with a high aperture ratio and high definition of a fine pitch pixel, and the contrast due to the wiring resistance of the scanning line. There is also a problem that image quality deterioration of a display image such as a reduction in the ratio, occurrence of crosstalk and ghost becomes apparent as the aperture ratio of a fine pitch pixel increases.
[0008]
The present invention has been made in view of the above-described problems, and reduces the alignment failure of the electro-optic material due to the lateral electric field generated near the edge of the pixel electrode, and at the same time, reduces the resistance of the scanning line, thereby increasing the aperture ratio of the pixel. It is an object of the present invention to provide an electro-optical device such as a liquid crystal device that can display a high-quality image with high contrast and brightness.
[0009]
The electro-optical device according to the present invention includes an electro-optical material sandwiched between a pair of first and second substrates, a plurality of pixel electrodes, a plurality of data lines crossing each other, and a plurality of data lines on the first substrate. A scanning line, a plurality of thin film transistors arranged corresponding to the intersection of the data line and the scanning line, and an overlap with the scanning line through an interlayer insulating film and divided for each pixel electrode along the scanning line A plurality of first conductive layers that are respectively formed and are connected to the scan line via at least two contact holes spaced apart along the scan line, and the scan line along the scan line A channel region of the thin film transistor is disposed in a gap region between two first conductive layers adjacent to each other along a direction in which the scanning line extends. , Small The at least two contact holes include those provided at one end portion in the direction along the scanning line in the first conductive layer and those provided at the other end portion, whereby two adjacent first contact holes are provided. The contact hole corresponding to each of the one conductive layers is disposed on both sides of the channel region, and includes a counter electrode facing the pixel electrode on the second substrate. A region facing a data line and a region facing a part of the capacitor electrode on the pixel electrode side are flattened, and a region facing the first conductive layer and the scanning line and the capacitor line It is characterized by being raised in a convex shape in a region facing a part of the scanning line side.
[0010]
According to the electro-optical device of the present invention, during the operation, an image signal and a scanning signal are respectively supplied to the thin film transistor through the data line and the scanning line, and each pixel electrode is driven. That is, the electro-optical device of the present invention is a TFT active matrix driving type electro-optical device. In particular, as described below, the electro-optical device of the present invention reduces the generation of a lateral electric field during driving by the 1H inversion driving method in which the driving voltage polarity is inverted for each row of the pixel electrodes described above, and the electro-optical device. It is configured to reduce material malfunction.
[0011]
That is, according to the electro-optical device of the present invention, the first conductive layer is superimposed on the scanning line via the interlayer insulating film (that is, disposed opposite to the scanning line or below the scanning line via the interlayer insulating film). In addition, the pixel electrode is divided for each pixel electrode along the scanning line, and in the region facing the first conductive layer, the lower surface of the pixel electrode is raised in a convex shape according to the presence of the first conductive layer. Yes. Accordingly, in the gap region between the pixel electrode rows in the direction along the scanning line, in which a horizontal electric field is generated when driven by the 1H inversion driving method, the lower surface of the pixel electrode is raised in a convex shape, whereby the substrate The gap is narrowed. For this reason, the vertical electric field generated between the edge portion of the pixel electrode and the counter electrode in the gap region between the rows of pixel electrodes, which is approximately inversely proportional to the inter-substrate gap, is relatively strengthened. On the contrary, there is almost no relation between the size of the gap between the substrates and the lateral electric field generated between the edge portions of the pixel electrodes adjacent to each other through the gap region between the rows of the pixel electrodes. Even if it is narrowed in the gap region between the rows, the transverse electric field is not strengthened. As a result, adverse effects due to the horizontal electric field can be eliminated by locally increasing the vertical electric field in the gap region between the rows of pixel electrodes in which the horizontal electric field is generated during 1H inversion driving.
[0012]
Further, according to the electro-optical device of the present invention, the first conductive layer is formed by being divided for each pixel electrode along the scanning line. Here, since each first conductive layer is connected to the scan line via at least two contact holes spaced along the scan line, the first conductive layer functions as a redundant wiring of the scan line. It becomes possible. This makes it possible to reduce the resistance of the scanning line while narrowing the scanning line width with the increase in the aperture ratio of pixels with particularly fine pitches, thereby improving the contrast ratio and reducing the occurrence of crosstalk and ghosting. It is possible to cope with a high driving frequency.
[0013]
In addition, since the first conductive layer is divided for each pixel electrode, if the data line is formed in the gap region between the columns of the pixel electrode, the data line and the first conductive layer do not overlap. . For this reason, it is possible to avoid a situation in which the base of the pixel electrode becomes thick due to the presence of the first conductive layer in the gap region between the columns of pixel electrodes, and the presence of the first conductive layer hinders flattening in the vicinity of the data line. There is no. Further, in the gap region between the pixel electrode columns, the first conductive layer conflicts with other conductive layers constituting the data line and the thin film transistor (for example, the first conductive layer and the first conductive layer in the gap region). The first conductive layer intersects with another conductive layer made of the same film and having a different function from the redundant wiring of the scanning line, or the first conductive layer is capacitively coupled to the potential of the other conductive layer constituting the thin film transistor. A situation in which an adverse effect is caused by a ring or the like) can also be avoided.
[0014]
As a result of the above, according to the electro-optical device of the present invention, it is possible to comprehensively reduce the alignment failure of the electro-optical material due to the transverse electric field and the alignment failure of the electro-optical material due to the level difference. Since the light shielding film for concealing can also be made small, the aperture ratio of each pixel can be increased without causing image defects such as light leakage, and at the same time, the resistance of the scanning line is reduced, and the contrast ratio is finally reached. High-definition, bright, high-definition and high-quality image display is possible.
[0015]
In an aspect of the electro-optical device according to the aspect of the invention, the thin film transistor and the pixel electrode are formed on the first substrate, are formed of the same film as the first conductive layer, and are stacked between the thin film transistor and the pixel electrode. Are further provided with a plurality of second conductive layers for relay connection.
[0016]
According to this aspect, as described above, the first conductive layer having the function of increasing the vertical electric field in the region where the horizontal electric field is generated and the function of reducing the resistance of the scanning line, and the function of relay connecting the thin film transistor and the pixel electrode are provided. The two conductive layers are made of the same film. For this reason, both having a plurality of functions can be formed simultaneously in the same process, which is very advantageous in terms of the manufacturing process. Further, when the second conductive layer is used in this way, even when the interlayer distance between the thin film transistor and the pixel electrode is long, both can be connected with high reliability and relatively easily through a contact hole having a relatively small diameter. Become. For example, the first conductive layer and the second conductive layer include at least one of refractory metals such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), and Mo (molybdenum). Including single metal, alloy, metal silicide, and the like.
[0017]
Alternatively, in another aspect of the electro-optical device of the present invention, the first conductive layer is made of the same film as the conductive layer forming the data line.
[0018]
According to this aspect, as described above, the first conductive layer having the function of increasing the vertical electric field in the region where the horizontal electric field is generated and the function of reducing the resistance of the scanning line and the conductive layer forming the data line are formed from the same film. Become. For this reason, both having a plurality of functions can be formed simultaneously in the same process, which is very advantageous in terms of the manufacturing process. The first conductive layer and the conductive layer forming the data line are made of a metal such as Al. Since the first conductive layer is divided for each pixel electrode in the gap region between the pixel electrode rows, if the data line is arranged in the gap region between the pixel electrode columns, the data line and the first conductive layer are separated. And do not overlap.
[0019]
Alternatively, in another aspect of the electro-optical device of the present invention, the first conductive layer is formed of the same film as the conductive layer that forms part of the thin film transistor.
[0020]
According to this aspect, as described above, the first conductive layer having the function of enhancing the vertical electric field in the region where the horizontal electric field is generated and the function of reducing the resistance of the scanning line and the conductive layer constituting a part of the thin film transistor are the same. Since it is made of a film, both having a plurality of functions can be formed simultaneously in the same process, which is very advantageous in terms of the manufacturing process. The first conductive layer and the conductive layer constituting a part of the thin film transistor are made of, for example, a polysilicon film. Since the first conductive layer is divided for each pixel electrode in the gap region between the pixel electrode rows, if the part of the thin film transistor is arranged in the gap region between the pixel electrode columns, the part is removed. The constituting conductive layer and the first conductive layer do not overlap.
[0021]
Alternatively, in another aspect of the electro-optical device according to the aspect of the invention, a conductive first light-shielding layer is further provided on the first substrate so as to cover at least a channel region of the thin film transistor when viewed from the first substrate side. The first conductive layer and the first light shielding layer are made of the same film.
[0022]
According to this aspect, as described above, the first conductive layer having the function of increasing the vertical electric field in the region where the horizontal electric field is generated and the function of reducing the resistance of the scanning line, and the function of shielding the thin film transistor on the first substrate side. One light shielding layer is made of the same film. For this reason, both having a plurality of functions can be formed simultaneously in the same process, which is very advantageous in terms of the manufacturing process. In addition, when the first light shielding layer is used in this manner, the characteristics of the thin film transistor are deteriorated due to the photoelectric effect in the channel region based on the back surface of the first substrate and the return light from the projection optical system, particularly in the case of a transmission type electro-optical device. Can be effectively prevented. The first conductive layer and the first light shielding layer are made of, for example, a single metal, an alloy, a metal silicide, or the like containing at least one of refractory metals such as Ti, Cr, W, Ta, and Mo. The first conductive layer is divided for each pixel electrode in the gap region between the row of pixel electrodes. Therefore, if the channel region of the thin film transistor and the first light shielding layer are arranged in the gap region between the column of pixel electrodes, The first light shielding layer and the first conductive layer do not overlap.
[0023]
In addition, by providing the first conductive layer identical to the first light-shielding layer in the gap region between the pixel electrode rows, the first conductive layer defines two sides along the scanning line of the opening region of each pixel. May be. On the other hand, the remaining two sides along the data line of the opening area of each pixel may be defined by a data line made of an Al film or the like. Accordingly, it is not necessary to provide a light shielding film for defining the opening area of each pixel on the second substrate side, or the light shielding film provided on the second substrate side is exclusively heat resistant to incident light in the electro-optical device. Alternatively, a film that is slightly retracted from the opening region for improving light resistance may be used.
[0024]
Alternatively, in another aspect of the electro-optical device of the present invention, the first conductive layer is formed between the thin film transistor and the pixel electrode formed on the first substrate, and the thin film transistor and the pixel. The same film as the plurality of second conductive layers that respectively relay-connect the electrodes, (ii) the same film as the conductive layer that forms the data line, (iii) the same film as the conductive layer that forms part of the thin film transistor, and ( iv) A layer composed of at least two films among the same films as the conductive first light shielding layer provided at a position covering at least the channel region of the thin film transistor when viewed from the first substrate side is laminated.
[0025]
According to this aspect, the same film as the second conductive layer described above, the same film as the conductive layer forming the data line, the same film as the conductive layer constituting a part of the thin film transistor, and the same film as the conductive first light shielding layer Among these, a first conductive layer having a three-dimensional structure in which layers composed of at least two films are stacked is constructed. Therefore, the redundant wiring structure on the upper side, the lower side, or both upper and lower sides of the scanning line makes it possible to reduce the resistance of the scanning line more remarkably and reliably. Furthermore, by providing the first conductive layer composed of a plurality of layers in the gap region between the rows of the pixel electrodes in this way, the degree of freedom of the raised height and shape when the lower surface of the pixel electrode is raised in a convex shape is increased, which is advantageous. It is.
[0026]
Alternatively, in another aspect of the electro-optical device of the present invention, the first conductive layer and (i) the thin film transistor and the pixel electrode formed on the first substrate are stacked and the thin film transistor and the pixel are stacked. The same film as the plurality of second conductive layers that respectively relay-connect the electrodes, (ii) the same film as the conductive layer that forms the data line, (iii) the same film as the conductive layer that forms part of the thin film transistor, and ( iv) Of the same film as the conductive first light shielding layer provided at a position covering at least the channel region of the thin film transistor when viewed from the first substrate side, the thin film transistor is made of one or a plurality of films different from the first conductive layer. By laminating the layers, the lower ground of the pixel electrode is raised in a convex shape in a region facing the first conductive layer.
[0027]
According to this aspect, the same film as the second conductive layer described above, the same film as the conductive layer forming the data line, the same film as the conductive layer constituting a part of the thin film transistor, and the same film as the conductive first light shielding layer Among these, a layer made of one or a plurality of films different from the first conductive layer and the first conductive layer are laminated. Therefore, in the gap region between the rows of pixel electrodes, it is advantageous because the degree of freedom for the raised height and shape when the lower ground of the pixel electrodes is raised convexly is advantageous.
[0028]
In another aspect of the electro-optical device of the present invention, the at least two contact holes are provided at one end of the first conductive layer in the direction along the scanning line and provided at the other end. Including.
[0029]
According to this aspect, since each first conductive layer is connected to the scan line via the contact hole provided at both ends in the direction along the scan line, the first conductive layer is scanned by the first conductive layer. The resistance in the direction along the scanning line can be efficiently reduced.
[0030]
In another aspect of the electro-optical device according to the aspect of the invention, the data line is at least partially embedded in a groove provided on the first substrate, and a lower ground of the pixel electrode is opposed to the data line. In the region to be flattened.
[0031]
According to this aspect, the data line is at least partially embedded in a groove provided on the first substrate, and the lower ground of the pixel electrode is planarized in a region facing the data line. Therefore, if the data line is arranged in the gap region between the pixel electrode columns where no horizontal electric field is generated during 1H inversion driving, the step corresponding to the presence of the data line is reduced. As a result, the electro-optic caused by the step in this region is reduced. The malfunction of the substance can be suppressed. That is, in a region where no lateral electric field is generated, the gap between the substrates is locally narrowed to prevent the electro-optical material from malfunctioning due to the lateral electric field, but the electro-optical material caused by the step is flattened. It actively prevents malfunctions.
[0032]
When providing the groove on the first substrate in this way, the groove may be dug on the upper surface of the first substrate, or the groove may be dug in the interlayer insulating film below the data line on the first substrate. Alternatively, a groove may be provided in the interlayer insulating film by digging a groove in the upper surface of the first substrate and forming an interlayer insulating film having a constant film thickness thereon, or a combination of these grooves.
[0033]
Further, if planarization is performed by providing grooves in this way, the manufacturing process can be simplified, light resistance and heat resistance compared to the case where planarization is performed by CMP processing, formation of an organic SOG film, or the like. This is advantageous in that no problem occurs.
[0034]
In another aspect of the electro-optical device according to the aspect of the invention, the thin film transistor is at least partially embedded in a groove provided on the first substrate, and a ground surface of the pixel electrode is a region facing the thin film transistor. Is flattened.
[0035]
According to this aspect, the thin film transistor is at least partially embedded in a groove provided on the first substrate, and the lower ground of the pixel electrode is planarized in a region facing the data line. Therefore, when a thin film transistor is arranged in a gap region between pixel electrode columns where no horizontal electric field is generated during 1H inversion driving, the operation failure of the electro-optic material due to a step corresponding to the presence of the thin film transistor is suppressed by the flattening. Can do.
[0036]
When the groove is provided on the first substrate in this way, the groove may be dug on the upper surface of the first substrate, or the groove may be dug in the interlayer insulating film below the thin film transistor on the first substrate. Then, a groove may be provided in the interlayer insulating film by digging a groove on the upper surface of the first substrate and forming an interlayer insulating film having a constant film thickness thereon, or a combination of these grooves.
[0037]
In another aspect of the electro-optical device of the present invention, the electro-optical device further includes a plurality of capacitor lines on the first substrate for adding storage capacitors to the plurality of pixel electrodes, and the capacitor lines are at least partially The pixel electrode is buried in a groove provided on the first substrate, and a lower ground of the pixel electrode is flattened in a region facing the capacitor line.
[0038]
According to this aspect, the voltage holding characteristic of the image signal in the pixel electrode is remarkably improved by applying the storage capacitor to the pixel electrode by using the capacitor line, so that the contrast ratio by the electro-optical device is increased. Is possible. The capacitor line is at least partially embedded in a groove provided on the first substrate, and the lower ground of the pixel electrode is flattened in a region facing the capacitor line. Therefore, the operation failure of the electro-optical material due to the step corresponding to the presence of the capacitance line can be suppressed by the planarization.
[0039]
When providing a groove on the first substrate in this manner, the groove may be dug on the upper surface of the first substrate, or the groove may be dug in the interlayer insulating film on the base side of the capacitance line on the first substrate. Alternatively, a groove may be provided in the interlayer insulating film by digging a groove in the upper surface of the first substrate and forming an interlayer insulating film having a constant film thickness thereon, or a combination of these grooves.
[0040]
In another aspect of the electro-optical device according to the aspect of the invention, at least one of the first and second substrates may further include a second light-shielding film that overlaps with a gap region between the pixel electrodes in a plan view.
[0041]
According to this aspect, since the gap region between the rows of the pixel electrodes on which the scanning lines are formed is covered with the second light shielding film, light leakage in the gap region can be prevented and the contrast ratio can be increased. Further, since the region where the electro-optic material is poorly aligned due to the lateral electric field and step near the edge of the pixel electrode can be hidden by the second light-shielding film, light leakage near the edge of the pixel electrode can be prevented. And the contrast ratio can be further increased. In particular, according to the present invention, since the alignment failure of the electro-optic material due to the transverse electric field and the alignment failure of the electro-optic material due to the step are reduced as described above, the image failure to be hidden by the second light shielding film in this aspect. The ratio of the area to the entire image display area may be low. Therefore, the aperture ratio of each pixel is increased, and a bright and high-contrast image display is possible.
[0042]
In addition, for example, in the gap region between the rows of the pixel electrodes, there is almost no poor alignment of the electro-optic material due to the step on the capacitor line that has been flattened. What is necessary is just to hide with a light shielding film. For example, if a light-shielding film that covers the thin film transistor formed in the gap region between the pixel electrode columns is provided, deterioration of transistor characteristics due to generation of photocurrent in the semiconductor layer constituting the thin film transistor by incident light is prevented. (However, in order to prevent such deterioration of the characteristics of the transistor, in addition to or instead of the second light-shielding film that defines the opening region of the pixel, at least the vicinity of the channel region of the thin film transistor is disposed on the first substrate side or the second light shielding film. A light shielding film covering from the two substrate sides may be provided). Further, for example, in the case of a transmissive electro-optical device, a part or all of the second light-shielding film that defines the opening region of each pixel is formed on the first substrate with a pixel electrode, a thin film transistor, a scanning line, a data line, etc. It may be provided on the side closer to the first substrate than one of the conductive layers constituting. However, it is desirable that the light shielding for preventing the generation of the photocurrent of the thin film transistor is positively performed by the second light shielding film or the other light shielding film that defines the opening region of the pixel.
[0043]
In the aspect including the second conductive layer described above, the at least two contact holes may be formed in the same process as a contact hole for connecting the second conductive layer and the thin film transistor.
[0044]
This configuration is advantageous in manufacturing because these contact holes can be formed in the same process.
[0045]
In another aspect of the electro-optical device of the present invention, the first conductive layer is formed of a light shielding film.
[0046]
According to this aspect, the first conductive layer made of the light shielding film can function as a built-in light shielding film for defining the opening area of the pixel or for shielding the thin film transistor.
[0047]
In this aspect, the first conductive layer and the data line may be at least partially overlapped.
[0048]
According to this structure, the data line and the second conductive layer are at least partially overlapped at a portion where incident light easily enters the thin film transistor, thereby preventing the incident light from entering the thin film transistor.
[0049]
Such an operation and other advantages of the present invention will become apparent from the embodiments described below.
[0050]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each of the following embodiments, the electro-optical device of the invention is applied to a liquid crystal device.
[0051]
(First embodiment)
The configuration of the electro-optical device according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms an image display region of an electro-optical device. FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on the TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed. FIG. 3 shows a region where a groove is dug on the TFT array substrate. 4 is an extracted plan view together with data lines and scanning lines, FIG. 4 is a cross-sectional view taken along the line AA ′ of FIG. 2, FIG. 5 is a cross-sectional view taken along the line BB ′ of FIG. 2 is a sectional view taken along the line CC ′ of FIG. 2, and FIG. 7 is a sectional view taken along the line EE ′ of FIG. FIG. 8 is a schematic plan view of a pixel electrode showing a potential polarity and a region in which a lateral electric field is generated in each electrode in the 1H inversion driving method, and FIG. 9 is a diagram of alignment of liquid crystal molecules when TN liquid crystal is used. FIG. 10 is a schematic cross-sectional view showing a state of alignment of liquid crystal molecules when VA liquid crystal is used. In FIGS. 4 to 6, the scale of each layer and each member is different in order to make each layer and each member recognizable on the drawing.
[0052]
In FIG. 1, a plurality of pixels formed in a matrix that forms an image display area of the electro-optical device according to the present embodiment includes a plurality of pixel electrodes 9 a and a plurality of TFTs 30 for controlling the pixel electrodes 9 a in a matrix. The data line 6 a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. good. Further, the scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,..., Gm are applied to the scanning line 3a in a pulse-sequential manner in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,..., Sn supplied from the data line 6a is obtained by closing the switch of the TFT 30 serving as a switching element for a certain period. Write at a predetermined timing. Image signals S1, S2,..., Sn written to the liquid crystal as an example of the electro-optical material via the pixel electrode 9a are between the counter electrodes (described later) formed on the counter substrate (described later). Is held for a certain period. The liquid crystal modulates light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gradation display. In the normally white mode, incident light cannot pass through the liquid crystal part according to the applied voltage. In the normally black mode, incident light passes through the liquid crystal part according to the applied voltage. Light that has a contrast corresponding to the image signal is emitted from the electro-optical device as a whole. Here, in order to prevent the held image signal from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode.
[0053]
In the present embodiment, driving is performed using the 1H inversion driving method described above (see FIG. 8). As a result, it is possible to display an image with reduced flicker generated in a frame or field period and particularly reduced vertical crosstalk while avoiding deterioration of the liquid crystal due to application of a DC voltage.
[0054]
In FIG. 2, a plurality of transparent pixel electrodes 9a (outlined by dotted line portions 9a ′) are provided in a matrix on the TFT array substrate of the electro-optical device. A data line 6a, a scanning line 3a, and a capacitor line 3b are provided along each boundary. The data line 6a is electrically connected to a source region described later in the semiconductor layer 1a made of, for example, a polysilicon film through the contact hole 5. The pixel electrode 9a relays a barrier layer 82 indicated by a slanting region in the lower left of the drawing as an example of the second conductive layer, thereby forming a drain region described later in the semiconductor layer 1a via the contact holes 83 and 84. Electrical connection. In addition, the scanning line 3a is disposed so as to face the channel region 1a ′ indicated by the hatched region in the lower right portion of the semiconductor layer 1a, and the scanning line 3a functions as a gate electrode. As described above, the pixel switching TFT 30 in which the scanning line 3a is opposed to the channel region 1a ′ as a gate electrode is provided at each intersection of the scanning line 3a and the data line 6a.
[0055]
The capacitor line 3b has a main line portion extending substantially linearly along the scanning line 3a, and a protruding portion protruding upward in the drawing along the data line 6a from a location intersecting the data line 6a.
[0056]
In the present embodiment, in particular, the first conductive layer 81 indicated by the hatched area in the lower left part of the drawing is formed so as to overlap the scanning line 3a and to be divided for each pixel electrode 9a along the scanning line 3a. As will be described in detail later, in the region facing the first conductive layer 81, the lower ground of the pixel electrode 9 a is raised in a convex shape according to the presence of the first conductive layer 81. Each first conductive layer 81 is connected to the scan line 3a via two contact holes 85 and 86 spaced along the scan line 3a. Each first conductive layer 81 is used as a redundant wiring of the scan line 3a. Also works. Further, the first conductive layer 81 and the barrier layer 82 are made of the same film.
[0057]
In FIG. 2, in each region along the scanning line 3b surrounded by a thick line, a first light shielding film 11a including a portion covering the TFT 30 from the back side (TFT array substrate side) is formed on the main line portion of the scanning line 3a and the capacitor line 3b. It is formed in a stripe shape along. The first light shielding film 11a protrudes downward in the figure from a position facing the TFT 30 to a position covering the contact hole 5, and reliably shields the TFT 30 from returning light.
[0058]
As shown in FIG. 3, in addition to the configuration shown in FIG. 2, in this embodiment, in particular, on the TFT array substrate, the area along each data line 6 a including each data line 6 a and each TFT 30 and along the capacitor line 3 b. A mesh-like groove 201 is provided in a region indicated by oblique lines in the figure. Thereby, the data line 6a, the TFT 30 and the capacitor line 3b are partially planarized. That is, in FIG. 2, a flattening process is performed on a part of each barrier layer 82, each data line 6a, each TFT 30, and the capacitor line 3b except for the rectangular region where the first conductive layer 81 is formed along each scanning line 3a. It has been subjected.
[0059]
Next, as shown in the cross-sectional view of FIG. 4, the electro-optical device includes a transparent TFT array substrate 10 and a transparent counter substrate 20 disposed to face the TFT array substrate 10. The TFT array substrate 10 is made of, for example, a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20 is made of, for example, a glass substrate or a quartz substrate. A pixel electrode 9a is provided on the TFT array substrate 10, and an alignment film 16 that has been subjected to a predetermined alignment process such as a rubbing process is provided above the pixel electrode 9a. The pixel electrode 9a is made of a transparent conductive thin film such as an ITO (Indium Tin Oxide) film. The alignment film 16 is made of an organic thin film such as a polyimide thin film.
[0060]
On the other hand, a counter electrode 21 is provided over the entire surface of the counter substrate 20, and an alignment film 22 subjected to a predetermined alignment process such as a rubbing process is provided below the counter electrode 21. The counter electrode 21 is made of a transparent conductive thin film such as an ITO film. The alignment film 22 is made of an organic thin film such as a polyimide thin film.
[0061]
The TFT array substrate 10 is provided with a pixel switching TFT 30 that controls switching of each pixel electrode 9a at a position adjacent to each pixel electrode 9a.
[0062]
As shown in FIG. 4, the counter substrate 20 is further provided with a second light shielding film 23 in a non-opening region of each pixel. Therefore, incident light does not enter the channel region 1a ′, the low concentration source region 1b, and the low concentration drain region 1c of the semiconductor layer 1a of the pixel switching TFT 30 from the counter substrate 20 side. Furthermore, the second light-shielding film 23 has functions of improving contrast and preventing color mixture of color materials when a color filter is formed. In the present embodiment, the light shielding data line 6a made of Al or the like shields the portion along the data line 6a in the non-opening area of each pixel, whereby the data line 6a in the opening area of each pixel. The non-opening region along the data line 6a may be configured to be shielded by the second light shielding film 23 provided on the counter substrate 20 redundantly or independently. May be.
[0063]
Between the TFT array substrate 10 and the counter substrate 20, which are configured as described above and are arranged so that the pixel electrode 9 a and the counter electrode 21 face each other, an electro-optic substance is placed in a space surrounded by a seal material described later. Liquid crystal, which is an example, is sealed and a liquid crystal layer 50 is formed. The liquid crystal layer 50 takes a predetermined alignment state by the alignment films 16 and 22 in a state where an electric field from the pixel electrode 9a is not applied. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one kind or several kinds of nematic liquid crystals are mixed. The sealing material is an adhesive made of, for example, a photo-curing resin or a thermosetting resin for bonding the TFT array substrate 10 and the counter substrate 20 around them, and the distance between the two substrates is set to a predetermined value. Gap materials such as glass fibers or glass beads are mixed.
[0064]
In the present embodiment, in particular, the first light shielding film 11 a is formed on the TFT array substrate 10. The first light shielding film 11a shields the return light from the back surface of the TFT array substrate 10 and the projection optical system, and effectively prevents the characteristics of the TFT 30 from deteriorating due to the photoelectric effect in the channel region 1a ′ based on this light. . The first light shielding film 11a is made of, for example, a single metal, an alloy, a metal silicide, or the like containing at least one of refractory metals such as Ti, Cr, W, Ta, and Mo. In particular, when a single optical system is configured by combining a plurality of electro-optical devices via a prism or the like for use in a multi-plate color projector or the like, from a projection light portion that penetrates the prism or the like from another electro-optical device. Since the return light is strong, it is very effective to provide the first light shielding film 11a on the lower side of the TFT 30 in this way.
[0065]
Further, a base insulating film 12 is provided between the first light shielding film 11 a and the pixel switching TFT 30. The base insulating film 12 is formed on the entire surface of the TFT array substrate 10 to prevent the TFT 30 from being contaminated by the first light-shielding film 11a, and when the surface of the TFT array substrate 10 is polished, dirt remaining after cleaning, etc. Thus, the pixel switching TFT 30 has a function of preventing deterioration of characteristics. The base insulating film 12 is, for example, a highly insulating glass such as NSG (non-doped silicate glass), PSG (phosphorus silicate glass), BSG (boron silicate glass), BPSG (boron phosphorus silicate glass), a silicon oxide film, or a nitride. It consists of a silicon film.
[0066]
In the present embodiment, the semiconductor layer 1a extends from the high-concentration drain region 1e to serve as the first storage capacitor electrode 1f, and a part of the capacitor line 3b facing the second storage capacitor electrode serves as the second storage capacitor electrode, and includes the gate insulating film. The storage capacitor 70 is configured by extending the insulating thin film 2 from a position facing the scanning line 3a to form a first dielectric film sandwiched between these electrodes.
[0067]
In FIG. 4, the pixel switching TFT 30 has an LDD (Lightly Doped Drain) structure, and includes a scanning line 3a, a channel region 1a ′ of the semiconductor layer 1a in which a channel is formed by an electric field from the scanning line 3a, and scanning. Insulating thin film 2 including a gate insulating film that insulates line 3a from semiconductor layer 1a, data line 6a, low concentration source region 1b and low concentration drain region 1c of semiconductor layer 1a, high concentration source region 1d of semiconductor layer 1a, and high A concentration drain region 1e is provided. A corresponding one of the plurality of pixel electrodes 9 a is relay-connected to the high-concentration drain region 1 e by a barrier layer 82 through contact holes 83 and 84. Further, a first interlayer insulating film 91 is formed on the scanning line 3a and the capacitor line 3b. The first interlayer insulating film 91 is formed with the contact hole 5 leading to the high concentration source region 1d and the contact hole 83 leading to the high concentration drain region 1e. Yes.
[0068]
On the first interlayer insulating film 91, a barrier layer 82 is formed that relay-connects the TFT 30 and the pixel electrode 9 a via contact holes 83 and 84. Thus, since the high concentration drain region 1e and the pixel electrode 9a are electrically connected via the contact holes 83 and 84 via the barrier layer 80a, one contact hole is opened from the pixel electrode 9a to the drain region. Compared to the case, the diameters of the contact hole 8a and the contact hole 8b can be reduced. The barrier layer 82 is made of, for example, a single metal, an alloy, a metal silicide, or the like containing at least one of refractory metals such as Ti, Cr, W, Ta, and Mo. Thereby, good electrical connection can be established between the barrier layer 82 and the pixel electrode 9a through the contact hole 84. The film thickness of the barrier layer 82 is preferably about 50 nm or more, for example. If the thickness is about 50 nm, the possibility of penetrating through the contact hole 84 in the manufacturing process is reduced. The planar shape of each contact hole of this embodiment may be a circle, a rectangle, or other polygonal shape, but the circle is particularly useful for preventing cracks in the interlayer insulating film around the contact hole. In order to obtain good electrical connection, it is preferable that wet etching is performed after dry etching to slightly taper these contact holes.
[0069]
On the barrier layer 82, the second interlayer insulating film 4 is formed in which the contact hole 5 leading to the high concentration source region 1d and the contact hole 84 leading to the barrier layer 82 are formed.
[0070]
A data line 6a is formed on the second interlayer insulating film 4, and a third interlayer insulating film 7 in which a contact hole 84 to the barrier layer 82 is further formed is formed thereon. The above-described pixel electrode 9a is provided on the upper surface of the third interlayer insulating film 7 thus configured.
[0071]
As shown in FIG. 5, a data line 6a is provided in a non-opening region of each pixel located in a gap region between columns of pixel electrodes 9a adjacent to each other in the right and left in FIG. Of the outline of the opening area of the pixel, a portion along the data line 6a is defined, and light leakage in the non-opening area is prevented by the data line 6a. A storage capacitor 70 is formed under the data line 6a by using a portion protruding from the main line portion of the capacitor line 3b along the data line 6a. It has been.
[0072]
As shown in FIGS. 4 and 5, in this embodiment, in particular, a groove 201 is provided in a planar region (see FIG. 3) facing each data line 6 a including each data line 6 a and each TFT 30 on the TFT array substrate 10. It has been. Thereby, the data line 6a and the TFT 30 are flattened.
[0073]
As shown in FIG. 6, a scanning line 3a and a capacitor line 3b are provided in the non-opening region of each pixel located in the gap region between the rows of pixel electrodes 9a adjacent in the vertical direction in FIG. The first light-shielding film 11a provided on the substrate 10 and the second light-shielding film 23 provided on the counter substrate 20 define a portion along the scanning line 3a in the outline of the opening area of each pixel. Light leakage in the opening region is prevented.
[0074]
As shown in FIGS. 4 and 6, in this embodiment, in particular, the groove 201 is provided in the planar region (see FIG. 3) facing the scanning line 3a on the TFT array substrate 10 except for the gate electrode portion of the TFT 30. Absent. On the other hand, a groove 201 is provided in a planar region facing a part of the capacitor line 3b (the main line portion along the edge near the scanning line 3a). That is, the scanning line 3a is not flattened, and the underlying surface of the pixel electrode 9a (in this embodiment, the surface of the third interlayer insulating film 7) is the scanning line 3a, the first conductive layer 81, and the like. Are stacked and are raised in a bank shape in the gap region between the rows of the pixel electrodes 9a that are not flattened, and a bank-shaped portion 301 is formed. Here, in particular, the first conductive layer 81 is formed on the scanning line 3a, and the barrier layer 82 is formed on the portion of the capacitor line 3b that is not flattened. 301 is configured to be actively excited. In addition, the first light shielding film 11a is also formed in the gap region between the rows of the pixel electrodes 9a, and contributes to the rise of the bank-shaped portion 301. The edge of the pixel electrode 9a is formed on the bank-shaped portion 301.
[0075]
As shown in FIG. 7, in the present embodiment, in particular, the island-shaped first conductive layers 81 arranged along the scanning line 3a are connected to the scanning line 3a via the contact holes 85 and 86, and the scanning line It functions as a redundant wiring 3a. Furthermore, not only can the resistance of the scanning line 3a be reduced, but also by fixing the first conductive layer 81 to the potential of the scanning line 3a, it is possible to prevent charge leakage due to the generation of stray capacitance.
[0076]
These contact holes 85 and 86 are preferably formed in the same process as the contact hole 83 (see FIG. 4) for connecting the second conductive layer 82 and the TFT 30. Furthermore, in the present embodiment, since the first conductive layer 81 is made of a light shielding film, the first conductive layer 81 functions as a built-in light shielding film for defining the opening area of the pixel and for shielding the TFT 30. Further, the end portion of the first conductive layer 81 and the edge portion of the data line 6a are slightly overlapped when seen in a plan view, thereby preventing incident light from entering the TFT 30 more reliably.
[0077]
Here, with reference to FIG. 8, the relationship between the voltage polarity of the adjacent pixel electrodes 9a and the lateral electric field generation region in the 1H inversion driving method employed in this embodiment will be described.
[0078]
That is, as shown in FIG. 8A, during the period in which the image signal of the nth (where n is a natural number) field or frame is displayed, the liquid crystal drive potential indicated by + or − is displayed for each pixel electrode 9a. The polarity is not inverted, and the pixel electrode 9a is driven with the same polarity for each row. Thereafter, as shown in FIG. 8B, when the image signal of the (n + 1) th field or one frame is displayed, the polarity of the liquid crystal driving potential at each pixel electrode 9a is inverted, and the image of the (n + 1) th field or one frame is displayed. During the signal display period, the polarity of the liquid crystal driving potential indicated by + or − is not inverted for each pixel electrode 9a, and the pixel electrode 9a is driven with the same polarity for each row. Then, the states shown in FIGS. 8A and 8B are repeated with a period of one field or one frame, and driving by the 1H inversion driving method in this embodiment is performed. As a result, according to the present embodiment, it is possible to display an image with reduced crosstalk and flicker while avoiding deterioration of the liquid crystal due to application of a DC voltage. This 1H inversion driving method is advantageous in that there is almost no vertical crosstalk compared to the 1S inversion driving method. In the 1H inversion driving method according to the present invention, the polarity of the driving potential may be inverted for each row, or may be inverted for every two adjacent rows or for every plurality of rows.
[0079]
As can be seen from FIGS. 8A and 8B, in the 1H inversion driving method, the lateral electric field generation region C1 is always near the gap region between the rows of the pixel electrodes 9a adjacent to each other in the Y direction.
[0080]
Therefore, as shown in FIGS. 4 and 6, in the present embodiment, a bank-like portion 301 is formed, and a vertical electric field in the vicinity of the edge of the pixel electrode 9 a arranged on the bank-like portion 301 is strengthened. More specifically, as shown in FIG. 6, the distance d1 between the vicinity of the edge of the pixel electrode 9 a disposed on the bank-shaped portion 301 and the counter electrode 21 is reduced by the level difference of the bank-shaped portion 301. On the other hand, as shown in FIG. 5, the data line 6a has been flattened, and the distance d2 between the vicinity of the edge of the pixel electrode 9a and the counter electrode 21 is the majority of the pixel electrode. The groove 201 is formed so as to be substantially the same as the distance D between the pixel electrode 9a and the counter electrode 21 in the central region that occupies. Here, the distance d2 between the vicinity of the edge of the pixel electrode 9a in the flattened portion and the counter electrode 21 is set to satisfy the relationship of d2 + 300 nm ≧ D with the layer thickness D of the liquid crystal in the light transmission region. That is, if a step of 300 nm or more occurs between the layer thickness D of the liquid crystal in a region where no lateral electric field is generated, light leakage may occur.
[0081]
Therefore, the vertical electric field between the pixel electrode 9a and the counter electrode 21 can be strengthened in the horizontal electric field generating region C1 shown in FIG. In FIG. 6, even when the distance d1 is narrowed, the gap W1 between the adjacent pixel electrodes 9a is constant, so that the magnitude of the lateral electric field that increases as the gap W1 narrows is also constant. Therefore, the vertical electric field with respect to the horizontal electric field can be locally increased in the horizontal electric field generation region C1 shown in FIG. 8, and as a result, the vertical electric field becomes more dominant, thereby generating the horizontal electric field generation region C1. Therefore, it is possible to prevent the alignment failure of the liquid crystal due to the transverse electric field.
[0082]
As shown in FIG. 5, since the data line 6a has been flattened, a liquid crystal alignment defect due to a step due to the presence or absence of the data line 6a or the like occurs in this portion. Can be reduced. Since the flattening process is performed here, the distance d2 between the pixel electrode 9a and the counter electrode 21 is not shortened, so that the vertical electric field is not strengthened, but in this portion, as shown in FIG. No horizontal electric field is generated between the pixel electrodes 9a adjacent to each other. Therefore, in this part, the alignment state of the liquid crystal can be made extremely good by the flattening process without taking measures against the transverse electric field.
[0083]
As a result of the above, according to the present embodiment, focusing on the characteristics of the horizontal electric field generated in the 1H inversion driving method, the edge of the pixel electrode 9a is arranged in the bank-shaped portion 301 in the horizontal electric field generation region C1. In addition, the adverse effect due to the horizontal electric field is reduced by increasing the vertical electric field, and at the same time, the adverse effect due to the step on the surface of the pixel electrode 9a is reduced by performing planarization in a region where the horizontal electric field does not occur. Thus, by comprehensively reducing the alignment failure of the liquid crystal due to the transverse electric field and the alignment failure of the liquid crystal due to the step, the second light-shielding film 23 for concealing the alignment failure portion of the liquid crystal can be made small (however, the bank-like portion In order to cover the liquid crystal misalignment portion caused by the step in 301, it is desirable to set the width of the second light shielding film 23 slightly wider than the width of the bank-shaped portion 301). Therefore, the aperture ratio of each pixel can be increased without causing image defects such as light omission, and finally, a high-quality image display with a high contrast ratio can be achieved.
[0084]
By the way, according to the research of the present inventor, the layer thickness of the liquid crystal layer 50 maintains the light resistance at a certain level, does not make the injection process of the liquid crystal 50 difficult, and the liquid crystal molecules move favorably by applying an electric field during operation. In order to do so, a certain layer thickness (for example, about 3 μm according to the current technology) is required. On the other hand, if the gap W1 (see FIG. 6) between the adjacent pixel electrodes 9a is shorter than the distance d1 between the pixel electrode 9a and the counter electrode 21 in this portion (ie, W1 <d1), It has been found that the adverse effects of transverse electric fields begin to become evident. Therefore, if the layer thickness D of the liquid crystal layer 50 (see FIG. 5 and FIG. 6) is simply reduced as a whole in order to increase the aperture ratio of the fine pitch pixels, it becomes difficult to control the cell gap and the light resistance. Decrease, difficulty of injection process, malfunction of liquid crystal molecules, etc. occur. On the contrary, in order to increase the aperture ratio of a fine pitch pixel, if the gap W1 between adjacent pixel electrodes 9a is simply narrowed without thinning the liquid crystal layer 50, the horizontal electric field is larger than the vertical electric field. Therefore, the alignment failure of the liquid crystal due to the lateral electric field becomes obvious. In consideration of such characteristics of the liquid crystal device, the layer thickness d1 of the liquid crystal layer 50 is reduced (for example, to about 1.5 μm) only in the region where the lateral electric field is generated as in the present embodiment described above, and the pixel electrode 9a. In other regions occupying most of the liquid crystal layer 50, by not reducing the layer thickness D of the liquid crystal layer 50, the layer D in the light transmission region of the liquid crystal layer 50 can be sufficiently secured (for example, about 3 μm) and a lateral electric field can be secured. The configuration in which the gap W1 between the adjacent pixel electrodes 9a can be narrowed while being relatively unenhanced is very effective in achieving a high aperture ratio of a fine pitch pixel and a high definition of a display image.
[0085]
Particularly in the present embodiment, the pixel electrode 9a is preferably arranged in a plane so as to satisfy the relationship of 0.5D <W1 in FIG. 6, and further, a bank-shaped portion so as to satisfy the relationship of d1 + 300 nm (nanometer) ≦ D 301 is formed. That is, if the bank portions 301 are raised so that the pixel electrodes 9a are not so close to each other and the step is increased to 300 nm or more, the vertical electric field in this region is reduced to the extent that the adverse effect due to the horizontal electric field does not practically surface. Can be larger than It is effective to make the gap W1 and the gap W2 as small as possible in order to increase the aperture ratio of pixels with a fine pitch and to increase the definition of the display image. However, in order to prevent the adverse effect of the lateral electric field from becoming obvious. Unnecessarily, the gap W1 cannot be reduced. Here, if the gap W1 is set small until W1≈d1, it is most effective for increasing the aperture ratio of the fine pitch pixels without degrading the image quality.
[0086]
Furthermore, in the present embodiment, it is preferable that the edge of the pixel electrode 9a is positioned at the edge in the width direction of the upper surface extending in the longitudinal direction in the bank-shaped portion 301. With this configuration, the distance d1 between the pixel electrode 9a and the counter electrode 21 at the edge can be shortened by making the maximum use of the height of the bank-shaped portion 301. At the same time, the interval W1 between adjacent pixel electrodes 9a in which a lateral electric field is generated can be reduced by making the maximum use of the width of the upper surface of the bank-shaped portion 301. Accordingly, the vertical electric field can be strengthened with respect to the horizontal electric field in the horizontal electric field generating region C1 by using the shape of the bank-shaped portion 301 very efficiently.
[0087]
The bank-like portion 301 described above is formed by using a conductive film or an interlayer insulating film that forms the scanning line 3a, the capacitor line 3b, the first conductive layer 81, the barrier layer 82, the second light shielding film 23, and the TFT 30. However, during the stacking process, a film for forming a bank is additionally formed locally between the TFT array substrate 10 and the pixel electrode 9a, or the surface on the TFT array substrate 10 is formed in a bank shape by etching or the like. Or by forming the surface of an interlayer insulating film or the like interposed between the surface of the TFT array substrate 10 and the pixel electrode 9a into a bank shape by etching or the like. The cross-sectional shape of the bank-shaped portion 301 cut perpendicularly to the longitudinal axis is, for example, trapezoidal, triangular, semicircular, semielliptical, semicircular or semielliptical where the vicinity of the top is flat, or the inclination of the side. Various shapes such as a quadratic curve, a cubic curve, a substantially trapezoidal shape, and a substantially triangular shape that gradually increase as the distance to the top is conceivable. Furthermore, it is possible to perform a planarization process only partially on the main line portions of the scanning lines 3a and the capacitor lines 3b shown in FIG. For example, these wirings may be partially embedded in grooves formed in the TFT array substrate 10 or the interlayer insulating film to form a bank-like portion having a desired height in a desired region. Therefore, in practice, it is desirable to appropriately adopt a cross-sectional shape that can reduce the alignment defect of the liquid crystal caused by the step according to the properties of the liquid crystal. At the same time, for each film thickness that defines the height of the bank-shaped portion 301 such as the film thickness of the first conductive layer 81 and the film thickness of the first light shielding film 11a, the bank-shaped portion 301 having a desired height is formed. It is desirable to set to.
[0088]
On the other hand, as shown in FIGS. 2 and 6, according to the present embodiment, each first conductive layer 81 formed in a longitudinal shape by being divided into pixel electrodes 9a along the scanning line 3a is planar. As shown in FIG. 2, the scanning line 3a is connected to the scanning line 3a via contact holes 85 and 86 spaced apart from each other along the scanning line 3a. Accordingly, it is possible to reduce the resistance of the scanning line 3a while reducing the width of the scanning line 3a. As a result, the contrast ratio can be improved and the occurrence of crosstalk and ghost can be reduced, and it is possible to cope with a high driving frequency. In particular, since the two contact holes 85 and 86 are provided at both ends of each first conductive layer 81 in the direction along the scanning line 3a as viewed in a plan view, each first conductive layer 81 causes the scanning line. In 3a, it is possible to efficiently reduce the resistance in the direction along the scanning line 3a. Note that three or more contact holes may be formed in each first conductive layer 81 in the direction of the scanning line.
[0089]
In addition, since the first conductive layer 81 is divided for each pixel electrode 9a, the data line 6a formed in the gap region between the columns of the pixel electrodes 9a and the first conductive layer 81 do not overlap. . For this reason, in the gap region between the columns of the pixel electrodes 9a, it is possible to avoid a situation where the lower ground of the pixel electrodes 9a (that is, the surface of the third interlayer insulating film 7) becomes thick due to the presence of the first conductive layer 81. The presence of the conductive layer 81 does not hinder flattening in the vicinity of the data line 6a (see FIG. 5). Further, in the gap region between the columns of the pixel electrodes 9a, the first conductive layer 81 and the semiconductor layer 1a constituting the data line 6a and the TFT 30 do not adversely affect each other due to capacitive coupling or the like.
[0090]
Here, as shown in FIG. 9B, in the present embodiment, the liquid crystal layer 50 is preferably composed of TN (Twisted Nematic) liquid crystal, and the side surface of the bank-shaped portion 301 is tapered. In addition, the inclination direction of the pretilt angle θ on the TFT array substrate 10 of the TN liquid crystal is matched with the inclination direction of the taper. Here, “the tilt directions are aligned” means that the tilt directions of the two coincide with each other to the extent that a good liquid crystal alignment state is obtained which is very close to the case where the liquid crystal layer thickness D is constant. The allowable range is appropriately determined experimentally, empirically and theoretically.
[0091]
That is, as shown in FIG. 9A, the liquid crystal molecules 50a of the TN liquid crystal are transferred from the TFT array substrate 10 to the counter substrate 20 in a state where each liquid crystal molecule 50a is basically substantially parallel to the substrate surface when no voltage is applied. The liquid crystal molecules 50a are aligned so as to rise vertically from the substrate surface as indicated by arrows in the voltage application state while being gradually twisted toward the surface. For this reason, as shown in FIG. 9B, if the side surface of the bank-shaped portion 301 is tapered, and the inclination direction of the pretilt angle θ of the TN liquid crystal is aligned with the inclination direction of the taper, Good liquid crystal between the bank portion 301 and the counter substrate 20 is close to the case where the liquid crystal layer thickness D is constant even though the liquid crystal layer thickness d1 in FIG. 6 gradually decreases along the side surface. An alignment state is obtained. That is, it is possible to suppress the liquid crystal alignment defect caused by the step caused by the presence of the bank-like portion 301 that reduces the liquid crystal alignment defect caused by the transverse electric field as much as possible. If the inclination direction of the pretilt angle θ of the TN liquid crystal and the inclination direction of the taper are not matched as shown in FIG. 9C, another liquid crystal is provided between the bank-shaped portion 301 and the counter substrate 20. The liquid crystal molecules 50b rising in the opposite direction to the molecules 50a are generated in the vicinity of the bank-shaped portion 301, and this causes a liquid crystal alignment defect in which the alignment state is discontinuous. Therefore, such a region is preferably hidden by forming a light shielding film on the counter substrate 20 or the TFT array substrate 10.
[0092]
Alternatively, as shown in FIG. 10B, in the present embodiment, the liquid crystal layer 50 ′ may be provided with a bank-like portion 301 ′ made of VA (Vertically Aligned) liquid crystal and not tapered.
[0093]
That is, as shown in FIG. 10A, the VA liquid crystal is aligned such that each liquid crystal molecule 50a ′ is basically perpendicular to the substrate surface when no voltage is applied. In the region where the side surface of the bank-like portion exists, the liquid crystal alignment has to be disturbed. However, if the side surface of the bank-like portion 301 ′ is not tapered as described above, the liquid crystal portion whose orientation is disturbed on the side surface is minimized. Can be small. Accordingly, both the portion of the pixel electrode 9a at a substantially flat portion near the top of the bank-shaped portion 301 ′ and the portion of the pixel electrode 9a at a substantially flat portion under the bank-shaped portion 301 ′ are shown in FIG. As shown in FIG. 10B, a good liquid crystal alignment state close to the case where the layer thickness D of the liquid crystal in 10A is constant is obtained.
[0094]
In the embodiment described above, the flattening process is performed by digging the trench 201 in the TFT array substrate 10 and embedding the data lines 6a and the like. However, the underlying insulating film 12, the first interlayer insulating film 91, and the second interlayer insulating are performed. A groove may be formed in the film 4, or the step on the upper surface of the third interlayer insulating film 7 located above the data line 6 a or the like is cut flat by CMP (Chemical Mechanical Polishing) or the like, or the organic SOG is removed. The flattening treatment may be performed by using the flattening.
[0095]
Further, in the embodiment described above, the pixel switching TFT 30 preferably has an LDD structure as shown in FIG. 4, but does not implant impurity ions into the low concentration source region 1b and the low concentration drain region 1c. Or a self-aligned TFT that forms high concentration source and drain regions in a self-aligned manner by implanting impurity ions at a high concentration using a gate electrode formed of a part of the scanning line 3a as a mask. . In this embodiment, only one gate electrode of the pixel switching TFT 30 is arranged between the high concentration source region 1d and the high concentration drain region 1e. However, two or more gate electrodes are provided between these gate electrodes. You may arrange. If the TFT is configured with dual gates or triple gates or more in this way, leakage current at the junction between the channel and the source and drain regions can be prevented, and the off-time current can be reduced.
[0096]
(Manufacturing process of the first embodiment)
Next, a manufacturing process on the TFT array substrate side constituting the electro-optical device according to the first embodiment having the above-described configuration will be described with reference to FIG. FIG. 11 is a process diagram showing each layer on the TFT array substrate side in each process corresponding to the BB ′ section of FIG. 2 and the CC ′ section of FIG. 2 in the same manner as FIGS. .
[0097]
First, as shown in step (a) of FIG. 11, a TFT array substrate 10 such as a quartz substrate, a hard glass substrate, or a silicon substrate is first prepared, and a groove is formed in a region where the data line 6a and the like as shown in FIG. 201 is formed. Subsequently, a light-shielding film is formed on the entire surface of the TFT array substrate 10 from a refractory metal such as Ti, Cr, W, Ta, and Mo by a sputtering process or a vapor deposition process, and thereafter, a photolithography process, an etching process, and the like. A first light-shielding film 11 a having a planar pattern as shown in 2 is formed inside and outside the groove 201.
[0098]
Next, as shown in step (b) of FIG. 11, the scanning lines 3a, the capacitor lines 3b, and the data lines 6a are formed on the TFT array substrate 10 by using a thin film forming technique. In parallel with this, the TFT 30 and the storage capacitor 70 as shown in FIG. 4 are formed.
[0099]
More specifically, on the TFT array substrate 10 on which the groove 201 and the first light-shielding film 11a are formed, for example, TEOS (tetra-ethyl ortho-silicate) gas, TEB (tetra・ Uses silicate glass film such as NSG, PSG, BSG, BPSG, silicon nitride film, silicon oxide film, etc., using ethyl boatrate) gas, TMOP (tetramethyloxy phosphite) gas, etc. A base insulating film 12 having a thickness of about 500 to 2000 nm is formed. Next, an amorphous silicon film is formed on the base insulating film 12 by low pressure CVD or the like and annealed to grow a polysilicon film in a solid phase. Alternatively, a polysilicon film is directly formed by a low pressure CVD method or the like without passing through an amorphous silicon film. Next, a semiconductor layer 1a having a predetermined pattern including the first storage capacitor electrode 1f as shown in FIG. 2 is formed by subjecting this polysilicon film to a photolithography process, an etching process, and the like. Next, the insulating thin film 2 including the first dielectric film for forming the storage capacitor is formed together with the gate insulating film of the TFT 30 shown in FIG. 4 by thermal oxidation or the like. As a result, the semiconductor layer 1a has a thickness of about 30 to 150 nm, preferably about 35 to 50 nm, and the insulating thin film 2 has a thickness of about 20 to 150 nm, preferably about 30. The thickness is ˜100 nm. Next, a polysilicon film is deposited to a thickness of about 100 to 500 nm by a low pressure CVD method, and P (phosphorus) is further thermally diffused to make the polysilicon film conductive, followed by a photolithography process and an etching process. Thus, the scanning lines 3a and the capacitor lines 3b having a predetermined pattern as shown in FIG. 2 are formed. The scanning line 3a and the capacitor line 3b may be formed of a metal alloy film such as a refractory metal or metal silicide, or may be a multilayer wiring combined with a polysilicon film or the like. Next, a pixel having an LDD structure including the low concentration source region 1b, the low concentration drain region 1c, the high concentration source region 1d, and the high concentration drain region 1e by doping impurity ions in two steps of low concentration and high concentration. A switching TFT 30 is formed.
[0100]
In parallel with the step (b) of FIG. 11, peripheral circuits such as a data line driving circuit and a scanning line driving circuit constituted by TFTs may be formed in the peripheral part on the TFT array substrate 10.
[0101]
Next, as shown in step (c) of FIG. 11, a first interlayer insulating film 91 made of a high temperature silicon oxide film (HTO film) or silicon nitride film is deposited on the entire surface by low pressure CVD, plasma CVD or the like. At this time, in order to construct an additional storage capacitor between the barrier layer 82 and the storage capacitor electrode 1f, the first interlayer insulating film 91 functioning as a dielectric between the two is formed with a relatively thin thickness of about 200 nm or less. It may also be deposited. Alternatively, if such an additional storage capacitor is unnecessary, the first interlayer insulating film 91 may be deposited to a thickness of about 200 to 1000 nm. However, the first interlayer insulating film 91 may be composed of a multilayer film, and the first interlayer insulating film 91 can be formed by various known techniques generally used for forming a gate insulating film of a TFT. .
[0102]
A contact hole 82 for electrically connecting the barrier layer 82 and the high concentration drain region 1e of the semiconductor layer as shown in FIGS. 2 and 4 is opened on the first interlayer insulating film 91 formed in this way. To do. At the same time, contact holes 85 and 86 for electrically connecting the scanning line 3a and the first conductive layer 81 are opened. After the opening of these contact holes, the first conductive layer 81 and the barrier layer 82 having a predetermined film thickness are formed from the same film so that the height of the bank-shaped portion 301 becomes a desired height as described above. . For example, as in the case of the first light-shielding film 11a, a conductive film is formed from a refractory metal such as Ti, Cr, W, Ta, and Mo by a sputtering process or a vapor deposition process, and then a photolithography process, an etching process, and the like. Thus, the first conductive layer 81 and the barrier layer 82 are formed at predetermined positions inside and outside the groove 201 as shown in FIG.
[0103]
Subsequently, NSG, PSG, BSG, and the like using, for example, atmospheric pressure or reduced pressure CVD method or TEOS gas so as to cover the stacked body including the first conductive layer 81, the barrier layer 82, and the first interlayer insulating film 91. A second interlayer insulating film 4 made of a silicate glass film such as BPSG, a silicon nitride film or a silicon oxide film is formed. The second interlayer insulating film 4 has a thickness of about 1000 to 2000 nm, for example. In parallel with or in parallel with this thermal firing, an annealing treatment at about 1000 ° C. may be performed in order to activate the semiconductor layer 1a. Then, a contact hole 5 for electrically connecting the data line 6a shown in FIG. 4 and the high concentration source region 1d of the semiconductor layer 1a is formed in the second interlayer insulating film 4 and the insulating thin film 2. At the same time, a contact hole 84 for electrically connecting the barrier layer 82 and the pixel electrode 9a as shown in FIGS. 2 and 4 may be partially opened. Further, contact holes for connecting the scanning lines 3a and the capacitor lines 3b to wirings (not shown) in the peripheral region of the substrate can be formed by the same process as the contact holes 5 and 84.
[0104]
Next, as shown in step (d) of FIG. 11, a low resistance metal film such as Al or a metal silicide film is deposited on the second interlayer insulating film 4 to a thickness of about 100 to 500 nm by sputtering or the like. Thereafter, the data line 6a having a planar pattern as shown in FIG. 2 is formed by a photolithography process, an etching process, and the like.
[0105]
Subsequently, a third interlayer insulating film 7 is formed on the data line 6a. Further, as shown in FIG. 4, a contact hole 83 for electrically connecting the pixel electrode 9a and the barrier layer 82 is formed by dry etching such as reactive ion etching or reactive ion beam etching or wet etching. To do. Subsequently, a transparent conductive thin film such as an ITO film is deposited on the third interlayer insulating film 7 by a sputtering process or the like to a thickness of about 50 to 200 nm, and further, a pixel is formed by a photolithography process, an etching process, and the like. The electrode 9a is formed. When the electro-optical device is used as a reflection type, the pixel electrode 9a may be formed from an opaque material having a high reflectance such as Al. Finally, after an alignment film 16 is formed from an organic thin film such as a polyimide thin film on the entire surface including the pixel electrode 9a by spin coating or the like, a predetermined rubbing process is performed.
[0106]
As described above, according to the manufacturing method of the present embodiment, the trench 201 is dug in the TFT array substrate 10, the data line 6a is planarized, and a part of the scanning line 3a and the capacitor line 3b is applied. Since the planarization process is not performed, the liquid crystal alignment defect due to the step is reduced in the region where the horizontal electric field is not generated, and the liquid crystal alignment defect due to the horizontal electric field is reduced by the bank-shaped portion 301 in the region where the horizontal electric field is generated. A liquid crystal device can be manufactured relatively easily. At this time, in particular, the first conductive layer 81 having the function of increasing the vertical electric field in the region where the horizontal electric field is generated and the function of reducing the resistance of the scanning line 3a, and the barrier layer 82 having the function of relay-connecting between the TFT 30 and the pixel electrode 9a. Are made of the same film, so that both can be formed simultaneously in the same process.
[0107]
(Second Embodiment)
Next, a second embodiment of the electro-optical device of the invention will be described with reference to FIG. FIG. 12 is a cross-sectional view of the electro-optical device according to the second embodiment at a location corresponding to the CC ′ cross-section of FIG. 2 shown in FIG. In FIG. 12, the same components as those in FIG. 6 are denoted by the same reference numerals, and the description thereof is omitted.
[0108]
As shown in FIG. 12, in the second embodiment, a first conductive layer 81 and a barrier layer made of a refractory metal film laminated between the first interlayer insulating film 91 and the second interlayer insulating film 4 in the first embodiment. Instead of 82, a first conductive layer 81 ′ and a barrier layer 82 ′ which are laminated between the second interlayer insulating film 4 and the third interlayer insulating film 7 and are made of the same Al film as the data line 6 a are provided. The point and the point that the first interlayer insulating film 91 is omitted are different from the case of the first embodiment, and other configurations are the same as those of the case of the first embodiment.
[0109]
Accordingly, as in the case of the first embodiment, the first conductive layer 81 ′ having the function of increasing the vertical electric field in the region where the horizontal electric field is generated and the function of reducing the resistance of the scanning line 3a are relayed between the TFT 30 and the pixel electrode 9a. Since the barrier layer 82 ′ having the function of connecting and the data line 6 a are made of the same film, these three can be formed simultaneously in the same process. For this reason, it is very advantageous in the manufacturing process. Since the first conductive layer 81 ′ is divided for each pixel electrode 9a in the gap region between the rows of the pixel electrodes 9a, the first conductive layer 81 ′ and the first conductive layer 81 ′ and the first conductive layer 81 ′ are arranged in the gap region between the columns of the pixel electrodes 9a. Layer 81 'does not overlap.
[0110]
In the first embodiment described above, the first conductive layer 81 and the barrier layer 82 are made of the same layer. In the second embodiment, the first conductive layer 81 ′, the barrier layer 82 ′, and the data line 6a are the same film. However, the first conductive layer 81 may be formed of the same film as the other conductive layers. Furthermore, the laminated structure that defines the height of the bank-like portion 301 may be other than that illustrated in the first and second embodiments. For example, the first conductive layer which is connected to the scanning line 3a through a contact hole to reduce its resistance and forms the bank-like portion 301 includes a barrier layer, a data line, a conductive layer which forms part of the TFT, and the first conductive layer. Of the light shielding films, a plurality of films may be laminated and the plurality of films may be electrically connected to each other through contact holes. With this configuration, it is possible to further improve the resistance reduction of the scanning line. At the same time, with this configuration, the degree of freedom regarding the height and shape when the lower ground of the pixel electrode 9a is raised in a convex shape is also increased. Alternatively, one or more of a barrier layer, a data line, a conductive layer that constitutes a part of the TFT, and a first light-shielding layer that are different from the first conductive layer (that is, not connected to the first conductive layer by a contact hole) By laminating the film and the first conductive layer, the lower ground of the pixel electrode 9a may be raised in a convex shape in a region facing the first conductive layer. Even if comprised in this way, the freedom degree about the height and the shape at the time of raising the ground of the pixel electrode 9a to a convex shape also increases.
[0111]
(Overall configuration of electro-optical device)
The overall configuration of the electro-optical device according to each embodiment configured as described above will be described with reference to FIGS. 13 and 14. FIG. 13 is a plan view of the TFT array substrate 10 as viewed from the counter substrate 20 side together with the components formed thereon, and FIG. 14 is a cross-sectional view taken along the line HH ′ of FIG.
[0112]
In FIG. 13, a sealing material 52 is provided on the TFT array substrate 10 along the edge thereof, and an image display region made of, for example, the same or different material as the second light-shielding film 23 in parallel with the inner side. A third light-shielding film 53 is provided as a frame that defines the periphery of. In a region outside the sealing material 52, a data line driving circuit 101 and an external circuit connection terminal 102 for driving the data line 6a by supplying an image signal to the data line 6a at a predetermined timing along one side of the TFT array substrate 10. A scanning line driving circuit 104 that drives the scanning line 3a by supplying a scanning signal to the scanning line 3a at a predetermined timing is provided along two sides adjacent to the one side. Needless to say, if the delay of the scanning signal supplied to the scanning line 3a is not a problem, the scanning line driving circuit 104 may be provided on only one side. Further, the data line driving circuit 101 may be arranged on both sides along the side of the image display area. For example, an odd-numbered data line supplies an image signal from a data line driving circuit disposed along one side of the image display area, and an even-numbered data line extends along the opposite side of the image display area. You may make it supply an image signal from the arrange | positioned data line drive circuit. If the data lines 6a are driven in a comb-like shape in this way, the occupied area of the data line driving circuit 101 can be expanded, so that a complicated circuit can be configured. Further, on the remaining side of the TFT array substrate 10, a plurality of wirings 105 are provided for connecting between the scanning line driving circuits 104 provided on both sides of the image display area. Further, at least one corner of the counter substrate 20 is provided with a conductive material 106 for electrical connection between the TFT array substrate 10 and the counter substrate 20. As shown in FIG. 14, the counter substrate 20 having substantially the same outline as the sealing material 52 shown in FIG. 13 is fixed to the TFT array substrate 10 by the sealing material 52.
[0113]
On the TFT array substrate 10, in addition to the data line driving circuit 101, the scanning line driving circuit 104 and the like, a sampling circuit for applying an image signal to the plurality of data lines 6a at a predetermined timing, and a plurality of data lines A precharge circuit for supplying a precharge signal of a predetermined voltage level in advance to the image signal to 6a, an inspection circuit for inspecting quality, defects, etc. of the electro-optical device during manufacture or at the time of shipment are formed. Also good.
[0114]
In each of the embodiments described above with reference to FIGS. 1 to 14, instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, on a TAB (Tape Automated Bonding) substrate. The mounted LSI for driving may be electrically and mechanically connected via an anisotropic conductive film provided on the periphery of the TFT array substrate 10. Further, on the side on which the projection light of the counter substrate 20 enters and the side on which the emission light of the TFT array substrate 10 exits, for example, an operation mode such as TN mode, VA mode, PDLC (Polymer Dispersed Liquid Crystal) mode, Depending on the normally white mode / normally black mode, a polarizing film, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction.
[0115]
Since the electro-optical device in each of the embodiments described above is applied to a projector that is a projection display device, three electro-optical devices are respectively used as RGB light valves, and each light valve has an RGB color. The light of each color decomposed through the decomposition dichroic mirror is incident as projection light. Therefore, in each embodiment, the counter substrate 20 is not provided with a color filter. However, an RGB color filter may be formed on the counter substrate 20 together with the protective film in a predetermined region facing the pixel electrode 9a where the second light shielding film 23 is not formed. In this way, the electro-optical device according to each embodiment can be applied to a direct-view or reflective color electro-optical device other than the liquid crystal projector. Further, a microlens may be formed on the counter substrate 20 so as to correspond to one pixel. Alternatively, it is also possible to form a color filter layer with a color resist or the like under the pixel electrodes 9 a facing RGB on the TFT array substrate 10. In this way, a bright electro-optical device can be realized by improving the collection efficiency of incident light. Furthermore, a dichroic filter that produces RGB colors by using interference of light may be formed by depositing several layers of interference layers having different refractive indexes on the counter substrate 20. According to this counter substrate with a dichroic filter, a brighter color electro-optical device can be realized.
[0116]
(Configuration of electronic equipment)
The electronic apparatus configured using the electro-optical device according to the above-described embodiment includes a display information output source 1000, a display information processing circuit 1002, a display drive circuit 1004, an electro-optical device 100, a clock generation circuit 1008, and a power source illustrated in FIG. A circuit 1010 is included. The display information output source 1000 is configured to include a memory such as a ROM and a RAM, a tuning circuit that tunes and outputs a television signal, and outputs display information such as a video signal based on the clock from the clock generation circuit 1008. To do. The display information processing circuit 1002 processes display information based on the clock from the clock generation circuit 1008 and outputs it. The display information processing circuit 1002 can include, for example, an amplification / polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit, or a clamp circuit. The display driving circuit 1004 includes a scanning side driving circuit and a data side driving circuit, and drives the liquid crystal panel 1006 to display. The power supply circuit 1010 supplies power to each of the circuits described above.
[0117]
Examples of the electronic apparatus having such a configuration include a projection display device shown in FIG. 16, a multimedia-compatible personal computer (PC) and an engineering work station (EWS) shown in FIG.
[0118]
FIG. 16 is a schematic configuration diagram illustrating a main part of the projection display device. In the figure, 1102 is a light source, 1108 is a dichroic mirror, 1106 is a reflection mirror, 1122 is an entrance lens, 1123 is a relay lens, 1124 is an exit lens, and 100R, 100G, and 100B are the electro-optical devices described in the above embodiments. The liquid crystal light modulation device, 1112 is a cross dichroic prism, and 1114 is a projection lens. The light source 1102 includes a lamp such as a metal halide and a reflector that reflects the light of the lamp. A dichroic mirror 1108 that reflects blue light and green light transmits red light out of the light flux from the light source 1102 and reflects blue light and green light. The transmitted red light is reflected by the reflection mirror 1106 and is incident on the liquid crystal light modulator for red light 100R. On the other hand, of the colored light reflected by the dichroic mirror 1108, green light is reflected by the dichroic mirror 1108 reflecting green light and is incident on the liquid crystal light modulator for green light 100G. On the other hand, the blue light also passes through the second dichroic mirror 1108. For blue light, in order to prevent light loss due to a long optical path, light guiding means 1121 including a relay lens system including an incident lens 1122, a relay lens 1123, and an output lens 1124 is provided, and blue light is transmitted through the blue light. The light enters the light liquid crystal light modulator 100B. The three color lights modulated by the respective light modulation devices are incident on the cross dichroic prism 1112. In this prism, four right-angle prisms are bonded together, and a dielectric multilayer film that reflects red light and a dielectric multilayer film that reflects blue light are formed in a cross shape on the inner surface. These dielectric multilayer films combine the three color lights to form light representing a color image. The synthesized light is projected onto the screen 1120 by the projection lens 1114 which is a projection optical system, and the image is enlarged and displayed.
[0119]
A personal computer 1200 illustrated in FIG. 17 includes a main body 1204 including a keyboard 1202 and a liquid crystal display screen 1206 using the electro-optical device described in the above embodiment.
[0120]
As described above in detail, according to the present embodiment, it is possible to reduce the resistance of the wiring such as the scanning line 3a without increasing a special manufacturing process, and various light shielding films are built in the TFT array substrate 10 side. It is also possible to display an image with a high contrast ratio.
[0121]
The present invention is not limited to each of the above-described embodiments, and can be appropriately changed without departing from the spirit or concept of the invention that can be read from the claims and the entire specification. An optical device is also included in the technical scope of the present invention.
[Brief description of the drawings]
FIG. 1 is an equivalent circuit of various elements, wirings, and the like provided in a plurality of matrix pixels that form an image display region in an electro-optical device according to a first embodiment of the invention.
FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed in the electro-optical device according to the first embodiment.
FIG. 3 is a plan view showing an excavated area on a TFT array substrate together with data lines and scanning lines in the electro-optical device of the first embodiment.
4 is a cross-sectional view taken along line AA ′ of FIG.
5 is a cross-sectional view taken along the line BB ′ of FIG.
6 is a cross-sectional view taken along the line CC ′ of FIG.
7 is a cross-sectional view taken along the line EE ′ of FIG.
FIG. 8 is a schematic plan view of a pixel electrode showing a voltage polarity and a region where a lateral electric field is generated in each electrode in the 1H inversion driving method used in the first embodiment.
FIG. 9 is a schematic cross-sectional view showing a state of alignment of liquid crystal molecules when TN liquid crystal is used in the first embodiment.
FIG. 10 is a schematic cross-sectional view showing the state of alignment of liquid crystal molecules when VA liquid crystal is used in the first embodiment.
FIG. 11 is a process chart sequentially illustrating the manufacturing process of the electro-optical device according to the first embodiment.
12 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes and the like are formed in an electro-optical device according to a second embodiment of the invention. FIG.
13 is a plan view of the TFT array substrate in the electro-optical device according to each embodiment, as viewed from the counter substrate side, together with the components formed thereon. FIG.
14 is a cross-sectional view taken along the line HH ′ of FIG.
FIG. 15 is an example of an electronic device using the electro-optical device of this embodiment.
FIG. 16 illustrates a projection display device as an example of an electronic apparatus.
FIG. 17 illustrates a personal computer as an example of an electronic apparatus.
[Explanation of symbols]
1a ... Semiconductor layer
1a '... channel region
1b ... low concentration source region
1c: low concentration drain region
1d ... High concentration source region
1e ... High concentration drain region
1f: first storage capacitor electrode
2… Insulating thin film
3a ... scan line
3b ... Capacity line
4. Second interlayer insulating film
5 ... Contact hole
6a ... Data line
7 ... Third interlayer insulating film
8 ... Contact hole
9a: Pixel electrode
10 ... TFT array substrate
12 ... Underlying insulating film
16 ... Alignment film
20 ... Counter substrate
21 ... Counter electrode
22 ... Alignment film
23. Second light shielding film
30 ... TFT for pixel switching
50 ... Liquid crystal layer
50a ... Liquid crystal molecules
70 ... Storage capacity
81. First conductive layer
82 ... barrier layer
83, 84, 85, 86 ... contact holes
201 ... groove
301 ... bank-like part

Claims (12)

一対の第１及び第２基板間に電気光学物質が挟持されてなり、 前記第１基板上に、複数の画素電極と、相交差する複数のデータ線及び複数の走査線と、該データ線及び該走査線の交差に対応して配置された複数の薄膜トランジスタと、前記走査線に層間絶縁膜を介して重ねられ且つ前記走査線に沿って前記画素電極毎に分断して
夫々形成されていると共に前記走査線に沿って離間した少なくとも２つのコンタクトホールを介して前記走査線に夫々接続されている複数の第１導電層と、前記走査線に沿って前記走査線よりも前記画素電極の内側に設けられた容量線とを備え、
前記走査線が延長される方向に沿って隣接する二つの前記第１導電層の間隙領域に、前記薄膜トランジスタのチャネル領域が配置され、
前記少なくとも２つのコンタクトホールは、前記第１導電層における前記走査線に沿った方向の一端部に設けられたものと他端部に設けられたものとを含むことにより、隣接する二つの前記第１導電層の各々に対応する前記コンタクトホールが、前記チャネル領域の両側に配置され、
前記第２基板上に、前記画素電極に対向する対向電極とを備え、
前記画素電極の下地面は、前記データ線に対向する領域と前記容量線のうちの前記画素電極側の一部に対向する領域が平坦化処理されてなり、前記第１導電層及び前記走査線に対向する領域並びに前記容量線のうちの前記走査線側の一部に対向する領域において凸状に盛り上げられていることを特徴とする電気光学装置。An electro-optic material is sandwiched between a pair of first and second substrates, a plurality of pixel electrodes, a plurality of data lines and a plurality of scanning lines intersecting with each other on the first substrate, and the data lines and A plurality of thin film transistors arranged corresponding to the intersections of the scanning lines, and are formed so as to overlap the scanning lines through an interlayer insulating film and to be divided for each pixel electrode along the scanning lines. A plurality of first conductive layers respectively connected to the scan line via at least two contact holes spaced apart along the scan line; and inside the pixel electrode with respect to the scan line along the scan line. And provided capacity lines,
A channel region of the thin film transistor is disposed in a gap region between two first conductive layers adjacent to each other along a direction in which the scanning line extends;
The at least two contact holes include one provided at one end portion of the first conductive layer in the direction along the scanning line and one provided at the other end portion, whereby two adjacent first holes are provided. The contact holes corresponding to each of the one conductive layers are disposed on both sides of the channel region;
A counter electrode facing the pixel electrode on the second substrate;
The lower surface of the pixel electrode is formed by planarizing a region facing the data line and a portion of the capacitor line facing the pixel electrode side, and the first conductive layer and the scanning line An electro-optical device that is raised in a convex shape in a region that opposes the region and a region that opposes a part of the capacitance line on the scanning line side. 前記第１基板上に、前記第１導電層と同一膜からなり前記薄膜トランジスタ及び前記画素電極間に夫々積層されていると共に前記薄膜トランジスタと前記画素電極とを夫々中継接続する複数の第２導電層を更に備えたことを特徴とする請求項１に記載の電気光学装置。  On the first substrate, a plurality of second conductive layers made of the same film as the first conductive layer are laminated between the thin film transistor and the pixel electrode, and each of the thin film transistor and the pixel electrode is relay-connected. The electro-optical device according to claim 1, further comprising: 前記第１導電層は、前記データ線を形成する導電層と同一膜からなることを特徴とする請求項１に記載の電気光学装置。  The electro-optical device according to claim 1, wherein the first conductive layer is made of the same film as the conductive layer forming the data line. 前記第１導電層は、前記薄膜トランジスタの一部を構成する導電層と同一膜からなることを特徴とする請求項１に記載の電気光学装置。  2. The electro-optical device according to claim 1, wherein the first conductive layer is made of the same film as a conductive layer constituting a part of the thin film transistor. 前記第１基板上に、前記薄膜トランジスタの少なくともチャネル領域を前記第１基板側から見て覆う位置に導電性の第１遮光層を更に備え、 該第１導電層と前記第１遮光層とは、同一膜からなることを特徴とする請求項１に記載の電気光学装置。  A conductive first light shielding layer is further provided on the first substrate so as to cover at least a channel region of the thin film transistor when viewed from the first substrate side, and the first conductive layer and the first light shielding layer include: The electro-optical device according to claim 1, comprising the same film. 前記第１導電層は、前記第１基板上に形成された(i)前記薄膜トランジスタ及び前記画素電極間に積層されていると共に前記薄膜トランジスタと前記画素電極とを夫々中継接続する複数の第２導電層と同一膜、(ii)前記データ線を形成する導電層と同一膜、(iii)前記薄膜トランジスタの一部を構成する導電層と同一膜及び(iv)前記薄膜トランジスタの少なくともチャネル領域を前記第１基板側から見て覆う位置に備えられた導電性の第１遮光層と同一膜のうち、少なくとも２つの膜からなる層が積層されてなることを特徴とする請求項１に記載の電気光学装置。  The first conductive layer is formed on the first substrate. (I) A plurality of second conductive layers which are stacked between the thin film transistor and the pixel electrode and which relay-connect the thin film transistor and the pixel electrode. (Ii) the same film as the conductive layer that forms the data line, (iii) the same film as the conductive layer that forms part of the thin film transistor, and (iv) at least the channel region of the thin film transistor. 2. The electro-optical device according to claim 1, wherein a layer made of at least two of the same films as the conductive first light-shielding layer provided at a position to be covered when viewed from the side is laminated. 前記第１導電層と、前記第１基板上に形成された(i)前記薄膜トランジスタ及び前記画素電極間に積層されていると共に前記薄膜トランジスタと前記画素電極とを夫々中継接続する複数の第２導電層と同一膜、(ii)前記データ線を形成する導電層と同一膜、(iii)前記薄膜トランジスタの一部を構成する導電層と同一膜及び(iv)前記薄膜トランジスタの少なくともチャネル領域を前記第１基板側から見て覆う位置に備えられた導電性の第１遮光層と同一膜のうち、前記第１導電層と異なる一又は複数の膜からなる層が積層されることにより、前記画素電極の下地面は前記第１導電層に対向する領域において凸状に盛り上げられていることを特徴とする請求項１に記載の電気光学装置。  (I) a plurality of second conductive layers formed on the first substrate and stacked between the thin film transistor and the pixel electrode and relay-connecting the thin film transistor and the pixel electrode, respectively. (Ii) the same film as the conductive layer that forms the data line, (iii) the same film as the conductive layer that forms part of the thin film transistor, and (iv) at least the channel region of the thin film transistor. A layer made of one or a plurality of films different from the first conductive layer among the same films as the conductive first light-shielding layer provided at a position to be covered when viewed from the side is laminated. The electro-optical device according to claim 1, wherein the ground is raised in a convex shape in a region facing the first conductive layer. 前記薄膜トランジスタは、少なくとも部分的に前記第１基板上に設けられた溝に埋め込まれており、
前記画素電極の下地面は、前記薄膜トランジスタに対向する領域において平坦化されていることを特徴とする請求項１から７のいずれか一項に記載の電気光学装置。The thin film transistor is at least partially embedded in a groove provided on the first substrate;
The electro-optical device according to claim 1, wherein a lower ground of the pixel electrode is planarized in a region facing the thin film transistor. 前記第１及び第２基板のうち少なくとも一方に、前記画素電極の行間の間隙領域に平面的に見て重なる第２遮光膜を更に備えたことを特徴とする請求項１から８のいずれか一項に記載の電気光学装置。  9. The second light-shielding film is further provided on at least one of the first and second substrates so as to overlap a gap region between the rows of the pixel electrodes in plan view. The electro-optical device according to Item. 前記少なくとも２つのコンタクトホールは、前記第２導電層と前記薄膜トランジスタとを接続するためのコンタクトホールと同一工程で形成されていることを特徴とする請求項２に記載の電気光学装置。  The electro-optical device according to claim 2, wherein the at least two contact holes are formed in the same process as a contact hole for connecting the second conductive layer and the thin film transistor. 前記第１導電層は、遮光膜からなることを特徴とする請求項１から１０のいずれか一項に記載の電気光学装置。  The electro-optical device according to claim 1, wherein the first conductive layer is formed of a light shielding film. 請求項１から１１のいずれか一項に記載の電気光学装置を用いたことを特徴とする電子機器。  An electronic apparatus using the electro-optical device according to claim 1.
JP32558299A 1999-11-16 1999-11-16 Electro-optical device and electronic apparatus Expired - Fee Related JP3888011B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32558299A JP3888011B2 (en) 1999-11-16 1999-11-16 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32558299A JP3888011B2 (en) 1999-11-16 1999-11-16 Electro-optical device and electronic apparatus

Publications (3)

Publication Number Publication Date
JP2001142089A JP2001142089A (en) 2001-05-25
JP2001142089A5 JP2001142089A5 (en) 2004-12-24
JP3888011B2 true JP3888011B2 (en) 2007-02-28

Family

ID=18178501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32558299A Expired - Fee Related JP3888011B2 (en) 1999-11-16 1999-11-16 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP3888011B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7474002B2 (en) 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
US7061564B2 (en) 2003-07-04 2006-06-13 Seiko Epson Corporation Liquid crystal device, method for producing the liquid crystal device, and electronic apparatus
US7566001B2 (en) 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
JP2005338746A (en) * 2003-11-13 2005-12-08 Seiko Epson Corp Method of manufacturing electro-optical device, electro-optical device, and electronic apparatus comprising same
KR102513333B1 (en) * 2018-01-31 2023-03-23 삼성디스플레이 주식회사 Display device
CN112309268A (en) * 2019-07-31 2021-02-02 海信视像科技股份有限公司 Display device and preparation method thereof
CN114596779B (en) * 2022-03-07 2024-01-30 武汉华星光电半导体显示技术有限公司 Display panel and display terminal

Also Published As

Publication number Publication date
JP2001142089A (en) 2001-05-25

Similar Documents

Publication Publication Date Title
JP3636641B2 (en) Electro-optic device
JP3381718B2 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
JP3684578B2 (en) Liquid crystal device and electronic device
JP3763728B2 (en) Electro-optical device and projector
WO2001081994A1 (en) Electrooptic device, projection type display and method for manufacturing electrooptic device
JP2001305580A (en) Electrooptical device
JP3937721B2 (en) Electro-optical device, manufacturing method thereof, and projector
JP3501125B2 (en) Electro-optical device
JP3888011B2 (en) Electro-optical device and electronic apparatus
JP4019600B2 (en) Electro-optical device and projector
JP3849434B2 (en) Electro-optical device and projection display device
JP2001133750A (en) Electrooptical device
JP3979010B2 (en) Electro-optical device and projector
JP3969439B2 (en) Electro-optic device
JP3982183B2 (en) Electro-optical device and projection display device
JP4147747B2 (en) Electro-optical device and projector
JP4139530B2 (en) Electro-optical device and electronic apparatus
JP4023107B2 (en) Electro-optical device and electronic apparatus including the same
JP3904371B2 (en) Electro-optical device and electronic apparatus
JP4058869B2 (en) Electro-optical device, manufacturing method thereof, and projector
JP3991567B2 (en) Electro-optical device and electronic apparatus
JP3656648B2 (en) Electro-optical device and projector
JP2002182238A (en) Optoelectronic device, method for manufacturing the same, substrate device and method for manufacturing the same
JP3733813B2 (en) Manufacturing method of electro-optical device
JP3932783B2 (en) Electro-optical device and projector

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060501

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060606

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060726

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061120

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees