JP2002107763A - Electrooptical device, substrate for this device, and projection display device - Google Patents

Electrooptical device, substrate for this device, and projection display device

Info

Publication number
JP2002107763A
JP2002107763A JP2001138821A JP2001138821A JP2002107763A JP 2002107763 A JP2002107763 A JP 2002107763A JP 2001138821 A JP2001138821 A JP 2001138821A JP 2001138821 A JP2001138821 A JP 2001138821A JP 2002107763 A JP2002107763 A JP 2002107763A
Authority
JP
Japan
Prior art keywords
light
electro
film transistor
layer
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001138821A
Other languages
Japanese (ja)
Other versions
JP2002107763A5 (en
JP3965935B2 (en
Inventor
Takashi Sato
尚 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001138821A priority Critical patent/JP3965935B2/en
Publication of JP2002107763A publication Critical patent/JP2002107763A/en
Publication of JP2002107763A5 publication Critical patent/JP2002107763A5/ja
Application granted granted Critical
Publication of JP3965935B2 publication Critical patent/JP3965935B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve characteristics of light resistance to display a picture of high quality level in an electrochemical device like a liquid crystal device. SOLUTION: In the electrochemical device, a pixel electrode (9a), a TFT (30) connected to this electrode, light shielding layer (73 and 6a) which cover at least the channel area of this TFT, and light absorption layers (72 and 71a) which are arranged between these light shielding layers and the TFT and essentially consist of materials which form the channel area are provided on a TFT array substrate (10). The occurrence of inward reflection or multiple reflection on inner surfaces turning toward the TFT of light shielding layers is suppressed by light absorption layers.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、アクティブマトリ
クス駆動方式の電気光学装置の技術分野に属し、特に画
素スイッチング用の薄膜トランジスタ(Thin Film Tran
sistor:以下適宜、TFTと称す)を、基板上の積層構
造中に備えた形式の電気光学装置の技術分野に属する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention belongs to the technical field of an electro-optical device of an active matrix drive system, and particularly to a thin film transistor for pixel switching (Thin Film Tran).
(hereinafter, appropriately referred to as a TFT) in a laminated structure on a substrate.

【0002】[0002]

【従来の技術】TFTアクティブマトリクス駆動形式の
電気光学装置では、各画素に設けられた画素スイッチン
グ用TFTのチャネル領域に入射光が照射されると光に
よる励起で電流が発生してTFTの特性が変化する。特
に、プロジェクタのライトバルブ用の電気光学装置の場
合には、入射光の強度が高いため、TFTのチャネル領
域やその周辺領域に対する入射光の遮光を行うことは重
要となる。そこで従来は、対向基板に設けられた各画素
の開口領域を規定する遮光膜により、或いはTFTの上
を通過すると共にAl等の金属膜からなるデータ線によ
り、係るチャネル領域やその周辺領域を遮光するように
構成されている。また特開平9−33944号公報に
は、屈折率が大きいa−Si(アモルファスシリコン)
から形成された遮光膜で、チャネル領域に入射する光を
減少させる技術が開示されている。更に、TFTアレイ
基板上において画素スイッチング用TFTに対向する位
置(即ち、TFTの下側)にも、例えば高融点金属から
なる遮光膜を設けることがある。このようにTFTの下
側にも遮光膜を設ければ、TFTアレイ基板側からの裏
面反射や、複数の電気光学装置をプリズム等を介して組
み合わせて一つの光学系を構成する場合に他の電気光学
装置からプリズム等を突き抜けてくる投射光が、当該電
気光学装置のTFTに入射するのを未然に防ぐことがで
きる。
2. Description of the Related Art In an electro-optical device of a TFT active matrix drive type, when incident light is applied to a channel region of a pixel switching TFT provided in each pixel, a current is generated by excitation by light, and the characteristics of the TFT are reduced. Change. In particular, in the case of an electro-optical device for a light valve of a projector, since the intensity of incident light is high, it is important to shield the TFT channel region and its peripheral region from incident light. Therefore, conventionally, the channel region and its peripheral region are shielded from light by a light-shielding film that defines an opening region of each pixel provided on the opposite substrate, or by a data line that passes over the TFT and is made of a metal film such as Al. It is configured to be. Japanese Patent Application Laid-Open No. 9-33944 discloses a-Si (amorphous silicon) having a large refractive index.
There is disclosed a technique for reducing light incident on a channel region by using a light-shielding film formed from a thin film. Further, a light-shielding film made of, for example, a refractory metal may be provided on the TFT array substrate at a position facing the pixel switching TFT (that is, below the TFT). If a light-shielding film is also provided below the TFT as described above, the back surface reflection from the TFT array substrate side or another electro-optical device when a plurality of electro-optical devices are combined via a prism or the like to constitute one optical system is used. Projection light that penetrates the prism or the like from the electro-optical device can be prevented from being incident on the TFT of the electro-optical device.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上述し
た各種遮光技術によれば、以下の問題点がある。
However, the above-described various light-shielding techniques have the following problems.

【0004】即ち、先ず対向基板上やTFTアレイ基板
上に遮光膜を形成する技術によれば、遮光膜とチャネル
領域との間は、3次元的に見て例えば液晶層、電極、層
間絶縁膜等を介してかなり離間しており、両者間へ斜め
に入射する光に対する遮光が十分ではない。特にプロジ
ェクタのライトバルブとして用いられる小型の電気光学
装置においては、入射光は光源からの光をレンズで絞っ
た光束であり、斜めに入射する成分を無視し得ない程に
含んでいるので、このような斜めの入射光に対する遮光
が十分でないことは実践上問題となる。
That is, according to the technique of forming a light-shielding film on a counter substrate or a TFT array substrate, the space between the light-shielding film and the channel region is three-dimensionally viewed, for example, as a liquid crystal layer, an electrode, or an interlayer insulating film. And so on, so that the light obliquely incident between them is not sufficiently shielded. In particular, in a small electro-optical device used as a light valve of a projector, the incident light is a light beam obtained by focusing light from a light source with a lens, and includes a component that is obliquely incident and cannot be ignored. Insufficient blocking of such oblique incident light poses a practical problem.

【0005】加えて、遮光膜のない領域から電気光学装
置内に侵入した光が、遮光膜やデータ線の内面(即ち、
チャネル領域に面する側の面)で反射された後に、係る
反射光或いはこれが更に遮光膜やデータ線の内面で反射
された多重反射光が最終的にTFTのチャネル領域に到
達してしまう場合もある。またデータ線で遮光する技術
によれば、データ線は平面的に見て走査線に直交して伸
びるストライプ状に形成されており且つデータ線とチャ
ネル領域との容量カップリングの悪影響が無視できる程
度に両者間に厚い層間絶縁膜を配置する必要があるた
め、十分に遮光することは、基本的に困難である。
In addition, light that has entered the electro-optical device from a region without the light-shielding film is exposed to the inner surface of the light-shielding film or the data line (that is, the data line).
After the light is reflected by the surface facing the channel region), the reflected light or the multiple reflected light further reflected by the light-shielding film or the inner surface of the data line may eventually reach the channel region of the TFT. is there. Further, according to the technique of shielding light with data lines, the data lines are formed in a stripe shape extending perpendicular to the scanning lines when viewed two-dimensionally, and the adverse effect of the capacitive coupling between the data lines and the channel region is negligible. Since it is necessary to arrange a thick interlayer insulating film between them, it is basically difficult to sufficiently shield light.

【0006】また特開平9−33944号公報に記載の
技術によれば、ゲート線上にa−Si膜を形成するた
め、ゲート電極とa−Si膜との容量カップリングの悪
影響を低減するために両者間に比較的厚い層間絶縁膜を
積むことが必要となる。この結果、追加的に形成される
a−Si膜や層間絶縁膜等により積層構造が複雑肥大化
すると共にやはり斜めの入射光や内面反射光に対して十
分な遮光を行うことは困難である。特に近年の表示画像
の高品位化という一般的要請に沿うべく電気光学装置の
高精細化或いは画素ピッチの微細化を図るに連れて、上
述した従来の各種遮光技術によれば、十分な遮光を施す
のがより困難となり、TFTのトランジスタ特性の変化
により、フリッカ等が生じて、表示画像の品位が低下し
てしまうという問題点がある。
According to the technique described in Japanese Patent Application Laid-Open No. 9-33944, an a-Si film is formed on a gate line, so that the adverse effect of capacitive coupling between a gate electrode and an a-Si film is reduced. It is necessary to stack a relatively thick interlayer insulating film between them. As a result, the laminated structure is complicated and enlarged due to the additionally formed a-Si film, interlayer insulating film, and the like, and it is also difficult to sufficiently shield obliquely incident light and internally reflected light. In particular, as the electro-optical device has been improved in definition or the pixel pitch has been reduced to meet the general demand for higher quality of display images in recent years, according to the conventional various light shielding techniques described above, sufficient light shielding has been achieved. It is more difficult to perform the process, and there is a problem that flicker or the like occurs due to a change in the transistor characteristics of the TFT, and the quality of a displayed image is reduced.

【0007】尚、このような耐光性を高めるためには、
遮光膜の形成領域を広げればよいようにも考えられる
が、遮光膜の形成領域を広げてしまったのでは、表示画
像の明るさを向上させるべく各画素の開口率を高めるこ
とが根本的に困難になるという問題点が生じる。
Incidentally, in order to improve such light resistance,
It is thought that the area for forming the light-shielding film may be expanded, but if the area for forming the light-shielding film is expanded, it is fundamentally necessary to increase the aperture ratio of each pixel in order to improve the brightness of the display image. The problem that it becomes difficult arises.

【0008】本発明は上述の問題点に鑑みなされたもの
であり、耐光性に優れていると共に各画素の開口率が比
較的高く、高品位の画像表示が可能な電気光学装置を提
供することを課題とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and an object of the present invention is to provide an electro-optical device which is excellent in light resistance, has a relatively high aperture ratio of each pixel, and can display a high-quality image. As an issue.

【0009】[0009]

【課題を解決するための手段】(1)本発明の電気光学
装置は上記課題を解決するために、一対の基板と、前記
一対の基板間に設けられた電気光学物質と、前記一対の
基板の一方に形成された画素電極と、前記画素電極に接
続された薄膜トランジスタと、前記薄膜トランジスタの
少なくともチャネル領域を覆う遮光層と、前記遮光層と
前記薄膜トランジスタとの間に配置された光吸収層とを
備える。
(1) In order to solve the above problems, an electro-optical device according to the present invention includes a pair of substrates, an electro-optical material provided between the pair of substrates, and the pair of substrates. A pixel electrode formed on one of the pixel electrodes, a thin film transistor connected to the pixel electrode, a light shielding layer covering at least a channel region of the thin film transistor, and a light absorbing layer disposed between the light shielding layer and the thin film transistor. Prepare.

【0010】本発明の電気光学装置によれば、画素電極
に接続された薄膜トランジスタの少なくともチャネル領
域は、遮光層により遮光される。
According to the electro-optical device of the present invention, at least the channel region of the thin film transistor connected to the pixel electrode is shielded from light by the light shielding layer.

【0011】ここで一般に、Al(アルミニウム)膜、
Cr(クロム)膜等の遮光性の金属膜等からなる遮光層
を用いる場合には、薄膜トランジスタに対して遮光層が
設けられた側からの光については、遮光層における薄膜
トランジスタに面しない側の表面(即ち、当該電気光学
装置における遮光層の外面)により、光を反射すること
により、基本的に十分に遮光可能である。即ち、遮光層
を薄膜トランジスタに対して入射光(例えば、プロジェ
クタ用途の場合の投射光など)が入射する側に設けれ
ば、当該入射光を遮光層の外面により遮光可能である。
或いは、遮光層を薄膜トランジスタに対して入射光が出
射する側に設ければ、戻り光(例えば、プロジェクタ用
途の場合の裏面反射光や、複板式のプロジェクタ用途の
ように複数の電気光学装置をライトバルブとして組み合
わせて用いる際に他のライトバルブから合成光学系を突
き抜けてくる光など)を遮光層の外面により遮光可能で
ある。しかしながら、遮光層が配置されたのと反対側か
ら薄膜トランジスタの脇を抜けてくる基板に対して斜め
の戻り光(例えば、遮光層を薄膜トランジスタの入射側
に配置した場合)或いは入射光(例えば、遮光層を薄膜
トランジスタの出射側に配置した場合)については少な
くとも部分的に、遮光層における薄膜トランジスタに面
する側の表面(即ち、当該電気光学装置における遮光層
の内面)で反射される。すると、遮光層と薄膜トランジ
スタとの間に、このような斜めの入射光や戻り光が遮光
層の内面で反射してなる内面反射光や、更にこの内面反
射光が他の膜で反射することによる多重反射を発生させ
る。従って、薄膜トランジスタに対して単純に遮光層を
設けただけでは、遮光層の形成面積の大小や配置によら
ず、遮光層の内面での反射に起因する内面反射光や多重
反射光が、最終的に薄膜トランジスタに入射して、その
トランジスタ特性を劣化させてしまうのである。
Here, generally, an Al (aluminum) film,
In the case where a light-shielding layer made of a light-shielding metal film such as a Cr (chromium) film is used, light from the side where the light-shielding layer is provided for the thin film transistor is the surface of the light-shielding layer on the side not facing the thin film transistor. (I.e., the outer surface of the light-shielding layer in the electro-optical device), the light can be basically shielded sufficiently by reflecting light. That is, if the light-shielding layer is provided on the side where incident light (for example, projection light in the case of a projector) enters the thin film transistor, the incident light can be shielded by the outer surface of the light-shielding layer.
Alternatively, if a light-shielding layer is provided on the side from which incident light is emitted with respect to the thin film transistor, return light (for example, reflected light from the back surface in the case of a projector use or a plurality of electro-optical devices such as a multi-plate type projector use a light). When used in combination as a bulb, light that penetrates the synthetic optical system from another light valve can be blocked by the outer surface of the light-blocking layer. However, the light obliquely returns (for example, when the light shielding layer is arranged on the incident side of the thin film transistor) or the incident light (for example, light shielding When the layer is disposed on the emission side of the thin film transistor), the light is at least partially reflected on the surface of the light shielding layer on the side facing the thin film transistor (that is, the inner surface of the light shielding layer in the electro-optical device). Then, between the light-shielding layer and the thin film transistor, such oblique incident light and return light are reflected on the inner surface of the light-shielding layer, and the internal reflected light is further reflected by another film. Generate multiple reflections. Therefore, simply providing the light-shielding layer for the thin-film transistor makes the internal reflected light and multiple reflected light resulting from the reflection on the inner surface of the light-shielding layer ultimately independent of the size and arrangement of the light-shielding layer. In this case, the light is incident on the thin film transistor and the characteristics of the transistor are deteriorated.

【0012】しかるに本発明によれば、このような遮光
層が設けられたのと反対側から薄膜トランジスタの脇を
抜けて斜めに遮光層の内面に至ろうとする光や遮光層の
内面で反射された光は、遮光層と薄膜トランジスタとの
間に配置された光吸収層により、吸収される。この結
果、反射率の高いAl膜やCr膜等の金属膜からなる遮
光層を設けることにより、遮光層の外面に入射する光を
十分に遮光することで、光リークによるトランジスタ特
性の劣化を効果的に防ぐことができる。更に遮光層によ
り、画像表示領域で光抜けが生じてコントラス比が低下
するのを効果的に防止できる。他方で、遮光層の内面に
おける反射に起因する内面反射光や多重反射光は、光吸
収層により吸収されるので、光リークによるトランジス
タ特性の劣化をより一層効果的に防ぐことができる。し
かも、このような遮光や光吸収を、例えば伝統的な対向
基板に設けられた遮光膜により行う場合と比較して、薄
膜トランジスタに比較的近接して行うことが可能とな
り、これにより不必要に遮光膜の形成領域を広げること
を避けつつ(即ち、各画素の非開口領域を不必要に狭め
ることなく)、遮光性能を向上させることができる。
According to the present invention, however, light which passes through the side of the thin film transistor from the side opposite to the side on which such a light-shielding layer is provided and tries to reach the inner surface of the light-shielding layer obliquely or is reflected by the inner surface of the light-shielding layer. Light is absorbed by the light absorbing layer disposed between the light blocking layer and the thin film transistor. As a result, by providing a light-shielding layer made of a metal film such as an Al film or a Cr film having a high reflectivity, light incident on the outer surface of the light-shielding layer is sufficiently shielded, so that deterioration of transistor characteristics due to light leakage is effectively prevented. Can be prevented. Further, the light-shielding layer can effectively prevent light from leaking in the image display area and lowering the contrast ratio. On the other hand, light reflected on the inner surface and multiple reflected light resulting from reflection on the inner surface of the light-shielding layer are absorbed by the light-absorbing layer, so that deterioration of transistor characteristics due to light leakage can be more effectively prevented. In addition, such light shielding and light absorption can be performed relatively close to the thin film transistor, as compared with the case where the light shielding film provided on a traditional counter substrate is used. The light-shielding performance can be improved while avoiding an increase in the film formation region (that is, without unnecessarily narrowing the non-opening region of each pixel).

【0013】以上の結果、各画素の開口率が高く、且つ
高い耐光性により薄膜トランジスタの光リークによる特
性劣化が低減されており、しかもコントラスト比が高く
高品位の画像表示が可能な電気光学装置が実現される。
As a result, there is provided an electro-optical device in which the aperture ratio of each pixel is high, the characteristic deterioration due to light leakage of the thin film transistor is reduced due to the high light resistance, and the contrast ratio is high and a high quality image can be displayed. Is achieved.

【0014】尚、本発明における遮光層と光吸収層との
間の層間距離は、両者間に何らの膜も介在させることな
く或いは極薄い絶縁膜等を配置することで短くてもよい
し、両者間に厚めの層間絶縁膜を配置することで長くし
てもよい。以下に説明するように、遮光層及び光吸収層
を一対の容量電極として用いて蓄積容量を構築する観点
からや、光吸収層で発生する熱を、遮光層を介して逃が
す観点からは、これら遮光層と光吸収層との間の層間距
離を短くした方が有利である。
In the present invention, the interlayer distance between the light-shielding layer and the light-absorbing layer may be shortened without any film between them or by arranging an extremely thin insulating film or the like. The length may be increased by disposing a thicker interlayer insulating film between the two. As described below, from the viewpoint of constructing a storage capacitor using the light shielding layer and the light absorbing layer as a pair of capacitance electrodes, and from the viewpoint of releasing heat generated in the light absorbing layer through the light shielding layer, It is advantageous to shorten the interlayer distance between the light shielding layer and the light absorbing layer.

【0015】(2)本発明の電気光学装置の一の態様で
は、前記光吸収層は、薄膜トランジスタのチャネル領域
を形成する主材料を主材とする。例えば、シリコンを主
材とし、シリコンを導体化するためにP、B、Asがド
ープされたポリシリコン膜からなる。
(2) In one aspect of the electro-optical device of the present invention, the light absorption layer is mainly composed of a main material forming a channel region of the thin film transistor. For example, it is made of a polysilicon film containing silicon as a main material and doped with P, B, and As to make silicon a conductor.

【0016】また、薄膜トランジスタのチャネルはシリ
コンを主材としたポリシリコンである。このポリシリコ
ンは、薄膜トランジスタの閾値電圧Vthを制御するた
めにB、P、As等が微量にドープされているか、又は
ノンドープである。
The channel of the thin film transistor is polysilicon mainly composed of silicon. This polysilicon is lightly doped with B, P, As or the like to control the threshold voltage Vth of the thin film transistor, or is undoped.

【0017】また、チャネル、光吸収層にはポリシリコ
ンの代わりにアモルファスシリコンや単結晶シリコンを
用いても良い。
Further, amorphous silicon or single crystal silicon may be used for the channel and the light absorbing layer instead of polysilicon.

【0018】(3)本発明の電気光学装置の他の態様で
は、前記光吸収層は、シリコン膜からなる。
(3) In another aspect of the electro-optical device according to the present invention, the light absorption layer is made of a silicon film.

【0019】この態様によれば、シリコン膜からなる光
吸収層により、遮光層の内面に至ろうとする光や該内面
で反射された光を吸収できる。従って、内面反射光や多
重反射光の発生を効果的に阻止できる。特に、薄膜トラ
ンジスタのチャネル領域をなす半導体層としてポリシリ
コン膜を採用すれば、チャネル領域における光吸収特性
(周波数依存性等)と類似或いは同一の光吸収特性を、
当該光吸収層が有することになる。従って、チャネル領
域で吸収されることにより光リークの原因となる光成分
を中心として、光吸収層により吸収除去できるので、大
変有利である。
According to this aspect, the light absorbing layer made of the silicon film can absorb the light that is going to reach the inner surface of the light shielding layer and the light that has been reflected by the inner surface. Therefore, the generation of internally reflected light and multiple reflected light can be effectively prevented. In particular, if a polysilicon film is adopted as a semiconductor layer forming a channel region of a thin film transistor, light absorption characteristics similar to or the same as light absorption characteristics (frequency dependency, etc.) in the channel region can be obtained.
The light absorbing layer will have. Therefore, it is very advantageous since the light absorption layer can absorb and remove mainly the light component which causes light leakage by being absorbed in the channel region.

【0020】(4)本発明の電気光学装置の他の態様で
は、前記遮光層は、金属を含む膜からなる。
(4) In another aspect of the electro-optical device according to the present invention, the light shielding layer is formed of a film containing a metal.

【0021】この態様によれば、金属を含む膜からなる
遮光層により、遮光層の外面により入射光や戻り光を十
分に遮光可能となる。この際特に、内面反射光や多重反
射光については光吸収層で吸収除去できるので、Al膜
等の反射率が極めて高い金属を含む膜を採用可能とな
る。尚、Al膜の他に、金属を含む膜としては例えば、
Ti(チタン)、Cr(クロム)、W(タングステ
ン)、Ta(タンタル)、Mo(モリブデン)、Pb
(鉛)等の高融点金属のうち少なくとも一つを含む、金
属単体、合金、金属シリサイド、ポリシリサイド、これ
らを積層したもの等が挙げられる。
According to this aspect, the light-shielding layer made of a metal-containing film allows the outer surface of the light-shielding layer to sufficiently shield incident light and return light. In this case, in particular, the internal reflection light and the multiple reflection light can be absorbed and removed by the light absorption layer, so that a film containing a metal having an extremely high reflectance such as an Al film can be adopted. Incidentally, in addition to the Al film, as a film containing a metal, for example,
Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), Mo (molybdenum), Pb
A simple metal, an alloy, a metal silicide, a polysilicide containing at least one of high-melting metals such as (lead), and a laminate of these are exemplified.

【0022】(5)本発明の電気光学装置の他の態様で
は、前記遮光層は、前記基板上における前記薄膜トラン
ジスタの上側に配置されている。
(5) In another aspect of the electro-optical device according to the present invention, the light shielding layer is disposed above the thin film transistor on the substrate.

【0023】この態様によれば、薄膜トランジスタの上
側に配置された遮光層の外面により、入射光を遮光可能
である。そして、遮光層の内面に至ろうとする戻り光や
遮光層の内面で反射する光については光吸収層で吸収除
去されるので、遮光層の内面における反射に起因する内
面反射光や多重反射光による薄膜トランジスタの特性劣
化を、これらの遮光層及び光吸収層により阻止できる。
According to this aspect, incident light can be shielded by the outer surface of the light-shielding layer disposed above the thin-film transistor. Then, the return light that is going to reach the inner surface of the light-shielding layer and the light that is reflected on the inner surface of the light-shielding layer are absorbed and removed by the light-absorbing layer. Deterioration of characteristics of the thin film transistor can be prevented by the light shielding layer and the light absorbing layer.

【0024】(6)前記遮光層が上側に配置された態様
では、前記遮光層は、データ線からなってもよい。
(6) In the aspect in which the light-shielding layer is disposed on the upper side, the light-shielding layer may be composed of a data line.

【0025】このように構成すれば、Al膜等からなる
データ線に、配線としての機能に加えて、遮光層として
の機能を持たせることにより、専用の遮光層を追加形成
することによる積層構造の複雑化を招かなくて済む。従
って、装置構成及び製造プロセスの簡略化を図る上で大
変有利である。
According to this structure, the data line made of an Al film or the like has a function as a light-shielding layer in addition to a function as a wiring, so that a dedicated light-shielding layer is additionally formed. It is not necessary to invite complication. Therefore, it is very advantageous in simplifying the device configuration and the manufacturing process.

【0026】(7)前記遮光層が上側に配置された態様
では、前記遮光層は、データ線と前記薄膜トランジスタ
との間に配置された容量線からなり、前記光吸収層は、
前記容量線に誘電体膜を介して対向配置され且つ画素毎
に島状に分断された容量電極からなってもよい。
(7) In the aspect in which the light-shielding layer is disposed on the upper side, the light-shielding layer includes a capacitance line disposed between a data line and the thin-film transistor, and the light-absorbing layer includes
It may be constituted by a capacitor electrode which is arranged to face the capacitor line via a dielectric film and is divided into islands for each pixel.

【0027】このように構成すれば、金属膜やポリシリ
コン膜等からなる容量線に、配線としての機能に加え
て、遮光層としての機能を持たせると同時に、ポリシリ
コン膜等からなる容量電極に、電極としての機能に加え
て、光吸収層としての機能を持たせることにより、専用
の遮光層や光吸収層を追加形成することによる積層構造
の複雑化を招かなくて済む。従って、装置構成及び製造
プロセスの簡略化を図る上で大変有利である。
According to this structure, the capacitance line made of a metal film, a polysilicon film or the like is provided with a function as a light shielding layer in addition to the function as a wiring, and at the same time, the capacitance electrode made of a polysilicon film or the like is formed. In addition, by providing a function as a light absorption layer in addition to a function as an electrode, the formation of a dedicated light-blocking layer or light absorption layer does not require a complicated laminated structure. Therefore, it is very advantageous in simplifying the device configuration and the manufacturing process.

【0028】(8)前記遮光層が上側に配置された態様
では、前記遮光層は、前記薄膜トランジスタに接続され
ており第1方向に夫々伸びる複数のデータ線と、前記画
素電極に接続されており前記第1方向に交差する第2方
向に夫々伸びる複数の容量線とからなってもよい。
(8) In the aspect in which the light-shielding layer is disposed on the upper side, the light-shielding layer is connected to the thin film transistor and is connected to a plurality of data lines extending in a first direction and to the pixel electrode. It may comprise a plurality of capacitance lines each extending in a second direction intersecting the first direction.

【0029】このように構成すれば、Al膜等からなる
データ線に、配線としての機能に加えて、遮光層の一部
としての機能を持たせると同時に、金属膜やポリシリコ
ン膜等からなる容量線に、配線としての機能に加えて、
遮光層の一部としての機能を持たせることにより、専用
の遮光層を追加形成することによる積層構造の複雑化を
招かなくて済む。特に、データ線に沿った方向について
は、データ線を遮光層として利用し、容量線或いは走査
線に沿った方向については、容量線を遮光層として利用
すれば、配線レイアウト上も無駄が少なくて済む。従っ
て、装置構成及び製造プロセスの簡略化を図る上で大変
有利である。
According to this structure, the data line made of the Al film or the like has a function as a part of the light shielding layer in addition to the function as the wiring, and is made of the metal film or the polysilicon film. In addition to the function as wiring,
By providing a function as a part of the light-shielding layer, it is not necessary to add a dedicated light-shielding layer to complicate the laminated structure. In particular, if the data line is used as a light shielding layer in the direction along the data line, and the capacitance line is used as the light shielding layer in the direction along the capacitor line or the scanning line, the wiring layout is less wasteful. I'm done. Therefore, it is very advantageous in simplifying the device configuration and the manufacturing process.

【0030】(9)或いは、前記遮光層が上側に配置さ
れた態様では、前記遮光層は、データ線と前記薄膜トラ
ンジスタとの間に配置された多層構造を持つ容量線の一
の層からなり、前記光吸収層は、前記容量線のうち前記
一の層よりも前記薄膜トランジスタに近い側にある他の
層からなってもよい。
(9) Alternatively, in the aspect in which the light-shielding layer is disposed on the upper side, the light-shielding layer is formed of one layer of a capacitor line having a multilayer structure disposed between the data line and the thin film transistor; The light absorbing layer may be formed of another layer of the capacitance line closer to the thin film transistor than the one layer.

【0031】このように構成すれば、遮光層及び光吸収
層の両者を含む多層構造を有する容量線により、遮光機
能及び光吸収機能の両者を持たせることができる。加え
て、光吸収層において光吸収に伴って発生する熱を、遮
光層を介して逃がすことも可能となる。
With this configuration, both the light-shielding function and the light-absorbing function can be provided by the capacitance line having a multilayer structure including both the light-shielding layer and the light-absorbing layer. In addition, heat generated by light absorption in the light absorbing layer can be released via the light shielding layer.

【0032】(10)更に、上述の如くに容量線を備え
た各種の場合に、前記容量線は、画像表示領域内で前記
データ線に交差する方向に伸びるストライプ状に形成さ
れており且つ前記画像表示領域の周辺に位置する周辺領
域で定電位源に接続されてもよい。
(10) Further, in various cases having the capacitance line as described above, the capacitance line is formed in a stripe shape extending in a direction intersecting the data line in the image display area. A peripheral region located around the image display region may be connected to a constant potential source.

【0033】このように構成すれば、容量線を周辺領域
において定電位に落とすことができ、当該容量線のうち
画像表示領域内において各容量電極に対向配置される定
電位部分を、蓄積容量を構成する固定電位側容量電極と
して良好に機能させることができる。従って、蓄積容量
の性能を高めることができる。係る定電位源としては、
薄膜トランジスタを駆動するための周辺駆動回路に供給
される正電源や負電源の定電位源でもよいし、対向基板
の対向電極に供給される定電位でも構わない。
According to this structure, the capacitance line can be lowered to a constant potential in the peripheral region, and the constant potential portion of the capacitance line opposed to each capacitance electrode in the image display region is defined as a storage capacitor. It can function favorably as a fixed potential side capacitor electrode. Therefore, the performance of the storage capacitor can be improved. As such a constant potential source,
A constant potential source such as a positive power supply or a negative power supply supplied to a peripheral driving circuit for driving the thin film transistor may be used, or a constant potential supplied to a counter electrode of a counter substrate may be used.

【0034】(11)このように容量線を定電位源に接
続する場合、前記容量線は、前記周辺領域で相互に接続
されており、前記定電位源に対して一又は複数のコンタ
クトを介して複数まとめて接続されてもよい。
(11) When the capacitance line is connected to the constant potential source as described above, the capacitance lines are connected to each other in the peripheral region, and are connected to the constant potential source via one or more contacts. May be connected together.

【0035】このように構成すれば、画像表示領域で、
複数のストライプ状とされている容量線を、周辺領域
で、一又は複数のコンタクト(例えば、基板の4隅に設
けられたコンタクト)により、まとめて定電位に落とす
ことが可能となる。
With this configuration, in the image display area,
A plurality of stripe-shaped capacitor lines can be collectively dropped to a constant potential in the peripheral region by one or more contacts (for example, contacts provided at four corners of the substrate).

【0036】(12)或いはこのように容量線を定電位
源に接続する場合、前記容量線は、前記周辺領域で相互
に接続されており、前記定電位源に対して複数のコンタ
クトを介して冗長的に接続されてもよい。
(12) Alternatively, when the capacitance line is connected to the constant potential source, the capacitance lines are connected to each other in the peripheral region, and are connected to the constant potential source via a plurality of contacts. The connection may be redundant.

【0037】このように構成すれば、画像表示領域で、
複数のストライプ状とされている容量線を、周辺領域
で、冗長的に設けられた複数のコンタクトにより、安定
且つ確実に定電位に落とすことが可能となる。
With this configuration, in the image display area,
A plurality of stripe-shaped capacitor lines can be stably and reliably dropped to a constant potential by a plurality of redundantly provided contacts in a peripheral region.

【0038】(13)また、前述した遮光層が上側に配
置された態様では、前記基板上における前記薄膜トラン
ジスタの下側に配置されており前記薄膜トランジスタの
少なくともチャネル領域を覆う他の遮光層を更に備えて
もよい。
(13) In the aspect in which the light-shielding layer is disposed on the upper side, another light-shielding layer is disposed below the thin-film transistor on the substrate and covers at least a channel region of the thin-film transistor. You may.

【0039】このように構成すれば、当該他の遮光膜に
より、薄膜トランジスタの下側から来る戻り光に対する
遮光を行うことができ、薄膜トランジスタの上下から遮
光を行うことができる。この際特に、二つの遮光膜間で
生じようとする内面反射光や多重反射光については光吸
収層により吸収除去できる。尚、他の遮光層は例えば、
Ti、Cr、W、Ta、Mo、Pb等の高融点金属のう
ち少なくとも一つを含む、金属単体、合金、金属シリサ
イド、ポリシリサイド、これらを積層したものから構成
すればよい。
According to this structure, the other light shielding film can shield the return light coming from below the thin film transistor, and can shield light from above and below the thin film transistor. In this case, in particular, the internal reflection light and the multiple reflection light that are likely to be generated between the two light shielding films can be absorbed and removed by the light absorbing layer. In addition, other light shielding layers are, for example,
It may be composed of a single metal, an alloy, a metal silicide, a polysilicide containing at least one of refractory metals such as Ti, Cr, W, Ta, Mo, and Pb, and a laminate of these.

【0040】(14)この場合、前記他の遮光層と前記
薄膜トランジスタとの間に配置され、薄膜トランジスタ
のチャネルを形成する主材料(例えば、シリコン或いは
ポリシリコン)を主材とする他の光吸収層を更に備えて
もよい。
(14) In this case, another light-absorbing layer which is disposed between the other light-shielding layer and the thin-film transistor and is mainly made of a main material (for example, silicon or polysilicon) for forming a channel of the thin-film transistor. May be further provided.

【0041】このように構成すれば、二つの遮光膜間で
生じようとする内面反射光や多重反射光については、二
つの光吸収層により、一層強力に吸収除去できる。
With this configuration, the internal reflection light and the multiple reflection light that are likely to be generated between the two light-shielding films can be more strongly absorbed and removed by the two light absorbing layers.

【0042】(15)本発明の電気光学装置の他の態様
では、前記遮光層は、前記基板上における前記薄膜トラ
ンジスタの下側に配置されている。
(15) In another aspect of the electro-optical device according to the present invention, the light shielding layer is disposed below the thin film transistor on the substrate.

【0043】この態様によれば、薄膜トランジスタの下
側に配置された遮光層の外面により、戻り光を遮光可能
である。そして、遮光層の内面に至ろうとする入射光や
遮光層の内面で反射する光については光吸収層で吸収除
去されるので、遮光層の内面における反射に起因する内
面反射光や多重反射光による薄膜トランジスタの特性劣
化を、これらの遮光層及び光吸収層により阻止できる。
尚、このように薄膜トランジスタの下側に配置される遮
光層は例えば、Ti、Cr、W、Ta、Mo、Pb等の
高融点金属のうち少なくとも一つを含む、金属単体、合
金、金属シリサイド、ポリシリサイド、これらを積層し
たものから構成すればよい。
According to this aspect, the return light can be shielded by the outer surface of the light shielding layer disposed below the thin film transistor. Then, the incident light that is going to reach the inner surface of the light-shielding layer and the light that is reflected on the inner surface of the light-shielding layer are absorbed and removed by the light absorbing layer. Deterioration of characteristics of the thin film transistor can be prevented by the light shielding layer and the light absorbing layer.
The light-shielding layer disposed on the lower side of the thin film transistor in this way includes, for example, a simple metal, an alloy, a metal silicide, and / or a metal containing at least one of refractory metals such as Ti, Cr, W, Ta, Mo, and Pb. What is necessary is just to comprise from polysilicide and what laminated these.

【0044】(16)本発明の電気光学装置の他の態様
では、前記光吸収層は、前記画素電極或いはデータ線と
前記薄膜トランジスタとを中継接続する中間導電層から
なる部分を含む。
(16) In another aspect of the electro-optical device of the present invention, the light absorption layer includes a portion formed of an intermediate conductive layer that relays the pixel electrode or data line to the thin film transistor.

【0045】この態様によれば、ポリシリコン膜等から
なる中間導電層に、中継接続する機能に加えて、光吸収
層の一部としての機能を持たせることにより、専用の光
吸収層を追加形成することによる積層構造の複雑化を低
減できる。従って、装置構成及び製造プロセスの簡略化
を図る上で有利である。尚、このように中間導電層を利
用して中継接続すれば、薄膜トランジスタと画素電極と
の間や、薄膜トランジスタとデータ線との間が長くて
も、両者間を一つのコンタクトホールで接続する技術的
困難性を回避しつつ比較的小径の二つ以上の直列なコン
タクトホールで両者間を良好に接続できる。
According to this aspect, the intermediate conductive layer made of a polysilicon film or the like is provided with a function as a part of the light absorbing layer in addition to the function of relay connection, thereby adding a dedicated light absorbing layer. It is possible to reduce the complexity of the laminated structure due to the formation. Therefore, it is advantageous in simplifying the device configuration and the manufacturing process. If the intermediate connection layer is used for relay connection in this way, even if the distance between the thin film transistor and the pixel electrode or between the thin film transistor and the data line is long, the two can be connected with one contact hole. The two can be satisfactorily connected by two or more series contact holes having a relatively small diameter while avoiding difficulty.

【0046】(17)本発明の電気光学装置の他の態様
では、前記遮光層は、前記光吸収層よりも熱伝導率が高
い。
(17) In another aspect of the electro-optical device of the present invention, the light-shielding layer has a higher thermal conductivity than the light-absorbing layer.

【0047】この態様によれば、光吸収層において光吸
収に伴って発生する熱を、熱伝導率の高い遮光層を介し
て逃がすことができる。即ち、光吸収層から薄膜トラン
ジスタに伝わる熱量を低減でき、これにより、薄膜トラ
ンジスタで生じる熱リークを低減できる。従って、遮光
層及び光吸収層により、光リーク及び熱リークの両者を
低減することにより、トランジスタ特性を顕著に向上さ
せ得る。
According to this aspect, the heat generated by the light absorption in the light absorbing layer can be released through the light shielding layer having high thermal conductivity. That is, the amount of heat transmitted from the light absorption layer to the thin film transistor can be reduced, and thus, heat leakage generated in the thin film transistor can be reduced. Therefore, the transistor characteristics can be remarkably improved by reducing both light leakage and heat leakage by the light-shielding layer and the light absorbing layer.

【0048】(18)この態様では、前記薄膜トランジ
スタと前記光吸収層との層間距離は、前記光吸収層と前
記遮光層との層間距離よりも大きくてもよい。
(18) In this aspect, an interlayer distance between the thin film transistor and the light absorbing layer may be larger than an interlayer distance between the light absorbing layer and the light shielding layer.

【0049】このように構成すれば、光吸収層において
光吸収に伴って発生する熱を、当該光吸収層の近く配置
された遮光層を介して、一層効率良く逃がすことができ
る。即ち、光吸収層の遠くに配置された分だけ、薄膜ト
ランジスタに伝わる熱量を低減できる。尚、これら薄膜
トランジスタと光吸収層との層間や、光吸収層と遮光層
との層間には、層間絶縁膜等が設けられる。
According to this structure, the heat generated by the light absorption in the light absorbing layer can be released more efficiently through the light shielding layer disposed near the light absorbing layer. That is, the amount of heat transmitted to the thin film transistor can be reduced by an amount arranged far from the light absorbing layer. Note that an interlayer insulating film or the like is provided between the thin film transistor and the light absorbing layer or between the light absorbing layer and the light shielding layer.

【0050】(19)本発明の電気光学装置の他の態様
では、前記遮光層は、前記光吸収層上に絶縁膜を介して
積層され且つ前記光吸収層よりも平面的に見て一回り大
きく形成される。
(19) In another aspect of the electro-optical device according to the present invention, the light-shielding layer is laminated on the light-absorbing layer with an insulating film interposed therebetween, and is one-way as viewed in plan from the light-absorbing layer. Largely formed.

【0051】この態様によれば、光吸収層よりも一回り
大きい遮光層により、遮光層の外面側における遮光を行
うと同時に、遮光層よりも一回り小さい光吸収層によ
り、遮光層の内面側における光吸収を行うことができ
る。
According to this aspect, light shielding on the outer surface side of the light-shielding layer is performed by the light-shielding layer slightly larger than the light-absorbing layer, and at the same time, light-shielding layer on the inner surface of the light-shielding layer is slightly smaller than the light-shielding layer. Can absorb light.

【0052】(20)本発明の電気光学装置の他の態様
では、一対の基板と、前記一対の基板間に形成された電
気光学物質と、前記一対の基板の一方に形成された画素
電極と、前記画素電極に接続された薄膜トランジスタ
と、前記薄膜トランジスタの少なくともチャネル領域を
覆う第1遮光層と、前記薄膜トランジスタを介して前記
第1遮光層と対峙する第1光吸収層とを備えたことを特
徴とする。
(20) According to another aspect of the electro-optical device of the present invention, a pair of substrates, an electro-optical material formed between the pair of substrates, and a pixel electrode formed on one of the pair of substrates are provided. A thin film transistor connected to the pixel electrode, a first light blocking layer covering at least a channel region of the thin film transistor, and a first light absorbing layer facing the first light blocking layer via the thin film transistor. And

【0053】この態様によれば、第1遮光層で薄膜トラ
ンジスタに入射する光を遮光し、第1光吸収層で光を吸
収して薄膜トランジスタに光が反射するのを防止する。
According to this aspect, the light entering the thin film transistor is shielded by the first light shielding layer, and the light is absorbed by the first light absorbing layer to prevent the light from being reflected by the thin film transistor.

【0054】(21)また、前記第1遮光層は、前記薄
膜トランジスタに対して光入射側に設けられているとよ
い。
(21) Further, it is preferable that the first light shielding layer is provided on the light incident side with respect to the thin film transistor.

【0055】この態様によれば、第1遮光層で直接薄膜
トランジスタに光が照射されるのを防ぐことができる。
According to this aspect, it is possible to prevent the thin film transistor from being directly irradiated with light by the first light shielding layer.

【0056】(22)さらに、前記第1遮光層と前記薄
膜トランジスタとの間に第2光吸収層が設けられている
とよい。
(22) A second light absorbing layer may be provided between the first light shielding layer and the thin film transistor.

【0057】この態様によれば、内部反射等によって第
1遮光層の薄膜トランジスタ側に向けられた光は、第2
光吸収層で吸収される。
According to this aspect, the light directed to the thin film transistor side of the first light-shielding layer due to internal reflection or the like is reflected by the second light-shielding layer.
It is absorbed by the light absorbing layer.

【0058】(23)さらに、前記第1光吸収層の前記
薄膜トランジスタと反対側に第2遮光層が設けられてい
るとよい。
(23) Further, a second light-shielding layer may be provided on the side of the first light-absorbing layer opposite to the thin-film transistor.

【0059】この態様によれば、内部反射等によって前
記薄膜トランジスタに向けられた光は、第2遮光層で遮
光することができる。
According to this aspect, light directed to the thin film transistor by internal reflection or the like can be shielded by the second light shielding layer.

【0060】(24)また、前記第2遮光層は、前記第
1光吸収層の内側の領域に形成されていてもよい。
(24) The second light-shielding layer may be formed in a region inside the first light-absorbing layer.

【0061】この態様によれば、第2遮光層から延びて
いる第1光吸収層に、斜めからの強い光が第1光吸収層
に照射して、第1光吸収層から漏れても、光をそのまま
外へ逃がすことができる。
According to this aspect, even if the first light absorbing layer extending from the second light shielding layer is irradiated with strong oblique light to the first light absorbing layer and leaks from the first light absorbing layer, Light can escape to the outside as it is.

【0062】(25)また、前記第2遮光膜は、前記第
1遮光膜の内側の領域に形成されていることを特徴とす
る。
(25) The second light-shielding film is formed in a region inside the first light-shielding film.

【0063】この態様によれば、第2遮光膜は斜めから
の光を避けることができる。
According to this aspect, the second light-shielding film can avoid oblique light.

【0064】(26)本発明の電気光学装置の他の態様
では、一対の基板と、前記一対の基板間に形成された電
気光学物質と、前記一対の基板の一方に形成された画素
電極と、前記画素電極に接続された薄膜トランジスタ
と、前記薄膜トランジスタの少なくともチャネル領域を
覆う第1光吸収層と、前記薄膜トランジスタを介して前
記第1光吸収層と対峙する第2光吸収層とを備えたこと
を特徴とする。
(26) In another aspect of the electro-optical device according to the present invention, a pair of substrates, an electro-optical material formed between the pair of substrates, and a pixel electrode formed on one of the pair of substrates are provided. A thin film transistor connected to the pixel electrode, a first light absorbing layer covering at least a channel region of the thin film transistor, and a second light absorbing layer facing the first light absorbing layer via the thin film transistor. It is characterized by.

【0065】この態様によれば、特に斜めから入ってき
た光を、第1光吸収層と第2光吸収層とで吸収して、薄
膜トランジスタに照射される光を減らすことができる。
According to this aspect, particularly the light entering obliquely can be absorbed by the first light absorbing layer and the second light absorbing layer, and the light applied to the thin film transistor can be reduced.

【0066】(27)また、前記画素電極と前記薄膜ト
ランジスタと前記第1光吸収層との間には透光性の絶縁
膜が各々介在している。
(27) A translucent insulating film is interposed between the pixel electrode, the thin film transistor, and the first light absorbing layer.

【0067】(28)本発明の投射型表示装置の態様
は、光源と、クレーム1から27のいずれか1つの電気
光学装置でなるライトバルブと、前記光源から発光した
光を前記ライトバルブに導光する導光部材と、前記ライ
トバルブで変調された光を投射する投射光学部材とを有
することを特徴とする。
(28) An embodiment of the projection type display device according to the present invention comprises a light source, a light valve comprising any one of the electro-optical devices of claims 1 to 27, and a device for guiding light emitted from the light source to the light valve. A light guide member for emitting light and a projection optical member for projecting light modulated by the light valve are provided.

【0068】この態様によれば、電気光学装置内の薄膜
トランジスタに光が入りにくいので、高品位の画像を投
射することができる。
According to this aspect, since light hardly enters the thin film transistor in the electro-optical device, a high-quality image can be projected.

【0069】(29)本発明の電気光学装置用基板の態
様は、画素電極と、前記画素電極に接続された薄膜トラ
ンジスタと、前記薄膜トランジスタの少なくともチャネ
ル領域を覆う遮光層と、前記遮光層と前記薄膜トランジ
スタとの間に配置された光吸収層とを備えたことを特徴
とする。
(29) An aspect of the electro-optical device substrate according to the present invention includes a pixel electrode, a thin film transistor connected to the pixel electrode, a light shielding layer covering at least a channel region of the thin film transistor, the light shielding layer and the thin film transistor. And a light absorbing layer disposed between the two.

【0070】(30)また、本発明の電気光学装置用基
板の態様は、画素電極と、前記画素電極に接続された薄
膜トランジスタと、前記薄膜トランジスタの少なくとも
チャネル領域を覆う遮光層と、前記薄膜トランジスタを
介して前記遮光層と対峙する光吸収層とを備えたことを
特徴とする。
(30) An aspect of the electro-optical device substrate according to the present invention includes a pixel electrode, a thin film transistor connected to the pixel electrode, a light-shielding layer covering at least a channel region of the thin film transistor, and the thin film transistor. And a light absorbing layer facing the light shielding layer.

【0071】(31)また、本発明の電気光学装置用基
板の態様は、画素電極と、前記画素電極に接続された薄
膜トランジスタと、前記薄膜トランジスタの少なくとも
チャネル領域を覆う第1光吸収層と、前記薄膜トランジ
スタを介して前記第1光吸収層と対峙する第2光吸収層
とを備えたことを特徴とする。
(31) An aspect of the electro-optical device substrate according to the present invention includes a pixel electrode, a thin film transistor connected to the pixel electrode, a first light absorbing layer covering at least a channel region of the thin film transistor, And a second light absorbing layer opposed to the first light absorbing layer via a thin film transistor.

【0072】尚、本発明に係る薄膜トランジスタとして
は、走査線の一部からなるゲート電極がチャネル領域の
上側に位置する所謂トップゲート型でもよいし、走査線
の一部からなるゲート電極がチャネル領域の下側に位置
する所謂ボトムゲート型でもよい。また、画素電極の層
間位置も、基板上で走査線の上方でも下方でもよい。
The thin film transistor according to the present invention may be of a so-called top gate type in which a gate electrode formed of a part of a scanning line is located above a channel region, or may be a gate electrode formed of a part of a scanning line. May be a so-called bottom gate type located on the lower side. Further, the interlayer position of the pixel electrode may be above or below the scanning line on the substrate.

【0073】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされる。
The operation and other advantages of the present invention will become more apparent from the embodiments explained below.

【0074】[0074]

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。以下の実施形態は、本発明の電気光
学装置を液晶装置に適用したものである。
Embodiments of the present invention will be described below with reference to the drawings. In the following embodiments, the electro-optical device according to the invention is applied to a liquid crystal device.

【0075】先ず本発明の実施形態における電気光学装
置の構成について、図1から図3を参照して説明する。
図1は、電気光学装置の画像表示領域を構成するマトリ
クス状に形成された複数の画素における各種素子、配線
等の等価回路である。図2は、データ線、走査線、画素
電極等が形成されたTFTアレイ基板の相隣接する複数
の画素群の平面図である。図3は、図2のA−A’断面
図である。尚、図3においては、各層や各部材を図面上
で認識可能な程度の大きさとするため、各層や各部材毎
に縮尺を異ならしめてある。
First, the configuration of the electro-optical device according to the embodiment of the present invention will be described with reference to FIGS.
FIG. 1 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix forming an image display area of the electro-optical device. FIG. 2 is a plan view of a plurality of adjacent pixel groups on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed. FIG. 3 is a sectional view taken along line AA ′ of FIG. In FIG. 3, the scale of each layer and each member is different so that each layer and each member have a size that can be recognized in the drawing.

【0076】図1において、本実施形態における電気光
学装置の画像表示領域を構成するマトリクス状に形成さ
れた複数の画素には夫々、画素電極9aと当該画素電極
9aをスイッチング制御するためのTFT30とが形成
されており、画像信号が供給されるデータ線6aが当該
TFT30のソースに電気的に接続されている。データ
線6aに書き込む画像信号S1、S2、…、Snは、こ
の順に線順次に供給しても構わないし、相隣接する複数
のデータ線6a同士に対して、グループ毎に供給するよ
うにしても良い。また、TFT30のゲートに走査線3
aが電気的に接続されており、所定のタイミングで、走
査線3aにパルス的に走査信号G1、G2、…、Gm
を、この順に線順次で印加するように構成されている。
画素電極9aは、TFT30のドレインに電気的に接続
されており、スイッチング素子であるTFT30を一定
期間だけそのスイッチを閉じることにより、データ線6
aから供給される画像信号S1、S2、…、Snを所定
のタイミングで書き込む。画素電極9aを介して電気光
学物質の一例としての液晶に書き込まれた所定レベルの
画像信号S1、S2、…、Snは、対向基板(後述す
る)に形成された対向電極(後述する)との間で一定期
間保持される。液晶は、印加される電圧レベルにより分
子集合の配向や秩序が変化することにより、光を変調
し、階調表示を可能にする。ノーマリーホワイトモード
であれば、各画素の単位で印加された電圧に応じて入射
光に対する透過率が減少し、ノーマリーブラックモード
であれば、各画素の単位で印加された電圧に応じて入射
光に対する透過率が増加され、全体として電気光学装置
からは画像信号に応じたコントラストを持つ光が出射す
る。ここで、保持された画像信号がリークするのを防ぐ
ために、画素電極9aと対向電極との間に形成される液
晶容量と並列に蓄積容量70を付加する。
In FIG. 1, each of a plurality of pixels formed in a matrix forming an image display area of the electro-optical device according to the present embodiment has a pixel electrode 9a and a TFT 30 for controlling switching of the pixel electrode 9a. Are formed, and the data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied to a plurality of adjacent data lines 6a for each group. good. The scanning line 3 is connected to the gate of the TFT 30.
a is electrically connected to the scanning line 3a at predetermined timings in a pulsed manner with the scanning signals G1, G2,.
Are applied in this order in a line-sequential manner.
The pixel electrode 9a is electrically connected to the drain of the TFT 30, and by closing the switch of the TFT 30 as a switching element for a certain period, the data line 6 is turned off.
The image signals S1, S2,..., Sn supplied from a are written at a predetermined timing. The image signals S1, S2,..., Sn of a predetermined level written in the liquid crystal as an example of the electro-optical material via the pixel electrode 9a are connected to a counter electrode (described later) formed on a counter substrate (described later). For a fixed period of time. The liquid crystal modulates light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gray scale display. In the normally white mode, the transmittance for the incident light decreases according to the voltage applied in each pixel unit. In the normally black mode, the light enters according to the voltage applied in each pixel unit. Light transmittance is increased, and light having a contrast corresponding to an image signal is emitted from the electro-optical device as a whole. Here, in order to prevent the held image signal from leaking, a storage capacitor 70 is added in parallel with a liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode.

【0077】図2において、電気光学装置のTFTアレ
イ基板上には、マトリクス状に複数の透明な画素電極9
a(点線部9a’により輪郭が示されている)が設けら
れており、画素電極9aの縦横の境界に各々沿ってデー
タ線6a及び走査線3aが設けられている。
In FIG. 2, a plurality of transparent pixel electrodes 9 are arranged in a matrix on the TFT array substrate of the electro-optical device.
a (the outline is indicated by a dotted line portion 9a '), and the data line 6a and the scanning line 3a are provided along the vertical and horizontal boundaries of the pixel electrode 9a, respectively.

【0078】また、半導体層1aのうち図中右上がりの
斜線領域で示したチャネル領域1a’に対向するように
走査線3aが配置されており、走査線3aはゲート電極
として機能する(特に、本実施形態では、走査線3a
は、当該ゲート電極となる部分において幅広に形成され
ている)。このように、走査線3aとデータ線6aとの
交差する個所には夫々、チャネル領域1a’に走査線3
aがゲート電極として対向配置された画素スイッチング
用のTFT30が設けられている。
Further, the scanning line 3a is arranged so as to face the channel region 1a 'indicated by the hatched region in the semiconductor layer 1a, which rises to the right in the figure, and the scanning line 3a functions as a gate electrode (particularly, In the present embodiment, the scanning line 3a
Is formed wide in a portion to be the gate electrode). In this manner, at the intersections of the scanning lines 3a and the data lines 6a, the scanning lines 3a and
A pixel switching TFT 30 is provided in which a is opposed to each other as a gate electrode.

【0079】図2及び図3に示すように、本実施形態で
は特に、容量線300は、導電性のポリシリコン膜等か
らなる第1膜72と高融点金属を含む金属シリサイド膜
等からなる第2膜73とが積層された多層構造を持つ。
このうち第2膜73は、容量線300或いは蓄積容量7
0の固定電位側容量電極としての機能の他、TFT30
の上側において入射光からTFT30を遮光する遮光層
としての機能を持つ。また第1膜72は、容量線300
或いは蓄積容量70の固定電位側容量電極としての機能
の他、遮光層としての第2膜73とTFT30との間に
配置された光吸収層としての機能を持つ。他方、容量線
300に対して、誘電体膜75を介して対向配置される
中継層71aは、蓄積容量70の画素電位側容量電極と
しての機能の他、遮光層としての第2膜73とTFT3
0との間に配置される光吸収層としての機能を持ち、更
に、画素電極9aとTFT30の高濃度ドレイン領域1
eとを中継接続する中間導電層としての機能を持つ。こ
のような遮光及び光吸収については図4から図7を参照
して後に詳述する。尚、これらの光吸収層としての第1
膜72及び中継層71aは、ポリシリコン膜等の、遮光
層としての第2膜73と比較して光吸収率が高い材質か
らなる。
As shown in FIGS. 2 and 3, in this embodiment, in particular, the capacitance line 300 is formed of a first film 72 made of a conductive polysilicon film or the like and a first film 72 made of a metal silicide film containing a refractory metal. It has a multilayer structure in which two films 73 are stacked.
Among them, the second film 73 is formed of the capacitor line 300 or the storage capacitor 7.
In addition to the function as a fixed potential side capacitor electrode of 0, the TFT 30
Has a function as a light shielding layer for shielding the TFT 30 from incident light. Further, the first film 72 is formed of the capacitance line 300.
Alternatively, in addition to the function as the fixed potential side capacitor electrode of the storage capacitor 70, the storage capacitor 70 has a function as a light absorbing layer disposed between the TFT 30 and the second film 73 as a light shielding layer. On the other hand, the relay layer 71a opposed to the capacitor line 300 via the dielectric film 75 functions as a pixel potential side capacitor electrode of the storage capacitor 70, as well as the second film 73 as a light shielding layer and the TFT 3
0, and has a function as a light absorption layer disposed between the pixel electrode 9a and the high-concentration drain region 1 of the TFT 30.
and has a function as an intermediate conductive layer for relay connection with e. Such light blocking and light absorption will be described later in detail with reference to FIGS. Note that these first light absorbing layers serve as first light absorbing layers.
The film 72 and the relay layer 71a are made of a material such as a polysilicon film having a higher light absorptivity than the second film 73 as a light shielding layer.

【0080】本実施形態では、蓄積容量70は、TFT
30の高濃度ドレイン領域1e(及び画素電極9a)に
接続された画素電位側容量電極としての中継層71a
と、固定電位側容量電極としての容量線300の一部と
が、誘電体膜75を介して対向配置されることにより形
成されている。
In the present embodiment, the storage capacitor 70 is a TFT
A relay layer 71a as a pixel potential side capacitance electrode connected to the high-concentration drain region 1e (and the pixel electrode 9a)
And a part of the capacitance line 300 as the fixed potential side capacitance electrode is formed by being opposed to each other with the dielectric film 75 interposed therebetween.

【0081】容量線300は平面的に見て、走査線3a
に沿ってストライプ状に伸びており、TFT30に重な
る個所が図2中上下に突出している。そして、図2中縦
方向に夫々伸びるデータ線6aと図2中横方向に夫々伸
びる容量線300とが相交差して形成されることによ
り、TFTアレイ基板10上におけるTFT30の上側
に、平面的に見て格子状の遮光層が構成されており、各
画素の開口領域を規定している。
When viewed in plan, the capacitance line 300 is
The portion overlapping the TFT 30 protrudes vertically in FIG. The data lines 6a extending in the vertical direction in FIG. 2 and the capacitance lines 300 extending in the horizontal direction in FIG. 2 are formed so as to intersect with each other. When viewed, a lattice-shaped light-shielding layer is formed, and defines an opening area of each pixel.

【0082】他方、TFTアレイ基板10上におけるT
FT30の下側には、下側遮光膜11aが格子状に設け
られている。
On the other hand, T on the TFT array substrate 10
Below the FT 30, a lower light-shielding film 11a is provided in a lattice shape.

【0083】本実施形態では特に、格子状の下側遮光膜
11aの形成領域は、同じく格子状の上側の遮光層(即
ち、容量電極300及びデータ線6a)の形成領域内に
位置する(即ち、一回り小さく形成され、下側遮光膜1
1aは、容量線300及びデータ線6aの幅より狭く形
成されている)。そして、TFT30のチャネル領域1
aは、その低濃度ソース領域1b及び低濃度ドレイン領
域1c(即ち、LDD領域)との接合部を含めて、この
ような格子状の下側遮光膜11aの交差領域内に(従っ
て、格子状の上側遮光膜の交差領域内に)位置する。
In the present embodiment, in particular, the formation region of the lattice-shaped lower light-shielding film 11a is located in the formation region of the lattice-shaped upper light-shielding layer (ie, the capacitor electrode 300 and the data line 6a) (ie, the lattice-shaped lower light-shielding film 11a). , The lower light-shielding film 1
1a is formed narrower than the widths of the capacitance line 300 and the data line 6a). Then, the channel region 1 of the TFT 30
a, including the junction with the low-concentration source region 1b and the low-concentration drain region 1c (that is, the LDD region), is within the intersection region of such a lattice-shaped lower light-shielding film 11a (accordingly, (In the crossing region of the upper light-shielding film).

【0084】これらの遮光層の一例を構成する第2膜7
3及び下側遮光膜11aは夫々、例えば、Ti、Cr、
W、Ta、Mo、Pb等の高融点金属のうちの少なくと
も一つを含む、金属単体、合金、金属シリサイド、ポリ
シリサイド、これらを積層したもの等からなる。また、
このような第2膜73を含んでなる容量線300は、多
層構造を有し、その第1膜72が導電性のポリシリコン
膜であるため、係る第2膜73については、導電性材料
から形成する必要はないが、第1膜72だけでなく第2
膜73をも導電膜から形成すれば、容量線300をより
低抵抗化できる。
The second film 7 constituting one example of these light shielding layers
3 and the lower light shielding film 11a are, for example, Ti, Cr,
It is made of a single metal, an alloy, a metal silicide, a polysilicide, or a laminate of any of these, including at least one of refractory metals such as W, Ta, Mo, and Pb. Also,
Since the capacitance line 300 including such a second film 73 has a multilayer structure and the first film 72 is a conductive polysilicon film, the second film 73 is made of a conductive material. It is not necessary to form the first film 72 but the second film
If the film 73 is also formed from a conductive film, the resistance of the capacitance line 300 can be further reduced.

【0085】また図3において、容量電極としての中継
層71aと容量線300との間に配置される誘電体膜7
5は、例えば膜厚5〜200nm程度の比較的薄いHT
O膜、LTO膜等の酸化シリコン膜、あるいは窒化シリ
コン膜等から構成される。蓄積容量70を増大させる観
点からは、膜の信頼性が十分に得られる限りにおいて、
誘電体膜75は薄い程良い。
In FIG. 3, a dielectric film 7 disposed between a relay layer 71a as a capacitor electrode and a capacitor line 300 is provided.
5 is a relatively thin HT having a thickness of, for example, about 5 to 200 nm.
It is composed of a silicon oxide film such as an O film, an LTO film, or a silicon nitride film. From the viewpoint of increasing the storage capacitance 70, as long as the reliability of the film is sufficiently obtained,
The thinner the dielectric film 75, the better.

【0086】光吸収層として機能するのみならず容量線
300の一部を構成する第1膜72は、例えば膜厚15
0nm程度のポリシリコン膜からなる。また、遮光層と
して機能するのみならず容量線300の他の一部を構成
する第2膜73は、例えば膜厚150nm程度のタング
ステンシリサイド膜からなる。このように誘電体膜75
に接する側に配置される第1膜72をポリシリコン膜か
ら構成し、誘電体膜75に接する中継層71aをポリシ
リコン膜から構成することにより、誘電体膜75の劣化
を阻止できる。例えば、仮に金属シリサイド膜を誘電体
膜75に接触させる構成を採ると、誘電体膜75に重金
属等の金属が入り込んで、誘電体膜75の性能を劣化さ
せてしまう。更に、このような容量線300を誘電体膜
75上に形成する際に、誘電体膜75の形成後にフォト
レジスト工程を入れることなく、連続で容量線300を
形成すれば、誘電体膜75の品質を高められるので、当
該誘電体膜75を薄く成膜することが可能となり、最終
的に蓄積容量70を増大できる。
The first film 72 not only functioning as a light absorbing layer but also forming a part of the capacitance line 300 has a thickness of, for example, 15 μm.
It is made of a polysilicon film of about 0 nm. In addition, the second film 73 not only functioning as a light shielding layer but also forming another part of the capacitance line 300 is made of, for example, a tungsten silicide film having a thickness of about 150 nm. Thus, the dielectric film 75
The first film 72 arranged on the side in contact with the dielectric film 75 is made of a polysilicon film, and the relay layer 71a in contact with the dielectric film 75 is made of a polysilicon film, so that the deterioration of the dielectric film 75 can be prevented. For example, if a configuration is adopted in which a metal silicide film is brought into contact with the dielectric film 75, a metal such as a heavy metal enters the dielectric film 75, and the performance of the dielectric film 75 is deteriorated. Further, when such a capacitor line 300 is formed on the dielectric film 75, if the capacitor line 300 is formed continuously without performing a photoresist process after the formation of the dielectric film 75, the Since the quality can be improved, the dielectric film 75 can be formed thin, and the storage capacitance 70 can be finally increased.

【0087】図2及び図3に示すように、データ線6a
は、コンタクトホール81を介して中継接続用の中継層
71bに接続されており、更に中継層71bは、コンタ
クトホール82を介して、例えばポリシリコン膜からな
る半導体層1aのうち高濃度ソース領域1dに電気的に
接続されている。尚、中継層71bは、前述した諸機能
を持つ中継層71aと同一膜から同時形成される。
As shown in FIGS. 2 and 3, data line 6a
Is connected to a relay layer 71b for relay connection via a contact hole 81. The relay layer 71b is further connected via a contact hole 82 to the high-concentration source region 1d in the semiconductor layer 1a made of, for example, a polysilicon film. Is electrically connected to The relay layer 71b is formed simultaneously from the same film as the relay layer 71a having various functions described above.

【0088】また容量線300は、画素電極9aが配置
された画像表示領域からその周囲に延設され、定電位源
と電気的に接続されて、固定電位とされる。この点につ
いては、図8及び図9を参照して後に詳述する。
The capacitance line 300 extends from the image display area where the pixel electrode 9a is arranged to the periphery thereof, is electrically connected to a constant potential source, and has a fixed potential. This will be described later in detail with reference to FIGS.

【0089】画素電極9aは、中継層71aを中継する
ことにより、コンタクトホール83及び85を介して半
導体層1aのうち高濃度ドレイン領域1eに電気的に接
続されている。即ち、本実施形態では、中継層71a
は、蓄積容量70の画素電位側容量電極としての機能及
び光吸収層としての機能に加えて、画素電極9aをTF
T30へ中継接続する機能を果たす。このように中継層
71a及び71bを中継層として利用すれば、層間距離
が例えば2000nm程度に長くても、両者間を一つの
コンタクトホールで接続する技術的困難性を回避しつつ
比較的小径の二つ以上の直列なコンタクトホールで両者
間を良好に接続でき、画素開口率を高めることが可能と
なり、コンタクトホール開孔時におけるエッチングの突
き抜け防止にも役立つ。
The pixel electrode 9a is electrically connected to the high-concentration drain region 1e of the semiconductor layer 1a via the contact holes 83 and 85 by relaying the relay layer 71a. That is, in the present embodiment, the relay layer 71a
Indicates that, in addition to the function of the storage capacitor 70 as a pixel potential side capacitor electrode and the function as a light absorption layer, the pixel electrode 9a
It performs the function of relay connection to T30. When the relay layers 71a and 71b are used as the relay layers in this way, even if the interlayer distance is as long as about 2000 nm, for example, it is possible to avoid the technical difficulty of connecting them with one contact hole while avoiding the technical difficulty of connecting them with one contact hole. The two or more contact holes can be connected favorably to each other, so that the pixel aperture ratio can be increased, and it is also useful for preventing penetration of etching when the contact holes are opened.

【0090】図2及び図3において、電気光学装置は、
透明なTFTアレイ基板10と、これに対向配置される
透明な対向基板20とを備えている。TFTアレイ基板
10は、例えば石英基板、ガラス基板、シリコン基板か
らなり、対向基板20は、例えばガラス基板や石英基板
からなる。
In FIGS. 2 and 3, the electro-optical device is
The device includes a transparent TFT array substrate 10 and a transparent opposing substrate 20 disposed opposite to the TFT array substrate 10. The TFT array substrate 10 is made of, for example, a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20 is made of, for example, a glass substrate or a quartz substrate.

【0091】TFTアレイ基板10には、平面的に見て
格子状の溝10cvが掘られている(図2中右下がりの
斜線領域で示されている)。走査線3a、データ線6
a、TFT30等の配線や素子等は、この溝10cv内
に埋め込まれている。これにより、配線、素子等が存在
する領域と存在しない領域との間における段差が緩和さ
れており、最終的には段差に起因した液晶の配向不良等
の画像不良を低減できる。
In the TFT array substrate 10, a lattice-shaped groove 10cv is dug in a plan view (indicated by a hatched area at the lower right in FIG. 2). Scanning line 3a, data line 6
a, wiring and elements such as the TFT 30 are embedded in the trench 10cv. As a result, the step between the region where the wiring, the element, and the like are present and the region where the wiring, the element, and the like are not present is reduced, and ultimately, image defects such as defective alignment of the liquid crystal due to the step can be reduced.

【0092】図3に示すように、TFTアレイ基板10
には、画素電極9aが設けられており、その上側には、
ラビング処理等の所定の配向処理が施された配向膜16
が設けられている。画素電極9aは例えば、ITO(In
dium Tin Oxide)膜などの透明導電性膜からなる。また
配向膜16は例えば、ポリイミド膜などの有機膜からな
る。
As shown in FIG. 3, the TFT array substrate 10
Is provided with a pixel electrode 9a, and above it,
Alignment film 16 that has been subjected to a predetermined alignment treatment such as a rubbing treatment
Is provided. The pixel electrode 9a is made of, for example, ITO (In
It is composed of a transparent conductive film such as a dium tin oxide film. The alignment film 16 is made of, for example, an organic film such as a polyimide film.

【0093】他方、対向基板20には、その全面に渡っ
て対向電極21が設けられており、その下側には、ラビ
ング処理等の所定の配向処理が施された配向膜22が設
けられている。対向電極21は例えば、ITO膜などの
透明導電性膜からなる。また配向膜22は、ポリイミド
膜などの有機膜からなる。
On the other hand, a counter electrode 21 is provided on the entire surface of the counter substrate 20, and an alignment film 22 on which a predetermined alignment process such as a rubbing process is performed is provided below the counter electrode 21. I have. The counter electrode 21 is made of, for example, a transparent conductive film such as an ITO film. The alignment film 22 is made of an organic film such as a polyimide film.

【0094】対向基板20には、格子状又はストライプ
状の遮光膜を設けるようにしてもよい。このような構成
を採ることで、前述の如く遮光層を構成する容量線30
0及びデータ線6aと共に当該対向基板20上の遮光膜
により、対向基板20側からの入射光がチャネル領域1
a’や低濃度ソース領域1b及び低濃度ドレイン領域1
cに侵入するのを、より確実に阻止できる。更に、この
ような対向基板20上の遮光膜は、少なくとも入射光が
照射される面を高反射な膜で形成することにより、電気
光学装置の温度上昇を防ぐ働きをする。尚、このように
対向基板20上の遮光膜は好ましくは、平面的に見て容
量線300とデータ線6aとからなる遮光層の内側に位
置するように形成する。これにより、対向基板20上の
遮光膜により、各画素の開口率を低めることなく、この
ような遮光及び温度上昇防止の効果が得られる。
The opposing substrate 20 may be provided with a lattice-shaped or stripe-shaped light-shielding film. By adopting such a configuration, as described above, the capacitance line 30 constituting the light shielding layer
0 and the light-shielding film on the opposing substrate 20 together with the data lines 6a, the incident light from the opposing substrate 20 side is
a ′, the lightly doped source region 1b and the lightly doped drain region 1
c can be more reliably prevented from entering. Further, such a light-shielding film on the counter substrate 20 has a function of preventing a temperature rise of the electro-optical device by forming at least a surface irradiated with incident light with a highly reflective film. Note that the light-shielding film on the counter substrate 20 is preferably formed so as to be located inside the light-shielding layer including the capacitor lines 300 and the data lines 6a in plan view. As a result, the light-shielding film on the counter substrate 20 can provide such effects of light-shielding and temperature rise prevention without lowering the aperture ratio of each pixel.

【0095】このように構成された、画素電極9aと対
向電極21とが対面するように配置されたTFTアレイ
基板10と対向基板20との間には、後述のシール材に
より囲まれた空間に電気光学物質の一例である液晶が封
入され、液晶層50が形成される。液晶層50は、画素
電極9aからの電界が印加されていない状態で配向膜1
6及び22により所定の配向状態をとる。液晶層50
は、例えば一種又は数種類のネマティック液晶を混合し
た液晶からなる。シール材は、TFTアレイ基板10及
び対向基板20をそれらの周辺で貼り合わせるための、
例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であ
り、両基板間の距離を所定値とするためのグラスファイ
バー或いはガラスビーズ等のギャップ材が混入されてい
る。
The space between the TFT array substrate 10 and the opposing substrate 20 having the pixel electrode 9a and the opposing electrode 21 arranged in such a manner as to face each other is provided in a space surrounded by a sealing material described later. Liquid crystal, which is an example of an electro-optical material, is sealed, and a liquid crystal layer 50 is formed. The liquid crystal layer 50 holds the alignment film 1 in a state where no electric field is applied from the pixel electrode 9a.
A predetermined orientation state is taken by 6 and 22. Liquid crystal layer 50
Is composed of, for example, a liquid crystal in which one or several kinds of nematic liquid crystals are mixed. The sealing material is used for bonding the TFT array substrate 10 and the opposing substrate 20 around them.
For example, it is an adhesive made of a photo-curing resin or a thermosetting resin, and a gap material such as glass fiber or glass beads for mixing the two substrates at a predetermined distance is mixed.

【0096】更に、画素スイッチング用TFT30の下
には、下地絶縁膜12が設けられている。下地絶縁膜1
2は、下側遮光膜11aからTFT30を層間絶縁する
機能の他、TFTアレイ基板10の全面に形成されるこ
とにより、TFTアレイ基板10の表面の研磨時におけ
る荒れや、洗浄後に残る汚れ等で画素スイッチング用T
FT30の特性の劣化を防止する機能を有する。
Further, under the pixel switching TFT 30, a base insulating film 12 is provided. Base insulating film 1
2 has a function of interlayer insulating the TFT 30 from the lower light-shielding film 11a, and is formed on the entire surface of the TFT array substrate 10 so that the surface of the TFT array substrate 10 can be roughened during polishing or stains remaining after cleaning. T for pixel switching
It has a function of preventing deterioration of the characteristics of the FT 30.

【0097】図3において、画素スイッチング用TFT
30は、LDD(Lightly Doped Drain)構造を有して
おり、走査線3a、当該走査線3aからの電界によりチ
ャネルが形成される半導体層1aのチャネル領域1
a’、走査線3aと半導体層1aとを絶縁するゲート絶
縁膜を含む絶縁薄膜2、半導体層1aの低濃度ソース領
域1b及び低濃度ドレイン領域1c、半導体層1aの高
濃度ソース領域1d並びに高濃度ドレイン領域1eを備
えている。
In FIG. 3, the pixel switching TFT
Reference numeral 30 denotes an LDD (Lightly Doped Drain) structure, and includes a scanning line 3a and a channel region 1 of a semiconductor layer 1a in which a channel is formed by an electric field from the scanning line 3a.
a ', an insulating thin film 2 including a gate insulating film for insulating the scanning line 3a from the semiconductor layer 1a, a low-concentration source region 1b and a low-concentration drain region 1c of the semiconductor layer 1a, a high-concentration source region 1d of the semiconductor layer 1a, and a high-concentration source region. It has a concentration drain region 1e.

【0098】走査線3a上には、高濃度ソース領域1d
へ通じるコンタクトホール82及び高濃度ドレイン領域
1eへ通じるコンタクトホール83が各々開孔された第
1層間絶縁膜41が形成されている。
On the scanning line 3a, a high concentration source region 1d
A first interlayer insulating film 41 is formed in which a contact hole 82 leading to the contact hole 83 and a contact hole 83 leading to the high concentration drain region 1e are opened.

【0099】第1層間絶縁膜41上には中継層71a及
び71b並びに容量線300が形成されており、これら
の上には、中継層71a及び71bへ夫々通じるコンタ
クトホール81及びコンタクトホール85が各々開孔さ
れた第2層間絶縁膜42が形成されている。
Relay layers 71a and 71b and a capacitor line 300 are formed on the first interlayer insulating film 41, and a contact hole 81 and a contact hole 85 respectively leading to the relay layers 71a and 71b are formed thereon. An apertured second interlayer insulating film 42 is formed.

【0100】尚、本実施形態では、第1層間絶縁膜41
に対しては、1000℃の焼成を行うことにより、半導
体層1aや走査線3aを構成するポリシリコン膜に注入
したイオンの活性化を図ってもよい。他方、第2層間絶
縁膜42に対しては、このような焼成を行わないことに
より、容量線300の界面付近に生じるストレスの緩和
を図るようにしてもよい。
In this embodiment, the first interlayer insulating film 41
By sintering at 1000 ° C., the ions implanted into the polysilicon film forming the semiconductor layer 1a and the scanning line 3a may be activated. On the other hand, by not performing such sintering on the second interlayer insulating film 42, stress generated near the interface of the capacitance line 300 may be reduced.

【0101】第2層間絶縁膜42上にはデータ線6aが
形成されており、これらの上には、中継層71aへ通じ
るコンタクトホール85が形成された第3層間絶縁膜4
3が形成されている。画素電極9aは、このように構成
された第3層間絶縁膜43の上面に設けられている。
The data lines 6a are formed on the second interlayer insulating film 42, and the third interlayer insulating film 4 on which a contact hole 85 leading to the relay layer 71a is formed.
3 are formed. The pixel electrode 9a is provided on the upper surface of the third interlayer insulating film 43 configured as described above.

【0102】光吸収層72,71aは、下地絶縁膜12
及び各層間絶縁膜41,42,43より吸収性のある材
料で形成されている。
The light absorbing layers 72 and 71a are formed of the underlying insulating film 12
Further, the interlayer insulating films 41, 42, and 43 are formed of a material that is more absorbent.

【0103】以上のように構成された本実施形態によれ
ば、対向基板20側からTFT30のチャネル領域1
a’及びその付近に入射光が入射しようとすると、デー
タ線6a及び容量線300(特に、その第2膜73)か
らなる格子状の遮光層で遮光を行う。他方、TFTアレ
イ基板10側から、TFT30のチャネル領域1a’及
びその付近に戻り光が入射しようとすると、下側遮光膜
11aで遮光を行う(特に、複板式のカラー表示用のプ
ロジェクタ等で複数の電気光学装置をプリズム等を介し
て組み合わせて一つの光学系を構成する場合には、他の
電気光学装置からプリズム等を突き抜けて来る投射光部
分からなる戻り光は強力であるので、有効である。)。
そして、高反射率のAl膜からなるデータ線6aや、反
射率の比較的高い高融点金属膜からなる第2膜73の内
面(即ち、TFT30に面する側の表面)に斜めの戻り
光が入射することにより発生する内面反射光、多重反射
光などは、光吸収層としての第1膜72及び中継層71
aにより吸収除去される。これらの結果、TFT30の
特性が光リークにより劣化することは殆ど無くなり、当
該電気光学装置では、非常に高い耐光性が得られる。
According to the present embodiment configured as described above, the channel region 1 of the TFT 30 is arranged from the counter substrate 20 side.
When the incident light is to be incident on a ′ and its vicinity, light is shielded by a lattice-shaped light-shielding layer including the data line 6a and the capacitance line 300 (particularly, the second film 73). On the other hand, when return light attempts to enter the channel region 1a ′ of the TFT 30 and its vicinity from the TFT array substrate 10 side, the light is shielded by the lower light-shielding film 11a (especially by a multiple-plate type color projector such as a projector). When one electro-optical device is combined via a prism or the like to form one optical system, the return light composed of the projected light portion that penetrates the prism or the like from another electro-optical device is strong, so it is effective. is there.).
Then, oblique return light is applied to the inner surface of the data line 6a made of an Al film having a high reflectivity and the second film 73 made of a high melting point metal film having a relatively high reflectivity (that is, the surface facing the TFT 30). The internal reflection light, multiple reflection light, and the like generated by the incident light are reflected by the first film 72 and the relay layer 71 as the light absorbing layer.
Absorbed and removed by a. As a result, the characteristics of the TFT 30 hardly deteriorate due to light leakage, and the electro-optical device can have extremely high light resistance.

【0104】特に本実施形態では、光吸収層としての第
1膜72及び中継層71aは、導体化したポリシリコン
膜(又はアモルファスシリコン等のシリコン膜)からな
り、チャネル領域も閾値電圧Vth制御のためにP、
B、As等をドープした又はノンドープのポリシリコン
膜(又はアモルファスシリコン等のシリコン膜)からな
るので、チャネル領域における光吸収特性(周波数依存
性等)と類似或いは同一の光吸収特性を、当該光吸収層
が有する。従って、チャネル領域1a’で吸収されるこ
とにより光リークの原因となる周波数成分を中心とし
て、第1膜72及び中継層71aにより光を吸収除去で
きるので好都合である。すなわち、TFTチャネルと光
吸収層を同一の主材料で形成することにより光吸収性効
果を高めている。
In particular, in the present embodiment, the first film 72 and the relay layer 71a as the light absorbing layer are made of a conductive polysilicon film (or a silicon film such as amorphous silicon), and the channel region has a threshold voltage Vth control. For P,
Since it is made of a doped or non-doped polysilicon film (or a silicon film such as amorphous silicon) doped with B, As, or the like, the light absorption characteristics similar to or the same as the light absorption characteristics (frequency dependence, etc.) in the channel region are obtained. The absorbing layer has. Therefore, the light can be absorbed and removed by the first film 72 and the relay layer 71a, centering on the frequency component that causes light leakage by being absorbed in the channel region 1a '. That is, the light absorbing effect is enhanced by forming the TFT channel and the light absorbing layer with the same main material.

【0105】次に、図4から図7を参照して、本実施形
態における遮光及び光吸収について更に説明を加える。
ここに、図4は、画像表示領域における上側遮光膜及び
下側遮光膜を抽出し且つ拡大して示す図式的な平面図で
あり、図5及び図6は、図4のB−B’断面における、
遮光及び光吸収の様子を示す図式的な断面図である。ま
た、図7は、変形形態における同じく図4のB−B’断
面における、遮光及び光吸収の様子を示す図式的な断面
図である。
Next, with reference to FIG. 4 to FIG. 7, light-shielding and light absorption in this embodiment will be further described.
Here, FIG. 4 is a schematic plan view extracting and enlarging the upper light-shielding film and the lower light-shielding film in the image display area, and FIGS. 5 and 6 are sectional views taken along the line BB ′ of FIG. At
FIG. 4 is a schematic cross-sectional view showing a state of light shielding and light absorption. FIG. 7 is a schematic cross-sectional view showing light-shielding and light-absorbing states in the BB ′ cross-section of FIG. 4 in the modified embodiment.

【0106】図4に示すように、本実施形態では各画素
の非開口領域は、主に容量線300と、(コンタクトホ
ール81及び82の形成用に容量線300が途切れてい
る個所における)データ線6aとからなる遮光層により
格子状に規定される。従ってこれらの容量線300及び
データ線6aにより、光抜けが生じてコントラス比が低
下するのを効果的に防止できる。ここでTFT30の上
側には、これらの容量線300及びデータ線6aが格子
状に存在し、TFT30の下側には、格子状に配置され
た下側遮光膜11aが存在し、下側遮光膜11aの形成
領域は、容量線300及びデータ線6aからなる格子状
の遮光層の形成領域内に位置している。
As shown in FIG. 4, in the present embodiment, the non-opening area of each pixel mainly includes the capacitance line 300 and the data line (at the position where the capacitance line 300 is interrupted for forming the contact holes 81 and 82). It is defined in a grid by the light-shielding layer composed of the line 6a. Therefore, the capacitance line 300 and the data line 6a can effectively prevent a light leakage from occurring and a decrease in the contrast ratio. Here, the capacitor lines 300 and the data lines 6a exist in a grid pattern above the TFT 30, and a lower light-shielding film 11a arranged in a grid pattern exists below the TFT 30; The formation region of 11a is located in the formation region of the lattice-shaped light-shielding layer composed of the capacitance line 300 and the data line 6a.

【0107】従って図5に示すように、当該電気光学装
置における上側(即ち、入射光の入射側)から入射する
入射光L1に対しては、容量線300の第2膜73及び
データ線6aが、遮光層として機能する。従って、この
ような入射光L1がTFT30に到達することを防止で
きる。更に、下側遮光膜11aは、上側にある遮光層
(即ち、容量線300の第2膜73及びデータ線6a)
よりも一回り小さく形成されているので、入射光L1に
含まれる斜めの成分が、上側の遮光層(容量線300及
びデータ線6a)の脇を抜けて、下側遮光膜11aの内
面で反射することによる内面反射光や多重反射光の発生
も低減されている。
Therefore, as shown in FIG. 5, the second film 73 of the capacitor line 300 and the data line 6a are not affected by the incident light L1 incident from the upper side (that is, the incident light incident side) in the electro-optical device. Function as a light shielding layer. Therefore, it is possible to prevent such incident light L1 from reaching the TFT 30. Further, the lower light-shielding film 11a is an upper light-shielding layer (that is, the second film 73 of the capacitor line 300 and the data line 6a).
Since it is formed one size smaller than that, the oblique component included in the incident light L1 passes through the upper light-shielding layer (the capacitance line 300 and the data line 6a) and is reflected by the inner surface of the lower light-shielding film 11a. As a result, the occurrence of internally reflected light and multiple reflected light due to this is also reduced.

【0108】他方、図6に示すように、当該電気光学装
置における下側(即ち、入射光の出射側)から入射する
戻り光L2に対しては、下側遮光膜11aが遮光層とし
て機能する。従って、このような戻り光L2がTFT3
0に到達することを防止できる。ここで、下側遮光膜1
1aは、上側にある遮光層(即ち、容量線300の第2
膜73及びデータ線6a)よりも一回り小さく形成され
ているので、戻り光L2に含まれる斜めの成分の一部
が、下側遮光層11aの脇を抜けて、上側にある遮光層
の内面(特に、容量線300の内面)に向かって進む。
しかしながら、上側にある遮光層(即ち、容量線300
の第2膜73及びデータ線6a)とTFT30との間に
は、光吸収層(即ち、容量線300の第1膜72及び中
継層71a)が存在するので、このように戻り光L2に
含まれる斜めの成分並びに、係る成分が上側の遮光層
(即ち、容量線300の第2膜73及びデータ線6a)
の内面で反射することによる内面反射光L3及び多重反
射光L4は、光吸収層により吸収除去される。
On the other hand, as shown in FIG. 6, the lower light-shielding film 11a functions as a light-shielding layer for the return light L2 incident from the lower side (that is, the exit side of the incident light) in the electro-optical device. . Therefore, such return light L2 is generated by the TFT3
It can be prevented from reaching zero. Here, the lower light shielding film 1
1a is an upper light-shielding layer (that is, the second
Since it is formed one size smaller than the film 73 and the data line 6a), a part of the oblique component included in the return light L2 passes through the side of the lower light-shielding layer 11a and passes through the inner surface of the upper light-shielding layer. (Especially, toward the inner surface of the capacitance line 300).
However, the upper light shielding layer (ie, the capacitance line 300)
The light absorption layer (that is, the first film 72 and the relay layer 71a of the capacitance line 300) exists between the TFT 30 and the second film 73 and the data line 6a), and thus is included in the return light L2. The oblique component and the component are the upper light-shielding layer (that is, the second film 73 of the capacitor line 300 and the data line 6a).
Is reflected and absorbed by the light absorbing layer.

【0109】以上の結果、本実施形態により、各画素の
開口率を高めつつ耐光性を高めることにより画素スイッ
チング用TFT30の光リークによる特性劣化を低減で
き、最終的にコントラスト比が高く且つ明るく高品位の
画像表示が可能となる。
As a result, according to the present embodiment, deterioration of characteristics due to light leakage of the pixel switching TFT 30 can be reduced by increasing the light resistance while increasing the aperture ratio of each pixel, and finally the contrast ratio is high and the brightness is high. High-quality image display becomes possible.

【0110】本実施形態では好ましくは、遮光層を構成
する第2膜73は、光吸収層を構成する第1膜72及び
中継層71aよりも熱伝導率が高い。従って、第1膜7
2及び中継層71aにおいて光吸収に伴って発生する熱
を、熱伝導率の高い第2膜73を介して逃がすことがで
きる。即ち、第1膜72及び中継層71aからTFT3
0に伝わる熱量を低減でき、これにより、TFT30で
生じる熱リークを低減できる。これらの結果、光リーク
及び熱リークの両者を低減することにより、TFT30
のトランジスタ特性を顕著に向上させ得る。
In the present embodiment, preferably, the second film 73 constituting the light shielding layer has a higher thermal conductivity than the first film 72 and the relay layer 71a constituting the light absorbing layer. Therefore, the first film 7
2 and the heat generated by the light absorption in the relay layer 71a can be released through the second film 73 having high thermal conductivity. That is, the TFT 3 is formed from the first film 72 and the relay layer 71a.
The amount of heat transmitted to 0 can be reduced, thereby reducing the heat leak generated in the TFT 30. As a result, by reducing both light leakage and heat leakage, the TFT 30
Can be significantly improved.

【0111】更にTFT30の熱リークを低減する観点
からは、光吸収層としての中継層71aとTFT30と
の間に介在する第1層間絶縁膜41は、光吸収層として
の中継層71aと上述の如く熱を逃がす機能を持つ容量
線300との間に介在する誘電体膜75よりも大きく設
定することが好ましい。このように設定すれば、光吸収
層としての中継層71aにおいて光吸収に伴って発生す
る熱を、容量線300を介して一層効率良く逃がすこと
ができる。
From the viewpoint of further reducing the heat leakage of the TFT 30, the first interlayer insulating film 41 interposed between the relay layer 71a as the light absorbing layer and the TFT 30 is different from the relay layer 71a as the light absorbing layer. It is preferable that the dielectric film 75 is set to be larger than the dielectric film 75 interposed between the capacitor line 300 having the function of releasing heat as described above. With this setting, heat generated due to light absorption in the relay layer 71a as a light absorbing layer can be more efficiently released through the capacitance line 300.

【0112】尚、図4から図6に示した実施形態では、
下側遮光膜11aは、上側にある遮光層(即ち、容量線
300の第2膜73及びデータ線6a)よりも一回り小
さく形成されているので、入射光L1に含まれる斜めの
成分は、下側遮光層11aの内面に到達し難い構成とさ
れている。しかしながら、装置仕様(例えば、下側遮光
膜11aをどれだけ小さくするか、入射光にどれだけ斜
めに角度がついているか等)によっては、下側遮光膜1
1aの内面で、斜めの入射光L1が反射することによ
る、内面反射光や多重反射光が問題となる。
Note that in the embodiment shown in FIGS. 4 to 6,
Since the lower light-shielding film 11a is formed slightly smaller than the upper light-shielding layer (that is, the second film 73 of the capacitor line 300 and the data line 6a), the oblique component included in the incident light L1 is The configuration is such that it is difficult to reach the inner surface of the lower light-shielding layer 11a. However, depending on the device specifications (for example, how small the lower light-shielding film 11a is, how much the incident light is inclined), etc.
There is a problem with the inner surface reflected light and the multiple reflected light due to the oblique incident light L1 being reflected on the inner surface of 1a.

【0113】このような場合には、図7に示した変形形
態のように、下側遮光膜11aの内面にも光吸収層11
bを設ければよい。このように構成すれば、下側遮光膜
11aの内面に到達する斜めの入射光L1や、これに起
因する内面反射光L3或いは多重反射光L4を、光吸収
層11bで吸収除去可能となる。光吸収層11bを形成
する主材料はチャネル領域を形成する材料と同一材料で
あることが好ましい。
In such a case, as in the modification shown in FIG. 7, the light absorbing layer 11 is also provided on the inner surface of the lower light shielding film 11a.
b may be provided. With this configuration, the light absorbing layer 11b can absorb and remove the oblique incident light L1 arriving at the inner surface of the lower light-shielding film 11a and the inner reflected light L3 or the multiple reflected light L4 resulting therefrom. The main material forming the light absorbing layer 11b is preferably the same as the material forming the channel region.

【0114】また、他の変形形態として、図8に示した
変形形態でもよい。下側遮光膜11aは、上側遮光膜7
3,6aより内側に形成され、下側の吸収層11bは下
側遮光膜11bより広く形成されている。このように構
成すれば、斜めの入射光L1は下側の吸収層11bある
いは、上側の吸収層71a,72で吸収除去可能とな
る。また、下側の吸収層11bを透過した斜めの入射光
L1は、下側遮光膜11aで反射されることなく通過す
るので、TFT30の半導体層に届くことがない。
As another modification, the modification shown in FIG. 8 may be used. The lower light-shielding film 11a is
The lower absorption layer 11b is formed on the inner side of the lower and upper light-shielding films 11b. With this configuration, the oblique incident light L1 can be absorbed and removed by the lower absorption layer 11b or the upper absorption layers 71a and 72. Further, the oblique incident light L1 transmitted through the lower absorption layer 11b passes without being reflected by the lower light-shielding film 11a, and does not reach the semiconductor layer of the TFT 30.

【0115】図8の変形形態は、下側の吸収層11bは
上側の吸収層71a,72とほぼ同じ幅で示したが、上
側の吸収層71a,72より内側に形成してもよく、ま
た広くしてもよい。
In the modification shown in FIG. 8, the lower absorption layer 11b is shown to have substantially the same width as the upper absorption layers 71a, 72, but may be formed inside the upper absorption layers 71a, 72. May be wider.

【0116】次に、容量線300を固定電位とする構成
について、図9及び図10を参照して説明する。ここ
に、図9は、容量線300を定電位源に落とす構成の一
例を示す平面図であり、図10は、容量線300を定電
位源に落とす構成の他の一例を示す平面図である。
Next, a configuration in which the capacitance line 300 is set to a fixed potential will be described with reference to FIGS. Here, FIG. 9 is a plan view showing an example of a configuration in which the capacitance line 300 is dropped to a constant potential source, and FIG. 10 is a plan view showing another example of a configuration in which the capacitance line 300 is dropped to a constant potential source. .

【0117】図9及び図10に示すように、画像表示領
域10a内に概ねストライプ状に形成された容量線30
0は、好ましくは画像表示領域10aの周辺にある周辺
領域にまで延設されて、一まとめにされる。そして図8
に示すように、周辺領域で、例えば、TFTアレイ基板
10の4隅に設けられたコンタクトホール302によ
り、まとめて定電位配線303に接続してもよいし、図
10に示すように、冗長的に設けられた複数のコンタク
トホール302’により定電位配線303’に接続して
もよい。尚、図9及び図10において、定電位配線30
3及び303’は、好ましくはデータ線6aと同じく低
抵抗のAl膜から形成される。
As shown in FIGS. 9 and 10, the capacitance lines 30 formed substantially in a stripe shape in the image display area 10a.
0 preferably extends to a peripheral area around the image display area 10a and is grouped together. And FIG.
As shown in FIG. 10, in the peripheral area, for example, contact holes 302 provided at the four corners of the TFT array substrate 10 may be collectively connected to the constant potential wiring 303, or as shown in FIG. May be connected to the constant potential wiring 303 ′ through a plurality of contact holes 302 ′ provided in the wiring. 9 and 10, the constant potential wiring 30
3 and 303 'are preferably formed of a low-resistance Al film like the data line 6a.

【0118】また、このような定電位配線303及び3
03’が接続されている定電位源としては、TFT30
を駆動するための走査信号を走査線3aに供給するため
の走査線駆動回路(後述する)や画像信号をデータ線6
aに供給するサンプリング回路を制御するデータ線駆動
回路(後述する)に供給される正電源や負電源の定電位
源でもよいし、対向基板20の対向電極21に供給され
る定電位でも構わない。
Further, such constant potential wirings 303 and 3
03 'is connected to the TFT 30 as a constant potential source.
A scanning line driving circuit (to be described later) for supplying a scanning signal for driving the
A constant potential source such as a positive power supply or a negative power supply supplied to a data line driving circuit (described later) for controlling a sampling circuit for supplying the signal to a, or a constant potential supplied to the counter electrode 21 of the counter substrate 20 may be used. .

【0119】尚、TFT30の下側に設けられる下側遮
光膜11aについても、その電位変動がTFT30に対
して悪影響を及ぼすことを避けるために、容量線300
と同様に、画像表示領域からその周囲に延設して定電位
源に接続するとよい。
The lower light-shielding film 11a provided below the TFT 30 also has a capacitance line 300 to prevent the potential fluctuation from adversely affecting the TFT 30.
Similarly to the above, it is preferable to extend from the image display area to the periphery and connect to the constant potential source.

【0120】以上説明した実施形態では、図3に示した
ように多数の導電層を積層することにより、画素電極9
aの下地面(即ち、第3層間絶縁膜43の表面)におけ
るデータ線6aや走査線3aに沿った領域に段差が生じ
るのを、TFTアレイ基板10に溝10cvを掘ること
で緩和しているが、これに変えて又は加えて、下地絶縁
膜12、第1層間絶縁膜41、第2層間絶縁膜42、第
3層間絶縁膜43に溝を掘って、データ線6a等の配線
やTFT30等を埋め込むことにより平坦化処理を行っ
てもよいし、第3層間絶縁膜43や第2層間絶縁膜42
の上面の段差をCMP(Chemical Mechanical Polishin
g)処理等で研磨することにより、或いは有機SOGを
用いて平らに形成することにより、当該平坦化処理を行
ってもよい。
In the embodiment described above, the pixel electrode 9 is formed by stacking a large number of conductive layers as shown in FIG.
The occurrence of a step in a region along the data line 6a and the scanning line 3a on the lower ground (ie, the surface of the third interlayer insulating film 43) is alleviated by digging the groove 10cv in the TFT array substrate 10. Alternatively or additionally, trenches may be dug in the base insulating film 12, the first interlayer insulating film 41, the second interlayer insulating film 42, and the third interlayer insulating film 43, and the wiring such as the data line 6a, the TFT 30, etc. May be performed by embedding the third interlayer insulating film 43 or the second interlayer insulating film 42.
The step on the upper surface of the
g) The flattening process may be performed by polishing in a process or the like, or by flattening using an organic SOG.

【0121】更に以上説明した実施形態では、画素スイ
ッチング用TFT30は、好ましくは図3に示したよう
にLDD構造を持つが、低濃度ソース領域1b及び低濃
度ドレイン領域1cに不純物の打ち込みを行わないオフ
セット構造を持ってよいし、走査線3aの一部からなる
ゲート電極をマスクとして高濃度で不純物を打ち込み、
自己整合的に高濃度ソース及びドレイン領域を形成する
セルフアライン型のTFTであってもよい。また本実施
形態では、画素スイッチング用TFT30のゲート電極
を高濃度ソース領域1d及び高濃度ドレイン領域1e間
に1個のみ配置したシングルゲート構造としたが、これ
らの間に2個以上のゲート電極を配置してもよい。この
ようにデュアルゲート或いはトリプルゲート以上でTF
Tを構成すれば、チャネルとソース及びドレイン領域と
の接合部のリーク電流を防止でき、オフ時の電流を低減
することができる。
In the embodiment described above, the pixel switching TFT 30 preferably has the LDD structure as shown in FIG. 3, but does not implant impurities into the low-concentration source region 1b and the low-concentration drain region 1c. An impurity may be implanted at a high concentration using an offset structure, or using a gate electrode composed of a part of the scanning line 3a as a mask.
A self-aligned TFT that forms high-concentration source and drain regions in a self-aligned manner may be used. In the present embodiment, the gate switching TFT 30 has a single gate structure in which only one gate electrode is disposed between the high-concentration source region 1d and the high-concentration drain region 1e, but two or more gate electrodes are provided between them. It may be arranged. In this way, the TF is more than dual gate or triple gate.
When T is formed, a leak current at a junction between the channel and the source / drain region can be prevented, and a current at the time of off can be reduced.

【0122】(電気光学装置の全体構成)以上のように
構成された各実施形態における電気光学装置の全体構成
を図11及び図12を参照して説明する。尚、図11
は、TFTアレイ基板10をその上に形成された各構成
要素と共に対向基板20の側から見た平面図であり、図
12は、図11のH−H’断面図である。
(Overall Configuration of Electro-Optical Device) The overall configuration of the electro-optical device in each embodiment configured as described above will be described with reference to FIGS. 11 and 12. FIG. Note that FIG.
FIG. 12 is a plan view of the TFT array substrate 10 together with the components formed thereon viewed from the counter substrate 20, and FIG. 12 is a cross-sectional view taken along the line HH 'of FIG.

【0123】図12において、TFTアレイ基板10の
上には、シール材52がその縁に沿って設けられてお
り、その内側に並行して、画像表示領域10aの周辺を
規定する額縁としての遮光膜53が設けられている。シ
ール材52の外側の領域には、データ線6aに画像信号
を所定タイミングで供給することによりデータ線6aを
駆動するデータ線駆動回路101及び外部回路接続端子
102がTFTアレイ基板10の一辺に沿って設けられ
ており、走査線3aに走査信号を所定タイミングで供給
することにより走査線3aを駆動する走査線駆動回路1
04が、この一辺に隣接する2辺に沿って設けられてい
る。走査線3aに供給される走査信号遅延が問題になら
ないのならば、走査線駆動回路104は片側だけでも良
いことは言うまでもない。また、データ線駆動回路10
1を画像表示領域10aの辺に沿って両側に配列しても
よい。更にTFTアレイ基板10の残る一辺には、画像
表示領域10aの両側に設けられた走査線駆動回路10
4間をつなぐための複数の配線105が設けられてい
る。また、対向基板20のコーナー部の少なくとも1箇
所においては、TFTアレイ基板10と対向基板20と
の間で電気的に導通をとるための導通材106が設けら
れている。そして、図12に示すように、図11に示し
たシール材52とほぼ同じ輪郭を持つ対向基板20が当
該シール材52によりTFTアレイ基板10に固着され
ている。
In FIG. 12, on the TFT array substrate 10, a sealing material 52 is provided along the edge thereof, and in parallel with the sealing material 52, a light shielding as a frame defining the periphery of the image display area 10a is provided. A film 53 is provided. In a region outside the sealing material 52, a data line driving circuit 101 for driving the data line 6a by supplying an image signal to the data line 6a at a predetermined timing and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10. A scanning line driving circuit 1 for driving a scanning line 3a by supplying a scanning signal to the scanning line 3a at a predetermined timing.
04 are provided along two sides adjacent to this one side. If the delay of the scanning signal supplied to the scanning line 3a does not matter, it goes without saying that the scanning line driving circuit 104 may be provided on only one side. In addition, the data line driving circuit 10
1 may be arranged on both sides along the side of the image display area 10a. Further, on one remaining side of the TFT array substrate 10, the scanning line driving circuits 10 provided on both sides of the image display area 10a are provided.
A plurality of wirings 105 are provided to connect the four wirings. In at least one of the corners of the counter substrate 20, a conductive material 106 for electrically connecting the TFT array substrate 10 and the counter substrate 20 is provided. Then, as shown in FIG. 12, the counter substrate 20 having substantially the same contour as the sealing material 52 shown in FIG. 11 is fixed to the TFT array substrate 10 by the sealing material 52.

【0124】尚、TFTアレイ基板10上には、これら
のデータ線駆動回路101、走査線駆動回路104等に
加えて、複数のデータ線6aに画像信号を所定のタイミ
ングで印加するサンプリング回路、複数のデータ線6a
に所定電圧レベルのプリチャージ信号を画像信号に先行
して各々供給するプリチャージ回路、製造途中や出荷時
の当該電気光学装置の品質、欠陥等を検査するための検
査回路等を形成してもよい。
Note that, on the TFT array substrate 10, in addition to the data line driving circuit 101, the scanning line driving circuit 104, etc., a sampling circuit for applying an image signal to a plurality of data lines 6a at a predetermined timing, a plurality of Data line 6a
A precharge circuit for supplying a precharge signal of a predetermined voltage level prior to the image signal, an inspection circuit for inspecting the quality, defects, and the like of the electro-optical device during manufacturing or shipping. Good.

【0125】以上図1から図12を参照して説明した実
施形態では、データ線駆動回路101及び走査線駆動回
路104をTFTアレイ基板10の上に設ける代わり
に、例えばTAB(Tape Automated bonding)基板上に
実装された駆動用LSIに、TFTアレイ基板10の周
辺部に設けられた異方性導電フィルムを介して電気的及
び機械的に接続するようにしてもよい。また、対向基板
20の投射光が入射する側及びTFTアレイ基板10の
出射光が出射する側には各々、例えば、TNモード、V
A(Vertically Aligned)モード、PDLC(Polymer D
ispersed LiquidCrystal)モード等の動作モードや、ノ
ーマリーホワイトモード/ノーマリーブラックモードの
別に応じて、偏光フィルム、位相差フィルム、偏光板な
どが所定の方向で配置される。
In the embodiment described above with reference to FIGS. 1 to 12, instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, a TAB (Tape Automated bonding) substrate The driving LSI mounted thereon may be electrically and mechanically connected via an anisotropic conductive film provided on the periphery of the TFT array substrate 10. For example, the TN mode, V
A (Vertically Aligned) mode, PDLC (Polymer D
A polarizing film, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction according to an operation mode such as an ispersed liquid crystal (Crystal) mode or a normally white mode / normally black mode.

【0126】以上説明した実施形態における電気光学装
置は、例えば、ライトバルブとしてプロジェクタに適用
される。
The electro-optical device according to the embodiment described above is applied to, for example, a projector as a light valve.

【0127】図13は、このプロジェクタの構成を示す
平面図である。この図に示されるように、プロジェクタ
2100内部には、ハロゲンランプ等の白色光源からな
るランプユニット2102が設けられている。このラン
プユニット2102から射出された投射光は、内部に配
置された3枚のミラー2106および2枚のダイクロイ
ックミラー2108によってRGBの3原色に分離され
て、各原色に対応するライトバルブ100R、100G
および100Bにそれぞれ導かれる。ここで、ライトバ
ルブ100R、100Gおよび100Bの構成は、上述
した実施形態に係る液晶パネル100と同様であり、画
像信号を入力する処理回路(図示省略)から供給される
R、G、Bの原色信号でそれぞれ駆動されるものであ
る。また、B色の光は、他のR色やG色と比較すると、
光路が長いので、その損失を防ぐために、入射レンズ2
122、リレーレンズ2123および出射レンズ212
4からなるリレーレンズ系2121を介して導かれる。
FIG. 13 is a plan view showing the configuration of this projector. As shown in this figure, inside the projector 2100, a lamp unit 2102 including a white light source such as a halogen lamp is provided. The projection light emitted from the lamp unit 2102 is separated into three primary colors of RGB by three mirrors 2106 and two dichroic mirrors 2108 disposed inside, and the light valves 100R and 100G corresponding to the respective primary colors.
And 100B respectively. Here, the configuration of the light valves 100R, 100G, and 100B is the same as that of the liquid crystal panel 100 according to the above-described embodiment, and the primary colors of R, G, and B supplied from a processing circuit (not shown) that inputs image signals. Each is driven by a signal. Also, the light of B color is compared with other R and G colors.
Since the optical path is long, the incidence lens 2
122, relay lens 2123 and emission lens 212
4 is led through a relay lens system 2121 consisting of 4 elements.

【0128】さて、ライトバルブ100R、100G、
100Bによってそれぞれ変調された光は、ダイクロイ
ックプリズム2112に3方向から入射する。そして、
このダイクロイックプリズム2112において、R色お
よびB色の光は90度に屈折する一方、G色の光は直進
する。したがって、各色の画像が合成された後、スクリ
ーン2120には、投射レンズ2114によってカラー
画像が投射されることとなる。
Now, the light valves 100R, 100G,
The lights modulated by 100B respectively enter dichroic prism 2112 from three directions. And
In the dichroic prism 2112, the R and B lights are refracted at 90 degrees, while the G light travels straight. Therefore, after the images of each color are combined, a color image is projected on the screen 2120 by the projection lens 2114.

【0129】なお、ライトバルブ100R、100Gお
よび100Bには、ダイクロイックミラー2108によ
って、R、G、Bの各原色に対応する光が入射するの
で、上述したようにカラーフィルタを設ける必要はな
い。また、ライトバルブ100R、100Bの透過像は
ダイクロイックミラー2112により反射した後に投射
されるのに対し、ライトバルブ100Gの透過像はその
まま投射されるので、ライトバルブ100R、100B
による表示像を、ライトバルブ100Gによる表示像に
対して左右反転させる構成となっている。
Since the light corresponding to each of the primary colors R, G, and B is incident on the light valves 100R, 100G, and 100B by the dichroic mirror 2108, it is not necessary to provide the color filters as described above. The transmitted images of the light valves 100R and 100B are projected after being reflected by the dichroic mirror 2112, whereas the transmitted images of the light valve 100G are projected as they are.
Is inverted left and right with respect to the display image by the light valve 100G.

【0130】上述した各実施形態では、対向基板20
に、カラーフィルタは設けられていない。しかしなが
ら、画素電極9aに対向する所定領域にRGBのカラー
フィルタをその保護膜と共に、対向基板20上に形成し
てもよい。このようにすれば、プロジェクタ以外の直視
型や反射型のカラー電気光学装置について、各実施形態
における電気光学装置を適用できる。
In each of the above embodiments, the counter substrate 20
No color filter is provided. However, an RGB color filter may be formed on the counter substrate 20 in a predetermined region facing the pixel electrode 9a together with the protective film. In this way, the electro-optical device in each embodiment can be applied to a direct-view or reflective color electro-optical device other than the projector.

【0131】また、対向基板20上に1画素1個対応す
るようにマイクロレンズを形成してもよい。あるいは、
TFTアレイ基板10上のRGBに対向する画素電極9
a下にカラーレジスト等でカラーフィルタ層を形成する
ことも可能である。このようにすれば、入射光の集光効
率を向上することで、明るい電気光学装置が実現でき
る。更にまた、対向基板20上に、何層もの屈折率の相
違する干渉層を堆積することで、光の干渉を利用して、
RGB色を作り出すダイクロイックフィルタを形成して
もよい。このダイクロイックフィルタ付き対向基板によ
れば、より明るいカラー電気光学装置が実現できる。
A micro lens may be formed on the counter substrate 20 so as to correspond to one pixel. Or
Pixel electrode 9 on TFT array substrate 10 facing RGB
It is also possible to form a color filter layer with a color resist or the like under a. With this configuration, a bright electro-optical device can be realized by improving the efficiency of collecting incident light. Furthermore, by depositing many layers of interference layers having different refractive indices on the counter substrate 20, utilizing the interference of light,
A dichroic filter for producing RGB colors may be formed. According to the counter substrate with the dichroic filter, a brighter color electro-optical device can be realized.

【0132】その他の適用例としては、モバイル型のパ
ーソナルコンピュータの表示部や、携帯電話の表示部を
はじめ、液晶テレビや、ビューファインダ型・モニタ直
視型のビデオテープレコーダ、カーナビゲーション装
置、ページャ、電子手帳、電卓、ワードプロセッサ、ワ
ークステーション、テレビ電話、POS端末、デジタル
スチルカメラ、タッチパネルを備えた電子機器等にも適
用できる。
Other application examples include a display unit of a mobile personal computer, a display unit of a mobile phone, a liquid crystal television, a viewfinder / monitor direct-view video tape recorder, a car navigation device, a pager, The present invention can also be applied to an electronic organizer, a calculator, a word processor, a workstation, a videophone, a POS terminal, a digital still camera, an electronic device equipped with a touch panel, and the like.

【0133】本発明は、上述した実施形態に限られるも
のではなく、請求の範囲及び明細書全体から読み取れる
発明の要旨或いは思想に反しない範囲で適宜変更可能で
あり、そのような変更を伴なう電気光学装置及びその製
造方法もまた本発明の技術的範囲に含まれるものであ
る。
The present invention is not limited to the above-described embodiments, but can be appropriately modified without departing from the spirit and spirit of the invention which can be read from the claims and the entire specification. The electro-optical device and the manufacturing method thereof are also included in the technical scope of the present invention.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態の電気光学装置における画像
表示領域を構成するマトリクス状の複数の画素に設けら
れた各種素子、配線等の等価回路である。
FIG. 1 is an equivalent circuit of various elements, wiring, and the like provided in a plurality of pixels in a matrix forming an image display area in an electro-optical device according to an embodiment of the present invention.

【図2】実施形態の電気光学装置におけるデータ線、走
査線、画素電極等が形成されたTFTアレイ基板の相隣
接する複数の画素群の平面図である。
FIG. 2 is a plan view of a plurality of adjacent pixel groups on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed in the electro-optical device according to the embodiment.

【図3】図2のA−A’断面図である。FIG. 3 is a sectional view taken along line A-A 'of FIG.

【図4】実施形態における上層遮光膜及び下層遮光膜を
抽出して示すTFTアレイ基板の画素の平面図である。
FIG. 4 is a plan view of a pixel on a TFT array substrate, showing an upper light-shielding film and a lower light-shielding film in the embodiment.

【図5】図4のB−B’断面における遮光及び光吸収の
様子を示す図式的な断面図(その1)である。
FIG. 5 is a schematic cross-sectional view (part 1) showing a state of light blocking and light absorption in a BB ′ cross section of FIG. 4;

【図6】図4のB−B’断面における遮光及び光吸収の
様子を示す図式的な断面図(その2)である。
FIG. 6 is a schematic cross-sectional view (part 2) showing a state of light shielding and light absorption in a BB ′ cross section of FIG. 4;

【図7】変形形態における、図4のB−B’断面におけ
る遮光及び光吸収の様子を示す図式的な断面図である。
FIG. 7 is a schematic cross-sectional view showing a state of light blocking and light absorption in a BB ′ cross section of FIG. 4 in a modified embodiment.

【図8】他の変形形態における、図4のB−B’断面に
おける遮光及び光吸収の様子を示す図式的な断面図であ
る。
FIG. 8 is a schematic cross-sectional view showing a state of light shielding and light absorption in a BB ′ cross section of FIG. 4 in another modification.

【図9】容量線300を定電位源に落とす構成の一例を
示す平面図である。
FIG. 9 is a plan view showing an example of a configuration in which a capacitance line 300 is dropped to a constant potential source.

【図10】容量線300を定電位源に落とす構成の他の
一例を示す平面図である。
FIG. 10 is a plan view showing another example of the configuration in which the capacitance line 300 is dropped to a constant potential source.

【図11】実施形態の電気光学装置におけるTFTアレ
イ基板をその上に形成された各構成要素と共に対向基板
の側から見た平面図である。
FIG. 11 is a plan view of a TFT array substrate in the electro-optical device according to the embodiment, together with components formed thereon, viewed from a counter substrate side.

【図12】図11のH−H’断面図である。FIG. 12 is a sectional view taken along line H-H ′ of FIG. 11;

【図13】プロジェクタの構成を示す平面図である。FIG. 13 is a plan view illustrating a configuration of a projector.

【符号の説明】[Explanation of symbols]

1a…半導体層 1a’…チャネル領域 1b…低濃度ソース領域 1c…低濃度ドレイン領域 1d…高濃度ソース領域 1e…高濃度ドレイン領域 2…絶縁薄膜 3a…走査線 6a…データ線 9a…画素電極 10…TFTアレイ基板 10cv…溝 11a…下側遮光膜 12…下地絶縁膜 16…配向膜 20…対向基板 21…対向電極 22…配向膜 30…TFT 50…液晶層 70…蓄積容量 71a…中継層 71b…中継層 72…容量線の第1膜 73…容量線の第2膜 75…誘電体膜 81、82、83、85…コンタクトホール 300…容量線 1a Semiconductor layer 1a 'Channel region 1b Low-concentration source region 1c Low-concentration drain region 1d High-concentration source region 1e High-concentration drain region 2 Insulating thin film 3a Scanning line 6a Data line 9a Pixel electrode 10 ... TFT array substrate 10cv Groove 11a Lower light-shielding film 12 Base insulating film 16 Alignment film 20 Counter substrate 21 Counter electrode 22 Alignment film 30 TFT 50 Liquid crystal layer 70 Storage capacitor 71a Relay layer 71b ... Relay layer 72. First film of capacitance line 73... Second film of capacitance line 75. Dielectric film 81, 82, 83, 85... Contact hole 300.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G03B 21/00 G03B 21/00 E 33/12 33/12 G09F 9/30 338 G09F 9/30 338 349 349C 349Z 9/35 9/35 Fターム(参考) 2H088 EA12 HA08 HA12 HA13 HA14 HA23 HA24 HA28 MA20 2H091 FA02Y FA05X FA21X FA26X FA34Y FA41Z GA08 GA13 LA30 2H092 GA29 JA24 JA25 JA37 JA46 KA05 KB25 NA25 PA03 PA07 PA08 PA09 RA05 5C094 AA16 BA03 BA43 CA19 EA04 EA07 ED15 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G03B 21/00 G03B 21/00 E 33/12 33/12 G09F 9/30 338 G09F 9/30 338 349 349C 349Z 9/35 9/35 F term (reference) 2H088 EA12 HA08 HA12 HA13 HA14 HA23 HA24 HA28 MA20 2H091 FA02Y FA05X FA21X FA26X FA34Y FA41Z GA08 GA13 LA30 2H092 GA29 JA24 JA25 JA37 JA46 KA05 KB25 NA25 PA03 PA07 PA09 PA09 RA09 CA19 EA04 EA07 ED15

Claims (31)

【特許請求の範囲】[Claims] 【請求項1】 一対の基板と、 前記一対の基板間に設けられた電気光学物質と、 前記一対の基板の一方に形成された画素電極と、 前記画素電極に接続された薄膜トランジスタと、 前記薄膜トランジスタの少なくともチャネル領域を覆う
遮光層と、 前記遮光層と前記薄膜トランジスタとの間に配置された
光吸収層とを備えたことを特徴とする電気光学装置。
A pair of substrates; an electro-optical material provided between the pair of substrates; a pixel electrode formed on one of the pair of substrates; a thin film transistor connected to the pixel electrode; An electro-optical device comprising: a light-shielding layer that covers at least a channel region of the above; and a light absorption layer disposed between the light-shielding layer and the thin film transistor.
【請求項2】 前記光吸収層は、前記薄膜トランジスタ
のチャネル領域を形成する主材料を主材とすることを特
徴とする請求項1に記載の電気光学装置。
2. The electro-optical device according to claim 1, wherein the light absorption layer is mainly made of a main material forming a channel region of the thin film transistor.
【請求項3】 前記光吸収層は、シリコン膜からなるこ
とを特徴とする請求項1又は2に記載の電気光学装置。
3. The electro-optical device according to claim 1, wherein the light absorbing layer is made of a silicon film.
【請求項4】 前記遮光層は、金属を含む膜からなるこ
とを特徴とする請求項1から3のいずれか一項に記載の
電気光学装置。
4. The electro-optical device according to claim 1, wherein the light shielding layer is formed of a film containing a metal.
【請求項5】 前記遮光層は、前記基板上における前記
薄膜トランジスタの上側に配置されていることを特徴と
する請求項1から4のいずれか一項に記載の電気光学装
置。
5. The electro-optical device according to claim 1, wherein the light shielding layer is disposed on the substrate above the thin film transistor.
【請求項6】 前記遮光層は、データ線からなることを
特徴とする請求項5に記載の電気光学装置。
6. The electro-optical device according to claim 5, wherein the light shielding layer is formed of a data line.
【請求項7】 前記遮光層は、データ線と前記薄膜トラ
ンジスタとの間に配置された容量線からなり、 前記光吸収層は、前記容量線に誘電体膜を介して対向配
置され且つ画素毎に島状に分断された容量電極からなる
ことを特徴とする請求項5に記載の電気光学装置。
7. The light-shielding layer includes a capacitance line disposed between a data line and the thin film transistor, and the light absorption layer is disposed to face the capacitance line via a dielectric film and is provided for each pixel. 6. The electro-optical device according to claim 5, comprising a capacitance electrode divided into islands.
【請求項8】 前記遮光層は、 前記薄膜トランジスタに接続されており第1方向に夫々
伸びる複数のデータ線と、 前記画素電極に接続されており前記第1方向に交差する
第2方向に夫々伸びる複数の容量線とからなることを特
徴とする請求項5に記載の電気光学装置。
8. The light-shielding layer is connected to the thin-film transistor and extends in a first direction. The plurality of data lines is connected to the pixel electrode and extends in a second direction intersecting the first direction. The electro-optical device according to claim 5, comprising a plurality of capacitance lines.
【請求項9】 前記遮光層は、データ線と前記薄膜トラ
ンジスタとの間に配置された多層構造を持つ容量線の一
の層からなり、 前記光吸収層は、前記容量線のうち前記一の層よりも前
記薄膜トランジスタに近い側にある他の層からなること
を特徴とする請求項5に記載の電気光学装置。
9. The light-shielding layer includes one layer of a capacitor line having a multilayer structure disposed between a data line and the thin film transistor, and the light absorption layer includes the one layer of the capacitor line. 6. The electro-optical device according to claim 5, further comprising another layer closer to the thin film transistor than the thin film transistor.
【請求項10】 前記容量線は、画像表示領域内で前記
データ線に交差する方向に伸びるストライプ状に形成さ
れており且つ前記画像表示領域の周辺に位置する周辺領
域で定電位源に接続されていることを特徴とする請求項
7から9のいずれか一項に記載の電気光学装置。
10. The capacitor line is formed in a stripe shape extending in a direction intersecting the data line in an image display region, and is connected to a constant potential source in a peripheral region located around the image display region. The electro-optical device according to any one of claims 7 to 9, wherein
【請求項11】 前記容量線は、前記周辺領域で相互に
接続されており、前記定電位源に対して一又は複数のコ
ンタクトを介して複数まとめて接続されていることを特
徴とする請求項10に記載の電気光学装置。
11. The capacitance line is connected to each other in the peripheral region, and a plurality of the capacitance lines are collectively connected to the constant potential source via one or more contacts. The electro-optical device according to claim 10.
【請求項12】 前記容量線は、前記周辺領域で相互に
接続されており、前記定電位源に対して複数のコンタク
トを介して冗長的に接続されていることを特徴とする請
求項10に記載の電気光学装置。
12. The device according to claim 10, wherein the capacitance lines are connected to each other in the peripheral region, and are redundantly connected to the constant potential source via a plurality of contacts. An electro-optical device according to claim 1.
【請求項13】 前記基板上における前記薄膜トランジ
スタの下側に配置されており前記薄膜トランジスタの少
なくともチャネル領域を覆う他の遮光層を更に備えたこ
とを特徴とする請求項5から12のいずれか一項に記載
の電気光学装置。
13. The light-emitting device according to claim 5, further comprising another light-shielding layer disposed below the thin-film transistor on the substrate and covering at least a channel region of the thin-film transistor. An electro-optical device according to claim 1.
【請求項14】 前記他の遮光層と前記薄膜トランジス
タとの間に配置されており前記薄膜トランジスタのチャ
ネル領域を形成する主材料を主材とする他の光吸収層を
更に備えたことを特徴とする請求項13に記載の電気光
学装置。
14. The light-emitting device according to claim 1, further comprising another light-absorbing layer disposed between said other light-shielding layer and said thin-film transistor, said light-absorbing layer being mainly composed of a main material forming a channel region of said thin-film transistor. An electro-optical device according to claim 13.
【請求項15】 前記遮光層は、前記基板上における前
記薄膜トランジスタの下側に配置されていることを特徴
とする請求項1から4のいずれか一項に記載の電気光学
装置。
15. The electro-optical device according to claim 1, wherein the light shielding layer is disposed below the thin film transistor on the substrate.
【請求項16】 前記光吸収層は、前記画素電極或いは
データ線と前記薄膜トランジスタとを中継接続する中間
導電層からなる部分を含むことを特徴とする請求項1か
ら15のいずれか一項に記載の電気光学装置。
16. The light absorption layer according to claim 1, wherein the light absorption layer includes a portion including an intermediate conductive layer that relays the pixel electrode or data line to the thin film transistor. Electro-optical device.
【請求項17】 前記遮光層は、前記光吸収層よりも熱
伝導率が高いことを特徴とする請求項1から16のいず
れか一項に記載の電気光学装置。
17. The electro-optical device according to claim 1, wherein the light shielding layer has a higher thermal conductivity than the light absorbing layer.
【請求項18】 前記薄膜トランジスタと前記光吸収層
との層間距離は、前記光吸収層と前記遮光層との層間距
離よりも大きいことを特徴とする請求項17に記載の電
気光学装置。
18. The electro-optical device according to claim 17, wherein an interlayer distance between the thin film transistor and the light absorbing layer is larger than an interlayer distance between the light absorbing layer and the light shielding layer.
【請求項19】 前記遮光層は、前記光吸収層上に絶縁
膜を介して積層され且つ前記光吸収層よりも平面的に見
て一回り大きく形成されることを特徴とする請求項1か
ら18のいずれか一項に記載の電気光学装置。
19. The light-shielding layer is laminated on the light-absorbing layer via an insulating film, and is formed to be slightly larger than the light-absorbing layer in plan view. 19. The electro-optical device according to any one of 18.
【請求項20】 一対の基板と、 前記一対の基板間に形成された電気光学物質と、 前記一対の基板の一方に形成された画素電極と、 前記画素電極に接続された薄膜トランジスタと、 前記薄膜トランジスタの少なくともチャネル領域を覆う
第1遮光層と、 前記薄膜トランジスタを介して前記第1遮光層と対峙す
る第1光吸収層とを備えたことを特徴とする電気光学装
置。
20. A pair of substrates, an electro-optical material formed between the pair of substrates, a pixel electrode formed on one of the pair of substrates, a thin film transistor connected to the pixel electrode, and the thin film transistor An electro-optical device, comprising: a first light-shielding layer covering at least a channel region of the first light-emitting layer; and a first light-absorbing layer facing the first light-shielding layer via the thin film transistor.
【請求項21】 前記第1遮光層は、前記薄膜トランジ
スタに対して光入射側に設けられていることを特徴とす
る請求項20に記載の電気光学装置。
21. The electro-optical device according to claim 20, wherein the first light shielding layer is provided on a light incident side with respect to the thin film transistor.
【請求項22】 さらに、前記第1遮光層と前記薄膜ト
ランジスタとの間に第2光吸収層が設けられていること
を特徴とする請求項20又は21に記載の電気光学装
置。
22. The electro-optical device according to claim 20, further comprising a second light absorbing layer provided between the first light blocking layer and the thin film transistor.
【請求項23】 さらに、前記第1光吸収層の前記薄膜
トランジスタと反対側に第2遮光層が設けられているこ
とを特徴とする請求項20から22のいずれか一項に記
載の電気光学装置。
23. The electro-optical device according to claim 20, further comprising a second light-shielding layer provided on a side of the first light-absorbing layer opposite to the thin-film transistor. .
【請求項24】 前記第2遮光層は、前記第1光吸収層
の内側の領域に形成されていることを特徴とする請求項
23に記載の電気光学装置。
24. The electro-optical device according to claim 23, wherein the second light shielding layer is formed in a region inside the first light absorbing layer.
【請求項25】 前記第2遮光膜は、前記第1遮光膜の
内側の領域に形成されていることを特徴とする請求項2
4に記載の電気光学装置。
25. The light-shielding device according to claim 2, wherein the second light-shielding film is formed in a region inside the first light-shielding film.
5. The electro-optical device according to 4.
【請求項26】 一対の基板と、 前記一対の基板間に形成された電気光学物質と、 前記一対の基板の一方に形成された画素電極と、 前記画素電極に接続された薄膜トランジスタと、 前記薄膜トランジスタの少なくともチャネル領域を覆う
第1光吸収層と、 前記薄膜トランジスタを介して前記第1光吸収層と対峙
する第2光吸収層とを備えたことを特徴とする電気光学
装置。
26. A pair of substrates, an electro-optical material formed between the pair of substrates, a pixel electrode formed on one of the pair of substrates, a thin film transistor connected to the pixel electrode, and the thin film transistor An electro-optical device, comprising: a first light absorbing layer covering at least a channel region of the first light absorbing layer; and a second light absorbing layer facing the first light absorbing layer via the thin film transistor.
【請求項27】 前記画素電極と前記薄膜トランジスタ
と前記第1光吸収層との間に透光性の絶縁膜が各々介在
していることを特徴とする請求項26に記載の電気光学
装置。
27. The electro-optical device according to claim 26, wherein a light-transmitting insulating film is interposed between the pixel electrode, the thin film transistor, and the first light absorbing layer.
【請求項28】 光源と、 クレーム1から27のいずれか1つの電気光学装置でな
るライトバルブと、 前記光源から発光した光を前記ライトバルブに導光する
導光部材と、 前記ライトバルブで変調された光を投射する投射光学部
材とを有することを特徴とする投射型表示装置。
28. A light source, a light valve comprising an electro-optical device according to any one of claims 1 to 27, a light guide member for guiding light emitted from the light source to the light valve, and modulation by the light valve. And a projection optical member for projecting the projected light.
【請求項29】 画素電極と、 前記画素電極に接続された薄膜トランジスタと、 前記薄膜トランジスタの少なくともチャネル領域を覆う
遮光層と、 前記遮光層と前記薄膜トランジスタとの間に配置された
光吸収層とを備えたことを特徴とする電気光学装置。
29. A pixel electrode, comprising: a thin film transistor connected to the pixel electrode; a light-shielding layer covering at least a channel region of the thin-film transistor; and a light-absorbing layer disposed between the light-shielding layer and the thin-film transistor. An electro-optical device.
【請求項30】 画素電極と、 前記画素電極に接続された薄膜トランジスタと、 前記薄膜トランジスタの少なくともチャネル領域を覆う
遮光層と、 前記薄膜トランジスタを介して前記遮光層と対峙する光
吸収層とを備えたことを特徴とする電気光学装置。
30. A semiconductor device comprising: a pixel electrode; a thin film transistor connected to the pixel electrode; a light blocking layer covering at least a channel region of the thin film transistor; and a light absorbing layer facing the light blocking layer via the thin film transistor. An electro-optical device characterized by the above-mentioned.
【請求項31】 画素電極と、 前記画素電極に接続された薄膜トランジスタと、 前記薄膜トランジスタの少なくともチャネル領域を覆う
第1光吸収層と、 前記薄膜トランジスタを介して前記第1光吸収層と対峙
する第2光吸収層とを備えたことを特徴とする電気光学
装置。
31. A pixel electrode, a thin film transistor connected to the pixel electrode, a first light absorbing layer covering at least a channel region of the thin film transistor, and a second light absorbing layer facing the first light absorbing layer via the thin film transistor. An electro-optical device comprising a light absorbing layer.
JP2001138821A 2000-07-26 2001-05-09 Electro-optical device and projection display device Expired - Fee Related JP3965935B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001138821A JP3965935B2 (en) 2000-07-26 2001-05-09 Electro-optical device and projection display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-225419 2000-07-26
JP2000225419 2000-07-26
JP2001138821A JP3965935B2 (en) 2000-07-26 2001-05-09 Electro-optical device and projection display device

Publications (3)

Publication Number Publication Date
JP2002107763A true JP2002107763A (en) 2002-04-10
JP2002107763A5 JP2002107763A5 (en) 2004-12-24
JP3965935B2 JP3965935B2 (en) 2007-08-29

Family

ID=26596708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001138821A Expired - Fee Related JP3965935B2 (en) 2000-07-26 2001-05-09 Electro-optical device and projection display device

Country Status (1)

Country Link
JP (1) JP3965935B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003330036A (en) * 2002-05-10 2003-11-19 Seiko Epson Corp Electro-optical device and method for manufacturing semiconductor device
JP2005115104A (en) * 2003-10-09 2005-04-28 Sharp Corp Element substrate and its manufacturing method
US7283182B2 (en) 2004-01-07 2007-10-16 Seiko Epson Corporation Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP2009069569A (en) * 2007-09-14 2009-04-02 Seiko Epson Corp Electro-optical apparatus and electronic equipment
CN112259531A (en) * 2020-02-03 2021-01-22 友达光电股份有限公司 Light emitting diode display
US11692263B2 (en) 2018-09-28 2023-07-04 Viavi Solutions Inc. Coating control using forward parameter correction and adapted reverse engineering

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003330036A (en) * 2002-05-10 2003-11-19 Seiko Epson Corp Electro-optical device and method for manufacturing semiconductor device
JP2005115104A (en) * 2003-10-09 2005-04-28 Sharp Corp Element substrate and its manufacturing method
US7283182B2 (en) 2004-01-07 2007-10-16 Seiko Epson Corporation Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP2009069569A (en) * 2007-09-14 2009-04-02 Seiko Epson Corp Electro-optical apparatus and electronic equipment
US11692263B2 (en) 2018-09-28 2023-07-04 Viavi Solutions Inc. Coating control using forward parameter correction and adapted reverse engineering
CN112259531A (en) * 2020-02-03 2021-01-22 友达光电股份有限公司 Light emitting diode display
CN112259531B (en) * 2020-02-03 2023-06-02 友达光电股份有限公司 Light emitting diode display

Also Published As

Publication number Publication date
JP3965935B2 (en) 2007-08-29

Similar Documents

Publication Publication Date Title
KR100442217B1 (en) Electro-optical device, substrate for electro-optical device, and projecting type display device
KR100626910B1 (en) Electro-optical device and electronic equipment
KR100537250B1 (en) Electro-optical device and electronic equipment
JP3821067B2 (en) Electro-optical device and electronic apparatus
JP3608531B2 (en) Electro-optical device and projection display device
JP2002215064A (en) Optoelectronic device
JP3830361B2 (en) TFT array substrate, electro-optical device, and projection display device
JP2002123192A (en) Electrooptical device and its manufacturing method
JP3849434B2 (en) Electro-optical device and projection display device
JP4438312B2 (en) Electro-optical device and electronic apparatus
JP3965935B2 (en) Electro-optical device and projection display device
JP5141536B2 (en) Electro-optical device and electronic apparatus
JP3736330B2 (en) Electro-optic device
JP4023107B2 (en) Electro-optical device and electronic apparatus including the same
JP3731460B2 (en) Electro-optical device and projector
JP4063260B2 (en) Electro-optical device and projection display device
JP2003337553A (en) Electro-optical device and electronic equipment
JP3966305B2 (en) Electro-optical device and projection display device
JP3966304B2 (en) Electro-optical device and projection display device
JP3729071B2 (en) Electro-optical device and projector
JP4154965B2 (en) Electro-optical substrate, and electro-optical device and electronic apparatus including the same
JP3800940B2 (en) Active matrix substrate and electro-optical device and electronic apparatus using the same
JP2004126557A (en) Electro-optic apparatus and electronic appliance
JP2002372926A (en) Electrooptical device and projection type display device
JP5135667B2 (en) Electro-optical device and projector

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070521

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees